KR20070071614A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히, 실린더 커패시터의 형성시 풀 필드 노광으로 전체 웨이퍼 표면을 노광한 후, 넷-다이가 아닌 다이의 경우 추가 레티클을 사용하여 패턴을 형성함으로써 웨이퍼 에지의 디포커스(Defocus)로 인한 결함의 발생을 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 풀-필드 노광으로 전체 웨이퍼 표면을 노광하고, 넷-다이 이외의 영역에서 추가적인 레티클 패턴을 형성하며, 넷-다이 영역에서 형성된 실린더 커패시터의 패턴과 넷-다이 이외의 영역에서 형성된 추가적인 레티클 패턴을 이중 노광하여 합성 패턴을 형성하도록 한다.

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}

도 1a 및 도 1b는 종래의 반도체 소자의 커패시터에서 디포커스에 의한 문제점을 설명하기 위한 도면.

도 2는 종래의 반도체 소자의 제조 방법에서 커패시터 붕괴를 설명하기 위한 도면.

도 3은 및 도 4는 종래의 웨이퍼 맵을 설명하기 위한 도면.

도 5는 본 발명에 따른 반도체 소자의 제조 방법에서 웨이퍼의 노광 맵을 설명하기 위한 도면.

도 6은 본 발명에 따른 반도체 소자의 제조 방법에서 커패시터의 레이아웃도.

도 7은 본 발명에 따른 반도체 소자의 제조 방법에서 추가 노광 레티클의 레이아웃도.

도 8은 본 발명에 따른 반도체 소자의 제조 방법에서 이중 노광시 합성된 커패시터의 레이아웃도.

도 9는 본 발명에 따른 반도체 소자의 제조 방법에서 이중 노광시 합성된 커패시터의 SEM(Scanning Electron Microscope) 사진.

도 10은 본 발명에 따른 반도체 소자의 제조 방법에서 이중 노광시 합성된 커패시터의 다른 실시예.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히, 실린더 커패시터의 형성시 풀 필드 노광으로 전체 웨이퍼 표면을 노광한 후, 넷-다이 이외의 영역의 경우 추가 레티클을 사용하여 패턴을 형성함으로써 웨이퍼 에지의 디포커스(Defocus)로 인한 결함의 발생을 줄일 수 있도록 하는 기술이다.

일반적으로 커패시터는 디램과 같은 메모리 소자에서 소정의 데이터를 저장하는 기억 소자로서, 하부 전극과 상부 전극 사이에 유전체막이 개재된 구조를 갖는다.

이러한 커패시터의 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격에 반비례한다. 따라서, 고용량의 커패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극의 표면적을 확대시키거나, 또는 전극들 간의 거리를 줄이는 것이 필수이다.

그런데, 전극들 간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있기 때문에 고용량의 커패시터를 제조하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 전극의 표면적을 넓히는 방식으로 진행되어 왔다. 예를 들어, 유전체막으로서 탄탈륨산화막(Ta2O5)를 이용하는 것은 유전율을 증가시키는 것에 의해 커패시터 용량을 증가시킨 경우이고, 핀(Fin) 구조, 스택(Stack) 구조 및 실린더 (Cylinder) 구조 등은 전극 표면적을 넓히는 것에 의해 커패시터 용량을 증가시킨 경우이다.

여기서, 실린더 구조는 비교적 간단한 공정으로 넓은 전극 면적을 확보할 수 있다는 이점이 있기 때문에 현재 대부분의 커패시터는 실린더 구조로 제작되고 있다.

도 1a 및 도 1b는 종래의 반도체 소자에서 커패시터에 디포커스가 형성된 것을 나타낸 도면이다.

일반적으로 디램의 제조 공정에서 커패시터의 형성시 커패시터의 용량을 증가시키기 위한 방법으로 실린더 커패시터를 적용하는 것이 일반적인 추세이다.

그러나, 도 1a에서 같은 정상적인 실린더 커패시터에 디포커스의 발생시 웨이퍼 에지에서 디포커스가 발생하게 된다. 따라서, 도 1b에서와 같이 딥-아웃(Dip out) 이후에 버텀 선폭(Bottom CD)이 작아지거나 아예 확보되지 않는 경우가 발생하게 된다. 이에 따라, 실린더 커패시터가 쓰러지게 되고, 도 2에서와 같은 붕괴(Collapse)가 발생하여 결함의 원인이 됨으로써 반도체 소자의 수율을 감소시키게 된다. 이러한 결함이 실린더 커패시터의 패터닝시 해결해야할 큰 문제점 중의 하나가 된다.

그런데, 일반적인 웨이퍼의 중앙 부위는 공정의 제어가 잘 이루어질 경우 디포커스로 인한 문제점이 거의 없다. 하지만, 상술된 커패시터는 반도체 기판의 셀부에만 형성하게 되어 셀부는 커패시터의 높이 만큼 주변회로부 및 웨이퍼의 끝부분 보다 높은 단차를 가지게 된다. 이러한 구조적인 문제로 인하여 웨이퍼의 가장 자리 부분의 패턴 디포커스 영역에는 다이 전체를 노광하지 못한다.

따라서, 웨이퍼 에지(Edge)에서 풀 필드(Full Field)를 찍을 경우 어쩔 수 없이 WEE(Wafer Edge Exposure)/EBR(Edge Beed Removal)의 단차로 인한 영향 때문에 디포커스가 발생하게 된다.

도 3은 종래의 반도체 소자에서 3×3 다이(Die) 풀 필드 맵(Map)을 나타낸 도면이다.

즉, 하나의 노광 필드에 한 개의 다이만 들어갈 경우 웨이퍼 에지를 형성하지 않아도 되기 때문에 디포커스로 인한 문제를 해결할 수 있다. 하지만, 도 3에서와 같이 하나의 노광 필드(1)에 여러 개의 다이(2)가 들어갈 경우 현재 디바이스의 경향상 웨이퍼 에지의 디포커스는 해결하기 힘든 문제가 된다.

따라서, 이러한 문제점을 해결하기 위하여 도 4에서와 같이, 3×3 다이에서 풀 필드 노광을 수행할 수 있는 영역은 풀필드 노광을 수행하고, 1 다이에서 풀 필드 노광을 수행할 수 없는 영역은 한 개의 다이로 이루어진 레티클(Reticle)을 추가로 제작하여 웨이퍼 에지에서 넷-다이 영역을 형성하는 방법을 이용하게 된다.

그런데, 이렇게 하나의 다이만 찍는 레티클을 사용하여 노광하는 방식은 오버레이(Overlay) 보정이 불가능하다. 따라서, 레어이간 오버랩(Overlap) 이중 정밀도를 보장할 수 없는 문제가 발생하게 되어 수율 향상에 걸림돌이 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 특히, 실린더 커패시터의 형성시 풀 필드 노광으로 전체 웨이퍼 표면을 노광한 후, 넷-다이 이외의 영역의 경우 추가 레티클을 사용하여 큰 DoF(Depth of Focus)를 갖는 합성 패턴을 형성함으로써 웨이퍼 에지의 디포커스(Defocus)로 인한 결함의 발생을 줄일 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은, 웨이퍼 상에 감광막을 형성하는 단계; 제 1노광 마스크를 이용한 풀-필드 노광으로 넷-다이 영역의 감광막을 노광하는 단계; 넷-다이 영역 이외의 영역에서 제 2노광 마스크를 이용한 추가적인 노광을 실시하는 단계; 및 제 2노광 마스크를 이용하여 넷-다이 영역을 이중 노광하고 합성 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명은 웨이퍼 상에 감광막을 형성하는 단계; 제 1노광 마스크를 이용한 풀-필드 노광으로 넷-다이 영역의 감광막을 노광하는 단계; 넷-다이 영역 이외의 영역에서 복수개의 제 2노광 마스크를 이용한 추가적인 노광을 실시하는 단계; 및 복수개의 제 2노광 마스크를 이용하여 넷-다이 영역을 이중 노광하고 합성 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 5는 본 발명에 따른 반도체 소자의 제조 방법에서 웨이퍼의 노광 맵을 설명하기 위한 도면이다.

본 발명은 한 개의 다이를 가진 레티클을 사용하여 웨이퍼 에지의 넷-다이 영역을 노광하는 것이 아니라, 풀-필드(Full Field) 노광으로 전체 웨이퍼 표면(A)을 노광한다. 이후에, 넷-다이가 아닌 비(非) 넷-다이(Net-Die) 영역(B)의 경우 추가 레티클을 사용하여 웨이퍼 끝단의 디포커스 영역의 결함을 커버할 수 있을 만한 큰 DoF(Depth of Focus)를 갖는 합성 패턴을 형성함으로써 종래의 오버랩에 대한 문제를 해결할 수 있도록 한다.

즉, 실린더 커패시터의 형성시 종래기술에서 문제가 되었던 패턴의 쓰러짐 현상을 방지하기 위해 평면구조상 원형 타입의 패턴을 형성한다고 가정한다. 그리고, 웨이퍼 상에 감광막(미도시)을 형성하고, 제 1노광 마스크를 이용한 풀-필드 노광으로 넷-다이 영역(A)의 감광막을 노광한다. 그러면, 현재 실린더 커패시터의 패턴(100)은 도 6의 레이아웃도와 같이 형성된다.

그리고, 도 7에서와 같이 추가적인 제 2노광 마스크를 사용하여 비 넷-다이 영역(B)에서 추가적인 노광을 실시한다. 이후에, 제 2노광 마스크를 사용하여 넷-다이 영역(A)에서 실린더 커패시터의 패턴(100)과 추가적인 레티클 패턴(102)을 이중 노광한다. 이에 따라, 원래의 커패시터 패턴(100)의 레이아웃과 추가적인 레티클 패턴(102)을 이중 노광하여 도 8에서와 같은 이중 노광된 커다란 합성 패턴(104)으로 재형성한다.

여기서, 제 1노광 마스크는 실린더 커패시터 패턴(100)에서 스토리지 노드 영역의 양 끝단에 노광 영역을 형성하고, 제 2노광 마스크는 스토리지 노드 영역의 중간 영역에서 스토리지 노드 영역의 양 끝단과 중첩되도록 노광 영역을 형성하어 도 8과 같은 합성 패턴을 형성한다. 도 9는 이중 노광시 합성된 실린더 커패시터의 SEM(Scanning Electron Microscope;미세전자현미경) 사진이다.

이러한 레이아웃에 대한 패턴을 수정하여 원하는 형태에 가까운 패턴을 형성할 수 있도록 한다. 이때, 이러한 패턴의 경우 원래의 레이아웃보다 훨씬 더 큰 버텀 선폭(CD)을 가지게 될 경우 디포커스에 둔감한 형태를 갖게 된다. 따라서, 본 발명은 상술된 과정을 통해 풀-필드 노광을 전면에 수행하면서도, 딥-아웃(Dip-Out) 이후에 패턴의 쓰러짐이 없는 웨이퍼의 제작이 가능하게 된다.

본 발명은 실린더 커패시터의 패턴과 추가적인 레티클을 이중 노광하는 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, 도 10에서와 같이 4개의 패턴을 연결하여 형성할 수도 있다.

즉, 원형타입의 실린더 커패시터 패턴(100)의 외곽 영역 주위에 복수개의 추가적인 레티클 패턴(102)을 형성하여 합성 패턴을 형성하게 된다.

이상에서 설명한 바와 같이, 본 발명은 실린더 커패시터의 형성시 패턴의 쓰러짐 현상을 개선하여 디팩트 소스를 제거하고, 풀-필드 레티클과 1 다이 레티클 사용시 발생 가능한 미스얼라인(Misalign)을 근본적으로 개선하여 웨이퍼 수율을 향상시킬 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으 로 보아야 할 것이다.

Claims (8)

1. 웨이퍼 상에 감광막을 형성하는 단계;

   제 1노광 마스크를 이용한 풀-필드 노광으로 넷-다이 영역의 감광막을 노광하는 단계;

   상기 넷-다이 영역 이외의 영역에서 제 2노광 마스크를 이용한 추가적인 노광을 실시하는 단계; 및

   상기 제 2노광 마스크를 이용하여 상기 넷-다이 영역을 이중 노광하고 합성 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 제 1항에 있어서, 상기 합성 패턴은 상기 넷-다이 영역보다 상기 넷-다이 이외의 영역에서 더 큰 DoF(Depth of Focus)를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제 1항에 있어서, 상기 제 1노광 마스크는 커패시터의 스토리지 노드 영역의 양 끝단에 노광 영역을 형성함을 특징으로 하는 반도체 소자의 제조 방법.
4. 제 3항에 있어서, 상기 제 2노광 마스크는 상기 스토리지 노드 영역의 중간 영역에서 상기 양 끝단과 중첩되도록 노광 영역을 형성함을 특징으로 하는 반도체 소자의 제조 방법.
5. 웨이퍼 상에 감광막을 형성하는 단계;

   제 1노광 마스크를 이용한 풀-필드 노광으로 넷-다이 영역의 감광막을 노광하는 단계;

   상기 넷-다이 영역 이외의 영역에서 복수개의 제 2노광 마스크를 이용한 추가적인 노광을 실시하는 단계; 및

   상기 복수개의 제 2노광 마스크를 이용하여 상기 넷-다이 영역을 이중 노광하고 합성 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
6. 제 5항에 있어서, 상기 합성 패턴은 상기 넷-다이 영역보다 상기 넷-다이 이외의 영역에서 더 큰 DoF(Depth of Focus)를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
7. 제 5항에 있어서, 상기 제 1노광 마스크는 평면 구조상에서 커패시터의 스토리지 노드 영역에 원형 타입의 노광 영역을 형성함을 특징으로 하는 반도체 소자의 제조 방법.
8. 제 7항에 있어서, 상기 복수개의 제 2노광 마스크는 상기 스토리지 노드 영역의 외곽 영역에서 상기 스토리지 노드 영역과 중첩되도록 노광 영역을 형성함을 특징으로 하는 반도체 소자의 제조 방법.

Images