KR20040023227A - 강유전체 커패시터 및 그 제조 방법 - Google Patents
강유전체 커패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040023227A KR20040023227A KR1020020054908A KR20020054908A KR20040023227A KR 20040023227 A KR20040023227 A KR 20040023227A KR 1020020054908 A KR1020020054908 A KR 1020020054908A KR 20020054908 A KR20020054908 A KR 20020054908A KR 20040023227 A KR20040023227 A KR 20040023227A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- forming
- insulating film
- conductive material
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims description 84
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000003064 anti-oxidating effect Effects 0.000 claims description 103
- 230000003078 antioxidant effect Effects 0.000 claims description 84
- 239000003963 antioxidant agent Substances 0.000 claims description 83
- 239000004020 conductor Substances 0.000 claims description 76
- 150000004767 nitrides Chemical class 0.000 claims description 33
- 238000005728 strengthening Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 230000002265 prevention Effects 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910010037 TiAlN Inorganic materials 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 8
- 230000000903 blocking effect Effects 0.000 abstract 4
- 238000004519 manufacturing process Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 16
- 125000006850 spacer group Chemical group 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000010287 polarization Effects 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910003446 platinum oxide Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 강유전체 커패시터는 절연막 내에 매몰된 산화방지 도전막 및 하부전극을 포함하고, 셀 어레이 영역 전체를 통해 상기 하부전극 및 절연막 상에 배치된 강유전체 물질막을 포함한다. 상기 산화방지 도전막은 그 상부를 완전히 덮는 하부전극 및 상기 절연막에 의해 완전히 둘러싸여진다. 상기 절연막의 두께를 적절히 조절하여 원하는 두께의 산화방지 도전막 및 하부전극을 얻을 수 있다. 이로 인해 산화방지 도전막의 막질 특성 및 하부전극 위에 성장하는 강유전체 물질막의 막질 특성을 향상시킬 수 있다.
Description
본 발명은 반도체 기억 소자 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 강유전체 커패시터 및 그 제조 방법에 관한 것이다.
강유전체 커패시터를 이용한 반도체 기억 소자는 플래시 메모리와 같은 불휘발성 특성, 에스램(SRAM)에 버금가는 동작속도, 저전력 동작, 저전압 동작, 뛰어난 내성 등의 우수한 특성들을 동시에 가지고 있어 차세대 메모리로써 대두되고 있다. 강유전체 기억 소자는 전원 공급이 중단되더라도 데이터를 잃어버리지 않고 그대로 간직하기 때문에 불휘발성 기억 소자로서 이용될 수 있다는 것이다. 이러한 강유전체 기억 소자의 불휘발성 특성은 강유전체 물질 자체의 특성에 기인한다. 강유전체물질은 두개의 안정된 자발 분극(Pr:Remnant polraization) 상태를 가지고 있다. 이러한 자발 분극은 외부에서 가해준 전계에 의해 자발 분극 상태가 변하고 또한 외부의 전계가 제거된 이후에도 그 분극 상태를 유지한다. 즉, 강유전체 기억소자는 전원의 공급이 중단되어도 데이터를 소실하지 않고 유지한다.
통상적인 디램의 커패시터 구조와 유사하게, 강유전체 커패시터는 두 전극들 사이에 강유전체 물질을 포함한다. 디램 커패시터가 두 전극들 사이에 개재한 유전막에 저장된 전하로써 데이터를 저장함에 비해, 강유전체 커패시터는 두 전극들 사이에 개재한 강유전체 물질의 자발 분극 특성을 이용하여 데이터를 저장한다. 하지만, 강유전체 커패시터는 통상적인 디램 기억 소자 제조 공정에 사용되지 않던 새로운 물질인 강유전체 물질을 사용하기 때문에, 그 제조 방법이 디램 제조 방법과는 다른 특성을 나타낸다.
예컨대, 디램에서 통상적으로 전극 물질로 사용되는 폴리실리콘이 강유전체 물질과 매우 잘 반응을 하기 때문에, 백금과 같은 귀금속이나 루세늄 이산화막 같은 도전성 산화물질을 강유전체 커패시터 전극으로 사용한다.
또한 강유전체 물질이 강유전체 결정 상태, 즉, 페로브스카이드 결정 구조를 갖도록 강유전체 물질을 형성한 후 산소 분위기에서 고온 열처리가 필수적이다. 이러한 산소 분위기의 고온 열처리 공정은, 폴리실리콘 콘택플러그 및 하부전극 사이의 계면에 얇은 절연성막(예를 들면 이산화 실리콘)을 형성하여 접촉저항 특성을 불량하게 하기 때문에, 콘택 플러그와 하부전극 사이에 산화방지 도전막을 필요로 한다.
이하에서 이와 같은 통상적인 강유전체 커패시터를 형성하는 공정에서 발생하는 문제점을 도1a 및 도1b를 참조하여 설명한다.
먼저 도1a를 참조하면, 반도체 기판(미도시) 상에 절연막(10)이 형성된다. 반도체 기판의 활성영역에 전기적으로 연결되도록, 상기 절연막(10)의 소정 부분을 관통하는 폴리실리콘 콘택 플러그(12)가 형성된다. 이어서, 상기 절연막(10) 및 상기 콘택 플러그(12) 상에 차례로 산화방지 도전막(14), 하부전극막(16), 강유전체막(18) 및 상부전극막(20)이 형성된다.
다음 도1b를 참조하여, 상기 적층된 막질들(20,18,16,14)이 차례로 식각되어 강유전체 커패시터(22)가 형성된다. 이때, 강유전체 전극막질들은 식각이 잘되지 않고 또한 적층된 막질들의 높이가 높기 때문에, 형성되는 강유전체 커패시터(22)는 경사진 측벽 프로파일을 갖는다. 즉 커패시터(22) 상부에서 하부로 갈수로 점점 넓어진다. 이에 따라 인접한 커패시터와의 전기적 연결이 발생할 수 있으며, 이를 피하려고 인접한 셀 사이의 간격을 넓게 하면 고집적화를 이룰수 없게 된다. 게다가, 강유전체막(18)의 측벽 또한 경사가 져서, 상부전극(20)과 직접 접촉하는 면적이 줄어든다.
따라서, 경사진 측벽 프로파일이 발생하는 것을 피하기 위해서는, 절연막(10) 상에 적층되는 막질들(20,18,16,14)의 두께를 줄여야 한다. 먼저, 산화방지 도전막(14)의 두께를 낮추 경우, 얇은 산화방지 도전막이 콘택 플러그(12) 상부의 산화를 충분히 방지하지 못할 수 있으며, 이에 따라 접촉저항이 증가하는 또 다른 문제점이 발생한다. 한편, 하부전극막(16)의 두께를 낮출 경우, 우수한 강유전체막의 결정성을 확보하기 어렵게 된다. 왜냐하면 강유전체 물질의 결정 특성은 그것이 형성되는 하부막질에 크게 좌우되기 때문이다. 또한 적층되는 막질들(20,18,16,14)을 식각하여 인접한 셀과 분리된 커패시터(22)를 형성 할때, 강유전체막(18)에 식각 손상이 발생하여 강유전체 특성을 악화시킨다. 더 나아가서, 강유전체막(18)이 식각된 이후에는 하부막질들 식각시 강유전체막(18)이 식각 분위기(플라즈마 상태의 가스)에 노출된다. 이와 같은 식각 손상은 적층되는 막질들(20,18,16,14)을 여러 번의 식각 공정으로 나누어 식각할 때에도 역시 발생한다.
따라서 본 발명은 이상에서 언급한 문제점을 해결하기 위해서 도출된 것으로서, 유효면적이 증가된 강유전체막을 구비하는 강유전체 커패시터를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 우수한 특성을 갖는 강유전체막을 구비하는 강유전체 커패시터 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 양호한 접촉저항 특성윽 갖는 강유전체 커패시터 및 그 제조 방법을 제공하는 것이다.
도1a 및 도1b는 통상적인 강유전체 커패시터 제조 방법을 설명하기 위한 반도체 기판 일부의 단면도들이다.
도2는 본 발명의 일 실시예에 따른 강유전체 커패시터를 개략적으로 보여주는 반도체 기판 일부의 단면도이다.
도3은 본 발명의 다른 실시예에 따른 강유전체 커패시터를 개략적으로 보여주는 반도체 기판 일부의 단면도이다.
도4는 본 발명의 또 다른 실시예에 따른 강유전체 커패시터를 개략적으로 보여주는 반도체 기판 일부의 단면도이다.
도5는 본 발명의 또 다른 하나의 실시예에 따른 강유전체 커패시터를 개략적으로 보여주는 반도체 기판 일부의 단면도이다.
도6a 내지 도6h는 도2에 보여진 강유전체 커패시터를 제조하는 방법에서 공정 순서에 따른 주요 공정 단계에서의 반도체 기판의 단면도들이다.
도7a 내지 도7f는 도3에 보여진 강유전체 커패시터를 제조하는 방법에서 공정 순서에 따른 주요 공정 단계에서의 반도체 기판의 단면도들이다.
도8a 내지 도8g는 도4에 보여진 강유전체 커패시터를 제조하는 방법에서 공정 순서에 따른 주요 제조 공정 단계에서의 반도체 기판의 면도들이다.
도9a 내지 도9g는 도5에 보여진 강유전체 커패시터를 제조하는 방법에서 공정 순서에 따른 주요 공정 단계에서의 반도체 기판의 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명
100: 반도체 기판120, 130, 200, 220: 절연막
140: 콘택홀180, 180a: 콘택 플러그
260a: 산화방지 도전막280a: 하부전극
300: 강유전체막320a: 상부전극
340: 강유전체 커패시터360: 수소확산 방지막
상기 본 발명의 목적들을 달성하기 위한 강유전체 커패시터는 절연막 내에 매몰된 산화방지 도전막 및 하부전극을 포함하는 것을 일 특징으로 한다. 또 셀 어레이 영역 전체를 통해 상기 하부전극 및 절연막 상에 배치된 강유전체 물질막을포함하는 것을 다른 특징으로 한다. 상기 산화방지 도전막은 그 상부에 배치된 하부전극 및 상기 절연막에 의해 완전히 둘러싸여지며, 상기 강유전체막과는 직접 접촉하지 않는다. 이와 같은 구조에 따르면, 상기 하부전극 및 산화방지 도전막이 상기 절연막 내에 매몰되기 때문에, 상기 절연막의 두께를 적절히 조절하여 상기 산화방지 도전막 및 하부전극의 두께를 원하는 대로 할 수 있다. 따라서, 산화방지 도전막의 막질 특성 및 하부전극 위에 성장하는 강유전체 물질막의 막질 특성을 향상시킬 수 있다.
구체적으로 상기 본 발명의 목적들을 달성하기 위한 강유전체 커패시터는, 반도체 기판 상에 배치되고 상기 반도체 기판의 활성영역을 노출시키는 콘택홀을 한정하는 절연막과, 상기 콘택홀을 채우는 콘택 플러그와, 상기 절연막 상에 배치되며 상기 콘택 플러그를 노출시키는 트렌치를 한정하는 지지 절연막과, 상기 트렌치 일부를 채우는 산화방지 도전막과, 상기 산화방지 도전막 상에 배치되어 상기 트렌치의 나머지 부분을 채우는 하부전극과, 상기 지지 절연막 및 상기 하부전극 상에 배치된 강유전체막과, 상기 강유전체막 상에 배치된 상부전극을 포함한다.
상기 산화방지 도전막과 그것이 배치되는 막질들 사이에 접착강화 도전막이 더 배치된다. 즉, 상기 산화방지 도전막 및 상기 트렌치 바닥 사이에 그리고, 상기 산화방지 도전막 및 상기 트렌치 측벽 사이에 상기 접착강화 도전막이 더 배치되는 것이 바람직하다. 상기 접착강화 도전막은 하부막질에 대한 상기 산화방지 도전막의 접착성을 강화하기 위함이다.
상기 콘택 플러그는 상기 콘택홀의 일부를 채우는 것이 바람직하다. 이때,상기 산화방지 도전막은 상기 트렌치 바닥에서 아래 방향으로 연장하여 상기 콘택홀의 나머지 부분인 콘택홀 상부를 채운다. 이로 인해 콘택 플러그 상부에 배치된 산화방지 도전막의 두께가 증가하게 되어(즉, 하부전극과 콘택 플러그 상부 사이의 거리가 증가하게 되어), 상기 산화방지 도전막의 산화방지 기능이 더욱 향상된다. 이 경우에도, 또한 상기 산화방지 도전막과 그것이 배치되는 막질들 사이에 접착강화 도전막이 더 배치되는 것이 바람직하다. 즉, 상기 산화방지 도전막 및 상기 트렌치 바닥 사이에 그리고, 상기 산화방지 도전막 및 상기 트렌치 측벽 사이, 상기 산화방지 도전막 및 상기 콘택홀 상부 측벽 사이, 그리고 상기 산화방지 도전막 및 상기 콘택 플러그 상부 사이에 상기 접착강화 도전막이 더 배치된다.
일 실시예에 있어서, 상기 지지 절연막은 상기 절연막 상에 차례로 적층된 하부 질화막 및 하부 산화막의 이중막이다. 또, 상기 절연막은 상기 반도체 기판 상에 산화막 및 질화막이 차례로 적층된 구조이다. 상기 지지 절연막이 하부 질화막 및 하부 산화막의 이중막인 경우에도, 상기 절연막이 산화막 및 질화막이 차례로 적층된 구조일 수 있다.
상기 강유전체 커패시터는 상기 강유전체막 및 상기 상부전극 상에 배치된 수소확산 방지막을 더 포함하는 것이 바람직하다.
상기 강유전체 커패시터는 또한 상기 콘택홀 측벽을 따라 배치된 접착 도전막 스페이서를 더 포함할 수 있다.
상기 본 발명의 목적을 달성하기 위한 강유전체 커패시터는, 반도체 기판 상에 배치되고 상기 반도체 기판의 활성영역을 노출시키는 콘택홀을 한정하는 절연막과, 상기 콘택홀을 채우는 콘택 플러그와, 상기 절연막 상에 배치되며 상기 콘택 플러그를 노출시키는 하부 트렌치를 한정하는 하부 지지 절연막과, 상기 하부 트렌치를 채우는 산화방지 도전막과, 상기 하부 지지 절연막 상에 배치되고 상기 산화방지 도전막을 노출시키는 상부 트렌치를 한정하는 상부 지지 절연막과, 상기 상부 트렌치를 채우는 하부전극과, 상기 상부 지지 절연막 및 상기 하부전극 상에 배치된 강유전체막과, 상기 강유전체막 상에 배치된 상부전극을 포함한다.
상기 콘택 플러그는 상기 콘택홀의 일부를 채우는 것이 바람직하다. 이에 따라, 상기 산화방지 도전막은 상기 하부 트렌치 바닥에서 아래로 연장하여 상기 콘택홀의 나머지 부분을 채운다.
일 실시예에 있어서, 상기 상부 트렌치는 상기 하부 트렌치 주위의 하부 지지 절연막 일부를 더 노출시킨다. 즉 상기 하부전극이 산화방지 도전막보다 더 크다.
상기 강유전체 커패시터는 상기 강유전체막 및 상기 상부전극 상에 배치된 수소확산 방지막을 더 포함하는 것이 바람직하다. 또, 상기 하부 지지 절연막 및 상부 지지 절연막은 각각, 질화막 및 산화막이 차례로 적층된 구조인 것이 바람직하다.
일 실시예에 있어서, 상기 절연막은 상기 반도체 기판 상에 산화막 및 질화막이 차례로 적층된 구조이다.
상기 산화방지 도전막과 그것이 배치되는 막질들 사이에 접착강화 도전막이 더 배치된다. 즉, 상기 산화방지 도전막 및 상기 트렌치 바닥 사이에 그리고, 상기산화방지 도전막 및 상기 트렌치 측벽 사이에 상기 접착강화 도전막이 배치된다.
상기 본 발명의 목적들을 달성하기 위한 강유전체 커패시터 제조 방법은, 산화방지 도전막 및 하부전극을 사진 식각 공정에 따라 패터닝하여 형성하지 않고, 절연막 내에 트렌치를 형성하고 여기에 도전물질 및 전극물질을 채워서 형성하는 것을 일 특징으로 한다. 또, 강유전체막에 대한 식각 공정이 수행되지 않으며, 산화방지 도전막 및 하부전극이 완전히 형성된 이후에 강유전체막이 형성되는 것을 다른 특징으로 한다. 이와 같은 특징들로 인해 신뢰성있는 강유전체막을 형성할 수 있다. 또한 산화방지 도전막의 두께를 원하는 대로 조절할 수 있어, 콘택 플러그 상부의 콘택 저항 특서을 향상시킬 수 있다. 마찬가지로 하부전극의 두께를 원하는 대로 조절할 수 있어, 하부전극 상에 형성되는 강유전체막의 막질 특성을 향상시킬 수 있다.
구체적으로, 상기 본 발명의 목적들을 달성하기 위한 강유전체 커패시터 제조 방법은, 반도체 기판의 활성영역을 노출시키는 콘택홀을 구비한 절연막을 상기 반도체 기판 상에 형성하는 단계와, 플러그 도전물질로 상기 콘택홀을 채워 콘택 플러그를 형성하는 단계와, 상기 절연막 및 상기 콘택 플러그 상에 지지 절연막을 형성하는 단계와, 상기 지지 절연막을 패터닝 하여 상기 콘택 플러그 및 그 주위의 절연막 일부를 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계와, 상기 산화방지 도전막 상에 상기 트렌치를 완전히 채우도록 하부전극을 형성하는 단계와, 상기 지지 절연막 및 상기 하부전극 상에 강유전체막 및 상부전극막을 차례로 형성하는 단계와, 상기 상부전극막을 패터닝하여 상부전극을 형성하는 단계를 포함한다.
상기 방법에서, 상기 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계는, 상기 트렌치를 완전히 채우도록 상기 지지 절연막 상에 산화방지 도전물질을 형성하는 단계와, 상기 지지 절연막이 노출될 때 까지 상기 산화방지 도전물질을 평탄화하는 단계와, 상기 산화방지 도전물질 상부 표면이 상기 트렌치 상부보다 낮아 지도록 상기 산화방지 도전물질을 에치백하는 단계를 포함한다. 이때, 상기 산화방지 도전물질을 형성하기 전에 접착강화 도전막을 더 형성할 수 있다.
일 실시예에 있어서, 상기 지지 절연막을 형성하는 단계는, 상기 절연막 및 상기 콘택 플러그 상에 하부 질화막을 형성하는 단계와, 상기 하부 질화막 상에 하부 산화막을 형성하는 단계로 이루어진다.
상기 방법에서, 상기 트렌치를 형성한 후 그리고 상기 산화방지 도전막을 형성하기 전에, 상기 플러그 도전물질의 상부 표면이 상기 콘택홀 상부보다 더 낮아지도록 상기 플러그 도전물질을 에치백하는 단계를 더 포함하는 것이 바람직하다.
상기 방법에서, 상기 하부전극을 형성하는 단계는, 상기 트렌치를 완전히 채우도록 상기 지지 절연막 상에 하부전극 물질을 형성하는 단계와, 상기 지지 산화막이 노출될 때 까지, 상기 하부전극 물질을 평탄화하는 단계를 포함하여 이루어 진다.
일 실시예에 있어서, 상기 절연막을 형성하는 단계는, 상기 반도체 기판 상에 산화막 및 질화막을 차례로 형성하는 단계와, 상기 질화막 및 산화막을 차례로 패터닝하여 상기 활성영역을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어 진다.
일 실시예에 있어서, 상기 콘택홀 측벽을 따라 절연막 스페이서를 형성하는 단계를 더 포함할 수 있다.
상기 본 발명의 목적들을 달성하기 위한 강유전체 커패시터 제조 방법은, 반도체 기판의 활성영역을 노출시키는 콘택홀을 구비한 절연막을 상기 반도체 기판 상에 형성하는 단계와, 플러그 도전물질로 상기 콘택홀을 채워 콘택 플러그를 형성하는 단계와, 상기 절연막 및 상기 콘택 플러그 상에 하부 지지 절연막을 형성하는 단계와, 상기 하부 지지 절연막을 패터닝 하여 상기 콘택 플러그 및 그 주위의 절연막 일부를 노출시키는 하부 트렌치를 형성하는 단계와, 상기 하부 트렌치를 채우는 산화방지 도전막을 형성하는 단계와, 상기 산화방지 도전막 및 상기 하부 지지 절연막 상에 상부 지지 절연막을 형성하는 단계와, 상기 상부지지 절연막을 패터닝 하여 상기 산화방지 도전막을 노출시키는 상부 트렌치를 형성하는 단계와, 상기 상부 트렌치를 채우는 하부전극을 형성하는 단계와, 상기 상부 지지 절연막 및 상기 하부전극 상에 강유전체막 및 상부전극막을 차례로 형성하는 단계와, 상기 상부전극막을 패터닝하여 상부전극을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 하부 지지 절연막을 형성하는 단계는, 상기 절연막 및 상기 콘택 플러그 상에 하부 질화막을 형성하는 단계와, 상기 산화막 상에 하부 산화막을 형성하는 단계를 포함하여 이루어지고, 상기 상부 지지 절연막을 형성하는 단계는, 상기 산화방지 도전막 및 상기 하부 산화막 상에 상부 질화막을 형성하는 단계와, 상기 상부 질화막 상에 상부 산화막을 형성하는 단계를 포함하여이루어 진다.
상기 방법에서, 상기 하부 트렌치를 형성한 후 그리고 상기 산화방지 도전막을 형성하기 전에, 상기 플러그 도전물질의 상부 표면이 상기 콘택홀의 상부보다 낮아 지도록 상기 플러그 도전물질을 에치백하는 단계를 더 포함하는 것이 바람직하다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예 들에 관하여 상세히 설명을 한다. 본 발명은 강유전체 기억 소자 및 그 제조 방법에 관한 것으로서, 특히 강유전체 커패시터 및 그 제조 방법에 관한 것이다. 따라서, 본 발명에 대한 보다 명확한 이해 및 도의 간략화를 위해서, 첨부된 도면들에 커패시터 두 개만을 도시하였다. 또한 첨부된 도면들에서 동일한 참조부호로 표시된 부재들은 동일한 구조 및 기능을 가진다.
도2는 본 발명의 일 실시예에 따른 강유전체 커패시터를 개략적으로 보여주는 반도체 기판 일부의 단면도이다. 도2를 참조하여, 본 실시예에 따른 강유전체 커패시터(340)는, 차례로 적층된 산화방지 도전막(260a), 하부전극(280a), 강유전체막(300) 및 상부전극(320a)을 포함한다. 상기 강유전체 커패시터(340)는 콘택 플러그(180)를 통해서 반도체 기판(100)의 활성영역(미도시)에 전기적으로 연결된다. 상기 콘택 플러그(180)는 절연막(120) 내의 소정 부분에 형성된 콘택홀(140)이 도전물질로 채워져 형성된 것이다. 상기 콘택홀(140)은 위쪽으로는 상기 산화방지 도전막(260a)을 노출시키고 아랫쪽으로는 상기 반도체 기판(100)의 활성영역을 노출시킨다.
상기 산화방지 도전막(260a) 및 하부전극(280a)은 상기 절연막(120) 상에 배치된 지지 절연막(230)이 한정하는 트렌치(240)를 채운다. 상기 지지 절연막(230)에 의해 한정된 상기 트렌치(240)는 상기 콘택 플러그(180) 상부 및 그 주위의 상기 절연막(120) 일부를 노출시킨다. 상기 산화방지 도전막(260a)이 먼저 상기 트렌치(240)의 일부, 즉 바닥 부분에 배치되어 상기 콘택 플러그(180)에 전기적으로 연결된다. 상기 하부전극(280a)은 상기 산화방지 도전막(260a) 상에 배치되어 상기 트렌치(240)의 나머지 부분인 윗부분을 채운다. 즉, 상기 하부전극(280a)은 상기 산화방지 도전막(260a)을 완전히 덮는다.
따라서, 이와 같은 구조에 따르면, 통상적인 강유전체 커패시터가 가지는 문제점 발생 없이 상기 산화방지 도전막(260a) 및 하부전극(280a)의 두께를 원하는 대로 조절할 수 있다. 즉, 상기 트렌치(240) 내에 적절한 두께로 상기 산화방지 도전막(260a) 및 하부전극(280a)을 채우면된다. 원하는 두께의 산화방지 도전막을 얻을 수 있어, 콘택 플러그 상부에서의 콘택 저항 특성을 향상시킬 수 있다. 또, 원하는 두께의 하부전극을 얻을 수 있어, 강유전체막의 막질 특성을 향상시킬 수 있다.
이상에서 설명한 트렌치(240) 및 이를 채우는 산화방지 도전막(260a) 및 하부전극(280a)이 반도체 기판의 셀 어레이 영역에 규칙적으로 정렬되어 있으며, 지지 절연막(230)에 의해서 인접한 것들과 전기적으로 절연되어 있다.
상기 지지 절연막(230) 및 상기 하부전극(280a) 상에 상기 강유전체막(300)이 배치되어 있다. 상기 강유전체막(300)은 셀 어레이 영역 전체를 덮는다. 따라서강유전체막의 유효 면적이 증가한다. 상기 하부전극(280a)이 상기 산화방지 도전막(260a)을 완전히 덮고 있기 때문에, 상기 강유전체막(300)은 상기 산화방지 도전막(260a)과 접촉하지 않는다.
상기 산화방지 도전막(260a) 및 그것이 배치된 하부 막질 사이에 접착강화 도전막(250a)이 더 배치된다. 즉, 상기 접착강화 도전막(250a)은, 상기 산화방지 도전막(260a) 및 상기 트렌치 바닥 사이에(즉, 상기 콘택 플러그 상부 그리고 그 주위의 절연막 상에) 그리고, 상기 산화방지 도전막(260a) 및 상기 트렌치 측벽 사이에 개재한다. 이러한 접착강화 도전막(250a)은 상기 산화방지 도전막(260a)의 접착성을 향상시키기는 기능을 한다.
상기 강유전체막(300) 상에 상부전극(320a)이 배치되어 있다. 상기 상부전극(320a)은 이웃하는 두 개의 트렌치들(240)을, 즉 인접한 두 개의 하부전극들을 덮는다. 상기 강유전체 커패시터(340)을 보호하기 위한 수소확산 방지막(360)이 셀 어레이 영역 전체에 걸쳐 상기 강유전체막(300) 및 상기 상부전극(320a) 상에 배치된다.
바람직하게, 상기 지지 절연막(230)은 질화막(200) 및 산화막(220)이 상기 절연막(120) 상에 순차적으로 적층된 이중막 구조를 갖는다. 예컨대, 질화막으로 실리콘질화막(SiN), 실리콘산화질화막(SiON)을 포함한다.
상기 콘택 플러그(180)는 예컨대, 폴리 실리콘, 텅스텐 등을 포함한다. 상기 산화방지 도전막(260a)은 Ir, TiN, TiAlN, Ru 또는 이들의 조합막이다. 상기 접착강화 도전막(250a)은 TiN, Ti, 또는 이들의 조합막이다.
상기 콘택홀(140) 측벽에 절연막 스페이서(160)이 더 배치될 수 있다.
다음은 도3을 참조하여 본 발명의 다른 실시예에 따른 강유전체 커패시터에 대하여 설명한다.
본 실시예의 강유전체 커패시터는 산화방지 도전막(260a)을 제외하고는 도2를 참조하여 설명한 강유전체 커패시터와 동일한 구조를 갖는다. 따라서 설명의 중복을 피하기 위하여 차이점만을 설명한다. 본 실시예의 경우, 산화방지 도전막(260a)이 절연막(120)의 일부 까지 연장해 있다. 즉, 콘택 플러그(180a)가 상기 절연막(120)을 관통하여 반도체 기판(100)의 활성영역을 노출시키는 콘택홀(140) 일부를 채우고, 상기 산화방지 도전막(260a)이 상기 콘택홀(140)의 나머지 부분(콘택홀 상부)을 채우면서 상기 절연막(120) 상에 배치된다. 이에 따라 콘택플러그(180a) 및 하부전극(280a) 사이의 거리는 더 멀어지게 된다. 도2를 참조하여 설명한 강유전체 커패시터와 마찬가지로, 상기 산화방지 도전막(260a)은 상기 절연막(120) 상에 배치된 지지 절연막(230) 내에 형성된 트렌치(240)의 일부를 채우며, 상기 트렌치(240)의 나머지 부분을 하부전극(280a)이 채운다. 또, 상기 산화방지 도전막(260a) 및 그것이 배치된 하부 막질 사이에 접착강화 도전막(250a)이 더 배치된다. 즉, 상기 접착강화 도전막(250a)은, 상기 산화방지 도전막(260a) 및 상기 트렌치 바닥 사이에, 상기 산화방지 도전막(260a) 및 상기 트렌치 측벽 사이에, 상기 산화방지 도전막(260a) 및 상기 콘택홀(140) 상부 측벽 사이에, 그리고 상기 산화방지 도전막(260a) 및 상기 콘택 플러그(180a) 상부 사이에 배치된다. 강유전체막(300), 상부전극(320a), 수소확산 방지막(360)이 도2를 참조하여 설명한강유전체 커패시터에서와 같이 동일하게 배치된다.
도4는 본 발명의 또 다른 실시예에 따른 강유전체 커패시터를 개략적으로 도시한 반도체 기판 일부의 단면도이다. 본 실시예의 경우, 도2를 참조하여 설명한 강유전체 커패시터와 달리, 산화방지 도전막(260a)과 하부전극(280a)이 서로 다른 트렌치 내에 배치된다. 즉, 상기 산화방지 도전막(260a)은, 절연막(120) 상에 배치된 하부 지지 절연막(230)이 한정하는 하부 트렌치(230)을 완전치 채운다. 상기 하부 트렌치(230)는, 상기 하부 지지 절연막(230)을 관통하여 상기 절연막(120) 내에 형성된 콘택 플러그(180) 및 상기 콘택 플러그(180) 주위의 절연막(120) 일부를 노출시킨다. 한편 상기 하부전극(280a)은, 상기 하부 절연막(230) 및 상기 산화방지 도전막(260a) 상에 배치된 상부 지지 절연막(277)이 한정하는 상부 트렌치(245)를 완전히 채운다. 상기 상부 트렌치(245)는 상기 산화방지 도전막(260a)을 노출시키며, 상기 산화방지 도전막(260a) 주위의 상부 지지 절연막(277) 일부를 더 노출시키는 것이 바람직하다. 본 실시예에서, 상기 하부 지지 절연막(230) 및 상부 지지 절연막(277)은 각각 질화막 및 산화막(이 차례로 적층된 이중막 구조를 가진다. 접착강화 도전막(250a), 강유전체막(300), 상부전극(320a), 수소확산 방지막(360)이 도2를 참조하여 설명한 강유전체 커패시터에서와 같이 동일하게 배치된다.
도5는 본 발명의 또 다른 하나의 실시예에 따른 강유전체 커패시터를 개략적으로 보여주는 반도체 기판 일부의 단면도이다. 본 실시예의 강유전체 커패시터는 산화방지 도전막(260a)을 제외하고는 도4를 참조하여 설명한 강유전체 커패시터와 동일한 구조를 갖는다. 즉, 본 실시예의 산화방지 도전막은 도3를 참조하여 설명한강유전체 커패시터의 산화방지 도전막(260a)과 동일한 구조를 갖는다.
콘택 플러그(180a)가 절연막(120)을 관통하여 반도체 기판(100)의 활성영역을 노출시키는 콘택홀(140) 일부를 채우고, 산화방지 도전막(260a)이 상기 콘택홀(140)의 나머지 부분을 채우면서 상기 절연막(120) 상에 배치된다.
이제, 이상에서 설명한 강유전체 커패시터들을 제조하는 방법들을 설명한다.
먼저 도6a 내지 도6i를 참조하여, 도2를 참조하여 설명한 강유전체 커패시터를 제조하는 방법에 대하여 설명한다.
먼저 도6a를 참조하여, 통상적인 방법으로 소자분리 공정을 진행하여 활성영역과 소자분리영역을 한정한다. 이어서 통상적인 방법으로 게이트 전극(도시하지 않음) 및 비트라인(도시하지 않음)을 형성한 후 절연막(120)을 형성한다. 계속해서, 상기 절연막(120)을 패터닝하여 상기 반도체 기판(100)의 활성영역을 노출시키는 콘택홀(140)을 형성한다. 상기 활성영역은 상기 게이트 전극 일측의 반도체 기판에 형성된 소오스 영역이다. 그리고, 상기 비트라인은 상기 게이트 전극 타측의 반도체 기판 내에 형성된 드레인 영역에 전기적으로 연결된다. 여기서, 상기 절연막(120)은 산화막으로 형성한다. 또한, 산화막 및 질화막이 차례로 적층된 이중막 구조로 형성할 수도 있다.
다음 도6b를 참조하여, 상기 콘택홀(140)을 채우도록 상기 절연막(120) 상에 플러그 도전물질을 형성한 후 평탄화 공정을 진행하여 콘택 플러그(180)를 형성한다. 예컨대, 상기 콘택 플러그(180)는 폴리 실리콘, 텅스텐 등으로 형성된다. 이때, 상기 플러그 도전물질을 형성하기 전에 상기 콘택홀(140) 측벽에 절연막 스페이서(160)을 더 형성할 수도 있다.
계속 해서, 상기 콘택 플러그(180) 및 상기 절연막(120) 상에 지지 절연막(230)이 형성된다. 상기 지지 절연막(230)은 질화막(200) 및 산화막(220)이 차례로 적층되어 형성된다.
다음 도6c를 참조하여, 상기 지지 절연막(230)을 패터닝하여 상기 콘택 플러그(180) 및 그 주위의 절연막(120) 일부를 노출시키는 트렌치(240)를 형성한다. 구체적으로, 먼저 질화막(200)을 식각정지층으로 하여 상기 산화막(220)을 식각하고 이어서 상기 질화막(200)을 식각한다.
다음 도6d를 참조하여, 상기 지지 절연막(230) 상에 상기 트렌치(240)를 채우도록 산화방지 도전물질(260)을 형성한다. 여기서, 상기 산화방지 도전물질(260)을 형성하기 전에 상기 트렌치(240) 형상(즉, 트렌치 바닥 및 측벽)을 따라 균일하게(콘포멀하게) 접착강화 도전물질(250)을 더 형성할 수 있다. 상기 접착강화 도전물질(250)은 상기 산화방지 도전물질(260) 및 그 하부 막질(즉, 상기 트렌치 측벽 및 바닥을 구성하는 절연막 그리고 콘택 플러그 상부 표면) 사이의 접착 특성을 향상시킨다.
다음 도6e를 참조하여, 상기 지지 절연막(230)이 노출될 때까지 평탄화 공정을 진행한다. 평탄화 공정은 예컨대, 화학적기계적 연마(CMP:Chemical mechanical polishing) 또는 에치백 공정을 사용한다.
예컨대, 상기 산화방지 도전물질(260)은 Ir, TiN, TiAlN, Ru 또는 이들의 조합막이다. 상기 접착강화 도전물질(250)은 TiN, Ti, 또는 이들의 조합막이다.
다음 도6f를 참조하여, 상기 산화방지 도전물질(260) 및 접착강화 도전물질(250)을 에치백하여 상기 트렌치(240) 일부, 즉 그 바닥 부분을 채우는 산화방지 도전막(260a) 및 접착강화 도전막(250a)을 형성한다. 여기서, 에치백되어 제거되는 산화방지 도전물질의 두께는 원하는 산화방지 도전막(260a)의 두께에 좌우된다. 즉, 원하는 두께의 산화방지 도전막(260a)이 될때 까지 상기 산화방지 도전물질(260)을 에치백한다. 따라서, 상기 지지 절연(230)의 두께 및 에치백 공정을 조절하여 원하는 두께의 산화방지막을 형성 용이하게 얻을 수 있다.
다음 도6g를 참조하여, 상기 트렌치의 나머지 부분, 즉 그 윗부분을 채우는 하부전극(280a)을 형성한다. 구체적으로, 상기 트렌치(240)를 완전히 채우도록 상기 지지 절연막(230) 상에 하부전극 물질을 형성한 후 상기 지지 절연막(230) 상부가 노출될 때까지 평탄화 공정을 진행한다. 평탄화 공정은 예컨대, 화학적기계적 연마 또는 에치백 공정을 사용한다. 여기에서도 평탄화 공정을 조절하여 원하는 두께의 하부전극을 얻을 수 있다.
하부전극 물질은 예컨대, 귀금속 및 이들의 도전성 산화물 또는 이들의 조합막으로 형성할 수 있다. 귀금속으로 백금(Pt), 이리듐(Ir), 루세늄(Ru) 등이 있으며, 도전성 산화물로 이산화 이리듐(IrO2), 이산화 루세늄(RuO2) 등이 있다.
다음 도6h를 참조하여, 상기 하부전극(280a)이 형성된 반도체 기판 전면에, 즉, 상기 하부전극(280a) 및 지지 절연막(230) 상에 강유전체막(300) 및 상부전극 물질(320)을 차례로 형성한다. 상기 강유전체막(300)은 졸겔방법, PVD(physicalvapor deposion) 방법, 또는 CVD(chemical vapor deposition) 방법을 사용하여 형성한다. 상기 상부전극 물질은 하부전극 물질과 동일하게, 귀금속 및 이들의 도전성 산화물 또는 이들의 조합막으로 형성한다. 여기서 상기 산화방지 도전막(260a)이 상기 하부전극(280a)에 의해서 완전히 덮혀져 노출되지 않기 때문에, 상기 강유전체막(300)이 상기 하부전극(280a) 및 지지 절연막(230) 상에 양호하게 형성될 수 있다.
실시예에 따라서, 상기 강유전체막(300)을 형성하기 전에, 시딩층(seeding layer)으로서, PbTiO3, TiO2를 더 형성할 수 있다. 시딩층은 강유전체막의 막질 특성 향샹을 위한 것이다.
다음 도6i를 참조하여, 상기 상부전극 물질(320)을 패터닝하여 인접한 하부전극들을 덮는 상부전극(320a)을 형성한다. 계속해서 상기 상부전극(320a) 및 강유전체막(300) 상에 수소확산 방지막(360)을 형성한다. 상기 수소확산 방지막(360)은 예컨대, TiO2, Al2O3등으로 형성한다. 상기 수소확산 방지막(360)은 후속 공정들에서 강유전체막(300)의 특성이 열화되는 것을 방지한다.
상술한 방법에 따르면, 강유전체막이 하부전극 및 산화방지 도전막이 완전히 형성된 이후에(패터닝된 이후에) 형성되기 때문에, 하부전극과 산화방지 도전막을 식각할 때 강유전체막이 식각 분위기에 노출되는 것을 방지할 수 있다. 게다가, 강유전체막이 셀 단위로 분리되지 않기 때문에 식각 손상이 발생하지 않는다.
또한, 산화방지 도전막과 하부전극을 강유전체막 형성 이전에 패터닝함으로써, 강유전체막 형성 공정의 조건에 대한 제약 없이 산화방지 도전막과 하부전극을 형성할 수 있다. 즉, 충분한 산화방지 효과를 나타내도록 산화방지 도전막의 두께를 충분히 두껍게 형성하고 막질 특성 향상을 위해 높은 온도에서의 열처리 공정이 가능하다. 또, 강유전체막의 결정화에 큰 영향을 주는 하부전극 두께를 임의로 조절할 수 있어, 우수한 특성의 강유전체막을 형성할 수 있다.
이제 도7a 내지 도7f를 참조하여 도3을 참조하여 설명한 강유전체 커패시터 제조 방법에 대하여 설명을 한다.
먼저, 도7a를 참조하여, 앞서 설명한 제조 방법과 동일하게, 반도체 기판(100) 상에, 게이트 전극, 비트라인, 절연막(120), 콘택홀(140), 콘택 플러그(180), 측벽 스페이서(160), 지지 절연막(230)을 형성한다. 상기 절연막(230)을 패터닝하여 상기 콘택 플러그(180) 및 그 주위의 절연막(120) 일부를 노출시키는 트렌치(240)를 형성한다.
다음 도7b를 참조하여, 상기 트렌치(240)에 의해 노출된 콘택 플러그(180) 상부를 더 식각하여 상기 절연막(120) 상부 표면 보다 더 낮은 높이의 함몰 콘택 플러그(180a)를 형성한다. 즉, 노출된 콘택 플러그(180)에 대한 선택적 식각을 진행한다.
이후의 공정은 앞서 설명한 방법과 동일하다. 즉, 도7c를 참조하여, 상기 콘택홀 상부를 포함하여 상기 트렌치(240)를 채우는 접착강화 도전물질(250) 및 산화방지 도전물질(260)을 형성한다. 다음 도7d를 참조하여 상기 산화방지 도전물질(260) 및 접착강화 도전물질(250)을 에치백하여 상기 트렌치(240) 일부를채우는 접착강화 도전막(250a) 및 산화방지 도전막(260a)을 형성한다. 다음 도7e를 참조하여, 상기 트렌치(240)의 나머지 부분을 채우는 하부전극(280a)을 형성한다.
다음 도7f를 참조하여, 강유전체막(300), 상부전극(320) 및 수소확산 방지막(360)을 형성한다.
이제, 도8a 내지 도8g를 참조하여 도4를 참조하여 설명한 강유전체 커패시터의 제조 방법에 대해서 설명을 한다. 먼저 도8a를 참조하여, 도6a 내지 도6i를 참조하여 설명한 방법과 동일하게, 도6b에 보여진 결과물을 형성한다. 즉, 반도체 기판(100) 상에 게이트 라인, 비트라인, 절연막(120), 콘택홀(140), 측벽 스페이서(160), 콘택 플러그(180) 및 하부 지지 절연막(230)을 형성한다. 상기 하부 지지 절연막(230)은 질화막(200) 및 산화막(220)이 차례로 적층되어 형성된다.
다음 도8b를 참조하여, 상기 하부 지지 절연막(230)을 패터닝하여 상기 콘택 플러그(180) 및 그 주위의 절연막(120) 일부를 노출시키는 하부 트렌치(235)를 형성한다.
다음 도8c를 참조하여 상기 하부 트렌치(235)를 채우는 산화방지 도전막(260a)을 형성한다. 구체적으로, 상기 하부 트렌치(235)를 완전히 채우도록 상기 하부 지지 절연막(230) 상에 산화방지 도전물질을 형성한다. 이어서, 상기 산화방지 도전물질에 대한 평탄화 공정을 진행하여 인접한 트렌치와 전기적으로 절연되도록 한다. 이때, 평탄화 공정을 조절하여 원하는 두께를 갖는 산화방지 도전막(260a)을 형성한다. 예컨대, 상기 하부 지지 절연막(230)의 두께가 원하는 산화방지 도전막의 두께와 거의 동일한 두께라면, 평탄화 공정은 상기 하부 지지절연막(230)의 상부가 노출되면 중단된다. 한편, 상기 하부 지지 절연막(230)의 두께가 원하는 산화방지 도전막의 두께 보다 두껍다면, 평탄화 공정은 원하는 두께의 산화방지 도전막을 얻을 수 있도록, 상기 하부 지지 절연막의 일부도 식각한다.
상기 산화방지 도전막(260a)을 형성하기 전에 상기 하부 트렌치(235) 측벽 및 바닥 상에 얇게 접착강화 도전막(250a)을 더 형성할 수 있다.
다음 도8d를 참조하여, 상기 산화방지 도전막(260a) 및 하부 지지 절연막(230) 상에 상부 지지 절연막(277)을 형성한다. 예컨대, 상기 상부 지지 절연막(277)은 질화막(270) 및 산화막(275)이 차례로 적층되어 형성된다.
다음 도8e를 참조하여, 상기 상부 지지 절연막(277)을 패터닝하여 상기 산화방지 도전막(260a)을 노출시키는 상부 트렌치(245)를 형성한다. 이때, 상기 상부 트렌치(245)는 상기 산화방지 도전막(260a) 주위의 하부 지지 절연막(230) 일부를 더 노출시킬 수 있다.
다음 도8f를 참조하여, 상기 상부 트렌치(245)를 채우는 하부전극(280a)을 형성한다. 즉, 상기 상부 지지 절연막(277) 상에 상기 상부 트렌치(245)를 완전히 채우도록 하부전극 물질을 형성하고, 인접한 트렌치(245)들이 전기적을 분리되도록 평탄화 공정을 진행한다. 이때, 평탄화 공정은 상기 상부 지지 절연막(277)의 두께 및 원하는 하부전극의 두께를 고려하여 진행한다.
다음 도8g를 참조하여, 도6h 및 도6i를 참조하여 설명한 방법과 동일하게, 강유전체막(300), 상부전극(320a) 및 수소확산 방지막(360)을 형성한다.
다음 도9a 내지 도9g를 참조하여, 도5를 참조하여 설명한 강유전체 커패시터를 제조하는 방법을 설명한다. 본 실시예의 경우, 산화방지 도전막(260a)이 절연막(120) 일부로 연장하도록 형성되는 것을 제외하고는 앞서 도8a 내지 도8g를 참조하여 설명한 방법과 동일하다.
도9a를 참조하여, 도8a 및 도8b를 참조하여 설명한 방법과 동일하게, 반도체 기판(100) 상에 게이트 라인, 비트라인, 절연막(120), 콘택홀(140), 측벽 스페이서(160), 콘택 플러그(180), 하부 지지 절연막(230) 및 하부 트렌치(230)를 형성한다.
다음 도9b를 참조하여, 상기 하부 트렌치(230)에 의해 노출된 콘택 플러그(180)에 대하여 선택적인 에치백 공정을 진행한다. 이에 따라, 상기 콘택 플러그(180)가 상기 절연막(120)의 상부 표면 보다 더 낮아지게 되어 함몰 콘택 플러그(180a)가 형성된다.
다음 도9c를 참조하여, 상기 하부 트렌치(230) 및 콘택홀 상부를 채우는 접촉강화 도전막(250a) 및 산화방지 도전막(260a)을 형성한다.
이후의 공정은 앞서 설명한 방법과 동일하다. 즉, 도9d를 참조하여, 상기 하부 지지 절연막(230) 상에 상부 지지 절연막(277)이 형성된다. 계속해서, 상기 상부 지지 절연막(277)을 패터닝하여 상기 산화방지 도전막(260a) 및 그 주위의 하부 지지 절연막(230) 일부를 노출시키는 상부 트렌치(245)를 형성한다(도9e 참조). 다음, 도9f에 도시된 바와 같이, 상기 상부 트렌치(245)를 채우는 하부전극(280a)을 형성한다.
다음 도9g를 참조하여, 앞서 설명한 방법과 동일하게, 강유전체막(300), 상부전극(320a) 및 수소확산 방지막(360)을 형성한다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명의 강유전체 커패시터는 절연막 내에 형성된 트렌치를 채우는 산화방지 도전막 및 하부전극을 구비하며, 산화방지 도전막 상부를 하부전극이 완전히 덮는다. 따라서, 원하는 두께를 갖는 산화방지 도전막을 얻을 수 있어 콘택 플러그 및 하부전극 사이의 콘택 저항 특성을 향상시킬 수 있다. 또, 원하는 두께를 갖는 하부전극을 얻을 수 있고 또한 산화방지 도전막이 하부전극에 완전히 덮혀있어, 하부전극 상에 형성되는 강유전체막의 막질 특성을 향상시킬 수 있다.
또한 본 발명의 방법에 따르면, 강유전체막이 패터닝되지 않기 때문에, 강유전체막이 식각 손상을 받지 않아 우수한 막질 특성을 갖는다. 또한 하부전극 및 산화방지 도전막이 완전히 형성된 이후에 강유전체막이 형성되기 때문에, 하부전극과 산화방지 도전막을 식각할 때 강유전체막이 식각 분위기에 노출되는 것을 방지할수 있다. 또한 강유전체막 형성 공정 조건에 대한 제약없이 독립적으로 산화방지 도전막 및 하부전극 공정을 조절할 수 있다.
Claims (34)
- 반도체 기판 상에 배치되고 상기 반도체 기판의 활성영역을 노출시키는 콘택홀을 한정하는 절연막;상기 콘택홀을 채우는 콘택 플러그;상기 절연막 상에 배치되며, 상기 콘택 플러그 및 그 주위의 상기 절연막 일부를 노출시키는 트렌치를 한정하는 지지 절연막;상기 트렌치 일부를 채우는 산화방지 도전막;상기 산화방지 도전막 상에 배치되어 상기 트렌치의 나머지 부분을 채우는 하부전극;상기 지지 절연막 및 상기 하부전극 상에 배치된 강유전체막;상기 강유전체막 상에 배치된 상부전극을 포함하는 강유전체 커패시터.
- 제1항에 있어서,상기 콘택 플러그는 상기 콘택홀의 일부를 채우며, 상기 산화방지 도전막은 상기 트렌치 바닥에서 아래로 연장하여 상기 콘택홀의 나머지 부분을 채우는 강유전체 커패시터.
- 제1항 또는 제2항에 있어서,상기 지지 절연막은 상기 절연막 상에 하부 질화막 및 하부 산화막이 차례로적층 구조인 강유전체 커패시터.
- 제1항에 있어서,상기 절연막은 상기 반도체 기판 상에 산화막 및 질화막이 차례로 적층된 구조인 강유전체 커패시터.
- 제1항에 있어서,상기 강유전체막 및 상기 상부전극 상에 배치된 수소확산 방지막을 더 포함하는 강유전체 커패시터.
- 제1항에 있어서,상기 산화방지 도전막 및 상기 트렌치 바닥 사이에 그리고, 상기 산화방지 도전막 및 상기 트렌치 측벽 사이에 배치된 접착강화 도전막을 더 포함하는 강유전체 커패시터.
- 제2항에 있어서,상기 산화방지 도전막 및 상기 트렌치 바닥 사이에, 상기 산화방지 도전막 및 상기 트렌치 측벽 사이에, 상기 산화방지 도전막 및 상기 콘택홀 상부 측벽 사이에, 그리고 상기 산화방지 도전막 및 상기 콘택 플러그 상부 사이에 배치된 접착강화 도전막을 더 포함하는 강유전체 커패시터.
- 제1항에 있어서,상기 산화방지 도전막은, Ir, TiAlN, TiN, Ru 또는 이들의 조합막 중 어느 하나인 강유전체 커패시터.
- 제1항 또는 제6항에 있어서,상기 산화방지 도전막은, TiAlN, TiN, Ru 또는 이들의 조합막 중 어느 하나이고,상기 접착강화 도전막은, TiN, Ti, 또는 이들의 조합막 중 어느 하나인 강유전체 커패시터.
- 반도체 기판 상에 배치되고 상기 반도체 기판의 활성영역을 노출시키는 콘택홀을 한정하는 절연막;상기 콘택홀을 채우는 콘택 플러그;상기 절연막 상에 배치되며, 상기 콘택 플러그를 노출시키는 하부 트렌치를 한정하는 하부 지지 절연막;상기 하부 트렌치를 채우는 산화방지 도전막;상기 하부 지지 절연막 상에 배치되고 상기 산화방지 도전막을 노출시키는 상부 트렌치를 한정하는 상부 지지 절연막;상기 상부 트렌치를 채우는 하부전극;상기 상부 지지 절연막 및 상기 하부전극 상에 배치된 강유전체막;상기 강유전체막 상에 배치된 상부전극을 포함하는 강유전체 커패시터.
- 제10항에 있어서,상기 콘택 플러그는 상기 콘택홀의 일부를 채우며, 상기 산화방지 도전막은 상기 하부 트렌치 바닥에서 아래로 연장하여 상기 콘택홀의 나머지 부분을 채우는 강유전체 커패시터.
- 제10항 또는 제11항에 있어서,상기 하부 지지 절연막 및 상부 지지 절연막은 각각, 질화막 및 산화막이 차례로 적층된 구조인 강유전체 커패시터.
- 제10항에 있어서,상기 절연막은 상기 반도체 기판 상에 산화막 및 질화막이 차례로 적층된 구조인 강유전체 커패시터.
- 제10항에 있어서,상기 상부 트렌치는 상기 하부 트렌치 주위의 하부 지지 절연막 일부를 더 노출시키는 강유전체 커패시터.
- 제10항에 있어서,상기 강유전체막 및 상기 상부전극 상에 배치된 수소확산 방지막을 더 포함하는 강유전체 커패시터.
- 제10항에 있어서,상기 산화방지 도전막 및 상기 하부 트렌치 바닥 사이에 그리고, 상기 산화방지 도전막 및 상기 하부 트렌치 측벽 사이에 배치된 접착강화 도전막을 더 포함하는 강유전체 커패시터.
- 제10항에 있어서,상기 산화방지 도전막은, Ir, TiAlN, TiN, Ru 또는 이들의 조합막 중 어느 하나인 강유전체 커패시터.
- 제10항 또는 제16항에 있어서,상기 산화방지 도전막은, Ir, TiAlN, TiN, Ru 또는 이들의 조합막 중 어느 하나이고,상기 접착강화 도전막은, TiN, Ti, 또는 이들의 조합막 중 어느 하나인 강유전체 커패시터.
- 제11항에 있어서,상기 산화방지 도전막 및 상기 트렌치 바닥 사이에, 상기 산화방지 도전막 및 상기 트렌치 측벽 사이에, 상기 산화방지 도전막 및 상기 콘택홀 상부 측벽 사이에, 그리고 상기 산화방지 도전막 및 상기 콘택 플러그 상부 사이에 배치된 접착강화 도전막을 더 포함하는 강유전체 커패시터.
- 반도체 기판의 활성영역을 노출시키는 콘택홀을 구비한 절연막을 상기 반도체 기판 상에 형성하는 단계;플러그 도전물질로 상기 콘택홀을 채워 콘택 플러그를 형성하는 단계;상기 절연막 및 상기 콘택 플러그 상에 지지 절연막을 형성하는 단계;상기 지지 절연막을 패터닝 하여 상기 콘택 플러그 및 그 주위의 절연막 일부를 노출시키는 트렌치를 형성하는 단계;상기 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계;상기 산화방지 도전막 상에 상기 트렌치를 완전히 채우도록 하부전극을 형성하는 단계;상기 지지 절연막 및 상기 하부전극 상에 강유전체막 및 상부전극막을 차례로 형성하는 단계;상기 상부전극막을 패터닝하여 상부전극을 형성하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 제20항에 있어서,상기 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계는,상기 트렌치를 완전히 채우도록 상기 지지 절연막 상에 산화방지 도전물질을 형성하는 단계;상기 지지 절연막이 노출될 때 까지 상기 산화방지 도전물질을 평탄화하는 단계;상기 산화방지 도전물질 상부 표면이 상기 트렌치 상부보다 낮아 지도록 상기 산화방지 도전물질을 에치백하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 제21항에 있어서,상기 지지 절연막을 형성하는 단계는,상기 절연막 및 상기 콘택 플러그 상에 하부 질화막을 형성하는 단계;상기 하부 질화막 상에 하부 산화막을 형성하는 단계로 이루어지는 강유전체 커패시터 제조 방법.
- 제21항에 있어서,상기 트렌치를 형성한 후 그리고 상기 산화방지 도전막을 형성하기 전에, 상기 플러그 도전물질의 상부 표면이 상기 콘택홀 상부보다 더 낮아지도록 상기 플러그 도전물질을 에치백하는 단계를 더 포함하는 강유전체 커패시터 제조 방법.
- 제20항 또는 제21항에 있어서,상기 하부전극을 형성하는 단계는,상기 트렌치를 완전히 채우도록 상기 지지 절연막 상에 하부전극 물질을 형성하는 단계;상기 지지 산화막이 노출될 때 까지, 상기 하부전극 물질을 평탄화하는 단계를 포함하는 강유전체 커패시터제조 방법.
- 제20항에 있어서,상기 절연막을 형성하는 단계는,상기 반도체 기판 상에 산화막 및 질화막을 차례로 형성하는 단계;상기 질화막 및 산화막을 차례로 패터닝하여 상기 활성영역을 노출시키는 콘택홀을 형성하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 제20항에 있어서,상기 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계는,상기 트렌치 측벽 및 바닥 그리고 상기 지지 절연막 상에 접착강화 도전물질을 산화방지 도전물질을 형성하는 단계;상기 트렌치를 완전히 채우도록 상기 접착강화 도전물질 상에 산화방지 도전물질을 형성하는 단계;상기 지지 절연막이 노출될 때 까지 상기 산화방지 도전물질 및 접착강화 도전물질을 평탄화하는 단계;상기 산화방지 도전물질 상부 표면이 상기 트렌치 상부보다 낮아 지도록 상기 산화방지 도전물질 및 접착강화 도전물질을 에치백하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 제23항에 있어서,상기 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계는,상기 콘택홀 상부 측벽 및 콘택 플러그 상부, 상기 트렌치 측벽 및 바닥, 그리고 상기 지지 절연막 상에 접착강화 도전물질을 산화방지 도전물질을 형성하는 단계;상기 트렌치를 완전히 채우도록 상기 접착강화 도전물질 상에 산화방지 도전물질을 형성하는 단계;상기 지지 절연막이 노출될 때 까지 상기 산화방지 도전물질 및 접착강화 도전물질을 평탄화하는 단계;상기 산화방지 도전물질 상부 표면이 상기 트렌치 상부보다 낮아 지도록 상기 산화방지 도전물질 및 접착강화 도전물질을 에치백하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 반도체 기판의 활성영역을 노출시키는 콘택홀을 구비한 절연막을 상기 반도체 기판 상에 형성하는 단계;플러그 도전물질로 상기 콘택홀을 채워 콘택 플러그를 형성하는 단계;상기 절연막 및 상기 콘택 플러그 상에 하부 지지 절연막을 형성하는 단계;상기 하부 지지 절연막을 패터닝 하여 상기 콘택 플러그 및 그 주위의 절연막 일부를 노출시키는 하부 트렌치를 형성하는 단계;상기 하부 트렌치를 채우는 산화방지 도전막을 형성하는 단계;상기 산화방지 도전막 및 상기 하부 지지 절연막 상에 상부 지지 절연막을 형성하는 단계;상기 상부지지 절연막을 패터닝 하여 상기 산화방지 도전막을 노출시키는 상부 트렌치를 형성하는 단계;상기 상부 트렌치를 채우는 하부전극을 형성하는 단계;상기 상부 지지 절연막 및 상기 하부전극 상에 강유전체막 및 상부전극막을 차례로 형성하는 단계;상기 상부전극막을 패터닝하여 상부전극을 형성하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 제28항에 있어서,상기 하부 지지 절연막을 형성하는 단계는,상기 절연막 및 상기 콘택 플러그 상에 하부 질화막을 형성하는 단계;상기 산화막 상에 하부 산화막을 형성하는 단계를 포함하여 이루어지고,상기 상부 지지 절연막을 형성하는 단계는,상기 산화방지 도전막 및 상기 하부 산화막 상에 상부 질화막을 형성하는 단계;상기 상부 질화막 상에 상부 산화막을 형성하는 단계를 포함하여 이루어지는 강유전체 커패시터 제조 방법.
- 제28항에 있어서,상기 하부 트렌치를 형성한 후 그리고 상기 산화방지 도전막을 형성하기 전에,상기 플러그 도전물질의 상부 표면이 상기 콘택홀의 상부보다 낮아 지도록 상기 플러그 도전물질을 에치백하는 단계를 더 포함하는 강유전체 커패시터 제조 방법.
- 제30항에 있어서,상기 강유전체막 및 상기 상부전극 상에 수소확산 방지막을 형성하는 단계를 더 포함하는 강유전체 커패시터 제조 방법.
- 제31항에 있어서,상기 하부 트렌치를 채우는 산화방지 도전막을 형성하는 단계는,상기 하부 지지 절연막 상에 상기 하부 트렌치를 완전히 채우도록 산화방지 도전물질을 형성하는 단계;상기 하부 지지 절연막이 노출될 때까지 상기 산화방지 도전물질을 평탄화하는 단계를 포함하여 이루어지고,상기 상부 트렌치를 채우는 하부전극을 형성하는 단계는,상기 상부 지지 절연막 상에 상기 상부 트렌치를 완전히 채우도록 하부전극 물질을 형성하는 단계;상기 상부 지지 절연막이 노출될 때까지 상기 하부전극 물질을 평탄화하는 단계를 포함하여 이루어지는 강유전체 커패시터 제조 방법.
- 제28항에 있어서,상기 하부 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계는,상기 트렌치 측벽 및 바닥, 그리고 상기 지지 절연막 상에 접착강화 도전물질을 산화방지 도전물질을 형성하는 단계;상기 트렌치를 완전히 채우도록 상기 접착강화 도전물질 상에 산화방지 도전물질을 형성하는 단계;상기 지지 절연막이 노출될 때 까지 상기 산화방지 도전물질 및 접착강화 도전물질을 평탄화하는 단계;상기 산화방지 도전물질 상부 표면이 상기 트렌치 상부보다 낮아 지도록 상기 산화방지 도전물질 및 접착강화 도전물질을 에치백하는 단계를 포함하는 강유전체 커패시터 제조 방법.
- 제30항에 있어서,상기 하부 트렌치 일부를 채우는 산화방지 도전막을 형성하는 단계는,상기 콘택홀 상부 측벽 및 콘택 플러그 상부, 상기 트렌치 측벽 및 바닥, 그리고 상기 지지 절연막 상에 접착강화 도전물질을 산화방지 도전물질을 형성하는 단계;상기 트렌치를 완전히 채우도록 상기 접착강화 도전물질 상에 산화방지 도전물질을 형성하는 단계;상기 지지 절연막이 노출될 때 까지 상기 산화방지 도전물질 및 접착강화 도전물질을 평탄화하는 단계;상기 산화방지 도전물질 상부 표면이 상기 트렌치 상부보다 낮아 지도록 상기 산화방지 도전물질 및 접착강화 도전물질을 에치백하는 단계를 포함하는 강유전체 커패시터 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054908A KR100536590B1 (ko) | 2002-09-11 | 2002-09-11 | 강유전체 커패시터 및 그 제조 방법 |
| US10/650,879 US7230291B2 (en) | 2002-09-11 | 2003-08-29 | Ferroelectric capacitors having oxidation barrier conductive layers and lower electrodes disposed in trenches defined by supporting insulating layers |
| US11/800,201 US7601548B2 (en) | 2002-09-11 | 2007-05-04 | Methods of fabricating ferroelectric capacitors having oxidation barrier conductive layers and lower electrodes disposed in trenches defined by supporting insulating layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054908A KR100536590B1 (ko) | 2002-09-11 | 2002-09-11 | 강유전체 커패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040023227A true KR20040023227A (ko) | 2004-03-18 |
| KR100536590B1 KR100536590B1 (ko) | 2005-12-14 |
Family
ID=31987383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0054908A KR100536590B1 (ko) | 2002-09-11 | 2002-09-11 | 강유전체 커패시터 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7230291B2 (ko) |
| KR (1) | KR100536590B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100774898B1 (ko) * | 2005-10-21 | 2007-11-09 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066515A (ja) * | 2004-08-25 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| US7521804B2 (en) * | 2005-02-03 | 2009-04-21 | Samsung Electronics Co., Ltd. | Semiconductor device preventing electrical short and method of manufacturing the same |
| US7791170B2 (en) | 2006-07-10 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a deep junction for electrical crosstalk reduction of an image sensor |
| WO2010032456A1 (ja) | 2008-09-16 | 2010-03-25 | ローム株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
| US8790935B1 (en) * | 2012-10-22 | 2014-07-29 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device with via integration |
| US9147839B2 (en) * | 2013-09-05 | 2015-09-29 | Micron Technology, Inc. | Memory cells with recessed electrode contacts |
| KR102593707B1 (ko) * | 2016-10-05 | 2023-10-25 | 삼성전자주식회사 | 반도체 장치 |
| US10696362B1 (en) * | 2017-06-12 | 2020-06-30 | Andreas Stadie | Integrated kayak cooler |
| US11332221B2 (en) * | 2017-06-12 | 2022-05-17 | Andreas Stadie | Integrated kayak cooler |
| EP3758062A4 (en) * | 2019-03-19 | 2021-04-21 | Shenzhen Goodix Technology Co., Ltd. | CAPACITOR AND MANUFACTURING METHOD FOR IT |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618597B1 (en) * | 1993-03-31 | 1997-07-16 | Texas Instruments Incorporated | Lightly donor doped electrodes for high-dielectric-constant materials |
| JPH10107223A (ja) * | 1996-10-02 | 1998-04-24 | Texas Instr Japan Ltd | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
| JPH10335581A (ja) * | 1997-05-29 | 1998-12-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH1117124A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100282431B1 (ko) * | 1997-11-14 | 2001-03-02 | 김영환 | 반도체 소자의 커패시터 및 그 형성방법 |
| JP2000138349A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
| JP4651169B2 (ja) * | 2000-08-31 | 2011-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2002151657A (ja) * | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
| JP2002368200A (ja) * | 2001-06-08 | 2002-12-20 | Sony Corp | 半導体記憶装置 |
| US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| KR100432882B1 (ko) * | 2001-10-12 | 2004-05-22 | 삼성전자주식회사 | 강유전성 메모리 장치 형성 방법 |
-
2002
- 2002-09-11 KR KR10-2002-0054908A patent/KR100536590B1/ko not_active IP Right Cessation
-
2003
- 2003-08-29 US US10/650,879 patent/US7230291B2/en not_active Expired - Fee Related
-
2007
- 2007-05-04 US US11/800,201 patent/US7601548B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100774898B1 (ko) * | 2005-10-21 | 2007-11-09 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7230291B2 (en) | 2007-06-12 |
| US20040046196A1 (en) | 2004-03-11 |
| KR100536590B1 (ko) | 2005-12-14 |
| US20070207586A1 (en) | 2007-09-06 |
| US7601548B2 (en) | 2009-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481867B1 (ko) | 강유전체 커패시터 및 그 제조 방법 | |
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100407575B1 (ko) | 강유전체 메모리 장치 및 그 형성 방법 | |
| US6798010B2 (en) | Ferroelectric memory devices | |
| KR100725451B1 (ko) | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100663356B1 (ko) | 부분적 화학기계적 연마공정을 갖는 강유전체 메모리 소자제조방법들 | |
| US7601548B2 (en) | Methods of fabricating ferroelectric capacitors having oxidation barrier conductive layers and lower electrodes disposed in trenches defined by supporting insulating layers | |
| KR20030023262A (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| KR100504693B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| KR100476936B1 (ko) | 엠아이엠 구조의 커패시터를 갖는 반도체소자 및 그형성방법 | |
| KR20020084934A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
| US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| KR100531462B1 (ko) | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 | |
| KR100448237B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100846364B1 (ko) | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 | |
| KR100640781B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100427031B1 (ko) | 강유전체 소자의 커패시터 제조 방법 | |
| KR20040008718A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20110111141A (ko) | 커패시터 및 그 형성 방법 | |
| KR20040008627A (ko) | 강유전체 메모리소자 및 그의 제조 방법 | |
| KR20030023142A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |