KR20040020824A

KR20040020824A - 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트배선판용 동박

Info

Publication number: KR20040020824A
Application number: KR1020030060689A
Authority: KR
Inventors: 타다오 나카오카; 아키토시 스즈키; 히데오 오츠카; 히사오 키미지마
Original assignee: 후루카와서키트호일가부시끼가이샤
Priority date: 2002-09-02
Filing date: 2003-09-01
Publication date: 2004-03-09
Also published as: KR101007580B1; TW200404484A; EP1394291A2; EP1394291A3; CN100353819C; CN1491073A; US20040043242A1; TWI347152B; US7172818B2

Abstract

동박을 압연하여 이상 평활면의 1.30배 이하의 표면적을 갖도록 표면을 평활화한 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박이 개시되어 있다. 이러한 평활화한 동박에 구리, 혹은 구리와 몰리브덴의 합금입자, 또는 구리와 니켈, 코발트, 철 및 크롬 중에서 선택된 적어도 하나의 원소로 이루어지는 합금입자, 혹은 상기 합금입자와 바나듐, 몰리브덴 및 텅스텐 중에서 선택된 적어도 하나의 원소의 산화물과의 혼합물인 미세조화입자를 상기 평활화한 동박 표면에 부착시켜 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박을 제조한다.

Description

칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박{Copper foil for chip on film, plasma dispaly or high frequency printed circuit board}

본 발명은 미세 패턴 프린트 배선판, 특히 칩온 필름(COF)용, 고주파 프린트 배선판용으로 최적인 동박 및 플라즈마 디스플레이(PDP)의 전자파 자폐판에 최적인 동박에 관한 것이다.

전자기구의 소형화, 경량화에 따라 최근의 각종 전자부품은 고도로 집적화되고 있다. 이에 대응하여 프린트 배선판에서의 회로 패턴도 고밀도화가 요구되어, 미세한 선폭과 배선 피치로 이루어지는 회로 패턴이 형성될 수 있도록 되고 있다. 특히 고밀도화가 진행되고 있는 것은 개인용 컴퓨터, 휴대전화, PDA의 표시부인 액정 디스플레이를 구동하는 IC 실장 기판으로, IC가 직접 기판 프레임 상에 탑재되기 때문에 칩온 필름(COF)이라고 불린다.

COF 실장에서는 동박에 의한 배선 패턴을 형성한 필름을 투과함으로써 IC 위치를 검출한다. 그러나, 종래의 프린트 배선판용 전해 동박의 시인성(빛에 의한 IC위치 검출능력)은 대단히 나쁘다. 이러한 원인은 동박의 표면 조직이 거친데 있다. 빛을 투과시키는 필름부는 동(銅) 회로부 이외의 불필요한 동박부가 에칭 제거된 부분으로, 동박을 필름에 붙일 때 동박 표면의 요철이 필름면 상에 전사되어 남아, 필름 표면의 요철이 커져 빛이 통과할 때, 이 요철로 인하여 직진 가능한 빛의 량이 적어져 시인성이 나빠지게 된다.

종래 프린트 배선판용 전해 동박에서는 시인성이 나쁘기 때문에 폴리이미드 필름상에 스파터(박막 형성 프로세스)로 동층(銅層)을 형성시켜 그 위에 동 도금을 수행한 2층 재료가 사용되고 있다.

그러나, 이러한 스파터 동층은 필름과의 밀착력이 약하여, 회로 제작 가공시에 에칭액이나 도금액이 동박과 필름과의 사이를 침식하는, 소위 언더컷 현상을 일으킬 가능성이 있다. 또한, 스파터 동층과 필름과의 사이의 밀착력이 약하기 때문에 제품으로서 사용 중에 동박이 기판으로부터 박리되는 사고가 발생할 위험성을 지니고 있었다.

전해 동박은 통상 도1에 표시된 바와 같이 전해 제박(製箔)장치에 의하여 제박된 동박에, 도2에 표시된 표면처리 장치에 의해 밀착성 향상을 위한 조화(粗化)처리나 방청처리 등을 실시하여 제조된다. 전해 제박장치는 도1에 표시된 바와 같이 회전하는 드럼상의 캐소드2 (표면은 SUS 또는 티탄제)와 이러한 캐소드2에 대하여 동심원상에 배치되는 아노이드1 (납 또는 귀금속 산화물 피복 티탄 전극)으로 이루어지는 장치에 전해액3을 유통시키면서 양극간에 전류를 흘려, 상기 캐소드2 표면에 소정의 두께로 동을 석출시킨 후, 상기 캐소드2 표면으로부터 동박4으로서 박리 취출한다. 본 명세서에서는 이러한 단계의 동박을 미처리 동박4이라고 칭하고, 이러한 미처리 동박4의 전해액3과 접촉하고 있는 표면을 매트면이라고 칭하고, 회전하는 드럼상의 캐소드2와 접하고 있는 면을 광택면이라고 한다.

미처리 동박4는 프린트 배선판용으로서 필요로하는 성질, 즉, 수지 기판과 접촉시켰을 때 밀착성을 높이기 위해서, 도2에 표시된 표면처리 장치를 통과시켜, 전기화학적 혹은 화학적인 표면처리, 즉, 조화처리, 금속 도금처리, 방청처리, 실란 커플링처리 등을 연속적으로 수행한다. 이 표면처리 중에서 조화처리는 통상 미처리 동박의 매트면에 시행되고, 표면처리 동박8으로서 프린트 배선판에 사용된다. 또한, 도2에서 5, 6은 전해액, 7은 표면처리 장치의 아노이드이다.

표면처리 동박8의 에칭 특성과 시인성에 영향에 영향을 주는 큰 요인의 하나는 동박 표면의 거칠기이다. 에칭 특성에 대해서는, 동박의 매트면 및 광택면의 거칠기가 모두 작은 것이, 또한 시인성에 대해서는, 필름에 접착되는 측의 표면 거칠기가 작은 것이 중요하다.

또, PDP 전자파 차폐판에 사용되는 동박에 대해서도 표면 거칠기가 작은 동박이 요구된다. PDP는 "방전에 의한 발광을 이용한 디스플레이"로서, 진공의 유리관 중에 수은 가스 등을 주입하고, 전압을 걸어 방전시켜 이때 발생하는 자외선이미리 유리관 내측에 도포한 형광도료에 충돌하여 가시광을 발광시키는 것이다. PDP는 지금까지는 주로 역이나 공공 시설, 혹은 전시회나 패밀리 레스토랑 등에서의 디스플레이 용도로 사용되어 왔으나, 근래에는 가정용 대형 텔레비젼용 수요가 증가하고 있다.

PDP에서는 기기로부터 발생하는 전자파의 누설을 방지하기 위해, 디스플레이의 전면(보는 사람에게 가까운 측)에 전자파 차폐판을 배치한다. 공공시설 등에서 사용되는 기기에서 누설되는 전자파에대한 전자파 차폐판으로서는 유리판 전면에 은(銀) 박막층을 설치한 것이나, 미세한 나일론제 메쉬 소재에 동 도금을 한 것 등이 사용되어 왔다.

그러나, 가정용 텔레비젼에서는 발생하는 전자파를 더욱 줄이는 것이 요구되어, 종래의 차폐판으로는 대응이 곤란했다. 때문에, 폴리에스테르필름과 같은 투명 필름에 동박을 붙여, 에칭에 의해 메쉬상으로 동을 필름상에 남긴 타입의 것이 사용되어 왔다. 이 차폐판은 디스플레이의 전면에 배치되어, 시청자는 이러한 메쉬 동(銅)이 없는 부분을 통과한 빛을 보게된다. 양호한 화질을 얻기 위해서는 빛의 투과성이 양호한 메쉬가 필요하여, 메쉬 동박 폭10μm, 간격 200μm인 것이 현재 양산되고 있다.

이러한 메쉬 작성은 에칭에 의해 이루어지고 있기 때문에 PDP용 동박에 대한 요구는 고정밀 프린트 배선판용 동박에 대한 요구와 유사하다. 즉, 미세한 폭의 메쉬 동박을 제작하기 위해서는 동박의 매트면 및 광택면의 거칠기가 모두 작을 필요가 있어, 표면 거칠기가 작은 동박이 요구되고 있다.

또, 전자기기는 소형화, 경량화 뿐만아니라, 정보 전달량의 증가에 수반하여 고주파화가 진행되는 경향이 있다. 종래, 1GHz이상의고주파 신호는 항공기나 위성통신 등에 한정된 무선용도로 사용되어 왔으나, 휴대전화나 무선LAN 등의 최근 전자기기에도 사용되도록 되어지고 있다. 이러한 고주파용 프린트 배선판에는 고주파 특성에 우수한 수지를 사용할 필요가 있으며, 동박에 대해서도 고주파 전송 손실이 적은 것을 선정할 필요가 있다. 즉, 고주파가 될 정도의 신호는 도체층의 표면부분에 집중하여 흐르는, 소위 표면효과의 현상이 현저하기 때문에 종래의 요철이 큰 동박으로는 고주파 전송 손실이 커져, 이러한 용도에는 대응할 수 없었다.

고주파 전송 손실에 영향을 주는 큰 요인은 표면의 거칠기이다. 고주파는 표면효과 현상이 현저하기 때문에, 고주파 전송 손실에 대해서는 동박의 매트면 및 광택면의 거칠기 모두 작을 필요가 있다.

동박의 매트면 거칠기에 영향을 주는 요인은 크게 두 가지로 나눌수 있다. 하나는 미처리 동박의 매트면의 표면 거칠기이고, 다른 하나는 조화(粗化)처리의 입상동(粒狀銅)의 부착형태이다. 미처리 동박의 매트면의 표면이 거칠면, 조화처리 후의 동박 표면은 거칠어 진다. 조화처리 시의 입상동의 부착량은 조화처리 시에 흐르는 전류에 의해 조절 가능하나, 미처리 동박의 표면 거칠기는 전술한 도1의 드럼상의 캐소드2에 동을 석출시킬 때의 전해 조건, 전해액3에 더해지는 첨가제에 의해서 결정되는 바가 크다.

일반 전해 동박은 동박의 매트면을 조화처리하여, 표면 조도:Rz (JISB 0601-1994 「표면거칠기의 정의와 표시」의 5.1장 십점 평균 거칠기의 정의에 규정된 Rz를 말한다., 이하 동일)로 표시하여 12μm 동박에서 6μm 전후이고, 두께가 두꺼운 70μm 동박에서는 10μm 전후의 거칠기이다.

이처럼, 수지기판과 접착되는 동박 접착면이 비교적 큰 표면 조도를 갖는 경우, 동박의 조화면(粗化面)에 있는 동입자나 수지상에 석출된 동박의 일부가 수지 기판에 깊이 식입되어 커다란 접착력을 얻을 수 있다. 그 반면, 프린트 회로를 형성하기 위한 에칭에 있어서, 수지 기판에 식입된 동입자나 수지상에 석출된 동을 완전히 용해하기 위해서는 시간이 걸리며, 소위 "근잔(根殘)"이라고 하는 현상이 발생한다.

그 결과, 동박과 수지 기판의 저면선(Bottom line)의 직선성이 빈약해지고, 회로간격을 좁히게 되면 인접한 회로 간의 절연이 나빠져, 심각한 경우에는 회로가 완전하게 제작될 수 없으며, 인접하는 회로가 브릿지되어 버리는 현상을 발생시킨다.

또한, 광택면(드럼에 접촉하고 있는 면)은, 언뜻 광택이 있어 평활하게 보이나, 드럼 표면이 복제된 부분이기 때문에 그 거칠기는 평균으로 Rz: 1.5~2.0μm 정도인 것이 보통이다.

이는, 당초 드럼 표면은 연마된 평활한 상태로 제조를 시작 하지만, 전해 동박의 제조를 계속하는 동안에 전해액이 강산이기 때문에 드럼 표면이 용해되어 차차 거칠어지기 때문이다. 어느 일정 시간 전해 동박의 제조를 행한 후, 드럼 표면이 거칠어 지면 재차 연마하여 평활하게 하지만, 평균적으로 보면 그 거칠기는 1.5~2.0μm가 된다.

표면이 거칠면, 회로의 에칭 시에 동박 표면에 붙는 드라이 필름 에칭 레지스트의 밀착성이 국부적으로 양호 또는 불량한 곳이 생기기 때문에, 에칭할 때 회로가 파도가 친것과 같은 형상이 된다. 이러한 형상이 되게 되면 회로의 직진성이 나빠져 미세한 패턴을 새기기 어려워지는 문제가 발생한다. 또, 액(液) 레지스트의 경우는 드라이 필름 레지스트에 비교하면 정도는 약하지만, 동박의표면의 요(凹)부분과 철(凸) 부분에서는 용해속도가 다르기 때문에, 동일하게 회로의 형상이 파형을 이루는 현상이 발견된다. 이처럼 미세 패턴화 요구에 대해서는 동박의 매트면의 거칠기가 작은 것과 더불어 광택면의 거칠기도 작은 것이 중요하다.

상술한 이유에 의해, 시인성에 관해서는 필름에 접착시키는 측의 표면 거칠기가 작은 것이 중요하며, 플라즈마 디스플레이용이나 고주파 프린트 배선판용으로 사용되는 동박으로서는 양면 모두의 거칠기가 작은 것이 중요하다.

이상은 전해 동박에 대해, 그 표면 거칠기의 중요성에 대해 논술하였으나, 압연 동박에 대해서도 동일한 문제점을 포함하고 있다는 것은 말할 필요가 없다.

본 발명은 이러한 종래 기술의 문제점을 해소하기 위해 이루어진 것으로서, 높은 에칭 팩터를 가지며, 회로 패턴의 저면선(Bottom line)의 직선성이 우수하고, 또한, 회로 패턴의 수지 중에 동입자가 남지 않아 미세 패턴을 제작할 수 있고, 시인성이 우수하며, 고주파 전송 손실이 적은 동박을 제공하는 것을 목적으로 한다.

도1은 전해 동박 제조장치의 구조를 나타낸 설명도이며,

도2는 전해 동박의 표면 처리장치를 나타낸 설명도이다.

본 발명에 따르면, 동박을 압연하여 이상 평활면의 1.30배 이하의 표면적을 갖도록 표면을 평활화한 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박이 제공된다.

본 발명은 동박(특별히 언급하지 않는 한, 이하 동박이라는 것은 전해 동박, 압연 동박을 총칭한다.)을 압연함으로써, 레이져 현미경(키엔사제 형번:VK-8510)으로 측정한 경우의 표면적을 이상 평활면의 1.30배 이하, 바람직하게는 1.20배 이하로 평활화한 것을 특징으로 한다.

바람직하게는 Ni 및 Zn 중에서 적어도 하나의 금속을 평활화한 동박 표면에 도금한다.

동박 표면을 압연을 통해 평활화하고, 그 표면에 Ni 및 Zn 중에 적어도 하나의 금속을 동박의 평활면에 도금함으로써, 밀착력이나 내약품성을 부여하는 것이 가능하다.

또는, Cu 혹은 Cu와 Mo의 합금입자, 또는 Cu와 Ni, Co, Fe 및 Cr의 중에서 선택된 적어도 1종의 원소로 이루어지는 합금입자, 혹은 해당 합금입자와 V, Mo 및 W 중에서 선택된 적어도 1종 원소의 산화물과의 혼합물인 미세조화입자(微細粗化粒子)를, 평활한 동박 표면에 부착시킨다.

동박 표면을 압연하여 평활화하고, 그 표면에 금속입자, 합금입자, 혹은 각종 입자의 혼합물을 평활면에 미세조화입자로서 부착시킴으로써 평활화 표면에 미세조화입자가 균일하게 부착되어, 기판수지와의 접착강도가 보강된다.

또한, 평활화된 표면에 부착된 미세조화입자의 위에 Cu, Li, Zn, Co, V, Mo, 및 W 중에서 선택된 적어도 하나의 금속 도금층을 구비하는 것이 바람직하다.

미세조화입자를 부착한 동박에 있어서, 미세조화입자의 부착조건에 의해서는 입자가 동박에 견고하게 접착되지 않고, 후공정의 가공공정에 따라서는 상기 미세조화입자의 일부가 공정 중에 박리되어 설비에 부착되기 때문에 가루가 떨어지지 않는 미세조화 처리가 요구되는 경우가 있다. 이러한 요구에는 상술과 같이 도금처리를 하여 미세조화입자의 표면을 피복함으로써 박리현상을 억제할 수 있다.

상술의 동박에 있어서, 방청처리를 최외층 표면에 시행해도 좋다. 또는, 상술의 동박에 있어서, 실란 커플링 처리가 최외층 표면에 시행되도 좋다.

상술의 동박에 있어서, 방청처리 및 실란 커플링 처리가 최외층 표면에 시행되어도 좋다.

이와 같이, 압연 후의동박 표면, 혹은 해당 표면에 부착된 미세조화입자의 표면을 방청처리, 카플링 처리함으로써 동박의 산화, 변색을 방지할 수 있다.

본 발명자들은,

1. COF로서의 시인성을 결정하는 팩터는 필름 자체의 투과성뿐만 아니라, 동박의 표면적(표면의 요철)에도 있으며, 표면이 이상 평활면에 가까울수록 시인성은 좋고, 실용상 허용 가능한 표면적이 이상 평활면의 1.30배 이하인 것을 발견했다.

2. PDP에서의 보다 이상적인 미세 패턴화의 포인트는 동박의 표면적(표면의 요철)에 있고, 표면이 이상 평활면에 가까울수록 미세 패턴화는 좋아지나, 접착성과의 균형을 고려하여 표면적이 이상 평활면의 1.30배~1.1배 인것이 바람직하다는것을 발견했다.

3. 고주파 프린트 배선판용 동박에서 요구되는 통신의 고속화, 통신속도차는 표면적(표면의 요철)에 관계되며, 전파가 통과하는 동박 표면이 이상 평활면에 근접할 수록 통신특성은 좋아지고, 우수한 통신특성을 이끌어내기 위해서는 표면적이 이상 평활면의 1.30배 이하인 것을 발견했다.

여기서, 본 발명 동박을 COF에 사용한 실시 형태에 대하여 설명한다.

동박을 접착하는 폴리이미드 수지는 그 제조 메이커에 따라 색조나 동박과의밀착력 등의 특성에 약간이 차이가 있다. 예를 들면, A 제조사제 폴리이미드 필름은 색조가 짙기 때문에 필름 자체의 시인성은 약간 떨어지나, 동박과의 밀착성이 우수하여 본 발명에 따른 조화처리하지 않은 동박이라도 실용상 충분한 접착력을 확보할 수 있다. 이 폴리이미드 필름에 대해서는 동박을 압연처리하여 표면적이 이상 평활면의 1.30배 이하의 동박에 크로매트 방청처리와 실란 커플링 처리를 추가로 실시하여, 폴리이미드 필림에 붙여 회로작성 후, IC의 위치를 확인하는 시인성 및 양자의 밀착력 등을 측정한 결과 만족할만한 결과를 얻었다.

또한, 표면적이 이상평활면의 1.30배 정도의 원박에 Ni 혹은 Zn 금속의 적어도 하나의 금속을 도금하여, 그 표면에 크로매트 방청처리와 실란 커플링 처리를 추가로 시행하여, 시인성 및 밀착력 등을 측정한 결과 만족할만한 특성을 갖춘 것이 확인되었다.

한편, B 제조사제 폴리이미드 필름에서는 필름 자체의 투명성은 양호하나, 동박과의 밀착력이 약하기 때문에, 밀착력을 향상시키기 위한 대책이 필요하다.본 실시형태에서는 표면적이 이상 평활면의 1.30배 정도의 원박에 Cu 혹은 Cu와 Mo의 합금입자, 또는 Cu와 Ni, Co, Fe 및 Cr의 중에서 선택된 적어도 1종의 원소로 이루어지는 합금입자, 혹은 해당 합금입자와 V, Mo 및 W 중에서 선택된 적어도 1종 원소의 산화물과의 혼합물인 미세조화입자를 부착시키고, 여기에 크로매트 방청처리와 실란 커플링 처리를 추가로 시행하여 B 제조사제 폴리이미드 필름에 점착하여 에칭처리에 의해 회로를 구성한 후, 시인성 및 밀착력 등의 필요특성을 측정한 결과 만족할 만한 결과가 확인되었다.

평활화한 동박 표면에 부착되는 미세조화입자는 Cu로 이루어지는 것이 좋으나, Cu와 Mo의 합금입자, 또는 Cu와 Ni, Co, Fe 및 Cr 중에서 선택된 적어도 하나의 원소(I)로 이루어지는 합금입자(이하, '입자I'라고 한다.)여도 좋으며, 입자I와 V, Mo, 및 W 중에서 선택된 적어도 하나의 원소(II)의 산화물과의 혼합물(이하, '입자II'라고 한다.)이여도 좋다.

통상의 리지드 배선판에 사용되는 FR-4 등의 에폭시 수지에서는 Cu입자 또는 Cu와 Mo의 합금입자로서 요구되는 밀착강도를 얻을 수 있다. 그러나, 입자가 보다 미세하게 되는 COF에 사용되는 폴리이미드의 경우, Cu입자 또는 Cu와 Mo의 합금입자로는 충분한 밀착강도를 달성하기 어렵기 때문에 상기 입자I 또는 입자II를 부착시켜는 것이 효과적이다. 이러한 입자는 단순한 앵커의 효과뿐만 아니라 폴리이미드와 화학결합을 증대시키기 때문에 커다란 밀착강도를 얻을 수 있다.

입자I로서는, 예를 들면, Cu-Ni 합금, Cu-Co합금, Cu-Fe합금, Cu-Cr합금 등의 입자를 적절한 예로 들 수 있다.

상기 합금입자에서의 상기 원소(I)의 존재량은, Cu의 존재량 1mg/dm²-박 당 0.1~3mg/dm²-박 이 바람직하며, 또한, 상기 혼합물에 있어서의 상기 원소(II)의 존재량은Cu의 존재량 1mg/dm²-박 당 0.02~0.8mg/dm²-박 이 바람직하다.

입자I에 있어서, 원소(I)의 존재량이 Cu의 존재량 1mg/dm²-박 당 3mg/dm²-박 보다도 많게된 합금조성으로는 회로 패턴을 에칭할 때, Co를 제외하고 용해시키기 어려워, 수지 기판에 남는 등의 문제가 발생하여 부적합하고, 반대로, 0.1mg/dm²-박 보다 작은 합금조성물에서는 수지기판, 예를 들어, B 제조사제 폴리이미드 수지기판에 대해서 밀착력 향상을 기대할 수 없는 문제를 발생시킨다.

이러한 입자I 중에서, Cu-Ni 합금입자 또는 Cu-Co 합금입자는 Ni 또는 Co 자체가 폴리이미드와 같은 수지기판에 대해서 높은 밀착강도를 나타내기 때문에 합금입자 전체로서도 수지기판과의 사이에서 높은 밀착강도를 나타내어 바람직하다. 이 경우, Cu의 박 본체에서의 존재량(부착량)이 절대량으로 4~20mg/dm²이며, Ni 또는 Co의 존재량(절대량)이 0.1~3mg/mg·Cu인 Cu-Ni 합금입자 또는 Cu-Co 합금입자는 매우 높은 밀착성을 나타낸다는 점에서 특히 바람직하다.

입자II는 상기 입자I과 산화물 입자와의 혼합물이다. 박 본체에서의 전기도금 시, 결정입의 입계에서 입자I가 석출되며, 동시에 원소(II), 예를 들면, V, Mo, W는 V₂O₂, MoO₃, WO₃와 같은 산화물 입자가 되어 입자I와 혼재하는 상태로 석출됨으로써 입자II는 형성된다. 따라서, 이러한 입자II는 적절한 정도로 상호 분산된 상태로 공존하고 있다.

또한, 입자I는 동박 결정입계에 선택적으로 부착되며, 이러한 경우, 모든 입계에 균일하게 부착되는 것이 아니라, 어느 특정의 입계에 집중적으로 부착되는 경향을 나타낸다. 이러한 부착상태가 지배적으로 진행되면, 전체로서의 부착량은 증가한다고 해도 입자I는 입계 전체에 균일하게 부착되고 있다고 단정할 수는 없으며, 미부착 개소에서는 수지기판과의 밀착력이 저하되는 사태가 발생할 수 있다.

따라서, 원소(II)의 V, Mo, W 등의 공존하에서 전기 도금을 수행하면, 그 이유는 명확하지 않지만 V, Mo, W의 산화물 입자의 움직임으로 상기 입자I는 어느 특정 입계에 집중하여 부착되는 경향이 줄고, 다수의 결정입의 입계에 분산되어 부착되게 되어, 전체로서 균일한 부착이 실현된다.

그 결과, 입자II의 경우는 입자I가 단독으로 부착되고 있는 때 보다도 수지기판과의 밀착성이 향상되는 효과를 얻을 수 있다.

입자II에 있어서, 원소(II)의 존재량이 0.8 mg/mg·Cu 보다도 많은 경우에는 수지기판에 프레스 적층한 후, 박리 테스트를 수행할 때에 수지기판상에 산화물이 남는 것과 같은 사태가 발생하는 경우가 있다. 반대로, 0.02 mg/mg·Cu 보다도 적은 경우에는 원소(II)를 첨가하는 효과가 그다지 나타나지 않는다. 따라서, 0.8 ~0.02 mg/mg·Cu 의 범위로 선정하는 것이 바람직하다.

동박 표면을 평활화하여 미세조화입자를 부착한 동박을 폴리이미드 수지 필름에 덧붙여, 에칭하여 회로를 형성한 후, 이 회로형성 동박 상에 Sn 도금이 시행되는 경우가 있다. 이 때, Sn 도금액의 온도가 매우 높은 경우에는 도금액이 동박과 필름과의 사이에 침입하는 소위, 언더컷 현상이 일어나는 경우가 있다. 따라서, 이러한 용도에 사용되는 것에는 상기 미세조화입자 원소조성을 언더컷이 발생하지 않도록 연구할 필요가 있다.

본 발명자들은 이러한 점에 대해서도 검토하여, 미세조화입자 중의 원소조성이 Cu의 존재량 1mg/dm²-박 당 Co이 0.1~3.0 mg/dm²-박, Ni이 0.1~3.0 mg/dm²-박 인 것이 적절하며, 보다 바람직한 조성은 Cu의 존재량 1mg/dm²-박 당 Co가 1.2~2.2 mg/dm²-박, Ni이 0.1~2.0 mg/dm²-박 이며, 가장 바람직한 것은 Cu의 존재량 1mg/dm²-박 당 Co이 1.5~1.9 mg/dm²-박, Ni이 1.3~1.7 mg/dm²-박 인 조성이라는 것을 발견했다.

본 발명에 이용되는 전해 동박, 압연 동박은 어떠한 것이라도 좋으며, 압연에 의해 그 표면적이 이상 평활면의 1.30 배 이하인 것이면 된다. 접착되는 수지 종류나 용도에 따라, 조화처리, 커버 도금처리, Ni 혹은 Zn 처리, 방청처리, 실란커플링 처리 중에 필요한 것을 선정할 수 있다.

이상은 COF 분야에서의 시인성, 접착성에 중점을 두고 설명을 했으나, 이러한 동박은 COF용도에 한정되지 않으며, 일반 미세 패턴 프린트 배선판용, PDP 전자파 차폐판용 및 고주파 프린트 배선판용 동박으로서도 사용할 수 있다.

이하에, 본 발명을 실시예에 근거하여 보다 구체적으로 설명하나, 본 발명은여기에 한정되는 것은 아니다.

원박(原箔) 1

두께 10μm, 매트면 표면조도(粗度)가 Rz 1.03μm, 광택면 표면조도가 Rz 1.20μm인 미처리 전해 동박을, 냉간 압연에서 1패스 압연하여, 두께 9μm의 원박1로 제조했다. 압연은 표면 조도 Ra 0.03μm의 평활한 워크 롤을 이용하여 4센티 스트로크의 저점도 압연유에서 오일 피트가 발생하지 않는 범위로 억제된 속도에서 이루어졌다.

이러한 압연 후 매트면에 대해서, 80μm×120μm의 부분(이상 평활면적 9600μm²)의 표면적을 레이져 현미경(키엔스사 제조, 형번:VK-8510)으로 측정한 결과, 표면 면적 11,403 μm²의 값을 얻었다. 이 수치는 이상 평활면적의 1.19배에 해당한다. 또, 압연 전의 매트면에 대해서도 측정하여, 12,871μm²의 값을 얻었다.

원박2

두께 15μm의 미처리 전해 동박을, 냉간 압연에서 2패스 압연하여, 두께 12μm의 원박2를 제조했다. 이러한 원박2의 표면을 레이져 현미경(키엔스사 제조, 형번:VK-8510)으로 측정하여 표면적을 계산한 결과, 이상 평활면적의 1.25배로 평활화되어 있었다.

원박3

두께 18μm의 미처리 전해 동박을, 냉간 압연에서 3패스 압연하여, 두께 12μm의 원박3를 제조했다. 이러한 원박3의 표면을 레이져 현미경(키엔스사 제조, 형번:VK-8510)으로 측정하여 표면적을 계산한 결과, 이상 평활면적의 1.22배로 평활화되어 있었다.

원박4

두께 18μm의 압연 동박을 다시 냉간 압연에서 3패스 압연하여, 두께 12μm의 원박4를 제조했다. 이러한 원박4의 표면을 레이져 현미경(키엔스사 제조, 형번:VK-8510)으로 측정하여 표면적을 계산한 결과, 이상 평활면적의 1.19배로 평활화되어 있었다.

전기 도금 A(니켈 도금)

[욕조성]황산니켈 (6수염): 240g/리터

염화니켈 (6수염): 45g/리터

붕산: 30g/리터

차아인산나트륨 (Sodium hypophosphite): 10g/리터

[조건]온도: 20℃

pH: 3.5

전류밀도: 1A/dm²

처리시간: 0.7초간

전기 도금 B(아연 도금)

[욕조성]황산아연 (7수염): 35g/리터

수산화나트륨: 70g/리터

[조건]온도: 20℃

전류밀도: 0.25A/dm²

처리시간: 3초간

전기 도금 C (미세조화처리)

[욕조성]황산동 (5수염): 20g/리터

황산: 45g/리터

비소(As): 140g/리터

[조건]온도: 20℃

전류밀도: 11A/dm²

처리시간: 3초간

전기 도금 D (미세조화처리)

도금욕1의 처리에 이어 도금욕2의 처리를 행한다.

[도금욕1의 조성]

황산동 (5수염): 98g/리터

황산: 100g/리터

몰리브덴산암모늄: 4g/리터

[조건]온도: 35℃

전류밀도: 40A/dm²

처리시간: 3.5초간

[도금욕2의 조성]

황산동 (5수염): 236g/리터

황산: 100g/리터

[조건]온도: 50℃

전류밀도: 20A/dm²

처리시간: 7초간

전기 도금 E (미세조화처리)

[욕조성]황산동 (5수염): 20g/리터

황산코발트 (7수염): 38g/리터

황산니켈 (6수염): 36g/리터

황산암모늄: 40g/리터

황산: 20g/리터

[조건]온도: 40℃

pH: 3.5

전류밀도: 15A/dm²

처리시간: 3초간

전기 도금 F (미세조화처리)

[욕조성]황산동 (5수염): 20g/리터

황산니켈 (6수염): 54g/리터

메타바나딘산암모늄: 2g/리터

붕산: 20g/리터

[조건]온도: 40℃

pH: 3.5

전류밀도: 10A/dm²

처리시간: 3초간

전기 도금 G (금속 도금층)

[욕조성]황산코발트 (7수염): 76g/리터

붕산: 30g/리터

[조건]온도: 40℃

pH: 3.1

전류밀도: 5.6A/dm²

처리시간: 5초간

전기 도금 H (방청처리: 음극 크로메트 처리)

[욕조성]삼산화크롬: 3g/리터

[조건]온도: 33℃

전류밀도: 3A/dm²

처리시간: 1초간

실란커플링 처리

[욕조성]3-글리시독시프로필메톡시실란: 1g/리터

[조건]온도: 실온

처리: 침지(浸漬) 후, 스퀴져로 짜내어 가열 건조

실시예1

원박1, 원박2, 원박3, 원박4에 각각 전기도금H를 통한 방청처리 및 실란커플링 처리I를 실시한 후, A제조사의 폴리이미드 필름에 고온 고압으로 접착한 바, 접착성은 양호했다. 이어서 동박 표면에 드라이필름 에칭 레지스트를 붙여 에칭하여,COF용 수지기판을 제작하였다. 이러한 COF용 수지기판 제작시, 회로가 파도가 치는듯한 형상으로 되지 않아 회로의 직선성은 매우 좋으며, 폭15μm, 도체간격 15μm인 미세 패턴 COF가 완성되었다. 이러한 COF를 패턴 에칭으로 벗겨낸 폴리이미드 필름을 통하여 IC를 시인하면서 위치 정렬을 시행한 결과, IC의 위치를 필름 상에서 용이하게 확인할 수 있어 IC와 COF회로를 정확하게 접속할 수 있었다. 또한, Sn도금 시의 언더컷 현상도 발견할 수 없었다.

실시예2

원박1, 원박2, 원박3, 원박4에 전기도금A를 통한 니켈도금을 시행하고, 추가로 전기도금B를 통한 아연도금을 시행한 후, 각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이러한 동박 표면에 A제조사의 폴리이미드 필름을 고온 고압으로 접착한 바, 접착성은 양호했다. 이어서, 동박 표면에 드라이필름 에칭 레지스트를 붙이고 에칭하여 COF용 수지기판을 제작하였다. 이 COF용 수지기판 제작시, 회로가 파도치는 듯한 형상으로 되지 않아 회로의 직선성은 매우 양호하며, 폭15μm, 도체간격 15μm인 미세 패턴 COF가 완성되었다. 이러한 COF를 패턴 에칭으로 벗겨낸 폴리이미드 필름을 통하여 IC를 시인하면서 위치 정렬을 시행한 결과, IC의 위치를 필름 상에서 용이하게 확인 하면서 IC와 COF회로를 정확하게 접속할 수 있었다. 또한, Sn도금 시의 언더컷 현상도 발견할 수 없었다.

실시예3

원박1, 원박2, 원박3, 원박4에 전기도금C에 의한 미세조화처리를 시행한 후, 각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이 동박 표면에 B제조사의 폴리이미드 수지를 도포하고 가열경화하여 수지를 필름화하고, 가열 숙성처리를 하여 동첩(銅貼) 폴리이미드 필름을 제조하였다. 이러한 동첩 폴리이미드 필름에서의 동과 폴리이미드 필림 사이의 밀착성은 양호했다. 이어서 동박 표면에 드라이필름 에칭 레지스트를 붙여 에칭하여 COF용 수지 기판을 제작했다. 이 COF용 수지기판 제작시, 회로가 파도치는 듯한 형상으로 되지 않아 회로의 직선성은 매우 양호하며, 폭25μm, 도체간격 25μm인 미세 패턴 COF가 완성되었다. 이러한 COF를 패턴 에칭으로 벗겨낸 폴리이미드 필름을 통하여 IC를 시인하면서 위치 정렬을 시행한 결과, IC의 위치를 필름 상에서 용이하게 확인 하면서 IC와 COF회로를 정확하게 접속할 수 있었다. 또한, Sn도금 시의 언더컷 현상도 발견할 수 없었다.

실시예4

원박1, 원박2, 원박3, 원박4에 전기도금D에 의한 미세조화처리를 시행한 후, 각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이 동박 표면에 B제조사의 폴리이미드 수지를 도포하고 가열경화하여 수지를 필름화하고, 가열 숙성처리를 하여 동첩(銅貼) 폴리이미드 필름을 제조하였다. 이러한 동첩 폴리이미드 필름에서의 동과 폴리이미드 필림 사이의 밀착성은 양호했다. 이어서 동박 표면에 드라이필름 에칭 레지스트를 붙여 에칭하여 COF용 수지 기판을 제작했다. 이 COF용 수지기판 제작시, 회로가 파도치는 듯한 형상으로 되지 않아 회로의 직선성은 매우양호하며, 폭25μm, 도체간격 25μm인 미세 패턴 COF가 완성되었다. 이러한 COF를 패턴 에칭으로 벗겨낸 폴리이미드 필름을 통하여 IC를 시인하면서 위치 정렬을 시행한 결과, IC의 위치를 필름 상에서 용이하게 확인 하면서 IC와 COF회로를 정확하게 접속할 수 있었다. 또한, Sn도금 시의 언더컷 현상도 발견할 수 없었다.

실시예5

원박1, 원박2, 원박3, 원박4에 전기도금E에 의한 미세조화처리를 시행한 후, 각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이 동박 표면에 B제조사의 폴리이미드 수지를 도포하고 가열경화하여 수지를 필름화하고, 가열 숙성처리를 하여 동첩(銅貼) 폴리이미드 필름을 제조하였다. 이러한 동첩 폴리이미드 필름에서의 동과 폴리이미드 필림 사이의 밀착성은 양호했다. 이어서 동박 표면에 드라이필름 에칭 레지스트를 붙여 에칭하여 COF용 수지 기판을 제작했다. 이 COF용 수지기판 제작시, 회로가 파도치는 듯한 형상으로 되지 않아 회로의 직선성은 매우 양호하며, 폭20μm, 도체간격 20μm인 미세 패턴 COF가 완성되었다. 이러한 COF를 패턴 에칭으로 벗겨낸 폴리이미드 필름을 통하여 IC를 시인하면서 위치 정렬을 시행한 결과, IC의 위치를 필름 상에서 용이하게 확인 하면서 IC와 COF회로를 정확하게 접속할 수 있었다. 또한, Sn도금 시의 언더컷 현상도 발견할 수 없었다.

실시예6

원박1, 원박2, 원박3, 원박4에 전기도금F에 의한 미세조화처리를 시행한 후,각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이 동박 표면에 B제조사의 폴리이미드 수지를 도포하고 가열경화하여 수지를 필름화하고, 가열 숙성처리를 하여 동첩(銅貼) 폴리이미드 필름을 제조하였다. 이러한 동첩 폴리이미드 필름에서의 동과 폴리이미드 필림 사이의 밀착성은 양호했다. 이어서 동박 표면에 드라이필름 에칭 레지스트를 붙여 에칭하여 COF용 수지 기판을 제작했다. 이 COF용 수지기판 제작시, 회로가 파도치는 듯한 형상으로 되지 않아 회로의 직선성은 매우 양호하며, 폭25μm, 도체간격 25μm인 미세 패턴 COF가 완성되었다. 이러한 COF를 패턴 에칭으로 벗겨낸 폴리이미드 필름을 통하여 IC를 시인하면서 위치 정렬을 시행한 결과, IC의 위치를 필름 상에서 용이하게 확인 하면서 IC와 COF회로를 정확하게 접속할 수 있었다. 또한, Sn도금 시의 언더컷 현상도 발견할 수 없었다.

실시예7

원박1, 원박2, 원박3, 원박4에 전기도금E에 의한 미세조화처리를 시행했다. 이 상태의 박(箔)으로는 PDP 전자파 차폐판 제작 공정 중의 폴리이미드 필름 라미네트 시에 미세조화처리 입자가 가이드 롤에 마찰 박리되어 롤 표면에 부착되는 문제가 발생하는 경우가 있다. 이를 방지하기 위해서, 미세조화처리 입자의 위에 전기도금G를 통하여 Co금속 도금층을 커버 도금으로서 시행하였다. 그 후, 각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이 동박을 각각 A제조사의 폴리이미드 필름에 라미네이트 접착한 결과, 이 공정에서 가이드 롤에 미세조화입자가 박리 부착되는 현상은 전혀 볼 수 없었다. 이어서 동박 표면에 액상 에칭레지스트를 도포하여 에칭하여 PDP 전자파 차폐판을 제작했다. 이 PDP 전자파 차폐판은 회로의 직선성은 매우 양호하며, 폭9μm, 도체 피치 200μm인 미세 패턴의 PDP 전자파 차폐판이 완성되었다. 이 PDP 전자파 차폐판은 전자파 차폐성 유리 규격B를 만족하여 가정용 텔레비젼에 채용할 수 있었다.

실시예8

원박1, 원박2, 원박3, 원박4에 전기도금F에 의한 미세조화처리를 시행한 후, 각각 전기도금H에 의한 방청처리 및 실란커플링 처리I를 실시했다. 이 동박 표면에 고주파 기판용 수지를 함침시킨 유리포 프리플래그를 배치하고 가열 프레스하여 동첩 적층판을 제작하였다. 이어서 동박 표면에 드라이필름 에칭 레지스트를 붙여 에칭하여 고주파 프린트 배선판을 제작하였다. 이러한 고주파 프린트 배선판 회로의 직선성은 매우 양호하고, 폭100μm, 도체 간격 100μm패턴의 고주파 프린트 배선판이 완성되었다. 이러한 고주파 프린트 배선판에서 4Ghz의 신호를 500mm 전송한 결과, 전송 손실은 일반 동박을 사용한 경우에 비해 19% 감소하였으며, 시간차도 거의 측정되지 않았다.

본 발명은 상술한 바와 같이 동박의 표면을 평활하게 함으로써, COF용, PDP용, 미세 패턴 프린트 배선판 (특히, 고주파용)에 적합한 동박을 제공할 수 있었다.

Claims

동박을 압연하여 이상 평활면의 1.30배 이하의 표면적을 갖도록 표면을 평활화한 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.
제 1항에 있어서, 니켈 및 아연 중에서 적어도 하나의 금속을 상기 평활화한 동박 표면에 도금한 것을 특징으로 하는 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.
제 1항에 있어서, 구리, 혹은 구리와 몰리브덴의 합금입자, 또는 구리와 니켈, 코발트, 철 및 크롬 중에서 선택된 적어도 하나의 원소로 이루어지는 합금입자, 혹은 상기 합금입자와 바나듐, 몰리브덴 및 텅스텐 중에서 선택된 적어도 하나의 원소의 산화물과의 혼합물인 미세조화입자를 상기 평활화한 동박 표면에 부착시키는 것을 특징으로 하는 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.
제 3항에 있어서, 상기 평활화한 표면에 부착된 미세조화입자의 위에 구리,니켈, 아연, 코발트, 바나듐, 몰리브덴 및 텅스텐 중에서 선택된 적어도 하나의 금속 도금층을 구비한 것을 특징으로 하는 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.
제 1항 내지 4항 중 어느 한 항에 있어서, 방청처리가 최외층 표면에 시행된 것을 특징으로 하는 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.
제 1항 내지 4항 중 어느 한 항에 있어서, 실란커플링 처리가 최외층 표면에 시행된 것을 특징으로 하는 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.
제 1항 내지 4항 중 어느 한 항에 있어서, 방청처리 및 실란커플링 처리가 최외층 표면에 시행된 것을 특징으로 하는 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트 배선판용 동박.