KR20040010055A - 디바이스 칩의 제조 방법 - Google Patents

디바이스 칩의 제조 방법 Download PDF

Info

Publication number
KR20040010055A
KR20040010055A KR1020030009624A KR20030009624A KR20040010055A KR 20040010055 A KR20040010055 A KR 20040010055A KR 1020030009624 A KR1020030009624 A KR 1020030009624A KR 20030009624 A KR20030009624 A KR 20030009624A KR 20040010055 A KR20040010055 A KR 20040010055A
Authority
KR
South Korea
Prior art keywords
substrate
dividing
chip
micromirror
forming
Prior art date
Application number
KR1020030009624A
Other languages
English (en)
Inventor
고우마노리나오
미즈노요시히로
오꾸다히사오
사와끼이뻬이
쯔보이오사무
나까무라요시따까
Original Assignee
후지쯔 가부시끼가이샤
후지쓰 메디아 데바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤, 후지쓰 메디아 데바이스 가부시키가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20040010055A publication Critical patent/KR20040010055A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00—Optical: systems and elements
    • Y10S359/90—Methods

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

마이크로 디바이스 칩의 제조 공정의 작업 효율화를 도모함과 함께, 강도가 낮은 마이크로 디바이스 칩에 걸리는 부하를 경감시킬 수 있는 제조 방법을 제공한다.
프레임(120)과, 미러 형성부(110)와, 해당 프레임 및 미러 형성부를 연결하는 토션 바(130)를 구비하고, 또한 상기 프레임(120)과 상기 미러 형성부(110) 사이에 공극부(100a)를 설치한 마이크로 미러 소자를 각각 1개이상 포함하는 복수의 마이크로 미러 칩(100)을 기판으로부터 동시에 제조하는 방법에서는, 상기 공극부(100a)를 형성하기 위한 기판의 에칭 처리와, 마이크로 미러 칩(100)마다 분할하는 분할구(170a)를 형성하기 위한 기판의 에칭 처리를 병행하여 행한다.

Description

디바이스 칩의 제조 방법{METHOD OF FABRICATING DEVICE CHIP}
본원 발명은, 분할구로 분할함으로써 복수의 마이크로 디바이스 칩을 동시에 제조하는 방법에 관한 것으로, 특히 마이크로 미러 칩의 제조 방법에 관한 것이다.
종래부터 디바이스 칩마다 분할할 때, 분할용 홈을 형성한 후에, 그 분할구를 따라 분할하는 방법이 일반적으로 채용되고 있다. 그러나, 분할구의 형성은 디바이스의 구조를 제작하는 공정과는 다른 공정으로 행해지고 있다. 그와 같은 디바이스 칩의 제조 방법으로는, 예를 들면 일본 특개평6-275714호 공보에 개시된 것이 있다.
즉, 상기 공보에 기재된 제조 방법으로는 반도체 레이저 장치 소자 기판의 구조를 형성한 후, 도 12에 도시한 바와 같이 반도체 레이저 장치의 제조 프로세스를 거친 반도체 레이저 장치 소자 기판(1)을 왁스(3)를 이용하여 유리판(2)에 부착하고, 상기 기판(1)의 표면 연삭을 행한다(도 12의 (a)). 이어서, 기판(1)에 형성된 소자 패턴에 맞게 레지스트 패턴(4)을 형성한 후, 에칭함으로써 소자 분리 유도구(5)가 형성된다(도 12(b)). 이 후, 전극(6a)의 증착 등의 공정(도 12의 (c)∼도 12의 (e))을 거쳐, 반도체 레이저 장치가 제조된다.
이와 같이, 상기 공보에 개시되는 제조 방법으로는, 소자 분리 유도구(5)를 형성하는 에칭 처리는, 반도체 레이저 장치 소자 기판의 구조를 형성할 때의 처리와는 완전히 다른 공정으로 행하고 있다. 따라서, 작업 효율이 나빠, 제조 비용면에서도 불리하다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 마이크로 디바이스 칩, 특히 마이크로 미러 칩의 제조 공정의 작업 효율화를 도모함과 함께, 강도가 낮은 마이크로 미러 칩에 걸리는 부하를 경감시키는 마이크로 미러 칩의 제조 방법을 제공하는 것을 과제로 하고 있다.
도 1은 본원 발명에 실시 형태에 따른 마이크로 미러 칩의 평면도.
도 2는 본원 발명에 실시 형태에 따른 마이크로 미러 칩의 저면도.
도 3의 (a), 도 3의 (b) 및 도 3의 (c)는 각각 도 1에서의 A-A선, B-B선 및 C-C선에 따르는 마이크로 미러 칩의 단면도.
도 4는 도 1에 도시한 마이크로 미러 소자의 제조 방법의 일부를, 도 1의 선 D-D에 따른 단면도로 도시한 도면.
도 5는 도 1에 도시한 마이크로 미러 소자의 제조 방법에서의 공정 중 도 4에 이어지는 공정을 도시한, 도 1의 선 D-D에 따른 단면도.
도 6은 도 4 및 도 5에 도시한 제조 공정에서 사용되는 제1 마스크를 도시하는 평면도.
도 7은 도 4 및 도 5에 도시한 제조 공정에서 사용되는 제2 마스크를 도시하는 평면도.
도 8은 도 4 및 도 5에 도시한 제조 공정에서 사용되는 제3 마스크를 도시하는 평면도.
도 9는 본원 발명의 다른 실시 형태에 따른 분할구 형성 패턴을 도시한 단면도.
도 10은 본원 발명의 또 다른 2개의 실시 형태에 따른 분할구 형성 패턴을 도시한 평면도.
도 11은 본원 발명의 또 다른 2개의 실시 형태에 따른 분할구 형성 패턴을 도시하는 평면도.
도 12는 종래의 반도체 디바이스 칩의 제조 방법을 도시한 사시도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 마이크로 미러 소자
100a : 공극부
110 : 미러 형성부
110a, 110b : 제1 빗살 무늬 전극
120 : 프레임
121 : 프레임 주부
122 : 전극 베이스
122a, 122b : 제2 빗살 무늬 전극
130 : 토션 바
140 : 중간 절연층
150 : 강도 유지부
160 : 지지보
170a, 170b : 분할구
본원 발명에서는, 상기 과제를 해결하기 위해 다음 기술적 수단을 강구하고 있다.
즉, 본원 발명의 제1 측면에 의해 제공되는 마이크로 미러 칩의 제조 방법은 프레임과, 미러 형성부와, 이 프레임 및 미러 형성부를 연결하는 토션 바(torsion bar)를 구비하며, 또한 상기 프레임과 상기 미러 형성부 사이에 공극부를 형성한 마이크로 미러 소자를 각각 1개이상 포함하는 복수의 마이크로 미러 칩을 기판으로 동시에 제조하는 것으로, 상기 공극부를 형성하기 위한 기판의 에칭 처리와, 마이크로 미러 칩마다 분할하는 분할구를 형성하기 위한 기판의 에칭 처리를 병행하여 행하는 것을 특징으로 한다.
본원 발명에 따르면, 상기 프레임과 상기 미러 형성부 사이에 공극부를 형성하기 위한 에칭 처리와, 마이크로 미러 칩마다 분할하는 분할구를 형성하기 위한 에칭 처리를 병행하여 행한다. 그 때문에, 분할구를 형성하기 위한 에칭 처리를 별도로 행할 필요가 없으므로, 마이크로 미러 칩의 제조 공정이 단축되어 효율적이다. 또한, 에칭 처리를 반복할 때마다 기판에 부하가 걸리는 것이지만, 분할구를형성하기 위한 에칭 처리를 별도로 행할 필요가 없는 만큼, 강도가 약한 마이크로 미러 칩에 걸리는 부하가 경감되어, 마이크로 미러 칩의 수율도 좋아진다.
복수의 마이크로 미러 칩을 제조하는 소재로 되는 기판으로는, 예를 들면 실리콘 기판을 사용할 수 있고, 도전성을 부여하기 위해서, 이 실리콘 기판은 p형이나 n형의 불순물을 도핑한 것이라도 무방하다. 또한, 분할구에 의해 기판으로부터 분리되는 각 마이크로 미러 칩은 적어도 1개의 마이크로 미러 소자를 포함하는 것이지만, 일반적으로는 단위의 마이크로 미러 칩마다 복수의(예를 들면 80개의) 마이크로 미러 소자가 어레이 형상으로 배열된 것을 제조하는 것이 작업 효율적으로는 우수하다.
상기 프레임과 상기 미러 형성부 사이에 공극부를 형성하기 위한 에칭 처리와 마이크로 미러 칩마다 분할하는 분할구를 형성하기 위한 에칭 처리는, 드라이 에칭이나 웨트 에칭 중 어느 하나로 행해도 된다. 그러나, 드라이 에칭 중에서도 SF6가스 및 C4F8가스를 이용한 DRIE법(Deep Reactive Ion Etching: 딥 반응성 이온 에칭)을 이용하면, 공극부를 규정하는 벽면이나 분할구의 벽면을 가능한 한 수직이 되도록 형성할 수 있으며, 치수 정밀도가 정확한 미세 에칭이 가능하다는 점에서 우수하다.
본원 발명의 적합한 실시 형태에 따르면, 상기 분할구를 형성하는 에칭 처리에 있어서, 해당 분할구 내에서 각 마이크로 미러 칩 중 적어도 각부(角部)에 인접하는 개소에 기판 구성 재료 중 적어도 일부를 남김으로써 강도 유지부를 형성한다.
분할구는 각 마이크로 미러 칩을 분리하기 위해 형성하는 것이지만, 분할구를 형성하고 있는 도중에 마이크로 미러 칩의 분리가 개시되는 것은 방지되어야한다. 즉, 분할구를 형성하고 있는 도중의 단계에는, 분할구를 따라 기판 구성 재료가 제거되어 그 부분의 두께가 서서히 감소하지만, 복수의 마이크로 미러 칩은 두께가 감소한 분할구의 부분을 통해 아직 서로 접속된 상태에 있다. 이 상태에서, 기판에 어떠한 힘이 작용하면, 두께가 감소한 분할구의 부분에서 균열이 개시되어, 하나의 마이크로 미러 칩으로부터 다른 마이크로 미러 칩으로 차례대로 전파해 나간다. 특히, 균열의 개시는, 응력 집중이 집중되기 쉬운 마이크로 미러 칩의 각부 근방에서 발생하기 쉬운 경향이 있다. 또, 기판에 외력이 작용하는 원인으로는, 에칭 처리시에 기판을 지지체 위에 수지(예를 들면 레지스트)나 그리스등으로 접합하여 가고정하면, 지지체의 휘어짐의 영향이 기판에 외력이 되어 부하되는 경우 등을 생각할 수 있다.
그래서, 상기 적합한 실시 형태에 따르면, 상기 분할구 내에서 각 마이크로 미러 칩 중 적어도 각부에 인접하는 개소에 기판 구성 재료 중 적어도 일부를 남겨 강도 유지부를 형성함으로써, 해당 각부가 기점이 되어 균열이 생기는 것을 방지하고 있는 것이다. 이 강도 보강부는, 분할구의 형성 도중 과정에서의 균열의 발생만을 방지하기 위한 것으로, 그 사명이 종료된 후에는 용이하게 제거할 수 있는 정도의 두께(예를 들면 10㎛)이면 충분하다.
바람직하게는, 상기 강도 유지부는 상기 토션 바와 병행하여 형성된다. 상기 토션 바는 상기 프레임에 대한 상기 미러 형성부의 상대 변위(트위스트 회전)를 허용하는 부분으로, 두께가 얇아도 되므로, 기판 구성 재료의 일부를 남김으로써 형성할 수 있다. 그러면, 마찬가지로 형성되는 상기 강도 유지부의 형성과 상기 토션 바의 형성을 동일한 마스크를 이용하여 병행하여 행함으로써 작업의 효율화를 도모하는 것이다.
본원 발명의 다른 실시 형태에 따르면, 상기 분할구는 세로 방향 분할구와 가로 방향 분할구를 포함하고 있으며, 이 세로 방향 분할구 및/또는 가로 방향 분할구는 각 마이크로 미러 칩마다 가로 방향 또는 세로 방향으로 서로 어긋나 있다.
상술한 바와 같이, 분할구의 형성 도중에는 기판의 두께 부분에서 균열이 개시되어, 이것이 복수의 마이크로 미러 칩 사이를 전파할 우려가 있다. 이것을 방지하는 다른 방법으로서, 상기 다른 실시 형태에서는 상기 세로 방향 분할구 및/또는 가로 방향 분할구가 각 마이크로 미러 칩마다 가로 방향 또는 세로 방향으로 서로 어긋나도록(직선 형상으로는 연속하지 않도록) 하는 것이다. 형성 도중의 분할구를 따라 발생하는 균열의 전파를 각 마이크로 미러 칩 단위로 차단할 수 있다.
본원 발명의 또 다른 실시 형태에서는, 상기 분할구는 각 마이크로 미러 칩마다 독립하여 있으며, 상기 기판의 분할 전에는 인접하는 상기 분할구 사이에 기판 구성 재료가 에칭 처리되지 않고 그대로 잔존하고 있다. 이 경우, 상기 분할구는, 구형 또는 비구형(예를 들면, 원형)이다. 이러한 구성에 의해서도, 인접하는 상기 분할구 사이에 그대로 잔존한 기판 구성 재료가 균열의 전파를 차단하므로, 균열의 영향을 각 마이크로 미러 칩 단위로 제한할 수 있어, 제조의 수율이 향상된다.
본원 발명의 또 다른 실시 형태에 따르면, 상기 기판은 적어도 1층 이상의 중간 절연층을 개재하여 제1 및 제2 기판층을 접합함으로써 형성된 복합 기판으로, 이 복합 기판의 제1 기판층 측과 제2 기판층 측으로 나눠 상기 분할구와 상기 공극부를 각각 양측으로부터 형성한다. 또한 그 때, 상기 제1 기판층측의 분할구와 상기 제2 기판층측의 분할구는 상기 기판의 세로 방향 및/또는 가로 방향으로 서로 약간 어긋나도록 하고 있다.
이상의 실시 형태에 따르면, 제1 기판층측의 분할구를 형성하는 도중에는, 중간 절연층을 사이에 두고 제2 기판층측의 기판 구성 재료가 잔존하고 있으며, 제2 기판층측의 분할구를 형성하는 도중에는 중간 절연층을 사이에 두고 제1 기판층측의 기판 구성 재료가 잔존하고 있다. 따라서, 제1 기판층측과 제2 기판층 측의 어느 한 분할구를 형성하는 도중에도 균열은 발생하기 어렵다. 게다가, 최종적으로 중간 절연층을 에칭할 때에는, 양측의 분할구가 연결되게 되므로, 각 마이크로 미러 칩마다의 분할을 행하는 데에 있어서 지장은 없다.
상기 제1 기판층 및 제2 기판층은, 모두 예를 들면 실리콘(n형 또는 p형에 불순물을 도핑한 것이라도 됨)으로 형성할 수 있으며, 중간 절연층은 그 실리콘을 산화시켜 형성되는 이산화 규소로 구성할 수 있다.
상기 모든 실시 형태에서도, 상기 분할구는 상기 기판의 결정축으로부터 어긋나게(경사지게) 형성하는 것이 바람직하다.
이미 설명한 바와 같이, 분할구의 형성 도중에 균열이 생기기 쉽다. 또한,이 균열은 기판의 결정축의 방향으로 전파하는 경향이 있다. 그래서, 상술한 바와 같이, 분할구를 기판의 결정축에 대하여 경사지게 함으로써, 분할구를 따라 균열이 서로 다른 마이크로 미러 칩 사이를 전파하기 힘들도록 하는 것이다.
본원 발명의 제2 측면에 따르면, 기판을 이용하여 복수의 디바이스 칩을 동시에 제조하는 방법이 제공된다. 이 제조 방법은, 상기 디바이스의 구조 형성 과정에서 포함되는 에칭 처리와, 디바이스 칩마다 분할하는 분할구를 형성하기 위한 에칭 처리를 병행하여 행함과 함께, 상기 분할구를 형성하는 에칭 처리에서, 이 분할구 내에서 각 디바이스 칩 중 적어도 각부에 인접하는 개소에 기판 구성 재료 중 적어도 일부를 남김으로써 강도 유지부를 형성하는 것을 특징으로 한다.
이상의 제조 방법에 의하면, 분할구를 형성하는 도중에 균열이 디바이스 칩의 각부를 기점으로 하여 발생하기 어렵고, 따라서 서로 다른 디바이스 칩 사이를 균열이 전파하여 수율이 저하되는 것을 억제할 수 있는 것은, 본원 발명의 제1 측면과의 관련에 의해 설명한 바와 같다. 디바이스 칩으로는, 마이크로 미러 칩이 대표적인 것이지만, 본원 발명의 제2 측면은 반드시 이것에 한정되지는 않는다.
본원 발명의 그 밖의 이점 및 특징에 대해서는, 이하에 행하는 발명의 실시 형태의 설명으로부터 보다 분명해 질 것이다.
<실시예>
이하, 본원 발명의 바람직한 실시 형태에 대하여, 도면을 참조하여 구체적으로 설명한다.
도 1∼도 3은 본 실시 형태에 따른 마이크로 미러 칩(100)(도면 상으로는 모두 4개)을 도시한다. 도 1은 마이크로 미러 칩(100)의 상면도이고, 도 2는 마이크로 미러 칩(100)의 하면도이다. 도 3의 (a)∼도 3의 (c)는, 각각 도 1의 선 A-A, 선 B-B, 선 C-C에 따른 단면도이다. 이들 도면에 도시한 실시 형태에서는, 도시와 설명을 간단하게 하기 위해, 개개의 마이크로 미러 칩(100)은 단일 마이크로 미러 소자로 이루어지는 것으로 하여 도시하고 있지만, 개개의 마이크로 미러 칩(100)에 어레이형의 배열된 복수의(예를 들면, 80개의) 마이크로 미러 소자가 포함되어 있어도 된다.
도 1 및 도 2에 도시한 바와 같이, 본 실시 형태에서의 마이크로 미러 칩(100)을 구성하는 단위의 마이크로 미러 소자는 미러 형성부(110), 이것을 둘러싼 프레임(120), 미러 형성부(110)와 프레임(120)을 연결하는 한쌍의 토션 바(130)를 구비한다. 미러 형성부(110)와 프레임(120)은 상하로 관통하는 공극부(100a)를 통해 분리되어 있으며, 한쌍의 토션 바(130)만을 통해 서로 연결되어 있는 것에 불과하다. 따라서, 미러 형성부(110)는 프레임(120)에 대하여, 한쌍의 토션 바(130)를 중심으로 하여 트위스트 회전 가능하게 되어 있다. 본 실시 형태의 마이크로 미러 칩(100)은, 후술하는 미러면(111) 및 절연층(140)을 제외하고 도전성 재료에 의해 일체적으로 구성되어 있다. 도전성 재료로서는, Si 등의 반도체에 P나 As 등의 n형 불순물이나 B 등의 p형 불순물을 도핑한 것을 이용한다. 단, 이것을 대신하여, W 등의 금속을 이용해도 된다.
미러 형성부(110)는, 도 1에 자세히 도시한 바와 같이, 그 상면에 미러면(111)이 박막 형성되어 있다. 또한, 미러 형성부(110)의 서로 대향하는 2개의 측면에는, 제1 빗살 무늬 전극(110a, 110b)이 연장 성형되어 있다.
프레임(120)은, 도 2 및 도 3에 자세히 도시한 바와 같이, 프레임 주부(121)와, 한쌍의 전극 베이스(122)와, 이들 사이의 절연층(140)으로 이루어지는 적층 구조를 갖는다. 한쌍의 전극 베이스(122)에는, 내측으로 연장되는 제2 빗살 무늬 전극(122a, 122b)이 일체적으로 성형되어 있다. 제2 빗살 무늬 전극(122a, 122b)은 미러 형성부(110)의 제1 빗살 무늬 전극(110a, 110b)의 바로 아래에 위치하고 있지만, 미러 형성부(110)의 트위스트 회전 동작 시에, 제1 빗살 무늬 전극(110a, 110b)의 이와 제2 빗살 무늬 전극(122a, 122b)의 이가 접촉하지 않도록, 서로의 이의 위치가 어긋나도록 배치되어 있다(특히 도 3의 (c) 참조). 또한, 도 3의 (b)에 도시한 바와 같이, 한쌍의 토션 바(130)는, 각각 미러 형성부(110)보다도 두께가 얇아, 프레임(120)의 프레임 주부(121)에 접속하고 있다.
이어서, 도 4 및 도 5를 참조하여, 상기 구성의 마이크로 미러 칩(100)의 제조 방법을 설명한다. 도 4 및 도 5는 도 1에 도시한 마이크로 미러 칩(100)의 제조 방법의 일부 공정을, 도 1의 D-D의 실천 개소를 따른 단면도로 도시한 것이다.
도 4의 (a)에 도시한 바와 같이, 마이크로 미러 칩(100)의 제조에서는, 우선 As 등의 n형의 불순물을 도핑함으로써 도전성을 부여한 실리콘 웨이퍼(100')를 2매 준비한다. 도전성의 부여시에는, 예를 들면 B 등의 p형의 불순물을 이용해도 된다. 2매의 웨이퍼(100')에는, 각각 열 산화법으로 표면에 예를 들면 500㎚의 이산화 규소막(140)을 성장시킨다.
계속해서, 도 4의 (b)에 도시한 바와 같이 이산화 규소막(140)끼리 맞추어,1100℃ 정도의 질소 어닐링 처리를 행함으로써, 2매의 웨이퍼(100')를 접합한다. 그 후, 웨이퍼 표면을 연마하고, 복합 기판인 SOI 웨이퍼(101')(각 층의 두께는 예를 들면 Si/SiO2/Si : 100㎛/1㎛/100㎛)를 형성한다. SOI 웨이퍼(101')의 직경은, 예를 들면 7.62㎝(3인치)이다. 서로 접합시킨 이산화 규소막(140)은 중간 절연층으로 되고, 그 양측에서 도전성을 부여하도록 도핑된 2개의 실리콘 기판층을 절연하는 역할을 완수한다.
계속해서, 도 4의 (c)에 도시한 바와 같이, SOI 웨이퍼(101')의 상면에, 제1 에칭 마스크로 되는 이산화 규소막(10')(막 두께는, 예를 들면 100∼1000㎚)을 성막한다. 단, 에칭 마스크의 성막에서는, SiO2뿐 아니라, 다른 재료를 사용해도 된다. 성막 수단으로는 열 산화법을 채용해도 되며, CVD법을 채용해도 된다.
계속해서, 도 4의 (d)에 도시한 바와 같이, 이산화 규소막(10')을 에칭하여, 제1 마스크 패턴(10)을 형성한다. 이 에칭에는, 도 6에 도시한 구성의 제1 마스크(20)를 이용한다. 제1 마스크(20)는 마이크로 미러 칩(100)에서의 미러 형성부(110), 한쌍의 제1 빗살 무늬 전극(110a, 110b) 및 프레임 주부(121)를 형성하기 위한 것으로, 도 6에서는 이들 부분과의 대응 관계를 명시하기 위해, 제1 마스크(20)에서의 대응 부분에는 동일한 참조 부호를 괄호 안에 넣고 표시하고 있다. 따라서, 제1 마스크 패턴(10)도, 제1 마스크(20)와 동일한 형상으로 된다. 또한, 이 에칭은 HF를 포함하는 용액에 의한 웨트 에칭법으로 행해도 되며, CHF3이나 C4F8등의 가스에 의한 드라이 에칭법으로 행해도 된다.
계속해서, SOI 웨이퍼(101') 위에 제2 에칭 마스크(막 두께는, 예를 들면 0.5∼50㎛)로서의 포토레지스트막을 성막한다. 단, 제2 에칭 마스크로서는, 포토레지스트막을 대신하여 Si3N4막을 성막해도 된다. 성막 수단으로는, 열 산화법을 채용해도 되며, CVD법을 채용해도 된다. 그리고, 이것을 에칭하여, 도 4의 (e)에 도시한 바와 같이 제2 마스크 패턴(30)을 형성한다. 이 에칭에는, 도 7에 도시한 구성의 제2 마스크(40)를 이용한다. 제2 마스크(40)는 마이크로 미러 칩(100)에서의 한쌍의 토션 바(130), 강도 유지부(150) 및 지지보(160)를 형성하기 위한 것으로, 도 7에서는 이들 부분과의 대응 관계를 명시하기 위해, 제2 마스크(40)에서의 대응 부분에는 동일한 참조 부호를 괄호 안에 넣고 표시하고 있다. 따라서, 제2 마스크 패턴(30)도 제2 마스크(40)와 동일 형상으로 된다. 이 에칭은 포토 에칭을 대신하여, 가능하면 HF를 포함하는 용액에 의한 웨트 에칭법으로 행해도 되며, CHF3나 C4F8등의 가스에 의한 드라이 에칭법으로 행해도 되지만, 제1 마스크 패턴(10)을 에칭하지 않는 조건으로 행한다.
강도 유지부(150)는 마이크로 미러 칩(100)을 개개로 분할하는 공정에서, 강도가 약해지기 쉬운 마이크로 미러 칩(100)의 각부에, 응력이 집중함에 따른 파손을 방지하기 위해 형성되고, 후속 공정에서 절단 제거되는 일시적인 보강부로서, 본 실시 형태에서는, 도 1에 도시한 바와 같이 각 마이크로 미러 칩(110)의 각부 사이를 십자형으로 연결하는 부위에 형성된다. 지지보(160)는 마이크로 미러 칩의 제조 공정에서의 기계적 응력을 토션 바에 집중시키는 것을 방지하기 위해, 미러형성부(110)와 프레임(120)을 연결하는 부위에 형성하지만, 최종적으로는 제거되는 것이므로, 도 1 등에는 도시되어 있지 않다.
계속해서, 도시하지는 않았지만, SOI 웨이퍼(101')를 원반 형상의 지지체 위에 접합하여 가고정한다. 이 때, 접합에 이용하는 가고정제로는, 나중에 용이하게 박리할 수 있는 수지(예를 들면, 포토레지스트)나 그리스 등이 사용 가능하다. 또한, 가고정제로는, 후에 행할 드라이 에칭 처리시에, 원반형의 지지체로부터 SOI 웨이퍼(101')에 양호하게 가열용 열을 전달할 수 있도록 열전도성이 양호하고, 또한 드라이 에칭 처리의 가열·진공 조건 하에서 장해가 되는 가스의 발생이 적은 것을 선택하는 것이 바람직하다. 또, 원반형 지지체의 직경은, 예를 들면 15.24㎝(6인치)이다.
계속해서, 도 4의 (f)에 도시한 바와 같이, 제1 마스크 패턴(10) 및 제2 마스크 패턴(30)을 마스크로 하여, 웨이퍼(101')에 대하여 제1 에칭 처리를 행한다. 이 에칭은, SF6가스 및 C4F8가스를 이용한 DRIE 법에 의해, 원하는 깊이(예를 들면 5㎛)까지 행한다. 단, DRIE 법을 대신하여, KOH 용액 등에 의한 웨트 에칭법을 채용해도 된다.
계속해서, 도 4의 (g)에 도시한 바와 같이, 제2 마스크 패턴(30)만을 유기 용제 혹은 산소 플라즈마에 노출시켜 제거한다. 이 때의 유기 용제는 제2 마스크 패턴(30)의 구성 재료에 따라 사용되지만, 제1 마스크 패턴(30)을 제거하지 않는 용제를 선택할 필요가 있다.
이어서, 도 4의 (h)에 도시한 바와 같이 제1 마스크 패턴(10)만을 마스크로 하여 제2 에칭 처리를 행한다. 본 실시 형태인 경우, 제2 에칭 처리는 SF6가스 및 C4F8가스를 이용한 DRIE법으로, 웨이퍼를 구성하는 재료의 표면으로부터 예를 들면 95㎛의 깊이까지 행한다.
이상의 공정으로부터 중간 절연층(140) 상위에, 마이크로 미러 칩(100)에서의 미러 형성부(110), 한쌍의 제1 빗살 무늬 전극(110a, 110b), 프레임 주부(121), 한쌍의 토션 바(130) 및 지지보(160)(도 1 및 도 2에는 도시하지 않음)에 상당하는 부위가 형성됨과 함께, 공극부(100a), 강도 유지부(150) 및 분할구(170a)에 상당하는 부위가 형성된다. 또한, 미러 형성부(110), 한쌍의 제1 빗살 무늬 전극(110a, 110b) 및 프레임 주부(121)를 형성하기 위한 제1 마스크(20)(도 6)는 공극부(100a)와 분할구(170a)를 동시에 형성하기 위한 마스크이므로, 별도로 분할구(170a)를 형성하기 위한 마스크를 이용할 필요는 없어, 에칭 처리의 작업 효율이 향상한다. 마찬가지로, 제2 마스크(40)(도 7)는 한쌍의 토션 바(130), 지지보(160) 및 강도 유지부(150)를 동시에 형성하기 위한 마스크이므로, 강도 유지부(150)를 형성하기 위한 마스크를 별도로 이용할 필요는 없어, 이 점에서도 에칭 처리의 작업 효율이 향상한다. 또, 분할구(170a)를 따라 기판의 균열이 전파되는 것을 억제하기 위해서는 분할구(170a)를 기판(실리콘)의 결정축에 대하여 경사진 방향으로 연장되도록 형성하는 것이 바람직하다.
이어서, SOI 웨이퍼(101')를 원반 형상의 지지체(도시하지 않음)로부터 분리하고, 도 5의 (a)에 도시한 바와 같이 에칭 처리를 마친 기판층측에 가고정을 위한 그리스(50) 등으로 도포하여 표리 반전 후에 다시 지지체에 가고정된다. 또, 그리스(50)는 가고정뿐만 아니라, 에칭 처리 등을 마친 기판층측을 보호하는 역할도 갖고 있다.
웨이퍼(101')를 재차 가고정한 후, 도 4를 참조하여 설명한 것과 대략 동일한 방법에 의해, 중간 절연층(140)의 미처리면측(이면측)을 가공한다. 우선, 웨이퍼(101')의 이면면에 대하여, 제3 에칭 마스크로서의 이산화 규소막(막 두께는, 예를 들면 100∼1000㎚)을 성막하고, 이것을 에칭하여, 도 5의 (b)에 도시한 바와 같이 제3 마스크 패턴(11)을 형성한다. 이 에칭에는 도 8에 도시한 구성의 제3 마스크(50)를 이용한다. 제3 마스크(50)는 마이크로 미러 칩(100)에서의 한쌍의 전극 베이스(122) 및 제2 빗살 무늬 전극(122a, 122b)을 평면으로 보았을 때의 형태에 상당한다. 따라서, 제3 마스크 패턴(11)도 제3 마스크(50)와 동일한 형상으로 된다.
이어서, 도 5의 (c)에 도시한 바와 같이, 제3 마스크 패턴(11)을 마스크로 하여, 웨이퍼(101')의 이면에 대하여 에칭 처리를 행한다. 본 실시 형태의 경우, 이 에칭은 SF6가스 및 C4F8가스를 이용한 DRIE 법으로, 웨이퍼를 구성하는 재료의 표면으로부터 100㎛의 깊이까지 행한다.
이상의 공정에 의해, 웨이퍼(101')의 이면측에서, 마이크로 미러 칩(100)의 한쌍의 전극 베이스(122), 제2 빗살 무늬 전극(122a, 122b) 및 분할구(170b)에 상당하는 부위가 형성된다. 이와 같이, 본 실시 형태에서는, 마이크로 미러 칩(100)의 구조 형성과 병행하여 마이크로 미러 칩마다 분할하기 위한 홈(170b)이 형성된다. 그 때, 분할구(170b)에서 웨이퍼(101')의 두께는 서서히 감소하지만, 각 마이크로 미러 칩(100)의 각부에서는 표면측의 강도 유지부(150)가 잔존하고 있기 때문에, 해당 각부가 기점이 되어 균열이 발생하는 것을 억제할 수 있다.
이어서, 도 5의 (d)에 도시한 바와 같이, 가고정용 그리스(50), 웨이퍼(101') 표면측의 제1 마스크 패턴(10) 및 이면측의 제3 마스크 패턴(11), 및 소정 개소의 중간 절연층(140)을 웨트 에칭법 등에 의해 제거한 후, 강도 유지부(150) 및 지지보(160)를 제거함으로써 마이크로 미러 칩(100)을 완성시킨다. 강도 유지부(150) 및 지지보(160)의 제거는 레이저에 의해 용단·블로우(blow)해도 되며, 전류를 흘려 쥴 열에 의해 용단해도 된다. 또, 강도 유지부(150)에 관해서는 적절한 물리적인 힘으로 절단하도록 해도 된다.
미러 형성부(110)의 미러면(111)은 이상의 일련의 공정 전에, 미러 형성부(110)가 형성되는 개소에서, 소정 형상으로 형성한다. 단, 본 실시 형태에 관해서는 미러면(111)의 형성 공정은 도시하지 않는다.
이상의 실시 형태에서는, 개개의 마이크로 미러 칩(100)이 단일 마이크로 미러 소자밖에 포함하고 있지 않기 때문에, 분할구(170a, 170b)는 개개의 마이크로 미러 소자를 단위로 하여 분리하는 것이다. 그러나, 개개의 마이크로 미러 칩이 어레이 형상으로 배열된 복수의 마이크로 미러 소자를 포함하는 경우에도 마찬가지의 방법에 의해 칩마다 분할하는 것이 가능하다. 또한, 기판으로서 SOI 복합 기판을 이용하여 양면으로부터 에칭하는 실시 형태에 대하여 설명했지만, Si 기판을 한 면으로부터만 에칭하도록 해도 된다.
본 실시 형태에서는, 강도 유지부(150)를 토션 바(130)와 동시에 형성하도록 행했지만, 강도 유지부(150)와 토션 바(130)의 두께에 변화를 주고 싶은 경우에는 각각 서로 다른 마스크를 형성하고, 마스크를 제거하는 타이밍을 어긋나게 해도 된다.
본 실시 형태에서는, 형성 도중의 분할구에서 각 마이크로 미러 칩(100)의 각부 근방에서 균열이 발생하고, 이것이 다른 부분으로 전파하여 수율이 저하하는 것을 억제하기 위해 강도 유지부(150)를 형성하고 있지만, 이와 같은 목적은 예를 들면 도 9∼도 11에 도시한 구성을 채용함으로써도 달성할 수 있다.
즉, 도 9에 도시한 구성에서는, SOI 웨이퍼에서, 표면측의 분할구(170a)와 이면측의 분할구(170b)가, 웨이퍼의 세로 방향 및/또는 가로 방향으로 서로 약간 어긋나도록 하고 있다. 표면측의 분할구(170a)를 형성하는 도중에는, 중간 절연층(140)을 사이에 두고 이면측의 웨이퍼 구성 재료가 잔존하고 있으며, 이면측의 분할구(170b)를 형성하는 도중에는 중간 절연층(140)을 사이에 두고 표면측의 웨이퍼 구성 재료가 잔존하고 있다. 따라서, 표리 어느 쪽의 분할구(170a, 170b)를 형성하는 도중에도 균열은 발생하기 어렵다. 또한, 최종적으로 중간 절연층(140)을 에칭할 때에는, 양측의 분할구(170a, 170b)가 연결되게 되므로, 각 마이크로 미러 칩(100)마다의 분할을 행하는 데에 있어서 지장은 없다.
도 10의 (a)에 도시한 구성에서는, 기판의 세로 방향으로 연장되는 분할구는복수의 마이크로 미러 칩(100)에 걸쳐 직선적으로 연속하고 있지만, 가로 방향으로 연장되는 분할구는 세로 방향으로 서로 어긋나 있으며, 도 10의 (b)에 도시한 구성에서는, 기판의 가로 방향으로 연장되는 분할구는 복수의 마이크로 미러 칩(100)에 걸쳐 직선적으로 연속하고 있지만, 세로 방향으로 연장되는 분할구는 가로 방향으로 서로 어긋나 있다. 분할구의 형성 도중에 발생하는 균열은 종횡의 분할구를 따라 전파하는 경향이 있기 때문에, 도 10의 (a) 및 도 10의 (b)의 구성은 그 전파를 각 마이크로 미러 칩(100) 단위로 차단할 수 있는 것이다.
도 11의 (a) 및 도 11의 (b)에 도시한 구성에서는, 각 분할구는 각 마이크로 미러 칩(100)마다 독립되어 있으며, 기판의 분할 전에는 인접하는 분할구 사이에 기판 구성 재료가 에칭 처리되지 않고 그대로 잔존하고 있다. 이러한 구성에 의해서도, 인접하는 분할구 사이에 그대로 잔존한 기판 구성 재료가 균열의 전파를 차단하므로, 균열의 영향을 각 마이크로 미러 칩(100) 단위로 제한할 수 있어, 제조의 수율이 향상된다. 이 경우, 각 분할구는 구형(도 11의 (a)) 또는 원형(도 11의 (b))으로 할 수 있다.
도시한 실시 형태에서는, 마이크로 미러 칩의 제조를 행했지만, 분할구의 형성이 필요한 다른 디바이스의 제조를 행해도 된다.
이상 설명한 바와 같이, 본원 발명에 따르면, 각 마이크로 미러 칩에서의 프레임과 미러 형성부 사이에 공극부를 형성하기 위한 에칭 처리와, 마이크로 미러 칩마다 분할하는 분할구를 형성하기 위한 에칭 처리를 병행하여 행한다. 그 때문에, 분할구를 형성하기 위한 에칭 처리를 별도로 행할 필요가 없어, 마이크로 미러 칩의 제조 공정이 단축화 및 효율화된다. 또한, 에칭 처리를 반복할 때마다 기판에 부하가 걸리는 것이지만, 분할구를 형성하기 위한 에칭 처리를 별도로 행할 필요가 없는 만큼, 강도가 약한 마이크로 미러 칩에 걸리는 부하가 경감되어, 마이크로 미러 칩의 수율도 좋아진다.
분할구를 형성하는 에칭 처리에서, 해당 분할구 내에서 각 마이크로 미러 칩 중 적어도 각부에 인접하는 개소에 기판 구성 재료 중 적어도 일부를 남김으로써 강도 유지부를 형성하는 경우에는, 각 마이크로 미러 칩의 각부 근방에서 균열이 발생하는 것을 효과적으로 억제할 수 있다.

Claims (10)

  1. 프레임과, 미러 형성부와, 상기 프레임 및 미러 형성부를 연결하는 토션 바를 구비하고, 또한 상기 프레임과 상기 미러 형성부 사이에 공극부를 형성한 마이크로 미러 소자를 각각 1개이상 포함하는 복수의 마이크로 미러 칩을 기판으로부터 동시에 제조하는 방법으로서,
    상기 공극부를 형성하기 위한 기판의 에칭 처리와, 마이크로 미러 칩마다 분할하는 분할구를 형성하기 위한 기판의 에칭 처리를 병행하여 행하는 것을 특징으로 하는 마이크로 미러 칩의 제조 방법.
  2. 제1항에 있어서,
    상기 분할구를 형성하는 에칭 처리에 있어서, 상기 분할구 내에서 각 마이크로 미러 칩 중 적어도 각부에 인접하는 개소에 기판 구성 재료 중 적어도 일부를 남김으로써 강도 유지부를 형성하는 마이크로 미러 칩의 제조 방법.
  3. 제2항에 있어서,
    상기 강도 유지부는 상기 토션 바와 병행하여 형성되는 마이크로 미러 칩의 제조 방법.
  4. 제1항에 있어서,
    상기 분할구는 세로 방향 분할구와 가로 방향 분할구를 포함하고 있으며, 해당 세로 방향 분할구 및/또는 가로 방향 분할구는 각 마이크로 미러 칩마다 가로 방향 또는 세로 방향으로 서로 어긋나 있는 마이크로 미러 칩의 제조 방법.
  5. 제1항에 있어서,
    상기 분할구는 각 마이크로 미러 칩마다 독립되어 있으며, 상기 기판의 분할전에는 인접하는 상기 분할구 사이에 기판 구성 재료가 잔존하고 있는 마이크로 미러 칩의 제조 방법.
  6. 제5항에 있어서,
    상기 분할구는 구형 또는 비구형인 마이크로 미러 칩의 제조 방법.
  7. 제1 내지 제6항 중 어느 한 항에 있어서,
    상기 기판은, 적어도 1층 이상의 중간 절연층을 개재하여 제1 및 제2 기판층을 접합함으로써 형성된 복합 기판이며, 상기 복합 기판의 제1 기판층측과 제2 기판측으로 나누어 상기 분할구와 상기 공극부를 각각 양측으로부터 형성하는 마이크로 미러 칩의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 기판층측의 분할구와 상기 제2 기판층측의 분할구는 상기 기판의세로 방향 및/또는 가로 방향으로 서로 약간 어긋나 있는 마이크로 미러 칩의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 분할구는, 상기 기판의 결정축으로부터 어긋나 형성되는 마이크로 미러 칩의 제조 방법.
  10. 기판을 이용하여 복수의 디바이스 칩을 동시에 제조하는 방법으로서,
    상기 디바이스의 구조 형성 과정에 있어서 포함되는 에칭 처리와, 디바이스 칩마다 분할하는 분할구를 형성하기 위한 에칭 처리를 병행하여 행함과 함께, 상기 분할구를 형성하는 에칭 처리에 있어서, 상기 분할구 내에서 각 디바이스 칩 중 적어도 각부에 인접하는 개소에 기판 구성 재료 중 적어도 일부를 남김으로써 강도 유지부를 형성하는 것을 특징으로 하는 디바이스 칩의 제조 방법.
KR1020030009624A 2002-07-18 2003-02-15 디바이스 칩의 제조 방법 KR20040010055A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002210197A JP3793125B2 (ja) 2002-07-18 2002-07-18 デバイスチップの製造方法
JPJP-P-2002-00210197 2002-07-18

Publications (1)

Publication Number Publication Date
KR20040010055A true KR20040010055A (ko) 2004-01-31

Family

ID=29997186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030009624A KR20040010055A (ko) 2002-07-18 2003-02-15 디바이스 칩의 제조 방법

Country Status (4)

Country Link
US (1) US6881649B2 (ko)
JP (1) JP3793125B2 (ko)
KR (1) KR20040010055A (ko)
CN (1) CN1314104C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618508B1 (ko) * 2004-04-20 2006-08-31 후지쯔 가부시끼가이샤 마이크로 요동 소자
KR100725167B1 (ko) * 2005-04-15 2007-06-07 후지쯔 가부시끼가이샤 마이크로 가동 소자 및 광 스위칭 장치
KR100825345B1 (ko) * 2004-12-02 2008-04-28 후지쯔 가부시끼가이샤 마이크로 요동 소자
US8387500B2 (en) 2002-06-07 2013-03-05 Amada Company, Limited Slug float-up preventing mechanism

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486716B1 (ko) * 2002-10-18 2005-05-03 삼성전자주식회사 2-ｄ 액튜에이터 및 그 제조방법
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7057794B2 (en) * 2004-05-19 2006-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micromirror for MEMS device
JP3869438B2 (ja) * 2004-08-09 2007-01-17 サンテック株式会社 Ｍｅｍｓ素子、その製造方法及び光ディバイス
JP2006289563A (ja) * 2005-04-12 2006-10-26 Sumitomo Heavy Ind Ltd マイクロデバイス製造用基板及びマイクロデバイスの製造方法
US7425465B2 (en) * 2006-05-15 2008-09-16 Fujifilm Diamatix, Inc. Method of fabricating a multi-post structures on a substrate
JP2010167536A (ja) * 2009-01-23 2010-08-05 Seiko Epson Corp アクチュエータおよびアクチュエータ連結体
WO2010139050A1 (en) 2009-06-01 2010-12-09 Tiansheng Zhou Mems micromirror and micromirror array
US9036231B2 (en) 2010-10-20 2015-05-19 Tiansheng ZHOU Micro-electro-mechanical systems micromirrors and micromirror arrays
US10551613B2 (en) 2010-10-20 2020-02-04 Tiansheng ZHOU Micro-electro-mechanical systems micromirrors and micromirror arrays
US9385634B2 (en) 2012-01-26 2016-07-05 Tiansheng ZHOU Rotational type of MEMS electrostatic actuator
WO2016164529A2 (en) * 2015-04-09 2016-10-13 Rensselaer Polytechnic Institute Enhanced control of shuttle mass motion in mems devices
JP6526771B1 (ja) 2017-11-24 2019-06-05 浜松ホトニクス株式会社 ウェハ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930015142A (ko) * 1991-12-26 1993-07-23 김광호 반도체 칩 분리방법 및 그 장치
JPH0671045A (ja) * 1991-08-29 1994-03-15 Seiji Kawashima 変色印刷物
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
KR100300109B1 (ko) * 1993-06-23 2001-11-30 가나이 쓰도무 개구플레이트및그제조방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5086272A (ko) * 1973-11-30 1975-07-11
US4237600A (en) * 1978-11-16 1980-12-09 Rca Corporation Method for fabricating stacked semiconductor diodes for high power/low loss applications
JPH0671045B2 (ja) 1987-08-19 1994-09-07 富士通株式会社 半導体チップの分割方法
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
JPH01205442A (ja) * 1988-02-10 1989-08-17 Fujitsu Ltd 半導体素子の分割方法
JPH021784A (ja) * 1988-03-31 1990-01-08 Bando Chem Ind Ltd 粘接着剤
JPH02181475A (ja) * 1989-01-06 1990-07-16 Mitsubishi Electric Corp 太陽電池セル及びその製造方法
JPH03293747A (ja) 1990-03-23 1991-12-25 Mitsubishi Electric Corp 半導体装置の製造方法
KR930004125B1 (ko) * 1990-08-18 1993-05-20 삼성전자 주식회사 반도체장치의 소자 분리방법
WO1994018697A1 (en) * 1993-02-04 1994-08-18 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5739048A (en) * 1994-05-23 1998-04-14 International Business Machines Corporation Method for forming rows of partially separated thin film elements
DE69637351T2 (de) * 1995-06-05 2008-11-27 Nihon Shingo K.K. Elektromagnetischer stellantrieb
JPH10275936A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
JPH11119123A (ja) * 1997-10-20 1999-04-30 Tdk Corp 光スイッチ及びその製造方法
JP2000195825A (ja) * 1998-12-25 2000-07-14 Denso Corp 半導体装置の製造方法
JP2000275550A (ja) * 1999-03-25 2000-10-06 Victor Co Of Japan Ltd 光偏向器及び映像表示装置
US6593677B2 (en) * 2000-03-24 2003-07-15 Onix Microsystems, Inc. Biased rotatable combdrive devices and methods
US6628041B2 (en) * 2000-05-16 2003-09-30 Calient Networks, Inc. Micro-electro-mechanical-system (MEMS) mirror device having large angle out of plane motion using shaped combed finger actuators and method for fabricating the same
US6388789B1 (en) * 2000-09-19 2002-05-14 The Charles Stark Draper Laboratory, Inc. Multi-axis magnetically actuated device
JP2002198327A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP4102037B2 (ja) * 2001-04-26 2008-06-18 富士通株式会社 マイクロミラー素子およびその製造方法
US6695457B2 (en) * 2001-06-02 2004-02-24 Capella Photonics, Inc. Bulk silicon mirrors with hinges underneath
JP3827977B2 (ja) * 2001-08-20 2006-09-27 富士通株式会社 マイクロミラー素子の製造方法
US6544863B1 (en) * 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
US6713367B2 (en) * 2001-08-28 2004-03-30 The Board Of Trustees Of The Leland Stanford Junior University Self-aligned vertical combdrive actuator and method of fabrication
US6939475B2 (en) * 2001-08-31 2005-09-06 Daishinku Corporation Etching method, etched product formed by the same, and piezoelectric vibration device, method for producing the same
US6716661B2 (en) * 2002-05-16 2004-04-06 Institute Of Microelectronics Process to fabricate an integrated micro-fluidic system on a single wafer
KR100469062B1 (ko) * 2002-08-13 2005-02-02 한국전자통신연구원 광통신용 주사 미세거울 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671045A (ja) * 1991-08-29 1994-03-15 Seiji Kawashima 変色印刷物
KR930015142A (ko) * 1991-12-26 1993-07-23 김광호 반도체 칩 분리방법 및 그 장치
JPH06275714A (ja) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法
KR100300109B1 (ko) * 1993-06-23 2001-11-30 가나이 쓰도무 개구플레이트및그제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8387500B2 (en) 2002-06-07 2013-03-05 Amada Company, Limited Slug float-up preventing mechanism
KR100618508B1 (ko) * 2004-04-20 2006-08-31 후지쯔 가부시끼가이샤 마이크로 요동 소자
KR100825345B1 (ko) * 2004-12-02 2008-04-28 후지쯔 가부시끼가이샤 마이크로 요동 소자
KR100725167B1 (ko) * 2005-04-15 2007-06-07 후지쯔 가부시끼가이샤 마이크로 가동 소자 및 광 스위칭 장치

Also Published As

Publication number Publication date
US20040014300A1 (en) 2004-01-22
CN1469154A (zh) 2004-01-21
US6881649B2 (en) 2005-04-19
CN1314104C (zh) 2007-05-02
JP3793125B2 (ja) 2006-07-05
JP2004053850A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
KR20040010055A (ko) 디바이스 칩의 제조 방법
JP2002519847A (ja) 薄い基層の製造方法
KR20080099838A (ko) 마이크로 미러 소자
JPH06349694A (ja) シリコンと３族−５族半導体材料とを接合する方法
KR19990063517A (ko) 반도체부재 및 그 제조방법
CN102468153B (zh) 半导体器件的制造方法
JP4554930B2 (ja) 材料を接合及び転写して半導体デバイスを形成する方法
KR100366748B1 (ko) 스텐실 마스크 및 스텐실 마스크의 형성 방법
JPS62149153A (ja) 埋込型素子分離溝の構造とその形成方法
JPS62105446A (ja) 半導体装置の製造方法
JPS6226839A (ja) 半導体基板
JPH11195624A (ja) レーザ照射による絶縁膜付き半導体基板の製造方法
TWI819560B (zh) 用於形成絕緣體上半導體基板的方法
JPH03191549A (ja) Ｓｉ基板上化合物半導体装置の製造方法
JPH04251960A (ja) 半導体ウエハおよび半導体装置の製造方法
US7625784B2 (en) Semiconductor device and method for manufacturing thereof
JPS59232475A (ja) 半導体素子の製造方法
JPH09134893A (ja) 半導体ウエハの切断方法
JPH06325991A (ja) 半導体素子の製造方法
JPS60189235A (ja) 半導体装置の製造方法
JPH0575216A (ja) 半導体レーザ素子の製造方法
JPS6298639A (ja) 誘電体分離基板の製造方法
JPH01199457A (ja) 半導体ウエハの製造方法
JPH065693A (ja) 半導体装置の製造方法
JPH07183568A (ja) 受光素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application