TWI819560B - 用於形成絕緣體上半導體基板的方法 - Google Patents

用於形成絕緣體上半導體基板的方法 Download PDF

Info

Publication number
TWI819560B
TWI819560B TW111113510A TW111113510A TWI819560B TW I819560 B TWI819560 B TW I819560B TW 111113510 A TW111113510 A TW 111113510A TW 111113510 A TW111113510 A TW 111113510A TW I819560 B TWI819560 B TW I819560B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor
forming
etch stop
Prior art date
Application number
TW111113510A
Other languages
English (en)
Other versions
TW202309986A (zh
Inventor
鄭有宏
李靜宜
蔡嘉雄
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202309986A publication Critical patent/TW202309986A/zh
Application granted granted Critical
Publication of TWI819560B publication Critical patent/TWI819560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本揭露係提供一種用於形成一SOI基板之方法。該方法包含以下操作。接納一回收基板。在該回收基板上形成一第一多層結構。在該第一多層結構中形成一溝槽。執行一橫向蝕刻以移除該溝槽之側壁之部分以在該第一多層結構中形成一凹槽。用一磊晶層密封該溝槽及該凹槽，並且在該第一多層結構中形成一潛在開裂介面。在該第一多層結構上方形成一第二多層結構。將該回收基板之該裝置層接合至一載體基板上方之一絕緣體層。沿該潛在開裂介面劈裂該第一多層結構，以將該回收基板與該第二多層結構、該絕緣體層及該載體基板分離。暴露該裝置層。

Description

用於形成絕緣體上半導體基板的方法
本發明實施例係有關用於形成絕緣體上半導體基板的方法。
積體電路(IC)通常形成在塊體半導體基板上。近年來，絕緣體上半導體(SOI)基板已作為塊體半導體基板之一替代出現。SOI基板可包含一載體或塊體基板、覆蓋載體基板之一絕緣體層及覆蓋絕緣體層之一裝置層。SOI基板具有減小之寄生電容、減小之洩漏電流、減小之閂鎖效應，及改良之半導體裝置效能(諸如較低功耗及較高切換速度)之優點。
本發明的一實施例係關於一種用於形成一絕緣體上半導體(SOI)基板之方法，其包括：接納一第一基板；在該第一基板上方形成一第一多層結構，其中該第一多層結構包括一第一蝕刻停止層、該第一蝕刻停止層上方之一第一半導體層、該第一半導體層上方之一第二半導體層以及該第一半導體層與該第二半導體層之間的一犧牲層；在該第一多層結構中形成複數個溝槽，其中透過該等溝槽之側壁暴露該第一半導體層、該第二半導體層及該犧牲層；執行一橫向蝕刻以移除該犧牲層之部分；執行一 磊晶生長操作以用一第一半導體材料密封該等溝槽，並且在該第一多層結構中形成複數個空隙；在該第一基板上方形成一第二多層結構，其中該第二多層結構包括一第二蝕刻停止層及該第二蝕刻停止層上方之一裝置層；接納一第二基板，其中在該第二基板上方形成一絕緣體層；將該第一基板上方之該裝置層接合至該第二基板上方之該絕緣體層；沿該等空隙劈裂該第一多層結構，以將該第一基板、該第一蝕刻停止層、該第一半導體層及該犧牲層之一第一部分與該犧牲層之一第二部分、該第二半導體層、該第二多層結構、該絕緣體層及該第二基板分離；及移除該第二半導體層、該犧牲層之該第二部分及該第二蝕刻停止層以暴露該裝置層。
本發明的一實施例係關於一種用於形成一SOI基板之方法，其包括：接納一回收基板，其中在該回收基板上方形成一第一多層結構；在該第一多層結構中形成一溝槽；執行一橫向蝕刻以移除該溝槽之側壁之部分以在該第一多層結構中形成一凹槽；用一磊晶層密封該溝槽及該凹槽，以在該第一多層結構中形成一潛在開裂介面；在該第一多層結構上方形成一第二多層結構，其中該第二多層結構包括至少一裝置層；接納一載體基板，其中在該載體基板上方形成一絕緣體層；將該回收基板上方之該裝置層接合至該載體基板上方之該絕緣體層；沿該潛在開裂介面劈裂該第一多層結構，以將該回收基板與該第二多層結構、該絕緣體層及該載體基板分離；及暴露該裝置層。
本發明的一實施例係關於一種用於形成一SOI基板之方法，其包括：接納一基板；在該基板上方循序形成一第一半導體層、一第二半導體層、一第三半導體層及一第四半導體層；移除該第二半導體層、該第三半導體層及該第四半導體層之部分，以在該基板上方形成藉由複數 個溝槽彼此分離之複數個平台；執行一橫向蝕刻以移除該第三半導體層之一部分，以在各平台內之該第二半導體層與該第四半導體層之間形成一島狀物；及執行一磊晶生長操作以用一半導體材料密封該溝槽並形成沿一第一方向延伸之一第一空隙及沿與該第一方向不同之一第二方向延伸之一第二空隙。
10:方法
101:操作
102:操作
103:操作
104:操作
105:操作
106:操作
107:操作
108:操作
109:操作
110:操作
200:第一基板
210:第一多層結構
212:半導體層/蝕刻停止層
214:半導體層
216:半導體層/犧牲層
217:圖案化遮罩層
218:半導體層
219:溝槽
220:平台
221:凹槽
222:島狀物
222-1:第一部分
222-2:第二部分
223:空隙
224:磊晶半導體材料
225:空隙
230:第二多層結構
232:蝕刻停止層
234:裝置層
240:第二基板
242:絕緣體層
250:SOI基板
當結合隨附圖式閱讀時自下列實施方式最佳地理解本揭露之態樣。應注意，根據行業中之標準實踐，各種構件不按比例繪製。實際上，為清晰論述，各種構件之尺寸可任意增大或減小。
圖1展示表示根據本揭露之態樣之用於形成一SOI基板之一方法之一流程圖。
圖2、圖3、圖4、圖5A、圖6、圖7A、圖8、圖9、圖10、圖11、圖12、圖13及圖14係繪示一或多項實施例中之根據本揭露之態樣之用於形成一SOI基板之一方法之一些實施例之一系列橫截面視圖之示意圖。
圖5B係根據本揭露之態樣之圖5A之一俯視圖且圖7B係根據本揭露之態樣之圖7A之一透視圖。
圖15、圖16及圖17係繪示一或多項實施例中之根據本揭露之態樣之用於形成一SOI基板之一方法之一些實施例之一系列橫截面視圖之示意圖。
以下揭露提供用於實施所提供之標的之不同構件之許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本揭露。當然， 此等僅為實例且非意欲限制。舉例而言，在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各個實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，諸如「在...下面」、「在...下方」、「下部」、「在...上方」、「上部」、「上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述詞。
如本文中使用，雖然術語(諸如「第一」、「第二」及「第三」)描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應被此等術語限制。此等術語僅可用於將一個元件、組件、區域、層或區段與另一者區分。諸如「第一」、「第二」及「第三」之術語當在本文中使用時並不暗示一序列或順序，除非由背景內容明確指示。
雖然闡述本揭露之廣泛範疇之數值範圍及參數為近似值，但儘可能精確地報告特定實例中所闡述之數值。然而，任何數值固有地含有必然由各自測試量測中發現之標準偏差所引起之某些誤差。而且，如本文中使用，術語「實質上」、「近似」或「約」通常意謂在可由一般技術者所考慮之一值或範圍內。替代地，當由一般技術者考慮時，術語「實質 上」、「約」或「大約」意謂在一可接受的平均值標準誤差內。一般技術者可理解，可接受之標準誤差可根據不同技術而變化。除了在操作/工作實例中之外，或除非另有明確指定，本文中揭示之全部數值範圍、數量、值及百分比(諸如材料量、持續時間、溫度、操作條件、數量比及其等類似者之數值範圍、數量、值及百分比)應被理解為在全部例項中皆由術語「實質上」、「約」或「大約」修飾。因此，除非相反地指示，否則本揭露及隨附發明申請專利範圍中闡述之數值參數係可視需要變動之近似值。最起碼，各數值參數應依據所報告之有效數位之數字且藉由應用普通捨入技術解釋。本文將範圍表達為從一個端點至另一端點或在兩個端點之間。本文揭示之所有範圍包含該等端點，除非另有指定。
開發許多方法來形成一SOI基板。例如，在一些比較方法中，在一晶種晶圓或一犧牲晶圓上形成一多孔矽層，形成覆蓋多孔矽層之一磊晶矽層，以及形成覆蓋磊晶矽層之一絕緣體層。在將絕緣體層接合至一處置基板或一載體晶圓之後，可藉由一機械力執行一分裂操作以透過多孔矽層將磊晶層與犧牲晶圓分離。可移除保留在磊晶矽層上之多孔矽層之部分，且因此獲得包含載體晶圓、絕緣體層及磊晶矽層之一SOI基板。
上述方法之一挑戰與控制多孔矽層之分裂有關。如上文提及，執行分裂以透過多孔矽層分離磊晶矽層。此外，在多孔矽層上橫向地執行分裂，且因此可獲得多孔矽層之一粗糙表面，此係因為從分裂產生之應力可在多孔矽層中沿不同方向延伸。多孔矽層之粗糙表面使得從磊晶矽層移除多孔矽層更加耗時，且增加操作複雜度。此外，從分裂產生之應力可在不同且意想不到之方向上延伸。在一些比較性方法中，應力甚至可損壞裝置層。至少由於上述原因，該方法可遭受較低生產率。
因此，本揭露提供一種用於形成一SOI基板之方法，該方法包含一矽鍺(SiGe)增強層轉移(SELAT)方法，其中SiGe之引入有助於從一回收基板分離裝置層。在一些實施例中，在半導體層中形成空隙以充當半導體層中之斷裂孔。因此，可由斷裂孔形成一潛在開裂介面。因此，分裂或劈裂方向可被侷限為沿潛在開裂介面。因此，可減小表面粗糙度，且因此可簡化不必要層之移除。此外，可增加在該方法中使用之一回收晶圓之一回收速率，且因此可減小操作成本。換言之，用於形成SOI基板之方法能夠改良生產率並減小成本。
圖1係根據本揭露之態樣之用於形成一SOI基板之一方法10之一流程圖。在一些實施例中，用於形成SOI基板之方法10包含數個操作(101、102、103、104、105、106、107、108、109及110)。將根據一或多項實施例進一步描述用於形成SOI基板之方法10。應注意，方法10之操作可經重新配置或以其他方式在各種態樣之範疇內修改。應進一步注意，可在方法10之前、期間及之後提供額外製程，且僅在本文中簡略描述一些其他製程。圖2、圖3、圖4、圖5A、圖6、圖7A、圖8、圖9、圖10、圖11、圖12、圖13及圖14係繪示一或多項實施例中之根據本揭露之態樣之用於形成一SOI基板之一方法之一些實施例之一系列橫截面視圖之示意圖。此外，圖5B係根據本揭露之態樣之圖5A之一俯視圖且圖7B係根據本揭露之態樣之圖7A之一透視圖。
參考圖2，在操作101中，接納一第一基板200。在一些實施例中，第一基板200可為一塊體半導體基板及/或一半導體晶圓。在一些實施例中，第一基板200之一厚度可介於約700微米與約800微米之間。在一些實施例中，第一基板200可被稱為一回收基板，其將在以下描述中描 述。
參考圖3，在操作102中，在第一基板200上方形成一第一多層結構210。在一些實施例中，第一多層結構210包含至少一半導體層212、一半導體層214、一半導體層216，及一半導體層218。在一些實施例中，可藉由磊晶生長操作在第一基板200上方循序形成四個半導體層212、214、216及218。在一些實施例中，半導體層212用作一蝕刻停止層，而半導體層216用作一犧牲層，如以下描述中描述。
在一些實施例中，第一多層結構210之蝕刻停止層212包含一第一半導體材料及不同於第一半導體材料之一第二半導體材料。在一些實施例中，第二半導體材料之一晶格常數不同於第一半導體材料之晶格常數。例如，第二半導體材料之一晶格常數可大於第一半導體材料之晶格常數。在一些實施例中，第一半導體材料包含矽(Si)，且第二半導體材料包含鍺(Ge)。在此等實施例中，蝕刻停止層212可包含SiGe。在一些實施例中，蝕刻停止層212中之一Ge濃度可介於約15%與約35%之間，但本揭露不限於此。在一些比較性方法中，當Ge濃度小於15%時，蝕刻停止層212與覆蓋層(即，半導體層214)之間的一蝕刻選擇性減小，使得蝕刻停止層212可不適於後續蝕刻操作或移除操作。在一些替代比較性方法中，當Ge濃度大於35%時，在蝕刻停止層212與覆蓋半導體層214之間可發生不合意之差排缺陷。在一些實施例中，蝕刻停止層212可包含摻雜劑以改良蝕刻選擇性。在一些實施例中，蝕刻停止層212可包含硼(B)。在一些實施例中，蝕刻停止層212中之摻雜劑(即，硼)之濃度可介於約1E20個離子/cm3與約3E20個離子/cm3之間，但本揭露不限於此。在一些比較性方法中，當B濃度小於1E20個離子/cm3時，蝕刻選擇性減小，使得蝕刻停止層212 可不適於蝕刻操作或移除操作。在一些替代比較性方法中，當B濃度大於3E20個離子/cm3時，層212之epi品質將變差。在一些實施例中，蝕刻停止層212之一厚度介於約10奈米與約20奈米之間，但本揭露不限於此。在一些比較性方法中，當蝕刻停止層212之厚度小於約10奈米時，蝕刻停止層212可太薄而無法對下伏層(即，第一基板200)提供適當保護。在一些替代比較性方法中，當蝕刻停止層212之厚度大於約20奈米時，在一移除操作期間可需要更多製程時間。
仍然參考圖3，在一些實施例中，第一多層結構210之半導體層214包含第一半導體材料，諸如矽。在一些實施例中，半導體層214之一厚度可介於約500奈米與約1000奈米之間，但本揭露不限於此。在一些比較性方法中，當半導體層214之厚度小於約500奈米時，半導體層214太薄而無法容納在後續操作中形成之一溝槽，此將在稍後描述。在一些替代比較性方法中，當半導體層214之厚度大於1000奈米時，此厚度可導致回收操作中之額外成本，此將在稍後描述。
仍然參考圖3，在一些實施例中，第一多層結構210之犧牲層216包含第一半導體材料及第二半導體材料。例如，犧牲層216包含SiGe。在一些實施例中，犧牲層216中之一Ge濃度可介於約10%與約40%之間，但本揭露不限於此。在一些比較性實施例中，當犧牲層216之Ge濃度小於10%時，犧牲層216與下伏層(即，半導體層214)之間的一蝕刻選擇性以及犧牲層216與覆蓋層(即，半導體層218)之間的一蝕刻選擇性減小，使得犧牲層216可不適於後續蝕刻操作。在一些替代比較性方法中，當Ge濃度大於45%時，在犧牲層216與覆蓋半導體層218之間可發生不合意之差排缺陷。犧牲層216之一厚度介於約10奈米與約20奈米之間，但本揭露不 限於此。
另外，在一些實施例中，犧牲層216可包含第一半導體材料、第二半導體材料及摻雜劑。例如，犧牲層216可包含摻雜B之SiGe。犧牲層216中之一硼濃度可與蝕刻停止層212中之硼濃度相似；因此，為了簡潔起見，省略對此等細節之重複描述。
仍然參考圖3，在一些實施例中，第一多層結構210之半導體層218包含第一半導體材料，諸如矽。半導體層218之一厚度可小於半導體層214之厚度。在一些實施例中，半導體層218之厚度可介於約200奈米與約400奈米之間，但本揭露不限於此。在一些實施例中，半導體層214之厚度及半導體層218之厚度大於蝕刻停止層212之厚度及犧牲層216之厚度。
參考圖4、圖5A及圖5B，在操作103中，在第一多層結構210中形成複數個溝槽219。在一些實施例中，可使用一光微影操作在第一多層結構上方形成一圖案化遮罩層217。圖案化遮罩層217用於形成溝槽219並界定溝槽219之一寬度及位置。在一些實施例中，可執行一蝕刻操作以移除半導體層214、犧牲層216及半導體層218之部分。在一些實施例中，蝕刻操作包含一乾式蝕刻。因此，如圖5A及圖5B中展示，獲得複數個溝槽219及複數個平台220。在一些實施例中，溝槽219之一深度小於半導體層214之厚度、犧牲層216之厚度及半導體層218之厚度之一和。例如，溝槽219之深度可介於約0.5微米與約1.0微米之間，但本揭露不限於此。在一些實施例中，溝槽219之一寬度可介於約50奈米與約100奈米之間，但本揭露不限於此。在一些實施例中，溝槽219之一深寬比可大於10：1，但本揭露不限於此。在此等實施例中，溝槽219可被稱為深溝槽。
在一些實施例中，如圖5B中展示，溝槽219經配置為具有一網格圖案，使得平台220藉由溝槽219彼此分離，但本揭露不限於此。在一些實施例中，平台220之一寬度大於溝槽219之寬度。例如，平台220之寬度可介於約0.5微米與約2.0微米之間，但本揭露不限於此。在一些實施例中，第一基板200上方之平台220之一密度可大於約2E8cm-2，但本揭露不限於此。
參考圖5A，在一些實施例中，半導體層214、犧牲層216及半導體層218透過溝槽219之側壁暴露。然而，蝕刻停止層212藉由半導體層214與溝槽219之一底部分離。在一些比較性方法中，當蝕刻停止層212透過溝槽219暴露時，此暴露可導致回收操作中之額外成本，此將在以下描述中討論。
參考圖6，在操作104中，執行一橫向蝕刻以移除犧牲層216之部分。在一些實施例中，執行橫向蝕刻以移除透過溝槽219之側壁暴露之犧牲層216之部分，以在第一多層結構210中形成一凹槽221。如圖6中展示，凹槽221在犧牲層216中橫向延伸。換言之，執行橫向蝕刻以移除犧牲層216之一部分以在各平台220內形成一島狀物222。如在圖6中展示，溝槽219耦合至凹槽221。在一些實施例中，溝槽219沿一第一方向延伸而凹槽221沿不同於該第一方向之一第二方向延伸。在一些實施例中，第一方向垂直於第一基板200之一表面，且第二方向平行於第一基板200之表面。在一些實施例中，橫向蝕刻可包含在一下游電漿反應器中使用純四氟化碳(CF4)作為蝕刻氣體之一化學電漿蝕刻。在一些實施例中，橫向蝕刻可包含一鹽酸(HCl)蝕刻。在其他實施例中，橫向蝕刻可包含使用包含氫氟酸(HF)、硝酸(HNO3)及乙酸(CH3COOH)(HNA)之一化合物之一 濕式蝕刻。然而，橫向蝕刻可包含在犧牲層216與下伏/覆蓋層(諸如半導體層214及218)之間具有一蝕刻選擇性之任何其他合適化合物。
參考圖7A及圖7B，在操作105中，執行一磊晶生長操作以用一磊晶半導體材料224密封溝槽219，並在第一多層結構210中形成複數個空隙223及225。此外，同時密封凹槽221。在一些實施例中，磊晶半導體材料224可類似於半導體層214或218之材料。例如，磊晶半導體材料224可包含矽。在操作期間，磊晶半導體材料224沿透過溝槽219之側壁及底部暴露之矽表面生長。在一些實施例中，由於溝槽219之深寬比大於10：1，故溝槽219及凹槽221容易在被填充之前由磊晶半導體材料224密封。因此，如圖7A及7B中展示，在第一多層結構210中形成空隙223及225。
參考圖7A，磊晶半導體材料224形成空隙223之各者之側壁、一底部及一頂部。與空隙223不同，空隙225具有由磊晶半導體材料224及犧牲層216形成之側壁、由半導體層214形成之一底部及由磊晶半導體材料224形成之一頂部。參考圖7B，空隙223位於平台220之間並沿垂直於第一基板200之表面之第一方向延伸。不同於空隙223，各空隙225位於一平台220內並沿平行於第一基板200之表面之第二方向延伸。此外，各島狀物222由一個空隙225圍繞。在觀察到空隙223及225兩者之一平面中之空隙223及225之密度可經量測為一孔隙率。在一些實施例中，孔隙率可大於約60%。
參考圖8，在操作106中，在第一基板200或第一多層結構210上方形成一第二多層結構230。另外，在磊晶半導體材料224上方形成第二多層結構230。在一些實施例中，第二多層結構230包含一蝕刻停止 層232及一裝置層234。如圖8中展示，蝕刻停止層232位於裝置層234與磊晶半導體材料224之間。在一些實施例中，蝕刻停止層232及裝置層234兩者可藉由一磊晶生長操作形成。
在一些實施例中，第二多層結構230之蝕刻停止層232包含第一半導體材料及第二半導體材料。例如，蝕刻停止層232可包含SiGe。在一些實施例中，蝕刻停止層232中之一Ge濃度可介於約15%與約35%之間，但本揭露不限於此。在一些比較性方法中，當Ge濃度小於15%時，蝕刻停止層232與覆蓋層(即，裝置層234)之間的一蝕刻選擇性減小，使得蝕刻停止層232可不適於後續蝕刻操作或移除操作。在一些替代比較性方法中，當Ge濃度大於35%時，在蝕刻停止層232與覆蓋半導體層(即，裝置層234)之間可發生不合意之差排缺陷。在一些實施例中，蝕刻停止層232可包含摻雜劑以改良蝕刻選擇性。在一些實施例中，蝕刻停止層232包含硼。在一些實施例中，蝕刻停止層232中之摻雜劑(即，硼)之濃度可介於約1E20個離子/cm3與約3E20個離子/cm3之間，但本揭露不限於此。在一些比較性方法中，當B濃度小於1E20個離子/cm3時，蝕刻選擇性減小，使得蝕刻停止層232可不適於以下蝕刻操作或移除操作。在一些替代比較性方法中，當B濃度大於3E20個離子/cm3時，蝕刻停止層232之epi品質將變差。在一些實施例中，蝕刻停止層232之一厚度介於約10奈米與約20奈米之間，但本揭露不限於此。在一些比較性方法中，當蝕刻停止層232之厚度小於約10奈米時，蝕刻停止層232可太薄而無法對下伏層提供適當保護。在一些替代比較性方法中，當蝕刻停止層232之厚度大於約20奈米時，蝕刻停止層232之epi品質將變差。
仍然參考圖8，在一些實施例中，第二多層結構230之裝置 層234可包含第一半導體材料，諸如矽。裝置層234可(例如)支撐或容納半導體裝置、互連結構、摻雜區域及/或隔離結構。裝置層234之一厚度介於約10奈米與約200奈米之間，但本揭露不限於此。應注意，裝置層234之厚度由在裝置層234中或在裝置層234上方形成之元件判定。
參考圖9，在操作107中，接納一第二基板240。在一些實施例中，第二基板240可為一塊體半導體基板及/或一半導體晶圓。在一些實施例中，第二基板240可被稱為一載體基板或一處置基板。可在第二基板240上方形成一絕緣體層242。覆蓋第二基板240之絕緣體層242可包含氧化矽、富矽氧化物(SRO)、另一氧化物、碳化矽、氮化矽、另一介電質或前述之任何組合。絕緣體層242之一厚度可為各種不同的，只要其在第二基板240與一覆蓋層之間提供適當電絕緣。
參考圖10，在操作108中，將第一基板200上方之裝置層234接合至第二基板240上方之絕緣體層242。在一些實施例中，第二基板240可翻轉，使得絕緣體層242可接合至裝置層234。在一些實施例中，可藉由一熔融接合、一真空接合或另一接合操作來執行接合。
參考圖11，在操作109中，第一多層結構210沿空隙223及225劈裂，以將第一基板200、蝕刻停止層212、第一半導體層214及犧牲層216之一第一部分222-1(圖15中展示)與犧牲層216之一第二部分222-2(圖12中展示)、第二半導體層218、第二多層結構230、絕緣體層242及第二基板240分離。一劈裂設備可用於劈裂第一多層結構210。在一些實施例中，劈裂設備可包含一實心楔。在其他實施例中，劈裂設備可包含一流體楔，諸如一水刀。在一些實施例中，由於空隙223及225之孔隙率大於約60%，故空隙223及225用作第一多層結構210中之斷裂孔，且可由斷裂 孔形成一潛在開裂介面PCI。在劈裂期間，劈裂楔可瞄準潛在開裂介面PCI或可瞄準島狀物222。在一些實施例中，來自劈裂設備之應力可沿潛在開裂介面PCI延伸至第一多層結構210中。因此，劈裂應力可被侷限在潛在開裂介面PCI中。
如圖11中展示，在一些實施例中，在劈裂之後，更靠近第一多層結構210之第一半導體層214之島狀物222之一部分可被稱為犧牲層216之一第一部分222-1或島狀物222之一第一部分222-1，而更靠近第二多層結構230之島狀物222之一部分可被稱為犧牲層216之一第二部分222-2或島狀物222之一第二部分222-2。在一些實施例中，第一部分222-1之一厚度及第二部分222-2之一厚度可相似。在一些實施例中，第一部分222-1之厚度及第二部分222-2之厚度可不同。在一些實施例中，不同島狀物222之第一部分222-1之厚度可變化，並且不同島狀物222之第二部分222-2之厚度亦可歸因於劈裂應力而變化。
參考圖12，在劈裂之後，第二基板240、絕緣體層242、第二多層結構230、第二半導體層218及犧牲層216之第二部分222-2被翻轉。在一些實施例中，犧牲層216之第二部分222-2及磊晶半導體材料224之部分可從第二半導體層218之一表面突出，如圖12中展示。
參考圖13及圖14，在操作110中，移除第二半導體層218、犧牲層216之第二部分222-2、磊晶半導體材料224及蝕刻停止層232以暴露裝置層234。在一些實施例中，執行一蝕刻操作以移除第二半導體層218、犧牲層216之第二部分222-2及磊晶半導體材料224。在一些實施例中，蝕刻操作包含一濕式蝕刻。在一些實施例中，濕式蝕刻使用四甲基氫氧化銨(TMAH)，但本揭露不限於此。在蝕刻停止層232上之TMAH之一 蝕刻速率可小於10埃/分鐘。如上文提及，蝕刻停止層232包含摻雜硼之矽鍺。因為Ge濃度大於約15%，且B濃度大於約1E20個離子/cm3，故蝕刻停止層232與其他層(即，第二半導體層218、犧牲層216及磊晶半導體材料224)之間的一蝕刻比小於1：100。因此，在移除覆蓋蝕刻停止層232之層期間，可保護下伏於蝕刻停止層232之裝置層234免受蝕刻操作。因此，蝕刻停止層232在蝕刻操作之後暴露，如圖13中展示。另外，可使用蝕刻停止層232上之一蝕刻速率等於或小於10埃/分鐘之蝕刻劑。
參考圖14，在操作110中，移除蝕刻停止層232以暴露裝置層234。在一些實施例中，蝕刻停止層232之移除可包含一平坦化操作。在其他實施例中，蝕刻停止層232之移除可包含一蝕刻操作。因此，獲得包含第二基板240、絕緣體層242及裝置層234之一SOI基板250。另外，支撐絕緣體層242及裝置層234之第二基板240可被稱為一載體基板。
在一些實施例中，可執行一退火。退火可減少差排缺陷並因此平滑化裝置層234之一表面。在一些實施例中，退火之一溫度可大於約1000℃，且退火之一持續時間可長於約2小時，但本揭露不限於此。
參考圖15至圖17，在一些實施例中，可對第一基板200、蝕刻停止層212、半導體層214、與上述層分離之磊晶半導體材料224之部分及犧牲層216之第一部分222-1(如圖15中展示)執行回收操作。
參考圖16，在一些實施例中，可執行一蝕刻操作以移除犧牲層216之第一部分222-1、磊晶半導體材料224及半導體層214。在一些實施例中，蝕刻操作包含一濕式蝕刻。在一些實施例中，濕式蝕刻使用TMAH，但本揭露不限於此。如上文提及，在蝕刻停止層212上之TMAH之一蝕刻速率可小於10埃/分鐘。亦如上文提及，蝕刻停止層212包含摻雜 硼之矽鍺。因為Ge濃度大於約15%，且B濃度大於約1E20個離子/cm3，故蝕刻停止層212與其他層(即，半導體層214、犧牲層216及磊晶半導體材料224)之間的一蝕刻比小於1：100。因此，在移除覆蓋蝕刻停止層212之層期間，可保護下伏於蝕刻停止層212之第一基板200免受蝕刻操作。因此，蝕刻停止層212在蝕刻操作之後暴露，如圖16中展示。另外，可使用蝕刻停止層212上之一蝕刻速率等於或小於10埃/分鐘之蝕刻劑。
參考圖17，移除蝕刻停止層212以暴露第一基板200。在一些實施例中，蝕刻停止層212之移除可包含一平坦化操作。在其他實施例中，蝕刻停止層212之移除可包含一蝕刻操作。因此，可在回收操作之後再次使用第一基板200。例如，可在第一基板200上方形成另一第一多層結構210，以便製造另一SOI基板。另外，第一基板200因此被稱為一回收基板。
應注意，根據該方法，裝置層234可藉由磊晶生長操作形成。因為磊晶生長操作不經受與用於形成裝置層234之其他方法(例如，使用離子植入形成裝置層之方法)相關聯的厚度限制，故裝置層234可形成為具有各種厚度。此外，由於裝置層234接合至絕緣體層242，故裝置層234之形成不受絕緣體層242之厚度影響。因此，絕緣體層242可形成為具有各種厚度。
根據用於形成SOI基板之方法，提供包含磊晶生長之半導體層之第一多層結構。在第一多層結構中，包含SiGe及B之半導體層用作蝕刻停止層，而包含SiGe之半導體層用作一犧牲層。在由第一多層結構提供之一位置中形成溝槽及凹槽。方法進一步提供一磊晶半導體層以密封溝槽及凹槽，且因此獲得空隙。此外，提供包含磊晶生長之半導體層之一 第二多層結構。在第二多層結構中，包含SiGe與B之半導體層亦用作一蝕刻停止層，而包含Si之半導體層用作一裝置層。如上文提及，空隙之孔隙率製作一潛在開裂介面。因此，在第二基板、絕緣體層及裝置層從第一基板之劈裂中引發之應力可被侷限為沿開裂介面。另外，可減小表面粗糙度，因此有助於簡化後續移除及/或回收操作。此外，蝕刻停止層在覆蓋層之移除期間提供適當保護。因此，裝置層由蝕刻停止層保護，並且裝置層因此經適當地準備用於後續半導體製造操作。回收基板可由蝕刻停止層保護，且因此可減小回收基板之消耗，可增加一回收速率並可減小操作成本。
在一些實施例中，提供一種用於形成一SOI基板之方法。該方法包含以下操作。接納一第一基板。在該第一基板上方形成一第一多層結構。在一些實施例中，第一多層結構包含一第一蝕刻停止層、第一蝕刻停止層上方之一第一半導體層、第一半導體層上方之一第二半導體層以及第一半導體層與第二半導體層之間的一犧牲層。在第一多層結構中形成複數個溝槽。在一些實施例中，透過溝槽之側壁暴露第一半導體層、第二半導體層及犧牲層。執行一橫向蝕刻以移除犧牲層之部分。執行一磊晶生長操作以用一第一半導體材料密封溝槽，並且在第一多層結構中形成複數個空隙。在該第一基板上方形成一第二多層結構。在一些實施例中，第二多層結構包含一第二蝕刻停止層及第二蝕刻停止層上方之一裝置層。接納一第二基板。在一些實施例中，在第二基板上方形成一絕緣體層。將第一基板上方之裝置層接合至第二基板上方之絕緣體層。沿空隙劈裂第一多層結構，以將第一基板、第一蝕刻停止層、第一半導體層及犧牲層之一第一部分與犧牲層之一第二部分、第二半導體層、第二多層結構、絕緣體層及 第二基板分離。移除第二半導體層、犧牲層之第二部分及第二蝕刻停止層以暴露裝置層。
在一些實施例中，提供一種用於形成一SOI基板之方法。該方法包含以下操作。接納一回收基板。在一些實施例中，在回收基板上形成一第一多層結構。在第一多層結構中形成一溝槽。執行一橫向蝕刻以移除溝槽之側壁之部分以在第一多層結構中形成一凹槽。溝槽及凹槽用一磊晶層密封，並且在第一多層結構中形成一潛在開裂介面。在該第一多層結構上方形成一第二多層結構。在一些實施例中，第二多層結構包含至少一裝置層。接納一載體基板。在一些實施例中，在載體基板上方形成一絕緣體層。將回收基板上方之裝置層接合至載體基板上方之絕緣體層。沿潛在開裂介面劈裂第一多層結構，以將回收基板與第二多層結構、絕緣體層及載體基板分離。暴露裝置層。
在一些實施例中，提供一種用於形成一SOI基板之方法。該方法包含以下操作。接納一基板。在基板上方循序形成一第一半導體層、一第二半導體層、一第三半導體層及一第四半導體層。移除第二半導體層、第三半導體層及第四半導體層之部分，以在基板上形成藉由複數個溝槽彼此分離之複數個平台。執行一橫向蝕刻以移除第三半導體層之一部分，並且在各平台內之第二半導體層與第四半導體層之間形成一島狀物。執行一磊晶生長操作以用一半導體材料密封溝槽，並且形成一第一空隙及一第二空隙。在一些實施例中，第一空隙沿一第一方向延伸而第二空隙沿不同於該第一方向之一第二方向延伸。
前文概述若干實施例之特徵，使得熟習此項技術者可更佳理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作 為設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應認識到，此等等效構造並不脫離本揭露之精神及範疇，且其等可在不脫離本揭露之精神及範疇之情況下在本文中作出各種改變、替代及更改。
10:方法
101:操作
102:操作
103:操作
104:操作
105:操作
106:操作
107:操作
108:操作
109:操作
110:操作

Claims (10)

  1. 一種用於形成一絕緣體上半導體(SOI)基板之方法，其包括：接納一第一基板；在該第一基板上方形成一第一多層結構，其中該第一多層結構包括一第一蝕刻停止層、該第一蝕刻停止層上方之一第一半導體層、該第一半導體層上方之一第二半導體層以及該第一半導體層與該第二半導體層之間的一犧牲層；在該第一多層結構中形成複數個溝槽，其中透過該等溝槽之側壁暴露該第一半導體層、該第二半導體層及該犧牲層；執行一橫向蝕刻以移除該犧牲層之部分；執行一磊晶生長操作以用一第一半導體材料密封該等溝槽，並且在該第一多層結構中形成複數個空隙；在該第一基板上方形成一第二多層結構，其中該第二多層結構包括一第二蝕刻停止層及該第二蝕刻停止層上方之一裝置層；接納一第二基板，其中在該第二基板上方形成一絕緣體層；將該第一基板上方之該裝置層接合至該第二基板上方之該絕緣體層；沿該等空隙劈裂該第一多層結構，以將該第一基板、該第一蝕刻停止層、該第一半導體層及該犧牲層之一第一部分與該犧牲層之一第二部分、該第二半導體層、該第二多層結構、該絕緣體層及該第二基板分離；及移除該第二半導體層、該犧牲層之該第二部分及該第二蝕刻停止層 以暴露該裝置層。
  2. 如請求項1之一種用於形成一絕緣體上半導體基板之方法，其中該第一半導體層、該第二半導體層及該裝置層包括該第一半導體材料。
  3. 如請求項1之一種用於形成一絕緣體上半導體基板之方法，其中該第一蝕刻停止層、該犧牲層及該第二蝕刻停止層包括該第一半導體材料及一第二半導體材料，且該第二半導體材料不同於該第一半導體材料。
  4. 如請求項1之一種用於形成一絕緣體上半導體基板之方法，其中該第一半導體層之一厚度及該第二半導體層之一厚度大於該蝕刻停止層之一厚度及該犧牲層之一厚度。
  5. 一種用於形成一SOI基板之方法，其包括：接納一回收基板，其中在該回收基板上方形成一第一多層結構；在該第一多層結構中形成一溝槽；執行一橫向蝕刻以移除該溝槽之側壁之部分以在該第一多層結構中形成一凹槽；用一磊晶層密封該溝槽及該凹槽，以在該第一多層結構中形成一潛在開裂介面；在該第一多層結構上方形成一第二多層結構，其中該第二多層結構包括至少一裝置層；接納一載體基板，其中在該載體基板上方形成一絕緣體層； 將該回收基板上方之該裝置層接合至該載體基板上方之該絕緣體層；沿該潛在開裂介面劈裂該第一多層結構，以將該回收基板與該第二多層結構、該絕緣體層及該載體基板分離；及暴露該裝置層。
  6. 如請求項5之一種用於形成一SOI基板之方法，其中該第二多層結構進一步包括一第二蝕刻停止層，且該第二蝕刻停止層位於該裝置層與該磊晶層之間。
  7. 如請求項6之一種用於形成一SOI基板之方法，其中該裝置層之該暴露進一步包括：執行一濕式蝕刻以移除該第一多層結構及該磊晶層以暴露該第二蝕刻停止層；及移除該第二蝕刻停止層以暴露該裝置層。
  8. 一種用於形成一SOI基板之方法，其包括：接納一基板；在該基板上方循序形成一第一半導體層、一第二半導體層、一第三半導體層及一第四半導體層；移除該第二半導體層、該第三半導體層及該第四半導體層之部分，以在該基板上方形成藉由複數個溝槽彼此分離之複數個平台；執行一橫向蝕刻以移除該第三半導體層之一部分，以在各平台內之 該第二半導體層與該第四半導體層之間形成一島狀物；及執行一磊晶生長操作以用一半導體材料密封該溝槽並形成沿一第一方向延伸之一第一空隙及沿與該第一方向不同之一第二方向延伸之一第二空隙。
  9. 如請求項8之一種用於形成一SOI基板之方法，其中該第一方向垂直於該基板之一表面，且該第二方向平行於該基板之該表面。
  10. 如請求項8之一種用於形成一SOI基板之方法，其進一步包括：在該溝槽之該密封之後，在該基板上方形成一蝕刻停止層；及在該蝕刻停止層上方形成一裝置層。
TW111113510A 2021-08-30 2022-04-08 用於形成絕緣體上半導體基板的方法 TWI819560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,370 2021-08-30
US17/461,370 US12002813B2 (en) 2021-08-30 2021-08-30 Method for forming semiconductor-on-insulator (SOI) substrate by cleaving a multilayer structure along voids to separate a substrate

Publications (2)

Publication Number Publication Date
TW202309986A TW202309986A (zh) 2023-03-01
TWI819560B true TWI819560B (zh) 2023-10-21

Family

ID=84736863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113510A TWI819560B (zh) 2021-08-30 2022-04-08 用於形成絕緣體上半導體基板的方法

Country Status (3)

Country Link
US (2) US12002813B2 (zh)
CN (1) CN115565932A (zh)
TW (1) TWI819560B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050901A2 (en) * 1999-04-30 2000-11-08 Canon Kabushiki Kaisha Method of separating composite member and process for producing thin film
JP2004265914A (ja) * 2003-02-05 2004-09-24 Tadahiro Omi 半導体基板の製造方法
US20180035934A1 (en) * 2016-08-08 2018-02-08 New York University Systems and methods for in vivo detection of electrophysiological and electrochemical signals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638141B1 (en) * 2004-09-16 2007-11-14 STMicroelectronics S.r.l. Process for manufacturing composite wafers of semiconductor material by layer transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050901A2 (en) * 1999-04-30 2000-11-08 Canon Kabushiki Kaisha Method of separating composite member and process for producing thin film
JP2004265914A (ja) * 2003-02-05 2004-09-24 Tadahiro Omi 半導体基板の製造方法
US20180035934A1 (en) * 2016-08-08 2018-02-08 New York University Systems and methods for in vivo detection of electrophysiological and electrochemical signals

Also Published As

Publication number Publication date
US20240282775A1 (en) 2024-08-22
TW202309986A (zh) 2023-03-01
CN115565932A (zh) 2023-01-03
US12002813B2 (en) 2024-06-04
US20230066574A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US6319333B1 (en) Silicon-on-insulator islands
US6524929B1 (en) Method for shallow trench isolation using passivation material for trench bottom liner
JP4466668B2 (ja) 半導体装置の製造方法
CN101459115A (zh) 浅沟槽隔离结构的制造方法
US8383489B2 (en) SOI wafer and method for forming the same
US20140273480A1 (en) Method for producing a substrate provided with edge protection
US20150087133A1 (en) Wafer processing
CN101770974A (zh) 浅沟槽隔离结构的制造方法
JP2009010040A (ja) 半導体装置の製造方法
US8507332B2 (en) Method for manufacturing components
CN101013708A (zh) 半导体装置及半导体装置的制造方法
US20110147881A1 (en) Hybrid substrate with improved isolation and simplified method for producing a hybrid substrate
TWI819560B (zh) 用於形成絕緣體上半導體基板的方法
CN101312148A (zh) 浅沟渠隔离结构及浮置栅极的制作方法
US7541258B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
US9048286B2 (en) Substrate for integrated circuit and method for forming the same
US11610808B2 (en) Semiconductor wafer with low defect count and method for manufacturing thereof
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof
JP2007012697A (ja) 半導体素子の製造方法
US8765575B2 (en) Shallow trench forming method
US20050070089A1 (en) Method for manufacturing a semiconductor device
CN109148354B (zh) 半导体结构及其形成方法
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법