KR20040004524A - 수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인ｄｒａｍ - Google Patents

수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인ｄｒａｍ Download PDF

Info

Publication number
KR20040004524A
KR20040004524A KR10-2003-7010480A KR20037010480A KR20040004524A KR 20040004524 A KR20040004524 A KR 20040004524A KR 20037010480 A KR20037010480 A KR 20037010480A KR 20040004524 A KR20040004524 A KR 20040004524A
Authority
KR
South Korea
Prior art keywords
single crystal
forming
vertical
pillars
contact layer
Prior art date
Application number
KR10-2003-7010480A
Other languages
English (en)
Other versions
KR100594524B1 (ko
Inventor
레오나드 포베스
키에 와이. 안
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20040004524A publication Critical patent/KR20040004524A/ko
Application granted granted Critical
Publication of KR100594524B1 publication Critical patent/KR100594524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Abstract

접힌 비트라인 DRAM 장치가 제공된다. 접힌 비트라인 DRAM 장치는 메모리 셀들의 어레이를 포함한다. 메모리 셀들의 어레이에서 각각의 메모리 셀은 반도체 기판으로부터 외부로 연장하는 기둥을 포함한다. 각각의 기둥은 단결정 제1 접촉층 및 산화물층에 의해 분리되는 단결정 제2 접촉층을 포함한다. 단결정 수직 트랜지스터는 기둥의 로우 내부에 상기 기둥의 교대하는 측면을 따라 형성된다. 상기 단결정 수직 트랜지스터는 상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역, 상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역, 및 상기 산화물층에 대향하며 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디 영역을 포함한다. 복수개의 매립 비트라인들은 단결정 반도체 재료로 형성되며, 메모리 셀들의 어레이 내에서 칼럼 인접 기둥들의 제1 접촉층에 상호접속하기 위해서 상기 어레이 메모리 셀들 내의 기둥들 아래에 배치된다. 또한, 복수개의 워드라인들이 포함된다. 각각의 워드라인은, 트렌치에 인접하는 단결정 수직 트랜지스터의 교대하는 바디 영역에 어드레싱하기 위하여, 상기 기둥들의 로우 사이에 트렌치 내의 복수개의 매립 비트라인에 수직 배치된다.

Description

수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인 ＤＲＡＭ{FOLDED BIT LINE DRAM WITH VERTICAL ULTRA-THIN BODY TRANSISTORS}
발명의 분야
본 발명은 집적회로에 관한 것으로서, 특히, 초박형 바디 트랜지스터를 갖는 접힌 비트라인 DRAM에 관한 것이다.
발명의 배경
반도체 메모리, 예를 들어, 다이내믹 랜덤 액세스 메모리(DRAM)는 데이터 저장용으로 컴퓨터 시스템에서 널리 사용된다. DRAM 메모리 셀은 통상 액세스 전계효과 트랜지스터(FET)와 스토리지 커패시터를 포함한다. 그 액세스 FET는, 판독 및 기입 동작시, 스토리지 커패시터로/로부터의 데이터 전하의 전송을 할 수 있게 한다. 스토리지 커패시터 상의 데이터 전하는 리프레시 동작 동안 주기적으로 리프레시된다.
통상, 메모리 밀도는 제조시에 사용되는 리소그라피 공정에 의해 부과되는 최소의 리소그라피 형상크기(F)에 의해 제한된다. 예를 들어, 256 메가비트의 데이터를 저장할 수 있는 현 세대의 고밀도 다이내믹 랜덤 액세스 메모리(DRAM)는, 데이터 비트당 8F2의 영역을 요구한다. 당업계에서는, 데이터 스토리지 용량을 더욱 늘리고 제조비를 낮추기 위해서 훨씬 높은 밀도의 메모리를 제공하는 것이 필요하다. 반도체 메모리의 데이터 스토리지 용량을 증가시키는 것은 각 메모리 셀의 액세스 FET와 스토리지 커패시터의 크기의 감소를 요구한다. 그러나, 예를 들어, 서브임계치 누설 전류 및 알파 입자 유도 소프트 에러(alpha-particle induced soft errors) 등과 같은 다른 인자들은 보다 큰 스토리지 커패시터가 사용되는 것을 요구한다. 따라서, 당업계에서는, 누설 전류와 소프트 에러에 대한 충분한 면역을 제공하는 스토리지 커패시터의 사용할 수 있으면서 메모리 밀도를 증가시키는 것이 필요하다. 또한, 보다 광범위한 집적회로 분야에서 밀도있는 구조 및 제조 기술에 대한 요구가 있다.
밀도 요건이 기가비트 DRAM 이상에서 더욱더 높아짐에 따라서, 셀 영역을 최소화하는 것이 보다 중요시되고 있다. 하나의 가능한 DRAM 구조가 접힌 비트라인(folded bit line)구조이다.
그러나, 채널 길이가 0.1 마이크론, 100㎚, 즉 1000Å 미만일 경우인 디프 (deep) 서브마이크론 영역으로의 MOSFET 기술의 연속적인 스케일링은, 종래 트랜지스터 구조에서 상당한 문제점들을 야기한다. 도 1에 도시된 바와 같이, 접합 깊이(junction depth)는 1000Å의 채널 길이보다 훨씬 적어야 하며, 이는 수백 옹스트롱의 접합 길이를 의미한다. 이러한 얕은 접합은 종래의 주입 및 확산 기술에 의하여는 형성되기 어렵다. 극단적으로 높은 레벨의 채널 도핑이, 드레인 유도 장벽 낮춤(drain induced barrier lowering), 임계치 전압 롤 오프(threshold voltage roll off), 및 서브 임계치 전도(sub-threshold conduction)과 같은 단채널 효과(short-channel effect)를 억압하는데 요구된다. 특히, 서브 임계치 전도은 커패시터 셀 상의 전하 스토리지 보류 시간(charge storage retention time)이 줄어듦에 따라서 DRAM 기술에서 문제성이 있다. 이들 극단적으로 높은 도핑 레벨은 누설이 증가되어 캐리어 이동성을 감소시킨다. 따라서, 성능을 향상시키기 위하여 채널을 짧게 하는 것은 보다 낮은 캐리어 이동성에 의해 방해된다.
따라서, 당업계에서는, 드레인 유도 장벽 낮춤, 임계치 전압 롤 오프, 및 서브 임계치 전도, 누설 증가와 캐리어 이동성 감소와 같은 단채널 효과의 악성 효과를 방지하면서 개선된 메모리 밀도를 제공하는 것이 필요하다. 동시에, 전하 스토리지 보류 시간은 유지되어야 한다.
발명의 요약
반도체 메모리에 있어서의 상술한 문제점과 다른 문제점들이 본 발명에 의해 해결되며, 후술하는 명세서를 숙지함으로써 이해될 것이다. 다른 트랜지스터 치수가 스케일 다운(scale down)됨에 따라서 표면 공간전하 영역(surface space charge region)이 스케일 다운되는 초박형 바디를 갖는 트랜지스터, 또는 트랜지스터에 대한 시스템 및 방법이 제공된다.
본 발명의 일 구현예에서, 접힌 비트라인 DRAM 장치가 제공된다. 접힌 비트라인 DRAM 장치는 메모리 셀들의 어레이를 포함한다. 메모리 셀들의 어레이 내의 각각의 메모리 셀은 반도체 기판으로부터 외부로 연장하는 기둥을 포함한다. 각각의 기둥은 단결정 제1 접촉층 및 산화물층에 의해 분리되는 단결정 제2 접촉층을 포함한다. 단결정 수직 트랜지스터는 기둥의 로우 내에서 기둥의 교대하는 측면에 따라 형성된다. 그 단결정 수직 트랜지스터는, 제1 접촉층과 결합하는 초박형 단결정 수직 제1 소스/드레인 영역 및 제2 접촉층과 결합하는 초박형 단결정 수직 제2 소스/드레인 영역, 산화물층에 대향하며 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디 영역, 및 수직 바디 영역에 대향하며 산화막에 의하여 상기 수직 바디 영역으로부터 분리되는 게이트를 포함한다. 복수개의 매립 비트라인은 단결정 반도체 재료로 형성되며, 메모리 셀들의 어레이 내에서 칼럼 인접 기둥들(column adjacent pillars)의 제1 접촉층과 상호접속하기 위해서, 어레이 메모리 셀들에서의 기둥 아래에 배치된다. 또한, 복수개의 워드라인들이 포함된다. 각각의 워드라인은 트렌치에 인접하는 단결정 수직 트랜지스터의 게이트에 어드레싱하기 위하여 기둥들의 로우 사이의 트렌치 내의 복수개의 매립 비트라인에 수직 배치된다.
또한, 본 발명은, 접힌 비트라인 DRAM 장치의 제조 방법을 제공한다. 그 방법은 로우과 칼럼으로 형성되는 메모리 셀들의 어레이를 형성하는 단계를 포함한다. 각각의 메모리 셀을 형성하는 것은 반도체 기판으로부터 외부로 연장하는 기둥을 형성하는 단계를 포함한다. 각각의 기둥을 형성하는 것은, 제1 도전형의 단결정 제1 접촉층을 형성하는 것과 산화물층에 의해 수직 분리되는 제1 도전형의 단결정 제2 접촉층을 형성하는 단계를 포함한다. 각각의 메모리 셀을 형성하는 것은, 기둥의 로우 내에서 그 기둥의 교대하는 측면을 따라 단결정 수직 트랜지스터를 형성하는 단계를 포함한다. 본 발명의 교시에 따르면, 각각의 단결정 수직 트랜지스터를 형성하는 것은, 기둥 상부에 제2 도전형의 저농도로 도핑된 폴리실리콘층을 증착하고 제2 도전형의 폴리실리콘을 기둥의 측벽 상에서만 남도록 방향성 에칭하는 단계를 포함한다. 각각의 단결정 수직 트랜지스터를 형성하는 것은, 제2 도전형의 저농도로 도핑된 폴리실리콘층이 재결정화하고 측면의 에피택셜 고체상태 재성장이 수직으로 발생하도록 어닐링하여, 제2 도전형의 단결정 수직방향(vertically oriented) 재료를 형성되게 하는 단계를 포함한다. 또한, 그 어닐링은 제1 도전형의 단결정 제1 및 제2 접촉층이 제2 타입의 저농도로 도핑된 폴리실리콘층으로 제1 도전형의 단결정 재료의 성장에 시드(seed)하게 하여, 제2 도전형의 이제는 단결정 수직방향인 재료에 의해 분리된 제1 도전형의 수직방향 제1 및 제2 소스/드레인 영역들을 형성하게 한다.
접힌 비트라인 DRAM 장치를 형성하는 것은, 단결정 반도체 재료로 형성되고 메모리 셀들의 어레이에서 기둥들 하부에 배치되는 복수개의 매립 비트라인을 형성하는 것을 더 포함한다. 복수개의 매립 미트라인을 형성하는 것은, 메모리 셀들의 어레이에서 칼럼 인접 기둥들의 제1 접촉층을 결합하는 단계를 포함한다. 그 방법은, 복수개의 워드라인을 형성하는 단계를 포함한다. 본 발명의 교시에 따르면, 복수개의 워드라인을 형성하는 것은, 트렌치에 인접하는 단결정 수직 트랜지스터의 교대하는 바디 영역을 어드레싱하기 위하여, 기둥의 로우 사이의 트렌치에서 복수개의 매립 비트라인에 수직배치되는 각각의 워드라인을 형성하는 단계를 포함한다.
본 발명의 이들 및 다른 구현예, 양태, 이점 및 특징은 후술하는 설명에서 일부 기술되며, 본 발명의 실시에 의해 또는 후술하는 본 발명의 설명 및 참조되는 도면을 참조함으로써, 일부분이 당업자에게 명확하게 될 것이다. 본 발명의 양태, 이점, 및 특징들은 첨부된 청구범위에서 특히 지적되는 구현성, 절차, 및 조합에의해 실현되고 획득된다.
도면의 간단한 설명
도 1은, 채널 길이가 0.1마이크론, 100㎚, 즉 1000Å인 경우인 디프 서브마이크론 영역까지 연속적인 스케일링이 행해질 때 이러한 종래의 MOSFET의 단점을 나타내는 종래의 MOSFET 트랜지스터를 도시한 도면이다.
도 2a는 본 발명의 교시에 따라서 수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인 DRAM의 일 구현예을 일반적으로 나타내는 도면이다.
도 2b는 본 발명의 교시에 따라서 기둥의 대향 측면 상에 형성되는 수직 초박형 바디 트랜지스터당 단일 워드라인/게이트를 구비하여 실시된 접힌 비트라인 구조에 대한 본 발명의 일 구현예를 나타내는 도면이다.
도 3은 본 발명의 교시에 따라서 기둥의 측면을 따라 형성된 수직 초박형 바디 트랜지스터를 나타내는 도면이다.
도 4a는 본 발명에 따른 접힌 비트라인 부위의 일 구현예를 일반적으로 나타내는 투시도이다.
도 4b는 초박형 단결정 수직 트랜지스터를 포함하여 기둥을 일반적으로 나타내는 도 4a의 정면도이다.
도 4c는 본 발명에 따른 접힌 비트라인 메모리 어레이 부위의 다른 구현예를 나타내는 투시도이다.
도 4d는 본 발명의 교시에 따라서 초박형 단결정 수직 트랜지스터를 포함하는 기둥들을 일반적으로 나타내는 도 4c의 절단선 4D-4D에 따라 취해진 단면도이다.
도 5a 내지 도 5c는 본 발명의 교시에 따라서 접힌 비트라인 DRAM을 형성하는 일부로서, 그 측면을 따라 수직 초박형 바디 트랜지스터들이 추후에 형성되는 기둥들을 형성하기 위한 초기 공정순서를 나타내는 도면이다.
도 6a 내지 도 6c는, 도 5a 내지 도 5c에 관련하여 기재된 상기 기술들이 벌크 CMOS 기술 또는 실리콘 온 절연체(SOI) 기술을 사용하여 구현될 수 있는 있음을 나타내는 도면이다.
도 7a 내지 도 7d는, 기둥들의 측면을 따라 수직 초박형 바디 트랜지스터를 형성하기 위해서 도 5a 내지 도 6c에 제공된 기둥 형성 구현예로부터의 공정 순서 진행을 나타내는 도면이다.
도 8a 내지 도 8c는, 본 발명에 관련하여, 여기서 수평 대체 게이트(horizontal replacement gate)로서 지칭되는, 수평 게이트 구조의 구현예를 형성하기 위한 공정순서를 나타내는 도면이다.
도 9a 내지 도 9d는, 본 발명에 관련하여, 수직 게이트 구조의 구현예를 형성하기 위한 공정 순서를 나타내는 도면이다.
바람직한 구현예들의 설명
본 발명의 상세한 설명에서, 본 발명이 실시되는 특정 구현예의 실례로서 도시되며, 이 부위를 이루는 첨부도면을 참조한다. 구현예들은 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 본 발명의 양태를 설명하기 위함이다. 다른 구현예들이 이용될 수 있으며 본 발명의 범위를 벗어나지 않으면서 변경이 행해질 수있다. 후술하는 설명에서, 웨이퍼와 기판이라는 용어는, 그 위에 집적회로가 형성되는 임의의 구조, 또한, 집적회로 제조의 여러 단계 동안의 이러한 구조를 통상 지칭하는데 교환적으로 사용된다. 두 용어들은 모두, 도핑된 그리고 도핑되지 않은 반도체, 반도체 또는 절연재를 지지하는 반도체의 에피택셜층, 이러한 층들의 조합 뿐만 아니라 당업계에 알려진 다른 구조를 포함한다. 후술하는 상세한 설명은 제한적 의미로서 취해진 것이 아니며, 본 발명의 범위는 첨부된 청구 범위에 의해서만 한정된다.
도 2a는 본 발명의 교시에 따라서 수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인 DRAM의 일 구현예를 일반적으로 도시하는 도면이다. 일반적으로, 도 2a는 본 발명에 의해 제공되는 메모리 셀들의 어레이를 통합하는 반도체 메모리 장치 등의 집적회로(200)를 도시한다. 도 2a에 도시된 바와 같이, 회로(200)는 210A와 210B와 같은 메모리 셀 어레이들(210)을 포함한다. 각각의 어레이(210)는 M 로우과 N 칼럼의 메모리 셀들(212)을 포함한다.
도 2a의 구현예에서, 각각의 메모리 셀은 n채널 셀 액세스 전계효과 트랜지스터(FET;230)와 같은 전송 장치를 포함한다. 보다 상세하게는, 액세스 FET(230)은, 그 액세스 FET(230)의 제1 및 제2 소스/드레인 단자 사이에 전도성을 제어하기 위하여 적어도 하나의 게이트를 포함하지만 2개의 게이트를 포함할 수도 있다.
액세스 FET(230)은 제2 소스/드레인 단자에서 스토리지 커패시터(232)의 스토리지 노드에 결합된다. 스토리지 커패시터(232)의 다른 단자는 접지 전압(VSS)과 같은 기준 전압에 결합된다. 각각의 M 로우는, 액세스 FET(230)의 제1 게이트에 결합되는 워드라인 WL0, WL1...WLm들 중의 하나를 포함하며, 이들은 교대하는 로우 인접 액세스 FET(230)에서 제1 게이트로서 동작하거나 이에 결합된다. 도 2a에 도시된 구현예에서, 각각의 M 로우는, 메모리 셀(212)에서 액세스 FET(230)의 제2 게이트에 결합되는 워드라인 RO, R2...Rm-1,Rm들 중의 하나를 포함한다. 당업자는 본 개시를 숙독함으로써 액세스 FET(230) 당 2개의 워드라인은 본 발명을 실시하는데 요구되지 않으며, 그의 일 구현예를 나타내는 것임을 인식할 것이다. 본 발명은 액세스 FET(230) 당 단일 워드라인/게이트를 구비하여 실시될 수 있으며, 이는 도 2B에 나타낸다. 본 발명은 단지 이에 한정되지는 않는다. 워드라인이라는 용어는 액세스 FET(230)의 제1 및 제2 소스/드레인 단자 사이의 전도성을 제어하기 위한 임의의 상호접속 라인을 포함한다. 본 발명의 교시에 따라서, 그리고, 아래에서 보다 상세히 설명되는 바와 같이, 액세스 FET(230)은 수직 초박형 바디 트랜지스터를 포함한다.
각각의 N 칼럼은, 비트라인 BL0, BL1, BLn-1, BLn들 중 하나를 포함한다. 비트라인 BL0 내지 BLn은 메모리 셀(212)로/로부터 데이터를 판독하고 기입하는데 사용된다. 워드라인 WL0 내지 WLm과 R0 내지 Rm은 액세스 FET(230)을 활성화시켜 판독 또는 기입될 특정 로우의 메모리 셀들(212)을 액세스하는데 사용된다. 도 2a와 도 2b에 도시된 바와 같이, 어드레싱 회로(addressing circuitry)가 또한 포함된다. 예를 들어, 어드레스 버퍼(214)는 칼럼 디코더(218)를 제어하며, 이는 또한, 비트라인 BL0 내지 BLn에 결합되는 입출력 회로와 센싱 증폭기를 포함한다. 어드레스 버퍼(214)는 또한 로우 디코더(216)를 제어한다. 로우 디코더(216)와 칼럼 디코더(218)는, 판독 및 기입 동작시 어드레스 라인(220) 상에 제공되는 어드레스 신호에 응답하여 메모리 셀들(212)을 선택적으로 액세스한다. 통상, 어드레스 신호는 마이크로프로세서 또는 다른 메모리 제어기 등과 같은 외부 제어기에 의해 제공된다. 각각의 메모리 셀들(212)은 실질적으로 동일한 구조를 가지며, 이에 따라, 단지 하나의 메모리 셀(212) 만이 여기서 기술된다. 이는 도 3에 관련하여 보다 상세하게 기술된다.
일예의 동작 모드에서, 회로(200)는 어드레스 버퍼(214)에서 특정 메모리 셀 (212)의 어드레스를 수신한다. 어드레스 버퍼(214)는 로우 디코더(216)에 특정 메모리 셀(212)의 워드 라인 WL0 내지 WLm 들 중 하나를 식별시킨다. 로우 디코더(216)는, 특정 워드라인 WL0 내지 WLm을 선택적으로 활성화시켜서 선택된 워드 라인 WL0 내지 WLm 에 접속되는 각각의 메모리 셀(212)의 액세스 FET(230)을 활성화시킨다. 칼럼 디코더(218)는 특정 어드레싱된 메모리 셀(212)의 비트 라인들 BL0 내지 BLn 중의 하나를 선택한다. 기입 동작시, 입출력 회로에 의해 수신된 데이터는 비트라인 BL0 내지 BLn 중 하나에 결합되며, 액세스 FET(230)을 통하여, 선택된 메모리 셀(212)의 스토리지 커패시터를 충진 또는 방전시켜 이진 데이터를 나타낸다. 판독 동작에 있어서, 스토리지 커패시터(232) 상의 전하에 의해 나타낸 바와 같이, 선택된 메모리 셀(212) 내에 저장된 데이터는 비트라인 BL0 내지 BLn 중 하나에 결합되어, 증폭되며, 대응 전압 레벨이 입출력 회로에 제공된다.
본 발명의 일 양태에 따라서, 액세스 FET(230)의 제1 및 제2 게이트들 각각은, 후술하는 바와 같이, 제1 및 제2 소스/드레인 단자 사이의 전도성을 제어할 수있다. 이 구현예에서, 병렬 스위칭 기능은 워드라인 WL0 내지 WLm 중의 특정 하나 및 대응하는 워드라인 R0 내지 Rm 중의 하나를 독립적으로 동작시킴으로써, 액세스 FET(230)의 제1 및 제2 소스/드레인 단자 사이에 영향이 미칠 수 있다. 예를 들어, 워드라인 WL0과 워드라인 R0을 독립적으로 활성화시킴으로써, 이들 모두는 동일한 로우의 메모리 셀들(212)에 결합되며, 독립적으로 제어된 반전 채널들은, 제1 및 제2 소스/드레인 영역 사이의 전도성을 허용하기 위하여 각각의 제1 및 제2 게이트들에 의한 각각의 대응 액세스 FET(230)에서 형성될 수 있다.
본 발명의 다른 양태에 따라서, 액세스 FET(230)의 각각의 제1 및 제2 게이트들은 제1 및 제2 소스/드레인 단자 사이의 전도성을 조절할 수 있지만, 특정 액세스 FET(230)의 제1 및 제2 게이트는 독립적으로 동작하지 않고 동시에 활성화된다. 예를 들어, 워드라인 WL0과 워드라인 R0을 동시에 활성화시킴으로써, 둘 모두 메모리 셀(212)의 동일한 로우에 결합되며, 제1 및 제2 소스/드레인 영역 사이의 전도성을 허용함으로써 제1 및 제2 게이트 각각에 의해 각각의 대응 액세스 FET(230)에서 동시에 활성화된 반전 채널이 형성될 수 있다.
이 구현예에서, 제1 및 제2 게이트의 동시 활성화와 비활성화는 전도성 상태일 때의 액세스 FET(230) 내의 전위 분포에 대하여 보다 우수한 제어를 할 수 있게 한다. 동시 활성화와 비활성화는 액세스 FET(230)은 잘 제어된 완전 공핍(fully depleted) 동작특성을 획득하는데 사용될 수 있다.
제1 및 제2 게이트가 동시에 또는 독립적으로 활성화되는 다른 구현예에서는, 서로 다른 활성화 전압이 액세스 FET(230)의 제1 및 제2 게이트에 인가될 수있다. 예를 들어, 서로 다른 전압이 동시에 활성화되는 워드라인 WL0과 R0에 제공됨으로써, 특정의 원하는 동작특성을 획득하기 위한 액세스 FET(230)의 제1 및 제2 게이트에 서로 다른 활성화 전압을 제공할 수 있다. 유사하게, 서로 다른 비활성화 전압이 액세스 FET(230)의 제1 및 제2 게이트에 인가될 수 있다. 예를 들어, 서로 다른 비활성화 전압은, 특정의 원하는 동작 특성을 획득하기 위해서, 동시에 비활성화되는 워드라인 WL0과 R0 및 액세스 FET(230)의 대응 제1 및 제2 게이트에 제공될 수 있다. 유사하게, 서로 다른 활성화 및 비활성화 전압이 WL0 및 R0과 같은 독립적으로 동작하는 워드 라인에 인가될 수 있다.
도 3은 도 2a와 도 2b에서 도시된 메모리 셀들(212) 부위를 구성하는 본 발명의 교시에 따라서 형성된 액세스 FET(300)을 도시한다. 도 3에 도시된 바와 같이, 액세스 FET(300)은 수직 초박형 바디 트랜지스터(vertical ultra thin body transistor), 또는 달리 언급되는 초박형 단결정 수직 트랜지스터(ultra thin single crystalline vertical transistor)를 포함한다. 본 발명의 교시에 따라서, 액세스 FET(300)은 반도체 기판(302)으로부터 외부로 연장하는 기둥(301)을 포함한다. 기둥은 단결정 제1 접촉층(304) 및 산화물층(308)에 의해 수직 분리되는 단결정 제2 접촉층(306)을 포함한다. 초박형 단결정 수직 트랜지스터는 기둥(301)의 측면을 따라 형성된다. 초박형 단결정 수직 트랜지스터(310)는, 초박형 단결정 수직 제1 소스/드레인 영역(314)과 초박형 단결정 수직 제2 소스/드레인 영역(316)을 분리하는 초박형 단결정 수직 바디 영역(312)을 포함한다. 상술한 바와 같은 워드라인으로 일체적으로 형성될 수 있는 게이트(318)는 초박형 단결정 수직 바디영역(312)에 대향하여 형성되며 박막 게이트 산화물층(320)에 의해 상기 수직 바디 영역으로부터 분리된다.
본 발명의 구현예들에 따라서, 초박형 단결정 수직 바디 영역(312)은 100나노미터 미만의 수직 길이와 10 나노미터 미만의 수평 폭을 갖는 트랜지스터를 포함한다. 따라서, 일 구현예에서, 초박형 단결정 수직 바디 영역(312)은 100 나노미터 미만의 수직길이(L)를 갖는 채널을 포함한다. 또한, 초박형 단결정 수직 바디 영역(312)은 10 나노미터 미만의 수평 폭(W)을 갖는다. 그리고, 초박형 단결정 수직 제1 소스/드레인 영역(314)과 초박형 단결정 수직 제2 소스/드레인 영역(316)은 10 나노미터 미만의 수평 폭을 갖는다. 본 발명의 교시에 따라서, 초박형 단결정 수직 트랜지스터(310)는 고체 상태 에피택셜 성장으로부터 형성된다.
도 4a는 본 발명에 따른 로우과 칼럼으로 형성된 접힌 비트라인 메모리 장치 또는 어레이(410) 부위의 일 구현예를 일반적으로 도시하는 투시도이다. 도 4는 초박형 단결정 수직 트랜지스터(430)를 포함하는 6개의 메모리 셀(401-1,401-2,401-3,401-4,401-5,401-6) 부위를 나타낸다. 본 발명의 교시에 따라서, 이들 초박형 단결정 수직 트랜지스터는, 도 3에 대하여 기술한 바와 같이, 반도체 기판(400)으로부터 외부로 연장하는 기둥들을 따라 형성된다. 이들 기둥은 칼럼 방향으로 정렬된 비트라인 BL0 내지 BLn 중의 특정 하나를 나타내는 비트라인(402)의 전도성 세그먼트 상에서 형성된다. 도 4a에 도시된 구현예에서, 제1 워드라인(406)의 전도성 세그먼트는 워드라인 WL0 내지 WLm 중의 임의의 하나를 나타내며, 이는, 도 2b에 대하여 제시된 바와 같은 원하는 회로 구성에 따라, 특정제1 워드라인(406)이 삽입되는 트렌치의 일 측면 상에, 로우 인접 기둥들에 대한 초박형 단결정 수직 트랜지스터(430)에 대하여 일체적으로 형성된 제1 게이트를 제공한다. 따라서, 이는 도 2b에 대하여 제시된 바와 같은 원하는 회로 구성에 의존한다. 제2 워드라인(408)의 전도성 세그먼트는 워드라인 WL0 내지 WLm 중의 임의의 하나를 나타내며, 이는, 특정 제2 워드라인(408)이 삽입되는 근처 트렌치에서, 교대하는 로우 인접 기둥들에 대한 초박형 단결정 수직 트랜지스터(430)에 대하여 일체적으로 형성된 제2 게이트를 제공한다.
도 3에 대하여 설명한 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 하부 기판(410)으로부터 외부로 연장하는 기둥의 측면을 따라서 형성된다. 후술하는 바와 같이, 기판(400)은 벌크 반도체 개시 재료, 반도체 온 절연체(SOI) 개시 재료, 또는 공정 중에 벌크 반도체 개시 재료로부터 형성되는 SOI 재료를 포함한다.
도 4a는 벌크 실리콘 공정 기술을 사용하여 일예의 구현예를 나타낸다. 도 4a에서 도시된 바와 같이, 기둥은, 제1 접촉층(412)를 제조하기 위하여 벌크 실리콘 기판(400) 상에 형성된 n+ 실리콘층과 도 2a와 도 2b에서 BL0 내지 BLn과 같이 도시된 메모리 셀들의 특정 칼럼을 정의하는 일체적으로 형성된 n++ 전도성으로 도핑된 비트라인들(402)을 포함한다. 다른 n+ 실리콘층이 기둥 내에서의 제2 접촉층(416)을 제조하기 위해서 산화물층(414) 상에 형성된다. 스토리지 커패시터(432)는, 본 개시를 숙독함으로써 당업자에게 알려지고 인식되어지는 것과 같이, 임의의 적절한 기술을 사용하여 제2 접촉층(416) 상에 형성된다.
워드라인 WL0 내지 WLm은 어레이(410) 내부에 (서로 맞물려) 배치된다. 예를 들어, 제1 워드라인(406)은 401-1과 401-3의 기둥 사이에 그리고 401-2와 401-4의 기둥사이의 트렌치(431) 내에 삽입된다. 제2 워드라인(408)은 401-3과 401-5의 메모리 셀 쌍의 반도체 기둥 사이 및 401-4와 401-6의 기둥들 사이의 트렌치(432)에 삽입된다. 도 4a에 도시된 구현예에서, 트렌치(431,432)에 인접하는 기둥의 측면을 따라 형성된 초박형 단결정 수직 트랜지스터(430)는 교대하는 로우 인접 기둥들 내에 있다. 따라서, 접힌 비트라인 장치는, 로우를 따라, 교대하는 기둥 내에서 트랜지스터(430)에 대하여 게이트를 어스레싱하거나 그 게이트로서 동작하는 워드라인(406,408)로 제공된다. 도 4a에 도시된 바와 같이, 기둥들의 측면을 따라 형성되는 초박형 단결정 수직 트랜지스터(430)는 또한 제1 접촉층(412)을 통하여 비트라인(402)에 접촉한다. 이 구현예에서, 비트라인(402)은 벌크 반도체 기판(400)과 접촉한다.
격리 트렌치(isolation trench;420,431,432)는 인접하는 메모리 셀들(401-1,401-2,401-3,401-4,401-5,401-6)의 초박형 단결정 수직 트랜지스터(430)들 사이에 격리를 제공한다. 비트라인 방향을 따르는 기둥의 칼럼은 트렌치(420)에 의해 분리되며, 그 트렌치는 실리콘 다이옥사이드와 같은 적절한 절연재로 추후에 충진된다. 예를 들어, 트렌치(420)는 401-1과 401-2의 기둥들 사이 및 401-3과 401-4의 기둥들 사이에 격리를 제공한다. 초박형 단결정 수직 트랜지스터(430)를 포함하는 기둥의 로우는 트렌치(431,432)에 의해 교대하는 분리되며, 이들 각각은 상술한 바와 같은 워드라인 WL0 내지 WLm을 포함한다. 이러한 워드라인 WL0 내지 WLm은 후술하는 하부 절연층에 의해 기판(400)으로부터 분리된다. 또한, 도 4a에 나타낸 구현예에서 도시된 바와 같이, 워드라인 WL0 내지 WLm은 교대하는 로우 인접 기둥들에서 트렌치(431,432)에 인접하는 초박형 단결정 수직 트랜지스터(430)의 초박형 수직방향 단결정 바디 영역으로부터 게이트 산화물에 의해 분리된다. 트렌치들(431,432)은 비트라인(402)에 실질적으로 수직 연장한다.
일 구현예에서, 각각의 제1 및 제2 워드라인(406,408)은 텅스텐, 티타늄과 같은 난용성 금속(refractory metal)으로 형성된다. 다른 구현예에서, 제1 및 제2 워드라인(406,408)은 n+ 도핑된 폴리실리콘으로 형성될 수 있다. 유사하게, 다른 적절한 도체가 제1 및 제2 워드라인(406,408)에 대하여 각각 사용될 수 있다. 당업자는 본 개시를 숙독하면 여기서 기재된 도전형이 본 발명이 동등하게 적용가능하도록 도핑 타입을 변경하여 초박형 수직방향 단결정 p채널 타입 트랜지스터(430)를 갖는 구조를 포함시킴으로써 반전될 수 있음을 인식할 것이다. 본 발명은 여기에 한정되지는 않는다.
반도체 하부에 제1 및 제2 워드라인(406,408)을 매립함으로써, 수직 기둥들의 상부 표면은 메모리 셀들(401-1,401-2,401-3,401-4,401-5,401-6)의 상부 부위 상에서 스토리지 커패시터(432)의 형성을 위한 추가적인 공간을 제공한다. 스토리지 커패시터(432)를 형성하는데 이용하는 영역을 증가시키는 것은 스토리지 커패시터(432)의 가능한 획득가능 커패시턴스를 증가시킨다. 일 구현예에서, 스토리지 커패시터(432)는, 당업계에 알려진 많은 스토리지 구조 및 공정순서 중 임의의 것을 사용하여 형성되는 스택 커패시터(stack capacitor)이다. 또한, 다른 기술이 스토리지 커패시터(432)를 구현하는데 사용될 수 있다. 제1 및 제2워드라인(406,408)에 대한 각각의 콘택들은 메모리 어레이(410)의 외부에 만들어질 수 있다.
도 4b는 초박형 단결정 수직 트랜지스터(430)를 포함하는 기둥들(401-1,401-2,401-3,401-4,401-5,401-6)을 일반적으로 도시하는 도 4a의 정면도이다. 도 4b는 초박형 단결정 수직 트랜지스터(430)를 포함하는 기둥들 사이에 격리를 제공하기 위하여 트렌치(420) 내에 형성되는 산화물(424)과 같은 추후에 형성되는 절연체를 도시한다. 이 구현예에서, 제1 워드라인(406)은, 동일한 비트라인에 결합되는 기둥(401-1,401-3)들 사이와 같이, 주어진 칼럼에서 초박형 단결정 수직 트랜지스터(430)를 갖는 칼럼 인접 기둥들 사이의 트렌치(431) 내에 있다. 도 4a에 도시된 바와 같이, 어떠한 초박형 단결정 수직 트랜지스터(430)도 트렌치(431)에 인접한 기둥(401-3)의 측면 상에 형성되지 않는다. 따라서, 도 4b에서, 워드라인(406)은 트렌치(431) 내의 기둥(401-3)의 측면을 따라 통과 워드라인(passing wordline)일 뿐이다. 그러나, 도 4a에 도시된 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 트렌치(431)에 인접하는 기둥(401-1)의 측면 상에 형성된다. 따라서, 도 4b에 도시된 바와 같이, 워드라인(406)은, 트렌치(431)에 인접한 기둥(401-1)의 측면을 따라 초박형 단결정 수직 트랜지스터(430)에 대한 게이트 산화물(418)에 의해 분리되는 게이트로서 동작한다.
유사하게, 도 4a에서, 초박형 단결정 수직 트랜지스터(430)는 트렌치(431)에 인접한 기둥(401-2)의 측면상에 형성되지 않는다. 따라서, 도 4b에서, 워드라인(406)은 트렌치(431) 내의 기둥(401-2)의 측면을 따르는 통과 워드라인일뿐이다. 그러나, 도 4a에서 도시된 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 트렌치(431)에 인접한 기둥(401-2)의 측면을 따라 형성된다. 따라서, 도 4b에 도시된 바와 같이, 워드라인(406)은 트렌치(431)에 인접한 기둥(401-4)의 측면을 따라 초박형 단결정 수직 트랜지스터(430)에 대한 게이트 산화물(418)에 의해 분리되는 게이트로서 동작한다. 따라서, 도 4b의 접힌 비트라인 DRAM 구현예에서, 제1 워드라인(406)은 서로다른 비트라인(402)에 결합되는 초박형 단결정 수직 트랜지스터(430)를 포함하는 교대하는, 로우 인접 기둥들 사이에서 공유된다. 제1 워드라인(406)은 기둥들(401-1,401-3) 사이에 연장하는 트렌치(431)에 배치된다. 도 4b에 도시된 바와 같이, 제1 워드라인(406)은 트렌치(431)에 인접한 수직방향 기둥들(401-1,401-2,401-3,401-4,401-5,401-6)로부터 박막 산화물(418)에 의해 분리된다. 따라서, 박막 산화물(418)은, 예를들어 기둥들(401-1,401-4)인, 트렌치(431)에 인접한 측면 상에서 초박형 단결정 수직 트랜지스터(430)를 갖는 기둥들에 대한 박막 게이트 산화물로서 동작한다.
유사하게, 도 4b의 구현예에서, 제2 워드라인(408)은, 동일 비트라인에 결합되는 기둥들(401-3,401-5) 사이와 같이, 초박형 단결정 수직 트랜지스터(430)를 갖는 칼럼 인접 기둥들 사이의 트렌치(432) 내에 있다. 도 4a에 도시된 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 트렌치(432)에 인접한 기둥(401-5)의 기둥 측면 상에 형성되지 않는다. 따라서, 도 4b에서, 워드라인(408)은 트렌치(431) 내의 기둥(401-5)의 측면을 따르는 통과 워드라인일 뿐이다. 그러나, 도 4a에 도시된 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 트렌치(432)에 인접하는 기둥(401-3)의 측면 상에 형성된다. 따라서, 도 4b에 도시된 바와 같이, 워드라인(408)은, 트렌치(431)에 인접한 기둥(401-3)의 측면을 따라 초박형 단결정 수직 트랜지스터(430)에 대한 게이트 산화물(418)에 의해 분리되는 게이트로서 동작한다.
유사하게, 도 4a에 도시된 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 트렌치(432)에 인접한 기둥(401-6)의 측면 상에 형성된다. 따라서, 도 4b에서, 워드라인(408)은 트렌치(432) 내의 기둥(401-4)의 측면을 따르는 통과 워드라인일 뿐이다. 그러나, 도 4a에 도시된 바와 같이, 초박형 단결정 수직 트랜지스터(430)는 트렌치(432)에 인접하는 기둥(401-4)의 측면 상에 형성된다. 따라서, 도 4b에 도시된 바와 같이, 워드라인(408)은, 트렌치(432)에 인접한 기둥(401-4)의 측면을 따라 초박형 단결정 수직 트랜지스터(430)에 대한 게이트 산화물(418)에 의해 분리되는 게이트로서 동작한다. 따라서, 도 4b의 접힌 비트라인 DRAM 구현예에서, 제2 워드라인(408)은 서로다른 비트라인(402)에 결합되어 초박형 단결정 수직 트랜지스터(430)를 포함하는 교대하는, 로우 인접 기둥들 사이에서 공유된다. 제2 워드라인(408)은 기둥들(401-3,401,5) 사이로 연장하는 트렌치(432) 내에 배치된다. 도 4b에 도시된 바와 같이, 제2 워드라인(408)은, 트렌치(432)에 인접한 수직방향 기둥들(401-3,401-4,401-5,401-6)로부터 박막 산화물(418)에 의해 분리된다. 따라서, 박막 산화물(418)은, 예를 들어, 기둥들(401-3.401-6)인, 트렌치(432)에 인접한 측면 상에서 초박형 단결정 수직 트랜지스터(430)를 갖는 기둥들에 대한 박막 게이트 산화물로서 동작한다.
도 4c는 본 발명에 따른 접힌 비트라인 메모리 어레이(410) 부위의 다른 구현예를 나타내는 투시도이다. 도 4c는 초박형 단결정 수직 트랜지스터(430)를 포함하는 6개의 메모리 셀들(401-1,401-2,401-3,401-4,401-5,401-6) 부위를 나타낸다. 본 발명의 교시에 따르면, 이들 초박형 단결정 수직 트랜지스터는, 도 3에 대하여 기술된 바와 같이, 반도체 기판(400)으로부터 외부로 연장하는 기둥들의 측면을 따라 형성된다. 이들 기둥들은 비트라인 BL0 내지 BLn들 중 특정한 하나를 나타내는 비트라인(402)의 전도성 세그먼트 상에서 형성된다. 도 4c에 도시된 구현예에서, 제1 워드라인(406A,406B)의 전도성 세그먼트는 워드라인 WL0 내지 WLm 중의 임의의 하나를 나타내며, 이는, 특정 제1 워드라인(406A,406B)이 삽입되는 트렌치의 대향 측면 상의 교대하는 로우 인접 기둥을 따라 형성되는 초박형 단결정 수직 트랜지스터(430)에 대하여 일체적으로 형성되는 제1 게이트를 제공한다. 제2 워드라인(408A,408B)의 전도성 세그먼트는 워드라인 R0 내지 Rm 중의 임의의 하나를 나타내며, 특정 제2 워드라인들(408A,408B)이 삽입되는 트렌치의 대향 측면상의 교대하는 로우 인접 기둥을 따라 형성되는 초박형 단결정 수직 트랜지스터(430)에 대하여 일체적으로 형성되는 제2 게이트를 제공한다. 따라서, 워드라인 WL0 내지 WLm과 R0 내지 Rm은 어레이(410) 내부에 번갈아 (서로 맞물려)배치된다.
도 3에 대하여 설명된 바와 같이, 초박형 단결정 트랜지스터(430)는 하부 기판(410)으로부터 외부로 연장하는 기둥의 측면을 따라서 형성된다. 후술하는 바와 같이, 기판(400)은 벌크 반도체 개시 재료, 반도체 온 절연체(SOI) 개시 재료, 또는 공정 동안 벌크 반도체 개시 재료로부터 형성되는 SOI 재료를 포함한다.
도 4c는 벌크 실리콘 공정기술을 사용하는 일예의 구현예를 나타낸다. 도 4c에 도시된 바와 같이, 기둥들은, 제1 접촉층(412)를 제조하기 위하여 벌크 실리콘 기판(400) 상에 형성되는 n+ 실리콘층과 도 2a와 도 2b에서의 BL0 내지 BLn에서 도시된 메모리 셀들의 특정 칼럼을 정의하는 일체적으로 형성된 n++ 전도성으로 도핑된 비트라인(402)를 포함한다. 산화물층(414)은 n+ 제1 접촉층(412) 상에 형성된다. 다른 n+ 실리콘층은 기둥 내의 제2 접촉층(416)을 제조하기 위해서 산화물층(414) 상에 형성된다. 스토리지 커패시터(432)는, 본 개시를 숙독하는 당업자에게 알려지고 인식되어지는 것과 동일한 임의의 적절한 기술을 사용하여, 제2 접촉층(416) 상에 형성된다.
워드라인 WL0 내지 WLm과 R0 내지 Rm은 어레이(410) 내부에 번갈아 (서로 맞물려)배치된다. 예를 들어, 워드라인(406A,406B)은 401-1과 401-3의 기둥들 사이 및 401-2와 401-4의 기둥들 사이의 트렌치(431) 내에 삽입되며, 산화물과 같은 절연재에 의해 분리된다. 제2 워드라인(408A,408B)은 메모리 셀 쌍의 반도체 기둥들 (401-3,401-5) 사이 및 기둥(401-4,401-6) 사이의 트렌치(432) 내에 삽입되며, 산화물과 같은 절연재에 의해 분리된다. 도 4c의 도시된 구현예에서, 초박형 단결정 수직 트랜지스터(430)는 교대하는 로우 인접 기둥들에서 트렌치(431,432)에 인접하는 기둥들의 측면을 따라 형성된다. 따라서, 접힌 비트라인 장치는, 로우에 따라서 교대하는 기둥들 내에서 트랜지스터(430)에 대한 게이트를 어드레싱하거나 게이트로서 동작하는 워드라인(406A,406B,408A,408B)이 제공된다. 도 4c에 도시된 바와 같이, 기둥들의 측면을 따라 형성되는 초박형 단결정 수직 트랜지스터는 제1 접촉층(412)를 통하여 비트라인(402)에 접촉한다. 이 구현예에서, 비트라인(402)은 벌크 반도체 기판(400)에 접촉한다.
격리 트렌치는 인접하는 메모리 셀들(401-1,401-2,401-3,401-4,401-5,401-6)의 초박형 단결정 수직 트랜지스터(430) 사이에 격리를 제공한다. 비트라인 방향을 따르는 기둥의 칼럼들은 트렌치(420)에 의해 분리되며, 그 트렌치는 실리콘 다이옥사이드와 같은 적절한 절연재로 추후에 충진된다. 예를 들어, 트렌치(420)는 기둥(401-1,401-2)의 사이 및 기둥(401-3,401-4) 사이에 격리를 제공한다. 초박형 단결정 수직 트랜지스터(430)를 포함하는 기둥의 로우는 트렌치(431,432)에 의해 번갈아 분리되며, 이들 트렌치 각각은 상술한 워드라인 WL0 내지 WLm과 R0 내지 Rm을 포함한다. 이러한 워드라인 WL0 내지 WLm과 R0 내지 Rm은 후술하는 하부 절연층에 의해 기판(400)으로부터 분리되며, 역시 후술하는 게이트 산화물에 의해 초박형 단결정 수직 트랜지스터(430)의 초박형 수직방향 단결정 바디 영역(도 3에 대하여 기술된 바와 같이)으로부터 분리된다. 트렌치(431,432)는 비트라인(402)으로부터 실질적으로 수직으로 연장한다.
일 구현예에서, 각각의 제1 및 제2 워드라인들(406A,406B 및 408A,408B)은 텅스텐, 티타늄과 같은 난용성 금속으로 각각 형성된다. 다른 구현예에서, 제1 및 제2 워드라인(406A,406B 및 408A,408B)은 n+ 도핑 폴리실리콘으로 형성될 수 있다. 유사하게, 다른 적절한 도체가 또한 제1 및 제2 워드라인(406A,406B 및 408A,408B)에 대하여 각각 사용될 수 있다. 당업자는 여기서 기술된 도전형은 본 발명이 동일하게 이용가능하도록 도핑 타입을 변경하여 초박형 수직방향 단결정 p채널 타입트랜지스터(430)를 갖는 구조를 포함시킴으로써 반전될 수 있음을 본 개시를 숙독함으로써 더욱 이해할 수 있을 것이다. 본 발명은 이에 한정되지는 않는다.
제1 및 제2 워드라인(406A,406B 및 408A,408B)을 반도체 하부에 매립함으로써, 수직 기둥들의 상부 표면은, 스토리지 커패시터(433)의 형성을 위하여, 메모리 셀들의 상부 부위(401-1,401-2,401-3,401-4,401-5,401-6, 및 401-7)상에 추가적인 공간을 제공한다. 스토리지 커패시터(433)의 형성에 이용가능한 영역을 증가시키는 것은 스토리지 커패시터(433)의 가능한 획득가능 커패시턴스를 증가시키는 것이다. 일 구현예에서, 스토리지 커패시터(433)는 당업계에 알려진 많은 커패시터 구조 및 공정 순서 중 임의의 것을 사용하여 형성되는 스택 커패시터이다. 또한, 다른 기술이 스토리지 커패시터(433)를 구현하는데 사용될 수 있다. 제1 및 제2 워드라인(406A,406B 및 408A,408B)에 대한 콘택은 각각 메모리 어레이(410)의 외부에 만들어질 수 있다.
도 4d는 초박형 단결정 수직 트랜지스터(430)를 포함하는 기둥을 일반적으로 나타내는 도 4c의 절단선 4D-4D를 따라 취해진 단면도이다. 도 4d에 도시된 바와 같이, 제1 워드라인(406A,406B)은, 주어진 칼럼에서 동일한 비트라인에 결합되는 기둥들(401-2,401-4) 사이와 같이, 초박형 단결정 수직 트랜지스터(430)를 포함하는 기둥에 인접하는 트렌치(431)의 대향 측면 상에 형성된다. 도 4c의 구현예에서, 초박형 단결정 수직 트랜지스터는 기둥들(401-1,401-2,401-3,401-4,401-5,401-6)의 대향 측면 상에 쌍으로서 형성된다. 따라서, 본 발명의 접힌 비트라인 DRAM 장치에서, 워드라인(406A)은, 그 워드라인(406A)이 초박형 단결정 수직트랜지스터(430)에 대하여 통과 워드라인으로서 동작하도록, 트렌치(431)에 인접한 기둥(401-2)의 측면을 따라 형성되는 초박형 단결정 수직 트랜지스터(430)로부터 후막 산화물(418A)에 의해 분리된다. 역으로, 워드라인(406B)은, 그 워드라인(406B)이 초박형 단결정 수직 트랜지스터(430)에 대하여 일체적으로 형성된 게이트로서 동작하도록, 트렌치(431)에 인접하는 기둥(401-4)의 측면 상에 형성되는 초박형 단결정 수직 트랜지스터(430)로부터 박막 산화 게이트(418A)에 의해 분리된다. 유사하게, 워드라인(408A)은, 그 워드라인(408A)이 초박형 단결정 수직 트랜지스터(430)에 대한 통과 워드라인으로서만 동작하도록, 트렌치(432)에 인접하는 기둥(401-4)의 측면을 따라 형성되는 초박형 단결정 수직 트랜지스터(430)로부터 후막 산화물(418A)에 의해 분리된다. 그리고, 워드라인(408B)은, 그 워드라인(408B)이 초박형 단결정 수직 트랜지스터(430)에 대하여 일체적으로 형성된 게이트로서 동작하도록, 트렌치(432)에 인접한 기둥(401-6)의 측면을 따라 형성되는 초박형 단결정 수직 트랜지스터(430)로부터 박막 게이트 산화물(418B)에 의해 분리된다.
도 5a 내지 도 5c는 본 발명의 교시에 따라서 접힌 비트라인 DRAM을 형성하는 일부로서 수직 초박형 바디 트랜지스터가 후에 형성되는 그 측면을 따라 기둥을 형성하는 초기 공정순서를 나타낸다. 제안된 치수는 0.1㎛ 셀 치수(CD) 기술에 적합하며, 다른 CD 크기에 대해서는 그에 따라서 스케일링될 수 있다. 도 5a의 구현예에서, p형 벌크 실리콘 기판(510) 개시 재료가 사용된다. n++ 및 n+ 실리콘 합성 제1 접촉층(512)은 이온 주입, 에피택셜 성장, 및 이러한 기술의 조합에 의해기판(510) 상에 형성되어 단결정 제1 접촉층(512)을 형성한다. 본 발명의 교시에 따라서, 보다 높게 전도성 도핑된 제1 접촉층(512)의 하부 부위 또한 비트라인(502)으로서 동작한다. 제1 접촉층(512)의 n++ 부위의 두께는 대략 약 0.1 내지 0.25㎛일 수 있는 원하는 비트라인(502) 두께이다. 제1 접촉층(512)의 총 두께는 대략 0.2 내지 0.5㎛ 사이에 있을 수 있다. 대략 100나노미터(㎚), 0.1㎛, 두께 미만의 산화물층(514)이 제1 접촉층(512) 상에 형성된다. 일 구현예에서, 산화물층(514)은 칼럼 산화 성장 기술에 의해 형성될 수 있다. n+ 실리콘의 제2 접촉층(516)이 산화물층(516) 상에 형성된다. 제2 접촉층(516)은 100㎚ 이하의 두께로 형성된다.
다음으로, 약 10㎚의 박막 실리콘 다이옥사이드층(Si02;518)이 제2 접촉층(516) 상에 증착된다. 약 20 내지 50㎚의 보다 두꺼운 실리콘 질화물층(Si3N4;520)이 박막 실리콘 다이옥사이드층((Si02;518) 상에 증착되어 패드층, 예를 들어, 층들(518,520)을 형성한다. 이들 패드 층(518,520)은 화학 기상증착(CVD)과 같이 임의의 적절한 기술을 사용하여 증착될 수 있다.
포토레지스트가 제공되고 선택적으로 노출되어 반응성 이온 에칭(RIE) 등에 의하여 트렌치(525)의 방향성 에칭에 대한 마스크를 제공한다. 그 방향성 에칭은 질화층(520), 패드 산화물층(518), 제2 접촉층(516), 산화물층(514), 및 제1 접촉층(512)의 스택을 포함하는 복수개의 칼럼 바(column bar;530)가 된다. 트렌치(525)는 기판(510)의 표면(532)에 도달하기에 충분한 깊이까지 에칭됨으로써, 전도성으로 도핑된 비트라인(502) 사이에 간격을 제공한다. 포토레지스트는 제거된다. 이 경우, 바(530)는, 예를 들어 칼럼 방향인, 비트라인(502)의 방향으로 방향성을 갖게된다(oriented). 일 구현예에서, 바(530)는 약 0.1㎛ 이하의 표면 선폭을 갖는다. 각각의 트렌치(525)의 폭은 바(530)의 선폭과 대략 동일할 수 있다. 그 구조는 이제 도 5a에 나타낸다.
도 5b에서, Si02와 같은 격리 재료가 증착되어 트렌치(525)를 충진한다. 작업 표면은 그 후 화학적 기계적 연마/평탄화(CMP)에 의해 평탄화된다. 제2 포토레지스가 제공되고 선택적으로 노출되어, 예를 들어, 로우 방향인, 비트라인(502) 방향에 수직으로 트렌치(535)의 방향성 에칭을 위한 마스크를 제공한다. 트렌치(535)는, 반응성 이온 에칭(RIE)과 같은 임의의 적절한 기술을 사용하여 형성될 수 있다. 트렌치(535)는 노출된 Si02와 질화물층(520)의 스택, 패드 산화물층(518), 제2 접촉층(516), 산화물층(514)을 통하여, 제1 접촉층(512)으로, 그러나, 예를 들어, 통상 100㎚의 잔여 비트라인 두께인, 원하는 비트라인(502) 두께를 남기기에 충분한 깊이까지 에칭된다. 그 구조는 이제 개별적으로 정의된 기둥(540-1,540-2,540-3, 및 540-4)을 갖는 도 5b에 나타난다.
도 5c는 절단선 5C-5C를 따라 취해진 도 5b에 도시된 구조의 단면도를 나타낸다. 도 5c는 임의의 칼럼에서 인접 기둥들(540-1,540-2)을 접속시키는 연속적인 비트라인(502)을 나타낸다. 트렌치(535)는 후술하는 바와 같이, 기둥(540-1,540-4)에 의해 형성된 로우과 기둥(540-2,540-3)에 의해 형성된 로우과 같이, 기둥들의인접한 로우 사이에서, 워드라인의 차후 형성을 위하여 남게된다.
도 6a 내지 도 6c는, 도 5a 내지 도 5c에 대하여 기재된 상기 기술이 벌크 CMOS 기술 기판 또는 실리콘 온 절연체(SOI) 기술 기판 상에서 구현될 수 있음을 나타낸다. 도 6a는 저농도로 도핑된 p형 벌크 실리콘 기판(610) 상에 형성되는 패드층을 제외한, 도 5a 내지 도 5c에 도시된 공정 단계들의 완성된 순서를 나타낸다. 도 6a에 도시된 구조는 도 5c의 단면도와 유사하며, 연속적인 비트라인(602)과 그 위에 형성되는 기둥 스택(640-1,640-2)을 도시한다. 기둥(640-1,640-2)은 n+ 제1 접촉층(612), 그 위에 형성되는 산화물층(614), 및 산화물층(614) 상에 형성되는 제2 n+ 접촉층(616)을 포함한다.
도 6b는 SIMOX와 같이, 상업용 SOI 웨이퍼 상에 형성되는, 패드 층을 제외, 도 5a 내지 도 5c에 도시된 공정 단계의 완성된 순서를 나타낸다. 도 6b에 도시된 바와 같이, 매립 산화물층(611)은 기판(610)의 표면 상에 존재한다. 도 6b에 도시된 구조는 도 5c의 단면도와 유사하며, 연속 비트라인(602)과 그 위에 형성되는 기둥 스택(640-1,640-2)를 나타내고, 여기서 연속 비트라인만이 매립 산화물(611)에 의해 기판(610)으로부터 분리된다. 또한, 기둥(640-1,640-2)은 n+ 제1 접촉층(612), 그 위에 형성되는 산화물층(614), 및 산화물층(614) 상에 형성되는 제2 n+ 접촉층(616)을 포함한다.
도 6c는, 산화물 언더 컷에 의해 형성되는 절연체(613) 상에 실리콘 섬들을 형성하여, 패드 층을 제외한, 도 5a 내지 도 5c에 도시된 공정 단계의 완성된 순서를 나타낸다. 이러한 공정은 1997년 11월 25일에 Leonard Forbes에 의한 발명의명칭이 "Techniques for Producing Small Islands of Silicon on Insulator"인 미국특허 제5,691,230호에서 보다 상세히 기술되며, 여기서 참조로서 통합된다. 또한, 도 6c에 도시된 구조는 도 5c의 단면도와 유사하며, 연속적인 비트라인(602)과 그 위에 형성되는 기둥 스택(640-1,640-2)을 도시하며, 여기서 연속 비트라인(602)만이 상기 참조된 공정 등에 의한 산화물 언더 컷에 의해 형성된 절연체(613)에 의해 기판(610)으로부터 분리된다. 또한, 기둥(640-1,640-2)은 n+ 제1 접촉층(612), 그 위에 형성되는 산화물층(614), 및 산화물층(614) 상에 형성되는 제2 n+ 접촉층(616)을 포함한다. 따라서, 본 발명의 교시에 따라, 도 5a 내지 도 5c에 도시된 바와 같이, 기둥들을 형성하기 위한 공정 단계들의 순서는 도 6a 내지 도 6c에 도시된 바와 같이 적어도 3가지의 서로 다른 타입의 기판상에서 기둥을 형성하는 단계를 포함한다.
도 7a 내지 도 7c는, 도 5c의 기둥들(540-1,540-2)과 같은 기둥들의 측면을 따라 수직 초박형 바디 트랜지스터를 형성하기 위해서 도 6a 내지 도 6c에 도시된 임의의 기판들 및 도 5a 내지 도 5c내에 제공된 기둥 형성 구현예로부터의 공정순서 진행을 나타낸다. 단지 설명의 목적으로, 도 7a는 p형 기판(710) 상에 형성되고 트렌치(730)에 의해 분리되는 기둥(740-1,740-2) 구현예를 나타낸다. 도 5a 내지 도 5c에 대하여 제공된 설명과 유사하게, 도 7a는 제1 단결정 n+ 접촉층(712)를 도시하며, 일 구현예에서, 이 부위는 n++ 비트라인(702)으로 일체적으로 형성된다. 기둥(740-1,740-2) 내에서 산화물층 영역(714)은 제1 접촉층(712) 상에 형성된다. 제2 n+ 접촉층(716)은 기둥(740-1,740-2) 내의 산화물층 영역(714) 상에 형성되는것으로 도시된다. 그리고, (Si02)718과 (Si3N4)720의 패드층 각각은, 기둥(740-1,740-2)에서 제2 접촉층(716) 상에 형성되는 것으로 도시된다.
도 7b에서, 저농도로 도핑된 p형 폴리실리콘층(745)이 기둥(740-1,740-2) 상부에 증착되며, 기둥(740-1,740-2)의 측벽(750) 상에 저농도로 도핑된 p형 재료(745)만 남게 하도록 방향성 에칭된다. 일 구현예에서, 본 발명의 교시에 따라, 저농도로 도핑된 p형 폴리실리콘층은 10 ㎚ 미만의 폭(W), 즉 수평두께를 갖는 기둥(740-1,740-2)의 측벽(750) 상에 저농도로 도핑된 p형 재료(745)가 남도록 방향성 에칭된다. 그 구조는 이제 도 7b에 나타낸다.
공정 단계의 다음 순서는 도 7c과 대하여 기술된다. 이 때, 상술한 바와 같이, 다른 마스킹 단계가 측벽(750) 부위의 폴리실리콘(745)을 등방성으로 에칭 오프하여, 예를 들어, 기둥(740-1,740-2)의 한 측면 상에만 초박형 바디 트랜지스터를 형성하는 것 등이 어떤 특정 구성에 의해 요구된다면, 기둥(740-1,740-2)의 한 측벽 상에만 폴리실리콘(745)을 남게 하는 것이 채용될 수 있다.
도 7c에서, 초박형 단결정 수직 트랜지스터, 또는 초박형 바디 트랜지스터를 단지 기둥(740-1,740-2) 상에만 형성하는 구현예가 도시된다. 도 7c에서, 웨이퍼는 섭씨 550 내지 700도에서 가열된다. 이 단계에서, 폴리실리콘(745)은 재결정하며, 횡방향 에피택셜 고체상태 재성장이 수직적으로 발생한다. 도 7c에서 도시된 바와 같이, 기둥(740-1,740-2) 하부의 단결정 실리콘은 이 결정 성장에 시드를 주어서, 초박형 단결정 수직 MOSFET 트랜지스터의 채널로서 사용될 수 있는 초박형단결정 막(746)이 형성될 것이다. 도 7c의 구현예에서, 그 막은 단지 기둥의 한 측면 상에서만 남도록 결정화하는 기둥(740-1,740-2) 상부의 n+ 폴리실리콘 제2 콘택 재료/층(716)으로 수직 진행할 것이다. 그러나, 만약 기둥(740-1,740-2)의 측면들이 모두 커버되면, 결정화는 기둥(740-1,740-2) 상부 상의 중앙 근방에 그레인 경계를 남게 할 것이다. 이 구현예는 도 7d에 도시된다.
도 7c 및 도 7d에 도시된 바와 같이, 드레인(751) 및 소스 영역(752)은 각각, 제1 및 제2 접촉층(712,716) 내의 n+ 도핑의 외부 확산(out diffusion)에 의한 어닐링 공정에서 기둥(740-1,740-2)의 측벽(750)을 따라 초박형 단결정 막(746)에서 형성될 것이다. 어닐링 공정에서, 이제 n+ 도펀트를 갖는 이들 초박형 단결정 막(746)의 부위는 횡방향 에피택셜 고체상태 재성장이 수직적으로 발생함에 따라서 단결정 구조와 유사하게 재결정화한다. 드레인 및 소스 영역(751,752)은 p형 재료로 형성된 수직 단결정 바디 영역(752)에 의해 분리된다. 본 발명의 일 구현예에서, 수직 단결정 바디 영역은 100 ㎚미만의 수직길이를 가질 것이다. 그 구조는 이제 도 7c 또는 도 7d에 도시된다. 당업자는 본 개시를 숙독함으로써 인식할 것이다. 종래의 게이트 절연체는 이 초박형 단결정 막(746) 상에 성장 또는 증착될 수 있다. 그리고, 수평 또는 수직 게이트 구조가 트렌치(730) 내에 형성될 수 있다.
당업자는 본 개시를 숙독하여 인식할 수 있는 바와 같이, 드레인 및 소스 영역(751,752)이, 본 발명의 교시에 따라서 초박형 단결정 수직 트랜지스터, 또는 초박형 바디 트랜지스터 부위를 형성하기 위해서 초박형 단결정 막(746) 내에 형성된다. 그 초박형 단결정 막(746)은 이제 제1 접촉층(712)에 결합된 초박형 단결정 수직 제1 소스/드레인 영역(751), 제2 접촉층(716)에 결합된 초박형 단결정 수직 제2 소스/드레인 영역(752)을 포함한다. 초박형 p형 단결정 수직 바디영역(753)은 산화물층(714)의 측면을 따라 또는 대향하여 남게되며, 제1 소스/드레인 영역(751)을 제2 소스/드레인 영역(752)에 결합시킨다. 그 결과, 초박형 p형 단결정 수직 바디 영역(753)은 드레인 및 소스 영역(751,752)을 각각 분리하며, 그 내부에 인가된 전위에 의해 채널이 형성되면, 드레인 및 소스 영역(751 및 752)을 전기적으로 결합한다. 각각의 드레인 및 소스 영역(751, 752) 및 초박형 바디영역(753)은 어닐링 단계에서 발생하는 측면 고체상태 에피택셜 재성장에 의해 단결정 재료로 형성된다.
그 구조의 치수는, 이제, 100㎚ 미만의 수직 길이를 갖는 채널이 형성될 수 있는 100㎚ 미만의 수직 길이를 갖는 초박형 단결정 바디영역(753)을 포함한다. 또한, 치수는 예를 들어 10㎚ 미만의 초박형 단결정 막(746)의 수평 두께에 의해 한정되는 접합 깊이을 각각 갖는 드레인과 소스 영역(751,752)을 포함한다. 따라서, 본 발명은, 장치의 채널 길이보다 훨씬 적고 디자인 룰이 더욱 줄어듦에 따라서 스케일가능한 접합 깊이를 제공한다. 또한, 본 발명은, 다른 트랜지스터 치수가 스케일 다운될 때 트랜지스터 바디의 표면 공간전하 영역이 스케일 다운되도록 초박형 바디를 갖는 트랜지스터에 대한 구조를 제공한다. 그 결과, 표면 공간전하 영역은 예를 들어, 10㎚ 이하의 MOSFET 초박형 바디 영역을 물리적으로 마스킹함으로써 최소화된다.
당업자는 여기서 기술된 도전형이 본 발명이 동일하게 적용할 수 있도록 도핑 타입을 변경하여 초박형 수직방향 단결정 p채널 타입 트랜지스터(430)를 갖는 구조를 포함시킴으로써 반전될 수 있음을 본 개시의 숙독을 통해 인식할 수 있을 것이다. 본 발명은 이에 제한되지는 않는다. 상술한 공정 설명으로부터, 제조공정은, 아래의 도면과 관련하여 기술된 트렌치(730) 내의 다수의 서로다른 수평 및 수직 게이트 구현예를 형성하는 것으로 진행할 수 있다.
도 8a 내지 도 8c는 본 발명에 관련하여, 여기서 수평 대체 게이트로서 지칭되는 수평 게이트 구조 구현예를 형성하기 위한 공정순서를 나타낸다. 아래의 공정 단계에서 제안된 치수는 0.1㎛ CD 기술에 적합하며, 다른 CD 크기에 대하여 그에 따라 스케일링될 수 있다. 도 8a는 도 7c에 나타낸 구조와 유사한 구조를 나타낸다. 도 8a는 트렌치(830) 내의 기둥들(840-1,840-2)의 측벽(850)을 따라 초박형 단결정 막(846)을 도시한다. 이 때, 초박형 단결정 막(846)은 제1 접촉층(812)과 결합되는 초박형 단결정 수직 제1 소스/드레인 영역(851) 및 제2 접촉층(816)에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역(852)을 포함한다. 초박형 p형 단결정 수직 바디영역(853)은 산화물층(814)의 측면을 따라, 또는 대향하여 존재하며, 제1 소스/드레인 영역(851)을 제2 소스/드레인 영역(852)에 결합시킨다. 도 8a에 도시된 공정 구현예에 따라서, 당업자에게 알려지고, 인식된 바와 같이, n+ 도핑 산화물층(821), 또는 PSG 층이 CVD 기술 등에 의해 기둥(840-1,840-2) 상에 증착된다. 이 n+ 도핑 산화물층(821)은 그 후 평탄화되어 기둥(840-1,840-2)의 상부 표면이 제거된다. 에칭 공정이 이행되어 트렌치(830)의 하부에서 약 50㎚을 남게 된다. 다음으로, 도핑되지 않은 폴리실리콘층(822) 또는 도핑되지 않은 산화물층(822)이 기둥(840-1,840-2) 상부에 증착되며, CMP 평탄화되어 기둥(840-1,840-2)의 상부 표면으로부터 역시 제거된다. 그 후, 도핑되지 않은 폴리실리콘층(822)은 RIE 등에 의해 에칭되어, 산화물층(814)에 대향하여 또는 산화물층의 측면을 따라 트렌치(830) 내에서 100㎚ 이하의 두께가 남게된다. 다음으로, 당업자에게 알려지고 인식되는 바와 같이, 다른 n+ 도핑된 산화물층(823), 또는 PSG 층이 CVD 공정 등에 의해 기둥(840-1,840-2) 상부에 증착된다. 그 구조는 이제 도 8a에 나타낸 바와 같다.
도 8b는 후술하는 제조 단계의 다음 순서의 구조를 나타낸다. 도 8b에서, PSG 층들, 예를 들어, 열처리가 인가되어, 821,823 중에서 n형 도펀트를 각각 수직 초박형 단결정 막(846)으로 확산시키며, 각각의 소스 및 드레인 영역(851,852)을 추가적으로 형성한다. 다음, 도 8b에 도시된 바와 같이, 선택적 에칭이 이행되어, 본 개시를 숙독하여 당업자에게 알려지고 인식되는 바와 같이, 트렌치(830) 내의 산화물층(822) 또는 도핑되지 않은 폴리실리콘층(822)과 상부 PSG 층(823)을 제거한다. 그 구조는 이제 도 8b에 나타낸 바와 같다.
다음, 도 8c에서, 박막 게이트 산화물(825)은, 당업자에게 알려지고 인식되는 바와 같이, 열산화 등에 의해, 접힌 비트라인 DRAM 장치를 완성하기 위하여 트렌치 워드라인에 접속될 교대하는 로우 인접 기둥들 내의 트랜지스터에 대한 초박형 단결정 수직 바디영역(853) 상의 초박형 바디 트랜지스터 또는 초박형 단결정 수직 트랜지스터에 대하여, 성장된다. 다음, 도핑된 n+ 타입 폴리실리콘층(842)이증착되어 초박형 단결정 수직 트랜지스터 또는 초박형 바디 트랜지스터에 대한 게이트(842)를 형성한다. 그 후, 구조는 CMP 공정을 거친 후 기둥(840-1,840-2)의 상부 표면에서 도핑된 n+ 타입 폴리실리콘층(842)을 제거하고, 초박형 단결정 수직 트랜지스터 또는 초박형 바디 트랜지스터에 대한 게이트(842)의 원하는 두께를 형성하기 위해서 RIE 에칭된다. 일 구현예에서, 도핑된 n+ 타입 폴리실리콘층(842)은 RIE 에칭되어, 초박형 단결정 수직 바디 영역(853)에 대향하여 100㎚ 이하의 수직 측면을 갖는 수평방향의 워드라인/게이트를 일체적으로 형성하게 한다. 다음, 산화물층(844)은 CVD 공정 등에 의해 증착되며, CMP 공정에 의해 평탄화되어 트렌치(830)를 충진시킨다. 에칭 공정이 이행되어, 상술한 기술에 따라서, 구조로부터 질화층(820)가 박리된다. 이는 인산을 사용하는 인 에칭 공정을 포함한다. 그 구조는 이제 도 8c에 도시된 바와 같이 나타난다.
당업자가 본 개시를 숙독하여 인식할 수 있는 바와 같이, 제2 접촉층(816)의 콘택들은 기둥(840-1,840-2)의 상부에 형성될 수 있으며, 커패시터 형성과 표준 BEOL 공정으로 진행한다.
도 9a 내지 도 9c는 본 발명의 교시에 따른 수직 게이트 구조 구현예를 형성하기 위한 공정순서를 나타낸다. 후술하는 공정단계에서 제안된 치수는 0.1㎛ CD 기술에 적합하며, 다른 CD 크기에 대하여 그에 따라 스케일링될 수 있다. 도 9a는 도 7c에 도시된 구조와 유사한 구조를 나타낸다. 즉, 도 9a는 트렌치(930) 내의 기둥(940-1,940-2) 의 측벽(950)을 따라 초박형 단결정 막(956)을 도시한다. 초박형 단결정 막(956)은 이 경우에 제1 접촉층(912)에 결합되는 초박형 단결정 수직제1 소스/드레인 영역(951)과 제2 접촉층(916)에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역(952)을 포함한다. 초박형 p형 단결정 수직 바디영역(953)은 산화물층(914)의 측면을 따라, 또는 대향하여 존재하며, 제1 소스/드레인 영역(951)을 제2 소스/드레인 영역(952)에 결합시킨다. 도 9a에 도시된 공정 구현예에 따라서, 약 20㎚의 일정한 질화층이, CVD 등에 의해 증착되며, 측벽(950) 상에서만 남도록 방향성 에칭된다. 그 후, 산화물층은 노출된 비트라인 바(902)를 절연하기 위해서 열산화에 의해 약 50㎚ 두께까지 성장된다. 측벽(950) 상의 일정한 질화층은 초박형 단결정 막(946)을 따라 산화를 방지한다. 그 후, 질화층은 당업자에게 알려지고 인식되는 것과 동일한 종래의 박리 공정을 사용하여 박리된다. 그 구조는 이제 도 9a에서 나타난다.
도 9b에 도시된 바와 같이, 진성 폴리실리콘층(954)은 기둥들(940-1,940-2) 상부 및 트렌치(930) 내부에 증착된 후, 기둥들(940-1,940-2)의 수직 측면 상에서만 진성 폴리실리콘층(954)이 남도록 방향성 에칭된다. 포토레지스트가 제공되고 마스킹되어, 예를 들어, 교대하는 로우 인접 기둥들 상에 일체적으로 형성되는 워드라인/게이트인, 장치 채널이 형성될 기둥을 노출시킨다. 이들 지점에서, 진성 폴리실리콘층(954)은, 당업자에게 알려지고 인식되는 것과 동일하게, 선택적으로 에칭되어, 노출된 진성 폴리실리콘층(954)이 제거된다. 다음, 박막 게이트 산화물층(956)이 초박형 단결정 수직 트랜지스터, 또는 초박형 바디 트랜지스터에 대한 초박형 단결정 막(946)의 노출된 측벽 상에 성장된다. 그 구조는 이제 도 9b에 나타낸다.
도 9c에서, n+ 도핑된 폴리실리콘 재료 또는 적절한 그속(960)의 워드라인 도체는, CVD 등에 의해 약 50㎚ 이하의 두께로 증착된다. 그 후, 이 워드라인 도체(960)는 방향성 에칭되어, 개별의 수직, 일체적으로 형성된 워드라인/게이트(960A,960B)를 형성하기 위해서, 교대하는 로우 인접 기둥들의 박막 게이트 산화물층(956) 상을 포함하여, 기둥들의 수직 측멱 상에서만 남게된다. 그 구조는 이제 도 9c에 나타낸다.
도 9d에서, 간단한 산화물 에칭이 이행되어 잔류 진성 폴리실리콘층(954)의 상부를 노출시킨다. 그 후, 당업자에게 알려지고 인식되는 바와 동일하게, 잔류 진성 폴리실리콘층(954)를 전부 제거하기 위해서, 선택적 등방성 에칭이 이행된다. 기둥들(940-1,940-2) 근처의 개별 수직 워드라인(960A,960B) 사이의 트렌치(930)내의 공간과 진성 폴리실리콘층을 제거에 의하여 남겨진 강(cavity)을 충진하기 위하여, CVD 등에 의해 산화물층(970)이 증착된다. 상술한 바와 같이, 개별 수직 워드라인은 교대하는 로우 인접 기둥들 상에 게이트를 일체적으로 형성한다. 산화물층(970)은 CMP에 의해 평탄화되어, 질화 패드(920) 상에서 정지하는 기둥들(940-1,940-2)의 상부로부터 제거된다. 그 후, 잔류 패드 재료(918,920)가 RIE 등에 의해 에칭되어, 기둥들(940-1,940-2)의 상부로부터 제거된다. 다음, CVD 산화물(975)가 증착되어 기둥들(940-1,940-2)의 표면을 커버한다. 그 구조는 이제 도 9d에 나타낸다.
당업자는 본 개시를 숙독함으로써 공정이 스터리지 커패시터 형성 및 BEOL 공정단계로 진행할 수 있음을 인식할 것이다.
당업자가 본 개시를 숙독하여 인식할 수 있는 것과 같이, 상술한 공정단계는, 교대하는 로우 인접 기둥들을 따라 일체적으로 형성된 수직 게이트로서 동작하는 수직방향 워드라인(960A,960B)를 생산한다. 이는, 도 4c의 투시도와 도 4d의 비트라인의 방향을 따라 취해진 단면도와 유사한 접힌 비트라인 DRAM 구조 구현예를 생산한다.
결론
상기 구조 및 제조 방법은, 초박형 바디 트랜지스터를 갖는 접힌 비트라인 DRAM에 대한 예시이며, 한정하려는 것은 아니다. 서로 다른 타입의 게이트 구조들이 서로 다른 타입의 기판 상에서 접힌 비트라인 DRAM 메모리 어레이를 형성하기 위해서 이용될 수 있다.
DRAM 내의 더욱더 높은 밀도 요건은 구조와 트랜지스터의 더욱더 작은 치수가 되는 것임이 밝혀졌다. 종래의 평면 트랜지스터 구조는 디프 서브마이크론 치수 범주에서는 스케일하기가 어렵다. 본 발명은 산화물 기둥의 측벽을 따라 성장된 초박형 단결정 실리콘막에서 제조된 수직 액세스 또는 전송 트랜지스터를 제공한다. 초박형 바디 영역을 갖는 이들 트랜지스터는, 보다 작은 장치의 성능 이점을 보유하면서, 더욱더 작은 치수로 자연스럽게 스케일된다. 보다 고성능과 고밀도를 위한 보다 작은 치수의 이점은 접힌 비트라인 메모리 어레이에서 모두 달성된다.

Claims (59)

  1. 로우와 열로 형성되는 메모리 셀들의 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥(pillar); 및
    기둥의 로우 내부에서 상기 기둥의 교대하는 측면(alternating side)을 따라 형성되는 단결정 수직 트랜지스터(single crystalline vertical transistor) -상기 단결정 수직 트랜지스터는;
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역; 및
    상기 산화물층에 대향하고 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디영역(ultra thin single crystalline vertical body region)를 포함함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에 칼럼 인접 기둥들의 상기 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인; 및
    트렌치에 인접한 상기 단결정 수직 트랜지스터의 교대하는 바디 영역에 어드레싱하기 위하여 상기 기둥들의 로우 사이에서 상기 트렌치 내의 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 워드라인을 포함하는 접힌 비트라인(folded bit line) DRAM 장치.
  2. 제1항에 있어서,
    상기 초박형 단결정 수직 바디 영역은 100나노미터 미만의 수직길이를 갖는 채널을 포함하는 접힌 비트라인 DRAM 장치.
  3. 제1항에 있어서,
    상기 초박형 단결정 수직 바디 영역은 10나노미터 미만의 수평폭을 갖는 접힌 비트라인 DRAM 장치.
  4. 제1항에 있어서,
    상기 초박형 단결정 수직 바디 영역은 고체상태 에피택셜 성장으로부터 형성되는 접힌 비트라인 DRAM 장치.
  5. 메모리 셀들의 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    상기 기둥의 측면에 따라서 형성되는 단결정 수직 트랜지스터 -상기 단결정 수직 트랜지스터는,
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역;
    상기 기둥의 교대하는 측면을 따라 형성되며 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디 영역; 및
    상기 수직 바디 영역에 대향하며 게이트 산화물에 의해 상기 수직 바디 영역으로부터 분리되는 게이트를 포함함-;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에서 칼럼 인접 기둥들의 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인; 및
    기둥의 로우에 따라, 교대하는 기둥들 내에서 트렌치에 인접하는 상기 단결정 수직 트랜지스터의 게이트에 어드레싱하기 위하여, 상기 기둥들의 로우 사이에서 상기 트렌치의 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 워드라인을 포함하는 접힌 비트라인 DRAM 장치.
  6. 제5항에 있어서,
    상기 복수개의 매립 비트라인은 상기 제1 접촉층보다 높게 도핑되고 상기 제1 접촉층과 일체적으로 형성되는 접힌 비트라인 DRAM 장치.
  7. 제5항에 있어서,
    상기 초박형 단결정 수직 바디 영역은 100 나노미터 미만의 수직길이를 갖는 p형 채널을 포함하는 접힌 비트라인 DRAM 장치.
  8. 제7항에 있어서,
    상기 초박형 단결정 수직 바디 영역은 10 나노미터 미만의 수평 폭을 갖는 접힌 비트라인 DRAM 장치.
  9. 제5항에 있어서,
    상기 기둥은 상기 반도체 기판의 절연부로부터 외부로 연장하는 접힌 비트라인 DRAM 장치.
  10. 제5항에 있어서,
    상기 반도체 기판은 실리콘 온 절연체(silicon on insulator) 기판을 포함하는 접힌 비트라인 DRAM 장치.
  11. 제5항에 있어서,
    상기 게이트는 수평방향 게이트를 포함하며, 상기 수평방향 게이트의 수직 측면은 100 나노미터 미만의 길이를 갖는 접힌 비트라인 DRAM 장치.
  12. 제5항에 있어서,
    상기 게이트는 100 나노미터 미만의 수직길이를 갖는 수직방향 게이트를 포함하는 접힌 비트라인 DRAM 장치.
  13. 로우와 칼럼으로 형성되는 메모리 셀들의 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    기둥의 로우 내부에서 상기 기둥의 교대하는 측면을 따라 형성되는 단결정 수직 트랜지스터 -상기 단결정 수직 트랜지스터는;
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역; 및
    상기 산화물층에 대향하고 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디영역을 포함하고,
    상기 단결정 수직 트랜지스터에 대한 표면 공간전하 영역은 상기 트랜지스터의 다른 치수가 스케일 다운됨에 따라서 스케일 다운됨- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에 칼럼 인접 기둥들의 상기 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인; 및
    트렌치에 인접한 상기 단결정 수직 트랜지스터의 교대하는 바디 영역에 어드레싱하기 위하여, 상기 기둥들의 로우 사이의 상기 트렌치 내에서 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 워드라인을 포함하는 접힌 비트라인 DRAM 장치.
  14. 로우와 칼럼으로 형성되는 메모리 셀들의 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    기둥의 로우 내부에서 상기 기둥의 교대하는 측면을 따라 형성되는 단결정 수직 트랜지스터 -상기 단결정 수직 트랜지스터는;
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역; 및
    상기 산화물층에 대향하고 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디영역을 포함하고,
    상기 제1 및 제2 초박형 단결정 수직 소스/드레인 영역에 대한 수평 접합 깊이는 상기 초박형 단결정 수직 바디 영역의 수직 길이보다 훨씬 작음- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에 칼럼 인접 기둥들의 상기 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인; 및
    트렌치에 인접한 상기 단결정 수직 트랜지스터의 바디 영역에 어드레싱하기 위하여 상기 기둥들의 로우 사이의 상기 트렌치 내에서 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 워드라인을 포함하는 접힌 비트라인 DRAM 장치.
  15. 제14항에 있어서,
    상기 초박형 단결정 수직 바디영역은 100 나노미터 미만의 수직 길이를 갖는 p형 채널을 포함하는 접힌 비트라인 DRAM 장치.
  16. 반도체 기판으로부터 외부로 연장하고, 단결정 제1 접촉층 및 산화물층에 의해 분리되는 단결정 제2 접촉층을 포함하는 로우과 칼럼에서 형성되는 기둥들의 어레이 -상기 각각의 기둥은 ;
    각각의 기둥의 대향 측면에 따라 형성되는 한 쌍의 단결정 수직 트랜지스터 -상기 각각의 단결정 수직 트랜지스터는,
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역; 및
    각각의 기둥에서 상기 산화물의 측면을 따라 형성되며, 상기 기둥들의 측면을 따라 형성되는 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디 영역를 포함함- ;
    단결정 반도체 재료로 형성되며, 상기 단결정 수직 바디영역 하부에 배치되며, 기둥의 칼럼에 따라 상기 제1 접촉층과 결합함 다수의 매립 비트라인;
    다수개의 워드라인 -상기 각각의 워드라인은 상기 기둥들의 상부 표면 아래에 그리고 기둥의 로우 사이에서 형성되는 트렌치 내에 배치되며, 기둥의 로우를 따라, 교대하는 기둥들 내의 상기 한 쌍의 단결정 수직 트랜지스터에 대한 바디 영역을 독립적으로 어드레스함- ; 및
    각각의 기둥에서 상기 제2 컨택층에 독립적으로 결합되는 다수개의 커패시터를 포함하는 반도체 장치.
  17. 제16항에 있어서,
    각각의 워드라인은 상기 트렌치의 제1 측면 상에 있는 기둥의 상기 바디 영역에 어드레싱하기 위하여 게이트를 일체적으로 형성하며, 상기 트렌치의 제2 측면 상에서 칼럼 인접 기둥 내의 상기 바디 영역으로부터 격리되는 반도체 장치.
  18. 제16항에 있어서,
    각각의 워드라인은 상기 트렌치의 상기 제1 측면 상에 있는 기둥의 상기 바디 영역에 어드레싱하기 위하여 게이트를 일체적으로 형성하며, 상기 트렌치의 상기 제1 측면 상에 있는 로우 인접 기둥의 상기 바디영역으로부터 격리되는 반도체 장치.
  19. 제16항에 있어서,
    상기 각각의 초박형 단결정 수직 바디 영역은 100나노미터 미만의 수직길이를 갖는 p형 채널을 포함하는 반도체 장치.
  20. 제16항에 있어서,
    상기 다수의 매립 비트라인은 상기 제1 접촉층과 일체적으로 형성되고 산화물층에 의해 상기 반도체 기판으로부터 분리되는 반도체 장치.
  21. 제16항에 있어서,
    상기 각각의 워드라인은 100 나노미터 미만의 수직 측면 길이를 갖는 수평방향 워드라인을 포함하는 반도체 장치.
  22. 제16항에 있어서,
    상기 각각의 워드라인은 100 나노미터 미만의 수직길이를 갖는 수직방향 워드라인을 포함하는 반도체 장치.
  23. 메모리 셀들의 매립 비트라인 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    기둥의 로우 내부에서 상기 기둥의 교대하는 측면을 따라 형성되는 단결정 수직 트랜지스터 -상기 단결정 수직 트랜지스터는;
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역;
    상기 산화물층의 측면을 따라 형성되고 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디영역; 및
    상기 수직 바디 영역에 대향하고 게이트 산화물에 의해 상기 수직 바디 영역으로부터 분리되는 게이트를 포함함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에 칼럼 인접 기둥들의 상기 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인; 및
    기둥의 로우를 따라, 교대하는 기둥 내에서 트렌치에 인접한 상기 단결정 수직 트랜지스터의 게이트에 어드레싱하기 위하여, 상기 기둥들의 로우 사이의 상기 트렌치 내에서 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 워드라인을 포함하는 반도체 장치.
  24. 제23항에 있어서,
    상기 각각의 단결정 수직 바디 영역은 100 나노미터 미만의 수직길이를 갖는 p형 채널을 포함하는 반도체 장치.
  25. 제23항에 있어서,
    상기 복수개의 매립 비트라인들 각각은 상기 반도체 기판으로부터 산화물층에 의해 분리되는 반도체 장치.
  26. 제23항에 있어서,
    기둥의 로우를 따르는 트렌치 내의 각각의 게이트는 상기 인접 트렌치 내의 복수개의 워드라인들 중의 하나와 일체적으로 형성되며, 상기 복수개의 워드라인들각각은 상기 단결정 수직 바디 영역에 대향하여 100 나노미터 미만의 수직 측면을 갖는 수평방향 워드라인을 포함하는 반도체 장치.
  27. 제23항에 있어서,
    기둥의 로우를 따르는 트렌치 내의 각각의 게이트는 상기 인접 트렌치 내의 복수개의 워드라인들 중의 하나와 일체적으로 형성되며, 상기 복수개의 워드라인들 각각은 100 나노미터 미만의 수직 길이를 갖는 수직방향의 워드라인을 포함하는 반도체 장치.
  28. 메모리 셀들의 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    단결정 수직 트랜지스터 -상기 단결정 수직 트랜지스터는,
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역;
    기둥의 로우 내부에서 상기 기둥의 교대하는 측면을 따라 형성되며 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디 영역; 및
    상기 수직 바디 영역에 대향하고 게이트 산화물에 의해 상기 수직 바디 영역으로부터 분리되는 게이트를 포함함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에 칼럼 인접 기둥들의 상기 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인;
    트렌치의 제1 측면을 따라 교대하는 기둥 내에서, 상기 트렌치의 제1 측면에 인접하는 상기 단결정 수직 트랜지스터의 게이트를 어드레싱하기 위하여, 상기 기둥들의 로우 사이의 상기 트렌치 내에서 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 제1 워드라인; 및
    복수개의 제2 워드라인 -상기 각각의 제2 워드라인은, 트렌치의 제2 측면을 따라 교대하는 기둥 내에서, 상기 트렌치의 제2 측면에 인접하는 상기 단결정 수직 트랜지스터의 게이트를 어드레싱하고 상기 제2 워드라인은 상기 트렌치의 제2 측면에 인접하도록, 절연체에 의해 상기 각각의 제1 워드라인으로부터 분리되며, 상기 기둥들의 로우 사이의 상기 트렌치 내에서 매립 비트라인에 각각 수직 배치됨- 을 포함하는 메모리 장치.
  29. 제28항에 있어서,
    기둥의 로우를 따라 상기 트렌치의 제1 측면에 인접한 각각의 게이트는 상기인접 트렌치의 상기 복수개의 제1 워드라인들 중의 하나와 일체적으로 형성되고, 상기 복수개의 제1 워드라인들 각각은 100 나노미터 미만의 수직길이를 갖는 수직방향 워드라인을 포함하는 메모리 장치.
  30. 제28항에 있어서,
    상기 각각의 기둥은 제2 접촉층에 결합되는 커패시터를 포함하는 메모리 장치.
  31. 제28항에 있어서,
    상기 각각의 단결정 수직 바디 영역은 100 나노미터 미만의 수직길이를 갖는 메모리 장치.
  32. 제28항에 있어서,
    각각의 단결정 수직 트랜지스터는 100 나노미터 미만의 수직길이와 10 나노미터 미만의 수평 폭을 갖는 메모리 장치.
  33. 메모리 셀들의 접힌 비트라인 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    각각의 기둥의 교대하는 측면을 따라 형성되는 한 쌍의 단결정 수직 트랜지스터 -상기 각각의 단결정 수직 트랜지스터는;
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역; 및
    상기 산화물층에 대향하고 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디영역를 포함함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 메모리 셀들의 어레이 내에서 칼럼 인접 기둥들의 상기 제1 접촉층과 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인;
    트렌치의 제1 측면에 인접하는 교대하는 로우 인접 기둥들 내의 상기 단결정 수직 트랜지스터의 바디 영역을 어드레싱하기 위하여, 상기 기둥들의 로우 사이의 상기 트렌치 내에서 복수개의 매립 비트라인에 각각 수직 배치되는 복수개의 제1 워드라인; 및
    복수개의 제2 워드라인 -상기 각각의 제2 워드라인은, 트렌치의 제2 측면에 인접하여 상기 트렌치의 제2 측면에 인접하는 교대하는 로우 인접 기둥들에서 상기 단결정 수직 트랜지스터의 바디 영역을 어드레싱하도록, 절연체에 의해 상기 각각의 제1 워드라인으로부터 분리되며, 상기 기둥들의 로우 사이의 상기 트렌치 내에서 매립 비트라인에 각각 수직 배치됨- 을 포함하는 메모리 장치.
  34. 제33항에 있어서,
    상기 복수개의 제1 워드라인들 각각은 상기 트렌치의 제1 측면 상의 기둥 내에서 상기 바디 영역을 어드레싱하기 위하여 게이트를 일체적으로 형성하며, 상기 트렌치의 제1 측면 상에 로우 인접 기둥 내의 상기 바디 영역으로부터 절연층에 의해 격리되는 메모리 장치.
  35. 제33항에 있어서,
    상기 복수개의 제2 워드라인들 각각은 상기 트렌치의 제2 측면 상에 기둥내의 상기 바디 영역을 어드레싱하기 위하여 게이트를 일체적으로 형성하고, 상기 트렌치의 제2 측면 상에 로우 인접 기둥내의 상기 바디 영역으로부터 절연층에 의해 격리되는 메모리 장치.
  36. 제33항에 있어서,
    상기 복수개의 제1 및 제2 워드라인들 각각은 100 나노미터 미만의 수직길이를 갖는 수직방향 워드라인을 포함하는 메모리 장치.
  37. 제33항에 있어서,
    상기 각각의 단결정 수직 트랜지스터는 100 나노미터 미만의 수직길이와 10나노미터 미만의 수평 폭을 갖는 메모리 장치.
  38. 프로세서; 및
    상기 프로세서에 결합된 접힌 비트라인 DRAM 장치 -상기 접힌 비트라인 DRAM 장치는,
    로우와 칼럼으로 형성된 메모리 셀들의 어레이 -상기 메모리 셀들의 어레이 내의 각각의 메모리 셀은,
    반도체 기판으로부터 외부로 연장하고, 산화물층에 의해 분리되는 단결정 제1 접촉층 및 단결정 제2 접촉층을 포함하는 기둥; 및
    기둥의 로우 내부에 상기 기둥의 교대하는 측면을 따라 형성되는 단결정 수직 트랜지스터 -상기 단결정 수직 트랜지스터는,
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역; 및
    상기 산화물층에 대향하며 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 수직 바디 영역을 포함하고,
    상기 단결정 수직 트랜지스터에 대한 표면 공간전하 영역은 상기 트랜지스터의 다른 치수가 스케일 다운됨에 따라 스케일 다운됨-;
    를 포함함- ;
    단결정 반도체 재료로 형성되고, 상기 메모리 셀들의 어레이 내에서 칼럼 인접 기둥들의 제1 접촉층에 상호접속하기 위하여 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인; 및
    트렌치에 인접한 상기 단결정 수직 트랜지스터들의 게이트에 어드레싱하기 위하여 상기 기둥의 로우 사이에, 상기 트렌치 내의 매립 복수개의 매립 비트라인에 수직으로 각각 배치되는 복수개의 워드라인를 포함함- ;
    을 포함하는 전자시스템.
  39. 로우와 칼럼으로 형성되는 메모리 셀들의 어레이를 형성하는 단계 -상기 각각의 메모리 셀을 형성하는 단계는,
    반도체 기판으로부터 외부로 연장하는 기둥을 형성하는 단계 -상기 기둥 형성 단계는 제1 도전형의 단결정 제1 접촉층을 형성하는 단계와 산화물층에 의해 수직 분리되는 상기 제1 도전형의 단결정 제2 접촉층을 형성하는 단계를 포함함-; 및
    기둥의 로우 내부에 상기 기둥의 교대하는 측면을 따라 단결정 수직 트랜지스터를 형성하는 단계 -상기 단결정 수직 트랜지스터를 형성하는 단계는,
    상기 기둥 상부에 저농도로 도핑된 제2 도전형의 폴리실리콘층을 증착하고 상기 기둥들의 측벽 상에서만 남도록 상기 제2 도전형의 상기 폴리실리콘층을 방향성 에칭하는 단계; 및
    상기 저농도로 도핑된 제2 도전형의 폴리실리콘층이 재결정화되고 횡방향 에피택셜 고체상태 재성장이 수직적으로 발생하여 상기 제2 도전형의 단결정 수직방향 재료를 형성하도록 상기 기둥을 어닐링하는 단계를 포함하고,
    상기 어닐링은, 제1 도전형의 상기 단결정 제1 및 제2 접촉층이 상기 제1 도전형의 단결정 재료의 성장을 상기 저농도로 도핑된 제2 도전형의 폴리실리콘층으로 시드(seed)하게 하여 상기 제2 도전형의 이제는 단결정 수직방향인 재료에 의해 분리되는 상기 제1 도전형의 수직방향의 제1 및 제2 소스/드레인 영역들을 형성함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되며, 상기 메모리 셀의 어레이 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인을 형성하는 단계 -상기 복수개의 매립 비트라인 형성단계는 상기 메모리 셀들의 어레이내의 칼럼 인접 기둥들의 제1 접촉층과 결합하는 단계를 포함함-; 및
    복수개의 워드라인을 형성하는 단계 -상기 복수개의 워드라인 형성단계는. 트렌치에 인접한 상기 단결정 수직 트랜지스터의 교대하는 바디 영역을 어드레싱하기 위하여, 상기 기둥들의 로우 사이의 트렌치 내에 상기 복수개의 매립 비트라인에 수직 배치되는 각각의 워드라인을 형성하는 단계를 포함함-;
    를 포함하는 접힌 비트라인 DRAM 장치를 형성하는 방법.
  40. 제39항에 있어서,
    기둥의 로우 내부에 상기 기둥의 교대하는 측면을 따라 단결정 수직 트랜지스터를 형성하는 단계는, 상기 트랜지스터가 10 나노미터 미만의 수평 폭을 갖는 초박형 단결정 수직 바디 영역을 갖도록 상기 트랜지스터를 형성하는 단계를 포함하는 방법.
  41. 제39항에 있어서,
    기둥의 로우 내부에 상기 기둥의 교대하는 로우를 따라 단결정 수직 트랜지스터를 형성하는 단계는, 상기 트랜지스터가 100 나노미터 미만의 수직 채널길이를 갖고 10나노미터 미만의 수평폭을 갖는 제1 및 제2 소스/드레인 영역을 갖도록 상기 트랜지스터를 형성하는 단계를 포함하는 방법.
  42. 로우와 칼럼으로 형성되는 메모리 셀들의 어레이를 형성하는 단계 -상기 메모리 셀들의 어레이에서 각각의 메모리 셀을 형성하는 단계는,
    반도체 기판으로부터 외부로 연장하는 기둥을 형성하는 단계 -상기 기둥은 단결정 제1 접촉층 및 산화물층에 의해 분리되는 단결정 제2 접촉층를 포함함- ; 및
    기둥의 로우 내부에 상기 기둥의 대향 측면을 따라 단결정 수직 트랜지스터를 형성하는 단계 -상기 단결정 수직 트랜지스터는,
    상기 제1 접촉층에 결합되는 초박형 단결정 수직 제1 소스/드레인 영역을 형성하는 단계;
    상기 제2 접촉층에 결합되는 초박형 단결정 수직 제2 소스/드레인 영역을 형성하는 단계; 및
    상기 산화물층에 대향하며, 상기 제1 및 제2 소스/드레인 영역과 결합하는 초박형 단결정 바디 영역을 형성하는 단계를 포함하며,
    상기 단결정 수직 트랜지스터의 형성단계는, 상기 트랜지스터의 다른 치수가 스케일 다운됨에 따라 상기 단결정 수직 트랜지스터의 표면 공간전하 영역도 스케일 다운되도록 상기 트랜지스터를 형성하는 단계를 포함함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되며 상기 어레이 메모리 셀들 내의 상기 기둥들 아래에 배치되는며 복수개의 매립 비트라인을 형성하는 단계 -상기 복수개의 매립 비트라인을 형성하는 단계는, 메모리 셀들의 어레이에서 칼럼 인접 기둥들의 제1 접촉층을 결합하는 단계를 포함함-; 및
    복수개의 워드라인을 형성하는 단계 -상기 복수개의 워드라인을 형성하는 단계는, 트렌치에 인접하는 상기 단결정 수직 트랜지스터의 교대하는 바디 영역에 어드레싱하기 위하여 상기 기둥들의 로우 사이에 트렌치 내의 상기 복수개의 매립 비트라인에 수직 배치되는 각각의 워드라인을 형성하는 단계를 포함함- 를 포함하는 접힌 비트라인 DRAM 장치를 형성하는 방법.
  43. 제42항에 있어서,
    상기 복수개의 매립 비트라인을 형성하는 단계는, 상기 제1 접촉층보다 고농도로 도핑되며 상기 제1 접촉층과 일체적으로 형성되는 복수개의 매립 비트라인을형성하는 단계를 포함하는 방법.
  44. 제42항에 있어서,
    기둥의 로우 내부에 상기 기둥의 교대하는 측면을 따라 단결정 수직 트랜지스터를 형성하는 단계는, 상기 트랜지스터가 100 나노미터 미만의 수직 길이를 갖는 p형 채널을 갖는 상기 초박형 단결정 수직 바디 영역을 갖도록, 상기 트랜지스터를 형성하는 단계를 포함하는 방법.
  45. 제44항에 있어서,
    상기 트랜지스터가 초박형 단결정 수직 바디 영역을 갖도록 상기 트랜지스터를 형성하는 단계는, 10 나노미터 미만의 수평 폭을 갖도록 상기 초박형 단결정 수직 바디 영역을 형성하는 단계를 포함하는 방법.
  46. 제42항에 있어서,
    상기 기둥 하부에 단결정 반도체 재료의 복수개의 매립 비트라인을 형성하는 단계는, 절연층에 의해 상기 반도체 기판으로부터 분리되는 복수개의 매립 비트라인을 형성하는 단계를 포함하는 방법.
  47. 제42항에 있어서,
    상기 복수개의 워드라인을 형성하는 단계는, 상기 트렌치에 인접한 상기 단결정 수직 트랜지스터의 교대하는 바디 영역에 어드레싱하기 위하여 수평방향 게이트를 일체적으로 형성하는 단계를 포함하며, 상기 수평방향 게이트의 수직 측면은 100 나노미터 미만의 길이를 갖는 방법.
  48. 제42항에 있어서,
    상기 복수개의 워드라인을 형성하는 단계는, 상기 트렌치에 인접하는 기둥의 로우 내에서 상기 단결정 수직 트랜지스터의 교대하는 바디 영역에 어드레싱하기 위하여, 수직방향 게이트를 일체적으로 형성하는 단계를 포함하며, 상기 일체적으로 형성된 수직방향 게이트는 100 나노미터 미만의 수직길이를 갖는 방법.
  49. 메모리 셀들의 접힌 비트라인 어레이를 형성하는 단계 -상기 메모리 셀들의 어레이에서 각각의 메모리 셀을 형성하는 단계는,
    반도체 기판으로부터 외부로 연장하는 기둥을 형성하는 단계 -상기 기둥을 형성하는 단계는, 제1 도전형의 단결정 제1 접촉층을 형성하는 단계와, 산화물층에 의해 분리되는 상기 제1 도전형의 단결정 제2 접촉층을 형성하는 단계를 포함함-; 및
    기둥의 로우 내부에 상기 기둥의 교대하는 측면을 따라 단결정 수직 트랜지스터를 형성하는 단계 -상기 단결정 수직 트랜지스터를 형성하는 단계는,
    상기 기둥 상부에 저농도로 도핑된 제2 도전형의 폴리실리콘층을 증착하고, 상기 기둥들의 측벽들 상에만 남도록 상기 제2 도전형의 상기 폴리실리콘층을 방향성 에칭하는 단계;
    상기 저농도로 도핑된 제2 도전형의 폴리실리콘층이 재결정화하고, 횡방향 에피택셜 고체상태 재성장이 수직적으로 발생하여 상기 제2 도전형의 단결정 수직방향 재료를 형성하도록 상기 기둥을 어닐링하는 단계; 및
    상기 제2 도전형의 단결정 수직방향 재료에 대향하며 게이트 산화물에 의해 상기 수직 바디 영역으로부터 분리되는 게이트를 형성하는 단계를 포함하고,
    상기 어닐링 단계는, 제1 도전형의 상기 단결정 제1 및 제2 접촉층이 상기 제1 도전형의 단결정 재료의 성장을 상기 제2 타입의 저농도로 도핑된 폴리실리콘층으로 시드하게 하여 상기 제2 도전형의 이제는 단결정 수직방향인 재료에 의해 분리되는 상기 제1 도전형의 수직방향 제1 및 제2 소스/드레인 영역을 형성함- ;
    를 포함함- ;
    단결정 반도체 재료이고, 상기 복수개의 매립 비트라인들 각각이 메모리 셀들의 어레이에서 칼럼 인접 기둥들의 상기 제1 접촉층에 결합하도록 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인을 형성하는 단계; 및
    상기 복수개의 매립 비트라인이 수직 배치되는 복수개의 워드라인을 형성하는 단계 -상기 복수개의 워드라인을 형성하는 단계는, 트렌치에 인접하는 상기 단결정 수직 트랜지스터의 게이트를 어드레싱하기 위하여 상기 기둥들 로우 사이의트렌치 내에서 상기 복수개의 워드라인 각각을 형성하는 단계를 포함함- 를 포함하는 메모리 어레이의 형성방법.
  50. 제49항에 있어서,
    각각의 단결정 수직 트랜지스터를 형성하는 단계는, 100 나노미터 미만의 수직 길이와 10 나노미터 미만의 수평 폭을 갖는 p형 채널을 갖는 초박형 바디 영역을 형성하는 단계를 포함하는 방법.
  51. 제49항에 있어서,
    상기 복수개의 매립 비트라인을 형성하는 단계는, 상기 반도체 기판으로부터 산화물층에 의해 분리되는 상기 복수개의 매립 비트라인을 형성하는 단계를 포함하는 방법.
  52. 제49항에 있어서,
    상기 복수개의 워드라인을 형성하는 단계는, 기둥의 로우를 따라, 교대하는 기둥들을 따라 상기 인접 트렌치에 존재하는 각각의 게이트를 상기 복수개의 워드라인들 중의 하나와 일체적으로 형성하며, 상기 복수개의 워드라인 각각을 형성하는 단계는, 상기 단결정 수직 트랜지스터에 대향하여 100 나노미터 미만의 수직 측면을 갖는 수평방향 워드라인을 형성하는 단계를 포함하는 방법.
  53. 제49항에 있어서,
    상기 복수개의 워드라인을 형성하는 단계는, 기둥의 로우를 따라, 교대하는 기둥들을 따라 인접 트렌치 내에 존재하는 각각의 게이트를 상기 복수개의 워드라인들 중의 하나와 일체적으로 형성하는 단계를 포함하며, 상기 복수개의 워드라인들 각각은 100 나노미터 미만의 수직길이를 갖는 수직방향 워드라인을 형성하는 단계를 포함하는 방법.
  54. 메모리 셀들의 어레이를 형성하는 단계 -상기 메모리 셀들의 어레이에서 상기 메모리 셀을 형성하는 단계는,
    반도체 기판으로부터 외부로 연장하는 기둥을 형성하는 단계 -상기 기둥을 형성하는 단계는 제1 도전형의 단결정 제1 접촉층을 형성하는 단계와 산화물층에 의해 수직 분리되는 제1 도전형의 단결정 제2 접촉층을 형성하는 단계를 포함함- ; 및
    상기 기둥의 대향 측면을 따라 한 쌍의 단결정 수직 트랜지스터를 형성하는 단계 -상기 한 쌍의 단결정 수직 트랜지스터 각각을 형성하는 단계는,
    상기 기둥 상부에 제2 도전형의 저농도로 도핑된 폴리실리콘층을 증착하고 상기 기둥들의 대향하는 측벽상에만 남도록 상기 제2 도전형의 상기 폴리실리콘층을 방향성 에칭하는 단계;
    상기 제2 도전형의 상기 저농도로 도핑된 폴리실리콘층이 재결정화하고 횡방향 에피택셜 고체상태 재성장이 수직적으로 발생하여 상기 제2 도전형의 단결정 수직방향 재료를 형성하도록 상기 기둥을 어닐링하는 단계; 및
    상기 제2 도전형의 단결정 수직방향 재료에 각각 대향하며 게이트 산화물에 의해 상기 수직 바디 영역으로부터 각각 분리되는 한 쌍의 게이트를 형성하는 단계를 포함하고,
    상기 어닐링은, 제1 도전형의 상기 단결정 제1 및 제2 접촉층이 상기 제2 타입의 상기 저농도로 도핑된 폴리실리콘층으로 상기 제1 도전형의 단결정 재료의 성장에 시드하게 하여 상기 제2 도전형의 이제는 단결정 수직방향인 재료에 의해 분리되는 상기 제1 도전형의 수직방향 제1 및 제2 소스/드레인 영역을 형성함- ;
    를 포함함- ;
    단결정 반도체 재료로 형성되며, 상기 복수개의 매립 비트라인들 각각이 상기 메모리 셀들의 어레이에서 칼럼 인접 기둥들의 상기 제1 접촉층과 결합하도록 상기 어레이 메모리 셀들 내의 상기 기둥들 하부에 배치되는 복수개의 매립 비트라인을 형성하는 단계;
    상기 트렌치의 제1 측면을 따라, 교대하는 기둥 내의 상기 트렌치의 제1 측면에 인접하는 상기 단결정 수직 트랜지스터의 게이트에 어드레싱하기 위하여, 상기 기둥들 로우 사이에 트렌치 내에 상기 복수개의 매립 비트라인을 수직 배치하는 복수개의 제1 워드라인을 형성하는 단계; 및
    상기 기둥들 로우 사이에 상기 트렌치 내의 상기 비트라인에 수직 배치되며, 상기 제2 워드라인은 상기 트렌치의 제2 측면에 인접하여 상기 트렌치의 상기 제2측면을 따라 교대하는 기둥들 내의 상기 트렌치의 제2 측면에 인접하는 상기 단결정 수직 트랜지스터의 게이틀 어드레싱하도록, 절연체에 의해 각각의 제1 워드라인으로부터 분리되는 복수개의 제2 워드라인들을 형성하는 단계를 포함하는 메모리 장치의 형성방법.
  55. 제54항에 있어서,
    상기 복수개의 제1 및 제2 워드라인을 형성하는 단계는, 각각 상기 트렌치의 제1 및 제2 측면에 인접하는 기둥의 로우를 따라, 교대하는 기둥들 내의 각각의 게이트를 상기 복수개의 제1 및 제2 워드라인들 중의 하나와 일체적으로 형성하는 단계와, 로우 인접 기둥들 내의 상기 게이트로부터 각각 상기 트렌치의 제1 및 제2 측면에 인접하는 상기 복수개의 제1 및 제2 워드라인을 격리시키는 단계를 포함하는 방법.
  56. 제55항에 있어서,
    상기 복수개의 제1 및 제2 워드라인들 각각을 형성하는 단계는 100 나노미터 미만의 수직길이를 갖는 수직방향 워드라인을 형성하는 단계를 포함하는 방법.
  57. 제54항에 있어서,
    상기 각각의 단결정 수직 트랜지스터를 형성하는 단계는 100 나노미터 미만의 수직길이와 10 나노미터 미만의 수평 폭을 갖는 상기 단결정 수직 트랜지스터를형성하는 단계를 포함하는 방법.
  58. 제54항에 있어서,
    상기 단결정 수직 트랜지스터를 형성하는 단계는, 제1 도전형의 상기 1 및 제2 소스/드레인 영역이 상기 제2 도전형의 상기 단결정 수직방향 재료의 수직길이보다 훨씬 작도록 상기 단결정 수직 트랜지스터를 형성하는 단계를 포함하는 방법.
  59. 제54항에 있어서,
    상기 각각의 단결정 수직 트랜지스터를 형성하는 단계는, 상기 트랜지스터의 다른 치수가 스케일 다운됨에 따라 상기 단결정 수직 트랜지스터의 표면 공간전하 영역이 스케일 다운되도록 상기 단결정 수직 트랜지스터를 형성하는 단계를 포함하는 방법.
KR1020037010480A 2001-02-09 2002-02-04 수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인ｄｒａｍ KR100594524B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/780,130 US6559491B2 (en) 2001-02-09 2001-02-09 Folded bit line DRAM with ultra thin body transistors
US09/780,130 2001-02-09
PCT/US2002/003231 WO2003083947A2 (en) 2001-02-09 2002-02-04 Folded bit line dram with vertical ultra thin body transistors

Publications (2)

Publication Number Publication Date
KR20040004524A true KR20040004524A (ko) 2004-01-13
KR100594524B1 KR100594524B1 (ko) 2006-06-30

Family

ID=25118705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010480A KR100594524B1 (ko) 2001-02-09 2002-02-04 수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인ｄｒａｍ

Country Status (8)

Country Link
US (3) US6559491B2 (ko)
EP (1) EP1419532A4 (ko)
JP (1) JP4431401B2 (ko)
KR (1) KR100594524B1 (ko)
CN (1) CN100492644C (ko)
AU (1) AU2002240244A1 (ko)
SG (1) SG161735A1 (ko)
WO (1) WO2003083947A2 (ko)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6559491B2 (en) * 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6496034B2 (en) * 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6649476B2 (en) 2001-02-15 2003-11-18 Micron Technology, Inc. Monotonic dynamic-static pseudo-NMOS logic circuit and method of forming a logic gate array
CA2340985A1 (en) * 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US6898362B2 (en) * 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7084014B2 (en) * 2003-10-07 2006-08-01 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
DE102004021051B3 (de) * 2004-04-29 2005-11-10 Infineon Technologies Ag DRAM-Speicherzellenanordnung nebst Betriebsverfahren
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7335583B2 (en) * 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
CN1851922B (zh) * 2005-04-22 2011-05-11 松下电器产业株式会社 半导体装置及其制造方法
EP1717861B1 (en) * 2005-04-27 2010-08-25 STMicroelectronics Srl Vertical MOSFET transistor operating as a selector in nonvolatile memory devices
US7473952B2 (en) * 2005-05-02 2009-01-06 Infineon Technologies Ag Memory cell array and method of manufacturing the same
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7317641B2 (en) * 2005-06-20 2008-01-08 Sandisk Corporation Volatile memory cell two-pass writing method
US7764549B2 (en) * 2005-06-20 2010-07-27 Sandisk 3D Llc Floating body memory cell system and method of manufacture
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7439576B2 (en) * 2005-08-29 2008-10-21 Micron Technology, Inc. Ultra-thin body vertical tunneling transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7544584B2 (en) * 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7491995B2 (en) * 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US7339222B1 (en) * 2006-05-03 2008-03-04 Spansion Llc Method for determining wordline critical dimension in a memory array and related structure
US8567992B2 (en) * 2006-09-12 2013-10-29 Huizhou Light Engine Ltd. Integrally formed light emitting diode light wire and uses thereof
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
US7875529B2 (en) * 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US7719869B2 (en) * 2007-11-19 2010-05-18 Qimonda Ag Memory cell array comprising floating body memory cells
US7927938B2 (en) 2007-11-19 2011-04-19 Micron Technology, Inc. Fin-JFET
TWI368299B (en) * 2008-08-15 2012-07-11 Nanya Technology Corp Vertical transistor and array of vertical transistor
EP2334995A4 (en) * 2008-10-02 2014-04-02 Carrier Corp STARTING FOR REFRIGERANT SYSTEM WITH HOT GAS HEATING
WO2010114890A1 (en) * 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
TWI415247B (zh) * 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
KR101140057B1 (ko) * 2010-12-16 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8686486B2 (en) * 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8437184B1 (en) 2011-12-06 2013-05-07 Rexchip Electronics Corporation Method of controlling a vertical dual-gate dynamic random access memory
US8748258B2 (en) 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
US8709890B2 (en) 2011-12-12 2014-04-29 International Business Machines Corporation Method and structure for forming ETSOI capacitors, diodes, resistors and back gate contacts
CN102522407B (zh) * 2011-12-23 2014-04-09 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
US8680600B2 (en) 2011-12-27 2014-03-25 Rexchip Electronics Corporation Vertical transistor structure and method of manufacturing same
CN102769016B (zh) * 2012-08-14 2015-01-14 北京大学 一种抗辐射的cmos器件及其制备方法
US9760116B2 (en) 2012-12-05 2017-09-12 Mobile Tech, Inc. Docking station for tablet device
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10728868B2 (en) 2015-12-03 2020-07-28 Mobile Tech, Inc. Remote monitoring and control over wireless nodes in a wirelessly connected environment
US10517056B2 (en) 2015-12-03 2019-12-24 Mobile Tech, Inc. Electronically connected environment
US11109335B2 (en) 2015-12-03 2021-08-31 Mobile Tech, Inc. Wirelessly connected hybrid environment of different types of wireless nodes
US10251144B2 (en) 2015-12-03 2019-04-02 Mobile Tech, Inc. Location tracking of products and product display assemblies in a wirelessly connected environment
US10101770B2 (en) 2016-07-29 2018-10-16 Mobile Tech, Inc. Docking system for portable computing device in an enclosure
JP6549074B2 (ja) 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10461196B2 (en) 2017-07-28 2019-10-29 Globalfoundries Inc. Control of length in gate region during processing of VFET structures
US10559582B2 (en) 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
US10615225B2 (en) * 2018-08-22 2020-04-07 International Business Machines Corporation Multilayer back end of line (BEOL)-stackable cross-point memory array with complementary pass transistor selectors
US20220070620A1 (en) 2018-10-25 2022-03-03 Mobile Tech, Inc Proxy nodes for expanding the functionality of nodes in a wirelessly connected environment
US10593443B1 (en) 2019-01-24 2020-03-17 Mobile Tech, Inc. Motion sensing cable for intelligent charging of devices
US10879313B2 (en) 2019-05-13 2020-12-29 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US10991761B2 (en) 2019-05-13 2021-04-27 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US11222854B2 (en) * 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
US11889680B2 (en) * 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US107402A (en) * 1870-09-13 Improvement in corn-planters
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US5135879A (en) * 1985-03-26 1992-08-04 Texas Instruments Incorporated Method of fabricating a high density EPROM cell on a trench wall
US4864375A (en) * 1986-02-05 1989-09-05 Texas Instruments Incorporated Dram cell and method
JPS6366963A (ja) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 溝埋込型半導体装置およびその製造方法
JPS63239973A (ja) * 1986-10-08 1988-10-05 テキサス　インスツルメンツ　インコーポレイテツド 集積回路およびその製造方法
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
JPS63198323A (ja) * 1987-02-13 1988-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0333426B1 (en) * 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
US5272367A (en) 1988-05-02 1993-12-21 Micron Technology, Inc. Fabrication of complementary n-channel and p-channel circuits (ICs) useful in the manufacture of dynamic random access memories (drams)
JPH07105477B2 (ja) * 1988-05-28 1995-11-13 富士通株式会社 半導体装置及びその製造方法
US4926224A (en) * 1988-06-03 1990-05-15 Texas Instruments Incorporated Crosspoint dynamic ram cell for folded bitline array
US4896293A (en) * 1988-06-09 1990-01-23 Texas Instruments Incorporated Dynamic ram cell with isolated trench capacitors
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5028977A (en) * 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
US5192704A (en) 1989-06-30 1993-03-09 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5316962A (en) * 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US5006909A (en) * 1989-10-30 1991-04-09 Motorola, Inc. Dram with a vertical capacitor and transistor
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5010386A (en) * 1989-12-26 1991-04-23 Texas Instruments Incorporated Insulator separated vertical CMOS
JPH04212450A (ja) * 1990-04-11 1992-08-04 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
US5037773A (en) * 1990-11-08 1991-08-06 Micron Technology, Inc. Stacked capacitor doping technique making use of rugged polysilicon
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
US5110752A (en) * 1991-07-10 1992-05-05 Industrial Technology Research Institute Roughened polysilicon surface capacitor electrode plate for high denity dram
US5202278A (en) * 1991-09-10 1993-04-13 Micron Technology, Inc. Method of forming a capacitor in semiconductor wafer processing
US5196704A (en) * 1991-09-27 1993-03-23 Battelle Memorial Institute Environmental radiation detection via thermoluminescence
US5156987A (en) * 1991-12-18 1992-10-20 Micron Technology, Inc. High performance thin film transistor (TFT) by solid phase epitaxial regrowth
US5365477A (en) * 1992-06-16 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Dynamic random access memory device
US5254499A (en) * 1992-07-14 1993-10-19 Micron Technology, Inc. Method of depositing high density titanium nitride films on semiconductor wafers
US5320880A (en) * 1992-10-20 1994-06-14 Micron Technology, Inc. Method of providing a silicon film having a roughened outer surface
US5379255A (en) * 1992-12-14 1995-01-03 Texas Instruments Incorporated Three dimensional famos memory devices and methods of fabricating
US5266514A (en) 1992-12-21 1993-11-30 Industrial Technology Research Institute Method for producing a roughened surface capacitor
US5616934A (en) * 1993-05-12 1997-04-01 Micron Technology, Inc. Fully planarized thin film transistor (TFT) and process to fabricate same
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5392245A (en) * 1993-08-13 1995-02-21 Micron Technology, Inc. Redundancy elements using thin film transistors (TFTs)
JP2605594B2 (ja) * 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5449433A (en) * 1994-02-14 1995-09-12 Micron Semiconductor, Inc. Use of a high density plasma source having an electrostatic shield for anisotropic polysilicon etching over topography
JP3428124B2 (ja) * 1994-03-15 2003-07-22 三菱電機株式会社 Ｍｉｓ型トランジスタおよびその製造方法
KR960016773B1 (en) 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5495441A (en) * 1994-05-18 1996-02-27 United Microelectronics Corporation Split-gate flash memory cell
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
US5432739A (en) * 1994-06-17 1995-07-11 Philips Electronics North America Corporation Non-volatile sidewall memory cell method of fabricating same
KR100193102B1 (ko) 1994-08-25 1999-06-15 무명씨 반도체 장치 및 그 제조방법
US5705415A (en) * 1994-10-04 1998-01-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
JP2658910B2 (ja) * 1994-10-28 1997-09-30 日本電気株式会社 フラッシュメモリ装置およびその製造方法
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US5444013A (en) * 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
US6252267B1 (en) * 1994-12-28 2001-06-26 International Business Machines Corporation Five square folded-bitline DRAM cell
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
US5523261A (en) * 1995-02-28 1996-06-04 Micron Technology, Inc. Method of cleaning high density inductively coupled plasma chamber using capacitive coupling
JP2692639B2 (ja) * 1995-03-10 1997-12-17 日本電気株式会社 不揮発性半導体記憶装置の製造方法
KR0165398B1 (ko) * 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US5636170A (en) * 1995-11-13 1997-06-03 Micron Technology, Inc. Low voltage dynamic memory
US5640342A (en) * 1995-11-20 1997-06-17 Micron Technology, Inc. Structure for cross coupled thin film transistors and static random access memory cell
TW326553B (en) * 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
TW312852B (en) * 1996-06-08 1997-08-11 United Microelectronics Corp Manufacturing method of flash memory
US5691230A (en) 1996-09-04 1997-11-25 Micron Technology, Inc. Technique for producing small islands of silicon on insulator
US5885864A (en) * 1996-10-24 1999-03-23 Micron Technology, Inc. Method for forming compact memory cell using vertical devices
US6034389A (en) * 1997-01-22 2000-03-07 International Business Machines Corporation Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5909618A (en) * 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5973352A (en) * 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5952039A (en) * 1997-11-04 1999-09-14 United Microelectronics Corp. Method for manufacturing DRAM capacitor
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6083793A (en) * 1998-02-27 2000-07-04 Texas Instruments - Acer Incorporated Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio
US6124729A (en) * 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6225158B1 (en) 1998-05-28 2001-05-01 International Business Machines Corporation Trench storage dynamic random access memory cell with vertical transfer device
US6026019A (en) * 1998-06-19 2000-02-15 International Business Machines Corporation Two square NVRAM cell
US6208164B1 (en) * 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) * 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
US6472702B1 (en) * 2000-02-01 2002-10-29 Winbond Electronics Corporation Deep trench DRAM with SOI and STI
US6222788B1 (en) * 2000-05-30 2001-04-24 Micron Technology, Inc. Vertical gate transistors in pass transistor logic decode circuits
US6219299B1 (en) * 2000-05-31 2001-04-17 Micron Technology, Inc. Programmable memory decode circuits with transistors with vertical gates
US6403494B1 (en) * 2000-08-14 2002-06-11 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate self-aligned to STI on EEPROM
US6437389B1 (en) * 2000-08-22 2002-08-20 Micron Technology, Inc. Vertical gate transistors in pass transistor programmable logic arrays
US6380765B1 (en) * 2000-08-29 2002-04-30 Micron Technology, Inc. Double pass transistor logic with vertical gate transistors
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
US6496034B2 (en) 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6448601B1 (en) * 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6559491B2 (en) 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6424001B1 (en) * 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
TW546778B (en) * 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell

Also Published As

Publication number Publication date
US6995057B2 (en) 2006-02-07
SG161735A1 (en) 2010-06-29
CN100492644C (zh) 2009-05-27
WO2003083947A2 (en) 2003-10-09
EP1419532A4 (en) 2008-10-22
US20050190617A1 (en) 2005-09-01
US6559491B2 (en) 2003-05-06
AU2002240244A1 (en) 2003-10-13
US20040007721A1 (en) 2004-01-15
JP4431401B2 (ja) 2010-03-17
JP2005520347A (ja) 2005-07-07
WO2003083947A3 (en) 2003-12-04
US20020109173A1 (en) 2002-08-15
KR100594524B1 (ko) 2006-06-30
CN1633713A (zh) 2005-06-29
EP1419532A2 (en) 2004-05-19
US7015525B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
KR100594524B1 (ko) 수직 초박형 바디 트랜지스터를 갖는 접힌 비트라인ｄｒａｍ
KR100660489B1 (ko) 수직 초박형 바디 트랜지스터를 갖는 개방 비트라인ｄｒａｍ
US6881627B2 (en) Flash memory with ultra thin vertical body transistors
US6720216B2 (en) Programmable memory address and decode circuits with vertical body transistors
US6664806B2 (en) Memory address and decode circuits with ultra thin body transistors
US8227301B2 (en) Semiconductor device structures with floating body charge storage and methods for forming such semiconductor device structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee