JP4431401B2 - 極薄垂直ボデイトランジスタを有する折り返しビットラインｄｒａｍ - Google Patents

極薄垂直ボデイトランジスタを有する折り返しビットラインｄｒａｍ Download PDF

Info

Publication number
JP4431401B2
JP4431401B2 JP2003581264A JP2003581264A JP4431401B2 JP 4431401 B2 JP4431401 B2 JP 4431401B2 JP 2003581264 A JP2003581264 A JP 2003581264A JP 2003581264 A JP2003581264 A JP 2003581264A JP 4431401 B2 JP4431401 B2 JP 4431401B2
Authority
JP
Japan
Prior art keywords
pillar
pillars
forming
ultra
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003581264A
Other languages
English (en)
Other versions
JP2005520347A (ja
Inventor
フォーブス，レオナルド
アン，ケイ，ワイ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2005520347A publication Critical patent/JP2005520347A/ja
Application granted granted Critical
Publication of JP4431401B2 publication Critical patent/JP4431401B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Description

関連出願との相互関係
本願は、同一出願人に譲渡され、係属中の以下の米国特許出願：出願番号第０９/７８０，１２５号（発明の名称：”Open Bit Line DRAM with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００５ＵＳ１）；出願番号第０９/７８０，１６９号（発明の名称：”Flash Memory with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００３ＵＳ１）；出願番号第０９/７８０，０８７号（発明の名称：”Programmable Logic Array with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００７ＵＳ１）；出願番号第０９/７８０，１４４号（発明の名称：”Memory Address and Decode Circuits with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００６ＵＳ１）；出願番号第０９/７８０，１２６号（発明の名称：”Programmable Memory Address and Decode Circuits with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００８ＵＳ１）；及び出願番号第０９/７８０，１２９号（発明の名称：”In-Service Programmable Logic Array with Ultra Thin Body Transistors”、弁護士事件番号第１３０３．００９ＵＳ１）と関連があり、これらは同日に出願され、それぞれを本願の一部として引用する。
本発明は、一般的に、集積回路に関し、さらに詳細には、極薄ボデイトランジスタを有する折り返しビットラインＤＲＡＭに関する。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような半導体メモリは、データを記憶させるためにコンピューターシステムに広く用いられている。ＤＲＡＭメモリセルは通常、アクセス用電界効果トランジスタ（ＦＥＴ）と記憶用キャパシタを有する。アクセス用ＦＥＴは、読み出し及び書き込み動作時にデータ電荷の記憶用キャパシタへの転送またはそのキャパシタからの転送を可能にする。記憶用キャパシタ上のデータ電荷は、リフレッシュ動作時に周期的にリフレッシュされる。
メモリ密度は通常、作製時に使用するリソグラフィー法により決まる最小リソグラフィフィーチャーサイズ（Ｆ）により制限される。例えば、２５６メガビットのデータを記憶できる現世代の高密度ダイナミックアクセスメモリ（ＤＲＡＭ）は、１データビットにつき８Ｆ2の領域を必要とする。当該技術分野では、さらにデータ記憶容量を増加させ製造コストを減少させるためにメモリのさらなる高密度化が求められている。半導体メモリのデータ記憶容量を増加させるには、各メモリセルのアクセス用ＦＥＴ及び記憶用キャパシタのサイズを減少させなければならない。しかしながら、サブスレショルド漏洩電流及びアルファ粒子によるソフトエラーのような他の要因により、大きな記憶用キャパシタを用いる必要がある。従って、漏洩電流及びソフトエラーに対して十分な排除性を与える記憶用キャパシタを用いながらメモリ密度を増加することが当該技術分野において求められている。また、広義の集積回路技術において高密度構造及び作製技術が求められている。
ギガビットまたはそれ以上のＤＲＡＭにおけるさらなる高密度により、セル面積を最小限に抑えることがますます重要になっている。１つの可能なＤＲＡＭアーキテクチャーは折り返しビットライン構造である。
しかしながら、このような微細化を突き進めると、フラッシュメモリの単一トランジスタは従来のＭＯＳＦＥＴ技術と同じ設計ルールによる制約を受けるため、フラッシュメモリでも問題が生じる。即ち、微細化がチャンネル長さが０．１ミクロン、１００ｎｍまたは１０００オングストローム以下のサブミクロン領域の奥にまで進むと、従来型トランジスタ構造には有意な問題がある。図１に示すように、接合深さは１０００オングストロームのチャンネル長さよりも各段に小さくなければならないが、これは接合深さが数百オングストロームであることを意味する。このような浅い接合は、従来のインプランテーション法及び拡散法では形成が困難である。ドレインによる障壁の低下、スレショルド電圧のロールオフ及びサブスレッショルド導通のようなショートチャンネル効果を抑制するには、チャンネルのドーピングを極めて高いレベルにする必要がある。サブスレショルド導通はＭＯＳＦＥＴ技術にとって特に問題であるが、その理由は、キャパシタセル上の電荷蓄積保持時間を減少させるからである。このように極めて高いレベルでドーピングを行うと、漏洩が増加しキャリア易動度が減少する。従って、性能を改善するためのチャンネルの短縮化は、キャリア易動度の低下により否定される。
従って、ドレインによる障壁低下、スレッショルド電圧のロールオフ及びサブスレッショルド導通、漏洩の増加及びキャリア易動度の減少のようなショートチャンネル効果の有害な影響を回避しながら、メモリ密度を改善することが当該技術分野において求められている。同時に、電荷記憶保持時間を維持する必要がある。
発明の概要
半導体メモリの上記問題及び他の問題は、本発明により解決されるが、以下の説明を読めばわかるであろう。極薄ボデイを有するトランジスタまたは表面空間電荷領域がトランジスタの他の寸法の縮小と共に縮小するトランジスタのシステム及び方法が提供される。
本発明によると、折り返しビットラインＤＲＡＭデバイスであって、行列状に形成され たメモリセルのアレイを有し、メモリセルアレイの各メモリセルは、半導体基板から外方 に延び、酸化物層より分離された第１の半導体コンタクト層及び第２の半導体コンタクト 層を有するピラーと、ピラーの側部に沿って形成された垂直トランジスタと、ピラーの第 ２の半導体コンタクト層と結合するキャパシタとを含み、垂直トランジスタは、第１の半 導体コンタクト層に結合された第１の極薄垂直ソース／ドレイン領域と、第２の半導体コ ンタクト層に結合された第２の極薄垂直ソース／ドレイン領域と、酸化物層に対向し、第 １と第２の極薄垂直ソース／ドレイン領域を結合する極薄垂直ボデイ領域と、極薄垂直ボ デイ領域上のゲート絶縁層と、ゲート絶縁層上のゲートとより成り、さらに、半導体材料 により形成され、メモリセルアレイの各行の隣接するピラーの第１の半導体コンタクト層 を相互接続するためにピラーの下方に位置する複数の埋め込みビットラインと、各々がピ ラーの列間のトレンチに隣接する垂直トランジスタの極薄垂直ボデイ領域にアドレスする ためにトレンチ内を複数の埋め込みビットラインに対して直角に延びる複数のワードライ ンとより成る折り返しビットラインＤＲＡＭデバイスが提供される。
本発明によると、折り返しビットラインＤＲＡＭデバイスを形成する方法であって、行列状にメモリセルのアレイを形成するステップを含み、アレイの各メモリセルを形成するステップは、半導体基板から外方に延び、第１の半導体コンタクト層と第２の半導体コンタクト層とが絶縁層により分離されたピラーを形成するステップと、ピラーの側部に沿って垂直トランジスタを形成するステップとを含み、垂直トランジスタ形成ステップは、ピ
ラー上にポリシリコン層を堆積させ、ポリシリコン層に方向性エッチングを施してピラーの側壁上だけにポリシリコン層の一部が残るようにし、ポリシリコン層にアニーリングを施して、ポリシリコン層をエピタキシャル再成長させ、第１及び第２の半導体コンタクト層からポリシリコン層内へドーパントを拡散させて、極薄垂直ボデイ領域により分離された第１及び第２の極薄垂直ソース／ドレイン領域を形成し、極薄垂直ボデイ領域上にゲート絶縁層を形成し、ゲート絶縁層上にゲートを形成するステップを含み、アレイの各メモリセルを形成するステップは、さらに、第２の半導体コンタクト層と結合するキャパシタを形成するステップを含み、ＤＲＡＭデバイス形成方法は、さらに、メモリセルアレイの各行の隣接するピラーの第１のコンタクト層を相互接続するためにピラーの下方に半導体材料の複数の埋め込みビットラインを形成するステップと、ピラーの列間のトレンチに隣接する垂直トランジスタの極薄垂直ボデイ領域にアドレスするために各々がトレンチ内を複数の埋め込みビットラインに対して直角に延びる複数のワードラインを形成するステップとを含む、折り返しビットラインＤＲＡＭデバイスの形成方法も提供される。
本発明の上記及び他の実施例、局面、長所及び特徴は、本発明の以下の説明及び添付図面を参照するか本発明を実施することにより当業者に部分的に明らかになるであろう。本発明の局面、長所及び特徴は、頭書の特許請求の範囲に詳述された装置、手順及びそれらの組み合わせにより実現される。
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されており、他の実施例も可能であって、本発明の範囲から逸脱することなく変形又は設計変更を行うことができるであろう。以下の説明中の用語「ウェーハ」及び「基板」は、集積回路がその上に形成される任意の構造、また集積回路作製の種々のステップにおけるかかる構造を一般的に意味するものとして互換的に使用される。これらの用語は共に、ドーピングを施された、また施されていない半導体、支持用半導体または絶縁体上の半導体のエピタキシャル層、かかる層の組み合わせと共に当該技術分野で知られた他のかかる構造を包含する。以下の詳細な説明は限定的な意味で解釈すべきでなく、本発明の範囲は、頭書の特許請求の範囲だけによって規定される。
図２Ａは、本発明による垂直極薄ボデイトランジスタを有する折り返しビットラインＤＲＡＭの一実施例を示す概略図である。一般的に、図２Ａは、本発明により提供されるメモリセルのアレイを組み込んだ、半導体メモリデバイスのような集積回路２００を示す。図２Ａに示すように、回路２００は、２１０Ａ、２１０Ｂのようなメモリセルアレイ２１０を含む。各アレイ２１０はＭ列Ｎ行のメモリセル２１２を含む。
図２Ａの実施例において、各メモリセルは、ｎチャンネルセルアクセス電界効果トランジスタ（ＦＥＴ）２３０のような転送デバイスを有する。詳述すると、アクセス用ＦＥＴ２３０は、この第１と第２のソース／ドレイン端子間の導通を制御するための少なくとも１つの（しかしながら、２つでもよい）ゲートを有する。
アクセス用ＦＥＴ２３０は、第２のソース／ドレイン端子において記憶用キャパシタ２３２の記憶ノードに結合されている。記憶用キャパシタ２３２のもう一方の端子は、接地電圧ＶＳＳのような基準電圧に結合されている。Ｍ列はそれぞれ、１つのワードラインＷＬ０、ＷＬ１、・・・、ＷＬｍ−１、ＷＬｍを有し、これらはアクセス用ＦＥＴ２３０に隣接する１つおきの列の第１のゲートとして働くかそのゲートに結合されている。図２Ａに示す実施例では、Ｍ列はそれぞれ、メモリセル２１２のアクセス用ＦＥＴ２３０に隣接する１つおきの列の第２のゲートに結合されたワードラインＲ０、Ｒ２、・・・、Ｒｍ−１、Ｒｍの１つを含む。当業者であればこの説明を読むとわかるように、１つのアクセス用ＦＥＴ２３０につき２つのワードラインを設けるのは、本発明を実施するための必要条件ではないが、この構成を実施例の１つとして表す。本発明は、アクセス用ＦＥＴ２３０に隣接する１つおきの列につき１つのワードライン／ゲートを有する構成で実施可能であり、その構成を図２Ｂに示す。しかしながら、本発明はそれに限定されない。用語「ワードライン」は、アクセス用ＦＥＴ２３０の第１と第２のソース／ドレイン端子間の導通を制御する任意の相互接続ラインを包含する。本発明によると、以下に詳しく説明するように、アクセス用ＦＥＴ２３０は極薄垂直ボデイトランジスタ２３０を含む。
Ｎ行はそれぞれ、ビットラインＢＬ０、ＢＬ１、・・・、ＢＬｎ−１、Ｂｌｎの１つを含む。ビットラインＢＬ０−Ｂｌｎは、メモリセル２１２へのデータの書き込みまたはそのセルからのデータの読み出しに使用される。ワードラインＷＬ０−ＷＬｍ及びＲ０−Ｒｍは、書き込みまたは読み出しを行うべき特定列のメモリセル２１２にアクセスするためにアクセス用ＦＥＴ２３０に隣接する１つおきの列を作動するために使用される。図２Ａ及び２Ｂに示すように、アドレス回路も含まれる。例えば、アドレスバッファ２１４は行デコーダ２１８を制御するが、行デコーダは、センスアンプと、ビットラインＢＬ０−ＢＬｎに結合された入出力回路とを含む。アドレスバッファ２１４は列デコーダ２１６を制御する。列デコーダ２１６及び行デコーダ２１８は、読み出し及び書き込み時にアドレスライン２２０へ与えられるアドレス信号に応答してメモリセル２１２を選択的にアクセスする。アドレス信号は通常、マイクロプロセッサまたは他のメモリコントローラのような外部のコントローラにより供給される。各メモリセル２１２は実質的に同一構造を有するため、ただ１つのメモリセル２１２の構造について説明する。これは、図３に関連してさらに詳説する。
動作モードの一例として、回路２００は、アドレスバッファ２１４において特定のメモリセル２１２のアドレスを受ける。アドレスバッファ２１４は、列デコーダ２１６へ特定のメモリセル２１２のワードラインＷＬ０−ＷＬｍの１つを指定する。列デコーダ２１６は、特定のワードラインＷＬ０−ＷＬｍを選択的に作動して、選択されたワードラインに接続された各メモリセル２１２のアクセス用ＦＥＴ２３０を作動する。行デコーダ２１８は、特定のアドレスされたメモリセル２１２のビットラインＢＬ０−ＢＬｎの１つを選択する。書き込み動作では、入出力回路が受けるデータがアクセス用ＦＥＴ２３０を介してビットラインＢＬ０−ＢＬｎの１つに結合され、選択されたメモリセル２１２の記憶用キャパシタ２３２を充電または放電することによって２進データを表す。読み出し動作では、記憶用キャパシタ２３２上の電荷で表される、選択されたメモリセル２１２内のデータがビットラインＢＬ０−ＢＬｎの１つに結合され、増幅されて、対応の電圧レベルが入出力回路へ送られる。
本発明の１つの局面によると、以下に述べるように、アクセス用ＦＥＴ２３０の第１及び第２のゲートはそれぞれ、第１と第２のソース／ドレイン端子間の導通を制御することができる。この実施例において、アクセス用ＦＥＴ２３０の第１と第２のソース／ドレイン端子間の並列スイッチング機能は、ワードラインのうちの特定の１つとワードラインＷＬ０−ＷＬｍのうちの特定の１つとワードラインＲ０−Ｒｍのうちの対応する１つとを個別に作動させることにより実行することができる。例えば、共にメモリセル２１２の同じ列に結合されたワードラインＷＬ０とワードラインＲ０とを個別に作動することにより、対応する各記憶用ＦＥＴ２３０にそれぞれ第１及び第２のゲートにより個別に制御される反転チャンネルを形成して、第１と第２のソース／ドレイン領域間を導通させることができる。
本発明の別の局面によると、アクセス用ＦＥＴ２３０の第１及び第２のゲートはそれぞれ、第１と第２のソース／ドレイン端子間の導通を制御することができるが、特定のアクセス用ＦＥＴ２３０の第１及び第２のゲートはそれぞれ独立して作動されるのではなくて同期作動される。例えば、共にメモリセル２１２の同一列に結合されたワードラインＷＬ０とワードラインＲ０とを同期作動することにより、対応する各アクセス用ＦＥＴ２３０に、第１及び第２のゲートによりそれぞれ同期作動された反転チャンネルを形成して、第１と第２のソース／ドレイン領域間を導通させることができる。
この実施例では、第１及び第２のゲートを同期的に作動し、また非作動にすることにより、アクセス用ＦＥＴ２３０が導通状態にある時その電位分布の制御を改善することができる。同期的な作動及び非作動を行うことにより、アクセス用ＦＥＴ２３０の完全空乏動作特性をよりよく制御することができる。
第１及び第２のゲートが同期的に、または個別に作動されるさらに別の実施例では、アクセス用ＦＥＴ２３０の第１及び第２のゲートに異なる作動電圧を印加することができる。例えば、異なる電圧を同期作動されるワードラインＷＬ０及びＲ０に印加することにより、アクセス用ＦＥＴ２３０の第１及び第２のゲートに異なる作動電圧を加えて特定所望の動作特性を得ることができる。同様に、異なる非作動電圧をアクセス用ＦＥＴ２３０の第１及び第２のゲートに加えることができる。例えば、特定の所望の動作特性を得るために、異なる非作動電圧を、同期的に非作動にされるワードラインＷＬ０及びＲ０と、アクセス用ＦＥＴ２３０の対応する第１及び第２のゲートに加えることができる。同様に、ＷＬ０及びＲ０のような個別作動されるワードラインに異なる作動及び非作動電圧を加えることができる。
図３は、図２Ａ及び２Ｂに示すメモリセル２１２の一部を構成する、本発明に従って形成したアクセス用ＦＥＴ３００を示す図である。図３に示すように、アクセス用ＦＥＴ３００は、極薄ボデイ垂直トランジスタ、別の言い方では極薄単結晶垂直トランジスタを含む。本発明によると、アクセス用ＦＥＴ３００の構造は、半導体基板３０２から外方に延びる柱状体またはピラー３０１を含んでいる。このピラーは、第１の単結晶コンタクト層３０４と、第２のコンタクト層３０６とが酸化物層３０８により垂直方向に分離されたものである。極薄単結晶垂直トランジスタ３１０はピラー３０６の側部に沿って形成されている。極薄単結晶垂直トランジスタ３１０は、極薄単結晶垂直ボデイ領域３１２により第１の極薄単結晶垂直ソース／ドレイン領域３１４と第２の極薄単結晶垂直ソース／ドレイン領域３１６とが分離されたものである。ゲート３１８は極薄単結晶垂直ボデイ領域３１２に対向し、薄いゲート酸化物層３２０によりそれから分離されている。
本発明の実施例によると、極薄単結晶垂直トランジスタ３１０は、１００ナノメートル未満の垂直方向長さと、１０ナノメートル未満の水平方向幅とを有する。かくして、１つの実施例では、極薄単結晶垂直ボデイ領域３１２は、垂直方向長さ（Ｌ）が１００ナノメートル未満のチャンネルを有する。また、極薄単結晶垂直ボデイ領域３１２の水平方向幅（Ｗ）は１０ナノメートル未満である。そして、第１の極薄単結晶垂直ソース／ドレイン領域３１４と第２の極薄単結晶垂直ソース／ドレイン領域３１６とは、１０ナノメートル未満の水平方向幅を有する。本発明によると、極薄単結晶垂直トランジスタ３１０は固相エピタキシャル成長により形成される。
図４Ａは、本発明に従って行列状に形成された折り返しビットラインメモリデバイスまたはアレイ４１０の一部の一実施例を略示する斜視図である。図４は、極薄単結晶垂直トランジスタ４３０を含む６個のメモリセル４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６の一部を示す。本発明によると、図３に関連して説明したように、これらの極薄単結晶垂直トランジスタ４３０は、半導体基板４００から外方に延びるピラーの側部に沿って形成される。これらのピラーは、行方向に整列した特定のビットラインＢＬ０−ＢＬｎを表すビットライン４０２の導電セグメント上に形成される。図４Ａの実施例では、第１のワードライン４０６の導電セグメントはワードラインＷＬ０−ＷＬｍの任意の１つを表すが、これらは特定の第１のワードライン４０６が介在するトレンチの一方の側の、列が隣接するピラーの極薄単結晶垂直トランジスタ４３０の一体的に形成された第１のゲートを構成する。従って、これは図２Ｂに関連して説明した所望の回路構成による。第２のワードライン４０８の導電セグメントはワードラインＷＬ０−ＷＬｍの任意の１つを表すが、これらは特定の第２のワードライン４０８が介在する隣のトレンチ内の１つおきの列が隣接するピラーの極薄単結晶垂直トランジスタ４３０の一体的に形成された第２のゲートを構成する。
図３に関連して説明するように、極薄単結晶垂直トランジスタ４３０は、下層の基板４ ００から外方に延びるピラーの側部に沿って形成される。以下に説明するように、基板４００は、バルク半導体出発材料、半導体・オン・絶縁体（ＳＯＩ）出発材料または処理時バルク半導体出発材料から形成されるＳＯＩ材料を含む。
図４Ａは、バルクシリコン処理技術を用いる１つの実施例を示す。図４Ａに示すように、ピラーは、第１のコンタクト層４１２となるようにバルクシリコン基板４００上に形成されたｎ＋型シリコン層と、図２Ａ及び２ＢにおいてＢＬ０−ＢＬｎとして示す特定行のメモリセルを画定する一体的に形成され導電性ドーピングを施したｎ＋＋型ビットライン４０２とを有する。第１のｎ＋型コンタクト層４１２上には酸化物層４１４が形成されている。酸化物層４１４の上には、ピラーの第２のコンタクト層４１６となるさらに別のｎ＋シリコン層が形成されている。当業者であればこの説明を読むと明らかなように、任意適当な技術を用いて、第２のコンタクト層４１６上に記憶用キャパシタ４３２を形成される。
ワードラインＷＬ０−ＷＬｍは、アレイ４１０内に互いに噛み合って配設されている。例えば、第１のワードライン４０６は、トレンチ４３１内でピラー４０１−１と４０１−３との間及び４０１−２と４０１−４との間に介在する。第２のワードライン４０８は、トレンチ４３２内でメモリセルの半導体対のピラー４０１−３と４０１−５との間及び４０１−４と４０１−６との間に介在する。図４Ａに示す実施例において、極薄単結晶垂直トランジスタ４３０は、１つおきの列が隣接するピラーにおいてトレンチ４３１及び４３２に隣接するピラーの側部に沿って形成される。従って、折り返しビットラインデバイスには、１つの列に沿う１つおきのピラーのトランジスタ４３０のゲートをアドレスするものとしてワードライン４０６及び４０８が設けられている。図４Ａに示すように、ピラーの側部に沿って形成される極薄単結晶垂直トランジスタ４３０は、第１のコンタクト層４１２を介してビットライン４０２と接触関係にある。この実施例では、ビットライン４０２は半導体基板４００と接触する。
隔離トレンチ４２０、４３１及び４３２は、隣接するメモリセル４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６の極薄単結晶垂直トランジスタ４３０間を隔離する。ビットライン方向に沿うピラーの行は、後で二酸化シリコンのような適当な絶縁材料を充填されるトレンチ４２０により分離される。例えば、トレンチ４２０は、ピラー４０１−１と４０１−２との間を、またピラー４０１−３と４０１−４との間を隔離する。極薄単結晶垂直トランジスタ４３０を含むピラーの列は、それぞれが上述したワードラインＷＬ０−ＷＬｍを含むトレンチ４３１、４３２により１つおきに分離されている。かかるワードラインは、以下に示すように下層の絶縁層により基板４００から分離される。また、図４Ａの実施例に示すように、ワードラインＷＬ０−ＷＬｍは、１つおきの列が隣接するピラーのトレンチ４３１及び４３２に隣接する極薄単結晶垂直トランジスタ４３０の垂直に向いた単結晶ボデイ領域からゲート酸化物により分離される。トレンチ４３１及び４３２は、ビットライン４０２にほぼ直角に延びる。
一実施例において、第１及び第２のワードライン４０６、４０８はそれぞれ、タングステンまたはチタンのような耐火金属で形成されている。別の実施例では、第１及び第２のワードライン４０６、４０８をドーピングを施したｎ＋型ポリシリコンで形成してもよい。同様に、第１及び第２のワードライン４０６、４０８に他の適当な導体を用いることが可能である。当業者であればこの説明を読むとわかるように、ドーパントのタイプを変えて導電型を逆にすることが可能であり、本発明は垂直に向いた単結晶ｐ型トランジスタ４３０を有する構造を含むものにも同様に利用可能である。本発明はそれに限定されない。
半導体の下方に第１及び第２のワードライン４０６、４０８を埋め込むと、垂直ピラーの上面はメモリセル４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６の上部上に記憶用キャパシタ４３３を形成するための別の空間を提供する。記憶用キャパシタ４３３を形成できる領域を増加すると、記憶用キャパシタ４３３の容量値が増加する。一実施例において、記憶用キャパシタ４３３は、当該技術分野で知られた多数のキャパシタ構造及びプロセスステップのうちの任意のものを用いて形成される積層型キャパシタである。記憶用キャパシタ４３３を実現するため他の技術を用いてもよい。第１及び第２のワードライン４０６、４０８のコンタクトは、メモリアレイ４１０の外側に形成することが可能である。
図４Ｂは、極薄単結晶垂直トランジスタ４３０を含むピラー４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６を略示する図４Ａの上面図である。図４Ｂは、極薄単結晶垂直トランジスタ４３０を含むピラーの行間を隔離するためにトレンチ４２０内に形成される酸化物４２４のような後で形成される絶縁体を示す。この実施例において、第１のワードライン４０６は、同じビットラインに結合されるピラー４０１−１と４０１−３との間のような、極薄単結晶垂直トランジスタ４３０を有する行が隣接するピラー間のトレンチ４３１内にある。図４Ａに示すように、トレンチ４３１に接するピラー４０１−３の側部には、極薄単結晶垂直トランジスタ４３０は形成されていない。図４Ｂにおいて、ワードライン４０６は、トレンチ４３１内のピラー４０１−３の側部に沿って延びる唯一のワードラインである。しかしながら、図４Ａに示すように、トレンチ４３１に接するピラー４０１−１の側部には、極薄単結晶垂直トランジスタ４３０が形成されている。従って、図４Ｂに示すように、ワードライン４０６は、トレンチ４３１に接するピラー４０１−１の側部に沿う極薄単結晶垂直トランジスタ４３０のゲート酸化物４１８により分離されたゲートとして働く。
同様に、図４Ａに示すように、トレンチ４３１に接するピラー４０１−２の側には極薄単結晶垂直トランジスタ４３０は形成されていない。図４Ｂでは、ワードライン４０６は、トレンチ４３１のピラー４０１−２の側部に沿って延びる唯一のワードラインである。しかしながら、図４Ａに示すように、トレンチ４３１に接するピラー４０１−２の側には極薄単結晶垂直トランジスタ４３０が形成されている。従って、図４Ｂに示すように、ワードライン４０６は、トレンチ４３１に接するピラー４０１−４の側部に沿う極薄単結晶垂直トランジスタ４３０のゲート酸化物４３８により分離されたゲートとして働く。従って、図４Ｂの折り返しビットラインＤＲＡＭの実施例では、第１のワードライン４０６は、異なるビットライン４０２に結合された極薄単結晶垂直トランジスタ４３０を含む１つおきの列が隣接するピラーの間で共有される。第１のワードライン４０６は、ピラー４０１−１と４０１−３との間を延びるトレンチ４３１内にある。図４Ｂに示すように、第１のワードライン４０６は、トレンチ４３１に隣接する垂直に向いたピラー４０１−１、４０１−２、４０１−３及び４０１−４から薄膜酸化物４１８により分離されている。従って、薄膜酸化物４１８は、トレンチ４３１に接する側に極薄単結晶垂直トランジスタ４３１を有するピラー、例えば、ピラー４０１−１及び４０１−４の薄膜ゲート酸化物として働く。
同様に、図４Ｂの実施例において、第２のワードライン４０８は、同じビットラインに結合されたピラー４０１−３と４０１−５との間のような、極薄単結晶垂直トランジスタ４３０を有する行が隣接するピラーの間のトレンチ４３２内にある。図４Ａに示すように、トレンチ４３２に接するピラー４０１−５の側には極薄単結晶垂直トランジスタ４３０が形成されていない。従って、図４Ｂでは、ワードライン４０８はトレンチ４３１のピラー４０１−５の側部に沿って延びる唯一のワードラインである。しかしながら、図４Ａに示すように、トレンチ４３２に接するピラー４０１−３の側には極薄単結晶垂直トランジスタ４３０が形成されている。従って、図４Ｂに示すように、ワードライン４０８は、トレンチ４３１に接するピラー４０１−３の側部に沿う極薄単結晶垂直トランジスタ４３０のゲート酸化物層４０８により分離されるゲートとして働く。
同様に、図４Ａに示すように、トレンチ４３２に接するピラー４０１−６の側には極薄単結晶垂直トランジスタ４３０は形成されていない。従って、図４Ｂにおいて、ワードライン４０８は、トレンチ４３２のピラー４０１−４の側部に沿って延びる唯一のワードラインである。しかしながら、図４Ａに示すように、トレンチ４３２に接するピラー４０１−４の側には極薄単結晶垂直トランジスタ４３０が形成されている。従って、図４Ｂに示すようにワードライン４０８は、トレンチ４３２に接するピラー４０１−４の側部に沿う極薄単結晶垂直トランジスタ４３０のゲート酸化物４１８により分離されたゲートとして働く。従って、図４Ｂの折り返しビットラインＤＲＡＭの実施例では、第２のワードライン４０８は、異なるビットライン４０２に結合された極薄単結晶垂直トランジスタ４３０を含む１つおきの列が隣接するピラーの間で共有される。第２のワードライン４０８はピラー４０１−３及び４０１−５との間を延びるトレンチ４３２内にある。図４Ｂに示すように、第２のワードライン４０８は、トレンチ４３２に隣接する垂直に向いたピラー４０１−３、４０１−４、４０１−５及び４０１−６から薄膜酸化物により分離されている。従って、薄膜酸化物４１８は、トレンチ４３２に接する側部上の極薄単結晶垂直トランジスタ４３０を有するピラー、例えば、ピラー４０１−３及び４０１−６の薄膜ゲート酸化物層として働く。
図４Ｃは、本発明による折り返しビットラインメモリアレイ４１０の一部の別の実施例を示す斜視図である。図４Ｃは、極薄単結晶垂直トランジスタ４３０を含む６つのメモリセル４０１−１、４０１−２、４０１−３、４０１−４、４０１−５及び４０１−６の一部を示す。本発明によると、これらの極薄単結晶垂直トランジスタ４３０は、図３に関連して説明したように、半導体基板４００から外方に延びるピラーの側部に沿って形成される。これらのピラーは、ビットラインＢＬ０−ＢＬｎのうち特定のビットラインを表すビットライン４０２の導電セグメント上に形成されている。図４Ｃに示す実施例では、第１のワードライン４０６Ａ及び４０６Ｂの導電セグメントはワードラインＷＬ０−ＷＬｍのうち任意の１つを表すが、これらのワードラインは特定の第１のワードライン４０６Ａ及び４０６Ｂが介在するトレンチの両側の１つおきの列が隣接するピラーに沿って形成された極薄単結晶垂直トランジスタ４３０の一体的に形成された第１のゲートを構成する。第２のワードライン４０８Ａ及び４０８Ｂの導電セグメントはワードラインＲ０−Ｒｍのうち任意のものを表すが、これらのワードラインは、特定の第２のワードライン４０８Ａ及び４０８Ｂが介在するトレンチの両側の１つおきの列が隣接するペアに沿って形成された極薄単結晶垂直トランジスタ４３０の一体的に形成された第２のゲートを構成する。従って、ＷＬ０−ＷＬｍ及びＲ０−Ｒｍはアレイ４１０内に1つおきに位置する（互いに噛み合う構成である）。
図３に関連して説明したように、極薄単結晶垂直トランジスタ４３０は、下層の基板４１０から外方に延びるピラーの側部に沿って形成されている。後述するように、基板４００は、バルク半導体出発材料、半導体−オン−絶縁体（ＳＯＩ）出発材料または処理時にバルク半導体出発材料から形成されるＳＯＩ材料を含む。
図４Ｃは、バルクシリコン処理技術を用いた一実施例を示す。図４Ｃに示すように、ピラーは、第１のコンタクト層４１２となる、バルクシリコン基板４００上に形成されたｎ＋型シリコン層と、図２Ａ及び２ＢでＢＬ０−ＢＬｎとして示す特定の行のメモリセルを画定する一体的に形成され導電性ドーピングを施されたｎ＋＋型ビットライン４０２とを有する。酸化物層４１４は、第１のｎ＋型コンタクト層４１２上に形成される。別のｎ＋型シリコン層が酸化物層４１４上に形成されて、ピラーの第２のコンタクト層４１６となる。記憶用キャパシタ４３３は、当業者であればこの説明を読むとわかるように、任意適当な技術を用いて第２のコンタクト層４１６上に形成される。
ワードラインＷＬ０−ＷＬｍ及びＲ０−Ｒｍは、アレイ４１０内に１つおきに位置する（互いに噛み合う構成）。例えば、第１のワードライン４０６Ａ、４０６Ｂは、ピラー４０１−１と４０１−３の間及び４０１−２と４０１−４の間のトレンチ４３１内に介在し、酸化物のような絶縁材料で分離されている。第２のワードライン４０８Ａ及び４０８Ｂは、メモリセルの半導体ピラーの対４０１−３と４０１−５との間のトレンチ４３２内に介在する。図４Ｃに示す実施例では、極薄単結晶垂直トランジスタ４３０は、１つおきの列が隣接するピラーの、トレンチ４３１及び４３２に隣接するピラーの側に沿って形成されている。従って、折り返しビットラインデバイスには、列に沿う１つおきのピラーのトランジスタ４３０のアドレスゲートとして働くワードライン４０６Ａ、４０６Ｂ及び４０８Ａ、４０８Ｂが設けられている。図４Ｃに示すように、ピラーの側部に沿って形成された極薄単結晶垂直トランジスタ４３０は、第１のコンタクト層４１２を介してビットライン４０２と接触関係にある。この実施例では、ビットライン４０２はバルク半導体基板４００と接触する。
隔離トレンチは、隣接するメモリセル４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６の極薄単結晶垂直トランジスタ４３０の間を隔離する。ビットラインに沿うピラーの行は、二酸化シリコンのような適当な絶縁材料で後で充填されるトレンチ４２０により分離される。例えば、トレンチ４２０は、ピラー４０１−１と４０１−２との間及びピラー４０１−３と４０１−４との間を隔離する。極薄単結晶垂直トランジスタ４３０を含むピラーの列は、各々が上述したようにワードラインＷＬ０−ＷＬｍ及びＲ０−Ｒｍを含むトレンチ４３１及び４３２により分離される。かかるワードラインは、以下に述べるように下層の絶縁層により基板４００から分離され、また以下に述べるようにゲート酸化物により極薄単結晶垂直トランジスタ４３０（図３を参照して説明した）の垂直に向いた単結晶ボデイ領域から分離される。トレンチ４３１及び４３２は、ビットライン４０２に対してほぼ直角に延びる。
一実施例において、第１及び第２のワードライン４０６Ａ、４０６Ｂ及び４０８Ａ及び４０８Ｂはそれぞれ、タングステンまたはチタンのような耐火金属により形成される。別の実施例において、第１及び第２のワードライン４０６Ａ、４０６Ｂ及び４０８Ａ、４０８Ｂはドーピングを施したｎ＋型ポリシリコンにより形成可能である。同様に、他の適当な導体を第１及び第２のワードラインに用いることができる。当業者は、この説明を読むと、ドーパントの型を変えて導電型を逆転することが可能であり、本発明は垂直に向いた極薄単結晶ｐ型チャンネルトランジスタ４３０を有する構造に等しく利用可能であることがわかるであろう。本発明はそれに限定されない。
第１及び第２のワードライン４０６Ａ、４０６Ｂ及び４０８Ａ、４０８Ｂをそれぞれ半導体の下方に埋め込むと、垂直ピラーの上面は記憶用キャパシタ４３３を形成するためのメモリセル４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６の上部上の別の空間を提供する。記憶用キャパシタ４３３を形成するための領域を増加させると、記憶用キャパシタ４３３の可能な容量値が増加する。一実施例において、記憶用キャパシタ４３３は、当該技術分野で知られた多数のキャパシタ構造及び製造方法ステップのうち任意のものを用いて形成された積層型キャパシタである。記憶用キャパシタ４３３を実現するために他の方法を用いてもよい。第１及び第２のワードライン４０６Ａ、４０６Ｂ及び４０８Ａ、４０８Ｂのコンタクトを、メモリアレイ４１０の外側に形成することができる。
図４Ｄは、極薄単結晶垂直トランジスタ４３０を含むピラーを略示する図４Ｃの切断線４Ｄ−４Ｄに沿う断面図である。図４Ｄに示すように、第１のワードライン４０６Ａ及び４０６Ｂは、所与の行の同一ビットラインに結合されたピラー４０１−２と４０１−４の間のような、極薄単結晶垂直トランジスタ４３０を含むピラーに隣接するトレンチ４３１の両側に形成される。図４Ｃの実施例では、極薄単結晶垂直トランジスタ４３０は、ピラー４０１−１、４０１−２、４０１−３、４０１−４、４０１−５、４０１−６の対向側に対をなして形成されている。従って、本発明の折り返しビットラインＤＲＡＭデバイスでは、ワードライン４０６Ａは、トレンチ４３１に接するピラー４０１−２の側部に沿って形成された極薄単結晶垂直トランジスタ４３０から薄膜酸化物４１８Ａにより分離されるため、ワードライン４０６Ａだけがこの極薄単結晶垂直トランジスタ４３０のワードラインとして働く。逆に、ワードライン４０６Ｂは、トレンチ４３１に接するピラー４０１０４の側部に沿って形成された極薄単結晶垂直トランジスタ４３０から薄膜ゲート酸化物４１８Ｂにより分離されているため、ワードライン４０６Ｂはこの極薄単結晶垂直トランジスタ４３０の一体的に形成されたゲートとして働く。同様に、ワードライン４０８Ａは、トレンチ４３２に接するピラー４０１−４の側部に沿って形成された極薄単結晶垂直トランジスタ４３０から厚い酸化物４１８Ａにより分離されているため、ワードライン４０８Ａはこの極薄単結晶垂直トランジスタ４３０のワードラインとして働く。そして、ワードライン４０８Ｂは、トレンチ４３２に接するピラー４０１−６の側部に沿って形成された極薄単結晶垂直トランジスタ４３０から薄いゲート酸化物４１８Ｂにより分離されているため、このワードライン４０８Ｂはこの極薄単結晶垂直トランジスタ４３０の一体的に形成されたゲートとして働く。
図５Ａ−５Ｃは、本発明に従って折り返しビットラインＤＲＡＭを形成する方法の一部として、後で側部に極薄垂直ボデイトランジスタを形成するピラーを形成する最初の一連のプロセスステップを示す。提案する寸法は０．１ミクロンセル寸法（ＣＤ）技術にとって好適であり、他のＣＤサイズではそれに従って寸法を変化できる。図５Ａの実施例では、出発材料としてｐ型バルクシリコン基板５１０を使用する。イオンインプランテーション、エピタキシャル成長またはかかる技術の組み合わせのような方法により、基板５１０上に、第１の単結晶コンタクト層５１２として、ｎ＋＋及びｎ＋型シリコン複合コンタクト層を形成する。本発明によると、第１のコンタクト層５１２の導電性ドーピングを多量に施した下部はビットライン５０２として働く。第１のコンタクト層５１２のｎ＋＋型部分の厚さは所望のビットライン５０２の厚さであり、約０．１乃至０．２５ミクロンでよい。第１のコンタクト層５１２の全厚は約０．２乃至０．５ミクロンでよい。第１のコンタクト層５１２の上には、厚さが約１００ナノメートル（ｎｍ）、即ち０．１ミクロンまたはそれ以下の酸化物層５１４が形成される。１つの実施例において、この酸化物層５１４は酸化物熱成長法により形成可能である。ｎ＋型シリコンの第２のコンタクト層５１６は、酸化物層５１４上に公知の方法により、第２の多結晶コンタクト層５１６として形成される。第２のコンタクト層５１６は、１００ナノメートルまたはそれ以下の厚さに形成される。
次に、第２のコンタクト層５１６上に厚さ約１０ナノメートルの薄い二酸化シリコン層（ＳｉＯ2）５１８を堆積させる。この薄い二酸化シリコン層（ＳｉＯ2）５１８上には、厚さが約１００ナノメートルの厚い窒化シリコン層（Ｓｉ3Ｎ4）５２０を堆積させて、パッド層、例えば層５１８、５２０を形成する。これらのパッド層５１８、５２０は、化学的気相成長（ＣＶＤ）のような任意適当な方法により堆積することができる。
フォトレジストを適用し、選択的に露光して、反応性イオンエッチング（ＲＩＥ）のような方法によりトレンチ５２５の方向性エッチングを行うためのマスクを形成する。方向性エッチングの結果、窒化物層５２０、パッド酸化物層５１８、第２のコンタクト層５１６、酸化物層５１４及び第１のコンタクト層５１２を積み重ねた複数の行バー５３０が得られる。トレンチ５２５を基板５１０の表面５３２に到達するに十分な深さまでエッチングして、導電性ドーピングを施したビットライン５０２間を分離する。フォトレジストを除去する。バー５３０は、ビットライン５０２の方向、例えば行方向に向いている。１つの実施例では、バー５３０の表面ライン幅は約１ミクロンまたはそれ以下である。各トレンチ５２５の幅はバー５３０のライン幅にほぼ等しいものでよい。この構造を図３Ａに示す。
図５Ｂでは、ＳｉＯ2のような隔離材料５３３を堆積させてトレンチ５２５を充填する。その後、化学的機械研磨／平坦化（ＣＭＰ）のような方法で使用表面を平坦化する。第２のフォトレジストを適用し、選択的に露光して、ビットライン５０２の方向に垂直な、例えば列方向にトレンチ５３５を方向性エッチングするためのマスクを形成する。トレンチ５３５は、反応性イオンエッチング（ＲＩＥ）のような任意適当な方法により形成可能である。トレンチ５３５のエッチングは、露出したＳｉＯ2及び露出した、窒化物層５２０、パッド酸化物層５１８、第２のコンタクト５１６及び酸化物層５１４の積層体を貫通して第１のコンタクト層５１２へ延び、ビットライン５０２が所望の厚さ、例えば残りの厚さが普通は１００ナノメートルになるような深さまで行う。この構造を、個々に形成されたピラー５４０−１、５４０−２、５４０−３及び５４０−４を有するものとして図５Ｂに示す。
図５Ｃは、切断線５Ｃ−５Ｃに沿う図５Ｂの構造の断面図である。図５Ｃは、任意所与の行の隣接するピラー５４０−１と５４０−２とを接続する連続ビットライン５０２を示す。トレンチ５３５は、以下に述べるように、隣接する列のピラー間に、例えばピラー５４０−１及び５４０−４により形成される列と、ピラー５４０−２及び５４０−３により形成される列との間に、後でフローティングゲート及び制御ゲートを形成するために残される。
図６Ａ−６Ｃは、図５Ａ−５Ｃに関連して述べた上記方法をバルクＣＭＯＳ技術の基板またはシリコン・オン・インシュレーター（ＳＯＩ）技術の基板上に使用できることを示す。図６Ａは、ドーピングを少量施したｐ型バルクシリコン基板６１０上に形成されるパッド層を除いて示す、図５Ａ−５Ｃのプロセスステップ全体である。図６Ａに示す構造は図５Ｃの断面図に似たものであり、その上にピラー積層体６４０−１及び６４０−２が形成された連続ビットライン６０２を示す。ピラー６４０−１及び６４０−２は、第１のｎ＋型コンタクト層６１２、その上に形成した酸化物層６１４及び酸化物層６１４上に形成した第２のｎ＋型コンタクト層６１６を有する。
図６Ｂは、ＳＩＭＯＸのような、市販のＳＯＩウェーハ上に形成されたパッド層を除いて示す、図５Ａ−５Ｃのプロセスステップ全体である。図６Ｂに示すように、基板６１０の表面上には埋め込み酸化物層６１１がある。図６Ｂに示す構造は図５Ｃの断面図に似たものであり、その上にピラー積層体６４０−１及び６４０−２が形成された連続ビットライン６０２を示すが、ここでは、連続ビットライン６０２は埋め込み酸化物６１１により基板６１０から分離されている。再び、ピラー６４０−１及び６４０−２は、第１のｎ＋型コンタクト層６１２、その上に形成された酸化物層６１４及び酸化物層６１４上に形成された第２のｎ＋型コンタクト層６１６を有する。
図６Ｃは、絶縁体６１３が酸化物をアンダーカットして形成されている所のＳＯＩのアイランドを形成する、パッド層を除いて示す、図５Ａ−５Ｃのプロセスステップ全体である。かかるプロセスは、１９９７年１１月２５日に発行されたLeonard Forbesの米国特許第５，６９１，２３０号（発明の名称：”Technique for Producing Small Islands of silicon on Insulator”）にさらに詳細に記載されたプロセスを含んでいるが、この特許を本願の一部として引用する。図６Ｃに示す構造は図５Ｃに示す断面図に似たものであり、その上にピラー積層体６４０−１及び６４０−２が形成された連続ビットライン６０２を示すが、ここでは、連続ビットライン６０２は、上述したプロセスによるなどして酸化物のアンダーカットにより形成された絶縁体６１３により基板６１０から分離されている。再び、ピラー６４０−１及び６４０−２は、第１のｎ＋型コンタクト層６１２、その上に形成された酸化物層６１４及び酸化物層６１４上に形成された第２のｎ＋型コンタクト層６１６を有する。従って、本発明によると、図５Ａ−図５Ｃに示すように、ピラーを形成する一連のプロセスステップに、図６Ａ−図６Ｃに示す少なくとも３つの異なるタイプの基板上にピラーを形成するステップを含めることができる。
図７Ａ乃至図７Ｃは、図５Ａ−図５Ｃに示すピラーを形成する実施例に続いて、図６Ａ−図６Ｃに示す任意の基板上に、図５Ｃのピラー５４０−１及び５４０−２のようなピラーの側部に沿って極薄垂直ボデイトランジスタを形成する一連のプロセスステップを示す。例示のみの目的のため、図７Ａは、ｐ型基板７１０上に形成されトレンチ７３０により分離されたピラー７４０−１及び７４０−２の実施例を示す。図５Ａ−図５Ｃに関連する説明と同様に、図７Ａは、１つの実施例において一部がｎ＋＋型ビットライン７０２と一体的に形成される第１の単結晶ｎ＋型コンタクト層７１２を示す。ピラー７４０−１及び７４０−２の第１のコンタクト層７１２上には、酸化物層領域７１４が形成されている。図示の第２のｎ＋型コンタクト層７１６は、ピラー７４０−１及び７４０−２の酸化物層領域７１４上に形成されている。また、パッド層（ＳｉＯ2）７１８及び（Ｓｉ3Ｎ4）７２０はそれぞれ、ピラー７４０−１及び７４０−２の第２のコンタクト層７１６上に形成されるものとして示す。
図７Ｂにおいて、ドーピングを少量施したｐ型ポリシリコン層７４５を、ピラー７４０−１及び７４０−２上に堆積させ、方向性エッチングを施して、ピラー７４０−１及び７４０−２の側壁７５０上にドーピングを少量施したｐ型材料７４５が残るようにする。本発明による一実施例によると、ドーピングを少量施したｐ型ポリシリコン層に方向性エッチングを施して、ピラー７４０−１及び７４０−２の側壁７５０上に幅（Ｗ）または水平方向の厚さが１０ナノメートルまたはそれ以下のドーピングを少量施したｐ型材料７４５が残るようにする。この構造を図７Ｂに示す。
次の一連のプロセスステップを図７Ｃを参照して説明する。この時点において、上述したように、別のマスキングステップを用いてポリシリコン７４５を等方性エッチングすることにより一部の側壁７５０を除去し、或る特定の構成により必要であれば、例えばピラー７４０−１及び７４０−２の一方の側部上にだけ極薄ボデイトランジスタを形成するのであれば、ピラー７４０−１及び７４０−２の一方の側壁だけの上にポリシリコン７４５が残るようにする。
図７Ｃは、ピラー７４０−１及び７４０−２の一方の側部の上に極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタを形成する実施例を示す。図７Ｃにおいて、ウェーハを約５５０乃至約７００℃の温度に加熱する。このステップでは、ポリシリコン７４５が再結晶し、横方向エピタキシャル固相再成長が垂直方向で生じる。図７Ｃに示すように、ピラー７４０−１及び７４０−２の底部の単結晶シリコンがこの結晶成長の種となり、極薄単結晶垂直ＭＯＳＦＥＴトランジスタのチャンネルとして使用可能な単結晶極薄膜７４６が形成される。膜がピラーの一方の側だけに残される図７Ｃの実施例では、結晶化は垂直方向に進んで、ピラー７４０−１及び７４０−２の上面上の第２のｎ＋型ポリシリコンコンタクト層７１６内へ至る。しかしながら、ピラー７４０−１及び７４０−２の両側が覆われている場合、結晶化によりピラー７４０−１及び７４０−２の上面上の中央に近い所に結晶粒界が残る。この実施例を図７Ｄに示す。
図７Ｃ及び７Ｄに示すように、ドレイン領域７５１及びソース領域７５２はそれぞれ、アニーリングプロセスにおいて、第１及び第２のコンタクト層７１２、７１６からのｎ＋型ドーパントの外方拡散により、ピラー７４０−１及び７４０−２の側壁７５０に沿う単結晶極薄膜７４６に形成される。アニーリングプロセスでは、ｎ＋型ドーパントを有する単結晶極薄膜７４６のこれらの部分は、横方向エピタキシャル固相再成長が垂直方向に起こるにつれて同様に再結晶して単結晶構造になる。ドレイン及びソース領域７５１、７５２は、ｐ型材料により形成される単結晶垂直ボデイ領域７５３により分離されている。本発明の一実施例では、単結晶垂直ボデイ領域の垂直方向長さは１００ナノメートル未満である。この構造を図７Ｃまたは７Ｄに示す。当業者であればこの説明からわかるように、従来型ゲート絶縁体をこの単結晶極薄膜７４６上に成長させるか堆積させることが可能である。そして、水平方向または垂直方向のゲート構造をトレンチ７３０内に形成することができる。
当業者であればこの説明を読むとわかるように、本発明によると、ドレイン及びソース領域７５１、７５２はそれぞれ単結晶極薄膜７４６内に形成されて、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタの一部を形成する。単結晶極薄膜７４６は、第１のコンタクト層７１２に結合された第１の極薄単結晶垂直ソース／ドレイン領域７５１と、第２のコンタクト層７１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域７５２とを有する。ｐ型の極薄単結晶垂直ボデイ領域７５３は、酸化物層７１４の側部に沿ってそれに対向しており、第１のソース／ドレイン領域７５１を第２のソース／ドレイン領域７５２と結合する。このｐ型極薄単結晶垂直ボデイ領域７５３は、事実上、ドレイン領域７１１とソース領域７１２とを分離し、印加される電圧によりチャンネルが形成されると、ドレイン領域７５１とソース領域７５２とを電気的に結合することができる。ドレイン領域７５１及びソース領域７５２と、極薄ボデイ領域７５３とは、アニーリングステップで起こる横方向固相エピタキシャル再成長により単結晶材料で形成される。
この構造の寸法は、極薄単結晶ボデイ領域７５３の垂直方向長さが１００ナノメートル未満であり、その中に形成されるチャンネルの垂直方向長さが１００ナノメートル未満である。また、この寸法には、ドレイン領域７５１及びソース領域７５２の、単結晶極薄膜７４６の水平方向の厚さにより決まる接合深さが含まれるが、それは例えば１０ナノメートル未満である。従って、本発明はデバイスのチャンネル長さより格段に小さい接合深さを与え、この深さは、設計ルールがさらに縮小されるにつれて縮小可能である。さらに、本発明は、トランジスタのボデイの表面空間電荷領域がトランジスタの他の寸法の縮小につれて縮小する極薄ボデイを備えたトランジスタ構造を提供する。事実、この表面空間電荷領域は、ＭＯＳＦＥＴのボデイ領域を物理的に極薄、例えば１０ナノメートルまたはそれ以下にすることにより最小になっている。
当業者は、この説明を読めば、ドーパントのタイプを変えることにより上述した導電タイプを逆にすることが可能であるため、本発明を垂直方向に向いた単結晶ｐチャンネル型トランジスタを有する構造に利用できることがわかるであろう。本発明はそれに限定されない。上記プロセスの説明からわかるように、作製プロセスは、図面を参照して以下に説明するトレンチ７３０内に多数の異なる水平方向及び垂直方向ゲート構造を形成するように継続することができる。
図８Ａ−８Ｆは、本発明に関連して、水平置換ゲートと呼ぶ水平積層構造を形成する一連のプロセスステップを示す。以下のプロセスステップにおいて提案する寸法は、０．１ミクロンＣＤ技術にとって好適であり、他のＣＤサイズではそれに応じて調整可能である。図８Ａは図７Ｃに似た構造を示す。即ち、図８Ａは、トレンチ８３０内のピラー８４０−１及び８４０−２の側壁８５２に沿う単結晶極薄膜８４６を示す。単結晶極薄膜８４６は、この点で、第１のコンタクト層８１２に結合された第１の極薄単結晶垂直ソース／ドレイン領域８５１と、第２のコンタクト層８１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域８５２とを含む。ｐ型極薄単結晶垂直ボデイ領域８５３は、酸化物層８１４の側部に沿うか、それに対向した所にあり、第１のソース／ドレイン領域８５１を第２のソース／ドレイン領域８５２と結合する。図８Ａに示すプロセス実施例によると、当業者であればわかるように、ドーピングを施したｎ＋型酸化物層８２１またはＰＳＧ層は、ＣＶＤ法などによりピラー８４０−１及び８４０−２の上に堆積させる。その後、ドーピングを施したｎ＋型酸化物層８２１を平坦化して、ピラー８４０−１及び８４０−２の上面から除去する。エッチングを行って、トレンチ８３０の底部の所に約５０ナノメートルだけ残す。次に、ピラー８４０−１及び８４０−２上にドーピングを施していないポリシリコン層８２２または酸化物層８２２を堆積させ、ＣＭＰ平坦化によりこの層を再びピラー８４０−１及び８４０−２の上面からを除去する。その後、ドーピングを施していないポリシリコン層８２２をＲＩＥ法などによりエッチングして、トレンチ８３０内に酸化物層８１４の側部に沿うか対向させて厚さ１００ナノメートルまたはそれ以下の層を残す。次に、当業者であればわかるように、ドーピングを施した別のｎ＋型酸化物層８２３またはＰＳＧ層を、ＣＶＤ法によるなどしてピラー８４０−１及び８４０−２の上に堆積させる。この構造を図８Ａに示す。
図８Ｂは、次の一連の作製ステップ後の構造を示す。図８Ｂにおいて、熱処理を行ってＰＳＧ層、例えば８２１及び８２３からそれぞれ単結晶垂直極薄膜８４６内にｎ型ドーパントを拡散させることにより、ドレイン領域８５１及びソース領域８５２をさらに形成する。次に、図８Ｂに示すが、当業者であればこの説明を読むとわかるように、選択的エッチングを行って、トレンチ８３０内の上方のＰＳＧ層８２３及びドーピングを施されていないポリシリコン層８２２または酸化物層８２２を除去する。この構造を図８Ｂに示す。
次に、図８Ｃに示すが、当業者であればわかるように、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタの薄いゲート酸化物層８２５を、折り返しビットラインＤＲＡＭを完成させるためにトレンチのワードラインに接続される１つおきの列が隣接するピラーのトランジスタの極薄単結晶垂直ボデイ領域８５３の表面上に熱酸化などにより成長させる。次に、ドーピングを施したｎ＋型ポリシリコン層８４２を堆積させて、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタのゲート８４２を形成することができる。その後、この構造にＣＭＰプロセスを施して、ピラー８４０−１及び８４０−２の上面からドーピングを施したｎ＋型ポリシリコン層８４２を除去し、ＲＩＥエッチングを施して所望の厚さの極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタのゲート８４２を形成する。一実施例において、ドーピングを施したｎ＋型ポリシリコン層８４２をＲＩＥエッチングすることにより、垂直な側部が１００ナノメートル未満である一体的に形成した水平方向のフローティングゲート８４２を極薄単結晶垂直ボデイ領域８５３に対向して形成する。次に、ＣＶＤ法などにより酸化物層８４４を堆積させ、ＣＭＰプロセスにより平坦化してトレンチ８３０を充填する。上述の方法によるなどして、エッチングを施すことにより、この構造から窒化物層８２０を除去する。これは、リン酸を用いるリン酸エッチングプロセスを含むことができる。この構造を図８Ｃに示す。
当業者であればこの説明を読むとわかるように、キャパシタの形成及び標準ＢＥＯＬプロセスを継続するために、ピラー８４０−１及び８４０−２の上の第２のコンタクト層８１６にコンタクトを形成することができる。
図９Ａ−９Ｃは、本発明による垂直ゲート構造を形成するプロセスステップを示す。以下のプロセスステップにおいて提案される寸法は、０．１ミクロンＣＤ技術にとって適当であり、他のＣＤサイズではそれに従って変更すればよい。図９Ａは、図７Ｃに示すものに似た構造を示す。即ち、図９Ａは、トレンチ９３０内のピラー９４０−１及び９４０−２の側壁５９０に沿う単結晶極薄膜９４６を示す。この単結晶極薄膜９４６はこの点で、第１のコンタクト層９１２に結合された第１の極薄単結晶垂直ソース／ドレイン領域９５１と、第２のコンタクト層９１６に結合された第２の極薄単結晶垂直ソース／ドレイン領域９５２とを有する。ｐ型極薄単結晶垂直ボデイ領域９５３は酸化物層９１４の側部に沿うか、それに対向して存在し、第１のソース／ドレイン領域９５１を第２のソース／ドレイン領域９５２と結合する。図９Ａに示すプロセス実施例によると、厚さがほぼ２０ナノメートルの相似窒化物層をＣＶＤのような方法により堆積させ、方向性エッチングを施して側壁９５０上のものだけを残す。その後、熱酸化などにより酸化物層を約５０ナノメートルの厚さに成長させて、露出したビットラインバー９０２を絶縁する。側壁９５０上の相似窒化物層は、単結晶極薄膜９４６に沿う酸化を防止する。その後、当業者であればわかるように、従来の除去プロセスにより窒化物層を除去する。この構造を図９Ａに示す。
図９Ｂに示すように、真性ポリシリコン９５４をトレンチ９３０内のピラー９４０−１及び９４０−２上に堆積させ、方向性エッチングを施して、ピラー９４０−１及び９４０−２の垂直側壁上の真性ポリシリコン層９５４だけを残す。フォトレジストを適用しマスキングを行って、デバイスチャンネルを形成すべきピラーの側部、例えば、１つおきの列が隣接するピラー上の一体的に形成されたワードライン／ゲートを露出させる。当業者であればわかるように、これらの位置において、真性ポリシリコン９５４に選択的にエッチングを施すことにより、露出した真性ポリシリコン層９５４を除去する。次に、極薄単結晶垂直トランジスタまたは極薄ボデイトランジスタの極薄単結晶膜９４６の露出した側壁上に、薄膜ゲート酸化物層９５６を成長させる。この構造を図９Ｂに示す。
図９Ｃでは、ドーピングを施したｎ＋型ポリシリコン材料または適当な金属９６０のワードライン導体を、ＣＶＤ法によるなどして約５０ナノメートルまたはそれ以下の厚さに堆積させる。このワードライン９６０に方向性エッチングを施して、１つおきの列が隣接するピラーの薄膜ゲート酸化物層９５６上を含むピラーの垂直側壁上のものだけを残すことにより、別個の垂直な一体的に形成したワードライン／ゲート９６０Ａ及び９６０Ｂを形成する。この構造を図９Ｃに示す。
図９Ｄにおいて、残りの真性ポリシリコン層９５４の上部を露出させるために短い酸化物エッチングを行う。その後、当業者であればわかるように、選択的な等方性エッチングにより、残りの真性ポリシリコン層９５４の全てを除去する。酸化物層９７０をＣＶＤ法によるなどして堆積することにより、真性ポリシリコン層の除去により残った空所及びピラー９４０−１及び９４０−２に隣接する別個の垂直ワードライン９６０Ａと９６０Ｂの間のトレンチ９３０の空間を充填する。上述したように、別個の垂直ワードラインは、１つおきの列が隣接するピラー上にゲートを一体的に形成する。酸化物層９７０は、ＣＭＰ法により平坦化して、窒化物パッド９２０上で止まるピラー９４０−１及び９４０−２の上部を除去する。その後、残りのパッド材料９１８及び９２０をＲＩＥ法によるなどしてエッチングすることにより、ピラー９４０−１及び９４０−２の上部を除去する。次に、ＣＶＤ法により酸化物９７５を堆積させて、ピラー９４０−１及び９４０−２が覆われるようにする。この構造を図９Ｂに示す。
当業者であればこの説明を読むとわかるように、このプロセスはここで記憶用キャパシタの形成及びＢＥＯＬプロセスステップに進む。
当業者であればこの説明を読むとわかるように、上述したプロセスステップは、１つおきの列が隣接するピラーの側部に沿う一体的に形成された垂直ゲートとして働く一体的に形成された垂直向きのワードライン９６０Ａ及び９６０Ｂを形成する。これにより、図４Ｃの斜視図及び図４Ｄのビットラインの方向に沿う断面図に似た折り返しビットラインＤＲＡＭ構造の実施例が得られる。
結論
上述した構造及び作製方法は、極薄ボデイトランジスタを有する折り返しビットラインＤＲＡＭを例示するものであって、限定するものではない。種々のタイプのゲート構造を示したが、これは３つの異なるタイプの基板上にオープンビットラインＤＲＡＭメモリアレイを形成することができる。
ＤＲＡＭの密度の増加に対するさらなる要望により、構造及びトランジスタの寸法がますます縮小することが示されている。従来のプレーナ型トランジスタ構造は、サブミクロンの寸法領域の奥の方に寸法を合わせることは困難である。本発明は、酸化物ピラーの側壁に沿って成長させた極薄単結晶シリコン膜に形成する垂直のアクセス用または転送用トランジスタデバイスを提供する。極薄ボデイ領域を有するこれらのトランジスタは、小型デバイスの性能上の利点を保持しながら、さらに小さな寸法に縮小できる。高密度及び高性能を得るための寸法縮小化の利点は、折り返しビットラインＤＲＡＭにおいて得られる。
チャンネル長さが０．１ミクロン、１００ナノメートル、即ち、１０００オングストローム未満のサブミクロン領域の奥まで微細化が進む場合の従来型ＭＯＳＦＥＴの問題点を説明するためのＭＯＳＦＥＴトランジスタを示す図である。 本発明による極薄垂直ボデイトランジスタを有する折り返しビットラインＤＲＡＭの一実施例を略示する図である。 本発明に従ってピラーの両側に形成された極薄垂直ボデイトランジスタ毎に１つのワードライン／ゲートを有する折り返しビットラインアーキテクチャのための本発明の実施例を示す。 本発明によるピラーの側部に沿って形成された極薄垂直ボデイトランジスタを示す図である。 本発明による折り返しビットラインメモリの一部の一実施例を示す斜視図である。 極薄単結晶垂直ボデイトランジスタを有するピラーを略示する図４Ａの上面図である。 本発明による折り返しビットラインメモリの一部の別の実施例を示す斜視図である。 本発明による極薄単結晶垂直ボデイトランジスタを有するピラーを略示する図４Ｃの線４Ｄ−４Ｄに沿う断面図である。 本発明に従って後で折り返しビットラインＤＲＡＭを形成可能な側部を有するピラーを形成する最初の一連のプロセスステップを示す。 本発明に従って後で折り返しビットラインＤＲＡＭを形成可能な側部を有するピラーを形成する最初の一連のプロセスステップを示す。 本発明に従って後で折り返しビットラインＤＲＡＭを形成可能な側部を有するピラーを形成する最初の一連のプロセスステップを示す。 図５Ａ−５Ｃに関連して説明する上記技術をバルクＣＭＯＳ技術またはシリコン・オン・インシュレーター（ＳＯＩ）技術で実現可能なことを示す。 図５Ａ−５Ｃに関連して説明する上記技術をバルクＣＭＯＳ技術またはシリコン・オン・インシュレーター（ＳＯＩ）技術で実現可能なことを示す。 図５Ａ−５Ｃに関連して説明する上記技術をバルクＣＭＯＳ技術またはシリコン・オン・インシュレーター（ＳＯＩ）技術で実現可能なことを示す。 ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図５Ａ−６Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。 ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図５Ａ−６Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。 ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図５Ａ−６Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。 ピラーの側部に沿って極薄垂直ボデイトランジスタを形成するための図５Ａ−６Ｃに示すピラー形成ステップから継続する一連のプロセスステップを示す。 本発明に関連して水平置換ゲートと呼ぶ水平ゲート構造を形成するための一連のプロセスステップを示す。 本発明に関連して水平置換ゲートと呼ぶ水平ゲート構造を形成するための一連のプロセスステップを示す。 本発明に関連して水平置換ゲートと呼ぶ水平ゲート構造を形成するための一連のプロセスステップを示す。 本発明に関連して垂直ゲート構造を形成するための一連のプロセスステップを示す。 本発明に関連して垂直ゲート構造を形成するための一連のプロセスステップを示す。 本発明に関連して垂直ゲート構造を形成するための一連のプロセスステップを示す。 本発明に関連して垂直ゲート構造を形成するための一連のプロセスステップを示す。

Claims (13)

  1. 折り返しビットラインＤＲＡＭデバイスであって、
    行列状に形成されたメモリセルのアレイを有し、
    メモリセルアレイの各メモリセルは、
    半導体基板から外方に延び、酸化物層より分離された第１の半導体コンタクト層及び第２の半導体コンタクト層を有するピラーと、
    ピラーの側部に沿って形成された垂直トランジスタと、
    ピラーの第２の半導体コンタクト層と結合するキャパシタとを含み、
    垂直トランジスタは、
    第１の半導体コンタクト層に結合された第１の極薄垂直ソース／ドレイン領域と、
    第２の半導体コンタクト層に結合された第２の極薄垂直ソース／ドレイン領域と、
    酸化物層に対向し、第１と第２の極薄垂直ソース／ドレイン領域を結合する極薄垂直ボデイ領域と、
    極薄垂直ボデイ領域上のゲート絶縁層と、
    ゲート絶縁層上のゲートとより成り、
    さらに、半導体材料により形成され、メモリセルアレイの各行の隣接するピラーの第１の半導体コンタクト層を相互接続するためにピラーの下方に位置する複数の埋め込みビットラインと、
    各々がピラーの列間のトレンチに隣接する垂直トランジスタの極薄垂直ボデイ領域にアドレスするためにトレンチ内を複数の埋め込みビットラインに対して直角に延びる複数のワードラインとより成る折り返しビットラインＤＲＡＭデバイス。
  2. 極薄垂直ボデイ領域は固相エピタキシャル成長により形成される請求項１の折り返しビットラインＤＲＡＭデバイス。
  3. 極薄垂直ボデイ領域はｐ型チャンネルを有する請求項１の折り返しビットラインＤＲＡＭデバイス。
  4. 半導体基板はシリコン・オン・インシュレーター基板を含む請求項１の折り返しビットラインＤＲＡＭデバイス。
  5. ゲートはトレンチ内においてピラーの上面より低いところに形成されている請求項１の折り返しビットラインＤＲＡＭデバイス。
  6. 垂直トランジスタが形成されたピラーの側部とは反対側のピラーの側部に第２の垂直トランジスタが設けられている請求項１の折り返しビットラインＤＲＡＭデバイス。
  7. 埋め込みビットラインは第１の半導体コンタクト層に一体的に形成され、別の酸化物層により半導体基板から分離されている請求項１の折り返しビットラインＤＲＡＭデバイス。
  8. 折り返しビットラインＤＲＡＭデバイスを形成する方法であって、
    行列状にメモリセルのアレイを形成するステップを含み、
    アレイの各メモリセルを形成するステップは、
    半導体基板から外方に延び、第１の半導体コンタクト層と第２の半導体コンタクト層とが絶縁層により分離されたピラーを形成するステップと、
    ピラーの側部に沿って垂直トランジスタを形成するステップとを含み、
    垂直トランジスタ形成ステップは、
    ピラー上にポリシリコン層を堆積させ、ポリシリコン層に方向性エッチングを施してピラーの側壁上だけにポリシリコン層の一部が残るようにし、
    ポリシリコン層にアニーリングを施して、ポリシリコン層をエピタキシャル再成長させ、
    第１及び第２の半導体コンタクト層からポリシリコン層内へドーパントを拡散させて、極薄垂直ボデイ領域により分離された第１及び第２の極薄垂直ソース／ドレイン領域を形成し、
    極薄垂直ボデイ領域上にゲート絶縁層を形成し、
    ゲート絶縁層上にゲートを形成するステップを含み、
    アレイの各メモリセルを形成するステップは、さらに
    第２の半導体コンタクト層と結合するキャパシタを形成するステップを含み、
    ＤＲＡＭデバイス形成方法は、さらに、
    メモリセルアレイの各行の隣接するピラーの第１のコンタクト層を相互接続するためにピラーの下方に半導体材料の複数の埋め込みビットラインを形成するステップと、
    ピラーの列間のトレンチに隣接する垂直トランジスタの極薄垂直ボデイ領域にアドレスするために各々がトレンチ内を複数の埋め込みビットラインに対して直角に延びる複数のワードラインを形成するステップとを含む、折り返しビットラインＤＲＡＭデバイスの形成方法。
  9. 半導体基板から外方に延びるピラーを形成するステップは、シリコン・オン・インシュレーター基板から外方に延びるピラーを形成するステップを含む請求項８の方法。
  10. 垂直トランジスタが形成されたピラーの側部とは反対側のピラーの側部に沿って第２の垂直トランジスタを形成するステップをさらに含む請求項８の方法。
  11. トレンチの両側の隣接するピラー上に一対の垂直トランジスタが形成される請求項１０の方法。
  12. トレンチに２つの別個のワードラインを形成するステップをさらに含む請求項１１の方法。
  13. ワードラインはトレンチ内においてピラーの上面より低いところに形成される請求項１２の方法。
JP2003581264A 2001-02-09 2002-02-04 極薄垂直ボデイトランジスタを有する折り返しビットラインｄｒａｍ Expired - Fee Related JP4431401B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/780,130 US6559491B2 (en) 2001-02-09 2001-02-09 Folded bit line DRAM with ultra thin body transistors
PCT/US2002/003231 WO2003083947A2 (en) 2001-02-09 2002-02-04 Folded bit line dram with vertical ultra thin body transistors

Publications (2)

Publication Number Publication Date
JP2005520347A JP2005520347A (ja) 2005-07-07
JP4431401B2 true JP4431401B2 (ja) 2010-03-17

Family

ID=25118705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003581264A Expired - Fee Related JP4431401B2 (ja) 2001-02-09 2002-02-04 極薄垂直ボデイトランジスタを有する折り返しビットラインｄｒａｍ

Country Status (8)

Country Link
US (3) US6559491B2 (ja)
EP (1) EP1419532A4 (ja)
JP (1) JP4431401B2 (ja)
KR (1) KR100594524B1 (ja)
CN (1) CN100492644C (ja)
AU (1) AU2002240244A1 (ja)
SG (1) SG161735A1 (ja)
WO (1) WO2003083947A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163910B2 (en) 2016-09-28 2018-12-25 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6559491B2 (en) * 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6496034B2 (en) * 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6649476B2 (en) 2001-02-15 2003-11-18 Micron Technology, Inc. Monotonic dynamic-static pseudo-NMOS logic circuit and method of forming a logic gate array
CA2340985A1 (en) * 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US6898362B2 (en) * 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7084014B2 (en) * 2003-10-07 2006-08-01 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
DE102004021051B3 (de) * 2004-04-29 2005-11-10 Infineon Technologies Ag DRAM-Speicherzellenanordnung nebst Betriebsverfahren
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7335583B2 (en) * 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
CN1851922B (zh) * 2005-04-22 2011-05-11 松下电器产业株式会社 半导体装置及其制造方法
EP1717861B1 (en) * 2005-04-27 2010-08-25 STMicroelectronics Srl Vertical MOSFET transistor operating as a selector in nonvolatile memory devices
US7473952B2 (en) * 2005-05-02 2009-01-06 Infineon Technologies Ag Memory cell array and method of manufacturing the same
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7317641B2 (en) * 2005-06-20 2008-01-08 Sandisk Corporation Volatile memory cell two-pass writing method
US7764549B2 (en) * 2005-06-20 2010-07-27 Sandisk 3D Llc Floating body memory cell system and method of manufacture
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7439576B2 (en) * 2005-08-29 2008-10-21 Micron Technology, Inc. Ultra-thin body vertical tunneling transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7544584B2 (en) * 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7491995B2 (en) * 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US7339222B1 (en) * 2006-05-03 2008-03-04 Spansion Llc Method for determining wordline critical dimension in a memory array and related structure
US8567992B2 (en) * 2006-09-12 2013-10-29 Huizhou Light Engine Ltd. Integrally formed light emitting diode light wire and uses thereof
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
US7875529B2 (en) * 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US7719869B2 (en) * 2007-11-19 2010-05-18 Qimonda Ag Memory cell array comprising floating body memory cells
US7927938B2 (en) 2007-11-19 2011-04-19 Micron Technology, Inc. Fin-JFET
TWI368299B (en) * 2008-08-15 2012-07-11 Nanya Technology Corp Vertical transistor and array of vertical transistor
EP2334995A4 (en) * 2008-10-02 2014-04-02 Carrier Corp STARTING FOR REFRIGERANT SYSTEM WITH HOT GAS HEATING
WO2010114890A1 (en) * 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
TWI415247B (zh) * 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
KR101140057B1 (ko) * 2010-12-16 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8686486B2 (en) * 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8437184B1 (en) 2011-12-06 2013-05-07 Rexchip Electronics Corporation Method of controlling a vertical dual-gate dynamic random access memory
US8748258B2 (en) 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
US8709890B2 (en) 2011-12-12 2014-04-29 International Business Machines Corporation Method and structure for forming ETSOI capacitors, diodes, resistors and back gate contacts
CN102522407B (zh) * 2011-12-23 2014-04-09 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
US8680600B2 (en) 2011-12-27 2014-03-25 Rexchip Electronics Corporation Vertical transistor structure and method of manufacturing same
CN102769016B (zh) * 2012-08-14 2015-01-14 北京大学 一种抗辐射的cmos器件及其制备方法
US9760116B2 (en) 2012-12-05 2017-09-12 Mobile Tech, Inc. Docking station for tablet device
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10728868B2 (en) 2015-12-03 2020-07-28 Mobile Tech, Inc. Remote monitoring and control over wireless nodes in a wirelessly connected environment
US10517056B2 (en) 2015-12-03 2019-12-24 Mobile Tech, Inc. Electronically connected environment
US11109335B2 (en) 2015-12-03 2021-08-31 Mobile Tech, Inc. Wirelessly connected hybrid environment of different types of wireless nodes
US10251144B2 (en) 2015-12-03 2019-04-02 Mobile Tech, Inc. Location tracking of products and product display assemblies in a wirelessly connected environment
US10101770B2 (en) 2016-07-29 2018-10-16 Mobile Tech, Inc. Docking system for portable computing device in an enclosure
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10461196B2 (en) 2017-07-28 2019-10-29 Globalfoundries Inc. Control of length in gate region during processing of VFET structures
US10559582B2 (en) 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
US10615225B2 (en) * 2018-08-22 2020-04-07 International Business Machines Corporation Multilayer back end of line (BEOL)-stackable cross-point memory array with complementary pass transistor selectors
US20220070620A1 (en) 2018-10-25 2022-03-03 Mobile Tech, Inc Proxy nodes for expanding the functionality of nodes in a wirelessly connected environment
US10593443B1 (en) 2019-01-24 2020-03-17 Mobile Tech, Inc. Motion sensing cable for intelligent charging of devices
US10879313B2 (en) 2019-05-13 2020-12-29 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US10991761B2 (en) 2019-05-13 2021-04-27 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US11222854B2 (en) * 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
US11889680B2 (en) * 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US107402A (en) * 1870-09-13 Improvement in corn-planters
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US5135879A (en) * 1985-03-26 1992-08-04 Texas Instruments Incorporated Method of fabricating a high density EPROM cell on a trench wall
US4864375A (en) * 1986-02-05 1989-09-05 Texas Instruments Incorporated Dram cell and method
JPS6366963A (ja) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 溝埋込型半導体装置およびその製造方法
JPS63239973A (ja) * 1986-10-08 1988-10-05 テキサス　インスツルメンツ　インコーポレイテツド 集積回路およびその製造方法
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
JPS63198323A (ja) * 1987-02-13 1988-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0333426B1 (en) * 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
US5272367A (en) 1988-05-02 1993-12-21 Micron Technology, Inc. Fabrication of complementary n-channel and p-channel circuits (ICs) useful in the manufacture of dynamic random access memories (drams)
JPH07105477B2 (ja) * 1988-05-28 1995-11-13 富士通株式会社 半導体装置及びその製造方法
US4926224A (en) * 1988-06-03 1990-05-15 Texas Instruments Incorporated Crosspoint dynamic ram cell for folded bitline array
US4896293A (en) * 1988-06-09 1990-01-23 Texas Instruments Incorporated Dynamic ram cell with isolated trench capacitors
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5028977A (en) * 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
US5192704A (en) 1989-06-30 1993-03-09 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5316962A (en) * 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US5006909A (en) * 1989-10-30 1991-04-09 Motorola, Inc. Dram with a vertical capacitor and transistor
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5010386A (en) * 1989-12-26 1991-04-23 Texas Instruments Incorporated Insulator separated vertical CMOS
JPH04212450A (ja) * 1990-04-11 1992-08-04 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
US5037773A (en) * 1990-11-08 1991-08-06 Micron Technology, Inc. Stacked capacitor doping technique making use of rugged polysilicon
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
US5110752A (en) * 1991-07-10 1992-05-05 Industrial Technology Research Institute Roughened polysilicon surface capacitor electrode plate for high denity dram
US5202278A (en) * 1991-09-10 1993-04-13 Micron Technology, Inc. Method of forming a capacitor in semiconductor wafer processing
US5196704A (en) * 1991-09-27 1993-03-23 Battelle Memorial Institute Environmental radiation detection via thermoluminescence
US5156987A (en) * 1991-12-18 1992-10-20 Micron Technology, Inc. High performance thin film transistor (TFT) by solid phase epitaxial regrowth
US5365477A (en) * 1992-06-16 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Dynamic random access memory device
US5254499A (en) * 1992-07-14 1993-10-19 Micron Technology, Inc. Method of depositing high density titanium nitride films on semiconductor wafers
US5320880A (en) * 1992-10-20 1994-06-14 Micron Technology, Inc. Method of providing a silicon film having a roughened outer surface
US5379255A (en) * 1992-12-14 1995-01-03 Texas Instruments Incorporated Three dimensional famos memory devices and methods of fabricating
US5266514A (en) 1992-12-21 1993-11-30 Industrial Technology Research Institute Method for producing a roughened surface capacitor
US5616934A (en) * 1993-05-12 1997-04-01 Micron Technology, Inc. Fully planarized thin film transistor (TFT) and process to fabricate same
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5392245A (en) * 1993-08-13 1995-02-21 Micron Technology, Inc. Redundancy elements using thin film transistors (TFTs)
JP2605594B2 (ja) * 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5449433A (en) * 1994-02-14 1995-09-12 Micron Semiconductor, Inc. Use of a high density plasma source having an electrostatic shield for anisotropic polysilicon etching over topography
JP3428124B2 (ja) * 1994-03-15 2003-07-22 三菱電機株式会社 Ｍｉｓ型トランジスタおよびその製造方法
KR960016773B1 (en) 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5495441A (en) * 1994-05-18 1996-02-27 United Microelectronics Corporation Split-gate flash memory cell
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
US5432739A (en) * 1994-06-17 1995-07-11 Philips Electronics North America Corporation Non-volatile sidewall memory cell method of fabricating same
KR100193102B1 (ko) 1994-08-25 1999-06-15 무명씨 반도체 장치 및 그 제조방법
US5705415A (en) * 1994-10-04 1998-01-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
JP2658910B2 (ja) * 1994-10-28 1997-09-30 日本電気株式会社 フラッシュメモリ装置およびその製造方法
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US5444013A (en) * 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
US6252267B1 (en) * 1994-12-28 2001-06-26 International Business Machines Corporation Five square folded-bitline DRAM cell
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
US5523261A (en) * 1995-02-28 1996-06-04 Micron Technology, Inc. Method of cleaning high density inductively coupled plasma chamber using capacitive coupling
JP2692639B2 (ja) * 1995-03-10 1997-12-17 日本電気株式会社 不揮発性半導体記憶装置の製造方法
KR0165398B1 (ko) * 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US5636170A (en) * 1995-11-13 1997-06-03 Micron Technology, Inc. Low voltage dynamic memory
US5640342A (en) * 1995-11-20 1997-06-17 Micron Technology, Inc. Structure for cross coupled thin film transistors and static random access memory cell
TW326553B (en) * 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
TW312852B (en) * 1996-06-08 1997-08-11 United Microelectronics Corp Manufacturing method of flash memory
US5691230A (en) 1996-09-04 1997-11-25 Micron Technology, Inc. Technique for producing small islands of silicon on insulator
US5885864A (en) * 1996-10-24 1999-03-23 Micron Technology, Inc. Method for forming compact memory cell using vertical devices
US6034389A (en) * 1997-01-22 2000-03-07 International Business Machines Corporation Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5909618A (en) * 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5973352A (en) * 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5952039A (en) * 1997-11-04 1999-09-14 United Microelectronics Corp. Method for manufacturing DRAM capacitor
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6083793A (en) * 1998-02-27 2000-07-04 Texas Instruments - Acer Incorporated Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio
US6124729A (en) * 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6225158B1 (en) 1998-05-28 2001-05-01 International Business Machines Corporation Trench storage dynamic random access memory cell with vertical transfer device
US6026019A (en) * 1998-06-19 2000-02-15 International Business Machines Corporation Two square NVRAM cell
US6208164B1 (en) * 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) * 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
KR20000045305A (ko) * 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
US6472702B1 (en) * 2000-02-01 2002-10-29 Winbond Electronics Corporation Deep trench DRAM with SOI and STI
US6222788B1 (en) * 2000-05-30 2001-04-24 Micron Technology, Inc. Vertical gate transistors in pass transistor logic decode circuits
US6219299B1 (en) * 2000-05-31 2001-04-17 Micron Technology, Inc. Programmable memory decode circuits with transistors with vertical gates
US6403494B1 (en) * 2000-08-14 2002-06-11 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate self-aligned to STI on EEPROM
US6437389B1 (en) * 2000-08-22 2002-08-20 Micron Technology, Inc. Vertical gate transistors in pass transistor programmable logic arrays
US6380765B1 (en) * 2000-08-29 2002-04-30 Micron Technology, Inc. Double pass transistor logic with vertical gate transistors
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
US6496034B2 (en) 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6448601B1 (en) * 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6559491B2 (en) 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6424001B1 (en) * 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
TW546778B (en) * 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163910B2 (en) 2016-09-28 2018-12-25 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US6995057B2 (en) 2006-02-07
KR20040004524A (ko) 2004-01-13
SG161735A1 (en) 2010-06-29
CN100492644C (zh) 2009-05-27
WO2003083947A2 (en) 2003-10-09
EP1419532A4 (en) 2008-10-22
US20050190617A1 (en) 2005-09-01
US6559491B2 (en) 2003-05-06
AU2002240244A1 (en) 2003-10-13
US20040007721A1 (en) 2004-01-15
JP2005520347A (ja) 2005-07-07
WO2003083947A3 (en) 2003-12-04
US20020109173A1 (en) 2002-08-15
KR100594524B1 (ko) 2006-06-30
CN1633713A (zh) 2005-06-29
EP1419532A2 (en) 2004-05-19
US7015525B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
JP4431401B2 (ja) 極薄垂直ボデイトランジスタを有する折り返しビットラインｄｒａｍ
JP4399258B2 (ja) 超薄垂直ボデイトランジスタを有するオープンビットラインｄｒａｍ
US6881627B2 (en) Flash memory with ultra thin vertical body transistors
US6664806B2 (en) Memory address and decode circuits with ultra thin body transistors
US6903367B2 (en) Programmable memory address and decode circuits with vertical body transistors
US8461002B2 (en) Vertical transistor, memory cell, device, system and method of forming same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4431401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees