JPH04212450A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法Info
- Publication number
- JPH04212450A JPH04212450A JP3046782A JP4678291A JPH04212450A JP H04212450 A JPH04212450 A JP H04212450A JP 3046782 A JP3046782 A JP 3046782A JP 4678291 A JP4678291 A JP 4678291A JP H04212450 A JPH04212450 A JP H04212450A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- semiconductor
- electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 50
- 230000005669 field effect Effects 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 45
- 229920005591 polysilicon Polymers 0.000 abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- 150000004767 nitrides Chemical class 0.000 abstract description 14
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 6
- 239000000470 constituent Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000002955 isolation Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 14
- 239000010937 tungsten Substances 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体記憶装置およ
びその製造方法に関し、特に、トレンチ内に形成された
メモリセルを有する半導体記憶装置、たとえばダイナミ
ック・ランダム・アクセス・メモリおよびその製造方法
に関するものである。
びその製造方法に関し、特に、トレンチ内に形成された
メモリセルを有する半導体記憶装置、たとえばダイナミ
ック・ランダム・アクセス・メモリおよびその製造方法
に関するものである。
【０００２】
【従来の技術】近年、半導体記憶装置はコンピュータな
どの情報機器のめざましい普及によってその需要が急速
に拡大している。さらに、機能的には大規模な記憶容量
を有し、かつ高速動作が可能なものが要求されている。 このような背景のもとに、半導体記憶装置においては高
集積化および高速応答性あるいは高信頼性に関する技術
開発が進められている。
どの情報機器のめざましい普及によってその需要が急速
に拡大している。さらに、機能的には大規模な記憶容量
を有し、かつ高速動作が可能なものが要求されている。 このような背景のもとに、半導体記憶装置においては高
集積化および高速応答性あるいは高信頼性に関する技術
開発が進められている。
【０００３】半導体記憶装置のうち、記憶情報のランダ
ムな入出力が可能なものにＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。 一般に、ＤＲＡＭは多数の記憶情報を蓄積する記憶領域
であるメモリセルアレイと、外部との入出力に必要な周
辺回路とから構成されている。
ムな入出力が可能なものにＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。 一般に、ＤＲＡＭは多数の記憶情報を蓄積する記憶領域
であるメモリセルアレイと、外部との入出力に必要な周
辺回路とから構成されている。
【０００４】図５２は、一般的なＤＲＡＭの構成を示す
ブロック図である。図５２を参照して、ＤＲＡＭ５０は
、メモリセルアレイ５１と、ロウアンドカラムアドレス
バッファ５２と、ロウデコーダ５３およびカラムデコー
ダ５４と、センスリフレッシュアンプ５５と、データイ
ンバッファ５６およびデータアウトバッファ５７と、ク
ロックジェネレータ５８とを含む。メモリセルアレイ５
１は、記憶情報のデータ信号を蓄積するためのものであ
る。ロウアンドカラムアドレスバッファ５２は、単位記
憶回路を構成するメモリセルを選択するためのアドレス
信号Ａ０ 〜Ａ９ を外部から受けるためのものである
。 ロウデコーダ５３およびカラムデコーダ５４は、そのア
ドレス信号を解読することによりメモリセルを指定する
ためのものである。センスリフレッシュアンプ５５は、
指定されたメモリセルに蓄積された信号を増幅して読出
すためのものである。データインバッファ５６およびデ
ータアウトバッファ５７は、データ入出力のためのもの
である。クロックジェネレータ５８は、各部への制御信
号となるクロック信号を発生する。
ブロック図である。図５２を参照して、ＤＲＡＭ５０は
、メモリセルアレイ５１と、ロウアンドカラムアドレス
バッファ５２と、ロウデコーダ５３およびカラムデコー
ダ５４と、センスリフレッシュアンプ５５と、データイ
ンバッファ５６およびデータアウトバッファ５７と、ク
ロックジェネレータ５８とを含む。メモリセルアレイ５
１は、記憶情報のデータ信号を蓄積するためのものであ
る。ロウアンドカラムアドレスバッファ５２は、単位記
憶回路を構成するメモリセルを選択するためのアドレス
信号Ａ０ 〜Ａ９ を外部から受けるためのものである
。 ロウデコーダ５３およびカラムデコーダ５４は、そのア
ドレス信号を解読することによりメモリセルを指定する
ためのものである。センスリフレッシュアンプ５５は、
指定されたメモリセルに蓄積された信号を増幅して読出
すためのものである。データインバッファ５６およびデ
ータアウトバッファ５７は、データ入出力のためのもの
である。クロックジェネレータ５８は、各部への制御信
号となるクロック信号を発生する。
【０００５】半導体チップ上で大きな面積を占めるメモ
リセルアレイ５１は、単位記憶情報を蓄積するためのメ
モリセルがマトリックス状に複数個配列されて形成され
ている。図５３は、メモリセルアレイ５１を構成するメ
モリセルの４ビット分の等価回路を示す図である。メモ
リセルアレイ５１は行方向に平行に延びた複数本のワー
ド線ＷＬと、列方向に平行に延びた複数のビット線対Ｂ
Ｌａ，ＢＬｂとを備えている。ワード線ＷＬとビット線
ＢＬａ，ＢＬｂとの交差部近傍にはメモリセルＭが形成
されている。図示されたメモリセルＭは、１個のＭＯＳ
（ＭｅｔａｌＯｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）トランジスタＴｒと１個のキャパシタＣとからなる
。すなわち、各メモリセルは、いわゆる１トランジスタ
１キャパシタ型のメモリセルを示している。このタイプ
のメモリセルはその構造が簡単なため、メモリセルアレ
イの集積度を向上させることが容易であり、大容量のＤ
ＲＡＭに広く用いられている。なお、図５３に示された
ような１対のビット線ＢＬａ，ＢＬｂがセンスアンプに
対して平行に配置されたものを折り返しビット線方式と
称する。
リセルアレイ５１は、単位記憶情報を蓄積するためのメ
モリセルがマトリックス状に複数個配列されて形成され
ている。図５３は、メモリセルアレイ５１を構成するメ
モリセルの４ビット分の等価回路を示す図である。メモ
リセルアレイ５１は行方向に平行に延びた複数本のワー
ド線ＷＬと、列方向に平行に延びた複数のビット線対Ｂ
Ｌａ，ＢＬｂとを備えている。ワード線ＷＬとビット線
ＢＬａ，ＢＬｂとの交差部近傍にはメモリセルＭが形成
されている。図示されたメモリセルＭは、１個のＭＯＳ
（ＭｅｔａｌＯｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）トランジスタＴｒと１個のキャパシタＣとからなる
。すなわち、各メモリセルは、いわゆる１トランジスタ
１キャパシタ型のメモリセルを示している。このタイプ
のメモリセルはその構造が簡単なため、メモリセルアレ
イの集積度を向上させることが容易であり、大容量のＤ
ＲＡＭに広く用いられている。なお、図５３に示された
ような１対のビット線ＢＬａ，ＢＬｂがセンスアンプに
対して平行に配置されたものを折り返しビット線方式と
称する。
【０００６】図５２を参照して、データはＮ（＝ｎ×ｍ
）ビットのメモリセルアレイ５１に蓄積される。読出／
書込を行なおうとするメモリセルに関するアドレス情報
は、ロウアンドカラムアドレスバッファ５２に保存され
、ロウデコーダ５３による特定のワード線の選択（ｎ本
のワード線のうち、１本のワード線の選択）によってｍ
ビットのメモリセルがビット線を介してセンスリフレッ
シュアンプ５５に結合される。次に、カラムデコーダ５
４による特定のビット線の選択（ｍ本のビット線のうち
、１本のビット線の選択）によって、その中の１個のセ
ンスリフレッシュアンプが入出力回路に結合され、制御
回路の指令に従って読出あるいは書込が行なわれる。
）ビットのメモリセルアレイ５１に蓄積される。読出／
書込を行なおうとするメモリセルに関するアドレス情報
は、ロウアンドカラムアドレスバッファ５２に保存され
、ロウデコーダ５３による特定のワード線の選択（ｎ本
のワード線のうち、１本のワード線の選択）によってｍ
ビットのメモリセルがビット線を介してセンスリフレッ
シュアンプ５５に結合される。次に、カラムデコーダ５
４による特定のビット線の選択（ｍ本のビット線のうち
、１本のビット線の選択）によって、その中の１個のセ
ンスリフレッシュアンプが入出力回路に結合され、制御
回路の指令に従って読出あるいは書込が行なわれる。
【０００７】図５３を参照して、ＭＯＳトランジスタＴ
ｒのゲート電極はワード線ＷＬに接続され、一方のソー
ス／ドレイン電極はキャパシタＣの一方の電極に繋がれ
、他方のソース／ドレイン電極はビット線ＢＬに接続さ
れている。データの書込時には、ワード線ＷＬに所定の
電圧が印加されることによってＭＯＳトランジスタＴｒ
が導通するので、ビット線ＢＬに印加された電荷がキャ
パシタＣに蓄えられる。一方、データの読出時には、ワ
ード線ＷＬに所定の電圧が印加されることによってＭＯ
ＳトランジスタＴｒが導通するので、キャパシタＣに蓄
えられていた電荷がビット線ＢＬを介して取出される。
ｒのゲート電極はワード線ＷＬに接続され、一方のソー
ス／ドレイン電極はキャパシタＣの一方の電極に繋がれ
、他方のソース／ドレイン電極はビット線ＢＬに接続さ
れている。データの書込時には、ワード線ＷＬに所定の
電圧が印加されることによってＭＯＳトランジスタＴｒ
が導通するので、ビット線ＢＬに印加された電荷がキャ
パシタＣに蓄えられる。一方、データの読出時には、ワ
ード線ＷＬに所定の電圧が印加されることによってＭＯ
ＳトランジスタＴｒが導通するので、キャパシタＣに蓄
えられていた電荷がビット線ＢＬを介して取出される。
【０００８】近年、半導体記憶装置の進歩はめざましく
、高集積化・高密度化に伴い、その中に形成される各半
導体素子のパターンの微細化が急速に進んでいる。高速
でしかも小型、大容量の半導体記憶装置への要求は強い
。それらの要求を実現するために、各半導体素子のパタ
ーンはますます微細化されることが不可欠となってきて
いる。特に、上述のようなＤＲＡＭにおけるメモリセル
はその代表例である。トランジスタやキャパシタ等の各
素子単体の寸法を小さくするだけではなく、それらから
構成されるメモリセルの寸法を小さくして、半導体基板
の占有面積の低減を図ることが必要となっている。この
メモリセル領域の占有面積の低減を図るために各種のメ
モリセル構造の開発が活発に行われている。
、高集積化・高密度化に伴い、その中に形成される各半
導体素子のパターンの微細化が急速に進んでいる。高速
でしかも小型、大容量の半導体記憶装置への要求は強い
。それらの要求を実現するために、各半導体素子のパタ
ーンはますます微細化されることが不可欠となってきて
いる。特に、上述のようなＤＲＡＭにおけるメモリセル
はその代表例である。トランジスタやキャパシタ等の各
素子単体の寸法を小さくするだけではなく、それらから
構成されるメモリセルの寸法を小さくして、半導体基板
の占有面積の低減を図ることが必要となっている。この
メモリセル領域の占有面積の低減を図るために各種のメ
モリセル構造の開発が活発に行われている。
【０００９】そこで、高集積化、高密度化をさらに進め
るために、１トランジスタ・１キャパシタのダイナミッ
ク・メモリセルにおいてキャパシタ用トレンチ側壁部に
縦型のトランジスタが形成されたものが、ＩＥＤＭ
ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ ｐ．７１４〜７１
７，Ｄｅｃｅｍｂｅｒ １〜４，１９８５，“Ａ
ＴＲＥＮＣＨ ＴＲＡＮＳＩＳＴＯＲ ＣＲＯＳＳ
−ＰＯＩＮＴ ＤＲＡＭＣＥＬＬ”に開示されている
。この文献によれば、ＤＲＡＭにおけるメモリセル全体
をトレンチ内に埋め込んでいるため、占有面積の低減を
図る上では最も有利な構造が示されている。図５４（Ａ
）はそのようなＤＲＡＭを示す平面図、図５４（Ｂ）は
図５４（Ａ）のＢ−Ｂ線における断面構造を示す部分断
面図である。図５４（Ａ）を参照して、複数本のビット
線を兼ねるｎ＋ 不純物領域１０３と、複数本のワード
線を兼ねるゲート電極１０６とが互いに直交するように
配置されている。 ビット線とワード線との交差部にはトレンチ１０１が形
成されている。このトレンチ１０１に各メモリセルＭが
構成されている。図５４（Ｂ）を参照して、ｐ型シリコ
ン基板１０２の主表面上で分離酸化膜１１０によって素
子分離されたメモリセルＭが形成されている。このメモ
リセルＭは、ｎチャネルＭＯＳトランジスタとキャパシ
タとから構成されている。ｎチャネルＭＯＳトランジス
タは、ドレイン／ソース領域を構成するｎ＋ 不純物領
域１０３，１０４と、それらの間に設けられたチャネル
領域１０５と、チャネル領域１０５の上にゲート酸化膜
１０５ａを介在させて形成されたゲート電極１０６とを
有する。このチャネル領域１０５は、シリコン基板１０
２の主表面上に形成されたトレンチの側壁部に沿うゲー
ト酸化膜１０５ａの下部に存在している。キャパシタは
、ｎチャネルＭＯＳトランジスタを構成するｎ＋ 不純
物領域１０４に接続するように形成されたキャパシタ電
極１２０と、キャパシタ酸化膜１３０と、ｐ型シリコン
基板１０２とからなる。このキャパシタ電極１２０はｐ
型シリコン基板１０２に形成されたトレンチ内に埋め込
まれたポリシリコン層からなる。ｎ＋ 不純物領域１０
４はキャパシタ電極１２０の周囲上においてリング状に
設けられている。ｎチャネルＭＯＳトランジスタを構成
するゲート電極１０６はｎ＋ ポリシリコン層からなり
、ワード線を兼ねている。
るために、１トランジスタ・１キャパシタのダイナミッ
ク・メモリセルにおいてキャパシタ用トレンチ側壁部に
縦型のトランジスタが形成されたものが、ＩＥＤＭ
ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ ｐ．７１４〜７１
７，Ｄｅｃｅｍｂｅｒ １〜４，１９８５，“Ａ
ＴＲＥＮＣＨ ＴＲＡＮＳＩＳＴＯＲ ＣＲＯＳＳ
−ＰＯＩＮＴ ＤＲＡＭＣＥＬＬ”に開示されている
。この文献によれば、ＤＲＡＭにおけるメモリセル全体
をトレンチ内に埋め込んでいるため、占有面積の低減を
図る上では最も有利な構造が示されている。図５４（Ａ
）はそのようなＤＲＡＭを示す平面図、図５４（Ｂ）は
図５４（Ａ）のＢ−Ｂ線における断面構造を示す部分断
面図である。図５４（Ａ）を参照して、複数本のビット
線を兼ねるｎ＋ 不純物領域１０３と、複数本のワード
線を兼ねるゲート電極１０６とが互いに直交するように
配置されている。 ビット線とワード線との交差部にはトレンチ１０１が形
成されている。このトレンチ１０１に各メモリセルＭが
構成されている。図５４（Ｂ）を参照して、ｐ型シリコ
ン基板１０２の主表面上で分離酸化膜１１０によって素
子分離されたメモリセルＭが形成されている。このメモ
リセルＭは、ｎチャネルＭＯＳトランジスタとキャパシ
タとから構成されている。ｎチャネルＭＯＳトランジス
タは、ドレイン／ソース領域を構成するｎ＋ 不純物領
域１０３，１０４と、それらの間に設けられたチャネル
領域１０５と、チャネル領域１０５の上にゲート酸化膜
１０５ａを介在させて形成されたゲート電極１０６とを
有する。このチャネル領域１０５は、シリコン基板１０
２の主表面上に形成されたトレンチの側壁部に沿うゲー
ト酸化膜１０５ａの下部に存在している。キャパシタは
、ｎチャネルＭＯＳトランジスタを構成するｎ＋ 不純
物領域１０４に接続するように形成されたキャパシタ電
極１２０と、キャパシタ酸化膜１３０と、ｐ型シリコン
基板１０２とからなる。このキャパシタ電極１２０はｐ
型シリコン基板１０２に形成されたトレンチ内に埋め込
まれたポリシリコン層からなる。ｎ＋ 不純物領域１０
４はキャパシタ電極１２０の周囲上においてリング状に
設けられている。ｎチャネルＭＯＳトランジスタを構成
するゲート電極１０６はｎ＋ ポリシリコン層からなり
、ワード線を兼ねている。
【００１０】このようにして、図５４（Ｂ）に示される
メモリセルにおいては、キャパシタ用に設けられたトレ
ンチの側壁部に縦型のｎチャネルＭＯＳトランジスタが
形成されている。これによって、ｎチャネルＭＯＳトラ
ンジスタが基板の主面を平面的に占める面積の縮小を図
る。トランジスタ自体を小型化せずに、例えば、チャネ
ル領域をトレンチの側壁部に形成することによってトラ
ンジスタの性能維持が図られている。
メモリセルにおいては、キャパシタ用に設けられたトレ
ンチの側壁部に縦型のｎチャネルＭＯＳトランジスタが
形成されている。これによって、ｎチャネルＭＯＳトラ
ンジスタが基板の主面を平面的に占める面積の縮小を図
る。トランジスタ自体を小型化せずに、例えば、チャネ
ル領域をトレンチの側壁部に形成することによってトラ
ンジスタの性能維持が図られている。
【００１１】
【発明が解決しようとする課題】しかしながら、この構
造によれば、各メモリセルＭを分離するために、分離酸
化膜１１０がシリコン基板１０２の主表面上に形成され
ている。また、この分離酸化膜１１０の上には、ワード
線１０６が形成されている。さらに、ビット線を兼ねる
ｎ＋ 不純物領域１０３が分離酸化膜１１０の両側に形
成されている。そのため、寄生ＭＯＳトランジスタが、
分離酸化膜１１０の直上に形成されたワード線１０６と
、分離酸化膜１１０の両側に形成されたｎ＋ 不純物領
域１０３とによって構成される。すなわち、分離酸化膜
１１０を間に挟んで隣合う２つのｎ＋ 不純物領域間に
、ｐ型シリコン基板を基板、分離酸化膜１１０をゲート
絶縁膜、ワード線１０６をゲート電極とするＭＯＳトラ
ンジスタが形成される。各メモリセルの素子分離を完全
にするためには、この寄生ＭＯＳトランジスタをＤＲＡ
Ｍの動作電圧の範囲内で完全にカットオフしなければな
らない。しかしながら、図５４（Ｂ）に示されるように
寄生ＭＯＳトランジスタが構成される限りにおいては、
分離酸化膜１１０の幅がサブミクロンオーダ以下に微細
化されるにつれて、各メモリセルを電気的に分離するこ
とはますます困難になる。この問題を克服しなければ、
将来的に６４メガビット以上の大容量のＤＲＡＭを製造
することは困難である。
造によれば、各メモリセルＭを分離するために、分離酸
化膜１１０がシリコン基板１０２の主表面上に形成され
ている。また、この分離酸化膜１１０の上には、ワード
線１０６が形成されている。さらに、ビット線を兼ねる
ｎ＋ 不純物領域１０３が分離酸化膜１１０の両側に形
成されている。そのため、寄生ＭＯＳトランジスタが、
分離酸化膜１１０の直上に形成されたワード線１０６と
、分離酸化膜１１０の両側に形成されたｎ＋ 不純物領
域１０３とによって構成される。すなわち、分離酸化膜
１１０を間に挟んで隣合う２つのｎ＋ 不純物領域間に
、ｐ型シリコン基板を基板、分離酸化膜１１０をゲート
絶縁膜、ワード線１０６をゲート電極とするＭＯＳトラ
ンジスタが形成される。各メモリセルの素子分離を完全
にするためには、この寄生ＭＯＳトランジスタをＤＲＡ
Ｍの動作電圧の範囲内で完全にカットオフしなければな
らない。しかしながら、図５４（Ｂ）に示されるように
寄生ＭＯＳトランジスタが構成される限りにおいては、
分離酸化膜１１０の幅がサブミクロンオーダ以下に微細
化されるにつれて、各メモリセルを電気的に分離するこ
とはますます困難になる。この問題を克服しなければ、
将来的に６４メガビット以上の大容量のＤＲＡＭを製造
することは困難である。
【００１２】そこで、この発明の目的は、高集積化・高
密度化に対応し、各メモリセルの微細化が行われても、
寄生ＭＯＳトランジスタを形成することのない半導体記
憶装置およびその製造方法を提供することである。
密度化に対応し、各メモリセルの微細化が行われても、
寄生ＭＯＳトランジスタを形成することのない半導体記
憶装置およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】この発明の第１の局面に
従った半導体記憶装置は、半導体基板と、トレンチと、
トレンチ内に埋め込まれたキャパシタと電界効果トラン
ジスタと、第１接続導電層と、第２接続導電層とを備え
る。半導体基板は主表面を有し、第１導電型である。ト
レンチは、半導体基板内で主表面から延び、かつ側壁を
含む上部分と底壁を含む下部分とを有する。トレンチの
上側壁部分は絶縁体層を含む。キャパシタは、第１電極
と誘電体膜と第２電極とを含む。第１電極は半導体基板
内に形成されている。誘電体膜は第１電極と接触するよ
うにトレンチの下部分の表面上に形成されている。第２
電極は誘電体膜の上に形成されている。電界効果トラン
ジスタは、第１導電型の半導体層と、ゲート電極と、第
２導電型の第１および第２の不純物領域とを含む。半導
体層は第２電極と半導体基板の主表面とから絶縁される
ように絶縁体層の側壁面の上に形成されている。ゲート
電極は半導体層の側壁面の上に絶縁膜を介在させて形成
されている。第１および第２の不純物領域はゲート電極
によって互いに間隔を隔てて半導体層内に形成されてい
る。第１接続導電層は第１不純物領域を第２電極に電気
的に接続するように第２電極とゲート電極との間に介在
してゲート電極から絶縁されている。第２接続導電層は
第１の部分と第２の部分とを有する。第１の部分は半導
体層から絶縁され、トレンチ内でゲート電極の上方に形
成されている。第２の部分は第２不純物領域を第１の部
分に電気的に接続するようにゲート電極と第１の部分と
の間でゲート電極から絶縁されている。
従った半導体記憶装置は、半導体基板と、トレンチと、
トレンチ内に埋め込まれたキャパシタと電界効果トラン
ジスタと、第１接続導電層と、第２接続導電層とを備え
る。半導体基板は主表面を有し、第１導電型である。ト
レンチは、半導体基板内で主表面から延び、かつ側壁を
含む上部分と底壁を含む下部分とを有する。トレンチの
上側壁部分は絶縁体層を含む。キャパシタは、第１電極
と誘電体膜と第２電極とを含む。第１電極は半導体基板
内に形成されている。誘電体膜は第１電極と接触するよ
うにトレンチの下部分の表面上に形成されている。第２
電極は誘電体膜の上に形成されている。電界効果トラン
ジスタは、第１導電型の半導体層と、ゲート電極と、第
２導電型の第１および第２の不純物領域とを含む。半導
体層は第２電極と半導体基板の主表面とから絶縁される
ように絶縁体層の側壁面の上に形成されている。ゲート
電極は半導体層の側壁面の上に絶縁膜を介在させて形成
されている。第１および第２の不純物領域はゲート電極
によって互いに間隔を隔てて半導体層内に形成されてい
る。第１接続導電層は第１不純物領域を第２電極に電気
的に接続するように第２電極とゲート電極との間に介在
してゲート電極から絶縁されている。第２接続導電層は
第１の部分と第２の部分とを有する。第１の部分は半導
体層から絶縁され、トレンチ内でゲート電極の上方に形
成されている。第２の部分は第２不純物領域を第１の部
分に電気的に接続するようにゲート電極と第１の部分と
の間でゲート電極から絶縁されている。
【００１４】この発明の第２の局面に従った半導体記憶
装置は、第１導電型の半導体基板と、複数個のメモリセ
ルと、分離手段とを備える。半導体基板は主表面を有す
る。複数個のメモリセルは、半導体基板の主表面から延
びる複数個のトレンチ内にそれぞれ形成されている。メ
モリセルの各々は、トレンチの側壁に沿って形成された
キャパシタと電界効果トランジスタとを備える。分離手
段は、半導体基板内でメモリセルの各々を他のメモリセ
ルから分離するためにトレンチの側壁の上にのみ形成さ
れている。
装置は、第１導電型の半導体基板と、複数個のメモリセ
ルと、分離手段とを備える。半導体基板は主表面を有す
る。複数個のメモリセルは、半導体基板の主表面から延
びる複数個のトレンチ内にそれぞれ形成されている。メ
モリセルの各々は、トレンチの側壁に沿って形成された
キャパシタと電界効果トランジスタとを備える。分離手
段は、半導体基板内でメモリセルの各々を他のメモリセ
ルから分離するためにトレンチの側壁の上にのみ形成さ
れている。
【００１５】この発明の第３の局面に従った半導体記憶
装置は、第１導電型の半導体基板と、複数個のメモリセ
ルと、ビット線と、分離手段とを備える。半導体基板は
主表面を有する。複数個のメモリセルは、半導体基板の
主表面から延びる複数個のトレンチ内にそれぞれ形成さ
れている。メモリセルの各々は、トレンチの側壁に沿っ
て形成されたキャパシタと電界効果トランジスタとを備
える。電界効果トランジスタは、ソースおよびドレイン
領域と、ゲート電極とを備える。ソースおよびドレイン
領域はトレンチの側壁に沿って互いに間隔を隔てている
。ゲート電極は、ソースおよびドレイン領域の間でそれ
らから電気的に絶縁されて側壁の上に位置付けられたワ
ード線を形成する。ビット線はトレンチ内で電界効果ト
ランジスタのソースまたはドレイン領域に接続されてい
る。分離手段は、半導体基板内でメモリセルの各々を他
のメモリセルから分離するためにトレンチの側壁の上に
のみ形成されている。
装置は、第１導電型の半導体基板と、複数個のメモリセ
ルと、ビット線と、分離手段とを備える。半導体基板は
主表面を有する。複数個のメモリセルは、半導体基板の
主表面から延びる複数個のトレンチ内にそれぞれ形成さ
れている。メモリセルの各々は、トレンチの側壁に沿っ
て形成されたキャパシタと電界効果トランジスタとを備
える。電界効果トランジスタは、ソースおよびドレイン
領域と、ゲート電極とを備える。ソースおよびドレイン
領域はトレンチの側壁に沿って互いに間隔を隔てている
。ゲート電極は、ソースおよびドレイン領域の間でそれ
らから電気的に絶縁されて側壁の上に位置付けられたワ
ード線を形成する。ビット線はトレンチ内で電界効果ト
ランジスタのソースまたはドレイン領域に接続されてい
る。分離手段は、半導体基板内でメモリセルの各々を他
のメモリセルから分離するためにトレンチの側壁の上に
のみ形成されている。
【００１６】この発明に従った半導体記憶装置の製造方
法によれば、まず、第１導電型の半導体基板の主表面上
に絶縁体層が形成される。半導体基板および絶縁体層を
選択的に除去することにより、半導体基板からなる底壁
と、その底壁から延びるように半導体基板と絶縁体層と
からなる側壁とを有するトレンチが形成される。底壁と
半導体基板からなる側壁部分との上に誘電体膜が形成さ
れる。この誘電体膜の上にキャパシタ電極が形成される
。第１導電型の半導体側壁層は、絶縁体層からなる側壁
部分の上にキャパシタ電極から絶縁されて形成される。 第２導電型の不純物を含む第１接続導電層は、キャパシ
タ電極と半導体側壁層とに接触するように、キャパシタ
電極の上に形成される。第２導電型の第１不純物領域は
、第１接続導電層から半導体側壁層に第２導電型の不純
物をドープすることにより形成される。ゲート電極は、
第１接続導電層から絶縁されて半導体側壁層の側面上で
第１不純物領域の近傍に絶縁膜を介在させてトレンチ内
に形成される。第２導電型の不純物を含む第２接続導電
層は、ゲート電極の近傍でそれと絶縁されて、ゲート電
極によって第１不純物領域と間隔を隔てた半導体側壁層
の領域に接触するように形成される。第２導電型の第２
不純物領域は、第２接続導電層から半導体側壁層に第２
導電型の不純物をドープすることにより形成される。配
線層は、第２接続導電層に接触するように半導体側壁層
から絶縁されて形成される。
法によれば、まず、第１導電型の半導体基板の主表面上
に絶縁体層が形成される。半導体基板および絶縁体層を
選択的に除去することにより、半導体基板からなる底壁
と、その底壁から延びるように半導体基板と絶縁体層と
からなる側壁とを有するトレンチが形成される。底壁と
半導体基板からなる側壁部分との上に誘電体膜が形成さ
れる。この誘電体膜の上にキャパシタ電極が形成される
。第１導電型の半導体側壁層は、絶縁体層からなる側壁
部分の上にキャパシタ電極から絶縁されて形成される。 第２導電型の不純物を含む第１接続導電層は、キャパシ
タ電極と半導体側壁層とに接触するように、キャパシタ
電極の上に形成される。第２導電型の第１不純物領域は
、第１接続導電層から半導体側壁層に第２導電型の不純
物をドープすることにより形成される。ゲート電極は、
第１接続導電層から絶縁されて半導体側壁層の側面上で
第１不純物領域の近傍に絶縁膜を介在させてトレンチ内
に形成される。第２導電型の不純物を含む第２接続導電
層は、ゲート電極の近傍でそれと絶縁されて、ゲート電
極によって第１不純物領域と間隔を隔てた半導体側壁層
の領域に接触するように形成される。第２導電型の第２
不純物領域は、第２接続導電層から半導体側壁層に第２
導電型の不純物をドープすることにより形成される。配
線層は、第２接続導電層に接触するように半導体側壁層
から絶縁されて形成される。
【００１７】
【作用】この発明においては、第１導電型の半導体基板
からなる底壁と側壁部分に沿って第１電極と第２電極と
が対向することによってキャパシタが構成される。その
ため、半導体基板に形成されるトレンチの深さによって
キャパシタの容量を容易に変更することができる。また
、絶縁体層からなる側壁部分に沿って第１導電型の半導
体層が形成される。この半導体層の側面上にゲート電極
が形成される。そのため、縦方向にチャネル領域が形成
されるので、極端に短いチャネル長を有する電界効果ト
ランジスタが構成されることがない。この場合、ゲート
電極は、絶縁体層からなる側壁部分で囲まれたトレンチ
内に存在する。さらに、電界効果トランジスタの第２不
純物領域に接続される導電層も、トレンチ内に形成され
る。その結果、従来のように半導体基板の主表面上にお
いて寄生ＭＯＳトランジスタが構成されることがない。 これにより、メモリセル間の素子分離の幅を、パターニ
ングの限界、すなわち、０．１μｍ（１０００オングス
トローム）程度まで縮小することが可能になる。
からなる底壁と側壁部分に沿って第１電極と第２電極と
が対向することによってキャパシタが構成される。その
ため、半導体基板に形成されるトレンチの深さによって
キャパシタの容量を容易に変更することができる。また
、絶縁体層からなる側壁部分に沿って第１導電型の半導
体層が形成される。この半導体層の側面上にゲート電極
が形成される。そのため、縦方向にチャネル領域が形成
されるので、極端に短いチャネル長を有する電界効果ト
ランジスタが構成されることがない。この場合、ゲート
電極は、絶縁体層からなる側壁部分で囲まれたトレンチ
内に存在する。さらに、電界効果トランジスタの第２不
純物領域に接続される導電層も、トレンチ内に形成され
る。その結果、従来のように半導体基板の主表面上にお
いて寄生ＭＯＳトランジスタが構成されることがない。 これにより、メモリセル間の素子分離の幅を、パターニ
ングの限界、すなわち、０．１μｍ（１０００オングス
トローム）程度まで縮小することが可能になる。
【００１８】以上のように、この発明においては微細な
素子分離を実現することができ、極端な短いチャネル長
を有する電界効果トランジスタの形成を回避することが
できるとともに、寄生ＭＯＳトランジスタが構成される
ことのない半導体記憶装置が得られる。
素子分離を実現することができ、極端な短いチャネル長
を有する電界効果トランジスタの形成を回避することが
できるとともに、寄生ＭＯＳトランジスタが構成される
ことのない半導体記憶装置が得られる。
【００１９】
【実施例】図１は、この発明の一実施例による半導体記
憶装置としてＤＲＡＭのメモリセルアレイ領域の平面配
置を示す部分平面図である。図２は、図１のＩＩ−ＩＩ
線における断面構造の２つの実施例（Ａ）（Ｂ）を示す
断面図である。図３は、図１のＩＩＩ−ＩＩＩ線におけ
る断面図である。図４は、図１のＩＶ−ＩＶ線における
断面図である。
憶装置としてＤＲＡＭのメモリセルアレイ領域の平面配
置を示す部分平面図である。図２は、図１のＩＩ−ＩＩ
線における断面構造の２つの実施例（Ａ）（Ｂ）を示す
断面図である。図３は、図１のＩＩＩ−ＩＩＩ線におけ
る断面図である。図４は、図１のＩＶ−ＩＶ線における
断面図である。
【００２０】図１を参照して、２つのメモリセルの配置
が示されている。ワード線１１に直交するようにビット
線１７が配置されている。ワード線１１とビット線１７
との交差部にメモリセルＭが配置されている。
が示されている。ワード線１１に直交するようにビット
線１７が配置されている。ワード線１１とビット線１７
との交差部にメモリセルＭが配置されている。
【００２１】図２（Ａ）を参照して、ｐ＋ シリコン基
板１の上に厚いシリコン酸化膜等からなる絶縁膜２が形
成されている。シリコン基板１と絶縁膜２には、トレン
チ３が形成されている。シリコン基板１に形成されたト
レンチの底壁および側壁部分の表面上には、窒化膜４が
形成されている。窒化膜４の上には、シリコン基板１に
形成されたトレンチを充填するようにｎ＋ ポリシリコ
ン層５が形成されている。キャパシタは、セルプレート
としてのｐ＋ シリコン基板１と、キャパシタ誘電体膜
としての窒化膜４と、ストレージノードとしてのｎ＋
ポリシリコン層５とから構成される。
板１の上に厚いシリコン酸化膜等からなる絶縁膜２が形
成されている。シリコン基板１と絶縁膜２には、トレン
チ３が形成されている。シリコン基板１に形成されたト
レンチの底壁および側壁部分の表面上には、窒化膜４が
形成されている。窒化膜４の上には、シリコン基板１に
形成されたトレンチを充填するようにｎ＋ ポリシリコ
ン層５が形成されている。キャパシタは、セルプレート
としてのｐ＋ シリコン基板１と、キャパシタ誘電体膜
としての窒化膜４と、ストレージノードとしてのｎ＋
ポリシリコン層５とから構成される。
【００２２】ｎ＋ ポリシリコン層５の上には絶縁膜６
が形成されている。この絶縁膜６の上には、絶縁膜２か
らなる側壁部分に沿って円筒状のｐ型半導体層７が形成
されている。このｐ型半導体層７には、互いに間隔を隔
てたソース／ドレイン領域となるべきｎ＋ 不純物領域
９，１４が形成されている。ｎ＋ 不純物領域９，１４
の間のｐ型半導体層７の側面上には、リング状のゲート
電極１１が形成されている。ゲート電極１１は、ゲート
絶縁膜１０を介在させ、ｐ型半導体層７の側面上に形成
されている。ソース／ドレイン領域を構成するｎ＋ 不
純物領域９と、ストレージノードを構成するｎ＋ ポリ
シリコン層５とを電気的に接続するためにインターコネ
クト層としてｎ＋ 層８が形成されている。ｎ＋ 層８
は、ｎ＋ ポリシリコン層５の上の絶縁膜６に形成され
た開口を介して、ｎ＋ ポリシリコン層５と接続されて
いる。電界効果トランジスタは、ゲート電極１１とｎ＋
不純物領域９，１４とから構成される。ソース／ドレ
イン領域としてのｎ＋ 不純物領域１４に接触するよう
にｎ＋ 層１３が形成されている。このｎ＋ 層１３と
ゲート電極１１とは、絶縁膜１２によって絶縁されてい
る。ｐ型半導体層７の側壁上部を覆うようにシリコン酸
化膜１５が形成されている。 ｎ＋ 層１３とビット線１７とを電気的に接続するため
にインターコネクト層としてタングステン・プラグ層１
６が形成されている。ビット線１７の上には、トレンチ
３の上部を覆うようにパッシベーション膜１８が形成さ
れている。
が形成されている。この絶縁膜６の上には、絶縁膜２か
らなる側壁部分に沿って円筒状のｐ型半導体層７が形成
されている。このｐ型半導体層７には、互いに間隔を隔
てたソース／ドレイン領域となるべきｎ＋ 不純物領域
９，１４が形成されている。ｎ＋ 不純物領域９，１４
の間のｐ型半導体層７の側面上には、リング状のゲート
電極１１が形成されている。ゲート電極１１は、ゲート
絶縁膜１０を介在させ、ｐ型半導体層７の側面上に形成
されている。ソース／ドレイン領域を構成するｎ＋ 不
純物領域９と、ストレージノードを構成するｎ＋ ポリ
シリコン層５とを電気的に接続するためにインターコネ
クト層としてｎ＋ 層８が形成されている。ｎ＋ 層８
は、ｎ＋ ポリシリコン層５の上の絶縁膜６に形成され
た開口を介して、ｎ＋ ポリシリコン層５と接続されて
いる。電界効果トランジスタは、ゲート電極１１とｎ＋
不純物領域９，１４とから構成される。ソース／ドレ
イン領域としてのｎ＋ 不純物領域１４に接触するよう
にｎ＋ 層１３が形成されている。このｎ＋ 層１３と
ゲート電極１１とは、絶縁膜１２によって絶縁されてい
る。ｐ型半導体層７の側壁上部を覆うようにシリコン酸
化膜１５が形成されている。 ｎ＋ 層１３とビット線１７とを電気的に接続するため
にインターコネクト層としてタングステン・プラグ層１
６が形成されている。ビット線１７の上には、トレンチ
３の上部を覆うようにパッシベーション膜１８が形成さ
れている。
【００２３】図２（Ｂ）に示すように、ゲート電極１１
は、ｐ型半導体層７の側壁面上にゲート絶縁膜１０を介
在させて円柱状に形成されている。また、タングステン
・ビット線１７を、タングステン・プラグ層１６を介在
させずにｎ＋ 層１３に直接接続するように形成しても
よい。
は、ｐ型半導体層７の側壁面上にゲート絶縁膜１０を介
在させて円柱状に形成されている。また、タングステン
・ビット線１７を、タングステン・プラグ層１６を介在
させずにｎ＋ 層１３に直接接続するように形成しても
よい。
【００２４】図３に示される断面構造においては、ゲー
ト電極を兼ねるワード線１１がトレンチ３の側壁の外側
に延びるように形成されている。すなわち、図１の２点
鎖線で示されるようにワード線１１はトレンチ３の内部
においてリング状または円柱状の形状を有するゲート電
極として構成され、トレンチの外側では所定の方向に延
びる配線層として構成されている。
ト電極を兼ねるワード線１１がトレンチ３の側壁の外側
に延びるように形成されている。すなわち、図１の２点
鎖線で示されるようにワード線１１はトレンチ３の内部
においてリング状または円柱状の形状を有するゲート電
極として構成され、トレンチの外側では所定の方向に延
びる配線層として構成されている。
【００２５】また、図４に示される断面構造においては
、ビット線１７は、トレンチ３の外側に延びるように形
成されている。すなわち、図１および図２（Ａ）に示さ
れるようにビット線１７は、トレンチの内部においては
絶縁膜２の側壁によって囲まれた領域内に位置し、トレ
ンチ３の外部では所定の方向に沿った配線層として形成
されている。
、ビット線１７は、トレンチ３の外側に延びるように形
成されている。すなわち、図１および図２（Ａ）に示さ
れるようにビット線１７は、トレンチの内部においては
絶縁膜２の側壁によって囲まれた領域内に位置し、トレ
ンチ３の外部では所定の方向に沿った配線層として形成
されている。
【００２６】図５は、この発明に従ったメモリセルＭの
折り返しビット線方式に従った平面的配置を示す平面図
である。図６は、この発明に従ったメモリセルＭのオー
プンビット線方式に従った平面的配置を示す平面図であ
る。図５を参照して、センスアンプに対して１対のビッ
ト線ＢＬａ，ＢＬｂが互いに平行に配置されている。各
ビット線ＢＬａ，ＢＬｂとワード線ＷＬとの交差部には
メモリセルＭが１つおきに配置されている。一方、図６
を参照して、１対のビット線ＢＬａ，ＢＬｂは、センス
アンプを間に挟んで互いに逆の方向に延びている。各ビ
ット線ＢＬａ，ＢＬｂとワード線ＷＬとの全ての交差部
には、メモリセルＭが配置されている。
折り返しビット線方式に従った平面的配置を示す平面図
である。図６は、この発明に従ったメモリセルＭのオー
プンビット線方式に従った平面的配置を示す平面図であ
る。図５を参照して、センスアンプに対して１対のビッ
ト線ＢＬａ，ＢＬｂが互いに平行に配置されている。各
ビット線ＢＬａ，ＢＬｂとワード線ＷＬとの交差部には
メモリセルＭが１つおきに配置されている。一方、図６
を参照して、１対のビット線ＢＬａ，ＢＬｂは、センス
アンプを間に挟んで互いに逆の方向に延びている。各ビ
ット線ＢＬａ，ＢＬｂとワード線ＷＬとの全ての交差部
には、メモリセルＭが配置されている。
【００２７】次に、この発明に従ったＤＲＡＭのメモリ
セルの製造方法について詳細に説明する。図７〜図３１
は、図２（Ａ）に示された断面構造に従ってこの発明の
メモリセルの製造方法を工程順に示す断面図（Ａ）およ
び平面図（Ｂ）である。断面図（Ａ）は、平面図（Ｂ）
のＡ−Ａ線に沿った断面を示す。
セルの製造方法について詳細に説明する。図７〜図３１
は、図２（Ａ）に示された断面構造に従ってこの発明の
メモリセルの製造方法を工程順に示す断面図（Ａ）およ
び平面図（Ｂ）である。断面図（Ａ）は、平面図（Ｂ）
のＡ−Ａ線に沿った断面を示す。
【００２８】図７（Ａ）（Ｂ）を参照して、１０２０／
ｃｍ３程度の濃度を有するｐ＋ シリコン基板１が準備
される。次に、図８（Ａ）（Ｂ）を参照して、このｐ＋
シリコン基板１の上にＣＶＤ法を用いて５μｍ程度の
膜厚を有するシリコン酸化膜等の絶縁膜２が形成される
。
ｃｍ３程度の濃度を有するｐ＋ シリコン基板１が準備
される。次に、図８（Ａ）（Ｂ）を参照して、このｐ＋
シリコン基板１の上にＣＶＤ法を用いて５μｍ程度の
膜厚を有するシリコン酸化膜等の絶縁膜２が形成される
。
【００２９】図９（Ａ）（Ｂ）を参照して、１μｍ程度
の孔径を有するトレンチ３が、反応性イオンエッチング
を用いて絶縁膜２およびｐ＋ シリコン基板１を選択的
に除去することにより形成される。このとき、ｐ＋ シ
リコン基板１に形成されたトレンチの深さは３μｍ程度
である。また、図９（Ｂ）に示すように、トレンチ３の
外側に延びるワード線形成用のトレンチ３ａおよびビッ
ト線形成用のトレンチ３ｂは、絶縁膜２のみが選択的に
除去されて形成されている。すなわち、これらのトレン
チ部分３ａ，３ｂにおいてはｐ＋ シリコン基板１の主
表面が露出された状態になっている。
の孔径を有するトレンチ３が、反応性イオンエッチング
を用いて絶縁膜２およびｐ＋ シリコン基板１を選択的
に除去することにより形成される。このとき、ｐ＋ シ
リコン基板１に形成されたトレンチの深さは３μｍ程度
である。また、図９（Ｂ）に示すように、トレンチ３の
外側に延びるワード線形成用のトレンチ３ａおよびビッ
ト線形成用のトレンチ３ｂは、絶縁膜２のみが選択的に
除去されて形成されている。すなわち、これらのトレン
チ部分３ａ，３ｂにおいてはｐ＋ シリコン基板１の主
表面が露出された状態になっている。
【００３０】図１０（Ａ）（Ｂ）を参照して、ＣＶＤ法
を用いて５０オングストローム程度の膜厚を有する窒化
膜４が、ｐ＋ シリコン基板１の底壁および側壁面上と
絶縁膜２の上に形成される。その後、ストレージノード
としてのｎ＋ ポリシリコン層５が、１０２０〜１０２
１／ ｃｍ３ 程度のｎ型不純物濃度を有するポリシリ
コン層が全面上に形成された後、反応性イオンエッチン
グ等の異方性エッチング技術を用いて選択的に除去され
ることにより、ｐ＋ シリコン基板１上の窒化膜４の表
面上にのみ形成される。これらの工程は、トレンチ３に
対応するパターンを有するマスクを用いて行われる。こ
の場合、ストレージノードの材料としてポリシリコンを
用いているが、選択的にタングステン層を窒化膜４の上
に形成してもよい。
を用いて５０オングストローム程度の膜厚を有する窒化
膜４が、ｐ＋ シリコン基板１の底壁および側壁面上と
絶縁膜２の上に形成される。その後、ストレージノード
としてのｎ＋ ポリシリコン層５が、１０２０〜１０２
１／ ｃｍ３ 程度のｎ型不純物濃度を有するポリシリ
コン層が全面上に形成された後、反応性イオンエッチン
グ等の異方性エッチング技術を用いて選択的に除去され
ることにより、ｐ＋ シリコン基板１上の窒化膜４の表
面上にのみ形成される。これらの工程は、トレンチ３に
対応するパターンを有するマスクを用いて行われる。こ
の場合、ストレージノードの材料としてポリシリコンを
用いているが、選択的にタングステン層を窒化膜４の上
に形成してもよい。
【００３１】図１１（Ａ）（Ｂ）を参照して、熱酸化法
またはＣＶＤ法を用いてｎ＋ ポリシリコン層５の上に
２０００オングストローム程度の膜厚を有するシリコン
酸化膜６１が形成される。その後、窒化膜４およびシリ
コン酸化膜６１の上に１０１６〜１０１７／ｃｍ３ 程
度の不純物濃度を有するｐ型ポリシリコン層７０をＣＶ
Ｄ法によって形成する。次に図１２（Ａ）（Ｂ）に示す
ように、ｐ型ポリシリコン層７０が窒化膜４の側壁面に
残存するように、マスクを用いずにｐ型ポリシリコン層
を異方性エッチングによって選択的に除去する。さらに
トレンチに対応したパターンを有するマスクを用いて反
応性イオンエッチング等によって選択的に除去すること
により、ｐ型ポリシリコン層がトレンチ内の窒化膜４の
側壁面の上にのみ残存する。これにより、絶縁膜２の側
壁面上に１０００オングストローム程度の膜厚を有する
ｐ型ポリシリコン層が形成される。このｐ型ポリシリコ
ン層にレーザアニール、ランプアニール等の熱処理を施
すことにより再結晶化され、図１３（Ａ）（Ｂ）に示す
ようにｐ型半導体層７が形成される（図において、絶縁
膜２の上の窒化膜４は省略されている。）。
またはＣＶＤ法を用いてｎ＋ ポリシリコン層５の上に
２０００オングストローム程度の膜厚を有するシリコン
酸化膜６１が形成される。その後、窒化膜４およびシリ
コン酸化膜６１の上に１０１６〜１０１７／ｃｍ３ 程
度の不純物濃度を有するｐ型ポリシリコン層７０をＣＶ
Ｄ法によって形成する。次に図１２（Ａ）（Ｂ）に示す
ように、ｐ型ポリシリコン層７０が窒化膜４の側壁面に
残存するように、マスクを用いずにｐ型ポリシリコン層
を異方性エッチングによって選択的に除去する。さらに
トレンチに対応したパターンを有するマスクを用いて反
応性イオンエッチング等によって選択的に除去すること
により、ｐ型ポリシリコン層がトレンチ内の窒化膜４の
側壁面の上にのみ残存する。これにより、絶縁膜２の側
壁面上に１０００オングストローム程度の膜厚を有する
ｐ型ポリシリコン層が形成される。このｐ型ポリシリコ
ン層にレーザアニール、ランプアニール等の熱処理を施
すことにより再結晶化され、図１３（Ａ）（Ｂ）に示す
ようにｐ型半導体層７が形成される（図において、絶縁
膜２の上の窒化膜４は省略されている。）。
【００３２】図１４（Ａ）（Ｂ）を参照して、ｎ＋ ポ
リシリコン層５の表面を露出するように自己整合的に、
開口部が絶縁膜６に形成される。その後、全面上に１０
２１／ｃｍ３ 以上の不純物濃度を有するｎ型不純物の
拡散源としてｎ＋ 層８０が形成される。反応性イオン
エッチング等を用いて、このポリシリコン層８０を選択
的に除去することにより、開口部を介してｎ＋ ポリシ
リコン層５に接触するように図１５（Ａ）（Ｂ）に示す
ようにｎ＋ 層８が形成される。このｎ＋層８にアニー
ル処理を施すことにより、ｎ型の不純物がｐ型半導体層
７の内部に拡散する。これによりｎ＋ 不純物領域９が
形成される。ｎ＋ 不純物拡散領域９の不純物濃度は１
０１９〜１０２０／ｃｍ３ 程度である。
リシリコン層５の表面を露出するように自己整合的に、
開口部が絶縁膜６に形成される。その後、全面上に１０
２１／ｃｍ３ 以上の不純物濃度を有するｎ型不純物の
拡散源としてｎ＋ 層８０が形成される。反応性イオン
エッチング等を用いて、このポリシリコン層８０を選択
的に除去することにより、開口部を介してｎ＋ ポリシ
リコン層５に接触するように図１５（Ａ）（Ｂ）に示す
ようにｎ＋ 層８が形成される。このｎ＋層８にアニー
ル処理を施すことにより、ｎ型の不純物がｐ型半導体層
７の内部に拡散する。これによりｎ＋ 不純物領域９が
形成される。ｎ＋ 不純物拡散領域９の不純物濃度は１
０１９〜１０２０／ｃｍ３ 程度である。
【００３３】図１６（Ａ）（Ｂ）を参照して、シリコン
酸化膜１０ａが全面上に熱酸化法を用いて形成された後
、レジスト１０ｂがすべての溝を埋めるように塗布され
る。その後、エッチング時間を制御することにより、図
１７（Ａ）（Ｂ）に示すようにレジスト１０ｂが所定の
位置までエッチングバックされる。シリコン酸化膜１０
ａが選択的に除去され、レジスト１０ｂが除去されるこ
とにより、図１８（Ａ）（Ｂ）に示すようにゲート絶縁
膜１０が形成される。
酸化膜１０ａが全面上に熱酸化法を用いて形成された後
、レジスト１０ｂがすべての溝を埋めるように塗布され
る。その後、エッチング時間を制御することにより、図
１７（Ａ）（Ｂ）に示すようにレジスト１０ｂが所定の
位置までエッチングバックされる。シリコン酸化膜１０
ａが選択的に除去され、レジスト１０ｂが除去されるこ
とにより、図１８（Ａ）（Ｂ）に示すようにゲート絶縁
膜１０が形成される。
【００３４】ここまでの製造工程は、トレンチ内のみの
膜形成であるため、用いられるマスクのパターンは、す
べてトレンチ３に対応した孔形状を有する。したがって
、トレンチのパターンに対して自己整合的に膜形成が行
なわれる。
膜形成であるため、用いられるマスクのパターンは、す
べてトレンチ３に対応した孔形状を有する。したがって
、トレンチのパターンに対して自己整合的に膜形成が行
なわれる。
【００３５】次に、図１９（Ａ）（Ｂ）に示すように、
金属等を含む導電層１１ａが全面上に形成される。図２
０（Ａ）（Ｂ）を参照して、導電層１１ａが異方性エッ
チングを用いて除去されることにより、ゲート絶縁膜１
０の上にゲート電極１１が形成される。導電層１１ａの
形成前には、図１８（Ｂ）に示すようにｐ型半導体層７
において、ワード線の延びる方向に対応する部分のみが
、所定のマスクを使用してエッチングすることにより除
去されている。図２０（Ｂ）に示されるように所定のワ
ード線のパターンに従ったマスクを使用することにより
、ワード線１１が形成される。
金属等を含む導電層１１ａが全面上に形成される。図２
０（Ａ）（Ｂ）を参照して、導電層１１ａが異方性エッ
チングを用いて除去されることにより、ゲート絶縁膜１
０の上にゲート電極１１が形成される。導電層１１ａの
形成前には、図１８（Ｂ）に示すようにｐ型半導体層７
において、ワード線の延びる方向に対応する部分のみが
、所定のマスクを使用してエッチングすることにより除
去されている。図２０（Ｂ）に示されるように所定のワ
ード線のパターンに従ったマスクを使用することにより
、ワード線１１が形成される。
【００３６】図２１（Ａ）（Ｂ）を参照して、ゲート電
極１１を覆うように全面上にシリコン酸化膜１２ａがＣ
ＶＤ法を用いて形成された後、図２２（Ａ）（Ｂ）に示
されるように反応性イオンエッチング等を用いてエッチ
ングされることにより、絶縁膜１２が形成される。
極１１を覆うように全面上にシリコン酸化膜１２ａがＣ
ＶＤ法を用いて形成された後、図２２（Ａ）（Ｂ）に示
されるように反応性イオンエッチング等を用いてエッチ
ングされることにより、絶縁膜１２が形成される。
【００３７】図２３（Ａ）（Ｂ）、図２４（Ａ）（Ｂ）
を参照して、ｎ＋層８およびｎ＋ 不純物領域９の形成
と同様にして、ｎ＋層１３ａからｎ＋ 層１３およびｎ
＋ 不純物領域１４が形成される。
を参照して、ｎ＋層８およびｎ＋ 不純物領域９の形成
と同様にして、ｎ＋層１３ａからｎ＋ 層１３およびｎ
＋ 不純物領域１４が形成される。
【００３８】図２５（Ａ）（Ｂ）を参照して、レジスト
１５ａが全面上に形成された後、等方性のエッチング技
術を用いてエッチバックにより、図２６（Ａ）（Ｂ）に
示すようにｐ型半導体層７の上表面を絶縁膜２の表面よ
り後退させる。その後、レジスト１５ａを除去し、図２
７（Ａ）（Ｂ）に示すように全面上にシリコン酸化膜１
５ｂをＣＶＤ法を用いて形成した後、図２８（Ａ）（Ｂ
）に示すように反応性イオンエッチングを用いて選択的
に除去することによりシリコン酸化膜１５を形成する。
１５ａが全面上に形成された後、等方性のエッチング技
術を用いてエッチバックにより、図２６（Ａ）（Ｂ）に
示すようにｐ型半導体層７の上表面を絶縁膜２の表面よ
り後退させる。その後、レジスト１５ａを除去し、図２
７（Ａ）（Ｂ）に示すように全面上にシリコン酸化膜１
５ｂをＣＶＤ法を用いて形成した後、図２８（Ａ）（Ｂ
）に示すように反応性イオンエッチングを用いて選択的
に除去することによりシリコン酸化膜１５を形成する。
【００３９】図２９（Ａ）（Ｂ）を参照して、選択ＣＶ
Ｄ法を用いてインターコネクト層としてのタングステン
・プラグ層１６が、ｎ＋ 層１３の上に形成される。こ
のインターコネクト層の材料としてタングステンの代わ
りに、ポリシリコン層を形成してもよい。
Ｄ法を用いてインターコネクト層としてのタングステン
・プラグ層１６が、ｎ＋ 層１３の上に形成される。こ
のインターコネクト層の材料としてタングステンの代わ
りに、ポリシリコン層を形成してもよい。
【００４０】図３０（Ａ）（Ｂ）を参照して、タングス
テン・プラグ層１６の上にタングステン等からなるビッ
ト線１７が形成される。
テン・プラグ層１６の上にタングステン等からなるビッ
ト線１７が形成される。
【００４１】このようにして、メモリセルの構成要素の
すべてがトレンチ内に形成され、ワード線およびビット
線もトレンチ内に形成される。
すべてがトレンチ内に形成され、ワード線およびビット
線もトレンチ内に形成される。
【００４２】図３１（Ａ）（Ｂ）を参照して、全面上に
パッシベーション膜１８が形成される。
パッシベーション膜１８が形成される。
【００４３】なお、キャパシタのセルプレートとしてｐ
＋ シリコン基板１を用いているが、シリコン基板１の
上に形成されたドープト・ポリシリコン層からセルプレ
ートを構成してもよい。また、ｐ＋ シリコン基板１の
代わりにｐ＋ エピタキシャル層またはｎ＋ エピタキ
シャル層を用いてもよい。ストレージノード、ビット線
、インターコネクト層等の配線層や電極層は、導電層で
あればその材料に限定されることはない。
＋ シリコン基板１を用いているが、シリコン基板１の
上に形成されたドープト・ポリシリコン層からセルプレ
ートを構成してもよい。また、ｐ＋ シリコン基板１の
代わりにｐ＋ エピタキシャル層またはｎ＋ エピタキ
シャル層を用いてもよい。ストレージノード、ビット線
、インターコネクト層等の配線層や電極層は、導電層で
あればその材料に限定されることはない。
【００４４】この発明に従ったＤＲＡＭメモリセルの他
の実施例について説明する。図３２〜図５１はメモリセ
ルの他の実施例の製造方法を工程順に示す断面図および
平面図である。
の実施例について説明する。図３２〜図５１はメモリセ
ルの他の実施例の製造方法を工程順に示す断面図および
平面図である。
【００４５】図３２（Ａ）（Ｂ）を参照して、トレンチ
３が、反応性イオンエッチングを用いて絶縁膜２および
ｐ＋ シリコン基板１を選択的に除去することにより形
成される。その後、窒化膜４がシリコン基板１の底壁お
よび側壁面上と絶縁膜２の上に形成される。
３が、反応性イオンエッチングを用いて絶縁膜２および
ｐ＋ シリコン基板１を選択的に除去することにより形
成される。その後、窒化膜４がシリコン基板１の底壁お
よび側壁面上と絶縁膜２の上に形成される。
【００４６】図３３（Ａ）（Ｂ）を参照して、リンがド
ープされたポリシリコン層が全面上に形成された後、反
応性イオンエッチング等の異方性エッチング技術を用い
て選択的に除去されることにより、ｐ＋ シリコン基板
１上の窒化膜４の表面上にのみ、ストレージノードとし
てのｎ＋ ポリシリコン層５が形成される。
ープされたポリシリコン層が全面上に形成された後、反
応性イオンエッチング等の異方性エッチング技術を用い
て選択的に除去されることにより、ｐ＋ シリコン基板
１上の窒化膜４の表面上にのみ、ストレージノードとし
てのｎ＋ ポリシリコン層５が形成される。
【００４７】図３４（Ａ）（Ｂ）を参照して、シリコン
酸化膜６０がＣＶＤ法を用いて全面上に形成される。そ
の後、トレンチ内を充填するように第１のレジスト２１
が形成される。次に、ワード線が形成される部分のみが
露出するようにパターニングされた第２のレジスト２２
が形成される。これらのレジスト２１および２２をマス
クとして用いて、ワード線が形成される部分の絶縁膜２
が所定の深さまで選択的に除去される。
酸化膜６０がＣＶＤ法を用いて全面上に形成される。そ
の後、トレンチ内を充填するように第１のレジスト２１
が形成される。次に、ワード線が形成される部分のみが
露出するようにパターニングされた第２のレジスト２２
が形成される。これらのレジスト２１および２２をマス
クとして用いて、ワード線が形成される部分の絶縁膜２
が所定の深さまで選択的に除去される。
【００４８】レジスト２１および２２が除去された後、
ノンドープのポリシリコン層が全面上に形成される。こ
のポリシリコン層を異方性エッチングを用いて選択的に
除去することにより、絶縁膜２の側壁の上にのみポリシ
リコン層を残存させる。このポリシリコン層にレーザア
ニール、ランプアニール等の熱処理を施すことにより再
結晶化され、図３５（Ａ）（Ｂ）に示すように、半導体
層７が形成される。シリコン酸化膜６１を異方性エッチ
ングを用いて選択的に除去することにより、図３６に示
すようにｎ＋ ポリシリコン層５の表面を露出するよう
に自己整合的に開口部が絶縁膜６に形成される。その後
、薄いシリコン酸化膜７１が半導体層７の上に形成され
る。
ノンドープのポリシリコン層が全面上に形成される。こ
のポリシリコン層を異方性エッチングを用いて選択的に
除去することにより、絶縁膜２の側壁の上にのみポリシ
リコン層を残存させる。このポリシリコン層にレーザア
ニール、ランプアニール等の熱処理を施すことにより再
結晶化され、図３５（Ａ）（Ｂ）に示すように、半導体
層７が形成される。シリコン酸化膜６１を異方性エッチ
ングを用いて選択的に除去することにより、図３６に示
すようにｎ＋ ポリシリコン層５の表面を露出するよう
に自己整合的に開口部が絶縁膜６に形成される。その後
、薄いシリコン酸化膜７１が半導体層７の上に形成され
る。
【００４９】図３７（Ａ）（Ｂ）に示すように、リンが
ドープされたポリシリコン層８０がすべての溝を充填す
るように形成される。その後、図３８（Ａ）に示すよう
に、リンがドープされたポリシリコン層８０の一部分を
等方性エッチングを用いて所定の水準まで全面的に除去
する。次に図３８（Ｂ）に示すように、メモリセルが形
成される円筒状のトレンチの部分のみにレジスト８１が
形成される。このレジスト８１をマスクとして用いて異
方性エッチングが施されることにより、ワード線が形成
される溝に存在する半導体層７とドープト・ポリシリコ
ン層８０が除去される（図３８（Ｃ）参照）。この結果
、円筒状のトレンチの部分のみに半導体層７とドープト
・ポリシリコン層８が残存する。
ドープされたポリシリコン層８０がすべての溝を充填す
るように形成される。その後、図３８（Ａ）に示すよう
に、リンがドープされたポリシリコン層８０の一部分を
等方性エッチングを用いて所定の水準まで全面的に除去
する。次に図３８（Ｂ）に示すように、メモリセルが形
成される円筒状のトレンチの部分のみにレジスト８１が
形成される。このレジスト８１をマスクとして用いて異
方性エッチングが施されることにより、ワード線が形成
される溝に存在する半導体層７とドープト・ポリシリコ
ン層８０が除去される（図３８（Ｃ）参照）。この結果
、円筒状のトレンチの部分のみに半導体層７とドープト
・ポリシリコン層８が残存する。
【００５０】図３９に示されるように、ドープト・ポリ
シリコン層８にアニール処理が施されることにより、シ
リコン酸化膜７１を通じてリンが半導体層７内に拡散す
る。これにより、ｎ＋ 不純物拡散領域９とシリコン酸
化膜７２が形成される。その後、図４０に示すように、
薄いシリコン酸化膜７１が除去される。半導体層７の上
に再び、シリコン酸化膜からなるゲート絶縁膜１０が形
成される。次にリンがドープされたポリシリコン層１１
ａが全面上に形成される。
シリコン層８にアニール処理が施されることにより、シ
リコン酸化膜７１を通じてリンが半導体層７内に拡散す
る。これにより、ｎ＋ 不純物拡散領域９とシリコン酸
化膜７２が形成される。その後、図４０に示すように、
薄いシリコン酸化膜７１が除去される。半導体層７の上
に再び、シリコン酸化膜からなるゲート絶縁膜１０が形
成される。次にリンがドープされたポリシリコン層１１
ａが全面上に形成される。
【００５１】図４１に示すように、ドープト・ポリシリ
コン層１１ａが異方性エッチングによって除去されるこ
とにより、ゲート電極１１が形成される。図４２に示す
ように、シリコン窒化膜１２ｂが全面上に形成される。 そのシリコン窒化膜１２ｂの上にシリコン酸化膜１２ｃ
が形成される。このとき、メモリセルアレイの領域はこ
のシリコン酸化膜１２ｃによって平坦化されている。
コン層１１ａが異方性エッチングによって除去されるこ
とにより、ゲート電極１１が形成される。図４２に示す
ように、シリコン窒化膜１２ｂが全面上に形成される。 そのシリコン窒化膜１２ｂの上にシリコン酸化膜１２ｃ
が形成される。このとき、メモリセルアレイの領域はこ
のシリコン酸化膜１２ｃによって平坦化されている。
【００５２】図４３（Ａ）（Ｂ）を参照して、ビット線
形成領域のみを露出するようにパターニングされたレジ
スト２３が形成される。このレジスト２３をマスクとし
て用いて、まず、シリコン酸化膜１２ｃが絶縁膜２の上
表面の水準まで除去される。次に、ビット線形成領域に
おいて絶縁膜２の表面が露出するようにシリコン窒化膜
１２ｂが熱リン酸等を用いてウェット除去される。その
後、レジスト２３をマスクとして用いてビット線形成領
域の絶縁膜２とメモリセル形成領域のシリコン酸化膜１
２ｃがエッチングされる。
形成領域のみを露出するようにパターニングされたレジ
スト２３が形成される。このレジスト２３をマスクとし
て用いて、まず、シリコン酸化膜１２ｃが絶縁膜２の上
表面の水準まで除去される。次に、ビット線形成領域に
おいて絶縁膜２の表面が露出するようにシリコン窒化膜
１２ｂが熱リン酸等を用いてウェット除去される。その
後、レジスト２３をマスクとして用いてビット線形成領
域の絶縁膜２とメモリセル形成領域のシリコン酸化膜１
２ｃがエッチングされる。
【００５３】これにより、図４４に示すようにシリコン
酸化膜１２ｃの表面が後退させられる。その後、レジス
ト２３が除去された後、シリコン窒化膜１２ｂが熱リン
酸等を用いて選択的に除去される。図４５に示すように
、リンがドープされたポリシリコン層１３ａが全面上に
形成される。
酸化膜１２ｃの表面が後退させられる。その後、レジス
ト２３が除去された後、シリコン窒化膜１２ｂが熱リン
酸等を用いて選択的に除去される。図４５に示すように
、リンがドープされたポリシリコン層１３ａが全面上に
形成される。
【００５４】図４６に示すように、等方性のエッチング
を用いてポリシリコン層１３ａがエッチバックされるこ
とにより、ドープト・ポリシリコン層１３が残存する。 その後、熱処理が施されることにより、ゲート酸化膜１
０を通じてリンが半導体層７内に拡散する。これにより
、ｎ＋ 不純物拡散領域１４が形成される。図４７を参
照して、シリコン酸化膜１５ｂが全面上に形成される。
を用いてポリシリコン層１３ａがエッチバックされるこ
とにより、ドープト・ポリシリコン層１３が残存する。 その後、熱処理が施されることにより、ゲート酸化膜１
０を通じてリンが半導体層７内に拡散する。これにより
、ｎ＋ 不純物拡散領域１４が形成される。図４７を参
照して、シリコン酸化膜１５ｂが全面上に形成される。
【００５５】図４８を参照して、反応性イオンエッチン
グを用いてシリコン酸化膜１５ｂを選択的に除去するこ
とにより、シリコン酸化膜１５が形成される。図４９に
示すように、選択ＣＶＤ法を用いてインターコネクト層
としてのタングステン・プラグ層１６がドープト・ポリ
シリコン層１３の上に形成される。このとき、全面上に
タングステン層を形成した後、エッチバックすることに
よりタングステン・プラグ層１６をドープト・ポリシリ
コン層１３の上にのみ残存させてもよい。
グを用いてシリコン酸化膜１５ｂを選択的に除去するこ
とにより、シリコン酸化膜１５が形成される。図４９に
示すように、選択ＣＶＤ法を用いてインターコネクト層
としてのタングステン・プラグ層１６がドープト・ポリ
シリコン層１３の上に形成される。このとき、全面上に
タングステン層を形成した後、エッチバックすることに
よりタングステン・プラグ層１６をドープト・ポリシリ
コン層１３の上にのみ残存させてもよい。
【００５６】図５０に示すように、タングステン・プラ
グ層１６の上にタングステン等からなるビット線１７が
形成される。最後に図５１を参照して、全面上にパッシ
ベーション膜１８が形成される。
グ層１６の上にタングステン等からなるビット線１７が
形成される。最後に図５１を参照して、全面上にパッシ
ベーション膜１８が形成される。
【００５７】
【発明の効果】以上のように、この発明によれば半導体
記憶装置のメモリセルを構成する全ての素子をトレンチ
内に形成することにより、微細な素子分離を行なうこと
ができ、寄生ＭＯＳトランジスタが形成されることもな
い。また、極端な短いチャネル長を有するトランジスタ
が構成されずに、メモリセルの微細化を行なうことがで
き、トレンチの深さに応じて大容量のキャパシタを構成
することができる。さらにメモリセルの製造方法におい
ても、形成されるトレンチのパターンに対応したマスク
の重ね合せのみで全ての膜形成を自己整合的に行なうこ
とができるので、微細化に伴ってマスクの重ね合せに要
するマージンが極端に狭まることもない。
記憶装置のメモリセルを構成する全ての素子をトレンチ
内に形成することにより、微細な素子分離を行なうこと
ができ、寄生ＭＯＳトランジスタが形成されることもな
い。また、極端な短いチャネル長を有するトランジスタ
が構成されずに、メモリセルの微細化を行なうことがで
き、トレンチの深さに応じて大容量のキャパシタを構成
することができる。さらにメモリセルの製造方法におい
ても、形成されるトレンチのパターンに対応したマスク
の重ね合せのみで全ての膜形成を自己整合的に行なうこ
とができるので、微細化に伴ってマスクの重ね合せに要
するマージンが極端に狭まることもない。
【００５８】したがって、微細化が容易でかつ高い信頼
性を有するメモリセルを得ることができる。
性を有するメモリセルを得ることができる。
【図１】この発明に従ったメモリセルの平面的な配置を
示す部分平面図である。
示す部分平面図である。
【図２】図１のＩＩ−ＩＩ線における断面構造の２つの
実施例（Ａ）（Ｂ）を示す断面図である。
実施例（Ａ）（Ｂ）を示す断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面構造を示
す断面図である。
す断面図である。
【図４】図１のＩＶ−ＩＶ線における断面構造を示す断
面図である。
面図である。
【図５】この発明のメモリセルの折返しビット線方式に
従った平面的配置を示す平面図である。
従った平面的配置を示す平面図である。
【図６】この発明のメモリセルのオープンビット線方式
に従った平面的配置を示す平面図である。
に従った平面的配置を示す平面図である。
【図７】この発明に従ったメモリセルの製造方法の第１
実施例の第１工程を示す断面図（Ａ）および平面図（Ｂ
）である。
実施例の第１工程を示す断面図（Ａ）および平面図（Ｂ
）である。
【図８】この発明に従ったメモリセルの製造方法の第１
実施例の第２工程を示す断面図（Ａ）および平面図（Ｂ
）である。
実施例の第２工程を示す断面図（Ａ）および平面図（Ｂ
）である。
【図９】この発明に従ったメモリセルの製造方法の第１
実施例の第３工程を示す断面図（Ａ）および平面図（Ｂ
）である。
実施例の第３工程を示す断面図（Ａ）および平面図（Ｂ
）である。
【図１０】この発明に従ったメモリセルの製造方法の第
１実施例の第４工程を示す断面図（Ａ）および平面図（
Ｂ）である。
１実施例の第４工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図１１】この発明に従ったメモリセルの製造方法の第
１実施例の第５工程を示す断面図（Ａ）および平面図（
Ｂ）である。
１実施例の第５工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図１２】この発明に従ったメモリセルの製造方法の第
１実施例の第６工程を示す断面図（Ａ）および平面図（
Ｂ）である。
１実施例の第６工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図１３】この発明に従ったメモリセルの製造方法の第
１実施例の第７工程を示す断面図（Ａ）および平面図（
Ｂ）である。
１実施例の第７工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図１４】この発明に従ったメモリセルの製造方法の第
１実施例の第８工程を示す断面図（Ａ）および平面図（
Ｂ）である。
１実施例の第８工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図１５】この発明に従ったメモリセルの製造方法の第
１実施例の第９工程を示す断面図（Ａ）および平面図（
Ｂ）である。
１実施例の第９工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図１６】この発明に従ったメモリセルの製造方法の第
１実施例の第１０工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１０工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図１７】この発明に従ったメモリセルの製造方法の第
１実施例の第１１工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１１工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図１８】この発明に従ったメモリセルの製造方法の第
１実施例の第１２工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１２工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図１９】この発明に従ったメモリセルの製造方法の第
１実施例の第１３工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１３工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２０】この発明に従ったメモリセルの製造方法の第
１実施例の第１４工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１４工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２１】この発明に従ったメモリセルの製造方法の第
１実施例の第１５工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１５工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２２】この発明に従ったメモリセルの製造方法の第
１実施例の第１６工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１６工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２３】この発明に従ったメモリセルの製造方法の第
１実施例の第１７工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１７工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２４】この発明に従ったメモリセルの製造方法の第
１実施例の第１８工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１８工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２５】この発明に従ったメモリセルの製造方法の第
１実施例の第１９工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第１９工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２６】この発明に従ったメモリセルの製造方法の第
１実施例の第２０工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第２０工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２７】この発明に従ったメモリセルの製造方法の第
１実施例の第２１工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第２１工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２８】この発明に従ったメモリセルの製造方法の第
１実施例の第２２工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第２２工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図２９】この発明に従ったメモリセルの製造方法の第
１実施例の第２３工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第２３工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図３０】この発明に従ったメモリセルの製造方法の第
１実施例の第２４工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第２４工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図３１】この発明に従ったメモリセルの製造方法の第
１実施例の第２５工程を示す断面図（Ａ）および平面図
（Ｂ）である。
１実施例の第２５工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図３２】この発明に従ったメモリセルの製造方法の第
２実施例の第１工程を示す断面図（Ａ）および平面図（
Ｂ）である。
２実施例の第１工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図３３】この発明に従ったメモリセルの製造方法の第
２実施例の第２工程を示す断面図（Ａ）および平面図（
Ｂ）である。
２実施例の第２工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図３４】この発明に従ったメモリセルの製造方法の第
２実施例の第３工程を示す断面図（Ａ）および平面図（
Ｂ）である。
２実施例の第３工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図３５】この発明に従ったメモリセルの製造方法の第
２実施例の第４工程を示す断面図（Ａ）および平面図（
Ｂ）である。
２実施例の第４工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図３６】この発明に従ったメモリセルの製造方法の第
２実施例の第５工程を示す断面図（Ａ）および平面図（
Ｂ）である。
２実施例の第５工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図３７】この発明に従ったメモリセルの製造方法の第
２実施例の第６工程を示す断面図（Ａ）および平面図（
Ｂ）である。
２実施例の第６工程を示す断面図（Ａ）および平面図（
Ｂ）である。
【図３８】この発明に従ったメモリセルの製造方法の第
２実施例の第７工程を示す断面図（Ａ）および平面図（
Ｂ）（Ｃ）である。
２実施例の第７工程を示す断面図（Ａ）および平面図（
Ｂ）（Ｃ）である。
【図３９】この発明に従ったメモリセルの製造方法の第
２実施例の第８工程を示す断面図である。
２実施例の第８工程を示す断面図である。
【図４０】この発明に従ったメモリセルの製造方法の第
２実施例の第９工程を示す断面図である。
２実施例の第９工程を示す断面図である。
【図４１】この発明に従ったメモリセルの製造方法の第
２実施例の第１０工程を示す断面図である。
２実施例の第１０工程を示す断面図である。
【図４２】この発明に従ったメモリセルの製造方法の第
２実施例の第１１工程を示す断面図である。
２実施例の第１１工程を示す断面図である。
【図４３】この発明に従ったメモリセルの製造方法の第
２実施例の第１２工程を示す断面図（Ａ）および平面図
（Ｂ）である。
２実施例の第１２工程を示す断面図（Ａ）および平面図
（Ｂ）である。
【図４４】この発明に従ったメモリセルの製造方法の第
２実施例の第１３工程を示す断面図である。
２実施例の第１３工程を示す断面図である。
【図４５】この発明に従ったメモリセルの製造方法の第
２実施例の第１４工程を示す断面図である。
２実施例の第１４工程を示す断面図である。
【図４６】この発明に従ったメモリセルの製造方法の第
２実施例の第１５工程を示す断面図である。
２実施例の第１５工程を示す断面図である。
【図４７】この発明に従ったメモリセルの製造方法の第
２実施例の第１６工程を示す断面図である。
２実施例の第１６工程を示す断面図である。
【図４８】この発明に従ったメモリセルの製造方法の第
２実施例の第１７工程を示す断面図である。
２実施例の第１７工程を示す断面図である。
【図４９】この発明に従ったメモリセルの製造方法の第
２実施例の第１８工程を示す断面図である。
２実施例の第１８工程を示す断面図である。
【図５０】この発明に従ったメモリセルの製造方法の第
２実施例の第１９工程を示す断面図である。
２実施例の第１９工程を示す断面図である。
【図５１】この発明に従ったメモリセルの製造方法の第
２実施例の第２０工程を示す断面図である。
２実施例の第２０工程を示す断面図である。
【図５２】従来のダイナミック・ランダム・アクセス・
メモリ（ＤＲＡＭ）の全体構成を示すブロック図である
。
メモリ（ＤＲＡＭ）の全体構成を示すブロック図である
。
【図５３】図５２に示されたＤＲＡＭのセンスアンプお
よびメモリセルアレイの４ビット分のメモリセルを示す
等価回路図である。
よびメモリセルアレイの４ビット分のメモリセルを示す
等価回路図である。
【図５４】微細化されたメモリセルの先行技術における
平面的配置を示す部分平面図（Ａ）と、（Ａ）のＢ−Ｂ
線における断面構造を示す部分断面図である。
平面的配置を示す部分平面図（Ａ）と、（Ａ）のＢ−Ｂ
線における断面構造を示す部分断面図である。
１ ｐ＋ シリコン基板
２ 絶縁膜
３ トレンチ
４ 窒化膜
５ ｎ＋ ポリシリコン層
７ ｐ型半導体層
８ ｎ＋ 層
９ ｎ＋ 不純物領域
１０ ゲート絶縁膜
１１ ゲート電極（ワード線）
１３ ｎ＋ 層
１４ ｎ＋ 不純物領域
１６ タングステン・プラグ層
１７ ビット線
Claims (4)
- 【請求項１】 トレンチ内に形成されたメモリセルを
有する半導体記憶装置であって、主表面を有する第１導
電型の半導体基板と、前記半導体基板内で前記主表面か
ら延び、かつ側壁を含む上部分と底壁を含む下部分とを
有するトレンチとを備え、前記トレンチの上側壁部分は
絶縁体層を含み、前記トレンチ内に埋め込まれたキャパ
シタと電界効果トランジスタとを備え、前記キャパシタ
は、前記半導体基板内に形成された第１電極と、前記第
１電極と接触するように前記トレンチの前記下部分の表
面上に形成された誘電体膜と、前記誘電体膜の上に形成
された第２電極とを含み、前記電界効果トランジスタは
、前記第２電極と前記半導体基板の主表面とから絶縁さ
れるように前記絶縁体層の側壁面の上に形成された第１
導電型の半導体層と、前記半導体層の側壁面の上に絶縁
膜を介在させて形成されたゲート電極と、前記ゲート電
極によって互いに間隔を隔てて前記半導体層内に形成さ
れた第２導電型の第１および第２の不純物領域とを含み
、さらに、前記第１不純物領域を前記第２電極に電気的
に接続するように前記第２電極と前記ゲート電極との間
に介在して前記ゲート電極から絶縁された第１接続導電
層と、前記半導体層から絶縁され、前記トレンチ内で前
記ゲート電極の上方に形成された第１の部分と、前記第
２不純物領域を前記第１の部分に電気的に接続するよう
に前記ゲート電極と前記第１の部分との間で前記ゲート
電極から絶縁された第２の部分とを有する第２接続導電
層とを備えた、半導体記憶装置。 - 【請求項２】 主表面を有する第１導電型の半導
体基板と、前記半導体基板の主表面から延びる複数個の
トレンチ内にそれぞれ形成された複数個のメモリセルと
を備え、前記メモリセルの各々は前記トレンチの側壁に
沿って形成されたキャパシタと電界効果トランジスタと
を備えており、前記基板内で前記メモリセルの各々を他
の前記メモリセルから分離するための前記トレンチの側
壁の上にのみ形成された手段とを備える、半導体記憶装
置。 - 【請求項３】 主表面を有する第１導電型の半導体基
板と、前記半導体基板の主表面から延びる複数個のトレ
ンチ内にそれぞれ形成された複数個のメモリセルとを備
え、前記メモリセルの各々は前記トレンチの側壁に沿っ
て形成されたキャパシタと電界効果トランジスタとを備
えており、前記電界効果トランジスタは、前記トレンチ
の側壁に沿って互いに間隔を隔てたソースおよびドレイ
ン領域と、前記ソースおよびドレイン領域の間でそれら
から電気的に絶縁されて前記側壁の上に位置付けられた
ワード線を形成するゲート電極とを備えており、前記ト
レンチ内で前記電界効果トランジスタのソースまたはド
レイン領域に接続されたビット線と、前記基板内で前記
メモリセルの各々を他の前記メモリセルから分離するた
めの前記トレンチの側壁の上にのみ形成された手段とを
備える、半導体記憶装置。 - 【請求項４】 トレンチ内に形成されたメモリセルを
有する半導体記憶装置の製造方法であって、第１導電型
の半導体基板の主表面上に絶縁体層を形成する工程と、
前記半導体基板および前記絶縁体層を選択的に除去する
ことにより、前記半導体基板からなる底壁と、その底壁
から延びるように前記半導体基板と前記絶縁体層とから
なる側壁とを有するトレンチを形成する工程と、前記底
壁と、前記半導体基板からなる側壁部分の上に誘電体膜
を形成する工程と、前記誘電体膜上にキャパシタ電極を
形成する工程と、前記絶縁体層からなる側壁部分の上に
前記キャパシタ電極から絶縁された第１導電型の半導体
側壁層を形成する工程と、前記キャパシタ電極と前記半
導体側壁層とに接触するように前記キャパシタ電極の上
に第２導電型の不純物を含む第１接続導電層を形成する
工程と、前記第１接続導電層から前記半導体側壁層に第
２導電型の不純物をドープし、第２導電型の第１不純物
領域を形成する工程と、前記第１接続導電層から絶縁さ
れて前記半導体側壁層の側面上で前記第１不純物領域の
近傍に絶縁膜を介在させて前記トレンチ内にゲート電極
を形成する工程と、前記ゲート電極の近傍でそれと絶縁
されて、前記ゲート電極によって前記第１不純物領域と
間隔を隔てた前記半導体側壁層の領域に接触するように
第２導電型の不純物を含む第２接続導電層を形成する工
程と、前記第２接続導電層から前記半導体側壁層に第２
導電型の不純物をドープし、第２導電型の第２不純物領
域を形成する工程と、前記第２接続導電層に接触するよ
うに前記半導体側壁層から絶縁された配線層を形成する
工程とを備えた、半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3046782A JPH04212450A (ja) | 1990-04-11 | 1991-03-12 | 半導体記憶装置およびその製造方法 |
| US07/682,521 US5216266A (en) | 1990-04-11 | 1991-04-09 | Semiconductor memory device having memory cells formed in trench and manufacturing method therefor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9670390 | 1990-04-11 | ||
| JP2-96703 | 1990-04-11 | ||
| JP3046782A JPH04212450A (ja) | 1990-04-11 | 1991-03-12 | 半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04212450A true JPH04212450A (ja) | 1992-08-04 |
Family
ID=26386903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3046782A Withdrawn JPH04212450A (ja) | 1990-04-11 | 1991-03-12 | 半導体記憶装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5216266A (ja) |
| JP (1) | JPH04212450A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213567A (ja) * | 1994-11-21 | 1996-08-20 | Lg Semicon Co Ltd | 半導体メモリ装置及びその製造方法 |
| JPH08213568A (ja) * | 1994-11-21 | 1996-08-20 | Lg Semicon Co Ltd | 半導体メモリ装置及びその製造方法 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322936B2 (ja) * | 1992-03-19 | 2002-09-09 | 株式会社東芝 | 半導体記憶装置 |
| US5365097A (en) * | 1992-10-05 | 1994-11-15 | International Business Machines Corporation | Vertical epitaxial SOI transistor, memory cell and fabrication methods |
| US5529944A (en) * | 1995-02-02 | 1996-06-25 | International Business Machines Corporation | Method of making cross point four square folded bitline trench DRAM cell |
| US5838055A (en) * | 1997-05-29 | 1998-11-17 | International Business Machines Corporation | Trench sidewall patterned by vapor phase etching |
| US6072209A (en) * | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
| US5909618A (en) | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
| US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
| US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
| US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
| US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
| US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US5907170A (en) * | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US5914511A (en) * | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
| US6528837B2 (en) | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US6236079B1 (en) | 1997-12-02 | 2001-05-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having a trench capacitor |
| US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
| US6246083B1 (en) | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
| US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
| US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
| US5963469A (en) * | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
| US5991225A (en) | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
| US6124729A (en) | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
| US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
| US6225158B1 (en) * | 1998-05-28 | 2001-05-01 | International Business Machines Corporation | Trench storage dynamic random access memory cell with vertical transfer device |
| US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
| US6134175A (en) | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
| KR100419538B1 (ko) * | 1998-09-30 | 2004-02-21 | 인피니언 테크놀로지스 아게 | 집적 회로 장치용 홈을 가진 기판 및 그 제조 방법 |
| US6262448B1 (en) * | 1999-04-30 | 2001-07-17 | Infineon Technologies North America Corp. | Memory cell having trench capacitor and vertical, dual-gated transistor |
| US6228706B1 (en) | 1999-08-26 | 2001-05-08 | International Business Machines Corporation | Vertical DRAM cell with TFT over trench capacitor |
| US6583462B1 (en) | 2000-10-31 | 2003-06-24 | International Business Machines Corporation | Vertical DRAM having metallic node conductor |
| US6496034B2 (en) * | 2001-02-09 | 2002-12-17 | Micron Technology, Inc. | Programmable logic arrays with ultra thin body transistors |
| US6559491B2 (en) * | 2001-02-09 | 2003-05-06 | Micron Technology, Inc. | Folded bit line DRAM with ultra thin body transistors |
| US6424001B1 (en) * | 2001-02-09 | 2002-07-23 | Micron Technology, Inc. | Flash memory with ultra thin vertical body transistors |
| US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
| US6566682B2 (en) * | 2001-02-09 | 2003-05-20 | Micron Technology, Inc. | Programmable memory address and decode circuits with ultra thin vertical body transistors |
| JP2003142604A (ja) * | 2001-11-05 | 2003-05-16 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| US20050285175A1 (en) * | 2004-06-23 | 2005-12-29 | International Business Machines Corporation | Vertical SOI Device |
| TWI248210B (en) * | 2004-12-17 | 2006-01-21 | Nanya Technology Corp | Memory device with vertical transistor and trench capacitor memory cells and method of fabrication |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7795661B2 (en) * | 2006-03-07 | 2010-09-14 | International Business Machines Corporation | Vertical SOI transistor memory cell |
| KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US7902000B2 (en) * | 2008-06-04 | 2011-03-08 | International Business Machines Corporation | MugFET with stub source and drain regions |
| US8692318B2 (en) * | 2011-05-10 | 2014-04-08 | Nanya Technology Corp. | Trench MOS structure and method for making the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154256A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 半導体装置 |
| EP0167764B1 (en) * | 1984-06-14 | 1989-08-16 | International Business Machines Corporation | Dynamic ram cell |
| US4816884A (en) * | 1987-07-20 | 1989-03-28 | International Business Machines Corporation | High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor |
| JPS6425466A (en) * | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Semiconductor memory cell |
-
1991
- 1991-03-12 JP JP3046782A patent/JPH04212450A/ja not_active Withdrawn
- 1991-04-09 US US07/682,521 patent/US5216266A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213567A (ja) * | 1994-11-21 | 1996-08-20 | Lg Semicon Co Ltd | 半導体メモリ装置及びその製造方法 |
| JPH08213568A (ja) * | 1994-11-21 | 1996-08-20 | Lg Semicon Co Ltd | 半導体メモリ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5216266A (en) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212450A (ja) | 半導体記憶装置およびその製造方法 | |
| JP5147725B2 (ja) | セル内に並列接続された複数のトレンチ・キャパシタを有する複数ポート・メモリ（メモリを含む集積回路およびメモリ・セルを製造する方法） | |
| US6417040B2 (en) | Method for forming memory array having a digit line buried in an isolation region | |
| US5578847A (en) | Dynamic semiconductor memory device with higher density bit line/word line layout | |
| US20130258759A1 (en) | Methods and Apparatus for SRAM Cell Structure | |
| JP2002094027A (ja) | 半導体記憶装置とその製造方法 | |
| CN111223863B (zh) | 动态随机存取存储器结构 | |
| US6188095B1 (en) | 6¼ f2 DRAM cell structure with four nodes per bitline-stud and two topological wordline levels | |
| JPH0637269A (ja) | 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法 | |
| KR100272941B1 (ko) | 반도체장치및그제조방법 | |
| US20060102946A1 (en) | Dynamic memory cell and method of manufacturing the same | |
| US6597599B2 (en) | Semiconductor memory | |
| KR100398851B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR19990075176A (ko) | 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법 | |
| US5698878A (en) | Plate potential applying structure of trench capacitor cell | |
| US6566219B2 (en) | Method of forming a self aligned trench in a semiconductor using a patterned sacrificial layer for defining the trench opening | |
| JP2715012B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH056974A (ja) | 半導体記憶装置のメモリセル構造およびその製造方法 | |
| US5124766A (en) | Filament channel transistor interconnected with a conductor | |
| JP2996409B2 (ja) | 半導体装置およびその製造方法 | |
| JP2501647B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2000058674A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH05136368A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0834299B2 (ja) | 半導体記憶装置 | |
| JPH08274276A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |