KR20040002759A

KR20040002759A - 전기광학 장치의 구동 방법, 전기광학 장치 및 전자기기

Info

Publication number: KR20040002759A
Application number: KR1020030042323A
Authority: KR
Inventors: 이토아키히코
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2002-06-28
Filing date: 2003-06-27
Publication date: 2004-01-07
Also published as: TWI250491B; US20040036968A1; JP2004086152A; CN100430987C; JP4206805B2; CN1475985A; US7106351B2; TW200414110A; KR100563333B1

Abstract

화소내 메모리를 이용한 서브필드 구동에 있어서, 메모리의 기억 용량의 증대를 억제하면서, 한층 더 다계조의 표시를 가능하게 한다. 계조 데이터 D0∼D5 중 데이터 D0∼D2를, 각 화소(110)가 갖는 메모리에 기록한다. 이 메모리에 기록된 데이터 D0∼D2와 계조 신호 P0∼P2에 따른 시간 밀도로 화소(110)에 전압을 인가하여 화소(110)를 구동한다. 앞의 데이터 기록과 동일 프레임 내에서, 계조 데이터의 나머지 데이터 D3∼D5를 메모리에 기록한다. 메모리에 기록된 데이터 D3∼D5와, 계조 신호 P0∼P2에 따른 시간 밀도로 화소(110)에 전압을 인가하는 것에 의해, 화소(110)를 구동한다.

Description

전기광학 장치의 구동 방법, 전기광학 장치 및 전자기기{METHOD OF DRIVING THE ELECTRO-OPTICAL DEVICE AND THE ELECTRO-OPTICAL DEVICE AND ELETRONIC DEVICE}

본 발명은, 전기광학 장치의 구동 방법, 전기광학 장치 및 전자기기에 관한 것으로, 특히, 메모리를 내장한 화소를 이용한 서브필드 구동에 의한 계조 제어에 관한 것이다.

종래부터, 중간조 표시 방식의 하나로서, 서브필드 구동이 알려져 있다. 시간축 변조 방식의 일종인 서브필드 구동에서는, 소정의 기간(예컨대, 동화상의 경우에는 1 화상의 표시 단위인 1 프레임)을 복수의 서브필드로 분할하여, 표시해야 할 계조에 대응하는 서브필드를 조합시켜서 화소가 구동된다. 표시되는 계조는, 소정의 기간에서 차지하는 화소의 구동 기간의 비율에 의해서 결정되고, 이 비율은 서브필드의 조합에 의해 특정된다. 이러한 방식에서는, 전압 계조법과 같이, 액정 등의 전기광학 소자에 대한 인가 전압을 표시 계조수 만큼 준비할 필요가 없기 때문에, 데이터선 구동용 드라이버의 회로 규모를 축소할 수 있다. 또한, D/A 변환 회로나 연산 증폭기 등의 특성의 편차, 혹은, 각종 배선 저항의 불균일성 등에서 기인한 표시 품질의 저하를 억제할 수 있다고 하는 이점도 있다.

특허 문헌 1에는, 메모리를 내장한 화소를 이용한 서브필드 구동에 대하여 개시되어 있다. 구체적으로는, 각각의 화소는, 복수 비트의 계조 데이터를 기억하는 메모리와, 이 화소내 메모리의 후단에 접속된 펄스폭 제어 회로를 갖는다. 펄스폭 제어 회로는, 화소내 메모리에 기억된 데이터에 따라서, 화소의 표시 상태를온 상태로 설정하는 온 전압 또는 화소의 표시 상태를 오프 상태로 설정하는 오프 전압을 택일적으로 화소 전극에 인가한다. 1 프레임에서 차지하는 온 전압의 인가 시간의 비율, 즉, 듀티비는, 화소내 메모리에 기억되어 있는 계조 데이터에 근거하여 특정된다. 어떤 화소에 대해서, 그 화소내 메모리에 계조 데이터를 일단 기록해 버리면, 기억된 데이터에 대응하는 계조 표시가 계속된다.

따라서, 계조를 변경할 필요가 없는 화소에 대해서는, 원리적으로, 데이터의 재기록을 실행할 필요는 없다. 한편, 계조를 변경해야 할 화소에 대해서는, 그 화소만을 기록 대상으로 삼아, 그 때마다 새로운 계조 데이터를 화소내 메모리에 기록하면 된다.

특허문헌 1 일본 특허 공개 2002-082653호 공보

상기 종래 기술에 개시된 서브필드 구동에서는, 화소내 메모리에 한번에 기록된 k 비트(예컨대 3 비트)의 계조 데이터를 이용하여, 2^k계조(예컨대 8 계조)의 표시를 한다. 그 때문에, 다계조화됨에 따라서, 필요로 되는 화소내 메모리의 기억 용량도 증대한다.

본 발명은, 이러한 사정을 감안하여 이루어진 것이며, 그 목적은, 화소내 메모리를 이용한 서브필드 구동에 있어서, 메모리의 기억 용량의 증대를 억제하면서, 한층 더 다계조 표시를 가능하게 하는 것이다.

또한, 본 발명의 또 다른 목적은, 이러한 서브필드 구동에 있어서, 동작 모드에 따라서, 표시 계조수를 변경 가능하게 하는 것이다.

이러한 과제를 해결하기 위해서, 제 1 발명은, 소정의 기간을 제 1 서브필드군과 제 2 서브필드군으로 분할하고, 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를 구성하고, 상기 제 1 데이터와는 다른 제 2 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법을 제공한다. 제 1 단계에서는, 상기 제 1 데이터를, 각각의 화소가 갖는 메모리에 기록한다. 제 2단계에서는, 상기 제 1 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 1 계조 신호에 근거하여, 상기 메모리에 기록된 제 1 데이터를 판독하고, 또한, 해당 판독된 제 1 데이터에 따른 전압을 상기 화소에 대하여 인가하는 것에 의해, 화소를 구동한다. 제 3 단계에서는, 상기 제 2 데이터를 상기 메모리에 기록한다. 그리고, 제 4 단계에서는, 상기 제 2 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 2 계조 신호에 근거하여, 상기 메모리에 기록된 제 2 데이터를 복수회 반복하여 판독하고, 또한, 당해 판독된 제 2 데이터에 따른 전압을 상기 화소에 대하여 복수회 반복하여 인가하는 것에 의해 화소를 구동한다.

여기서, 제 1 발명에 있어서, 상기 제 2 단계는, 메모리에 기록된 제 1 데이터와, 제 1 서브필드군을 구성하는 각 서브필드를 규정하는 계조 신호에 근거하여, 제 1 펄스 신호를 생성하는 단계와, 제 1 펄스 신호의 시간 밀도로 화소에 전압을인가하는 단계를 포함해도 좋다. 마찬가지로, 상기 제 4 단계는, 메모리에 기록된 제 2 데이터와, 제 2 서브필드군을 구성하는 각 서브필드를 규정하는 계조 신호에 근거하여, 제 2 펄스 신호를 생성하는 단계와, 제 2 펄스 신호의 시간 밀도로 화소에 전압을 인가하는 단계를 포함해도 좋다. 또한, 제 1 펄스 신호는 제 1 데이터에 따른 시간 밀도를 갖고, 제 2 펄스 신호는 제 2 데이터에 따른 시간 밀도를 갖는 것이 바람직하다.

또한, 제 1 발명에 있어서, 제 1 서브필드군의 전체적인 가중치 부여보다도, 제 2 서브필드군의 전체적인 가중치 부여 쪽을 크게 설정하는 것이 바람직하다. 이렇게 하여, 양자의 가중치 부여를 동일하게 설정한 경우에 비해, 계조수를 늘릴 수 있다. 또한, 제 1 서브필드군을 구성하는 각각의 서브필드에 있어서의 화소의 구동 상태를, 계조 데이터 내의 하위 비트열에 따라 결정하고, 제 2 서브필드군을 구성하는 각각의 서브필드에 있어서의 화소의 구동 상태를, 계조 데이터 내의 상위 비트열에 따라 결정하여도 좋다.

이 경우, 제 1 서브필드군 중, 화소를 구동하는 서브필드를, 하위 비트열이 나타내는 값의 증가에 따라, 제 2 서브필드군에 가까운 서브필드부터 순서대로 설정하는 것이 바람직하다. 마찬가지로, 제 2 서브필드군 중, 화소를 구동하는 서브필드를, 상위 비트열이 나타내는 값의 증가에 따라, 제 1 서브필드군에 가까운 서브필드부터 순서대로 설정하는 것이 바람직하다.

또한, 제 1 발명에 있어서, 메모리에 대한 제 1 데이터의 기록을, 제 1 서브필드군에 있어서의 최초의 서브필드에서 실행하고, 메모리에 대한 제 2 데이터의기록을, 제 2 서브필드군에 있어서의 최초의 서브필드에서 실행해도 좋다. 이 경우, 최초의 서브필드에서는, 메모리에 기록되는 제 1 데이터 또는 제 2 데이터에 관계없이, 화소에 대하여 소정의 전압을 인가하는 것이 바람직하다.

또한, 제 1 발명에 있어서, 메모리에 대한 제 1 데이터의 기록을, 제 1 서브필드군을 구성하는 복수의 서브필드에 걸쳐 실행하고, 메모리에 대한 제 2 데이터의 기록을, 제 2 서브필드군을 구성하는 복수의 서브필드에 걸쳐 실행해도 좋다.

또한, 제 1 발명에 있어서, 화소에 인가하는 전압은, 화소의 표시 상태를 온 상태로 하는 온 전압과 화소의 표시 상태를 오프 상태로 하는 오프 전압을 적어도 포함하는 것이 바람직하다.

제 2 발명은, 소정의 기간을 복수의 서브필드로 분할하고, 계조 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법을 제공한다. 이 구동 방법은, 제 1 동작 모드와 제 2 동작 모드를 갖는다. 제 1 동작 모드에서는, 우선, 제 1 계조 데이터의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 기록단위로 되는 데이터를, 각각의 화소가 갖는 메모리에 소정의 기간 내에서 복수회 기록한다. 그리고, 기록단위로 되는 데이터의 각각에 근거한 서브필드 구동을, 소정의 기간 내에서 복수회 실행한다. 이에 반하여, 제 1 동작 모드보다도 표시계조수가 적은 제 2 동작 모드에서는, 우선, 제 1 계조 데이터보다도 비트수가 적은 제 2 계조 데이터를 메모리에 기록한다. 그리고, 제 2 계조 데이터에 근거한 서브필드 구동을 한다. 서브필드 구동에서는, 메모리에 기록된 데이터와 각 서브필드를 규정하는 계조 신호에 대응하여 결정되는 시간 밀도로 화소에 전압을 인가함으로써 화소의 구동이 행하여진다.

여기서, 제 2 발명에 있어서, 제 1 동작 모드에서는, 메모리에 대한 제 1 계조 데이터의 기록을 소정의 기간마다 실행하는 것이 바람직하다. 그리고, 제 2 동작 모드에서는, 메모리에 대한 제 2 계조 데이터의 기록을, 화소의 표시 계조를 변경하는 경우에 실행하는 것이 바람직하다.

또한, 제 2 발명에 있어서, 메모리에 대한 데이터의 기록을, 이 데이터에 따라 시간 밀도를 결정하는 일련의 서브필드군에 있어서의 최초의 서브필드에서 실행해도 좋다.

제 3 발명은, 소정의 기간을 복수의 서브필드로 분할하고, 계조 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하는 전기광학 장치를 제공한다. 이 전기광학 장치는, 표시부와, 주사선 구동 회로와, 데이터선 구동 회로를 갖는다. 표시부는, 복수의 주사선과 복수의 데이터선의 각 교차에 대응하여 마련된 복수의 화소를 갖는다. 화소의 각각은, 화소 전극과, 데이터를 기억하는 메모리와, 메모리에 기억된 데이터에 따른 시간 밀도로 화소 전극에 전압을 인가함으로써 화소를 구동하는 펄스폭 생성 회로를 갖는다. 주사선 구동 회로는, 데이터의 기록 대상으로 되는 화소에 대응하는 주사선을 선택한다. 데이터선 구동 회로는, 주사선 구동 회로에 의해서 주사선이 선택되고 있는 동안에, 기록 대상으로 되는 화소에 대응하는 데이터선을 거쳐서, 기록 대상으로 되는 화소가 갖는 메모리에 데이터를 기록한다. 또한, 데이터선 구동 회로는, 계조 데이터의 일부를 구성하는 서로다른 비트열을 기록단위로 하여, 기록단위로 되는 데이터를 소정의 기간 내에서 복수회 메모리에 기록한다. 그리고, 펄스폭 생성 회로는, 소정의 기간 내에서, 메모리에 기억된 기록단위로 되는 데이터마다, 메모리에 기억된 데이터와 각 서브필드를 규정하는 계조 신호에 근거하여 화소 전극에 전압을 인가하는 것에 의해, 화소를 구동한다.

여기서, 제 3 발명에 있어서, 펄스폭 생성 회로는, 이에 따른 시간밀도를 갖는 펄스 신호를 생성하고, 또한 이 펄스 신호의 시간밀도로 화소 전극에 전압을 인가하는 것이 바람직하다.

또한, 제 3 발명에 있어서, 메모리는, 1 비트의 기억 용량을 갖는 적어도 하나의 메모리 셀로 구성해도 좋다. 각각의 메모리 셀은, 주사선에 접속되며 주사선 구동 회로에 의해서 도통 상태가 제어되는 스위칭 소자와, 서로 한쪽의 출력이 다른 쪽의 입력으로 되어 있는 한 쌍의 인버터를 갖는다. 한 쌍의 인버터는, 스위칭 소자가 온 상태일 경우, 데이터선을 거쳐서 공급된 데이터가 기록되고, 스위칭 소자가 오프 상태일 경우, 기록된 데이터를 유지한다.

또한, 제 3 발명에 있어서, 소정의 기간은, 제 1 서브필드군과, 제 2 서브필드군을 적어도 포함하고, 계조 신호 생성 회로는, 제 1 서브필드군을 구성하는 각 서브필드를 규정하는 제 1 계조 신호와, 제 2 서브필드군을 구성하는 각 서브필드를 규정하는 제 2 계조 신호를 생성하는 것이 바람직하다. 이 경우, 제 1 서브필드군의 전체적인 가중치 부여보다도 제 2 서브필드군의 전체적인 가중치 부여쪽을 크게 설정하기 위해서, 제 1 계조 신호의 주파수쪽을 제 2 계조 신호의 주파수보다도 크게 하는 것이 바람직하다.

또한, 제 3 발명에 있어서, 데이터선 구동 회로는, 제 1 서브필드군에 의해서 화소를 구동하는 경우, 계조 데이터 내의 하위 비트열을 메모리 셀에 기록하고, 제 2 서브필드 구동에 의해서 화소를 구동하는 경우, 계조 데이터 내의 상위 비트열을 메모리 셀에 기록하는 것이 바람직하다. 이 경우, 펄스폭 생성 회로는, 제 1 서브필드군 중, 화소를 구동하는 서브필드를, 하위 비트열이 나타내는 값의 증가에 따라, 제 2 서브필드군에 가까운 서브필드부터 순서대로 설정하고, 또한, 제 2 서브필드군 중, 화소를 구동하는 서브필드를, 상위 비트열이 나타내는 값의 증가에 따라, 제 1 서브필드군에 가까운 서브필드부터 순서대로 설정하는 것이 바람직하다.

또한, 제 3 발명에 있어서, 주사선 구동 회로는, 제 1 서브필드군에 있어서의 최초의 서브필드에서, 주사선을 순차적으로 선택하고, 또한, 제 2 서브필드군에 있어서의 최초의 서브필드에서, 주사선을 순차적으로 선택해도 좋다. 그리고, 데이터선 구동 회로는, 주사선 구동 회로와 협력하여 메모리로의 데이터 기록을 실행한다. 이 경우, 펄스폭 생성 회로는, 최초의 서브필드에서는 메모리에 기록된 데이터에 관계없이 화소 전극에 대하여 소정의 전압을 인가하는 것이 바람직하다.

한편, 제 3 발명에 있어서, 주사선 구동 회로는, 제 1 서브필드군에 있어서의 복수의 서브필드에 걸쳐 주사선을 순차적으로 선택하고, 또한, 제 2 서브필드군에 있어서의 복수의 서브필드에 걸쳐 주사선을 순차적으로 선택해도 된다. 그리고, 데이터선 구동 회로는, 주사선 구동 회로와 협력하여, 메모리로의 데이터 기록을 실행한다. 이 경우, 계조 신호 생성 회로는, 주사선의 각각의 선택 기간에 따라서, 계조 신호의 천이 타이밍을 어긋나게 한 복수의 시프트 계조 신호를 생성하는 계조 신호 시프트 회로를 갖는 것이 바람직하다.

또한, 제 3 발명에 있어서, 펄스폭 생성 회로는, 적어도, 화소의 표시 상태를 온 상태로 하는 온 전압 또는 화소의 표시 상태를 오프 상태로 하는 오프 전압을 화소 전극에 인가하는 것이 바람직하다.

제 4 발명은, 상술한 제 3 발명의 구성을 구비한 전기광학 장치를 갖는 전자기기를 제공한다.

제 5 발명은, 소정의 기간을 제 1 서브필드군과 제 2 서브필드군으로 분할하고, 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를 구성하며, 상기 제 1 데이터와는 다른 제 2 데이터에 따른 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법에 있어서, 상기 제 1 데이터를, 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와, 상기 제 1 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 1 계조 신호에 근거하여, 상기 메모리에 기록된 제 1 데이터를 판독하고, 또한, 당해 판독된 제 1 데이터에 따른 전류를 상기 화소에 대하여 공급하는 제 2 단계와, 상기 제 2 데이터를 상기 메모리에 기록하는 제 3 단계와, 상기 제 2 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 2 계조 신호에 근거하여, 상기 메모리에 기록된 제 2 데이터를 복수회 반복하여 판독하고, 또한, 당해 판독된 제 2 데이터에 따른 전류를 상기 화소에 대하여 복수회 반복하여 공급하는 제 4단계를 갖는 것을 특징으로 한다.

제 6 발명은, 소정의 기간을 복수의 서브필드로 분할하고, 계조 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법에 있어서, 제 1 동작 모드에서는, 제 1 계조 데이터의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 당해 기록단위로 되는 데이터를, 각각의 화소가 갖는 메모리에 상기 소정의 기간 내에서 복수회 기록하고, 또한, 상기 기록 단위로 되는 데이터의 각각에 근거한 서브필드 구동을 상기 소정의 기간 내에서 복수회 실행하는 제 1 단계와, 상기 제 1 동작 모드보다도 표시 계조수가 적은 제 2 동작 모드에서는, 상기 제 1 계조 데이터보다도 비트수가 적은 제 2 계조 데이터를, 상기 메모리에 기록하고, 또한, 상기 제 2 계조 데이터에 근거한 서브필드 구동을 하는 제 2 단계를 가지며, 상기 서브필드 구동에서는, 상기 메모리에 기록된 데이터와, 각 서브필드를 규정하는 계조 신호에 따라 결정되는 시간 밀도로, 상기 화소에 전류를 공급함으로써, 상기 화소의 구동이 행하여지는 것을 특징으로 한다.

도 1은 전기광학 장치의 구성도,

도 2는 메모리 내장형 화소의 구성을 나타내는 회로도,

도 3은 메모리 셀의 구성을 나타내는 회로도,

도 4는 디코더로부터 출력되는 펄스 신호의 진리값표,

도 5는 제 1 동작 모드에 있어서의 내부 신호의 타이밍 차트,

도 6은 제 1 동작 모드에 있어서의 주사 타이밍의 설명도,

도 7은 계조 신호 오프셋 회로의 구성도,

도 8은 계조 신호 오프셋 주사와 표시를 병행하여 실행하는 경우의 타이밍 차트,

도 9는 제 1 동작 모드에 있어서의 서브필드 구동의 설명도,

도 10은 제 2 동작 모드에 있어서의 서브필드 구동의 설명도,

도 11은 2^k의 가중치 설정부 서브필드 구동의 설명도,

도 12는 2^k의 가중치 설정부 서브필드 구동에 있어서의 디코더로부터 출력되는 펄스 신호의 진리값표,

도 13은 메모리 내장형 화소의 변형예를 나타내는 회로도,

도 14는 제 2 실시예에 따른 화소의 등가 회로도.

도면의 주요 부분에 부호의 설명

100 : 표시부110 : 화소

112 : 주사선114 : 데이터선

114a : 제 1 데이터선 114b : 제 2 데이터선

130 : 주사선 구동 회로131 : 메모리

131a∼131c : 메모리 셀132 : 펄스폭 제어 회로

133 : 인버터134a, 134b : 트랜스미션 게이트

135 : 화소 전극136 : 대향 전극

137 : 액정138 : 디코더

140 : 데이터선 구동 회로150 : 발진 회로

160 : 계조 신호 생성 회로161 : 계조 신호 시프트 회로

170 : 클럭 생성 회로180 : 클럭 선택 회로

200 : 타이밍 신호 생성 회로300 : 데이터 전환 회로

1301,1302 : 인버터1303,1304 : N 채널 트랜지스터

제 1 실시예

도 1은 본 실시예에 따른 전기광학 장치의 구성도이다. 표시부(100)에는, 각각이 X 방향(행 방향)으로 연장되는 m 개의 주사선(112)과, 각각이 Y 방향(열 방향)으로 연장되는 n 개의 데이터선(114)이 형성되어 있다. 화소(110)는주사선(112)과 데이터선(114)의 각 교차에 대응하여 마련되어 있고, 표시부(100)에 있어서 매트릭스 형상으로 배열되어 있다. 또, 도시한 1 개의 데이터선(114)은, 실제로는, 복수개의 데이터선 세트로 구성되어 있고, 각각의 화소(110)에는, 계조 데이터를 기억하는 메모리가 내장되어 있다. 이러한 점을 포함해서, 화소(110)의 구체적인 구성에 관해서는 후술한다.

타이밍 신호 생성 회로(200)에는, 도시되지 않은 상위 장치로부터, 수직 동기 신호 Vs, 수평 동기 신호 Hs, 입력 계조 데이터 D0∼D5의 도트 클럭 신호 DCLK, 및 모드 신호 MODE 라고 하는 외부 신호가 공급된다. 여기서, 모드 신호 MODE는, 다계조 모드인 제 1 동작 모드, 또는, 제 1 동작 모드보다도 표시 계조수가 적은 제 2 동작 모드 중 어느 하나를 지시하는 신호이다. 제 1 동작 모드는, 예컨대, 다계조의 동화상 표시에 적합한 모드이다. 또한, 제 2 동작 모드는, 예컨대, 캐랙터(character) 표시라고 하는 저계조의 정지 화상 표시에 적합한 모드이며, 제 1 동작 모드에 비해 소비 전력도 적다. 본 실시예에서는, 일례로서, 제 1 동작 모드의 계조수를 64로 하고, 제 2 동작 모드의 계조수를 그것보다도 적은 8로 한다. 발진 회로(150)는 판독 타이밍의 기본 클럭 RCLK을 생성하여 이것을 타이밍 신호 생성 회로(200)에 공급한다.

타이밍 신호 생성 회로(200)는, 외부 신호 Vs, Hs, DCLK, MODE에 근거하여, 교류화 신호 FR, 스타트 펄스 DY, 클럭 신호 CLY, 래치 펄스 LP, 클럭 신호 CLX, 선택 신호 SEL1, SEL2, 리세트 신호 CL 등을 포함하는 각종의 내부 신호를 생성한다. 여기서, 교류화 신호 FR는, 1 프레임마다 극성 반전하는 신호이며,표시부(100) 등에 공급된다. 스타트 펄스 DY는, 후술하는 각 서브필드 SF의 개시 타이밍에 출력되는 펄스 신호이며, 이 펄스 DY에 의해서 서브필드 SF의 전환이 제어된다. 클럭 신호 CLY는, 주사측(Y측)에서의 수평 주사 기간(1H)을 규정하는 신호이다. 래치 펄스 LP는, 수평 주사 기간의 최초에 출력되는 펄스 신호이고, 클럭 신호 CLY의 레벨 천이시, 상승시 및 하강시에 출력된다. 클럭 신호 CLX는, 화소(110)(정확하게는 화소내 메모리)로의 데이터 기록용 도트 클럭 신호이다. 제 1 선택 신호 SEL1은, 계조 신호 P0∼P2를 생성할 때의 베이스 클럭 CK3으로서 이용되는 클럭 CK1, CK2 중 어느 하나를 선택하는 신호이다. 제 2 선택 신호 SEL2는, 6 비트의 입력 계조 데이터 D0∼D5의 일부를 선택하는 신호이다. 리세트 신호 CL은 계조 신호 생성 회로(160)에서의 내부 카운터의 카운트 값을 리세트하는 신호이다.

주사선 구동 회로(130)는, 각각의 서브필드 SF의 최초에 공급되는 스타트 펄스 DY를, 클럭 신호 CLY에 따라서 전송하고, 각 주사선(112)에 대하여 주사 신호 G1, G2, G3,..., Gm으로서 순차적으로 배타적으로 공급한다. 이로써, 동 도면에 있어서 최상의 주사선(112)으로부터 최하의 주사선(112)을 향하여, 주사선(112)이 1 개씩 순차적으로 선택되어 간다.

데이터 전환 회로(300)는, 상위 장치로부터 입력되는 6 비트의 계조 데이터 D0∼D5 중, 하위 3 비트의 데이터 D0∼D2 또는 상위 3 비트의 데이터 D3∼D5 중 어느 하나를 선택하고, 이것을 데이터선 구동 회로(140)에 출력한다. 3 비트의 계조 데이터 D0∼D2, D3∼D5 중 어느 쪽이 출력될지는, 제 2 선택 신호 SEL2에 의해서지시된다. 즉, 선택 신호 SEL2가 L 레벨일 경우에는, 하위 3 비트의 계조 데이터 D0∼D2가 출력되고, 이것이 H 레벨일 경우에는, 상위 3 비트의 계조 데이터 D3∼D5가 출력된다.

제 2 선택 신호 SEL2의 레벨 상태는, 동작 모드마다 다르다. 모드 신호 MODE에 의해서 제 1 동작 모드가 지시되어 있는 경우, 제 2 선택 신호 SEL2는, 소정의 기간 t1 만큼 L 레벨로 설정된 후 H 레벨로 전환되고, 이 H 레벨이 소정의 기간 t2 만큼 유지된다. 따라서, 전반의 기간 t1 에서는, 입력 계조 데이터 D0∼D5 중, 하위 데이터 D0∼D2 만이 데이터선 구동 회로(140)에 출력된다. 이 기간 t1에 있어서, 출력되지 않은 상위 데이터 D3∼D5는 데이터 전환 회로(300) 내의 프레임 메모리에 일시적으로 저장된다.

그리고, 전반의 기간 t1에 이어지는 후반의 기간 t2 에 있어서, 프레임 메모리에 저장된 상위 데이터 D3∼D5가 판독되어, 데이터선 구동 회로(140)에 출력된다. 이에 비해, 모드 신호 MODE에 의해서 제 2 동작 모드가 지시되어 있는 경우, 제 2 선택 신호 SEL2는 H 레벨 그대로 유지된다. 따라서, 이 경우에는, 상위 데이터 D3∼D5 만이 출력된다. 또, 전반의 기간 t1은 후술하는 제 1 서브필드군의 합계 기간에 상당하고, 후반의 기간 t2은 후술하는 제 2 서브필드군의 합계 기간에 상당한다. 그리고, 전반의 기간 t1과 후반의 기간 t2을 합한 기간이 1 프레임에 상당한다.

데이터선 구동 회로(140)는, 1 수평 주사 기간(1H)에 있어서, 이번에 데이터를 기록하는 화소행에 대한 데이터의 일제 출력과, 다음의 1H에서 데이터를 기록하는 화소행에 대한 데이터의 점순차적 래치를 병행하여 실행한다. 어떤 수평 주사 기간에 있어서, 데이터선(114)의 개수 상당분의 데이터가 순차적으로 래치된다. 그리고, 다음 수평 주사 기간에서, 이들의 래치된 데이터가 데이터 신호 d1, d2, d3,..., dn으로서 각각의 데이터선(114)에 일제히 출력된다. 제 1 동작 모드의 경우, 1 프레임 내에서, 하위 데이터 D0∼D2의 래치·출력이 종료된 후에, 상위 데이터 D3∼D5의 래치·출력이 시작된다.

데이터선 구동 회로(140)는, X 시프트 레지스터, 제 1 래치 회로 및 제 2 래치 회로로 구성된 회로계를 3 계통 갖는다(이로써 3 비트의 계조 데이터 D0∼D2(또는 D3∼D5)의 래치·출력이 가능하게 된다). 1 비트 직렬 데이터의 처리계로 본 경우, X 시프트 레지스터는, 1 수평 주사 기간의 최초에 공급되는 래치 펄스 LP를 클럭 신호 CLX에 따라서 전송하고, 래치 신호 S1, S2, S3,..., Sn으로서 순차적으로 배타적으로 공급한다. 제 1 래치 회로는, 래치 신호 S1, S2, S3,..., Sn의 하강에 있어서, 1 비트 데이터를 순차적으로 래치한다. 제 2 래치 회로는, 제 1 래치 회로에 의해 래치된 1 비트 데이터를 래치 펄스 LP의 하강에서 래치하고, H 레벨 또는 L 레벨의 2 값 데이터 d1, d2, d3,..., dn으로서 데이터선(114)에 병렬로 출력한다.

본 실시예에 있어서, 각각의 화소(110)의 화소 전극에는, 데이터선(114)의 데이터에 따른 전압이 직접 인가되는 것은 아니고, 이와는 다른 계통으로 공급되는 오프 전압 Voff 또는 온 전압 Von이 인가된다. 데이터선(114)에 공급되는 데이터는 화소 전극에 인가되는 전압 Voff, Von을 선택하기 위해서 이용된다. 한편, 이화소 전극과 대향하는 대향 전극에는 구동 전압 LCOM이 인가된다. 액정을 교류 구동하기 위해서, 구동 전압 LCOM을 1 프레임 또는 주기적으로 극성 반전하는 전압(예컨대 0[V], 3[V]), 오프 전압 Voff를 이와는 동상(同相)의 전압(0[V], 3[V]), 온 전압 Von을 이와는 역상(逆相)의 전압(3[V],0[V])으로 각각 설정한다.

클럭 생성 회로(170)는, 외부 신호인 수직 동기 신호 Vs와 동기한, 주파수가 서로 다른 두 종류의 클럭 CK1, CK2을 생성한다. 이들의 클럭 CK1, CK2의 주파수비는, 제 1 서브필드군의 전체적인 가중치 부여(길이)와 제 2 서브필드군의 전체적인 가중치 부여를 규정한다. 본 실시예에 있어서, 제 1 클럭 CK1의 주파수는, 제 2 클럭 CK2의 주파수의 8배로 설정되어 있다. 이 때문에, 후술하는 바와 같이, 제 1 서브필드군의 전체적인 가중치 부여를 "1”이라고 하면, 제 2 서브필드군의 전체적인 가중치 부여는 그보다 큰 "8”이 된다.

클럭 선택 회로(180)는, 제 1 선택 신호 SEL1에 근거하여, 2 개의 클럭 CK1, CK2 중 어느 하나를 선택하고, 이것을 베이스 클럭 CK3으로서 계조 신호 생성 회로(160)에 출력한다. 구체적으로는, 선택 신호 SEL1가 H 레벨일 경우에는, 베이스 클럭 CK3으로서 주파수가 높은 제 1 클럭 CK1이 선택된다. 한편, 선택 신호 SEL1가 L 레벨일 경우에는, 베이스 클럭 CK3으로서 제 1 클럭 CK1보다도 주파수가 낮은 제 2 클럭 CK2가 선택된다.

제 1 선택 신호 SEL1의 레벨 상태는 동작 모드에 따라 상이하다. 모드 신호 MODE에 의해서 제 1 동작 모드가 지시되어 있는 경우, 제 1 선택 신호 SEL1는, 1 프레임에서의 전반의 기간 t1 만큼 H 레벨로 설정된 후, L 레벨로 전환되어, 이 L레벨이 기간 t2 만큼 유지된다. 따라서, 도 5에 도시하는 바와 같이 베이스 클럭 CK3은, 전반의 기간 t1에서는 고주파인 제 1 클럭 CK1에 상당하고, 후반의 기간 t2에서는 저주파인 제 2 클럭 CK2에 상당하는 것으로 된다. 이에 반해, 제 2 동작 모드가 지시되어 있는 경우, 제 1 선택 신호 SEL1는 L 레벨로 그대로 유지된다. 따라서, 이 경우에는, 베이스 클럭 CK3은 저주파인 제 2 클럭 CK2에 상당한다.

계조 신호 생성 회로(160)는, 베이스 클럭 CK3에 근거하여, 각 서브필드 SF(및 이들의 기간)을 규정하는 3 개의 계조 신호 P0∼P2를 생성한다. 이 생성 회로(160)는, 베이스 클럭 CK3의 상승을 카운트하는 카운터를 내장하고 있다. 이 내부 카운터는, 제 1 선택 신호 SEL1가 H 레벨일 경우에는 3 비트의 카운트 값을 순차적으로 감소시키고, L 레벨일 경우에는 카운트 값을 순차적으로 증가시킨다. 카운터에 의한 카운트 값은, 리세트 신호 CL로부터의 지시에 따라서 리세트된다. 3 비트의 카운트 값은, 계조 신호 P0∼P2의 출력 레벨(P2 P1 P0)에 대응되고, 이들의 계조 신호 P0∼P2에 의해서, 개개의 서브필드 SF의 기간이 지정된다. 예컨대, 현재의 카운트 값이 "100"일 경우, 이 값은 계조 신호(P2 P1 P0)의 "HLL(= 100)”에 대응된다. 이 출력 레벨에 상당하는 서브필드 SF는, 제 1 서브필드군에서는 서브필드 SF5, 제 2 서브필드군에서는 서브필드 SF13으로 된다(도 5 참조).

이어서, 도 9를 참조하면서, 제 1 동작 모드에 있어서의 서브필드 구동의 개요에 대하여 설명한다. 제 1 동작 모드에서는, 64 계조 표시를 하도록, 1 화상의 표시 단위인 1 프레임(1F)이 16 개의 서브필드 SF로 분할되어 있다. 전반의 서브필드 SF1∼SF8를「제 1 서브필드군」이라고 하고, 후반의 서브필드 SF9∼SF16를「제 2 서브필드군」이라고 한다. 또, 서브필드 SF의 분할수는, 계조수에 따라 적절하게 설정되어야 하기 때문에, 당연히 본 발명은 이 분할수에 한정되는 것이 아니다.

표시해야 할 계조와의 관계에 있어서, 등간격의 각 서브필드 SF1∼SF9는, 계조 "1”의 가중치 부여를 하는 길이(표시 기간)로 설정되어 있다. 각각의 서브필드 SF1∼SF9의 가중치 부여는 실질적으로 동일하면 좋고, 액정의 특성에 따라서, 예컨대 20% 정도의 범위 내에서 적절하게 조정하더라도 좋다 (예컨대, 1:1.1:…:0.9). 또한, 등간격의 각 서브필드 SF10∼SF16는, 서브필드 SF1∼SF9의 길이보다도 크고, 계조 "8”의 가중치 부여를 인가하는 길이로 설정되어 있다. 각각의 서브필드 SF10∼SF16의 가중치 부여는, 실질적으로 동일하면 좋고, 액정의 특성에 따라서, 예컨대 20% 정도의 범위 내에서 적절하게 조정하더라도 좋다 (예컨대, 8:8.1:…:7.9). 또, 전반과 후반의 서브필드의 가중치 부여를 예컨대 1:8.1로 설정하는 것과 같이, 액정의 특성에 따라 가중치 부여를 조정하는 경우도 있다. 서브필드 SF2∼SF8에 있어서의 화소(110)의 표시 상태의 온/오프 상태는, 하위 3 비트의 계조 데이터 D0∼D2에 의해서 결정된다. 서브필드 SF10∼SF16에 있어서의 화소(110)의 표시 상태의 온/오프 상태는, 상위 3 비트의 계조 데이터 D3∼D5에 의해서 결정된다. 또한, 서브필드 SF1, SF9에서는, 계조 데이터 D0∼D5에 관계없이, 소정의 전위(예컨대 온 전압)를 화소(110)에 인가하고, 화소(110)의 표시 상태를 소정의 상태(온 상태)로 설정한다. 이러한 서브필드 SF1, SF9를 마련하는 이유는, 액정 등의 전기광학재료에 대한 전압-투과율 특성(또는 전압- 반사율 특성)에 있어서, 투과율(또는 반사율)이 상승하기 시작하는 임계값 전압 Vth를 부여하기 위해서이다. 또, 콘트라스트 특성의 개선을 도모한다고 하는 관점에서 보면, 계조 "0”인 경우만은, 서브필드 SF1, SF9를 오프 상태로 설정하고, 1 프레임 전체를 오프 상태로 설정해도 된다. 혹은, 서브필드 SF1를 오프, 서브필드 SF9를 온으로 해도 좋다.

화소(110)의 표시 계조는, 기본적으로, 화소(110)의 표시 상태를 온 상태로 설정하는 서브필드 SF의 조합에 따른 실효 전압에 의해 결정되지만, 이 조합은, 계조 데이터 D0∼D5에 의해 일의적으로 특정된다. 이하, 어떤 계조 표시를 할 때에, 화소(110)의 표시 상태를 온 상태로 설정, 즉, 화소(110)를 구동하는 전압을 인가하는 서브필드 SF를「온·서브필드 SFon」으로 한다. 또한, 화소(110)의 표시 상태를 오프 상태로 설정, 즉, 화소(110)를 구동시키지 않는 전압을 인가하는 서브필드 SF를「오프·서브필드 SFoff」로 한다.

구체적으로는, 하위 3 비트의 계조 데이터 D0∼D2에 의해서, 제 1 서브필드군을 구성하는 각 서브필드 SF2∼SF8의 온 상태 또는 오프 상태가 결정된다. 예컨대, 도 9에 있어서, 하위 3 비트(D2 D1 D0)가 "001”일 경우에는, 서브필드 SF8이 온 상태로 되고, "010”의 경우에는, 서브필드 S7, S8이 온 상태가 된다. 제 1 서브필드군에 대해서는, 기본적으로, 하위 비트열(D2 D1 D0)이 나타내는 값의 증가에 따라, 제 2 서브필드군에 가까운 것부터 순서대로, 온·서브필드 SFon을 설정해 나간다. 한편, 상위 3 비트의 데이터 D3∼D5에 의해서, 제 2 서브필드군을 구성하는 각 서브필드 SF10∼SF16의 온/오프 상태가 결정된다. 예컨대, 상위 3 비트(D5 D4D3)가 "000”일 경우에는, 서브필드 SF10∼SF16이 모두 오프 상태가 되고, "111”일 경우에는, 서브필드 SF10∼SF16가 모두 온 상태가 된다. 제 2 서브필드군에 대해서는, 기본적으로, 상위 비트열(D5 D3 D3)이 나타내는 값의 증가에 따라, 제 1 서브필드군에 가까운 것부터 순서대로, 온·서브필드 SFon을 설정해 나간다.

본 서브필드 구동의 특징 중 하나는, 소정의 기간(본 실시예에서는 1 프레임)에 있어서, 화소(110)에 계조 데이터를 2 회 기록하고, 2 회의 서브필드 구동을 연속적으로 실행하는 점에 있다. 구체적으로는, 우선, 서브필드 SF1에서 화소(110)에 하위 3 비트의 데이터 D0∼D2를 기록한 뒤, 서브필드군 SF2∼SF8을 대상으로 하는 화소(110)의 구동을 한다. 이어서, 서브필드 SF9에서 화소(110)에 상위 3 비트의 데이터 D3∼D5를 기록한 뒤, 서브필드 SF10∼SF16를 대상으로 한 화소(110)의 구동을 한다. 기본적으로, 액정 등에 작용하는 실효 전압은, 1 프레임에서 차지하는 온·서브필드 SFon의 누적 길이(표시 기간)에 의존하기 때문에, 이 길이가 증대할수록 계조가 커진다(노멀리 블랙 모드(normally black mode)의 경우). 본 실시예에서는, 1 프레임의 전반의 기간 t1에서, 하위 3 비트의 데이터 D0∼D2에 근거하여, 가중치 "1”의 서브필드 SF2∼SF8의 온/오프 상태가 설정된다. 그리고, 그 후 반의 기간 t2에 있어서, 상위 3 비트의 데이터 D3∼D5에 근거하여, 가중치 "8”의 서브필드 SF10∼SF16의 온/오프 상태가 설정된다. 이로써, 1 프레임 전체의 기간(t1+t2)에 있어서, 6 비트의 계조 데이터 D0∼D5에 의한 64 계조 표시가 가능하게 된다.

또한, 본 서브필드 구동의 별도의 특징은, 온·서브필드 SFon을 연속적으로설정하는 것에 의해, 표시 계조의 어긋남을 억제하여, 표시 품질의 향상을 도모하는 점에 있다. 화소(110)의 표시 계조는, 이상적으로는, 듀티비에 의해서 결정되지만, 온·서브필드 SFon의 연속성의 영향도 받는다. 즉, 듀티비가 동일하다고 해도, 화소의 표시 상태를 온 상태로 설정하는 서브필드가 1 프레임 내에서 연속적으로 되는 경우와, 이들이 단속적으로 되는 경우에 있어서는, 실제의 표시 계조에 어긋남이 발생한다. 이 때문에, 계조 데이터에 따라서, 이러한 서브필드의 조합이 연속하는 경우와 단속하는 경우의 양쪽이 나타나는 서브필드 구동에서는, 특히 다계조화하는 경우에, 고품질 표시가 곤란하게 된다고 하는 문제가 있다. 그래서, 본 서브필드 구동에서는, 도 9에 도시하는 바와 같이 기본적으로 모든 계조에 있어서 1 프레임 내에서 온·서브필드 SFon가 연속적으로 되도록, 온·서브필드 SFon을 조합시킨다. 이로써, 온·서브필드 SFon의 연속 또는 단속의 차이에 기인한 계조어긋남을 방지한다.

이어서, 화소(110)의 구체적인 구성에 대하여 설명한다. 도 2는, 본 실시예에 따른 메모리 내장형의 화소(110)의 구성을 나타내는 회로도이다. 화상의 최소 구성 단위인 화소(110)는, 메모리(131), 펄스폭 제어 회로(132), 및 전기광학 소자인 액정(137)으로 구성되어 있다. 메모리(131)는, 3 비트 데이터를 기억하기 위한, 각각이 1 비트의 기억 용량을 갖는 3 개의 메모리 셀(131a∼131c)로 구성되어 있다. 각각의 메모리 셀(131)은, 데이터선(114)을 거쳐서 공급된 데이터 신호 d("d"는 데이터 신호 d1, d2, d3,…, dn 중 어느 하나를 가리킨다)의 "1” 또는 "0”을 기억한다. 또, 도 1에 도시된 1 개의 데이터선(114)은, 3 계통의데이터선(114)으로 구성되어 있고, 데이터 신호 d로서, 상기 3 비트 데이터가 각각 공급된다. 또한, 도 3에 도시하는 바와 같이, 1 계통의 데이터선(114)은 2 개의 데이터선(114a, 114b)를 갖는다. 한쪽의 데이터선(114a)에는, 데이터 신호 d가 공급되고, 다른쪽의 데이터선(114b)에는, 데이터 신호 d의 레벨을 반전시킨 반전 데이터 신호 /d가 공급된다. 펄스폭 제어 회로(132)는, 디코더(138), 인버터(133) 및 한 쌍의 트랜스미션 게이트(134a, 134b)로 구성되어 있다. 이 펄스폭 제어 회로(132)는, 계조 신호 P0∼P2에 근거하여, 계조 데이터 D0∼D5에 따른 시간 밀도를 갖는 펄스 신호 PW를 생성한다.

도 3은, 하나의 메모리 셀(131)의 회로도이다. 이 메모리 셀(131)은, 한 쌍의 인버터(1301,1302)와, 한 쌍의 트랜지스터(1303,1304)를 갖는 스태틱 메모리(SRAM)구성으로 되어 있다. 인버터(1301,1302)는, 한쪽의 출력단이 다른쪽의 입력단에 접속된 플립플롭 구성을 갖고, 1 비트의 데이터를 기억한다. 스위칭 소자로서 기능하는 트랜지스터(1303,1304)는, 데이터 기록 시 또는 데이터 판독 시에 온 상태로 되는 N 채널 트랜지스터이다. 한쪽 트랜지스터(1303)의 드레인은, 인버터(1301)의 입력과 인버터(1302)의 출력이 공급되는 단자(Q 출력)에 접속되어 있고, 그 소스(D 입력)는, 데이터선(114a)에 접속되어 있다. 또한, 다른쪽 트랜지스터(1304)의 드레인은, 인버터(1301)의 출력과 인버터(1302)의 입력이 공급되는 단자(/Q 출력)에 접속되어 있고, 그 소스(/D 입력)는, 데이터선(114b)에 접속되어 있다. 그리고, 이들 트랜지스터(1303,1304)의 게이트(G 입력)는, 주사선(112)에 공통 접속되어 있다.

이러한 구성에 있어서, 주사선(112)의 주사 신호 G("G”는, 주사 신호 G1, G2, G3,…, Gm 중 어느 하나를 가리킨다)가 H 레벨의 경우, 트랜지스터(1303,1304)가 모두 온 상태로 된다. 이로써, 데이터선(114a(114b))으로부터 공급된 데이터 신호 d(/d)가, 한 쌍의 인버터(1301,1302)로 구성된 메모리 소자에 기억된다. 기억된 데이터 신호 d는, 주사 신호 G가 L 레벨로 되고, 트랜지스터(1303,1304)가 모두 오프 상태가 된 후에도 유지된다. 이러한 주사 신호 G에 의한 제어 하에 있어서, 메모리 셀(110a)에 기억된 1 비트의 데이터 신호 d는, 필요에 따라 재기록된다.

도 2에 있어서, 펄스폭 제어 회로(132)의 일부를 구성하는 디코더(138)에는, 각각의 메모리 셀(131a∼131c)로부터의 3 비트분의 Q 출력과, 계조 신호 생성 회로(160)로부터 출력된 계조 신호 P0∼P2가 입력된다. 디코더(138)는, 이들을 입력으로 한 논리 연산을 하고, 그 연산 결과로서 펄스 신호 PW를 출력한다. 펄스 신호 PW는, 1 프레임 내에서, 메모리 셀(131a∼131c)에 기록된 계조 데이터 D0∼D2에 따른 듀티비(시간밀도)를 갖는 신호이다. 도 4는, 3 비트 데이터 (D0∼D2 또는 D3∼D5)와 계조 신호 P0∼P2의 입력에 대하여, 디코더(138)로부터 출력되는 펄스 신호 PW의 진리값표이다. 예컨대, 3 비트 데이터가 "011”이고, 계조 신호가 "101(HLH)"인 경우, 펄스 신호 PW는 "0", 즉 L 레벨로 된다.

디코더(138)의 후단에 마련된 한 쌍의 트랜스미션 게이트(134a, 134b)의 출력단은, 화소 전극(135)에 접속되어 있다. 이 화소 전극(135)과 대향 전극(136)과의 사이에는, 액정(137)이 유지되어 액정층이 형성되어 있다.

대향 전극(136)은, 소자 기판에 형성된 화소 전극(135)과 대향하도록 대향 기판에 일면으로 형성되는 투명 전극이다. 상술한 바와 같이, 이 대향 전극(136)에는 구동 전압 LCOM이 공급된다.

디코더(138)로부터 출력된 펄스 신호 PW는, 한쪽의 트랜스미션 게이트(134a)의 일부를 구성하는 P 채널 트랜지스터의 게이트와, 다른쪽의 트랜스미션 게이트(134b)의 일부를 구성하는 N 채널 트랜지스터의 게이트로 공급된다. 또한, 이 펄스 신호 PW는, 인버터(133)에 의해서 레벨 반전된 뒤, 한쪽의 트랜스미션 게이트(134a)에 있어서의 N 채널 트랜지스터의 게이트와, 다른쪽의 트랜스미션 게이트(134b)에 있어서의 P 채널 트랜지스터의 게이트로 공급된다. 각각의 트랜스미션 게이트(134a, 134b)는, P 채널 트랜지스터에 L 레벨의 게이트 신호가 인가되고, 또한, N 채널 트랜지스터에 H 레벨의 게이트 신호가 인가된 경우에, 온 상태로 된다. 따라서, 한 쌍의 트랜스미션 게이트(134a, 134b)는, 펄스 신호 PW의 레벨에 따라서 어느 하나가 택일적으로 온 상태로 된다. 또한, 한쪽의 트랜스미션 게이트(134a)의 입력단에는 오프 전압 Voff가 공급되어 있고, 다른쪽 트랜스미션 게이트(134b)의 입력단에는 온 전압 Von이 공급되어 있다.

제 1 동작 모드

제 1 동작 모드에서는, 1 프레임에서 2 회의 데이터 기록이 행해지고, 제 1 서브필드군을 대상으로 한 화소(110)의 구동과, 제 2 서브필드군을 대상으로 한 화소(110)의 구동이 1 프레임에서 연속적으로 행하여진다. 전자(前者)의 구동을 하는경우, 도 6(a)에 도시하는 바와 같이 최초의 서브필드 SF1에서, 모든 화소(110) 내의 메모리 셀(131a∼131c)로 하위 3 비트의 계조 데이터 D0∼D2가 기록된다. 구체적으로는, 주사선 구동 회로(130)는 서브필드 SF1에 있어서 주사선(112)을 1 개씩 선택해나가는 선순차적 주사를 행한다.

데이터선 구동 회로(140)는, 주사선 구동 회로(130)와 협력하여, 임의의 소정 주사선(112)이 선택되어 있는 동안에, 선택된 주사선(112)에 대응하는 화소행에 대하여, 1 화소행분의 계조 데이터 D0∼D2를 데이터선(114)을 거쳐서 공급한다. 기록 대상으로 되는 1 행분의 화소(110)에 대해서는, 주사선(112)의 선택에 의해서 메모리 셀(131a∼131c)의 G 입력이 H 레벨로 되어 있다. 따라서, 선택된 주사선(112)과 데이터선(114)과의 각 교차에 대응하는 기록 대상으로 되는 화소(110)에 대해서, 각 메모리 셀(131a∼131c)에 계조 데이터 D0∼D2가 기록된다. 메모리 셀(131a∼131c)에 기록된 계조 데이터 D0∼D2는, 주사선(112)의 선택 종료 후에도 유지된다. 상술한 바와 같이, 데이터 기록이 행하여지는 최초의 서브필드 SF1는 반드시 온 상태가 되지만, 이에 계속되는 서브필드 SF2∼SF8의 온/오프 상태는, 메모리 셀(131a∼131c)에 기록된 계조 데이터 D0∼D2에 의해서 결정된다.

이에 비하여, 후자(後者)의 구동을 하는 경우, 최초의 서브필드 SF9에서, 모든 화소(110) 내의 메모리 셀(131a∼131c)에, 상위 3 비트의 계조 데이터 D3∼D5가 기록된다. 즉, 도 6(a)에 도시된 바와 같이, 주사선 구동 회로(130)는, 최초의 서브필드 SF9에서, 상술한 선순차적 주사를 행하고, 또한, 데이터선 구동 회로(140)는, 주사선 구동 회로(130)와 협력하여, 선택된 주사선(112)에 대응하는 화소행에대하여, 1 화소행분의 계조 데이터 D 3∼D5를 공급한다. 데이터선(114)을 거쳐서 공급된 계조 데이터 D3∼D5는, 각 메모리 셀(131a∼131c)에 기록되고, 주사선(112)의 선택 종료 후에도 유지된다. 이로써, 메모리 셀(131a∼131c)의 기억 내용은, 하위 3 비트의 계조 데이터 D0∼D2에서 상위 3 비트의 계조 데이터 D3∼D5로 재기록된다. 이러한 데이터 기록이 행하여지는 최초의 서브필드 SF9는 반드시 온 상태가 되지만, 계속되는 서브필드 SF10∼SF16의 온/오프 상태는, 메모리 셀(131a∼131c)에 기록된 계조 데이터 D3∼D5에 의해서 결정된다.

메모리 셀(131a∼131c)로 구성된 메모리(131)에 3 비트 데이터(D0∼D2 또는 D3∼D5)가 기억되면, 펄스폭 제어 회로(132)는, 기억된 3 비트 데이터와, 계조 신호 P0∼P2에 따라서, 시간 밀도를 규정하는 펄스 신호 PW를 H 레벨 또는 L 레벨로 설정한다. 이 펄스 신호 PW가 H 레벨이 되는 기간(온·서브필드 SFon)에서는, 트랜스미션 게이트(134b)가 온 상태가 되기 때문에, 화소 전극(135)에는 온 전압 Von이 인가된다. 이 화소 전극(135)과 대향하는 대향 전극(136)에는 온 전압 Von과는 역상의 구동 전압 LCOM이 인가되어 있기 때문에, 액정(137)의 인가 전압 VLCD는, 화소(110)의 표시 상태를 온 상태로 하는 전압이 된다. 이에 비해, 펄스 신호 PW가 L 레벨이 되는 기간(오프·서브필드 SFoff)에서는, 트랜스미션 게이트(134a)가 온 상태가 되기 때문에, 화소 전극(135)에는 오프 전압 Voff가 인가된다. 대향 전극(136)에는 오프 전압 Voff와는 동상의 구동 전압 LCOM이 인가되어 있기 때문에, 액정(137)의 인가 전압 VLCD는, 화소(110)의 표시 상태를 오프 상태로 하는 전압이 된다. 이와 같이, 화소(110)의 구동은 펄스 신호 PW의 시간 밀도로 화소전극(135)에 전압을 인가함으로써 행하여진다.

도 4의 진리값표에 도시하는 바와 같이, 메모리(131)에 기억되어 있는 3 비트 데이터가 "000”일 경우, 계조 신호(P0 P1 P2) = "000”만이 PW = "1"로 된다. 따라서, 이 계조 신호 "000”에 대응하는 서브필드 SF1(또는 SF9)이 온·서브필드 SFon로 되고, 그 이외에는 오프·서브필드 SFoff가 된다. 이어서, 3 비트 데이터가 "001”일 경우, 계조 신호(P0 P1 P2)= "000”, "100”에 있어서, PW= "1”로 된다. 따라서, 이들에 대응하는 서브필드 SF1, SF8(또는 SF9∼SF10)만이 온·서브필드 SFon로 된다. 또한, 3 비트 데이터가 "010”일 경우, 계조 신호(P0 P1 P2)= "000”, "010”, "100”에 있어서 PW= "1”로 된다. 따라서, 이들에 대응하는 서브필드 SF1, SF7∼SF8(또는 SF9∼SF11)만이 온·서브필드 SFon로 된다. 그 이후의 계조 데이터에 대해서도 마찬가지이며, 메모리(131)에 기억된 3 비트 데이터에 따라서, 펄스 신호 PW가 H 레벨로 되는 온·서브필드 SFon 또는 펄스 신호 PW가 L 레벨이 되는 오프·서브필드 SFoff가 결정된다.

제 1 동작 모드에서의 64 계조 표시는, 1 프레임에서, 메모리(131)로 3 비트 데이터를 2 회 기록하는 것에 의해 실현된다. 예컨대, 6 비트의 계조 데이터 D0∼D5가 "010011”일 경우(계조 = 19), 전반에 있어서, 하위 3 비트(D2 D1 D0) = "011”이 메모리(131)에 기록된다. 이로써, 서브필드 SF1에 부가하여, "011”에 대응하는 서브필드 SF6∼SF8가 온·서브필드 SFon으로 설정된다. 계속되는 후반에 있어서, 상위3 비트(D5 D4 D3) = "010”이 메모리(131)에 기록된다. 이로써, 서브필드 SF9에 부가하여, "010”에 대응하는 서브필드 SF10∼SF11가 온·서브필드SFon으로 설정된다. 그 결과, 1 프레임 내에서 화소(110)의 표시 상태가 온이 되는 기간은, 서브필드 SF1, SF6∼11의 합계 기간에 상당하며, 계조 "19”가 표시된다.

제 2 동작 모드

제 2 동작 모드에서는, 도 10에 도시하는 바와 같이 제 2 서브필드군을 대상으로 하는 서브필드 구동만이 계속된다. 상술한 바와 같이, 모드 신호 MODE에 의해서 제 2 동작 모드가 지시되어 있는 경우, 제 1 선택 신호 SEL1는 L 레벨이며, 제 2 선택 신호 SEL2는 H 레벨이 된다. 따라서, 계조 데이터로서 상위 3 비트 D3∼D5 만을 이용하고, 또한, 제 2 서브필드군만이 반복되는, 8 계조 표시용의 서브필드 구동이 행하여진다.

제 1 동작 모드와 마찬가지로, 제 2 동작 모드에서는, 최초의 서브필드 SF9에서, 모든 화소(110) 내의 메모리(131)에 상위 3 비트의 계조 데이터 D3∼D5가 기록된다. 이 데이터 기록이 행하여지는 최초의 서브필드 SF9는 반드시 온 상태가 되지만, 계속되는 서브필드 SF10∼SF16의 온/오프 상태는 메모리(131)에 기록된 계조 데이터 D3∼D5에 의해서 결정된다. 정지 화상을 표시하는 경우, 메모리(131)에 계조 데이터 D3∼D5를 일단 기록해 버리면, 화소(110)의 표시 계조를 바꿀 필요성이 발생하지 않는한, 데이터의 재기록을 실행할 필요는 없다. 따라서, 2 번째 이후의 서브필드 SF9에서는, 선순차적 주사에 의한 데이터 기록을 실행하지 않고, 메모리(131)로부터 판독된 3 비트 데이터만을 이용하여, 2 번째 이후의 서브필드 구동을 해도 된다.

이로써, 서브필드 SF9 마다 데이터 기록을 반복하는 방법에 비해, 제 2 동작 모드의 실행 시에서 소비 전력을 저감할 수 있다. 단, 먼저 기록한 계조 데이터 D3∼D5와 마찬가지의 데이터를, 서브필드 SF9마다 메모리(131)에 반복하여 기록하는 것도 당연히 가능하다.

또, 제 2 동작 모드에 있어서, 상술한 제 2 서브필드군만의 구동 대신에, 제 1 서브필드군만의 구동을 해도 된다. 이 경우에는, 제 1 선택 신호 SEL1를 H 레벨, 제 2 선택 신호 SEL2를 L 레벨로 설정한 뒤에, 하위 3 비트의 데이터 D0∼D2만을 이용하여, 화소(110)를 구동한다. 또한, 제 1 및 제 2 서브필드군의 양쪽을 이용한 구동을 하는 것도 가능하다. 이 경우, 서브필드군의 설정 자체는, 제 1 동작 모드와 마찬가지로 되지만, 3 비트의 계조 데이터만을 이용하는 것에 의해 저계조 표시가 가능해진다.

이와 같이, 본 실시예에서는, 계조 데이터 D0∼D5의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 이 기록단위로 되는 데이터 D0∼D2(또는 D3∼D5)를, 메모리(131)에 1 프레임 내에서 2 회 기록한다. 그리고, 기록단위로 되는 데이터 D0∼D2(또는 D3∼D5)에 근거한 서브필드 구동을, 1 프레임 내에서 2 회 실행한다. 이로써, 1 프레임마다 한 번의 데이터 기록 밖에 실행하지 않는 경우에 비해, 메모리(131)의 기억 용량의 증대를 초래하는 일없이, 한층 더 다계조 표시를 할 수 있게 된다. 또, 상술한 실시예에서는, 1 프레임에서의 계조 데이터의 기록 회수를 2 회로 하여, 서브필드 구동을 2 회 실행하는 예에 대하여 설명했다. 그러나, 1 프레임에서, 3 회 이상 데이터를 기록하여, 서브필드 구동을 3 회 이상 실행하는 것도 가능하다. 이 경우에는, 상술한 제 1 및 제 2 서브필드군에 부가하여, 제 3 이후의 서브필드군이 부가된다. 예컨대, 64 계조 표시를 (D0,D1)과, (D2, D3)과, (D4, D5)의 3회 기록으로 달성하거나, 혹은, 512 계조 표시를 (D0∼D2)와, (D3∼D5)와, (D6∼D8)의 3회 기록으로 달성하는 것과 같이 할 수 있다.

또한, 본 실시예에서는, 전환 가능한 모드로서, 제 1 동작 모드와 제 2 동작 모드를 설정하고, 이들을 표시 내용의 특성에 따라 적절히 전환한다. 예컨대, 다계조의 동화상을 표시하는 경우에는 제 1 동작 모드를 선택하고, 캐랙터와 같은 저계조의 정지 화상을 표시하는 경우에는, 표시 계조수보다도 저소비 전력화를 우선으로 하여, 제 2 동작 모드를 선택한다. 이로써, 표시 내용에 적합한 표시 제어를 할 수 있어, 표시 품질의 향상과 저소비 전력화의 양립을 도모할 수 있다.

또한, 본 실시예에 따른 서브필드 구동에 의하면, 표시 품질의 향상을 도모할 수 있다고 하는 효과가 있다. 왜냐하면, 1 프레임을 구성하는 제 1 서브필드군과 제 2 서브필드군에서, 기본적으로, 온·서브필드 SFon이 연속하도록 서브필드의 조합을 설정하고 있기 때문이다. 이로써, 온·서브필드 SFon의 연속 또는 단속의 차이에서 기인한 계조 어긋남을 막을 수 있기 때문에, 표시 품질을 한층 더 향상시킬 수 있다.

또, 상술한 실시예에서는, 도 6(a)에 도시된 바와 같이, 서브필드 SF2∼SF8(또는 서브필드 SF10∼SF16)의 온/오프 설정에 앞서서, 서브필드 SF1(또는 SF9)에서 계조 데이터 D0∼D2(또는 D3∼D5)의 기록을 실행하는 예에 대하여 설명했다. 그러나, 본 발명은 이것에 한정되는 것이 아니라, 동도면 (b)에 도시하는 바와 같이 계조 데이터 D0∼D2(또는 D3∼D5)의 기록과, 서브필드 SF2∼SF8(또는 SF10∼SF16)의 온/오프 설정을 병행하여 실행하는 것도 가능하다. 즉, 메모리(131)에 대한 데이터의 기록을, 서브필드군을 구성하는 복수의 서브필드에 걸쳐 실행해도 된다.

이 경우, 동일 타이밍의 계조 신호 P2 P1 P0로, 서브필드 구동과 데이터 기록을 병행하여 실행하는 것은 할 수 없다. 이것을 실현하기 위해서는, 계조 신호 생성 회로(160)에, 예컨대, 도 7에 나타내는 계조 신호 시프트 회로(161)를 마련할 필요가 있다. 이 시프트 회로(161)는, 주사선(112)의 선택 기간에 따라서, 천이 타이밍을 어긋나게 한 m 개의 시프트 계조 신호 P(0∼2)1, P(0∼2)2,…, P(0∼2) m을 새롭게 생성하고, 이것을 각 주사선(112)에 대응하는 화소행에 공급한다. 즉, 개개의 주사선(112)의 선택과 동기한 서브필드 SF를, 주사선(112)마다 설정하는 것이다. 여기서, P(0∼2) m은, m 개째의 주사선(112)에 대응한 화소행에 대하여 공급되는 3 개의 시프트 계조 신호를 나타낸다.

이 계조 신호 시프트 회로(161)는, 베이스 계조 신호 P0이 입력되는 제 1 시프트 레지스터(161a)와, 베이스 계조 신호 P1이 입력되는 제 2 시프트 레지스터(161b)와, 베이스 계조 신호 P2가 입력되는 제 3 시프트 레지스터(161c)로 구성되어 있다. 이들 시프트 레지스터(161a∼161c)에는, 1 수평 주사 기간(1H)을 규정하는 클럭 신호 GCK가 입력된다.

도 8은, 시프트 계조 신호의 타이밍 차트이다. 제 1 시프트 레지스터(161a)는, 베이스 계조 신호 P0을 클럭 신호 GCK에 따라서 전송하고, 각각의 화소행에 대응하는 시프트 계조 신호 P01, P02,…, P0m을 생성한다.

그리고, 각각의 신호 P01, P02,…, P0m은, 대응하는 화소행에 대하여 출력된다. 제 2 시프트 레지스터(161b)는, 베이스 계조 신호 P1를 클럭 신호 GCK에 따라서 전송하고, 각각의 화소행에 대응하는 시프트 계조 신호 P11, P12,…, P1m을 생성한다. 각각의 신호 P11, P12,…, P1m은 대응하는 화소행에 대하여 출력된다. 제 3 시프트 레지스터(161c)는, 베이스 계조 신호 P2를 클럭 신호 GCK에 따라서 전송하고, 각각의 화소행에 대응하는 시프트 계조 신호 P21, P22,…, P2m을 생성한다. 각각의 신호 P21, P22,…, P 2m은, 대응하는 화소행에 대하여 출력된다. 이로써, 각각의 화소행에 있어서의 주사선(112)의 선택과, 그 화소행에 대한 서브필드 SF의 기간을 동기시킬수있기 때문에, 주사선(112)을 순차적으로 선택하고 있는 도중이라도, 화소(110)의 구동을 개시할 수 있게 된다.

또한, 상술한 실시예에서는, 구동 전압 LCOM과, 이와는 동상의 오프 전압 Voff와, 이와는 역상의 온 전압 Von을 이용하여, 액정을 교류 구동시키고 있다. 그러나, 액정의 교류 구동 방식은 이것에 한정되는 것이 아니라, 다른 방식을 이용해도 된다. 도 13은, 메모리 내장형의 화소(110)의 변형예를 나타내는 회로도이다. 또, 동도면에 있어서, 도 2와 같은 구성 요소에 대해서는, 동일한 부호를 부여하고 여기서의 설명을 생략한다. 화소(110)의 대향 전극(136)에 대해서는, 일정 전압 Vc(예컨대 0[V])를 인가한다. 또한, 화소 전극(135)에 대해서는, 메모리(131)에 기억된 데이터에 따라서, Vc 또는 V1(V2)을 택일적으로 인가한다. 여기서, 전압 V1은 전압 Vc에 비해 전압 VH 만큼 높은 전압이며, 전압 V2는 전압Vc에 비해 전압 VH 만큼 낮은 전압이다.

또한, 상술한 실시예에 따른 서브필드 구동에 있어서, 각 서브필드 SF의 가중치 부여의 설정이나 계조 데이터에 따른 조합하는 방법은 일례로서, 본 발명은 이것에 한정되는 것이 아니다. 예컨대, 제 1 서브필드군과 제 2 서브필드군의 가중치 부여를 동일하게 설정한 경우(등간격 서브필드 구동), 6 비트의 계조 데이터 D0∼D5로 16 계조 표시를 할 수 있다(제 1 동작 모드시). 또한, 예컨대, 각 서브필드 SF의 가중치를 2^k(k = 0, 1, 2, …)로 설정한 서브필드 구동에 대해서도 적용할 수 있다.

도 11은, 2^k의 가중치 설정부 서브필드 구동의 설명도이다(제 1 동작 모드 시). 또한, 도 12는, 도 11에 나타낸 서브필드 구동을 할 때에, 디코더(138)로부터 출력되는 펄스 신호 PW의 진리값 표이다. 상술한 실시예와 같이, 입력 계조 데이터는, D0∼D5의 6 비트로 구성되어 있다. 1 프레임은, 64 계조 표시를 가능하게 하기 위해, 6 개의 서브필드 SF1∼SF6로 분할되어 있다. 제 2 서브필드군 SF4∼SF6의 가중치 부여는, 제 1 서브필드군 SF1∼SF3의 가중치 부여의 8 배로 설정되어 있다. 또한, 각각의 서브필드 SF1∼SF3(또는 서브필드 SF4∼SF6)의 가중치 부여는, 4 : 1 : 2로 설정되어 있다.

하위 3 비트의 계조 데이터 D0∼D2에 의해서, 제 1 서브필드군 SF1∼SF3의 온 상태 또는 오프 상태가 결정된다. 예컨대, 하위 3 비트(D2 D1 D0)가 "001”일 경우에는, 서브필드 SF2가 온 상태로 되고, "010”일 경우에는, 서브필드 S3가 온상태로 된다. 한편, 상위 3 비트의 데이터 D3∼D5에 의해서, 제 2 서브필드군 SF4∼SF6의 온/오프 상태가 결정된다. 예컨대, 상위 3 비트(D5 D4 D3)가 "000”의 경우에는, 서브필드 SF4∼SF6이 모두 오프 상태로 되고, "111”일 경우에는, 서브필드 SF4∼SF6이 모두 온 상태로 된다. 상술한 실시예와 같이, 1 프레임에서, 6 비트의 계조 데이터 D0∼D5가 3 비트씩 2 회 기록되고, 2 회의 서브필드 구동이 연속적으로 행하여진다.

또한, 상술한 서브필드 구동에서는, 화소 전극(135)에 대하여, 2 값 전압(온 전압, 오프 전압)을 택일적으로 인가하는 것에 의해, 화소(110)를 2 개의 구동 상태(표시 상태가 온 상태 또는 오프 상태) 중 어느 하나에 설정하는 예에 대하여 설명했다. 그러나, 본 발명은 이것에 한정되는 것이 아니라, 화소 전극(135)에 대하여 3 개 이상의 전압(온 전압, 오프 전압, 중간 전압)을 인가하는 것에 의해, 화소(110)의 구동 상태를 3개 이상으로 설정해도 된다. 즉, 전압 계조 변조와 서브필드 구동을 병용한 구동 방법에 대해서도 본 발명은 적용 가능하다. 또한, 상술한 실시예에서는, 화소내 메모리로의 데이터 기록을 선순차적 주사로 실행하는 예에 대하여 설명했지만, 본 발명은 이것에 한정되는 것이 아니라, 예컨대 점순차적 주사나 랜덤 액세스(random access)에 의해서 실행하는 것도 가능하다.

또한, 상술한 실시예에서는, 전기광학 소자로서 액정(LC)을 이용한 예에 대하여 설명했다. 액정으로서는, 예컨대, TN(Twisted Nematic)형 외에, 180° 이상이 트위스트된 배향을 갖는 STN(Super Twisted Nematic)형, BTN(Bi-stable Twisted Nematic)형, 강유전형 등의 메모리성을 갖는 쌍안정형, 고분자 분산형, 게스트 호스트형 등을 포함해서, 주지한 것을 널리 이용할 수 있다. 또한, 본 발명은, 3 단자 스위칭 소자인 TFT(Thin Film Transistor) 이외에, 예컨대 TFD(Thin Film Diode)라고 하는 2 단자 스위칭 소자를 이용한 액티브 매트릭스형 패널에 대하여도 적용 가능하다. 그리고, 본 발명은, 스위칭 소자를 이용하지 않는 패시브 매트릭스(passive matrices)형 패널에 대해서도 적용 가능하다. 또한, 액정 이외의 전기광학재료, 예컨대, 일렉트로루미네슨스(electroluminescence)(EL), 디지털 마이크로 미러 장치(DMD), 또는, 플라즈마 발광이나 전자 방출에 의한 형광 등을 이용한 여러 가지 전기광학 소자에 대해서도 적용 가능하다.

제 2 실시예

예컨대, 전기광학 소자로서 유기 EL 소자를 이용하고, 또한, 화소로의 데이터 기록을 전류 프로그램 방식으로 행하는 것도 가능하다. 여기서, 「전류 프로그램 방식」이란, 데이터선에 대한 데이터 공급을 전류 베이스로 실행하는 방식을 말한다. 본 실시예에 따른 전기광학 장치의 구성도 기본적으로는 제 1 실시예와 마찬가지다.

도 14는, 본 실시예에 따른 유기 EL 소자를 이용한 전류 프로그램 방식의 화소(110)의 일례를 나타내는 등가 회로도이다. 하나의 화소(110)는, 유기 EL 소자 OLED, 3 개의 트랜지스터 T1, T2, T4 및 캐패시터 C로 구성되어 있다. 제 1 스위칭 트랜지스터 T1의 게이트는, 주사 신호 SEL이 공급된 주사선 Yn에 접속되고, 그 소스는, 데이터 전류 Idata가 공급된 데이터선 Xm에 접속되어 있다. 제 1 스위칭트랜지스터 T1의 드레인은, 제 2 스위칭 트랜지스터 T2의 소스와, 구동 트랜지스터 T4의 드레인과, 유기 EL 소자 OLED의 애노드(anode)에 공통 접속되어 있다. 제 2 스위칭 트랜지스터 T2의 게이트는, 제 1 스위칭 트랜지스터 T1와 같이, 주사 신호 SEL이 공급되는 주사선 Yn에 접속되어 있다. 제 2 스위칭 트랜지스터 T2의 드레인은, 캐패시터 C의 한쪽의 전극과, 구동 트랜지스터 T4의 게이트에 공통 접속되어 있다. 캐패시터 C의 다른쪽 전극 및 구동 트랜지스터 T4의 소스는, 전원 전압 Vdd로 설정된 제 1 전원선 L1에 공통 접속되어 있다. 한편, 유기 EL 소자 OLED의 캐소드(cathode)는 전압 Vss로 설정된 전원선 L2에 접속되어 있다.

도 14에 나타낸 화소(110)의 제어 프로세스는 아래와 같이 된다. 주사 신호 SEL이 H 레벨의 기간에서, 스위칭 트랜지스터 T1, T2가 모두 온으로 된다.

이로써, 데이터선 Xm과 구동 트랜지스터 T4의 드레인이 전기적으로 접속되고, 또한, 구동 트랜지스터 T4는, 자신의 게이트와 자신의 드레인이 전기적으로 접속된 다이오드 접속이 된다. 프로그래밍 트랜지스터로서의 기능도 감당하는 구동 트랜지스터 T4는, 데이터선 Xm으로부터 공급된 데이터 전류 Idata를 자신의 채널로 흘려서, 이 데이터 전류 Idata에 따른 게이트 전압 Vg을 자신의 게이트에 발생시킨다. 그 결과, 구동 트랜지스터 T4의 게이트에 접속된 캐패시터 C에는, 발생한 게이트 전압 Vg에 따른 전하가 축적되고, 데이터가 기록된다. 그 후, 주사 신호 SEL이 L 레벨로 하강하면, 스위칭 트랜지스터 T1, T2가 모두 오프로 된다. 이로써, 데이터선 Xm과 구동 트랜지스터 T4의 드레인이 전기적으로 차단된다. 그러나, 캐패시터 C의 축적 전하에 의해서, 구동 트랜지스터 T4의 게이트에는 게이트 전압 Vg상당 전압이 인가되기 때문에, 구동 트랜지스터 T4는, 게이트 전압 Vg에 따른 구동 전류를 계속해서 자신의 채널로 흘려보낸다. 그 결과, 이 구동 전류의 전류 경로 중에 마련된 유기 EL 소자 OLED는 구동 전류에 따른 휘도로 발광하여, 화소(110)의 계조 표시가 행하여진다.

이와 같이, 본 실시예에서는, 화소(110)가 유기 EL 소자 OLED를 포함하고, 또한, 전류 프로그램 방식에 의해서 화소(110)에 데이터가 기록되는 전기광학 장치에 있어서도, 상술한 각 실시예와 같은 효과를 얻을 수 있다.

또, 고품질 계조 표시가 가능한 표시부(100)(투사형, 반사형의 종류에 관계없음)를 갖는 전기광학 장치는, 예컨대, 프로젝터, 휴대 전화기, 휴대 단말, 모바일형 컴퓨터, 퍼스널 컴퓨터 등을 포함하는 여러 가지 전자기기에 실장 가능하다. 이들의 전자기기에 상술한 전기광학 장치를 실장하면, 전자기기의 상품 가치를 한 단계 더 높일 수 있고, 시장에서의 전자기기의 상품소구력 향상을 도모할 수 있다.

본 발명에서는, 1 프레임에서, 화소내 메모리에 계조 데이터를 복수회 기록하면서, 서브필드 구동을 복수회 실행한다. 이로써, 화소내 메모리의 기억 용량의 증대를 억제하면서, 한층 더 다계조의 표시를 할 수 있게 된다. 또한, 표시 계조수가 다른 동작 모드로서, 제 1 동작 모드와 제 2 동작 모드를 설정하고, 표시 내용에 따라 동작 모드를 적절히 변경한다. 이로써, 표시 내용에 적합한 계조 제어를 할 수 있기 때문에, 표시 품질의 향상과 저소비 전력화의 양립을 도모할 수 있다.

Claims

소정의 기간을 제 1 서브필드(subfield)군과 제 2 서브필드군으로 분할하고, 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를 구성하고, 상기 제 1 데이터와는 다른 제 2 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법에 있어서,

상기 제 1 데이터를, 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,

상기 제 1 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 1 계조 신호에 근거하여, 상기 메모리에 기록된 제 1 데이터를 판독하고, 또한, 해당 판독된 제 1 데이터에 따른 전압을 상기 화소에 대하여 인가하는 제 2 단계와,

상기 제 2 데이터를 상기 메모리에 기록하는 제 3 단계와,

상기 제 2 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 2 계조 신호에 근거하여, 상기 메모리에 기록된 제 2 데이터를 복수회 반복하여 판독하고, 또한, 해당 판독된 제 2 데이터에 따른 전압을 상기 화소에 대하여 복수회 반복하여 인가하는 제 4 단계를 갖는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 1 항에 있어서,

상기 제 2 단계는,

상기 메모리에 기록된 상기 제 1 데이터와, 상기 제 1 서브필드군을 구성하는 각 서브필드를 규정하는 계조 신호에 근거하여, 제 1 펄스 신호를 생성하는 단계와,

상기 제 1 펄스 신호의 시간 밀도로 상기 화소에 전압을 인가하는 단계를 갖고,

상기 제 4 단계는,

상기 메모리에 기록된 상기 제 2 데이터와, 상기 제 2 서브필드군을 구성하는 각 서브필드를 규정하는 계조 신호에 근거하여, 제 2 펄스 신호를 생성하는 단계와,

상기 제 2 펄스 신호의 시간 밀도로 상기 화소에 전압을 인가하는 단계를 갖는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 2 항에 있어서,

상기 제 1 펄스 신호는, 상기 제 1 데이터에 따른 시간 밀도를 갖고, 상기 제 2 펄스 신호는, 상기 제 2 데이터에 따른 시간 밀도를 갖는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 제 1 서브필드군의 전체적인 가중치 부여보다도, 상기 제 2 서브필드군의 전체적인 가중치 부여 쪽이 큰 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 4 항에 있어서,

상기 제 1 서브필드군을 구성하는 각각의 서브필드에 있어서의 상기 화소의 구동 상태는, 상기 계조 데이터 내의 하위 비트열에 따라 결정되며, 상기 제 2 서브필드군을 구성하는 각각의 서브필드에 있어서의 상기 화소의 구동 상태는, 상기 계조 데이터 내의 상위 비트열에 따라 결정되는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 5 항에 있어서,

상기 제 1 서브필드군 중, 상기 화소를 구동하는 서브필드는, 상기 하위 비트열이 나타내는 값의 증가에 따라, 상기 제 2 서브필드군에 가까운 서브필드로부터 순서대로 설정되며,

상기 제 2 서브필드군 중, 상기 화소를 구동하는 서브필드는, 상기 상위 비트열이 나타내는 값의 증가에 따라, 상기 제 1 서브필드군에 가까운 서브필드로부터 순서대로 설정되는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 제 1 단계에 있어서, 상기 메모리에 대한 상기 제 1 데이터의 기록은, 상기 제 1 서브필드군에 있어서의 최초의 서브필드에서 행해지며,

상기 제 3 단계에 있어서, 상기 메모리에 대한 상기 제 2 데이터의 기록은, 상기 제 2 서브필드군에 있어서의 최초의 서브필드에서 행해지는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 7 항에 있어서,

상기 최초의 서브필드에서는, 상기 메모리에 기록되는 상기 제 1 데이터 또는 상기 제 2 데이터에 관계없이, 상기 화소에 대하여 소정의 전압이 인가되는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 제 1 단계에 있어서, 상기 메모리에 대한 상기 제 1 데이터의 기록은, 상기 제 1 서브필드군을 구성하는 복수의 서브필드에 걸쳐 행해지며,

상기 제 3 단계에 있어서, 상기 메모리에 대한 상기 제 2 데이터의 기록은, 상기 제 2 서브필드군을 구성하는 복수의 서브필드에 걸쳐 행해지는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 1 항에 있어서,

상기 화소에 인가하는 전압은, 상기 화소의 표시 상태를 온 상태로 하는 온 전압과 상기 화소의 표시 상태를 오프 상태로 하는 오프 전압을 적어도 포함하는 것을 특징으로 하는

전기광학 장치의 구동 방법.
소정의 기간을 복수의 서브필드로 분할하여, 계조 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법에 있어서,

제 1 동작 모드에서는, 제 1 계조 데이터의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 해당 기록 단위로 되는 데이터를, 각각의 화소가 갖는 메모리에 상기 소정의 기간 내에서 복수회 기록하고, 또한, 상기 기록 단위로 되는 데이터의 각각에 근거한 서브필드 구동을, 상기 소정의 기간 내에서 복수회 실행하는 제 1 단계와,

상기 제 1 동작 모드보다도 표시 계조수가 적은 제 2 동작 모드에서는, 상기 제 1 계조 데이터보다도 비트수가 적은 제 2 계조 데이터를, 상기 메모리에 기록하고, 또한, 상기 제 2 계조 데이터에 근거한 서브필드 구동을 하는 제 2 단계를 갖고,

상기 서브필드 구동에서는, 상기 메모리에 기록된 데이터와, 각 서브필드를 규정하는 계조 신호에 대응하여 결정되는 시간밀도로, 상기 화소에 전압을 인가함으로써, 상기 화소의 구동이 행해지는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 11 항에 있어서,

상기 제 1 단계에 있어서, 상기 메모리에 대한 상기 제 1 계조 데이터의 기록은 상기 소정의 기간마다 행해지며,

상기 제 2 단계에 있어서, 상기 메모리에 대한 상기 제 2 계조 데이터의 기록은, 상기 화소의 표시 계조를 변경하는 경우에 행해지는 것을 특징으로 하는

전기광학 장치의 구동 방법.
제 12 항에 있어서,

상기 메모리에 대한 데이터의 기록은, 해당 데이터에 따라 상기 시간 밀도를 결정하는 일련의 서브필드군에 있어서의 최초의 서브필드에서 행해지는 것을 특징으로 하는

전기광학 장치의 구동 방법.
소정의 기간을 복수의 서브필드로 분할하고, 계조 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하는 전기광학 장치에 있어서,

복수의 주사선과 복수의 데이터선의 각 교차에 대응하여 마련된 복수의 화소를 갖는 표시부로서, 상기 화소의 각각이, 화소 전극과, 데이터를 기억하는 메모리와, 상기 메모리에 기억된 데이터에 따른 시간 밀도로 상기 화소 전극에 전압을 인가함으로써, 상기 화소를 구동하는 펄스폭 생성 회로를 갖는 표시부와,

상기 데이터의 기록 대상으로 되는 화소에 대응하는 상기 주사선을 선택하는 주사선 구동 회로와,

상기 주사선 구동 회로에 의해서 상기 주사선이 선택되고 있는 사이에, 상기 기록 대상으로 되는 화소에 대응하는 상기 데이터선을 거쳐서, 상기 기록 대상으로되는 화소가 갖는 상기 메모리에 데이터를 기록하는 데이터선 구동 회로를 가지며,

상기 데이터선 구동 회로는, 계조 데이터의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 해당 기록 단위로 되는 데이터를, 상기 소정의 기간 내에서 복수회, 상기 메모리에 기록하고,

상기 펄스폭 생성 회로는, 상기 소정의 기간 내에서, 상기 메모리에 기억된 상기 기록 단위로 되는 데이터마다, 상기 메모리에 기억된 데이터와, 각 서브필드를 규정하는 계조 신호에 근거하여, 상기 화소 전극에 전압을 인가하는 것에 의해, 상기 화소를 구동하는 것을 특징으로 하는

전기광학 장치.
제 14 항에 있어서,

상기 펄스폭 생성 회로는, 상기 메모리에 기억된 상기 기록 단위로 되는 데이터마다, 상기 메모리에 기록된 데이터와, 상기 계조 신호에 근거하여, 펄스 신호를 생성하고, 또한, 해당 펄스 신호의 시간 밀도로, 상기 화소 전극에 전압을 인가하는 것을 특징으로 하는

전기광학 장치.
제 14 항 또는 제 15 항에 있어서,

상기 메모리는, 적어도 하나의 메모리 셀을 갖고,

상기 메모리 셀은, 상기 주사선에 접속되며, 상기 주사선 구동 회로에 의해서 도통 상태가 제어되는 스위칭 소자와, 서로 한쪽의 출력이 다른 쪽의 입력으로 되어 있는 한 쌍의 인버터를 갖고,

상기 한 쌍의 인버터는, 상기 스위칭 소자가 온 상태의 경우, 상기 데이터선을 거쳐서 공급된 데이터가 기록되며, 상기 스위칭 소자가 오프 상태의 경우, 상기 기록된 데이터를 유지하는 것을 특징으로 하는

전기광학 장치.
제 14 항에 있어서,

상기 소정의 기간은, 제 1 서브필드군과 제 2 서브필드군을 포함하며,

상기 제 1 서브필드군을 구성하는 각 서브필드를 규정하는 제 1 계조 신호와, 상기 제 2 서브필드군을 구성하는 각 서브필드를 규정하는 제 2 계조 신호를 생성하는 계조 신호 생성 회로를 더 갖는 것을 특징으로 하는

전기광학 장치.
제 17 항에 있어서,

상기 제 1 서브필드군의 전체적인 가중치 부여보다도 상기 제 2 서브필드군의 전체적인 가중치 부여 쪽을 크게 설정하기 위해서, 상기 제 1 계조 신호의 주파수쪽이 상기 제 2 계조 신호의 주파수보다도 큰 것을 특징으로 하는

전기광학 장치.
제 17 항에 있어서,

상기 데이터선 구동 회로는, 상기 제 1 서브필드군에 의해서 상기 화소를 구동하는 경우, 상기 계조 데이터 내의 하위 비트열을 상기 메모리 셀에 기록하고, 상기 제 2 서브필드 구동에 의해서 상기 화소를 구동하는 경우, 상기 계조 데이터 내의 상위 비트열을 상기 메모리 셀에 기록하는 것을 특징으로 하는

전기광학 장치.
제 19 항에 있어서,

상기 펄스폭 생성 회로는, 상기 제 1 서브필드군 중, 상기 화소를 구동하는 서브필드를, 상기 하위 비트열이 나타내는 값의 증가에 따라, 상기 제 2 서브필드군에 가까운 서브필드로부터 순서대로 설정하고, 또한, 상기 제 2 서브필드군 중, 상기 화소를 구동하는 서브필드를, 상기 상위 비트열이 나타내는 값의 증가에 따라, 상기 제 1 서브필드군에 가까운 서브필드로부터 순서대로 설정하는 것을 특징으로 하는

전기광학 장치.
제 17 항에 있어서,

상기 주사선 구동 회로는, 상기 제 1 서브필드군에 있어서의 최초의 서브필드에서, 상기 주사선을 순차적으로 선택하고, 또한, 상기 제 2 서브필드군에 있어서의 최초의 서브필드에서, 상기 주사선을 순차적으로 선택하며,

상기 데이터선 구동 회로는, 상기 주사선 구동 회로와 협동하여, 상기 메모리로의 데이터 기록을 실행하는 것을 특징으로 하는

전기광학 장치.
제 21 항에 있어서,

상기 펄스폭 생성 회로는, 상기 최초의 서브필드에서는, 상기 메모리에 기록된 데이터에 관계없이, 상기 화소 전극에 대하여 소정의 전압을 인가하는 것을 특징으로 하는

전기광학 장치.
제 17 항에 있어서,

상기 주사선 구동 회로는, 상기 제 1 서브필드군에 있어서의 복수의 서브필드에 걸쳐 상기 주사선을 순차적으로 선택하고, 또한, 상기 제 2 서브필드군에 있어서의 복수의 서브필드에 걸쳐 상기 주사선을 순차적으로 선택하며,

상기 데이터선 구동 회로는, 상기 주사선 구동 회로와 협동하여, 상기 메모리로의 데이터 기록을 실행하는 것을 특징으로 하는

전기광학 장치.
제 23 항에 있어서,

상기 계조 신호 생성 회로는, 상기 주사선의 각각의 선택 기간에 따라서, 상기 계조 신호의 천이 타이밍을 어긋나게 한 복수의 시프트 계조 신호를 생성하는 계조 신호 시프트 회로를 갖는 것을 특징으로 하는

전기광학 장치.
제 14 항에 있어서,

상기 펄스폭 생성 회로는, 적어도, 상기 화소의 표시 상태를 온 상태로 하는 온 전압 또는 상기 화소의 표시 상태를 오프 상태로 하는 오프 전압을 상기 화소 전극에 인가하는 것을 특징으로 하는

전기광학 장치.
제 14 항에 기재된 전기광학 장치를 갖는 것을 특징으로 하는 전자기기.
소정의 기간을 제 1 서브필드군과 제 2 서브필드군으로 분할하고, 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를 구성하며, 상기 제 1 데이터와는 다른 제 2 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법에 있어서,

상기 제 1 데이터를, 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,

상기 제 1 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 1 계조 신호에 근거하여, 상기 메모리에 기록된 제 1 데이터를 판독하고, 또한, 해당 판독된 제 1 데이터에 따른 전류를 상기 화소에 대하여 공급하는 제 2 단계와,

상기 제 2 데이터를 상기 메모리에 기록하는 제 3 단계와,

상기 제 2 서브필드군을 구성하는 각각의 서브필드를 규정하는 제 2 계조 신호에 근거하여, 상기 메모리에 기록된 제 2 데이터를 복수회 반복하여 판독하고, 또한, 해당 판독된 제 2 데이터에 따른 전류를 상기 화소에 대하여 복수회 반복하여 공급하는 제 4 단계를 갖는 것을 특징으로 하는

전기광학 장치의 구동 방법.
소정의 기간을 복수의 서브필드로 분할하여, 계조 데이터에 대응하는 서브필드의 조합에 의해서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기광학 장치의 구동 방법에 있어서,

제 1 동작 모드에서는, 제 1 계조 데이터의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 해당 기록 단위로 되는 데이터를, 각각의 화소가 갖는 메모리에 상기 소정의 기간 내에서 복수회 기록하고, 또한, 상기 기록 단위로 되는 데이터의 각각에 근거한 서브필드 구동을, 상기 소정의 기간 내에서 복수회 실행하는 제 1 단계와,

상기 제 1 동작 모드보다도 표시 계조수가 적은 제 2 동작 모드에서는, 상기 제 1 계조 데이터보다도 비트수가 적은 제 2 계조 데이터를, 상기 메모리에 기록하고, 또한, 상기 제 2 계조 데이터에 근거한 서브필드 구동을 하는 제 2 단계를 가지며,

상기 서브필드 구동에서는, 상기 메모리에 기록된 데이터와, 각 서브필드를 규정하는 계조 신호에 따라 결정되는 시간 밀도로, 상기 화소에 전류를 공급함으로써, 상기 화소의 구동이 행해지는 것을 특징으로 하는

전기광학 장치의 구동 방법.