KR20040002726A - 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20040002726A
KR20040002726A KR1020030041851A KR20030041851A KR20040002726A KR 20040002726 A KR20040002726 A KR 20040002726A KR 1020030041851 A KR1020030041851 A KR 1020030041851A KR 20030041851 A KR20030041851 A KR 20030041851A KR 20040002726 A KR20040002726 A KR 20040002726A
Authority
KR
South Korea
Prior art keywords
data
pixel
subfield
memory
gradation
Prior art date
Application number
KR1020030041851A
Other languages
English (en)
Other versions
KR100555153B1 (ko
Inventor
이토아키히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040002726A publication Critical patent/KR20040002726A/ko
Application granted granted Critical
Publication of KR100555153B1 publication Critical patent/KR100555153B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)

Abstract

메모리를 내장한 화소를 이용한 서브 필드 구동에 있어서, 계조성의 개선을 도모하여, 고화질화를 한층 더 실현한다.
소정의 기간을 복수의 서브 필드(SF5~SF17)로 분할하여 계조 데이터에 따른 서브 필드(SF)의 조합에 의해서 계조 표시를 행하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서, 계조 데이터의 적어도 일부를 각각의 화소가 갖는 메모리에 기록한다. 그리고, 각각의 서브 필드(SF)를 규정하는 계조 신호(P0~P2)에 근거하여, 메모리에 기록된 데이터를 복수회 반복해서 판독하고, 또한 판독된 데이터에 따른 시간 밀도를 갖는 전압을 화소에 대하여 복수회 반복하여 인가함으로써 계조 데이터에 따른 계조 표시를 행한다.

Description

전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기{DRIVING METHOD OF ELECTROOPTIC DEVICE, ELECTROOPTIC DEVICE AND ELECTRONIC EQUIPMENT}
본 발명은 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기에 관한 것이며, 특히 메모리를 내장한 화소를 이용한 서브 필드 구동에 의한 계조 제어에 관한 것이다.
종래부터, 중간조 표시 방식의 하나로서 서브 필드 구동이 알려져 있다. 시간축 변조 방식의 일종인 서브 필드 구동으로서는 소정의 기간(예컨대, 동화상인 경우에는 1 화상의 표시 단위인 1 프레임)을 복수의 서브 필드로 분할하여, 표시할 계조에 따른 서브 필드의 조합으로 화소가 구동된다. 표시되는 계조는 소정 기간에 차지하는 화소의 구동 기간의 비율에 의하여 결정되며, 이 비율은 서브 필드의 조합에 의해서 특정된다. 이 방식에서는 전압 계조법과 같이, 액정 등의 전기 광학 소자에 대한 인가 전압을 표시 계조수만큼 준비할 필요가 없기 때문에, 데이터선 구동용 드라이버의 회로 규모를 축소할 수 있다. 또한, D/A 변환 회로나 OP 앰프 등의 특성의 격차, 혹은 각종 배선 저항의 불균일성 등에 기인한 표시 품질의 저하를 억제할 수 있다고 하는 이점도 있다.
특허 문헌 1에는, 메모리를 내장한 화소를 이용한 서브 필드 구동에 대하여 개시되어 있다. 구체적으로는, 각각의 화소는 복수 비트의 계조 데이터를 기억하는 메모리와, 이 화소내 메모리의 후단에 접속된 펄스폭 제어 회로를 갖는다. 펄스폭 제어 회로는 화소내 메모리에 기억된 데이터에 따라서, 화소의 표시 상태를 온 상태로 설정하는 온 전압 또는 화소의 표시 상태를 오프 상태로 설정하는 오프 전압을 택일적으로 화소 전극에 인가한다. 1 프레임에서 차지하는 온 전압의 인가 시간의 비율, 즉 듀티비는 화소내 메모리에 기억되어 있는 계조 데이터에 근거하여 특정된다. 어떤 화소에 대해서, 그 화소내 메모리에 계조 데이터를 일단 기록해 버리면, 메모리에 기억된 데이터에 따른 계조 표시가 계속된다. 따라서, 원리적으로 계조를 변경할 필요가 없는 화소에 대해서는 데이터의 기록을 두번 실행할 필요가 없고, 계조를 변경할 화소에 대해서는 그 화소만을 기록 대상으로 삼아서, 그 때마다 새로운 계조 데이터를 메모리에 기록하면 된다.
(특허 문헌 1)
일본 특허 공개 2002-082653 호 공보
그런데, 소정의 기간내(예컨대 1 프레임)에 있어서 화소의 표시 상태를 온 상태로 설정하는 서브 필드가 국소적으로 편재하고 있으면, 실제의 표시 계조에 편차가 발생하기 때문에 계조성의 저하를 초래한다. 이 점은 특히 다계조화한 경우에 현저한 문제가 된다.
그래서, 본 발명의 목적은 메모리를 내장한 화소를 이용한 서브 필드 구동에 있어서, 계조성의 개선을 도모하여, 고화질화를 한층 더 실현하는 것이다.
이러한 과제를 해결하기 위해서, 제 1 발명은 소정의 기간을 복수의 서브 필드로 분할하여, 계조 데이터에 따른 서브 필드의 조합에 의해서 계조 표시를 행하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법을 제공한다. 이 구동 방법에 있어서, 제 1 단계에서는 계조 데이터의 적어도 일부를 각각의 화소가 갖는 메모리에 기록한다. 제 2 단계에서는 각각의 서브 필드를 규정하는 계조 신호에 근거하여 메모리에 기록된 데이터를 복수회 반복하여 판독하고, 또한 판독된 데이터에 따른 전압을 화소에 대하여 복수회 반복하여 인가함으로써 계조 데이터에 따른 계조 표시를 행한다. 여기서, 화소에 인가하는 전압은 메모리로부터 판독된 데이터에 따른 시간 밀도를 갖는 것이 바람직하다.
여기서, 상기 제 2 단계에 있어서 전압 인가의 반복 회수는, 메모리로부터 데이터를 판독한 회수 상당하는 것이 바람직하다. 또한, 이 제 2 단계에 있어서 반복되는 전압 인가 각각에, 메모리에 기록된 데이터를 판독하는 순서를 교체해도 된다.
제 2 발명은 소정 기간을 복수의 서브 필드로 분할하여 계조 데이터에 따른 서브 필드의 조합에 의해서 계조 표시를 행하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법을 제공한다. 이 구동 방법에 있어서, 제 1 단계에서는 계조 데이터의 적어도 일부를 각각의 화소가 갖는 메모리에 기록한다. 제 2 단계에서는 메모리에 기록된 데이터와 각각의 서브 필드를 규정하는 계조 신호에 근거하여, 각각의 서브 필드에 있어서의 화소의 구동 상태를 특정하고, 또한 복수의 연속한 서브 필드에 있어서의 화소의 일련의 구동 패턴을 복수회 반복함으로써 계조 데이터에 따른 계조 표시를 행한다.
여기서, 상기 제 2 단계에 있어서 구동 패턴의 반복 회수는 복수의 연속한 서브 필드에 있어서의 계조 신호의 일련의 천이(遷移) 패턴의 반복 회수에 상당하는 것이 바람직하다. 또한, 이 제 2 단계에 있어서 반복되는 구동 패턴 각각에 계조 신호를 천이시키는 순서를 교체해도 된다.
또한, 제 1 또는 제 2 발명에 있어서, 상기 제 1 단계에 있어서의 계조 데이터의 기록을 최초의 서브 필드에 있어서 행해도 된다. 이 경우, 최초의 서브 필드에서는 메모리에 기록되는 계조 데이터에 관계없이 화소에 대하여 소정의 전압이 인가되는 것이 바람직하다. 또한, 상기 제 1 단계에 있어서의 메모리에 대한 계조 데이터의 기록을, 복수의 서브 필드에 걸쳐서 행해도 된다.
제 3 발명은 소정의 기간을 제 1 서브 필드군과 제 2 서브 필드군으로 분할하여, 제 1 데이터와 제 2 데이터에 따른 서브 필드의 조합에 의해서 계조 표시를 행하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법을 제공한다. 여기서, 제 1 데이터는 계조 데이터의 일부를 구성하는 데이터이다. 또한, 제 2 데이터는, 계조 데이터의 일부를 구성하고, 제 1 데이터와는 다른 데이터이다. 이 구동 방법에 있어서, 제 1 단계에서는 제 1 데이터를 각각의 화소가 갖는 메모리에 기록한다. 제 2 단계에서는 제 1 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 1 계조 신호에 근거하여, 메모리에 기록된 제 1 데이터를 판독하고, 또한 판독된 제 1 데이터에 따른 전압을 화소에 대하여 인가한다. 제 3 단계에서는 제 2 데이터를 메모리에 기록한다. 제 4 단계에서는 제 2 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 2 계조 신호에 근거하여, 메모리에 기록된 제 2 데이터를 복수회 반복하여 판독하고, 또한 판독된 제 2 데이터에 따른 전압을 화소에 대하여 복수회 반복하여 인가한다. 여기서, 제 2 단계에 있어서, 화소에 인가하는 전압은 판독된 제 1 데이터에 따른 시간 밀도를 갖는 것이 바람직하고, 또한, 제 4 단계에 있어서 화소에 인가하는 전압은 판독된 제 2 데이터에 따른 시간 밀도를 갖는 것이 바람직하다.
여기서, 제 3 발명에 있어서 제 1 서브 필드군의 전체적인 가중치 부여보다도 제 2 서브 필드군의 전체적인 가중치 부여쪽이 큰 것이 바람직하다. 이 경우, 제 1 서브 필드군을 구성하는 각각의 서브 필드에 있어서의 화소의 구동 상태는 계조 데이터 내의 하위 데이터에 따라 특정되고, 제 2 서브 필드군을 구성하는 각각의 서브 필드에 있어서의 화소의 구동 상태는 계조 데이터 내의 상위 데이터에 따라 특정되는 것이 바람직하다.
또한, 제 3 발명에 있어서 제 1 단계에 있어서의 제 1 데이터의 기록을 제 1 서브 필드군에 있어서의 최초의 서브 필드에 있어서 실행하고, 제 3 단계에 있어서의 제 2 데이터의 기록을 제 2 서브 필드군에 있어서의 최초의 서브 필드에 있어서 행해도 된다. 또한, 제 1 단계에 있어서의 제 1 데이터의 기록과, 제 3 단계에 있어서의 제 2 데이터의 기록을 제 1 서브 필드군에 있어서의 최초의 서브 필드에 있어서 행해도 된다. 또한, 제 1 단계에 있어서의 제 1 데이터의 기록과 제 3 단계에 있어서의 제 2 데이터의 기록을, 제 2 서브 필드군에 있어서의 최초의 서브 필드에 있어서 행해도 된다. 또한, 제 1 단계에 있어서의 제 1 데이터의 기록과 제 3 단계에 있어서의 제 2 데이터의 기록을, 제 2 서브 필드군에 있어서의 최초의 서브 필드에 있어서 행해도 된다.
이들 경우에 있어서, 최초의 서브 필드로서는 메모리에 기록되는 제 1 데이터 또는 제 2 데이터에 관계없이 화소에 대하여 소정의 전압을 인가하는 것이 바람직하다. 한편, 제 1 단계에 있어서의 제 1 데이터의 기록을 제 1 서브 필드군을 구성하는 복수의 서브 필드에 걸쳐서 실행하고, 제 3 단계에 있어서의 제 2 데이터의 기록을 제 2 서브 필드군을 구성하는 복수의 서브 필드에 걸쳐서 행해도 된다. 또한, 제 3 발명에 있어서, 화소에 인가하는 전압은 화소의 표시 상태를 온 상태로 하는 온 전압과 화소의 표시 상태를 오프 상태로 하는 오프 전압을 적어도 포함하고 있어도 된다.
또한, 제 3 발명에 있어서 제 1 단계부터 제 4 단계까지가 실행되는 제 1 동작 모드와는 다른 제 2 동작 모드를 더 가져도 된다. 이 제 2 동작 모드는 계조 데이터보다도 비트수가 적은 제 2 계조 데이터를 메모리에 기록하는 제 5 단계와, 메모리에 기록된 제 2 계조 데이터를 판독하고, 또한 판독된 제 2 계조 데이터와 제 2 동작 모드에 있어서의 각 서브 필드를 규정하는 계조 신호에 따른 시간 밀도를 갖는 전압을 화소에 대하여 인가하는 제 6 단계를 갖는다.
제 4 발명은 소정의 기간을 복수의 서브 필드로 분할하여, 계조 데이터에 따른 서브 필드의 조합에 의해서 계조 표시를 하는 전기 광학 장치를 제공한다. 이 전기 광학 장치는 표시부와, 주사선 구동 회로와, 데이터선 구동 회로와, 계조 신호 생성 회로를 갖는다. 표시부는 복수의 주사선과 복수의 데이터선의 각 교차에 대응하여 마련된 복수의 화소를 갖고, 각각의 화소가 화소 전극과, 계조 데이터의 적어도 일부를 기억하는 메모리와, 펄스폭 생성 회로를 갖는다. 주사선 구동 회로는 데이터의 기록 대상이 되는 화소에 대응하는 주사선을 선택한다. 데이터선 구동 회로는 주사선 구동 회로에 의해서 주사선이 선택되고 있는 사이에, 기록 대상이 되는 화소에 대응하는 데이터선을 거쳐서, 기록 대상으로 되는 화소가 갖는 메모리에 데이터를 기록한다. 계조 신호 생성 회로는 각각의 서브 필드를 규정하는계조 신호를 생성한다. 또한, 펄스폭 생성 회로는 계조 신호에 근거하여 메모리에 기록된 데이터를 복수회 반복하여 판독하고, 판독된 데이터에 따른 전압을 화소 전극에 대하여 복수회 반복하여 인가함으로써, 계조 데이터에 따른 계조를 화소에 표시시킨다. 여기서, 화소에 인가하는 전압은 메모리보다 판독된 데이터에 따른 시간 밀도를 갖는 것이 바람직하다.
여기서, 제 4 발명에 있어서 계조 신호 생성 회로는 복수의 연속한 서브 필드에 있어서의 계조 신호의 일련의 천이 패턴을 복수회 반복하여 출력하는 것이 바람직하다. 이 경우, 펄스폭 변조 회로는 계조 신호의 천이 패턴의 반복 회수에 따라서, 메모리에 기록된 데이터를 복수회 반복하여 판독한다. 그리고, 펄스폭 변조 회로는 메모리로부터 데이터를 판독한 회수에 따라서, 화소에 대한 전압의 인가를 반복하는 것이 바람직하다.
또한, 제 4 발명에 있어서 계조 신호 생성 회로는 계조성의 개선을 한층 더 도모하기 위해서, 반복되는 천이 패턴의 각각에 있어서 계조 신호를 천이시키는 순서를 교체하는 것이 바람직하다.
또한, 제 4 발명에 있어서 주사선 구동 회로는 서브 필드군에 있어서의 최초의 서브 필드에서 주사선을 순차 선택하고, 데이터선 구동 회로는 최초의 서브 필드에 있어서, 주사선 구동 회로와 협동하여 메모리에 대한 데이터의 기록을 행해도 된다. 이 경우, 펄스폭 변조 회로는 최초의 서브 필드에는 메모리에 기록되는 데이터에 관계없이, 화소 전극에 대하여 소정의 전압을 인가하는 것이 바람직하다. 또한, 주사선 구동 회로는 서브 필드군에 있어서의 복수의 서브 필드에 걸쳐서 주사선을 순차 선택하고, 데이터선 구동 회로는 복수의 서브 필드에 있어서, 주사선 구동 회로와 협동하여 메모리에 대한 데이터의 기록을 행해도 된다. 이 경우, 계조 신호 생성 회로는 주사선의 각각의 선택 기간에 따라서, 계조 신호의 천이 타이밍을 어긋나게한 복수의 시프트 계조 신호를 생성하는 계조 신호 시프트 회로를 갖는 것이 바람직하다.
또한, 제 4 발명에 있어서 펄스폭 생성 회로는 적어도 화소의 표시 상태를 온 상태로 하는 온 전압 또는 화소의 표시 상태를 오프 상태로 하는 오프 전압을 화소 전극에 인가하는 것이 바람직하다.
제 5 발명은 상술한 제 4 발명에 관한 전기 광학 장치를 갖는 전자 기기를 제공한다.
제 6 발명은 소정의 기간을 복수의 서브 필드로 분할하여 계조 데이터에 따른 서브 필드의 조합에 의해서 계조 표시를 행하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서, 계조 데이터의 적어도 일부를 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와, 각각의 서브 필드를 규정하는 계조 신호에 근거하여 상기 메모리에 기록된 데이터를 복수회 반복하여 판독하고, 또한 당해 판독된 데이터에 따른 전류를 상기 화소에 대하여 복수회 반복하여 공급함으로써, 상기 계조 데이터에 따른 계조 표시를 하는 제 2 단계를 갖는 것을 특징으로 한다.
제 7 발명은 소정의 기간을 제 1 서브 필드군과 제 2 서브 필드군으로 분할하여, 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를구성하여, 상기 제 1 데이터와는 다른 제 2 데이터에 따른 서브 필드의 조합에 의해서 계조 표시를 행하고, 또한 각각의 화소가 상기 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서, 상기 제 1 데이터를 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와, 상기 제 1 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 1 계조 신호에 근거하여 상기 메모리에 기록한 제 1 데이터를 판독하고, 또한 당해 판독된 제 1 데이터에 따른 전류를 상기 화소에 대하여 공급하는 제 2 단계와, 상기 제 2 데이터를 상기 메모리에 기록하는 제 3 단계와, 상기 제 2 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 2 계조 신호에 근거하여, 상기 메모리에 기록된 제 2 데이터를 복수회 반복하여 판독하고, 또한 당해 판독된 제 2 데이터에 따른 전류를 상기 화소에 대하여 복수회 반복하여 공급하는 제 4 단계를 갖는 것을 특징으로 한다.
도 1은 제 1 실시예에 관한 전기 광학 장치의 구성도,
도 2 는 제 1 동작 모드에 있어서의 서브 필드 구동의 설명도,
도 3은 메모리 내장형 화소의 구성을 나타내는 회로도,
도 4는 메모리 셀의 구성을 나타내는 회로도,
도 5는 디코더로부터 출력되는 펄스 신호의 진리값표,
도 6은 제 1 동작 모드에 있어서의 주사 타이밍의 설명도,
도 7은 제 2 동작 모드에 있어서의 서브 필드 구동의 설명도,
도 8은 계조 신호 오프셋 회로의 구성도,
도 9는 계조 신호 오프셋 주사와 표시를 병행해서 실행하는 경우의 타이밍 차트,
도 10은 제 2 실시예에 관한 메모리 내장형 화소의 구성을 나타내는 회로도,
도 11은 제 2 실시예의 제 1 동작 모드에 있어서의 서브 필드 구동의 설명도,
도 12는 제 3 실시예에 관한 화소의 등가 회로도.
도면의 주요 부분에 대한 부호의 설명
100 : 표시부110 : 화소
112 : 주사선114 : 데이터선
114a : 제 1 데이터선114b : 제 2 데이터선
130 : 주사선 구동 회로131 : 메모리
131a~131c : 메모리 셀132 : 펄스폭 제어 회로
133 : 인버터134a, 134b : 트랜스미션 게이트
135 : 화소 전극136 : 대향 전극
137 : 액정138 : 디코더
140 : 데이터선 구동 회로150 : 발진 회로
160 : 계조 신호 생성 회로161 : 계조 신호 시프트 회로
170 : 클록 생성 회로180 : 클록 선택 회로
200 : 타이밍 신호 생성 회로300 : 데이터 변환 회로
1301, 1302 : 인버터1303, 1304 : N 채널 트랜지스터
(제 1 실시예)
도 1은 본 실시예에 관한 전기 광학 장치의 구성도이다. 표시부(100)에는 각각이 X 방향(행 방향)으로 연재하는 m개의 주사선(112)과, 각각이 Y 방향(열 방향)으로 연재하는 n개의 데이터선(114)이 형성되어 있다. 화소(110)는 주사선(112)과 데이터선(114)의 각 교차에 대응하여 마련되어 있고, 이들을 매트릭스 형상으로 배열함으로써 표시부(100)가 구성되어 있다. 또한, 도시한 1개의 데이터선(114)은 실제로는 복수개의 데이터선의 세트로 구성되어 있고, 각각의화소(110)에는 계조 데이터를 기억하는 화소내 메모리가 내장되어 있다. 이런 점을 포함해서 화소(110)의 구체적인 구성에 관해서는 후술한다.
타이밍 신호 생성 회로(200)에는 도시하지 않는 상위(上位) 장치로부터, 수직 동기 신호(Vs), 수평 동기 신호(Hs), 입력 계조 데이터(D0~D5)의 도트 클록 신호(DCLK) 및 모드 신호(MODE) 등의 외부 신호가 공급된다. 여기서, 모드 신호 (MODE)는 표시 계조수를 다계조 모드인 제 1 동작 모드, 또는 제 1 모드보다도 표시 계조수가 적은 제 2 동작 모드 중 어느 하나를 지시하는 신호이다. 제 1 동작 모드는, 예컨대 다계조의 동화상 표시에 적합한 모드이다. 또한, 제 2 동작 모드는, 예컨대 캐릭터 표시 등의 저계조의 정지 화상 표시에 적합한 모드이며, 제 1 동작 모드와 비교해서 소비 전력이 적다. 본 실시예에서는, 일례로서 제 1 동작 모드의 계조수를 64로 하고, 제 2 동작 모드의 계조수를 그것보다도 적은 8로 한다. 발진 회로(150)는 판독 타이밍의 기본 클록(RCLK)을 생성하여, 이것을 타이밍 신호 생성 회로(200)에 공급한다.
타이밍 신호 생성 회로(200)는 외부 신호(Vs, Hs, DCLK, MODE)에 근거하여, 교류화 신호(FR), 스타트 펄스(DY), 클록 신호(CLY), 래치 펄스(LP), 클록 신호(CLX), 선택 신호(SEL1, SEL2) 등을 포함하는 각종 내부 신호를 생성한다. 여기서, 교류화 신호(FR)는, 1 프레임마다 혹은 주기적으로 극성 반전하는 신호이다. 스타트 펄스(DY)는 후술하는 각 서브 필드(SF)의 개시 타이밍에 출력되는 펄스 신호이며, 이 펄스(DY)에 의해서, 각각의 서브 필드(SF)의 변환이 제어된다. 클록 신호(CLY)는, 주사측(Y 측)에 있어서의 수평 주사 기간(1H)을 규정하는 신호이다.
래치 펄스(LP)는 수평 주사 기간 중 최초에 출력되는 펄스 신호로서, 클록 신호(CLY)의 레벨 천이시, 즉 상승시 및 하강시에 출력된다. 클록 신호(CLX)는 화소(110:정확하게는 화소내 메모리)로의 데이터 기록용 도트 클록 신호이다. 제 1 선택 신호(SEL1)는, 계조 신호(P0~P2)를 생성할 때에 베이스 클록(CK3)으로서 이용되는 클록(CK1, CK2) 중 어느 하나를 선택하는 신호이다. 제 2 선택 신호(SEL2)는, 6비트의 입력 계조 데이터(D0~D5)의 일부를 선택하는 신호이다.
주사선 구동 회로(130)는, 각각의 서브 필드(SF)의 최초에 공급되는 스타트 펄스(DY)를 클록 신호(CLY)에 따라서 전송하여, 각각의 주사선(112)에 대하여 주사 신호(G1, G2, G3,…, Gm)로서 순차 배타적으로 공급한다.
이로써, 주사선 구동 회로(130)는 주사선(112)의 선(線)순차 주사를 행하여, 예컨대 동 도면에 있어서의 최상의 주사선(112)으로부터 최하의 주사선(112)을 향하여 주사선(112)을 1개씩 순차 선택해 간다.
데이터 변환 회로(300)는 상위 장치로부터 입력되는 6 비트의 계조 데이터(D0~D5)를 프레임 메모리에 일시적으로 저장한다. 이와 함께, 데이터 변환 회로(300)는 적절한 타이밍으로 하위 3 비트의 데이터(D0~D2) 또는 상위 3 비트의 데이터(D3~D5) 중 어느 하나를 프레임 메모리로부터 선택적으로 판독하고, 이것을 데이터선 구동 회로(140)에 출력한다. 3 비트의 계조 데이터(D0~D2, D3~D5) 중 어느 쪽이 출력될지는, 제 2 선택 신호(SEL2)에 의해서 지시된다. 즉, 선택 신호(SEL2)가 L 레벨인 경우에는 하위 3 비트의 계조 데이터(D0~D2)가 출력되고, 이것이 H 레벨인 경우에는 상위 3 비트의 계조 데이터(D3~D5)가 출력된다.
제 2 선택 신호(SEL2)의 레벨 상태는 동작 모드에 따라서 다르다. 모드 신호(MODE)에 의해서 제 1 동작 모드가 지시되고 있는 경우, 제 2 선택 신호(SEL2)는 소정의 기간(t1)만 L 레벨로 설정된 후, H 레벨로 변환되어, 이 H 레벨이 소정의 기간(t2)만 유지된다. 따라서, 전반의 기간(t1)에는 입력 계조 데이터(D0~D5) 내, 하위 데이터(D0~D2)만이 프레임 메모리로부터 판독되고, 판독된 데이터(D0~D2)가 데이터선 구동 회로(140)에 출력된다. 그리고, 전반의 기간(t1)에 이어지는 후반의 기간(t2)에 있어서, 프레임 메모리에 저장된 상위 데이터(D3~D5)가 판독되고, 판독된 데이터(D3~D5)가 데이터선 구동 회로(140)에 출력된다. 이에 대하여, 모드 신호(MODE)에 의해서 제 2 동작 모드가 지시되고 있는 경우, 제 2 선택 신호(SEL2)는 H 레벨 그대로 유지된다. 따라서, 이 경우에는 상위 데이터(D3~D5)만이 출력된다. 또한, 전반의 기간(t1)은 후술하는 제 1 서브 필드군의 합계 기간에 상당하고, 후반의 기간(t2)은 후술하는 제 2 서브 필드군의 합계 기간에 상당한다. 그리고, 전반의 기간(t1)과 후반의 기간(t2)을 합계한 기간이 1 프레임에 상당한다.
데이터선 구동 회로(140)는 1 수평 주사 기간(1H)에 있어서, 이번 데이터를 기록하는 화소행에 대한 데이터의 일제 출력과, 다음 1H에서 데이터를 기록하는 화소행에 관한 데이터의 점순차 래치를 병행해서 실행한다. 어떤 수평 주사 기간에 있어서, 데이터선(114)의 개수 상당분의 데이터가 순차 래치된다. 그리고, 다음 수평 주사 기간에 있어서, 이들 래치된 데이터가 데이터 신호(d1, d2, d3,…, dn)로서 각각의 데이터선(114)에 일제히 출력된다. 제 1 동작 모드인 경우 1 프레임내에서 하위 데이터(D0~D2)의 래치·출력이 종료한 후에, 상위 데이터(D3~D5)의 래치·출력이 시작된다.
데이터선 구동 회로(140)는 X 시프트 레지스터, 제 1 래치 회로 및 제 2 래치 회로로 구성된 회로계를 3 계통만큼 갖는 (이것에 의해 3 비트의 계조 데이터(D0~D2:또는 D3~D5)의 래치·출력이 가능하게 된다). 1 비트 시리얼 데이터의 처리계에서 본 경우, X 시프트 레지스터는 1 수평 주사 기간 중 최초로 공급되는 래치 펄스(LP)를 클록 신호(CLX)에 따라서 전송하여, 래치 신호(S1, S2, S3,…, Sn)로서 순차 배타적으로 공급한다. 제 1 래치 회로는, 래치 신호(S1, S2, S3,…, Sn)의 하강에 있어서, 1 비트 데이터를 순차 래치한다. 제 2 래치 회로는 제 1 래치 회로에 의해 래치된 1 비트 데이터를 래치 펄스(LP)의 하강에 있어서 래치하고, H 레벨 또는 L 레벨의 2진 데이터(d1, d2, d3,…, dn)로서 데이터선(114)에 평행하게 출력한다.
본 실시예에 있어서, 각각의 화소(110)의 화소 전극에는 데이터선(114)에 공급된 데이터에 따른 전압이 직접 인가되는 것이 아니고, 이와는 다른 계통으로 공급되는 오프 전압(Voff) 또는 온 전압(Von)이 인가된다. 데이터선(114)에 공급되는 데이터는 화소 전극에 인가되는 전압(Voff, Von)을 선택하기 위해서 이용된다. 한편, 이 화소 전극과 대향하는 대향 전극에는, 전압(LCOM)이 인가된다. 액정을 교류 구동하기 위해서, 전압(LCOM)을 1 프레임 혹은 주기적으로 극성 반전하는 전압(예컨대 0[V], 3[V])으로, 오프 전압(Voff)을 이와는 동상인 전압(예컨대 0[V], 3[V]),온 전압(Von)을 이와는 역상인 전압(예컨대 3[V],0[V])으로 각각 설정한다. 또한, 이들 구동 전압(Voff, Von, LCOM)은 타이밍 신호 생성 회로(200)로부터 출력된 교류화 신호(FR)에 근거하여 극성 반전부에서 생성된다.
클록 생성 회로(170)는 외부 신호인 수직 동기 신호(Vs)와 동기하는, 주파수가 다른 두 가지의 클록(CK1, CK2)을 생성한다. 이들 클록(CK1, CK2)의 주파수비는 제 1 서브 필드군에 관한 가중치 부여(길이)와 제 2 서브 필드군에 관한 가중치 부여를 규정한다. 본 실시예에 있어서, 제 1 클록(CK1)의 주파수는 제 2 클록(CK2)의 주파수의 2배로 설정되어 있다. 또한, 제 1 서브 필드군 전체는 제 1 클록(CK1)의 k 주기분에 상당하는데 비하여 제 2 서브 필드군 전체는, 제 2 클록(CK2)의 4×k 주기분에 상당한다. 따라서, 후술하는 바와 같이 제 2 서브 필드군의 전체적인 가중치 부여는 제 1 서브 필드군의 전체적인 가중치 부여보다도 커지고, 본 실시예에서는 8배로 설정되어 있다.
클록 선택 회로(180)는 제 1 선택 신호(SEL1)에 근거하여 2개의 클록(CK1, CK2) 중 어느 하나를 선택하여, 이것을 베이스 클록(CK3)으로서 계조 신호 생성 회로(160)에 출력한다. 구체적으로는 선택 신호(SEL1)가 H 레벨인 경우에는 베이스 클록(CK3)으로서, 주파수가 높은 제 1 클록(CK1)이 선택된다. 한편, 선택 신호(SEL1)가 L 레벨인 경우에는, 베이스 클록(CK3)으로서 제 1 클록(CK1)보다도 주파수가 낮은 제 2 클록(CK2)이 선택된다.
제 1 선택 신호(SEL1)의 레벨 상태는 동작 모드에 따라서 다르다. 모드 신호(MODE)에 의해서 제 1 동작 모드가 지시되어 있는 경우, 제 1 선택 신호(SEL1)는 1 프레임에 있어서의 전반의 기간(t1)만 H 레벨로 설정된 후, L 레벨로 변환되고, 이 L 레벨이 기간(t2)만 유지된다. 따라서, 베이스 클록(CK3)은 전반의 기간(t1)에서는 고주파인 제 1 클록(CK1)에 상당하게 되고, 후반의 기간(t2)에는 저주파인 제 2 클록(CK2)에 상당하게 된다. 이에 대하여 제 2 동작 모드가 지시되고 있는 경우, 제 1 선택 신호(SEL1)는 L 레벨 그대로 유지된다. 따라서, 이 경우에는 베이스 클록(CK3)은 저주파인 제 2 클록(CK2)에 상당하게 된다. 이렇게 하여 생성된 베이스 클록(CK3)에 근거하여, 계조 신호 생성 회로(160)는 각각의 서브 필드(SF)를 규정하는 3개의 계조 신호(P0~P2)를 생성한다.
이어서, 도 2를 참조하면서 제 1 동작 모드에 있어서의 서브 필드 구동의 개요에 대하여 설명한다. 또, 동 도면에 나타낸 각 서브 필드(SF)의 가중치 부여의 설정, 분할수, 혹은 계조 데이터에 따른 조합 방법은 일례이며, 본 발명은 이에 한정되는 것이 아니다. 제 1 동작 모드로서는 64계조 표시를 행하도록, 1 화상의 표시 단위인 1 프레임(1F)이 17개의 서브 필드(SF)로 분할되어 있다. 전반의 서브 필드(SF1~SF4)를 「제 1 서브 필드군」이라고 하고, 후반의 서브 필드(SF5~SF17)를 「제 2 서브 필드군」이라고 한다. 제 1 서브 필드군과 제 2 서브 필드군의 가중치 부여(표시 기간)의 비는, 기본적으로 1:8로 설정되어 있다. 단, 이들 가중치 부여는, 예컨대 1:8.1와 같이, 액정의 특성을 고려한 뒤에 적절히 조정하는 것도 있다.
제 1 서브 필드군에 관해서, 3개의 서브 필드(SF2~SF4)의 가중치 부여의 비는, 기본적으로 2:1:4으로 설정되어 있다. 단, 이들 서브 필드(SF2~SF4)의 가중치 부여는 액정의 특성을 고려한 후에 예컨대 20% 정도의 범위내에서 적절히 조정해도 된다(예컨대, 2.1:0.9:4.1). 서브 필드(SF2~SF4)에 있어서의 화소(110)의 표시 상태(온 상태/오프 상태)는, 하위 3 비트의 계조 데이터(D0~D2)에 의해서 결정된다. 도 2의 예에 있어서, D0가 "1"인 경우에는 서브 필드(SF3)가, D1가 "1"인 경우에는 서브 필드(SF2)가, D2가 "1"인 경우에는 서브 필드(SF4)가 각각 온 상태로 설정된다.
한편, 제 1 서브 필드군의 8배의 가중치 부여를 갖는 제 2 서브 필드군에 관해서, 서브 필드(SF(3n)~SF(3n+2)(n=2,3,4,5))의 가중치 부여의 비는, 서브 필드(SF2~SF4)와 같이 기본적으로, 2:1:4으로 설정되어 있다. 예컨대, n=2의 그룹에 속하는 서브 필드(SF6~SF8)의 비(SF6:SF7:SF8)는 2:1:4이다. 여기서, 서브 필드(SF(3n):즉, SF6, SF9, SF12, SF15)의 가중치 부여는 모두 실질적으로 동일하고, 서브 필드(SF2)의 2배(최단의 서브 필드(SF3)의 4배)의 가중치 부여를 갖는 길이로 설정되어 있다. 서브 필드(3n+1)(즉, SF7, SF10, SF13, SF16)의 가중치 부여는 모두 실질적으로 동일하고, 최단의 서브 필드(SF3)의 2배의 가중치 부여를 갖는 길이로 설정되어 있다. 서브 필드(SF)(3n+2)(즉, SF8, SF11, SF14, SF17)의 가중치 부여는 모두 실질적으로 동일하고, 서브 필드(SF4)의 2배(최단의 서브 필드(SF3)의 8배)의 가중치 부여를 갖는 길이로 설정되어 있다. 또한, 각각의 서브 필드(SF(3n)~SF(3n+2))의 가중치 부여는 액정의 특성을 고려한 후에 예컨대 20% 정도의 범위내에서 적절하게 조정해도 된다(예컨대, 2.1:0.9:4.1). 또한, 이와 같은 이유로, 서브 필드 번호를 3으로 나눈 경우에 나머지가 동일하게 되는 그룹(예컨대, 나머지=0인 SF6, SF9, SF12, SF15)에 관해서, 각각의 가중치 부여를 조정하는 것도 가능하다.
이하, 어떤 계조 표시를 행할 때에, 화소(110)의 표시 상태를 온 상태로 설정, 즉, 화소(110)를 구동하는 전압을 인가하는 서브 필드(SF)를 「온·서브 필드(SFon)」라고 한다. 또한, 화소(110)의 표시 상태를 오프 상태로 설정, 즉 화소(110)를 구동시키지 않는 전압을 인가하는 서브 필드(SF)를 「오프·서브 필드(SFoff)」라고 한다.
제 2 서브 필드군을 구성하는 서브 필드(SF(3n)~SF(3n+2))에 관해서, 화소(110)의 구동 상태는 상위 3 비트의 계조 데이터(D3~D5)에 의해서 결정된다. 여기서 유의할 점은, 상술한 나머지가 동일하게 되는 서브 필드(SF)에 관해서, 화소(110)의 구동 상태는 반드시 동일하게 설정된다는 점이다. 예컨대, 서브 필드(SF6)가 온·서브 필드(SFon)로 설정되는 경우에는, 이와 동일한 나머지(즉 나머지 0계)가 되는 서브 필드(SF9, SF12, SF15)도 온·서브 필드(SFon)로 설정된다. 또한, 서브 필드(SF7)가 온·서브 필드(SFon)로 설정되는 경우, 나머지 1계의 서브 필드(SF10, SF13, SF16)도 온·서브 필드(SFon)로 설정된다. 나머지 2계의 서브 필드(SF8, SF11, SF14, SF17)에 관해서도 마찬가지이다. 그 결과, 도 2에 도시하는 바와 같이 3개의 서브 필드(SF6~SF8)에 있어서의 화소(110)의 일련의 구동 패턴이 제 2 서브 필드군 전체에서 4회 반복되게 된다. 예컨대, 상위 3 비트(D5 D4 D3)가 "010"인 경우, 3개의 서브 필드(SF6~SF8)에 의해서 규정되는 화소(110)의 구동 패턴은(온·오프·오프)가 되지만, 이 구동 패턴(온·오프·오프)은 SF9~SF11, SF12~SF14, SF15~SF17에 있어서도 마찬가지로 반복된다. 이러한 반복은, 3개의 서브 필드(SF6~SF8)에 있어서의 계조 신호(P0~P2)의 천이 순서(배타적으로 H 레벨이되는 순서)를 나타내는 천이 패턴이 SF9~SF11, SF12~SF14, SF15~SF17에 있어서 반복되는 것에 기인하여 발생한다.
또한, 제 1 서브 필드군에 있어서의 최초의 서브 필드(SF1)와, 제 2 서브 필드군에 있어서의 최초의 서브 필드(SF5)에 관해서는, 계조 데이터(D0~D5)에 관계없이, 소정의 전압(예컨대, 온 전압)을 화소(110)에 인가하여 화소(110)를 소정의 상태(예컨대, 온 상태)로 설정한다. 이러한 서브 필드(SF1, SF5)를 마련하는 이유는, 액정 등의 전기 광학 재료에 관한 전압-투과율 특성(또는 전압- 반사율 특성)에 있어서, 투과율(또는 반사율)이 상승하기 시작하는 임계값 전압(Vth)을 부여하기 때문이다. 또한, 콘트래스트 특성의 개선을 도모한다고 하는 관점에서 말하면, 계조 "0"인 경우만은 최초의 서브 필드(SF1, SF5)를 오프 상태로 설정하고, 1 프레임 전체를 오프 상태로 설정해도 된다. 혹은, 서브 필드(SF1)를 오프 상태로, 서브 필드(SF5)를 온 상태로 해도 된다.
화소(110)의 표시 계조는, 기본적으로 화소(110)의 표시 상태를 온 상태로 설정하는 온·서브 필드(SFon)의 조합에 따른 실효 전압에 의해 결정되지만, 이 조합은 계조 데이터(D0~D5)에 의하여 일의적(一義的)으로 특정된다. 구체적으로는, 하위 3 비트의 계조 데이터(D0~D2)에 의해서, 제 1 서브 필드군을 구성하는 각 서브 필드(SF2~SF4)의 온 상태 또는 오프 상태가 결정된다. 예컨대, 도 2에 있어서, 하위 3 비트(D2D1D0)가 "001"인 경우에는 가중치 부여 "1"의 서브 필드(SF3)가 온·서브 필드(SFon)가 되고, "010"인 경우에는 가중치 부여 "2"의 서브 필드(SF2)가 온·서브 필드(SFon)가 된다.
한편, 상위 3 비트의 데이터(D3~D5)에 의해서, 제 2 서브 필드군을 구성하는 각 서브 필드(SF6~SF17)의 온 상태/오프 상태가 결정된다. 여기서, 서브 필드(SF6~SF8)에 있어서의 계조 신호(P0~P2)의 천이 상태는 P1, P0, P2의 순서로 배타적으로 H 레벨로 되어 있고, 이 천이 패턴이 제 2 서브 필드군 전체에서 4회 반복되는 점에 유의한다. 따라서, 예컨대 상위 3 비트(D5 D4 D3)가 "001"인 경우에는, 계조 신호(P0)가 4회 H 레벨이 되고, 이에 기인하여 나머지 1계의 서브 필드(SF7, SF10, SF13, SF16)가 온·서브 필드(SFon)가 된다. 이 경우, 서브 필드(SF6~SF8)의 구동 패턴은 (오프·온·오프)가 되고, 이 구동 패턴 (오프·온·오프)가 제 2 서브 필드군 전체에서 4회 반복된다. 그리고, 제 2 서브 필드군 전체를 차지하는 온 기간은, "8"(가중치 부여 "2"와 4 서브 필드분과의 곱)이 된다. 또한, 예컨대, "010"인 경우에는, 계조 신호(P1)가 4회 H 레벨이 되고, 이에 기인하여 나머지 0계의 서브 필드(SF6, SF9, SF12, SF15)가 온·서브 필드(SFon)가 된다. 그리고, 이 경우의 구동 패턴인 (온·오프·오프)가 제 2 서브 필드군 전체에서 4회 반복된다.
본 서브 필드 구동의 특징 중 하나는, 제 2 서브 필드군을 복수 그룹(n=2,3,4,5)으로 분할하여, 하나의 그룹(예컨대, n=2인 서브 필드(SF6~SF8)의 구동 패턴(예컨대, 오프·온·오프)을 소정의 기간내에 복수회 반복한다는 점에 있다. 그리고, 연속한 3개의 서브 필드(SF6~SF8)에 있어서의 화소(110)의 일련의 구동 패턴이 복수회 반복되어 소망하는 계조가 표시된다. 이 구동 패턴의 반복 회수는 3개의 서브 필드(SF6~SF8)에 있어서의 계조 신호(P0~P2)의 천이 패턴의 반복 회수에 상당한다(본 실시예에서는 4회). 이로써, 제 2 서브 필드군에 있어서 온·서브 필드(SFon)가 분산되기 때문에, 제 2 서브 필드군의 기간 전체에 있어서 화소(110)의 표시 상태를 온 상태로 하는 기간이 거의 평균화된다. 온·서브 필드(SFon)가 국소적으로 편재하면 계조성의 저하를 초래한다는 점은 상술한 바와 같지만, 본 서브 필드 구동에서는, 온·서브 필드(SFon)를 복수로 분할하여 분산시킴으로써 이러한 편재를 억제하고 있다.
그 결과, 계조성의 개선을 도모할 수 있기 때문에 표시 품질의 향상을 한층 더 도모할 수 있다.
또한, 본 서브 필드 구동의 다른 특징은 1 프레임에 있어서, 화소(110)에 계조 데이터를 2회 기록하여, 2회의 서브 필드 구동을 연속적으로 실행한다는 점에 있다. 구체적으로는, 제 1 서브 필드군에 관해서는, 최초의 서브 필드(SF1)로 화소(110)에 하위 3 비트의 데이터(D0~D2)를 기록한 후, 계속되는 서브 필드군 (SF2~SF4)에 있어서, 데이터(D0~D2)에 따른 화소(110)의 구동을 행한다. 다음으로, 제 2 서브 필드군에 관해서는, 최초의 서브 필드(SF5)로 화소(110)에 상위 3 비트의 데이터(D3~D5)를 기록한 후, 계속되는 서브 필드(SF6~SF17)에 있어서, 데이터(D3~D5)에 따른 화소(110)의 구동을 행한다. 기본적으로, 액정 등에 작용하는 실효 전압은 1 프레임 전체를 차지하는 온·서브 필드(SFon)의 누적 길이(표시 기간)에 의존하기 때문에, 이 길이가 증대할수록 계조가 커진다(노멀 블랙 모드인 경우). 본 실시예에서는, 1 프레임의 전반 기간(t1)에 있어서 하위 3 비트의 데이터(D0~D2)에 근거하여 서브 필드(SF2~SF4)의 온 상태/오프 상태를 설정한다.그리고, 그 후반 기간(t2)에 있어서, 상위 3 비트의 데이터(D3~D5)에 근거하여 서브 필드(SF6~SF17)의 온 상태/오프 상태를 설정한다. 이로써, 1 프레임 전체의 기간(t1+ t2)에 있어서, 6 비트의 계조 데이터(D0~D5)에 의한 64계조 표시가 실현된다.
다음으로, 화소(110)의 구체적인 구성에 대하여 설명한다. 도 3은 본 실시예에 관한 메모리 내장형 화소(110)의 구성을 나타내는 회로도이다. 화상의 최소구성 단위인 화소(110)는 메모리(131), 펄스폭 제어 회로(132) 및 전기 광학 소자인 액정(137)으로 구성되어 있다. 메모리(131)는 3 비트 데이터를 기억할, 일례로서 각각이 1 비트의 기억 용량을 갖는 3개의 메모리 셀(131a~131c)로 구성되어 있다. 각각의 메모리 셀(131a~131c)은, 데이터선(114)을 거쳐서 공급된 데이터 신호(d)("d"는 데이터 신호(d1, d2, d3,…, dn) 중 어느 하나를 가리킨다)의 "1" 또는 "0"을 기억한다. 또한, 도 1에 나타낸 1개의 데이터선(114)은 3 계통의 데이터선(114)으로 구성되어 있고, 데이터 신호(d)로서, 상기 3 비트 데이터가 각각 공급된다.
또한, 도 4에 도시하는 바와 같이 1 계통의 데이터선(114)은, 2개의 데이터선(114a, 114b)을 갖는다. 한쪽 데이터선(114a)에는 데이터 신호(d)가 공급되고, 다른쪽 데이터선(114b)에는 데이터 신호(d)의 레벨을 반전시킨 반전 데이터 신호/d가 공급된다. 펄스폭 제어 회로(132)는 디코더(138), 인버터(133) 및 한 쌍의 트랜스미션 게이트(134a, 134b)로 구성되어 있다. 이 펄스폭 제어 회로(132)는 메모리(131)에 기록된 계조 데이터(D0~D2)(또는 D3~D5)와 계조 신호(P0~P2)에 따라서,계조 데이터(D0~D2)(또는 D3~D5)에 따른 시간 밀도를 갖는 펄스 신호(PW)를 생성한다. 그리고, 이 펄스 신호(PW)에 따른 시간 밀도를 갖는 전압이 화소 전극(135)에 대하여 인가된다.
도 4는 하나의 메모리 셀의 회로도이다. 이 메모리 셀은 한 쌍의 인버터(1301, 1302)와 한 쌍의 트랜지스터(1303, 1304)를 갖는 스태틱 메모리(SRAM) 구성으로 되어있다. 인버터(1301, 1302)는 한쪽의 출력단이 다른쪽 입력단에 접속된 플립 플롭 구성을 갖고 1 비트의 데이터를 기억한다. 스위칭 소자로서 기능하는 트랜지스터(1303, 1304)는 데이터 기록시 또는 데이터 판독시에 온 상태가 되는 N 채널 트랜지스터이다. 한쪽 트랜지스터(1303)의 드레인은 인버터(1301)의 입력과 인버터(1302)의 출력이 공급되는 단자(Q 출력)에 접속되어 있고, 그 소스(D입력)는 데이터선(114a)에 접속되어 있다. 또한, 다른쪽 트랜지스터(1304)의 드레인은, 인버터(1301)의 출력과 인버터(1302)의 입력이 공급되는 단자(/Q 출력)에 접속되어 있고, 그 소스(/D입력)는 데이터선(114b)에 접속되어 있다. 그리고, 이들 트랜지스터(1303, 1304)의 게이트(G 입력)는 주사선(112)에 공통 접속되어 있다.
이러한 구성에 있어서, 주사선(112)의 주사 신호(G)("G"는 주사 신호(G1, G2, G3,…, Gm) 중 어느 하나를 가리킨다)가 H 레벨인 경우, 트랜지스터(1303, 1304)가 모두 온 상태가 된다. 이로써, 데이터선(114a(114b))으로부터 공급된 데이터 신호(d(/d))가, 한 쌍의 인버터(1301, 1302)로 구성된 메모리 소자에 기억된다. 기억된 데이터 신호(d)는, 주사 신호(G)가 L 레벨이 되고 트랜지스터(1303,1304)가 모두 오프 상태가 된 후에도 유지된다. 이러한 주사 신호(G)에 의한 제어하에서, 메모리 셀(110a)에 기억된 1 비트의 데이터 신호(d)는 필요에 따라서 다시 기록된다.
도 3에 있어서, 펄스폭 제어 회로(132)의 일부를 구성하는 디코더(138)에는 각각의 메모리 셀(131a~131c)로부터의 3 비트만큼의 Q 출력과, 계조 신호 생성 회로(160)로부터 출력된 3개의 계조 신호(P0~P2)가 입력된다.
디코더(138)는 이들을 입력으로 한 논리 연산을 행하고 그 연산 결과로서 펄스 신호(PW)를 출력한다. 이 펄스 신호(PW)는 1 프레임내에서 메모리(131)에 기록된 계조 데이터(D0~D2)에 따른 듀티비(시간 밀도)를 갖는 신호이다. 도 5는 3 비트 데이터(D0~D2 또는 D3~D5)와 계조 신호(P0~P2)의 입력에 대하여 디코더(138)로부터 출력되는 펄스 신호(PW)의 진리값표이다. 예컨대, 3 비트 데이터(D2 D1 D0 또는 D5 D4 D3)가 "011"이고, 계조 신호(P0P1P2)가 "001(LLH)"인 경우, 펄스 신호(PW)는, "0" 즉 L 레벨이 된다.
디코더(138)의 후단에 마련된 한 쌍의 트랜스미션 게이트(134a, 134b)의 출력단은 화소 전극(135)에 접속되어 있다. 이 화소 전극(135)과 대향 전극(136) 사이에는 액정(137)이 끼워져서 액정층이 형성되어 있다.
대향 전극(136)은 소자 기판에 형성된 화소 전극(135)과 대향하도록 대향 기판에 일면으로 형성되는 투명 전극이다. 상술한 바와 같이, 이 대향 전극(136)에는 구동 전압(LCOM)이 공급된다.
디코더(138)로부터 출력된 펄스 신호(PW)는 한쪽 트랜스미션 게이트(134a)의일부를 구성하는 P 채널 트랜지스터의 게이트와, 다른쪽 트랜스미션 게이트(134b)의 일부를 구성하는 N 채널 트랜지스터의 게이트에 공급된다. 또한, 이 펄스 신호(PW)는 인버터(133)에 의해서 레벨 반전된 후, 한쪽 트랜스미션 게이트(134a)에서의 N 채널 트랜지스터의 게이트와, 다른쪽 트랜스미션 게이트(134b)에서의 P 채널 트랜지스터의 게이트에 공급된다. 각각의 트랜스미션 게이트(134a, 134b)는 P 채널 트랜지스터에 L 레벨의 게이트 신호가 인가되고, 또한 N 채널 트랜지스터에 H 레벨의 게이트 신호가 인가된 경우에 온 상태가 된다. 따라서, 한 쌍의 트랜스미션 게이트(134a, 134b)는 펄스 신호(PW)의 레벨에 따라서, 어느 하나가 택일적으로 온 상태가 된다. 또한, 한쪽의 트랜스미션 게이트(134a)의 입력단에는, 오프 전압(Voff)이 공급되고 있고, 다른쪽 트랜스미션 게이트(134b)의 입력단에는 온 전압(Von)이 공급되어 있다.
(제 1 동작 모드)
제 1 동작 모드에서는, 1 프레임으로 2회의 데이터 기록이 행해지고, 제 1 서브 필드군을 대상으로 한 화소(110)의 구동과, 제 2 서브 필드군을 대상으로 한 화소(110)의 구동이 1 프레임에서 연속적으로 행해진다. 제 1 서브 필드군의 구동을 행하는 경우, 도 6(a)에 도시하는 바와 같이 최초의 서브 필드(SF1)에 있어서, 모든 화소(110)내의 메모리(131)에, 하위 3 비트의 계조 데이터(D0~D2)가 기록된다. 구체적으로는, 주사선 구동 회로(130)는 서브 필드(SF1)에 있어서, 주사선(112)을 1개씩 선택해가는 선순차 주사를 행한다. 데이터선 구동 회로(140)는 주사선 구동 회로(130)와 협동하여, 어떤 주사선(112)이 선택되고 있는 사이에,선택된 주사선(112)에 대응하는 화소행에 대하여 1 화소행만큼의 계조 데이터(D0~D2)를 데이터선(114)을 거쳐서 공급한다. 기록 대상이 되는 1행만큼의 화소(110)에 관해서는 주사선(112)의 선택에 의해서 메모리 셀(131a~131c)의 G 입력이 H 레벨로 되어 있다. 따라서, 선택된 주사선(112)과 데이터선(114)의 각 교차에 대응하는 기록 대상이 되는 화소(110)에 관해서, 메모리(131)에 계조 데이터(D0~D2)가 기록된다. 메모리(131)에 기록된 계조 데이터(D0~D2)는 주사선(112)의 선택 종료 후에도 유지된다. 상술한 바와 같이, 데이터의 기록이 행해지는 최초의 서브 필드(SF1)는 반드시 온 상태가 되지만, 이것에 이어지는 서브 필드(SF2~SF4)의 온 상태/오프 상태는, 메모리(131)에 기록된 계조 데이터(D0~D2)에 의해서 결정된다.
이에 대해서, 제 2 서브 필드군의 구동을 행하는 경우, 최초의 서브 필드(SF5)에 있어서 모든 화소(110)내의 메모리(131)에 상위 3 비트의 계조 데이터(D3~D5)가 기록된다. 즉, 도 6(a)에 도시한 바와 같이, 주사선 구동 회로(130)는, 최초의 서브 필드(SF5)에 있어서 상술한 선순차 주사를 행하고, 또한 데이터선 구동 회로(140)는 주사선 구동 회로(130)와 협동하여, 선택된 주사선(112)에 대응하는 화소행에 대하여, 1 화소행만큼의 계조 데이터(D3~D5)를 공급한다. 데이터선(114)을 거쳐서 공급된 계조 데이터(D3~D5)는, 메모리(131)에 기록되어 주사선(112)의 선택 종료 후에도 유지된다.
이로써, 메모리(131)의 기억 내용은 하위 3 비트의 계조 데이터(D0~D2)로부터 상위 3 비트의 계조 데이터(D3~D5)로 다시 기록된다. 이러한 데이터의 기록이행해지는 최초의 서브 필드(SF5)는 반드시 온 상태가 되지만, 계속되는 서브 필드(SF6~SF8)의 온 상태/오프 상태는 메모리(131)에 기록된 계조 데이터(D3~D5)에 의해서 결정된다.
메모리(131)에 3 비트 데이터(D0~D2)(또는 D3~D5)가 기억되면, 펄스폭 제어 회로(132)는, 기억된 3 비트 데이터와, 계조 신호(P0~P2)에 따라서, 시간 밀도를 규정하는 펄스 신호(PW)를 H 레벨 또는 L 레벨로 설정한다. 이 펄스 신호(PW)가 H 레벨이 되는 기간(온·서브 필드(SFon))에서는, 트랜스미션 게이트(134b)가 온 상태가 되기 때문에, 화소 전극(135)에는 온 전압(Von)이 인가된다. 이 화소 전극(135)과 대향하는 대향 전극(136)에는 온 전압(Von)과는 역상인 구동 전압(LCOM)이 인가되고 있기 때문에 액정(137)의 인가 전압(VLCD)은 화소(110)의 표시 상태를 온 상태로 하는 전압이 된다. 이에 대하여, 펄스 신호(PW)가 L 레벨이 되는 기간(오프·서브 필드(SFoff))에는, 트랜스미션 게이트(134a)가 온 상태가 되기 때문에, 화소 전극(135)에는 오프 전압(Voff)이 인가된다. 대향 전극(136)에는 오프 전압(Voff)과 동상인 구동 전압(LCOM)이 인가되고 있기 때문에, 액정(137)의 인가 전압(VLCD)은 화소(110)의 표시 상태를 오프 상태로 하는 전압이 된다. 이와 같이, 화소(110)의 구동은 펄스 신호(PW)의 시간 밀도로 화소 전극(135)에 전압(온 전압(Von))을 인가함으로써 행해진다.
도 5의 진리값표에 도시하는 바와 같이 메모리(131)에 기억되어 있는 3 비트 데이터(D2 D1 D0의 순서 또는 D5 D4 D3의 순서. 이하 마찬가지임)가 "000"인 경우, 계조 신호(P0 P1 P2)="000"만이 PW="1"가 된다. 따라서, 이 계조 신호 "000"에 대응하는 서브 필드(SF1)(또는 SF5)가 온·서브 필드(SFon)가 되고, 그 외에는 오프·서브 필드(SFoff)가 된다. 다음으로, 3 비트 데이터가 "001"인 경우, 계조 신호(P0 P1 P2)="000", "100"에 있어서, PW="1"가 된다. 따라서, 이들에 대응하는 서브 필드(SF1, SF3 또는 SF5, SF7, SF10, SF13, SF16)만이 온·서브 필드(SFon)가 된다. 또한, 3 비트 데이터가 "010"인 경우, 계조 신호(P0 P1 P2)="000", "010"에 있어서, PW="1"가 된다. 따라서, 이들에 대응하는 서브 필드(SF1, SF2 또는 SF5, SF6, SF9, SF12, SF15)만이 온·서브 필드(SFon)가 된다. 그 이후의 계조 데이터에 관해서도 마찬가지이며, 메모리(131)에 기억된 3 비트 데이터에 따라서, 펄스 신호(PW)가 H 레벨이 되는 온·서브 필드(SFon) 또는 펄스 신호(PW)가 L 레벨이 되는 오프·서브 필드(SFoff)가 결정된다.
제 1 동작 모드에 있어서의 64계조 표시는, 1 프레임에 있어서 메모리(131)에 3 비트 데이터를 2회 기록함으로써 실현된다. 그 때, 제 2 서브 필드군의 구동에 있어서, 계조 신호(P0~P2)는, 4개의 서브 필드 그룹(SF6~SF8, SF9~SF11, SF12~SF14, SF15~SF17)에서 마찬가지로 천이한다. 따라서, 서브 필드(SF5)에서 메모리(131)에 기억된 계조 데이터(D3~D5)는, 우선 서브 필드 그룹(SF6~SF8)에 있어서 판독되고, 이에 따라 화소(110)의 온 상태/오프 상태가 설정된다. 다음으로, 서브 필드 그룹(SF9~SF11)에 있어서, 기억된 계조 데이터(D3~D5)가 다시 판독되고, 앞의 서브 필드그룹(SF6~SF8)과 같은 구동 패턴으로 온 상태/오프 상태의 설정이 행해진다. 그 후의 서브 필드(SF12~SF14, SF15~SF17)에 있어서도 마찬가지이다. 이와 같이, 제 2 서브 필드군의 구동으로서는, 메모리(131)에 기억된 계조데이터(D3~D5)가 4회 판독되고, 3개의 서브 필드에 있어서의 화소(110)의 온 상태/오프 상태를 나타내는 구동 패턴이 4회 반복하여 실행된다.
예컨대, 6 비트의 계조 데이터(D5 D4 D3 D2 D1 D0의 순서)가 "010011"인 경우(계조=19), 전반에 있어서, 하위 3 비트(D2 D1 D0)="011"가 메모리(131)에 기록된다. 이로써, 서브 필드(SF1)에 더하여, "011"에 대응하는 서브 필드(SF2, SF3)가 온·서브 필드(SFon)로 설정된다. 계속되는 후반에서, 상위 3 비트(D5 D4 D3)="010"가 메모리(131)에 기록된다. 이로써, 서브 필드(SF5)에 더하여, "010"에 대응하는 서브 필드(SF6, SF9, SF12, SF15)가 온·서브 필드(SFon)로 설정된다. 그 결과, 1 프레임내에서 화소(110)가 온하는 기간은, 상기 온·서브 필드(SFon)의 합계 기간에 상당해서, 계조 "19"가 표시된다.
(제 2 동작 모드)
제 2 동작 모드에서는, 도 7에 도시하는 바와 같이 제 2 서브 필드군을 대상으로 한 서브 필드 구동이 계속된다. 상술한 바와 같이 모드 신호(MODE)에 의해서 제 2 동작 모드가 지시되고 있는 경우, 제 1 선택 신호(SEL1)는 L 레벨이며, 제 2 선택 신호(SEL2)가 H 레벨이 된다. 따라서, 계조 데이터로서 상위 3 비트(D3~D5)만을 이용하고, 또한 제 2 서브 필드군만이 반복되는, 8계조 표시용 서브 필드 구동이 행해진다.
제 1 동작 모드와 같이, 제 2 동작 모드에서는 최초의 서브 필드(SF5)에 있어서 모든 화소(110)내의 메모리(131)에 상위 3 비트의 계조 데이터(D3~D5)가 기록된다. 이 데이터 기록이 행해지는 최초의 서브 필드(SF5)는 반드시 온 상태가 되지만, 계속되는 서브 필드(SF6~SF17)의 온 상태/오프 상태는 메모리(131)에 기록된 계조 데이터(D3~D5)에 의해서 결정된다. 정지 화상을 표시하는 경우, 메모리(131)에 계조 데이터(D3~D5)를 일단 기억해 버리면, 화소(110)의 표시 계조를 교체할 필요성이 발생하지 않는 한, 데이터 기록을 다시 실행할 필요는 없다. 따라서, 두번째 이후의 서브 필드(SF5)에는 선순차 주사에 의한 데이터 기록을 실행하지 않고, 메모리(131)로부터 판독된 3 비트 데이터만을 이용하여, 두번째 이후의 서브 필드 구동을 해도 된다.
이로써, 서브 필드(SF5)별로 데이터 기록을 반복하는 방법과 비교하여, 제 2 동작 모드의 실행시에 있어서의 소비 전력을 저감할 수 있다. 단, 먼저 기록한 계조 데이터(D3~D5)와 같은 데이터를 서브 필드(SF5)별로, 메모리(131)에 반복하여 기록하는 것도 당연히 가능하다.
또한, 제 2 동작 모드에 있어서 상술한 제 2 서브 필드군만의 구동에 대신해서 제 1 서브 필드군만의 구동을 행해도 된다. 이 경우에는, 제 1 선택 신호(SEL1)를 H 레벨, 제 2 선택 신호(SEL2)를 L 레벨로 한 후에 하위 3 비트의 데이터(D0~D2)만을 이용하여, 화소(110)를 구동한다. 또한, 제 1 및 제 2 서브 필드군 쌍방을 이용한 구동을 행하는 것도 가능하다. 이 경우, 서브 필드군의 설정 자체는 제 1 동작 모드와 같게 되지만, 3 비트의 계조 데이터만을 이용함으로써 저계조 표시가 가능해진다.
이와 같이, 본 실시예에 따른 서브 필드 구동에 의하면, 계조성의 개선을 도모할 수 있다고 하는 효과가 있다. 왜냐하면, 제 2 서브 필드군의 전체적인 기간에 있어서, 온·서브 필드(SFon)를 극력 균일하게 분산시키고 있기 때문이다. 이를 실현하기 위해서, 본 실시예에서는 제 2 서브 필드군의 구동에 있어서, 계조 신호(P0~P2)에 근거하여 메모리(131)에 기록된 데이터(D3~D5)를 복수회 반복하여 판독한다. 그리고, 이들 데이터(D3~D5)에 따른 시간 밀도를 갖는 전압을 화소 전극(135)에 대하여 복수회 반복하여 인가한다. 전압 인가의 반복 회수는 메모리(131)로부터 데이터를 판독하는 회수, 바꾸어 말하면 계조 신호(P0~P2)의 천이 패턴의 반복 회수에 상당한다. 이로써, 제 1 서브 필드군의 구동과 함께, 계조 데이터(D0~D5)에 따른 계조 표시가 실현된다.
또한, 계조성의 개선을 한층 더 도모한다고 하는 관점에서 말하면, 반복되는 구동 패턴 각각에 있어, 계조 신호(P0~P2)를 천이시키는 순서를 적절히 바꾸어도 된다. 예컨대, 제 2 서브 필드군에 있어서, 서브 필드(SF6~SF8)에서 P2, P1, P3의 순서로 H 레벨로 천이시키는 경우, 계속되는 서브 필드(SF9~SF11)에서는 P1, P3, P2의 순서로 H 레벨로 천이시킨다는 것과 같다. 이로써, 메모리(131)에 기록된 계조 데이터(D3~D5)가 판독되는 순서를 바꾸기 때문에 제 2 서브 필드군 전체에 있어서 온·서브 필드(SFon)가 한층 더 분산된다.
또한, 본 실시예에서는 계조 데이터(D0~D5)의 일부를 구성하는 서로 다른 비트열을 기록 단위로 하여, 이 기록단위가 되는 데이터(D0~D2)(또는 D3~D5)를 메모리(131)에 1 프레임내에서 2회 기록한다. 그리고, 기록 단위가 되는 데이터(D0~D2)(또는 D3~D5)에 기초를 둔 서브 필드 구동을, 1 프레임내에서 2회 실행한다. 이로써, 1 프레임마다 한 번의 데이터의 기록밖에 실행하지 않은 경우에비하여, 메모리(131)의 기억 용량의 증대를 초래하는 일없이 다계조 표시를 한층 더 할 수 있게 된다.
또한, 상술한 실시예에서는, 1 프레임에 있어서의 계조 데이터의 기록 회수를 2회로 하여, 서브 필드 구동을 2회 실행하는 예에 대하여 설명했다. 그러나, 1 프레임에 있어서, 3회 이상 데이터를 기록하여, 서브 필드 구동을 3회 이상 실행하는 것도 가능하다. 이 경우에는, 상술한 제 1 및 제 2 서브 필드군에 더하여 제 3이후의 서브 필드군이 부가된다. 예컨대, 64계조 표시를 (D0, D1)와 (D2, D3)와 (D4, D5)의 3회 기록으로 달성하거나, 혹은, 512계조 표시를 (D0~D2)와 (D3~D5)와 (D6~D8)의 3회 기록으로 달성하는 것과 같다.
또한, 본 실시예에서는 전환 가능한 모드로서, 제 1 동작 모드와 제 2 동작 모드가 설정되어 있고, 이들은 표시 내용의 특성에 따라 적절하게 전환된다. 예컨대, 다계조의 동화상을 표시하는 경우에는 제 1 동작 모드를 선택하고 캐릭터 등의 저계조의 정지 화상을 표시하는 경우에는, 표시 계조수보다도 저소비 전력화를 우선하여 제 2 동작 모드를 선택하는 것과 같다. 이로써, 표시 내용에 적합한 표시 제어를 할 수 있게 되어, 표시 품질의 향상과 저소비 전력화의 양립을 도모할 수 있다.
또한, 상술한 실시예에서는, 도 6(a)에 도시한 바와 같이, 서브 필드(SF2~SF4)(또는 서브 필드(SF6~SF17))의 온/오프 설정에 앞서서, 최초의 서브 필드(SF1)(또는 SF5)에서 계조 데이터(D0~D2)(또는 D3~D5)의 기록을 행하는 예에 대해서 설명했다. 그러나, 본 발명은 이에 한정되는 것이 아니라, 도 6(b)에 도시하는 바와 같이 계조 데이터(D0~D2)(또는 D3~D5)의 기록과, 서브 필드(SF2~SF4)(또는 SF6~SF17)의 온/오프 설정을 병행해서 실행하는 것도 가능하다. 즉, 메모리(131)에 대한 데이터의 기록을, 서브 필드군(제 1 서브 필드군 또는 제 2 서브 필드군)을 구성하는 복수의 서브 필드에 걸쳐서 행해도 된다.
이 경우, 동일한 천이 타이밍을 갖는 계조 신호 P2 P1 P0로, 서브 필드 구동과 데이터 기록을 병행해서 실행은 할 수 없다. 이를 실현하기 위해서는, 계조 신호 생성 회로(160)에, 예컨대 도 8에 나타내는 계조 신호 시프트 회로(161)를 마련할 필요가 있다. 이 시프트 회로(161)는, 각각의 주사선(112)의 선택 기간에 따라서, 천이 타이밍을 어긋나게 한 m개의 시프트 계조 신호 P(0~2)1, P(0~2)1,…, P(0~2)m을 새롭게 생성하고, 이를 각 주사선(112)에 대응하는 화소행에 공급한다. 즉, 개개의 주사선(112)의 선택과 동기한 서브 필드(SF)를 주사선(112)마다 설정하는 것이다. 여기서, P(0~2)m은, m개째의 주사선(112)에 대응한 화소행에 대하여 공급되는, 3개의 시프트 계조 신호를 나타낸다.
이 계조 신호 시프트 회로(161)는 베이스 계조 신호(P0)가 입력되는 제 1 시프트 레지스터(161a)와, 베이스 계조 신호(P1)가 입력되는 제 2 시프트 레지스터(161b)와, 베이스 계조 신호(P2)가 입력되는 제 3 시프트 레지스터(161c)로 구성되어 있다. 이들 시프트 레지스터(161a~161c)에는, 1 수평 주사 기간(1H)을 규정하는 클록 신호(GCK)가 입력된다.
도 9는, 시프트 계조 신호의 타이밍 차트이다. 제 1 시프트 레지스터(161a)는 베이스 계조 신호(P0)를 클록 신호(GCK)에 따라서 전송하고, 각각의 화소행에대응하는 시프트 계조 신호(P01, P02,…, P0m)를 생성한다.
그리고, 각각의 신호(P01, P02,…, P0m)는 대응하는 화소행에 대하여 출력된다. 제 2 시프트 레지스터(161b)는, 베이스 계조 신호(P1)를 클록 신호(GCK)에 따라서 전송하고, 각각의 화소행에 대응하는 시프트 계조 신호(P11, P12,…, P1m)를 생성한다. 각각의 신호(P11, P12,…, P1m)는 대응하는 화소행에 대하여 출력된다. 제 3 시프트 레지스터(161c)는, 베이스 계조 신호(P2)를 클록 신호(GCK)에 따라서 전송하여, 각각의 화소행에 대응하는 시프트 계조 신호(P21, P22,…, P2m)를 생성한다. 각각의 신호(P21, P22,…, P2m)는 대응하는 화소행에 대하여 출력된다. 이로써, 각각의 화소행에 있어서의 주사선(112)의 선택과 그 화소행에 대한 서브 필드(SF)의 기간을 동기시킬 수 있기 때문에 주사선(112)을 순차 선택하고 있는 중에도, 화소(110)의 구동을 개시할 수 있게 된다.
또한, 상술한 실시예에서는 구동 전압(LCOM)과 이와 동상인 오프 전압(Voff)과, 이와 역상인 온 전압(Von)을 이용하여 액정을 교류 구동시키고 있다. 그러나, 액정의 교류 구동 방식은 이에 한정되는 것이 아니라 다른 방식을 이용해도 되는 것은 당연하다. 예컨대, 화소(110)의 대향 전극(136)에 대하여는, 일정 전압 Vc(예컨대 0[V])를 인가한다. 또한, 화소 전극(135)에 대하여는, 메모리(131)에 기억된 데이터에 따라서, Vc 또는 V1(V2)를 택일적으로 인가한다. 여기서, 전압(V1)은 전압(Vc)과 비교하여 전압(VH)만큼 높은 전압이며, 전압(V2)은, 전압(Vc)과 비교하여 전압(VH)만큼 낮은 전압이다.
(제 2 실시예)
상술한 제 1 실시예에서는, 3 비트의 화소내 메모리를 이용하여, 1 프레임내에서 계조 데이터의 일부인 3 비트 데이터를 2회 기록함으로써, 64계조 표시를 행하는 서브 필드 구동에 대하여 설명했다. 이에 대하여, 본 실시예에서는 6 비트의 화소내 메모리를 이용하여, 1 프레임내에서 6 비트의 계조 데이터(D0~D5)를 일괄해서 기록함으로써 64계조 표시를 행하는 서브 필드 구동에 대하여 설명한다. 본 실시예에 따른 전기 광학 장치의 전체적인 구성은, 도 1과 거의 마찬가지지만, 다음과 같은 점이 다르다. 첫번째로, 데이터 변환 회로(300)는 하위 3 비트(D0~D2)와 상위 3 비트(D3~D5)를 선택적으로 출력하는 것이 아니라, 6 비트의 계조 데이터(D0~D5)를 동시에 출력한다. 그 때문에, 본 실시예에서는 계조 데이터(D0~D2, D3~D5)의 선택을 지시하는 선택 신호(SEL2)가 불필요하게 된다. 두번째로, 6 비트의 계조 데이터(D0~D5)를 일괄해서 화소(110)에 공급하는 관계상, 계조 데이터(D0~D5)의 공급계가 6 계통 마련되어 있다. 세번째로, 화소내 메모리가 6 비트의 기억 용량을 갖는다. 그리고, 네번째로, 계조 신호 생성 회로(160)는 6개의 계조 신호(P0~P5)를 생성한다.
도 10은 본 실시예에 따른 메모리 내장형 화소(110)의 구성을 나타내는 회로도이다. 또한, 도 3에 나타낸 구성 요소와 동일한 요소에 관해서는 동일 부호를 붙이고 상세한 설명을 생략한다. 각각의 화소(110)가 갖는 메모리(131)는 6 비트의 계조 데이터(D0~D5)를 동시에 기억해야하는, 6개의 메모리 셀(131a~131f)로 구성되어 있다. 또한, 펄스폭 제어 회로(132)는 제 1 실시예와 같이 디코더(138),인버터(133) 및 한 쌍의 트랜스미션 게이트(134a, 134b)로 구성되어 있다. 단, 디코더(138)에는, 6개의 메모리 셀(131a~131d)로부터의 출력과 계조 신호 생성 회로(160)로부터의 6개의 계조 신호(P0~P5)가 입력된다. 이 디코더(138)는 계조 신호(P0~P5)에 근거하여, 계조 데이터(D0~D5)에 따른 시간 밀도를 갖는 펄스 신호(PW)를 생성한다.
도 11은 제 1 동작 모드에 있어서의 서브 필드 구동의 설명도이다. 각 서브 필드의 가중치 부여나 계조 데이터에 따른 조합법 등에 관해서는, 기본적으로 제 1 실시예와 마찬가지지만 제 2 서브 필드군에 서브 필드(SF5)가 존재하지 않는 점이 상위하다. 서브 필드(SF5)가 불필요한 이유는 하위 3 비트(D0~D2)뿐만 아니라 상위 3 비트(D3~D5)도, 최초의 서브 필드(SF1)에서 일괄적으로 메모리(131)에 기록해 버리기 때문이다. 최초의 서브 필드(SF1)에 있어서 일괄적으로 메모리(131)에 기록된 데이터는, 다음 계조 데이터(D0~D5)가 기록될 때까지 유지된다.
계조 신호(P0~P2)는 제 1 서브 필드군을 구성하는 서브 필드(SF2~SF4)에서는 택일적으로 H 레벨이 되고, 제 2 서브 필드군에서는 모두 L 레벨로 유지된다. 그리고, 어느 하나의 계조 신호(P0, P1, P2)가 배타적으로 H 레벨이 되면, 서브 필드(SF2, SF3, SF4) 중 어느 하나가 지정된다. 이에 대하여, 계조 신호(P3~P5)는 제 1 서브 필드군에서는 모두 L 레벨로 유지되고 제 2 서브 필드군을 구성하는 서브 필드(SF6~SF17)에서는 택일적으로 H 레벨이 된다. 그리고, 어느 하나의 계조 신호(P3, P4, P5)가 배타적으로 H 레벨이 되면, 서브 필드(SF3n), SF(3n+1), SF(3n+2) 중 어느 하나가 지정된다(n=2, 3, 4, 5). 화소(110)의 표시 상태를 온상태로 설정하는 온·서브 필드(SFon)는 메모리(131)에 기록된 6 비트의 계조 데이터(D0~D5)와 계조 데이터(D0~D5)에 근거하여 특정된다.
이와 같이, 본 실시예에 의하면 제 1 실시예와 같은 효과를 갖는 외에, 전체 계조 데이터(D0~D5)를 서브 필드(SF1)에 있어서 일괄적으로 기록하기 때문에, 제 1 실시예에 있어서의 서브 필드(SF5)가 불필요하게 된다고 하는 이점이 있다. 또한, 이러한 계조 데이터(D0~D5)의 일괄 기록을 서브 필드(SF1)가 아니라 제 2 서브 필드군에 있어서의 최초의 서브 필드(SF5)에서 행해도 된다. 이 경우, 제 1 서브 필드군에 있어서의 최초의 서브 필드(SF1)는 불필요하게 된다.
또한, 상술한 각 실시예에서는 화소 전극(135)에 대하여, 2진 전압(온 전압(Von), 오프 전압(Voff))을 택일적으로 인가함으로써 화소(110)를 2개의 표시 상태(온 상태 또는 오프 상태) 중 어느 하나로 설정하는 예에 대하여 설명했다. 그러나, 본 발명은 이에 한정되는 것이 아니라 화소 전극(135)에 대하여, 적어도 온 전압(Von)과 오프 전압(Voff)을 포함하는 3개 이상의 전압을 인가함으로써, 화소(110)의 구동 상태를 3개 이상으로 설정해도 된다. 즉, 전압 계조 변조와 서브 필드 구동을 병용한 구동 방법에 대하여도 본 발명은 적용 가능하다. 또한, 상술한 실시예에서는 화소내 메모리에의 데이터의 기록을 선순차 주사로 실행하는 예에 대하여 설명했지만, 본 발명은 이에 한정되는 것이 아니라, 예컨대 점순차 주사나 랜덤 액세스에 의해서 실행하는 것도 가능하다.
또한, 상술한 각 실시예에서는 전기 광학 소자로서 액정(LC)을 이용한 예에 대해서 설명했다. 액정으로서는, 예컨대, TN(Twisted Nematic)형 외에, 180° 이상이 트위스트된 배향을 갖는 STN(Super Twisted Nematic)형, BTN(Bi-stable Twisted Nematic)형, 강유전형 등의 메모리성을 갖는 쌍안정형, 고분자 분산형, 게스트 호스트형 등을 포함해서, 주지된 것을 널리 이용할 수 있다. 또한, 본 발명은 3 단자 스위칭 소자인 TFT(Thin Film Transistor) 이외에, 예컨대 TFD(Thin Film Diode) 등의 2 단자 스위칭 소자를 이용한 액티브 매트릭스형 패널에 대하여도 적용 가능하다. 이와 함께, 본 발명은 스위칭 소자를 이용하지 않는 패시브 매트릭스형 패널에 대해서도 적용 가능하다. 또한, 본 발명은 액정 이외의 전기 광학 재료, 예컨대, 일렉트로루미네센스(EL), 디지털 마이크로 미러 장치(DMD), 혹은 플라즈마 발광이나 전자 방출에 의한 형광 등을 이용한 여러가지 전기 광학 소자에 대해서도 적용 가능하다.
(제 3 실시예)
예컨대, 전기 광학 소자로서 유기 EL 소자를 이용하여, 또한 화소 2개로의 데이터 기록을 전류 프로그램 방식으로 행하는 것도 가능하다. 여기서, 「전류 프로그램 방식」이란 데이터선에 대한 데이터 공급을 전류 베이스로 실행하는 방식을 말한다. 본 실시예에 따른 전기 광학 장치의 구성도, 기본적으로는 제 1 실시예와 마찬가지이다.
도 12는, 본 실시예에 따른 유기 EL 소자를 이용한 전류 프로그램 방식의 화소(110)의 일례를 나타내는 등가 회로도이다. 하나의 화소(110)는 유기 EL 소자 OLED, 3개의 트랜지스터(T1, T2, T4) 및 캐패시터(C)에 의해서 구성되어 있다. 제1 스위칭 트랜지스터 T1의 게이트는 주사 신호(SEL)가 공급된 주사선(Yn)에 접속되고, 그 소스는 데이터 전류(Idata)가 공급된 데이터선(Xm)에 접속되어 있다. 제 1 스위칭 트랜지스터(T1)의 드레인은 제 2 스위칭 트랜지스터(T2)의 소스와, 구동 트랜지스터(T4)의 드레인과, 유기 EL 소자(OLED)의 애노드에 공통 접속되어 있다. 제 2 스위칭 트랜지스터(T2)의 게이트는 제 1 스위칭 트랜지스터(T1)와 같이, 주사 신호(SEL)가 공급되는 주사선(Yn)에 접속되어 있다. 제 2 스위칭 트랜지스터(T2)의 드레인은, 캐패시터(C)의 한쪽 전극과, 구동 트랜지스터(T4)의 게이트에 공통 접속되어 있다. 캐패시터(C)의 다른쪽 전극 및 구동 트랜지스터(T4)의 소스는 전원 전압(Vdd)으로 설정된 제 1 전원선(L1)에 공통 접속되어 있다. 한편, 유기 EL 소자(OLED)의 캐소드는, 전압(Vss)으로 설정된 전원선(L2)에 접속되어 있다.
도 12에 나타낸 화소(110)의 제어 프로세스는 아래와 같이 된다. 주사 신호(SEL)가 H 레벨인 기간에 있어서, 스위칭 트랜지스터(T1, T2)가 함께 온된다.
이로써, 데이터선(Xm)과 구동 트랜지스터(T4)의 드레인이 전기적으로 접속되고, 또한 구동 트랜지스터(T4)는, 자기의 게이트와 자기의 드레인이 전기적으로 접속된 다이오드 접속이 된다. 프로그래밍 트랜지스터로서의 기능도 갖는 구동 트랜지스터(T4)는, 데이터선(Xm)으로부터 공급된 데이터 전류(Idata)를 자기의 채널에 흘리고, 이 데이터 전류(Idata)에 따른 게이트 전압(Vg)을 자기의 게이트에 발생시킨다. 그 결과, 구동 트랜지스터(T4)의 게이트에 접속된 캐패시터(C)에는, 발생한 게이트 전압(Vg)에 따른 전하가 축적되어 데이터가 기록된다. 그 후, 주사 신호(SEL)가 L 레벨로 하강하면, 스위칭 트랜지스터(T1, T2)가 함께 오프된다. 이로써, 데이터선(Xm)과 구동 트랜지스터(T4)의 드레인이 전기적으로 차단된다. 그러나, 캐패시터(C)의 축적 전하에 의해서 구동 트랜지스터(T4)의 게이트에는 게이트 전압(Vg)에 상당하는 전압이 인가되기 때문에, 구동 트랜지스터(T4)는 게이트 전압(Vg)에 따른 구동 전류를 자기의 채널에 계속해서 흐르게 한다. 그 결과, 이 구동 전류의 전류 경로 중에 마련된 유기 EL 소자(OLED)는 구동 전류에 따른 휘도로 발광하여 화소(110)의 계조 표시가 행해진다.
이와 같이, 본 실시예에서는 화소(110)가 유기 EL 소자(OLED)를 포함하고, 또한 전류 프로그램 방식에 의해서 화소(110)에 데이터가 기록되는 전기 광학 장치에 있어서도, 상술한 각 실시예와 같은 효과를 얻을 수 있다.
또한, 고품질의 계조 표시가 가능한 표시부(100)(투사형, 반사형 구별없이)를 갖는 전기 광학 장치는, 예컨대 프로젝터, 휴대 전화기, 휴대단말, 모바일형 컴퓨터, 퍼스널 컴퓨터 등을 포함한 여러가지 전자 기기에 실장 가능하다. 이들 전자 기기에 상술한 전기 광학 장치를 실장하면, 전자 기기의 상품 가치를 한층 더 높일 수 있어서, 시장에서의 전자 기기의 상품 소구력(訴求力)의 향상을 도모할 수 있다.
본 발명에서는, 화소내 메모리에 기억된 계조 데이터를 복수회 반복하여 판독하고, 판독한 데이터에 따른 시간 밀도를 갖는 전압을 화소에 대하여 복수회 반복하여 인가함으로써, 계조 데이터에 따른 계조 표시를 행한다. 이로써, 소정의기간내에, 화소를 구동하는 기간을 거의 평균적으로 분산시킬 수 있다. 그 결과, 계조성을 개선할 수 있어서, 표시 품질의 향상을 한층 더 도모할 수 있다.

Claims (34)

  1. 소정의 기간을 복수의 서브 필드로 분할하여 계조 데이터에 따른 서브 필드의 조합에 따라서 계조 표시를 하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서,
    계조 데이터의 적어도 일부를 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,
    각각의 서브 필드를 규정하는 계조 신호에 근거하여, 상기 메모리에 기록된 데이터를 복수 회 반복 판독하고, 또한 당해 판독된 데이터에 따른 전압을 상기 화소에 대하여 복수 회 반복 인가함으로써 상기 계조 데이터에 따른 계조 표시를 하는 제 2 단계를 갖는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 화소에 인가하는 전압은 상기 메모리로부터 판독된 데이터에 따른 시간 밀도를 갖는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계에서 상기 전압 인가의 반복 회수는 상기 메모리로부터 데이터를 판독한 회수에 상당하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  4. 제 1 항에 있어서,
    상기 제 2 단계에서, 상기 반복되는 전압 인가의 각각에 따라서 상기 메모리에 기록된 데이터를 판독하는 순서를 교체하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  5. 소정의 기간을 복수의 서브 필드로 분할하여, 계조 데이터에 따른 서브 필드의 조합에 따라서 계조 표시를 하고, 또한 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서,
    계조 데이터의 적어도 일부를, 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,
    상기 메모리에 기록된 데이터와 각각의 서브 필드를 규정하는 계조 신호에 근거하여, 각각의 서브 필드에서의 화소의 구동 상태를 특정하고, 또한, 복수의 연속한 서브 필드에서의 화소의 일련의 구동 패턴을 복수 회 반복하는 것에 의해 상기 계조 데이터에 따른 계조 표시를 하는 제 2 단계를 갖는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  6. 제 5 항에 있어서,
    상기 제 2 단계에서 상기 구동 패턴의 반복 회수는 복수의 연속한 서브 필드에서의 상기 계조 신호의 일련의 천이(遷移) 패턴의 반복 회수에 상당하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 단계에서 상기 반복되는 구동 패턴의 각각에 따라서 상기 계조 신호를 천이시키는 순서를 교체하는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  8. 제 1 항에 있어서,
    상기 제 1 단계에서의 상기 계조 데이터의 기록은 최초의 서브 필드에서 행하여지는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 최초의 서브 필드에서는, 상기 메모리에 기록되는 계조 데이터에 관계없이 상기 화소에 대하여 소정의 전압이 인가되는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  10. 제 1 항에 있어서,
    상기 제 1 단계에서의 상기 메모리에 대한 계조 데이터의 기록은 복수의 서브 필드에 걸쳐 행하여지는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  11. 소정의 기간을 제 1 서브 필드군과 제 2 서브 필드군으로 분할하고 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를 구성하고 상기 제 1 데이터와는 다른 제 2 데이터에 따른 서브 필드의 조합에 따라서 계조 표시를 하고, 또한, 각각의 화소가 상기 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서,
    상기 제 1 데이터를 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,
    상기 제 1 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 1 계조 신호에 근거하여 상기 메모리에 기록된 제 1 데이터를 판독하고, 또한, 당해 판독된 제 1 데이터에 따른 전압을 상기 화소에 대하여 인가하는 제 2 단계와,
    상기 제 2 데이터를 상기 메모리에 기록하는 제 3 단계와,
    상기 제 2 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 2 계조신호에 근거하여 상기 메모리에 기록된 제 2 데이터를 복수 회 반복 판독하고, 또한, 당해 판독된 제 2 데이터에 따른 전압을 상기 화소에 대하여 복수 회 반복 인가하는 제 4 단계를 갖는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 제 2 단계에서 상기 화소에 인가하는 전압은 상기 메모리로부터 판독된 제 1 데이터에 따른 시간 밀도를 가지며, 또한,
    상기 제 4 단계에서 상기 화소에 인가하는 전압은 상기 메모리로부터 판독된 제 2 데이터에 따른 시간 밀도를 갖는 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 제 1 서브 필드군의 전체적인 가중치 부여보다도 상기 제 2 서브 필드군의 전체적인 가중치 부여 쪽이 큰 것을 특징으로 하는 전기 광학 장치의 구동 방법.
  14. 제 13 항에 있어서,
    상기 제 1 서브 필드군을 구성하는 각각의 서브 필드에서의 상기 화소의 구동 상태는 상기 계조 데이터 중 하위 데이터에 따라 특정되고, 상기 제 2 서브 필드군을 구성하는 각각의 서브 필드에서의 상기 화소의 구동 상태는 상기 계조 데이터 중 상위 데이터에 따라 특정되는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  15. 제 10 항에 있어서,
    상기 제 1 단계에서의 상기 제 1 데이터의 기록은 상기 제 1 서브 필드군에 서의 최초의 서브 필드에서 행하여지고,
    상기 제 3 단계에서의 상기 제 2 데이터의 기록은 상기 제 2 서브 필드군에 서의 최초의 서브 필드에서 행하여지는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  16. 제 10 항에 있어서,
    상기 제 1 단계에서의 상기 제 1 데이터의 기록과, 상기 제 3 단계에서의 상기 제 2 데이터의 기록은 상기 제 1 서브 필드군에서의 최초의 서브 필드에서 행하여지는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  17. 제 10 항에 있어서,
    상기 제 1 단계에서의 상기 제 1 데이터의 기록과, 상기 제 3 단계에서의 상기 제 2 데이터의 기록은 상기 제 2 서브 필드군에서의 최초의 서브 필드에서 행하여지는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  18. 제 15 항에 있어서,
    상기 최초의 서브 필드에서는 상기 메모리에 기록되는 상기 제 1 데이터 또는 상기 제 2 데이터에 관계 없이 상기 화소에 대하여 소정의 전압이 인가되는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  19. 제 10 항에 있어서,
    상기 제 1 단계에서의 상기 제 1 데이터의 기록은 상기 제 1 서브 필드군을 구성하는 복수의 서브 필드에 걸쳐 행하여지고,
    상기 제 3 단계에서의 상기 제 2 데이터의 기록은 상기 제 2 서브 필드군을 구성하는 복수의 서브 필드에 걸쳐 행하여지는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  20. 제 10 항에 있어서,
    상기 화소에 인가하는 전압은 상기 화소의 표시 상태를 온 상태로 하는 온 전압과 상기 화소의 표시 상태를 오프 상태로 하는 오프 전압을 적어도 포함하는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  21. 제 10 항에 있어서,
    상기 제 1 단계로부터 상기 제 4 단계까지가 실행되는 제 1 동작 모드와는 다른 제 2 동작 모드에서,
    상기 계조 데이터보다도 비트 수가 적은 제 2 계조 데이터를 상기 메모리에 기록하는 제 5 단계와,
    상기 메모리에 기록된 제 2 계조 데이터를 판독하고, 또한, 당해 판독된 제 2 계조 데이터와, 제 2 동작 모드에서의 각 서브 필드를 규정하는 계조 신호에 따른 시간 밀도를 갖는 전압을 상기 화소에 대하여 인가하는 제 6 단계를 더 갖는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  22. 소정의 기간을 복수의 서브 필드로 분할하여, 계조 데이터에 따른 서브 필드의 조합에 따라서 계조 표시를 하는 전기 광학 장치에 있어서,
    복수의 주사선과 복수의 데이터선과의 각 교차에 대응하여 마련된 복수의 화소를 갖는 표시부로서, 상기 화소의 각각이 화소 전극과, 계조 데이터의 적어도 일부를 기억하는 메모리와, 펄스폭 생성 회로를 갖는 표시부와,
    상기 데이터의 기록 대상으로 되는 화소에 대응하는 상기 주사선을 선택하는 주사선 구동 회로와,
    상기 주사선 구동 회로에 의해서 상기 주사선이 선택되어 있는 동안에, 상기 기록 대상으로 되는 화소에 대응하는 상기 데이터선을 거쳐서, 상기 기록 대상으로 되는 화소가 갖는 상기 메모리에 데이터를 기록하는 데이터선 구동 회로와,
    각각의 서브 필드를 규정하는 계조 신호를 생성하는 계조 신호 생성 회로를 갖고,
    상기 펄스폭 생성 회로는 상기 계조 신호에 근거하여 상기 메모리에 기록된 데이터를 복수 회 반복 판독하고, 당해 판독된 데이터에 따른 전압을 상기 화소 전극에 대하여 복수 회 반복 인가함으로써 상기 계조 데이터에 따른 계조를 상기 화소에 표시시키는 것을 특징으로 하는
    전기 광학 장치.
  23. 제 22 항에 있어서,
    상기 펄스폭 생성 회로는 상기 메모리로부터 판독된 데이터에 따른 시간 밀도를 갖는 전압을 상기 화소에 인가하는 것을 특징으로 하는 전기 광학 장치.
  24. 제 22 항 또는 제 23 항에 있어서,
    상기 계조 신호 생성 회로는 복수의 연속한 서브 필드에서의 상기 계조 신호의 일련의 천이 패턴을 복수 회 반복 출력하고,
    상기 펄스폭 변조 회로는 상기 계조 신호의 천이 패턴의 반복 회수에 따라서 상기 메모리에 기록된 데이터를 복수 회 반복 판독하는 것을 특징으로 하는
    전기 광학 장치.
  25. 제 22 항에 있어서,
    상기 펄스폭 변조 회로는 상기 메모리로부터 데이터를 판독한 회수에 따라서 상기 화소에 대한 전압의 인가를 반복하는 것을 특징으로 하는 전기 광학 장치.
  26. 제 24 항에 있어서,
    상기 계조 신호 생성 회로는 상기 되풀이된 천이 패턴의 각각에서, 상기 계조 신호를 천이시키는 순서를 교체하는 것을 특징으로 하는 전기 광학 장치.
  27. 제 22 항 또는 제 23 항에 있어서,
    상기 주사선 구동 회로는 상기 서브 필드군에 있어서의 최초의 서브 필드에서 상기 주사선을 순차적으로 선택하고,
    상기 데이터선 구동 회로는 상기 최초의 서브 필드에서, 상기 주사선 구동 회로와 협동하여 상기 메모리에 대한 데이터의 기록을 행하는 것을 특징으로 하는 전기 광학 장치.
  28. 제 27 항에 있어서,
    상기 펄스폭 변조 회로는 상기 최초의 서브 필드에서는 상기 메모리에 기록되는 데이터에 관계 없이 상기 화소 전극에 대하여 소정의 전압을 인가하는 것을 특징으로 하는 전기 광학 장치.
  29. 제 22 항 또는 제 23 항에 있어서,
    상기 주사선 구동 회로는 상기 서브 필드군에 있어서의 복수의 서브 필드에걸쳐 상기 주사선을 순차적으로 선택하고,
    상기 데이터선 구동 회로는 상기 복수의 서브 필드에서, 상기 주사선 구동 회로와 협동하여, 상기 메모리에 대한 데이터의 기록을 행하는 것을 특징으로 하는
    전기 광학 장치.
  30. 제 29 항에 있어서,
    상기 계조 신호 생성 회로는 상기 주사선의 각각의 선택 기간에 따라서 상기 계조 신호의 천이 타이밍을 어긋나게 한 복수의 시프트 계조 신호를 생성하는 계조 신호 시프트 회로를 갖는 것을 특징으로 하는 전기 광학 장치.
  31. 제 22 항에 있어서,
    상기 펄스폭 생성 회로는 적어도 상기 화소의 표시 상태를 온 상태로 하는 온 전압 또는 상기 화소의 표시 상태를 오프 상태로 하는 오프 전압을 상기 화소 전극에 인가하는 것을 특징으로 하는
    전기 광학 장치.
  32. 청구항 22 항에 기재된 전기 광학 장치를 갖는 것을 특징으로 하는 전자기기.
  33. 소정의 기간을 복수의 서브 필드로 분할하여, 계조 데이터에 따른 서브 필드의 조합에 따라서 계조 표시를 하고, 또한, 각각의 화소가 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서,
    계조 데이터의 적어도 일부를 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,
    각각의 서브 필드를 규정하는 계조 신호에 근거하여, 상기 메모리에 기록된 데이터를 복수 회 반복 판독하고, 또한, 당해 판독된 데이터에 따른 전류를 상기 화소에 대하여 복수 회 반복 공급함으로써 상기 계조 데이터에 따른 계조 표시를 하는 제 2 단계를 갖는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
  34. 소정의 기간을 제 1 서브 필드군과 제 2 서브 필드군으로 분할하여, 계조 데이터의 일부를 구성하는 제 1 데이터와, 상기 계조 데이터의 일부를 구성하고 상기 제 1 데이터와는 다른 제 2 데이터에 따른 서브 필드의 조합에 따라서 계조 표시를 하고, 또한, 각각의 화소가 상기 계조 데이터를 기억하는 메모리를 갖는 전기 광학 장치의 구동 방법에 있어서,
    상기 제 1 데이터를 각각의 화소가 갖는 메모리에 기록하는 제 1 단계와,
    상기 제 1 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 1 계조 신호에 근거하여, 상기 메모리에 기록된 제 1 데이터를 판독하고, 또한 당해 판독된 제 1 데이터에 따른 전류를 상기 화소에 대하여 공급하는 제 2 단계와,
    상기 제 2 데이터를 상기 메모리에 기록하는 제 3 단계와,
    상기 제 2 서브 필드군을 구성하는 각각의 서브 필드를 규정하는 제 2 계조 신호에 근거하여, 상기 메모리에 기록된 제 2 데이터를 복수 회 반복 판독하고, 또한, 당해 판독된 제 2 데이터에 따른 전류를 상기 화소에 대하여 복수 회 반복 공급하는 제 4 단계를 갖는 것을 특징으로 하는
    전기 광학 장치의 구동 방법.
KR1020030041851A 2002-06-28 2003-06-26 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기 KR100555153B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002190250 2002-06-28
JPJP-P-2002-00190250 2002-06-28
JPJP-P-2003-00114352 2003-04-18
JP2003114352A JP4232520B2 (ja) 2002-06-28 2003-04-18 電気光学装置の駆動方法

Publications (2)

Publication Number Publication Date
KR20040002726A true KR20040002726A (ko) 2004-01-07
KR100555153B1 KR100555153B1 (ko) 2006-03-03

Family

ID=30447632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041851A KR100555153B1 (ko) 2002-06-28 2003-06-26 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (2) US7187392B2 (ko)
JP (1) JP4232520B2 (ko)
KR (1) KR100555153B1 (ko)
CN (1) CN100430982C (ko)
TW (1) TWI230367B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773057B2 (en) 2004-04-07 2010-08-10 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR20170065062A (ko) * 2015-12-02 2017-06-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20200055593A (ko) * 2018-11-13 2020-05-21 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치
KR20200085249A (ko) * 2018-11-13 2020-07-14 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206805B2 (ja) * 2002-06-28 2009-01-14 セイコーエプソン株式会社 電気光学装置の駆動方法
JP4232520B2 (ja) * 2002-06-28 2009-03-04 セイコーエプソン株式会社 電気光学装置の駆動方法
TWI230371B (en) * 2003-10-09 2005-04-01 Toppoly Optoelectronics Corp Circuit for clearing after image
JP4474262B2 (ja) * 2003-12-05 2010-06-02 株式会社日立製作所 走査線選択回路及びそれを用いた表示装置
EP1544836A1 (en) * 2003-12-17 2005-06-22 Deutsche Thomson-Brandt GmbH Method and apparatus for processing video pictures in particular in film mode sequences
JP4854182B2 (ja) * 2004-04-16 2012-01-18 三洋電機株式会社 表示装置
US7679595B2 (en) * 2004-07-30 2010-03-16 Tpo Displays Corp. Image sticking prevention circuit for display device
KR100748308B1 (ko) * 2004-09-15 2007-08-09 삼성에스디아이 주식회사 화소와 이를 가지는 발광 표시장치 및 그의 구동방법
US20060066539A1 (en) * 2004-09-24 2006-03-30 Matsushita Toshiba Picture Display Co., Ltd. Display device employing capacitive self-emitting element, and method for driving the same
US7639211B2 (en) * 2005-07-21 2009-12-29 Seiko Epson Corporation Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
JPWO2007058014A1 (ja) * 2005-11-15 2009-04-30 シャープ株式会社 液晶表示装置およびその駆動方法
WO2007069715A1 (ja) * 2005-12-15 2007-06-21 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
KR101189217B1 (ko) * 2006-02-07 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
JP4349434B2 (ja) * 2007-05-18 2009-10-21 セイコーエプソン株式会社 電気光学装置、その駆動回路、駆動方法および電子機器
JP5056203B2 (ja) * 2007-06-28 2012-10-24 セイコーエプソン株式会社 電気光学装置、その駆動方法および電子機器
WO2009050772A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited ドットマトリクス型の表示素子を有する表示装置およびその駆動方法
JP2010054989A (ja) * 2008-08-29 2010-03-11 Mitsubishi Electric Corp 階調制御方法および表示装置
EP2430112B1 (en) 2009-04-23 2018-09-12 The University of Chicago Materials and methods for the preparation of nanocomposites
JP5876635B2 (ja) * 2009-07-22 2016-03-02 セイコーエプソン株式会社 電気光学装置の駆動装置、電気光学装置及び電子機器
JP5691593B2 (ja) * 2011-02-09 2015-04-01 セイコーエプソン株式会社 表示制御方法、表示装置および電子機器
CN102354472B (zh) * 2011-07-01 2013-04-10 北京印刷学院 有源多载体画报
JP5865134B2 (ja) 2012-03-15 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
CN103366691B (zh) * 2012-03-31 2015-05-13 青岛海信电器股份有限公司 液晶显示装置驱动系统和驱动方法
US10842026B2 (en) * 2018-02-12 2020-11-17 Xerox Corporation System for forming electrical circuits on non-planar objects
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
KR20210135702A (ko) * 2020-05-06 2021-11-16 삼성전자주식회사 디스플레이 장치 및 그 제어방법
JP2022085123A (ja) 2020-11-27 2022-06-08 セイコーエプソン株式会社 回路装置及び電気光学装置
JP2022098627A (ja) 2020-12-22 2022-07-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2022099497A (ja) 2020-12-23 2022-07-05 セイコーエプソン株式会社 電気光学装置及び電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751264A (en) 1995-06-27 1998-05-12 Philips Electronics North America Corporation Distributed duty-cycle operation of digital light-modulators
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
EP0982708B1 (en) 1998-08-19 2011-05-11 Thomson Licensing Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
JP2001159883A (ja) * 1999-09-20 2001-06-12 Seiko Epson Corp 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
JP3661523B2 (ja) 1999-09-29 2005-06-15 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
KR100758622B1 (ko) * 2000-01-14 2007-09-13 마쯔시다덴기산교 가부시키가이샤 액티브 매트릭스형 표시장치 및 그 구동방법
JP4633920B2 (ja) * 2000-12-14 2011-02-16 株式会社日立製作所 表示装置および表示方法
JP3664059B2 (ja) 2000-09-06 2005-06-22 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
US6774876B2 (en) 2000-10-02 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and driving method thereof
JP3705123B2 (ja) * 2000-12-05 2005-10-12 セイコーエプソン株式会社 電気光学装置、階調表示方法および電子機器
JP3767737B2 (ja) 2001-10-25 2006-04-19 シャープ株式会社 表示素子およびその階調駆動方法
JP4232520B2 (ja) * 2002-06-28 2009-03-04 セイコーエプソン株式会社 電気光学装置の駆動方法
JP4206805B2 (ja) 2002-06-28 2009-01-14 セイコーエプソン株式会社 電気光学装置の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773057B2 (en) 2004-04-07 2010-08-10 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR20170065062A (ko) * 2015-12-02 2017-06-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20200055593A (ko) * 2018-11-13 2020-05-21 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치
KR20200085249A (ko) * 2018-11-13 2020-07-14 주식회사 사피엔반도체 화소 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US20040013427A1 (en) 2004-01-22
JP4232520B2 (ja) 2009-03-04
US20070120877A1 (en) 2007-05-31
CN100430982C (zh) 2008-11-05
US7982754B2 (en) 2011-07-19
TWI230367B (en) 2005-04-01
US7187392B2 (en) 2007-03-06
KR100555153B1 (ko) 2006-03-03
TW200409068A (en) 2004-06-01
JP2004086153A (ja) 2004-03-18
CN1475982A (zh) 2004-02-18

Similar Documents

Publication Publication Date Title
KR100555153B1 (ko) 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기
KR100563333B1 (ko) 전기광학 장치의 구동 방법, 전기광학 장치 및 전자기기
KR100654824B1 (ko) 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기
JP3588802B2 (ja) 電気光学装置及びその駆動方法、液晶表示装置及びその駆動方法、電気光学装置の駆動回路、並びに電子機器
JP5118188B2 (ja) アクティブマトリクス型表示装置
US20090153458A1 (en) Driving method and device of electro-optic element, and electronic equipment
KR101070352B1 (ko) 표시장치와 그의 구동방법 및 그 표시장치를 이용한 전자기기
JP2004233522A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2004086155A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP4771395B2 (ja) 表示装置及びその駆動方法並びに電子機器
JP2006285270A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP4595300B2 (ja) 電気光学装置および電子機器
JP2004086154A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2004037495A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2004271899A (ja) 表示装置
JP2004233969A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP4433028B2 (ja) 電気光学素子の駆動方法、駆動装置及び電子機器
JP4442673B2 (ja) 電気光学素子の駆動方法、駆動装置及び電子機器
JP2005049402A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2008102423A (ja) 電気光学装置の駆動回路、電気光学装置の駆動方法、および電気光学装置
JP2004021234A (ja) 電気光学装置、その駆動方法、階調制御信号生成回路および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 15