JP2008102423A - 電気光学装置の駆動回路、電気光学装置の駆動方法、および電気光学装置 - Google Patents

Abstract

【課題】電気光学装置においてサブフィールド期間を長く設定するとともに十分な階調を得る。
【解決手段】フィールド期間を時間軸上で複数に分割したサブフィールドを制御単位として、オン電圧およびオフ電圧を電気光学材料に印加し電気光学材料における光の透過と非透過を変化させることによって、各画素を駆動する。サブフィールドの長さであるサブフィールド期間は、１つのフィールド期間に長さの異なるサブフィールド期間が含まれるように設定される。サブフィールド期間の和が表示すべき階調に対応した長さとなるようにサブフィールドを選択して、選択されたサブフィールドにオン電圧またはオフ電圧の一方を印加し、選択されなかったサブフィールドに他方の電圧を印加することにより、階調が表現される。
【選択図】図６

Description

本発明は電気光学装置の駆動回路、電気光学装置の駆動方法、および電気光学装置に関する。

電気光学装置として、例えば電気光学材料に液晶を用いた液晶装置がある。液晶装置は、各種の情報処理機器の表示部として、あるいはプロジェクタの光学エンジンなどに広く利用されている。

従来の電気光学装置の構成は、例えば次のようなものである。すなわち、電気光学装置は、マトリクス状に配列された画素電極と、この画素電極に接続されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）などのスイッチング素子をはじめとする各種回路素子を設けた素子基板と、画素電極に対応する対向電極が形成された対向基板と、これら基板間に充填された電気光学材料である液晶とから構成される。

この構成において、素子基板上の走査線を介してスイッチング素子に走査信号を印加することにより、ある走査線に対応したスイッチング素子を導通状態にさせる。スイッチング素子が導通状態の間に、画素に表示させる階調に応じた電圧信号を素子基板上のデータ線を介して画素電極に印加し、当該画素電極と対向電極の間（液晶自身の容量など）に電荷を蓄積させる。この蓄積された電荷に応じて、液晶の配向状態が変化して各画素の明るさが変化する。こうして、画素の階調表示が実現される。

ところで、高画質な液晶装置を得るためには多彩な階調表現が必要であり、液晶装置の種々の駆動方式が開発されている。
駆動方式の一つであるアナログ駆動方式は、画素電極に印加する電圧の大きさによって階調を表示するものである。この方式は、電圧の大きさ、すなわちアナログ信号によって階調を制御するため、液晶装置の周辺回路として、Ｄ／Ａ（デジタル・アナログ）変換回路やオペアンプなどが必要となり、装置のコストが高くなってしまう。また、装置内を伝送されるアナログ信号は、個々の回路の特性バラツキ等の影響を受けやすいため、表示の品質劣化が生じる問題もある。

一方、デジタル駆動方式、すなわちオン電圧とオフ電圧の２値の電圧信号を用い、液晶への電圧パルスの印加時間によって階調表示を行う方式は、上記のような問題がないため有利である。具体的には、デジタル駆動方式では、１枚の画像を表示する期間である１フィールドを時間軸上で複数のサブフィールド（ＳＦ）に分割して、サブフィールド毎に各画素への電圧の印加（オン電圧、オフ電圧）を制御することで、階調を変化させる（時分割駆動方式）。

一般的には、上記時分割駆動方式においては、表現可能な階調の数がサブフィールドの数によって決まるので、階調数を増やすためにはサブフィールドを細かく設ける必要がある。例えば、２５６階調を表現する場合、最低の階調度（黒）の次の階調を表示するためには１フィールドの２５６分の１の期間を有するサブフィールドが必要となる。しかしながら、サブフィールド数を多くすると、画素電極へ電圧を印加すべき時間がＴＦＴなどトランジスタの動作速度を超えて短くなってしまうため、有効に電圧印加を行うことが難しくなる。

そこで、液晶の配向・緩和に要する応答時間よりもサブフィールド期間が短く設定されている場合において、液晶の過渡的な配向状態を用いて画素の明るさを調整することによって、サブフィールドの数よりも多い階調数を表現できるようにした時分割駆動方式（等分割サブフィールド駆動方式）が提案されている（例えば、特許文献１参照）。この方式によれば、例えば１フィールドを８０程度のサブフィールドに分割することで、２５６階調表現が可能である。つまり、この場合、１つのサブフィールド期間は、１フィールドの２５６分の１から８０分の１へ３倍程度長く取ることができるようになる。
特開２００３−１１４６６１号公報

しかしながら、液晶装置のさらなる高精細化、高階調化を実現するために、サブフィールド期間をより長く取ることが可能な駆動方式が求められている。すなわち、上記の時分割駆動方式では、１つのサブフィールド期間内において垂直・水平走査が行われるため、液晶パネルが高精細になればなるほど、同じサブフィールドの長さでも１画素当りの電圧印加時間は短くなる。よって、電圧を有効に印加するにはサブフィールド期間を長くする必要がある。また、トランジスタの性能が同一の条件下では、同じ階調数を表現するのにサブフィールド期間は長い方が望ましい。

本発明は上記の点に鑑みてなされたものであり、その目的は、サブフィールド期間を長く設定することができるとともに十分な階調を得ることができる電気光学装置の駆動回路、電気光学装置の駆動方法、および電気光学装置を提供することにある。

本発明は上記の課題を解決するためになされたものであり、本発明に係る電気光学装置の駆動回路は、電圧の印加により光の透過率が可変の電気光学材料を含んで構成される各画素を複数配列させてなる表示部に対して、オン電圧およびオフ電圧を供給することにより前記電気光学材料における光の透過と非透過の状態を変化させ、これら各状態の時間比に応じて階調表現を行う電気光学装置の駆動回路であって、フィールド期間を時間軸上で複数に分割したサブフィールドを制御単位として、前記サブフィールドの長さであるサブフィールド期間を、１つのフィールド期間に長さの異なるサブフィールド期間が含まれるように設定するとともに、サブフィールド期間の和が表示すべき階調に対応した長さとなるように１または複数のサブフィールドを選択して、選択されたサブフィールドに前記オン電圧または前記オフ電圧の一方の電圧を印加し選択されなかったサブフィールドに他方の電圧を印加することにより、階調表現を行うことを特徴とする。

このような構成によれば、各画素を構成する電気光学材料は電圧の印加によって光の透過率が可変であり、フィールド期間を時間軸上で複数に分割したサブフィールドを制御単位として、オン電圧およびオフ電圧を電気光学材料に印加し電気光学材料における光の透過と非透過を変化させることによって、各画素が駆動される。そして、サブフィールドの長さであるサブフィールド期間は、１つのフィールド期間に長さの異なるサブフィールド期間が含まれるように設定されて、サブフィールド期間の和が表示すべき階調に対応した長さとなるようにサブフィールドを選択して、選択されたサブフィールドにオン電圧またはオフ電圧の一方を印加し選択されなかったサブフィールドに他方の電圧を印加することにより、階調が表現される。長さの異なるサブフィールドを組み合わせてオン電圧を印加しているので、組み合わせられたサブフィールドによるサブフィールド期間の和を細かく制御することができ、これにより階調数を増やすことができる。したがって、階調数が従来と同等であれば、サブフィールド期間を従来よりも長くとることが可能である。サブフィールド期間が従来よりも長いため、動作速度の高速なトランジスタを用いなくてもよくなり、また各サブフィールドに効率良く電圧印加を行えるようにもなることから印加電圧の低電圧化にも対応することができるようになる。

また、本発明に係る電気光学装置の駆動回路は、前記サブフィールド期間は、前記オン電圧を印加した場合に前記透過率が非透過状態から飽和状態に達するまでの応答時間、または前記オフ電圧を印加した場合に前記透過率が飽和状態から非透過状態に達するまでの応答時間よりも短く設定されたことを特徴とする。

このような構成によれば、液晶の過渡的な配向状態を用いて画素の明るさが制御されるので、階調をさらに細かく表現することができる。したがって、サブフィールド期間を長くとってサブフィールドの数を少なくしても、高階調化を達成することが可能である。

また、本発明に係る電気光学装置の駆動方法は、電圧の印加により光の透過率が可変の電気光学材料を含んで構成される各画素を複数配列させてなる表示部に対して、オン電圧およびオフ電圧を供給することにより前記電気光学材料における光の透過と非透過の状態を変化させ、これら各状態の時間比に応じて階調表現を行う電気光学装置の駆動方法であって、フィールド期間を時間軸上で複数に分割したサブフィールドを制御単位として、前記サブフィールドの長さであるサブフィールド期間を、１つのフィールド期間に長さの異なるサブフィールド期間が含まれるように設定するとともに、サブフィールド期間の和が表示すべき階調に対応した長さとなるように１または複数のサブフィールドを選択して、選択されたサブフィールドに前記オン電圧または前記オフ電圧の一方の電圧を印加し選択されなかったサブフィールドに他方の電圧を印加することにより、階調表現を行うことを特徴とする。

また、本発明に係る電気光学装置は、複数の画素電極と、前記画素電極毎に印加する電圧を制御するスイッチング素子と、前記画素電極に対向して配置された対向電極と、前記画素電極と前記対向電極の間に挟持された電気光学材料とを有するとともに、上記の電気光学装置の駆動回路を具備したことを特徴とする。

以下、図面を参照しながら本発明の実施形態について詳しく説明する。
図１は、本発明の一実施形態による電気光学装置である、液晶装置１０の構成を示すブロック図である。
液晶装置１０は、ｍ行ｎ列（ｍ、ｎは２以上の整数）に画素がマトリクス状に配列されてなる表示部１０１ａと、走査信号Ｇ１、Ｇ２、…Ｇｍを表示部１０１ａの走査線に順次供給して走査線を選択する走査線駆動回路１３０と、階調データＤ０〜Ｄ７に基づくデータ信号ｄ１、ｄ２、…ｄｎを表示部１０１ａのデータ線に供給して各画素を駆動するデータ線駆動回路１４０と、制御の基準となるクロック信号ＣＬＫを発生させるクロック発生回路１５０と、走査線駆動回路１３０とデータ線駆動回路１４０とデータ変換回路３００を駆動する各種のタイミング信号を生成するタイミング信号生成回路２００と、階調データＤ０〜Ｄ７を変換して階調指示信号Ｄｓとしてデータ線駆動回路１４０に与えるデータ変換回路３００と、表示部１０１ａを駆動する規定電圧を生成する駆動電圧生成回路４００とを有する。

表示部１０１ａは、ガラス基板などの透明基板からなる素子基板に画素を駆動するトランジスタ等の各種回路を形成し、この素子基板と、素子基板に対向する対向基板との間に電気光学材料である液晶を挟持して構成される。素子基板上には、Ｙ方向に一定間隔でｍ本の走査線１１２が設けられ、Ｘ方向に一定間隔でｎ本のデータ線１１４が設けられる。走査線１１２とデータ線１１４が交差したところが各画素１１０である。

画素１１０の詳細な構成を図２に示す。各画素１１０は、素子基板上にＭＯＳ型ＦＥＴ（金属酸化物半導体型電界効果トランジスタ）によるトランジスタ１１６を有し、このトランジスタ１１６のゲート、ソース、ドレインが、それぞれ走査線１１２、データ線１１４、画素電極１１８に接続される。画素電極１１８と対向基板上の対向電極１０８の間には、液晶１０５が挟持されるとともに、蓄積容量１１９が形成されている。なお、対向電極１０８は、対向基板上の全面に形成されている。

走査線１１２に走査信号（図１のＧ１、Ｇ２、…Ｇｍ）が供給されると、当該走査線１１２上の画素１１０に対応するトランジスタ１１６が導通状態となり、さらにデータ線１１４にデータ信号（図１のｄ１、ｄ２、…ｄｎ）が供給されることにより、画素電極１１８と対向電極１０８間に電圧が印加される。この電圧印加によって、液晶１０５の配向状態が変化し、当該画素部分の光の透過率が変化する。

本液晶装置１０では、１枚の画像を表示する期間である１フィールドを時間軸上でＳＦ１、ＳＦ２、…ＳＦ３２からなる３２個のサブフィールド（ＳＦ）に分割して、サブフィールド毎に各画素への電圧の印加を行う（後述する図６参照）。印加電圧は、液晶１０５を透過状態にさせるオン電圧と液晶を非透過状態にさせるオフ電圧による、２値の電圧信号である。この電圧パルスの印加をサブフィールド毎に制御することによって、１フィールド内に占めるオン電圧が印加されている時間が変化することになり、印加時間に応じて画素の明るさが変化する。こうして、どのサブフィールドにオン電圧を印加させるかを制御することで、階調が表現されることになる。

このように、本液晶装置１０はサブフィールドを制御単位として表示部１０１ａを駆動するものであるが、上記３２個のサブフィールドは、そのサブフィールド期間が１フィールド内で異なる長さを持つように設定される（すなわち、１フィールドは非等分割される）。この点については、後で詳細に説明する。

次に、タイミング信号生成回路２００は、クロック発生回路１５０から入力されるクロック信号ＣＬＫと、図示しない他の回路から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓ、ドットクロック信号ＤＣＬＫとに従って、交流化信号ＦＲ、スタートパルス信号ＤＹ、走査側転送クロックＣＬＹ、データ・イネーブル信号ＥＮＢＸ、およびデータ転送クロックＣＬＸを生成する。

ここで、交流化信号ＦＲは、１フィールド毎にデータ書き込み（液晶１０５への電圧の印加）極性を反転させるための信号であり、以下に説明するデータ線駆動回路１４０において、この交流化信号ＦＲに従った極性でデータ信号ｄ１、ｄ２、…ｄｎが出力されることになる。

走査側転送クロックＣＬＹは、各走査線１１２へ走査信号Ｇ１、Ｇ２、…Ｇｍを供給するタイミングを指定する信号であり、走査線駆動回路１３０へ入力される。
データ・イネーブル信号ＥＮＢＸは、データ線駆動回路１４０における階調指示信号Ｄｓのラッチ、およびデータ線駆動回路１４０からデータ線１１４へのデータ信号の供給を開始させるタイミングを指定する信号である。

データ転送クロックＣＬＸは、データ線駆動回路１４０においてラッチ信号（Ｓ１、Ｓ２、…Ｓｎ）を生成するタイミングを指定する信号であり、データ線駆動回路１４０ではこのラッチ信号のタイミングに従って、データ変換回路３００から送られる階調指示信号Ｄｓを取得する。

スタートパルス信号ＤＹは、各サブフィールドＳＦ１〜ＳＦ３２の開始タイミングを規定する信号であり、タイミング信号生成回路２００内のスタートパルス生成回路２１０によって生成される。以下、スタートパルス生成回路２１０の詳細を説明する。

図３は、スタートパルス生成回路２１０の回路構成図を示したものである。スタートパルス生成回路２１０は、カウンタ２１１、コンパレータ２１２、マルチプレクサ２１３、リングカウンタ２１４、Ｄフリップフロップ２１５、およびＯＲ回路２１６により構成される。

カウンタ２１１にはクロック信号ＣＬＫが入力されて、カウンタ２１１は入力されたクロック信号ＣＬＫをカウントする。カウントは、サブフィールド毎に行われ、カウント値は各サブフィールドの開始時点でリセットされる。そのために、ＯＲ回路２１６の出力がカウンタ２１１に戻されるようになっている。なお、ＯＲ回路２１６の一方の入力端子にはフィールド開始時にのみハイレベルを示すリセット信号ＲＳＥＴが供給され、各フィールドの開始時にはカウンタ２１１のカウント値がリセットされる。

マルチプレクサ２１３には、各サブフィールドの長さ（サブフィールド期間）を定義するサブフィールド期間指定データＤ_ＳＦ１〜Ｄ_ＳＦ３２が入力される。マルチプレクサ２１３は、スタートパルス生成回路２１０から出力されるスタートパルス信号ＤＹの数をカウントするリングカウンタ２１４の出力に基づいて、次のサブフィールドに対応するサブフィールド期間指定データをＤ_ＳＦ１〜Ｄ_ＳＦ３２から選択し、コンパレータ２１２へ出力する。例えば、リングカウンタ２１４によるスタートパルス信号ＤＹのカウント数が“２”であれば、現在は２番目のサブフィールド（ＳＦ２）期間中ということになり、マルチプレクサ２１３は、３番目のサブフィールド（ＳＦ３）に対応するサブフィールド期間指定データ、すなわちＤ_ＳＦ３を出力する。

コンパレータ２１２は、カウンタ２１１から入力されるクロック信号ＣＬＫのカウント値と、マルチプレクサ２１３からのサブフィールド期間指定データとを比較し、両者が一致したら、ハイレベルの一致信号を出力する。すなわち、コンパレータ２１２からは、サブフィールド期間指定データＤ_ＳＦ１、Ｄ_ＳＦ２、…、Ｄ_ＳＦ３２によって順次指定される期間毎に、一致信号が出力されることになる。

この一致信号は、ＯＲ回路２１６を介してＤフリップフロップ２１５へ入力される。Ｄフリップフロップ２１５は、一致信号が入力されると、走査側転送クロックＣＬＹに同期させてスタートパルス信号ＤＹを出力する。
なお、ＯＲ回路２１６の一方の入力端子に上記一致信号が入力されるため、カウンタ２１１のカウント値は、一致信号の入力すなわちサブフィールド毎にリセットされることになる。

上記の構成により、スタートパルス生成回路２１０は、サブフィールド期間指定データＤ_ＳＦ１〜Ｄ_ＳＦ３２を適宜調整することで各サブフィールドＳＦ１〜ＳＦ３２のサブフィールド期間を所望の長さに設定することができるようにされている。

次に、図１に戻って、走査線駆動回路１３０は、スタートパルス信号ＤＹが入力されて各サブフィールドが開始されると、走査側転送クロックＣＬＹに従って順次、各走査線１１２に走査信号Ｇ１、Ｇ２、…Ｇｍを供給する。

データ線駆動回路１４０は、各データ線１１４に対応した全部でｎ個の階調指示信号Ｄｓを一旦ラッチしておいて、データ・イネーブル信号ＥＮＢＸが入力された時、階調指示信号Ｄｓに従ったオン電圧またはオフ電圧をデータ信号ｄ１、ｄ２、…ｄｎとして各データ線１１４に一斉に供給する（線順次駆動）。データ線１１４に供給された各データ信号は、走査信号が供給されている走査線１１２に配設されたトランジスタ１１６（導通状態となっている）のソースへ入力されて、当該各画素１１０（の液晶１０５）を駆動する。

駆動電圧生成回路４００は、上記のデータ信号を生成するための電圧Ｖ１、−Ｖ１、Ｖ０をデータ線駆動回路１４０へ出力するとともに、走査信号を生成する電圧Ｖ２を走査線駆動回路１３０へ、対向電極電圧ＶＬＣＣＯＭを対向電極１０８へ、それぞれ出力する。

データ変換回路３００は、各フィールドにおいて各画素１１０が表示すべき階調を指定した階調データＤ０〜Ｄ７を上記の階調指示信号Ｄｓに変換して、データ線駆動回路１４０へ出力する。階調指示信号Ｄｓは、サブフィールド毎に、当該画素１１０の液晶１０５を透過状態にするか、非透過状態にするかを示す情報である。したがって、各サブフィールドの階調指示信号Ｄｓは、階調データと全サブフィールドのサブフィールド期間とを与えることによって決定することができる。

より詳しくは、データ変換回路３００は、垂直走査信号Ｖｓ、水平走査信号Ｈｓ、およびドットクロック信号ＤＣＬＫに同期して動作するように構成され、図示しない所定の外部回路から入力される画素１１０毎の８ビット（２５６階調）の階調データＤ０〜Ｄ７をフィールドメモリに書き込む。また、スタートパルス信号ＤＹが入力されるとフィールドメモリから各画素１１０の階調データＤ０〜Ｄ７を読み出すとともに、スタートパルス信号ＤＹをカウントしてそのカウント数から現在のサブフィールドを求める。

一方、データ変換回路３００には、全サブフィールドのサブフィールド期間を定義するデータであるサブフィールド期間指定データＤ_ＳＦ１〜Ｄ_ＳＦ３２が入力されている。データ変換回路３００は、このサブフィールド期間指定データと階調データとに基づき、現在のサブフィールドでの階調指示信号Ｄｓを決定する。こうして決定された階調指示信号Ｄｓにより、各サブフィールドにおいて当該画素１１０にオン電圧を印加するか、オフ電圧を印加するかが決められることになる。

ここで、階調指示信号Ｄｓは、上記したように液晶１０５を透過状態にするか非透過状態にするかを示す情報（２値の情報）であり、透過状態をハイレベルの信号に、非透過状態をローレベルの信号にそれぞれ対応させるものとする。例えば、２５６番目の階調（最大の明るさ）を表示する場合、全てのサブフィールドで液晶１０５は透過状態に制御されることになるから、階調指示信号Ｄｓは、全てのサブフィールドでハイレベルとなる。

図４は、データ線駆動回路１４０の回路構成図を示したものである。データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１ラッチ回路１４２０と、第２ラッチ回路１４３０と、電圧選択回路１４４０とから構成される。

Ｘシフトレジスタ１４１０は、データ・イネーブル信号ＥＮＢＸが入力されるとデータ転送クロックＣＬＸに従って順次、ラッチ信号Ｓ１、Ｓ２、…Ｓｎを第１ラッチ回路１４２０に供給する。
第１ラッチ回路１４２０は、データ変換回路３００から送られる階調指示信号Ｄｓをラッチ信号Ｓ１、Ｓ２、…Ｓｎの立ち下がりタイミングで順次ラッチする。
第２ラッチ回路１４３０は、第１ラッチ回路１４２０にラッチされた階調指示信号Ｄｓをデータ・イネーブル信号ＥＮＢＸにより一斉にラッチして、電圧選択回路１４４０から各データ線１１４へデータ信号ｄ１、ｄ２、…ｄｎとして供給する。

電圧選択回路１４４０は、交流化信号ＦＲのレベルに応じて、データ信号ｄ１、ｄ２、…ｄｎに設定する電圧を駆動電圧生成回路４００により与えられる電圧Ｖ１、−Ｖ１、Ｖ０から選択する。具体的には、交流化信号ＦＲがハイレベルの場合、オン電圧としてのデータ信号が出力されるときは電圧−Ｖ１を選択し、オフ電圧としてのデータ信号が出力されるときは電圧Ｖ０を選択する。また、交流化信号ＦＲがローレベルの場合、オン電圧としてのデータ信号が出力されるときは電圧Ｖ１を選択し、オフ電圧としてのデータ信号が出力されるときは電圧Ｖ０を選択する。

次に、上記説明した液晶装置１０の動作について、図５に示すタイミングチャートを利用して説明する。
交流化信号ＦＲは、１フィールド期間毎にハイレベルとローレベルが反転しながら供給されている。以下、ローレベルの場合について説明するが、ハイレベルの場合も基本的には同じである。

本液晶装置１０は上述したように１フィールドを３２個のサブフィールドに分割して駆動を行うので、スタートパルス信号ＤＹは、１フィールド内に３２個供給される。スタートパルス信号ＤＹが供給されてから次のスタートパルス信号ＤＹが供給されるまでが１つのサブフィールド期間であり、後で説明（図６参照）するように、１フィールドにおいてサブフィールド期間は異なる長さを持つように設定されている（スタートパルス生成回路２１０に入力されるサブフィールド期間指定データＤ_ＳＦ１〜Ｄ_ＳＦ３２によってサブフィールド期間の長さが設定されるのは、上述した通りである）。

スタートパルス信号ＤＹが供給されると、走査側転送クロックＣＬＹのタイミングに従って、順次、各走査線１１２に走査信号Ｇ１、Ｇ２、…Ｇｍが供給される。ここで、各走査信号は、走査側転送クロックＣＬＹの半周期に相当するパルス幅を有するものとし、最初の走査信号であるＧ１（１本目の走査線に対応する）は、スタートパルス信号ＤＹが供給された後の最初の走査側転送クロックＣＬＹが立ち上がってから少なくともＣＬＹの半周期だけ遅延させて出力されるものとする。

一方、データ・イネーブル信号ＥＮＢＸは、最初の１クロック（Ｇ０）が上記したスタートパルス信号ＤＹの供給から走査信号Ｇ１の出力までの間のタイミングで供給され、それ以降のクロック（Ｇ１からＧｍまで）は走査側転送クロックＣＬＹの半周期と同じ周期で供給されるように調整されている。

データ・イネーブル信号ＥＮＢＸの最初の１クロック（Ｇ０）が供給されると、データ転送クロックＣＬＸに従って、順次、ラッチ信号Ｓ１、Ｓ２、…Ｓｎが供給される。第１ラッチ回路１４２０は、このラッチ信号Ｓ１、Ｓ２、…Ｓｎを受けて、順次対応する階調指示信号Ｄｓ（データ変換回路３００から送られてくる）をラッチしていく。この時ラッチされる階調指示信号Ｄｓは、１本目の走査線１１２に表示されるデータとなる。また、ラッチはラッチ信号の立ち下がりにおいて行うものとする。

その後、走査信号Ｇ１が（１本目の走査線に）供給されると、当該走査線に対応する画素１１０のトランジスタ１１６が導通される。そして、データ・イネーブル信号ＥＮＢＸの次の１クロック（Ｇ１）が供給されることにより、第２ラッチ回路１４３０は、第１ラッチ回路１４２０にラッチされている１本目の走査線に対応した階調指示信号Ｄｓを、データ信号ｄ１、ｄ２、…ｄｎとしてそれぞれデータ線１１４に一斉に出力する。また、同時に、第１ラッチ回路１４２０は２本目の走査線に対応した階調指示信号Ｄｓのラッチを行う。

こうして、１本目の走査線１１２の画素１１０に階調指示信号Ｄｓに従った電圧が印加されることになり、以降、同様の動作により、２本目〜ｍ本目の走査線についてもそれぞれの画素１１０への電圧印加が行われる。
以上が１つのサブフィールド（ここではサブフィールドＳＦ１）について行われる動作であり、これにより、表示部１０１ａの全画素１１０がオン電圧またはオフ電圧に応じ駆動される。そして、このサブフィールド毎の駆動が１フィールド分（すなわち、ここではサブフィールドＳＦ１からサブフィールドＳＦ３２まで）繰り返されることで、当該１フィールドの階調が表現されることになる。この点について、次に図６および図７を用いて説明する。

図６は、本液晶装置１０における１フィールドの構成を模式的に示した図である。上記説明してきたように、１フィールドは、３２個のサブフィールドＳＦ１〜ＳＦ３２に非等分割されており、１フィールドが異なる長さのサブフィールド期間を持つサブフィールドからなるようにされている。ここで、図６において、１フィールド期間の３２分の１の長さの期間を便宜上“Ａ”で表している（１フィールド期間は３２Ａとなる）。

図６（ａ）では、サブフィールドＳＦ１、ＳＦ３、…、ＳＦ３１についてはサブフィールド期間の長さが０．９Ａに設定され、サブフィールドＳＦ２、ＳＦ４、…、ＳＦ３２についてはサブフィールド期間の長さが１．１Ａに設定されている。この場合、オン電圧を印加するサブフィールドを図７（ａ）の左欄のように選択すると、オン電圧が印加されるサブフィールド期間の和は同図右欄のようになる。なお、図７（ａ）では、サブフィールド期間の和が４．０Ａ以下のものについてのみ示した。

図６（ａ）および図７（ａ）において、例えば、サブフィールドＳＦ１にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は０．９Ａであり、サブフィールドＳＦ２にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．１Ａであり、サブフィールドＳＦ１とＳＦ３にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．８Ａであり、サブフィールドＳＦ１とＳＦ２にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．０Ａであり、サブフィールドＳＦ２とＳＦ４にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．２Ａであり、サブフィールドＳＦ１とＳＦ３とＳＦ５にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．７Ａである。

なお、同一のサブフィールド期間の和を与えるサブフィールドの選択の組み合わせは、図７（ａ）左欄のものに限られない。例えば、サブフィールド期間の和が１．８Ａとなるのは、サブフィールドＳＦ１とＳＦ３の組み合わせ以外に、サブフィールドＳＦ３とＳＦ５の組み合わせなどがある。

ここで、図７（ａ）右欄に示したオン電圧が印加されるサブフィールド期間の和は、１フィールドにおいて画素１１０の液晶１０５が透過状態に駆動される時間の総和を表すから、上記サブフィールド期間の和は当該１フィールドでの画素１１０の明るさに対応することになる。すなわち、図７（ａ）右欄に示したサブフィールド期間の和の数は、表示される階調の数に相当している。図７（ａ）より、１フィールドが図６（ａ）のように構成されている場合、サブフィールド期間の和が４．０Ａ以下で考えると１１階調の表現が可能であることが分かる。

図６（ａ）による非等分割されたサブフィールドによる駆動制御を、図６（ｄ）と図７（ｄ）に示す従来の等分割サブフィールド駆動と比較してみる。図６（ｄ）では、１フィールド（１フィールド期間は図６（ａ）と同じ）は８０個のサブフィールドＳＦ１〜ＳＦ８０に等分割されている。サブフィールド期間の長さは全て等しく、０．４Ａ（＝３２Ａ÷８０）となる。この等分割サブフィールド駆動では、図７（ｄ）より、サブフィールド期間の和４．０Ａ以下で考えると１０階調の表現が可能であることが分かる。

したがって、図６（ａ）の３２個のサブフィールドによる非等分割サブフィールド駆動は、図６（ｄ）の８０個のサブフィールドによる等分割サブフィールド駆動と同等以上の階調表現が可能ということになる。ここで、両者における最小のサブフィールド期間の長さを比べると、３２個のサブフィールドによる非等分割サブフィールド駆動では０．９Ａが最小のサブフィールド期間であり、８０個のサブフィールドによる等分割サブフィールド駆動では０．４Ａが最小のサブフィールド期間である。

このように、３２個のサブフィールドによる非等分割サブフィールド駆動は、８０個のサブフィールドによる等分割サブフィールド駆動と同等以上の階調表現を可能とし、尚且つサブフィールド期間をより長く設定することが可能である。

次に、図６（ｂ）、（ｃ）に、１フィールドを３２個のサブフィールドに非等分割する他の例を示す。
図６（ｂ）では、サブフィールドＳＦ１〜ＳＦ１６についてはサブフィールド期間の長さが０．９Ａに設定され、サブフィールドＳＦ１７〜ＳＦ３２についてはサブフィールド期間の長さが１．１Ａに設定されている。この場合のサブフィールドの選択の組み合わせとサブフィールド期間の和との関係は、図７（ｂ）のようになる。

すなわち、例えば、サブフィールドＳＦ１にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は０．９Ａであり、サブフィールドＳＦ１７にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．１Ａであり、サブフィールドＳＦ１とＳＦ２にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．８Ａであり、サブフィールドＳＦ１とＳＦ１７にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．０Ａであり、サブフィールドＳＦ１７とＳＦ１８にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．２Ａであり、サブフィールドＳＦ１とＳＦ２とＳＦ３にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．７Ａである。

このように、図６（ｂ）の非等分割サブフィールド駆動の場合も、サブフィールド期間の和が４．０Ａ以下では図６（ａ）と同様に１１階調の表現が可能ということになる。また、最小のサブフィールド期間についても、図６（ａ）の場合と同じ０．９Ａである。
したがって、図６（ｂ）のような３２個のサブフィールドによる非等分割サブフィールド駆動でも、８０個のサブフィールドによる等分割サブフィールド駆動と同等以上の階調表現が可能であるとともに、サブフィールド期間をより長く設定することが可能となっている。

第３の例として図６（ｃ）の非等分割サブフィールド駆動においては、サブフィールドＳＦ１のサブフィールド期間は０．９Ａに設定され、サブフィールドＳＦ２のサブフィールド期間は０．８Ａに設定され、サブフィールドＳＦ３のサブフィールド期間は１．１Ａに設定され、サブフィールドＳＦ４のサブフィールド期間は１．２Ａに設定され、以降のサブフィールドは、サブフィールドＳＦ１〜ＳＦ４と同じサブフィールド期間が繰り返されるように設定されている。この場合のサブフィールドの選択の組み合わせとサブフィールド期間の和との関係は、図７（ｃ）のようになる。

すなわち、例えば、サブフィールドＳＦ２にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は０．８Ａであり、サブフィールドＳＦ１にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は０．９Ａであり、サブフィールドＳＦ３にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．１Ａであり、サブフィールドＳＦ４にのみオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．２Ａである。

さらに、サブフィールドＳＦ２とＳＦ６にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．６Ａであり、サブフィールドＳＦ１とＳＦ２にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．７Ａであり、サブフィールドＳＦ１とＳＦ５にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．８Ａであり、サブフィールドＳＦ２とＳＦ３にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は１．９Ａである。

さらに、サブフィールドＳＦ１とＳＦ３、またはＳＦ２とＳＦ４にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．０Ａであり、サブフィールドＳＦ１とＳＦ４にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．１Ａであり、サブフィールドＳＦ３とＳＦ７にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．２Ａであり、サブフィールドＳＦ３とＳＦ４にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．３Ａであり、サブフィールドＳＦ４とＳＦ８にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．４Ａである。

さらに、サブフィールドＳＦ１とＳＦ２とＳＦ６にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．５Ａであり、サブフィールドＳＦ１とＳＦ２とＳＦ５にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．６Ａであり、サブフィールドＳＦ１とＳＦ５とＳＦ９にオン電圧を印加すると、オン電圧が印加されるサブフィールド期間の和は２．７Ａである。

以下説明は省略するが、図６（ｃ）の非等分割サブフィールド駆動の場合には、サブフィールド期間の和が４．０Ａ以下では２８階調の表現が可能であり、上記２つの非等分割サブフィールド駆動と比べて、階調数をより増やすことができることが分かる。逆に言えば、もし８０個のサブフィールドによる等分割サブフィールド駆動（図６（ｄ））と同等程度の階調数で十分足りるのであれば、１フィールドをサブフィールドに非等分割する数を３２より少なくすることができる。そのようにした場合には、非等分割されたサブフィールドのうち最小のサブフィールド期間は、図６（ｃ）の場合の０．８Ａより長くなることになる。したがって、階調数が同じでも、サブフィールド期間をさらに長くとることが可能である。

なお、以上の説明において、画素１１０の明るさはオン電圧が印加されるサブフィールドの数に比例するものとして説明を行ってきたが、実際には、画素１１０の明るさは、液晶１０５の透過率が時間的に変化する場合にはその透過率の積分値に比例する。
そこで、本液晶装置１０において、液晶１０５の応答時間、すなわち画素１１０にオン電圧を印加したときに液晶１０５の透過率が非透過状態（透過率が０％程度の状態）から飽和状態（透過率がほぼ１００％の状態）に達するまでの応答時間、または画素１１０にオフ電圧を印加したときに液晶１０５の透過率が飽和状態から非透過状態に達するまでの応答時間よりも、サブフィールド期間の方が短くなるようにサブフィールドを設定した駆動方式を用いることができる。

この方式では、例えばオン電圧が印加されるサブフィールドの間にオフ電圧が印加されるサブフィールドがある場合に、当該オフ電圧が印加されるサブフィールドの期間において液晶１０５の透過率が液晶の配向状態の緩和によって減少するため、透過率の積分値も減少し、オン電圧を連続して印加した場合よりも画素１１０の明るさが小さくなる。これにより、オン電圧を印加するサブフィールドの数が同じでもオン電圧とオフ電圧の印加する順序を変えることで、階調をより細かく変化させることができる。

以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。

例えば、上記の実施形態ではオン電圧を印加したときに液晶が透過状態になるものとして説明を行ったが、オフ電圧の印加により液晶が透過状態になる液晶装置にも、本発明を適用することができる。

本発明の一実施形態による電気光学装置（液晶装置）の構成を示すブロック図である。 液晶装置の表示部に形成された画素の構成図である。 スタートパルス生成回路の回路構成図である。 データ線駆動回路の回路構成図である。 液晶装置の動作を説明するタイミングチャートである。 サブフィールドに分割されたフィールドの構成を模式的に示した図である。 サブフィールド駆動により実現される階調数を説明する図である。

符号の説明

１０…液晶装置 １０１ａ…表示部 １３０…走査線駆動回路 １４０…データ線駆動回路 １５０…クロック発生回路 ２００…タイミング信号生成回路 ３００…データ変換回路 ４００…駆動電圧生成回路

Claims (4)

1. 電圧の印加により光の透過率が可変の電気光学材料を含んで構成される各画素を複数配列させてなる表示部に対して、オン電圧およびオフ電圧を供給することにより前記電気光学材料における光の透過と非透過の状態を変化させ、これら各状態の時間比に応じて階調表現を行う電気光学装置の駆動回路であって、
   フィールド期間を時間軸上で複数に分割したサブフィールドを制御単位として、
   前記サブフィールドの長さであるサブフィールド期間を、１つのフィールド期間に長さの異なるサブフィールド期間が含まれるように設定するとともに、
   サブフィールド期間の和が表示すべき階調に対応した長さとなるように１または複数のサブフィールドを選択して、選択されたサブフィールドに前記オン電圧または前記オフ電圧の一方の電圧を印加し選択されなかったサブフィールドに他方の電圧を印加することにより、階調表現を行う
   ことを特徴とする電気光学装置の駆動回路。
2. 前記サブフィールド期間は、前記オン電圧を印加した場合に前記透過率が非透過状態から飽和状態に達するまでの応答時間、または前記オフ電圧を印加した場合に前記透過率が飽和状態から非透過状態に達するまでの応答時間よりも短く設定されたことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 電圧の印加により光の透過率が可変の電気光学材料を含んで構成される各画素を複数配列させてなる表示部に対して、オン電圧およびオフ電圧を供給することにより前記電気光学材料における光の透過と非透過の状態を変化させ、これら各状態の時間比に応じて階調表現を行う電気光学装置の駆動方法であって、
   フィールド期間を時間軸上で複数に分割したサブフィールドを制御単位として、
   前記サブフィールドの長さであるサブフィールド期間を、１つのフィールド期間に長さの異なるサブフィールド期間が含まれるように設定するとともに、
   サブフィールド期間の和が表示すべき階調に対応した長さとなるように１または複数のサブフィールドを選択して、選択されたサブフィールドに前記オン電圧または前記オフ電圧の一方の電圧を印加し選択されなかったサブフィールドに他方の電圧を印加することにより、階調表現を行う
   ことを特徴とする電気光学装置の駆動方法。
4. 複数の画素電極と、
   前記画素電極毎に印加する電圧を制御するスイッチング素子と、
   前記画素電極に対向して配置された対向電極と、
   前記画素電極と前記対向電極の間に挟持された電気光学材料とを有するとともに、
   請求項１または請求項２に記載の電気光学装置の駆動回路を具備したことを特徴とする電気光学装置。

Images