KR20030088336A - ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판,질화물계 반도체소자 및 그 제조방법 - Google Patents

ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판,질화물계 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20030088336A
KR20030088336A KR10-2003-0029615A KR20030029615A KR20030088336A KR 20030088336 A KR20030088336 A KR 20030088336A KR 20030029615 A KR20030029615 A KR 20030029615A KR 20030088336 A KR20030088336 A KR 20030088336A
Authority
KR
South Korea
Prior art keywords
substrate
single crystal
gan single
nitride
crystal substrate
Prior art date
Application number
KR10-2003-0029615A
Other languages
English (en)
Inventor
우에노마사키
타카스카에이료
츄아수진
첸펭
Original Assignee
스미토모덴키고교가부시키가이샤
인스티튜트 오브 머티어리얼스 리서치 & 엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤, 인스티튜트 오브 머티어리얼스 리서치 & 엔지니어링 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20030088336A publication Critical patent/KR20030088336A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명에 의한 GaN단결정기판(11)은, 적어도 NH3기체를 함유하는 혼합기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간 열처리된 연마표면을 지닌다. 따라서, 연마에 의해 다수의 미소결함이 형성되어 있는 상기 기판(11)의 표면에 원자재배열이 행해져, 기판(11)의 표면을 평탄화하므로, 해당 기판(11)상에 형성된 에피택셜층(12)의 표면은 평탄화될 수 있다.

Description

ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판, 질화물계 반도체소자 및 그 제조방법{GaN Single-Crystal Substrate, Nitride Type Semiconductor Epitaxial Substrate, Nitride Type Semiconductor Device, and Methods of Making the Same}
발명의 분야
본 발명은, 발광소자 등에 이용되는 GaN단결정기판, 질화물계 반도체 에피택셜기판, 질화물계 반도체소자 및 그들의 제조방법에 관한 것이다.
관련된 기술분야의 종래기술
최근, 질화물계 화합물 반도체를 이용한 발광소자는, 자외선에서 청-녹까지의 영역에 있어서 단파장을 지닌 광을 방출할 수 있어, 이에 대한 관심이 집중되고 있다. 발광다이오드, 레이저다이오드 등의 이들 소자는, 조명 및 표시장치 혹은 차세대 DVD용 광원으로서 기대되고 있다. 이들 발광소자를 이용하는 기판으로서는, 주요 질화물계 반도체층인 GaN층의 것과 동일한 격자상수를 지닌 GaN단결정기판을 이용하는 것이 바람직하다. 그러나, 종래 GaN단결정기판을 제조하는 것은 곤란한 것으로 여겨지고 있었다.
따라서, 화학적으로 안정하면서 GaN과 거의 유사한 격자상수를 지닌 사파이어기판이 통상 사용되어 왔다. 이러한 사파이어기판상에 GaN기판을 에피택셜성장시키는 방법으로서는, 통상, OMVPE(organometallic vaper phase epitaxy)법이 이용되어 왔다. OMVPE법에 있어서, H2기체분위기중 기판온도를 약 1050℃로 유지한 채로 사파이어기판표면을 청정화한 후, 기판온도 약 450 내지 600℃에서 GaN 혹은 AlN의 버퍼층을 성장시키고 나서, 적어도 1000℃의 고온에서 GaN층을 성장시킨다.
그러나, 사파이어기판의 사용은 다음의 점에서 문제가 있다. 즉, 첫번째로, 사파이어기판의 격자상수는 GaN층의 것과 유사하나 동일하지는 않으므로, 사파이어기판과 GaN층사이의 계면에 격자 부정합(mismatching)에 기인한 전위(dislocation) 등의 결함이 다수 도입되게 된다. 이들 결함은 성장방향으로 연장되어, 에피택셜층표면상의 관통결함으로서 다수 나타나게 되는 동시에 레이저다이오드 등의 발광소자의 특성 및 수명의 현저한 열화를 초래하게 된다. 또한, 이 사파이어기판의 열팽창계수와 GaN층의 열팽창계수가 서로 크게 다르므로, 에피택셜성장된 기판이 크게 휘는 일이 있다. 게다가, 사파이어기판은 개열성이 없으므로, 반사면으로서 개열면을 사용하는 레이저다이오드를 제작하는 것이 극히 곤란하다.
이러한 환경에 비추어, 질화물계 화합물 반도체층을 형성하는 데 적합한 단결정 GaN기판이 실현되어 있었다(국제특허 공개번호 제 WO99/23693호). 이 방법에 있어서는, GaAs기판상에 줄무늬 혹은 원형을 지닌 마스크를 형성하고, 그 위에 기상에 GaN층을 성장시키고 나서, GaAs기판을 제거함으로써, GaN기판을 얻을 수 있다. 또, 이 방법에 의하면, GaN기판상에 GaN층을 더욱 성장시켜 잉곳(ingot)을 제조하고, 이 잉곳으로부터 GaN기판을 절삭해 냄으로써 GaN기판을 양산할 수 있다.즉, 이 새로운 방법에 의하면, GaN단결정기판을 양산하는 것이 가능하다.
그러나, 상기 설명한 종래의 GaN기판은, 다음과 같은 문제가 있다. 즉, 제작된 GaN단결정기판표면상에 에피택셜층을 형성하기 위해 해당 GaN단결정기판표면을 기계적으로 평탄하게 연마할 필요가 있는 반면, GaN단결정기판은 화학적으로 불안정하여 다른 반도체기판에 사용되는 화학·기계적 연마(CMP)에 의해 연마하는 것이 곤란하다. 따라서, 이 기계적으로 연마된 기판에 대해 에피택셜성장에 적합한 평탄성을 얻는 것은 곤란하므로, 전형적인 기계적 연마후의 기판 표면의 Rms(root-mean-square roughness)는 약 1.0nm이다. 에피택셜층이, 이러한 거친 표면을 지닌 기판상에 형성되어 있을 경우, 불균일한 부분에 있어서의 랜덤한 핵생성에 기인해서 3차원 성장이 일어나, 평탄한 표면을 얻는 것이 곤란하다. 또한, 생성된 성장핵이 이러한 성장모드에서 서로 결합된 경우, 핵중에 존재하는 방향성 시프트에 기인해서 전위 등의 결정결함이 일어나기 쉬워 결정성이 열화된다. 즉, GaN단결정기판상에 보다 양질의 반도체장치를 제조하기 위해, 표면처리에 기인해서 일어나는 결함(예를 들면, 손상, 전위 등)을 제거할 필요가 있다.
상기 과제를 해결하기 위해, 본 발명의 목적은, 각종 평탄한 표면을 지닌 GaN단결정기판, 질화물계 반도체 에피택셜기판, 질화물계 반도체소자 및 이들의 제조방법을 제공하는 데 있다.
본 발명은, 적어도 NH3기체를 함유하는 혼합기체분위기중, 적어도 1020℃의기판온도에서 적어도 10분간의 열처리에 의해 평탄화된 연마표면을 지닌 것을 특징으로 하는 GaN단결정기판을 제공한다.
이 GaN단결정기판에 있어서는, 연마에 의해 다수의 미소결함이 형성되어 있는 기판 표면에 있어서 원자재배열을 행하기 위해, 적어도 NH3기체를 함유하는 혼합기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간 소정의 열처리를 행함으로써, 기판표면을 평탄화한다. 따라서, 기판표면에 형성된 에피택셜층의 표면을 평탄화할 수 있다.
또, 열처리에 의해, 표면의 근평균제곱조도(root-mean-square roughness)는 0.2nm이하로 된다. 이 기판표면의 근평균제곱조도가 0.2nm이하이면, 바람직한 품질의 에피택셜층을 형성하기에 충분히 평탄한 기판으로 된다.
본 발명은, 상기 GaN단결정기판과, 해당 GaN단결정기판상에 에피택셜성장된 질화물계 화합물 반도체층을 함유해서 이루어진 질화물계 반도체 에피택셜기판을 제공한다.
상기 질화물계 반도체 에피택셜기판에 있어서는, NH3기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간 소정의 열처리를 행한 GaN단결정기판상에 질화물계 화합물 반도체층을 형성한다. 즉, 이 질화물계 화합물 반도체층은, 에피택셜층을 형성하기에 충분히 평탄한 기판상에 에피택셜성장됨으로써, 표면이 평탄하고 양호한 결정성을 지닌 질화물계 화합물 반도체층을 얻을 수 있다. 또한, 질화물계 화합물 반도체층상에 적층된 반도체층의 표면은, 결정성이 양호한 동시에평탄화됨으로써, 질화물계 화합물 에피택셜기판을 이용한 트랜지스터 등의 발광소자 및 반도체소자를 고성능 및 고수율로 얻을 수 있다.
바람직하게는, 상기 질화물계 화합물 반도체층은 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 이루어져 있다.
바람직하게는, 상기 질화물계 화합물 반도체층은 GaN으로 이루어져 있다. 이 경우, 기판에 대해 부정합을 지니지 않으므로, 기판과 에피택셜층간의 계면에서의 결함발생을 억제할 수 있다.
바람직하게는, 상기 GaN단결정기판상에 에피택셜성장된 질화물계 화합물 반도체층의 근평균제곱조도는 0.2nm이하이다. 이 경우, 표면이 평탄하고 양호한 결정성을 지닌 질화물계 화합물 반도체층을 얻을 수 있다. 또한, 질화물계 화합물 반도체층상에 소망의 반도체를 에피택셜성장시킬 경우, 적층구조가 양호한 경사와 결정성을 지닌 상태에서 에피택셜성장을 행할 수 있다. 이것에 의해 평탄한 표면의 반도체층을 형성할 수 있다.
바람직하게는, 상기 질화물계 화합물 반도체층의 x선 회절절반폭은 100초이하이다. x선 회절절반폭은 에피택셜층의 결정축의 변동(모자이크성)을 나타내지만, 그 절반폭이 100초이하이면 표면이 평탄하고 결정성이 양호한 질화물계 화합물 반도체층을 얻을 수 있다. 또, 상기 에피택셜층상에 적층된 반도체층은, 양호한 결정성을 지닌다.
바람직하게는, 상기 질화물계 화합물 반도체층의 쓰레딩 전위밀도(threading dislocation density)는 1×106㎝-2이하이다. 즉, 쓰레딩 전위 밀도가 1×106㎝-2이하인 질화물계 화합물 반도체층은, 이 질화물계 화합물 반도체층(에피택셜층)상에 또 적층된 반도체층내의 쓰레딩 전위 밀도를 억제할 수 있다.
본 발명은, 질화물계 반도체 소자를 제공하며, 여기에서, n형 도전성을 지닌 상기 GaN단결정기판상에, AlxGa1-xN(0<x<1)으로 이루어진 n형 클래드층이 적층되어 있고, 상기 클래드층상에 활성층이 적층되어 있으며, 상기 활성층상에 AlxGa1-xN(0<x<1)으로 이루어진 p형 클래드층이 적층되어 있고, 상기 p형 클래드층상에 p형 GaN층이 적층되어 있는 것을 특징으로 한다.
이 질화물계 반도체 소자에 있어서는, 클래드층과 활성층은, 양호한 결정성을 지니는 동시에 표면이 평탄한 GaN단결정기판상에 적층됨으로써, 높은 발광효율과 긴 수명의 레이저다이오드소자를 얻을 수 있다.
본 발명은, 상기 GaN단결정기판 및 상기 기판상에 적층된 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 표시되는 복수층의 질화물계 반도체층을 구비한 것을 특징으로 하는 질화물계 화합물 반도체 소자를 제공한다.
이 질화물계 반도체 소자에 있어서는, 양호한 결정성을 지니는 동시에 표면이 평탄한 GaN단결정기판상에, 예를 들면, AlGaInN으로 표시되는 질화물계 반도체층으로 이루어진 콜렉터층, 베이스층 및 이미터층이 순차 형성됨으로써, 전류증폭률이 높은 트랜지스터를 얻을 수 있다.
바람직하게는, 본 발명에 의한 GaN단결정기판의 표면의 근평균제곱조도는 0.2nm이하이다.
상기 기판표면의 근평균제곱조도가 0.2nm이하인 경우, 양호한 품질로 에피택셜층을 형성하기에 충분히 평탄한 기판으로 된다.
본 발명은, GaN단결정기판의 제조방법에 있어서, 적어도 NH3기체를 함유하는 혼합기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간 열처리해서 GaN단결정에 연마된 표면을 지니게 하는 공정을 구비하여, 상기 GaN단결정기판의 상기 표면의 근평균제곱조도가 0.2nm이하로 되도록 하는 것을 특징으로 하는 GaN단결정기판의 제조방법을 제공한다.
이 GaN단결정기판의 제조방법에 있어서는, GaN단결정기판에 대해, NH3기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간 소정의 열처리를 행한다. 이것에 의해, 연마에 의해 다수의 미소결함이 형성되어 있는 기판 표면에 있어서 원자재배열을 행함으로써, 기판표면을 평탄화할 수 있다. 따라서, 기판상에 형성된 에피택셜층의 표면을 평탄화할 수 있다. 헤테로접합을 형성하기 위해, 이러한 평탄한 에피택셜표면과는 상이한 종류의 단결층을 그 위에 형성한 경우, 접합계면이 평탄하게 됨으로써, 이러한 접합에 의해 형성된 소자의 특성은, 어떠한 평탄한 계면접합도 지니지 않은 소자의 것보다도 높게 된다.
바람직하게는, 상기 혼합기체는 H2기체를 포함한다. 이 경우, NH3기체의 분해시 발생하는 H2기체가 부족하게 되면, 그 부족한 H2기체가 보충된다.
본 발명은, 질화물계 반도체 에피택셜기판의 제조방법에 있어서, GaN단결정기판의 표면을 산화시키는 일없이 상기 GaN단결정기판의 제조방법에 의해 얻어진 GaN단결정기판상에, 질화물계 화합물 반도체층을 에피택셜성장시키는 공정을 구비한 것을 특징으로 하는 질화물계 반도체 에피택셜기판의 제조방법을 제공한다.
본 질화물계 반도체 에피택셜기판의 제조방법에 있어서는, 평탄한 표면을 지닌 GaN단결정기판이 산화되지 않아, 기판상의 에피택셜층의 형성을 위해 열처리 등의 어떠한 재처리도 필요로 하지 않는다. 이것에 의해 에피택셜기판의 제조방법을 간단화할 수 있다.
상기 질화물계 화합물 반도체층은 n형인 것이 바람직하다. 에피택셜층이 이와 같이 n형이면, n형 기판은, n형 반도체, 활성층 및 p형 반도체가 순차 이 순서로 적층되어 있는 발광소자, npn형 2극성 트랜지스터소자 등을 제조할 수 있다.
상기 질화물계 화합물 반도체층은 p형인 것이 바람직하다. 에피택셜층이 이와 같이 p형이면, p형 기판은, p형 반도체, 활성층 및 n형 반도체가 순차 이 순서로 적층되어 있는 발광소자, pnp형 2극성 트랜지스터소자 등을 제조할 수 있다.
바람직하게는, 상기 에피택셜성장은, OMVPE법, HVPE(hydride vaper phase epitaxy)법 및 MBE(molecular beam epitaxy)법중 어느 하나의 방법을 사용한다.
바람직하게는, 상기 GaN단결정기판의 상기 열처리와 상기 에피택셜성장의 양쪽은, 상기 에피택셜성장을 행하는 장치내에서 행한다. 이것에 의해, 기판표면을 청정하게 유지하면서 양호한 결정성을 지닌 에피택셜층을 성장시킬 수 있다.
본 발명은, 상기 GaN단결정기판의 제조방법에 의해 얻어진 n형 도전성을 지닌 GaN단결정기판상에 AlxGa1-xN(0<x<1)으로 이루어진 n형 클래드층을 적층하는 공정, 상기 클래드층상에 활성층을 적층하는 공정, 상기 활성층상에 AlxGa1-xN(0<x<1)으로 이루어진 p형 클래드층을 적층하는 공정 및 상기 p형 클래드층상에 p형 GaN층을 적층하는 공정을 구비한 것을 특징으로 하는 질화물계 반도체 소자의 제조방법을 제공한다.
이 질화물계 반도체 소자의 제조방법에 있어서는, 표면이 평탄하고 양호한 결정성을 지닌 GaN단결정기판상에 클래드층 및 활성층을 적층함으로써, 발광효율이 높고 수명이 긴 레이저다이오드소자를 얻을 수 있다.
본 발명은, 상기 GaN단결정기판의 제조방법에 의해 얻어진 GaN단결정기판상에 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 표시되는 질화물계 반도체층을 복수층 적층하는 공정을 구비한 것을 특징으로 하는 질화물계 반도체 소자의 제조방법을 제공한다.
이 질화물계 반도체 소자의 제조방법에 있어서는, 양호한 결정성으로 얻어지는 반면 헤테로접합계면의 평탄성이 향상된 표면이 평탄한 GaN단결정기판상에, 예를 들면, AlGaInN으로 표시되는 질화물계 반도체층으로 이루어진 콜렉터층, 베이스층 및 이미터층이 순차 형성됨으로써, 전류증폭률이 높은 트랜지스터를 얻을 수 있다.
도 1은 본 발명의 일실시형태예에 의한 에피택셜기판의 개략도
도 2는 기계적 연마처리후의 GaN단결정기판표면의 원자력간 현미경사진
도 3a 내지 도 3c는 표면열처리공정에 있어서 기판표면을 평탄화하는 프로세스를 표시한 도면
도 4는 열처리후의 GaN단결정기판의 원자력간 현미경사진
도 5는 본 발명의 일실시예에서 사용된 OMVPE장치에 있어서의 성장로의 개략도
<도면의 주요부분에 대한 부호의 설명>
10: 질화물계 반도체 에피택셜기판11: GaN단결정기판
12: 에피택셜층20: OMVPE장치
21a 내지 21e: 원료공급관22: 수직성장로(반응실)
23o: 배기관32: 시료대
33: 히터34: 수냉재킷
40: 구동기구41: 모터
42: 벨트43: 회전축
44: 자기유체시일
이하, 첨부도면을 참조해서, GaN단결정기판, 질화물계 반도체 에피택셜기판,질화물계 반도체소자 및 이들의 제조방법의 바람직한 실시형태예에 대해 상세히 설명한다.
도 1은, 본 발명의 일실시형태예에 의한 질화물계 반도체 에피택셜기판의 개략도이다. 이 질화물계 반도체 에피택셜기판(10)은, GaN단결정기판(11)과, 그 위에, OMVPE법, HVPE법, MBE법 등에 의해 에피택셜성장된 질화물계 화합물 반도체층(12)을 구비하고 있다. 상기 질화물계 반도체 에피택셜기판(10)은 발광다이오드 혹은 레이저다이오드 등의 발광소자의 중간생성물인 반면, 그 위에는, 적절한 pn접합, 바람직하게는, 더블헤테로접합, 보다 바람직하게는, 양자우물구조가 형성되어 있고, 여기에 전류공급용의 전극이 부착되어 있어, 발광소자가 완성된다.
질화물계 화합물 반도체층(12)의 재료는, AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 표시되는 2원 내지 4원 화합물 반도체로부터 선택된다. 이들 중, GaN이, GaN단결정기판(11)상에 직접 호모에피택셜성장가능한 동시에 부정합을 보이지 않으므로, 기판(11)과 질화물계 화합물 반도체층(12)사이의 계면에서의 결함발생을 억제할 수 있는 점에서 가장 바람직하다.
이하, GaN단결정기판 및 질화물계 반도체 에피택셜 기판(10)의 제조방법에 대해 설명한다:
(A) 먼저, GaN단결정기판(11)을 제작하고, 이와 같이 해서 제작된 GaN단결정기판(11)을, 연마제로 표면연마한 후, 순수 등에 의해 액체세정한다(단결정기판제조공정).
(B) 이어서, GaN단결정기판(11)을 NH3기체를 함유하는 소정의 혼합기체(G1)분위중에 놓고, 시간(t1)동안 (T1)의 기판온도에서 가열한다(기판열처리공정).
(C) 그 후, (T2)의 기판온도에서의 과열상태에서, 상기 표면에 질화물계 화합물 반도체층(12)용의 원료(G2)를 공급해서, GaN단결정기판(11)상에 질화물계 화합물 반도체층(12)을 에피택셜성장시킨다(에피택셜성장공정).
이들에 대해 이하 상세히 설명한다.
제작된 GaN단결정기판(11)은, 연마제에 의해 표면연마한 후, 순수 등에 의해 액체세정처리한다. 액체세정에는, 순수뿐만 아니라 유기용매류, 산류 혹은 알칼리용액을 사용해도 된다. 제작된 GaN단결정기판(11) 표면상에는, 기계적 연마손상에 기인한 가공변성층이 존재하나, 적절한 표면처리에 의해 제거된다. 이 때, GaN단결정기판(11)의 표면이 평탄화되므로, 겨울면 상태가 얻어진다. 그러나, 현미경관찰의 경우, 기판(11)표면상에 기계적 연마에 의한 손상이 관찰된다. 대표적인 예로서, 원자력간 현미경에 의해 관찰된 연마된 GaN단결정기판(11)의 표면상이 도 2에 표시되어 있다. 표시된 바와 같이, 기판(11)상에서 연마에 기인한 미소결함이 다수 보인다. 또, 이 표면의 근평균제곱조도(Rms)는 약 1.0nm이다.
따라서, 이러한 정도의 조도를 지닌 기판(11)상에 직접 질화물계 화합물 반도체층(12)을 에피택셜성장시킬 경우, 손상 등의 레벨차를 지닌 영역에 랜덤한 결정핵이 다수 생성됨으로써, 결정이 3차원적으로 성장해서, 평탄한 표면을 지닌 질화물계 화합물 반도체층(12)을 얻는 것이 곤란해지게 된다.
이하, 표면열처리공정에 대해 설명한다.
기판(11)표면상에, 열처리에 기인한 표면조도의 감소가 이하의 양식으로 진행된 것으로 가정하자. 즉, 먼저, 기판(11)상에 NH3기체를 공급하면, 도 3a에 개략적으로 표시한 바와 같이 NH3는 N2와 H2로 분해된다. 이와 같이 해서 형성된 H2는 GaN과 반응해서, Ga원자를 생성한다. 이들 반응은 다음 식(1) 및 (2)로 표시된다:
.
다음에, 기판(11)의 표면에 걸쳐 고온에서 Ga원자가 이동해서, 표면에너지를 낮추기 위해 오목한 부분에 집중된다. 그 후, Ga원자가 NH3와 반응해서, 도 3b에 표시한 바와 같이 GaN을 형성한다. 이러한 원자재배열은 기판(11)표면의 오목한 부분을 채워, 평탄한 표면을 얻게 된다(도 3c 참조). 이 반응은 다음 식(3)으로 표현된다:
.
도 4는, 상기 열처리에 의해 평탄화된 GaN단결정기판의 전형적인 표면관찰상을 표시한다. 도 4에 표시한 기판(11)은, 혼합기체(G1)의 분위기중 1020℃의 기판온도(T1), 10분의 시간(t1)의 조건하에 열처리된 기판이다. 이 기판표면의 Rms는 약 0.19nm인 반면, 1개의 원자층에 대응하는 계단-테라스구조가 관찰되었다.즉, 이러한 열처리에 의하면, GaN단결정기판(11)의 표면의 Rms가 0.2nm이하로 되는 것이 가능해진다.
상기 공정에 있어서, 식(2)로 표현되는 바와 같이 Ga원자를 형성하기 위해 H2의 존재하에 Ga를 분해시키는 것이 중요하다. 그러나, 식(1)의 반응속도는 너무 느려, 1000℃에서도 단지 NH3의 수 %만이 N2와 H2로 분해될 수 있다. 이러한 H2의 양은, 상기 표면열처리공정을 진행하기에 불충분하므로, 혼합기체(G1)에 H2기체를 첨가하는 것이 바람직하다. 따라서, NH3와 H2기체로 이루어진 혼합기체분위기중에서 표면열처리공정을 행하는 것이 바람직하다.
표면열처리공정에 있어서, 열처리온도는, 상기 반응의 각각의 속도, Ga원자의 이동길이, Ga원자의 탈착속도 등에 영향을 미친다. 즉, 기판온도(T1)가 높을 수록, Ga이동길이가 길어져, Ga원자가 연마손상된 부분(오목한 부분)에 더욱 이르기 쉽게 한다. 이에 대해서, 기판온도(T1)가 낮으면, 연마손상된 부분에 이르기 전에 Ga원자가 NH3와 반응해서 GaN이 얻어지므로, 핵을 생성하여, 표면을 평탄화하는 데 실패하게 된다. 본 발명자들은, 이러한 기구에 있어서 기판을 평탄화하는 것으로 가정해서, 그것에 적합한 온도를 다각적으로 검토한 결과, 기판온도(T1)는 1020℃이상인 것이 바람직하다는 것을 발견하였다. 따라서, 표면열처리공정에 있어서, 기판온도(T1)는 적어도 1020℃이다.
기판(11)의 표면을 평탄화하는 데 필요한 시간은, 연마손상된 부분이 Ga원자이동과 GaN생성에 기인해서 충분히 채워지는 시간이다. 본 발명자들은, 기판(11)의 연마상태에 따라 의존하나, 기판(11)표면은, 일반적으로 기계적 연마에 의해 마무리된 약 1.0nm의 Rms를 지닌 표면조도에 대해서 적어도 10분간의 열처리에 의해 평탄화할 수 있는 것을 발견하였다. 즉, 열처리시간은 바람직하게는, 적어도 10분이다.
이하, 에피택셜성장공정에 대해 설명한다.
상기 열처리에 의해 표면이 평탄화된 GaN단결정기판(11)은, GaN과 동종의 재료, 즉, AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 표시되는 2원 내지 4원 화합물 반도체를 직접 그 위에 에피택셜성장시키는 데 상당히 적합하다. 그 이유는, 도 4에 표시한 바와 같이, 1개의 원자층에 대응하는 테라스와 계단이 기판(11)의 표면상에 규칙배열되어 있어, 이것과 근사한 격자상수를 지닌 질화물계 화합물 반도체층(12)이 계단흐름양식(step-flow fashion)으로 용이하게 성장될 수 있기 때문이다.
또한, GaN단결정기판(11)은 열처리후 에피택셜성장전의 분위기에 노출되는 것을 방지하는 것이 바람직하다. 그 이유는, 상기 분위기중에 노출되면, 기판(11)표면이 산화되거나 유기물 등의 오염물을 흡수해서, 후속의 에피택셜성장에 악영향을 미칠 경우가 있기 때문이다. 이 경우, 에피택셜성장전에 재차 기판(11) 표면을 정화시키는 표면처리를 행하여, 단차수를 증대시킬 필요가 있다. 이것에 의해, 열처리된 GaN단결정기판(11)상에 질화물계 화합물 반도체층(12)을 에피택셜성장시킴으로써 고품질의 에피택셜기판(10)을 얻을 수 있게 된다. 질화물계 화합물 반도체층(12)은, 특히 GaN인 것이 바람직하며, 그 이유는, GaN의 격자상수가 GaN단결정기판(11)의 것과 일치하므로, 계면에서의 부정합에 의한 전위를 일으키는 일이 없어, 질화물계 화합물 반도체층(12)의 결정성의 열화를 염려하지 않아도 되기 때문이다.
이상 설명한 바와 같이, 에피택셜기판(11)에 대해, 에피택셜층(12)의 고품질화를 위한 지표로서 0.2nm이하의 매우 평탄한 표면 Rms를 나타내도록 함으로써, 후속의 소자구조성장에 있어서의 표면평탄성을 유지하는 데 유리하며, 또한, 2극성 트랜지스터, 전계효과트랜지스터 등의 발광다이오드, 레이저다이오드 등의 발광소자의 수율향상에 효과적이다.
또한, 상기 표면열처리공정은, 에피택셜층(12)의 결정축변동을 감소시킬 수 있다. 보다 구체적으로는, 질화물계 화합물 반도체층(12)의 x선 회절절반폭이 100초이하로 된다. 즉, 에피택셜층(12)의 표면이 평탄하게 됨으로써, 바람직한 결정성을 지닌 에피택셜기판을 얻을 수 있다.
또, 상기 표면열처리는, 에피택셜층(12)의 쓰레딩 전위 밀도를 1×106㎝-2이하로 억제할 수 있다. 이것에 의해, 에피택셜층(12)상에 적층된 반도체층의 쓰레딩 전위 밀도를 억제할 수 있다.
이와 같이 해서, 표면상의 결정결함을 감소시키면서 에피택셜층(12)의 결정성을 향상시킬 수 있어, 에피택셜층(12)상에 적층된 반도체층의 결정성이 양호하게되고, 또한, 반도체층내에 결정결함이 일어나는 일도 규제할 수 있다. 따라서, 에피택셜층(12)이 형성된 에피택셜기판(10)을 이용함으로써, 발광다이오드, 레이저다이오드 등의 발광소자, 2극성 트랜지스터, 전계효과트랜지스터 등의 전자소자의 특성, 신뢰성 및 수율을 향상시키는 데 유효하다.
에피택셜기판(10)상에 형성된 에피택셜층(도시생략)의 도전성은, 각종 도전소자의 구조에 준해서 제어할 수 있다. 예를 들면, LED, LD 등의 발광소자는, n형 단결정기판(11)상에 n형 GaN층(12)을 성장시키고 나서, 그 위에 n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층으로 이루어진 기본구조를 성장시킨 에피택셜기판(10)을 제작함으로써 제조할 수 있다. 그 후, 전극형성, 전류단자접속, 레이저다이오드의 경우 반사면형성 등의 공정을 행함으로써 소자를 완성하는 것은 말할 것도 없다.
예를 들면, n형 GaN층(12)과 n형 GaN기판(11)과의 조합은, npn형 2극성 트랜지스터소자에 적합한 반면, 반절연성 GaN기판은 전계효과트랜지스터에 적합하다.
실시예
에피택셜성장에 이용되는 성장법은, OMVPE법, HVPE법, MBE법 등으로부터 선택한다. 이들중 어느 방법이 선택되면, GaN단결정기판(11)을 성장용 장치내에서 열처리하고 나서, 해당 GaN단결정기판(11)을 꺼내지 않고, 그위에 질화물계 화합물 반도체층(12)을 에피택셜성장시킴으로써, 기판(11)표면이 오염되는 것을 방지할 수 있다. 따라서, 표면이 산화되거나 오염된 경우 필요하던 표면처리공정이 불필요하게 되어, 고품질의 에피택셜기판을 용이하게 제작할 수 있다.
상기 GaN기판(11)을 각종 조건하에서 OMVPE장치속에서 열처리하였다. 또, 동일 장치내에서 GaN층(12)을 에피택셜성장시켰다. 도 5에 표시한 바와 같이, 사용된 OMVPE장치(20)는, 기판(11)표면에 대해서 직각으로 원료기체를 분사하도록 구성된 수직성장로(반응실)(22)를 지니고 있다. 성장로(22)는, 주로 원료기체 및 캐리어기체를 공급하기 위한 원료공급관(21a) 내지 (21e), 성장후의 나머지 기체를 배출하기 위한 배기관(23o), 기판(11)을 복수개 놓기 위한 시료대(32) 및 시료대(32)를 밑에서부터 가열하기 위한 히터(33)로 구성되어 있다. 성장실(22)내의 상부에는, 수냉재킷(34)이 배치되어 있어, 기판(11)에 도달하기 전에 원료기체가 가열되어 서로 반응하는 것을 방지할 수 있다.
성장로(22)의 밑에는, 시료대(32)를 회전시키는 구동기구(40)가 배치되어 있고, 이 구동기구(40)는, 모터(41)와, 해당 모터(41)의 회전을 벨트(42)를 통해 전달하는 회전축(43)을 구비하고 있다. 회전축(43)은, 그의 상단부가 시료대(32)의 바닥면에 접속되도록, 자기유체시일(seal)(44)을 통해 성장로(22)내에 도입되어 있다. 회전축(43)을 중심으로 해서 배치된 자기유체시일(44)은 회전축(43)이 삽입된 성장로(22)의 관통구멍에 밀착되어 있다. SiC피복된 카본을 사용가능한 시료대(32)는, 구동기구(40)에 의해, 예를 들면, 약 1000rpm의 고속으로 구동된다.
열처리시, NH3는 11slm인 반면, H2혹은 N2는 5slm이었다. GaN성장시의 조건은, 기판온도 1000℃, 암모니아 11slm, H25slm, 트리메틸갈륨 180 내지 400μmol/min, 압력 27㎪(즉, 200Torr)이었다. 비교예로서, 미리 GaN층이 성장되어 있는 기판으로서 사파이어를 사용한 GaN/사파이어기판을 동시에 성장시켰다.
열처리후의 원자력간현미경하의 기판(11) 표면의 관찰결과를 표 1에 표시한 반면, GaN층(12)을 2㎛ 성장시킨 시료의 원자력간 현미경에 의한 평가결과 및 x선 회절결과를 표 2에 표시하였다. x선 회절은, c축변동을 나타내는 (0002)반사 및 c축과 a축의 양쪽의 변동을 나타내는 (10-11)반사의 각각의 ω주사절반폭값으로 평가하였다.
기판 열처리조건 표면상태 표면조도(Rms) 평가
GaN 열처리안함 연마손상 1.0nm 불량
GaN NH3+H2, 985℃, 5분 다수의 돌출 0.78nm 불량
GaN NH3+H2, 985℃, 15분 연마손상, 돌출 1.1nm 불량
GaN NH3+H2, 1000℃, 15분 다수의 피트 0.19nm 불량
GaN NH3+H2, 1020℃, 5분 연마손상 0.40nm 불량
GaN NH3+H2, 1020℃, 10분 평탄 0.19nm 양호
GaN NH3+H2, 1020℃, 15분 평탄 0.15nm 양호
GaN NH3+H2, 1040℃, 15분 평탄 0.13nm 양호
기판 열처리조건 표면조도(Rms) x선회절절반폭(0002) x선회절절반폭(10-11) 평가
GaN 열처리안함 0.35nm 129초 132초 불량
GaN NH3+H2, 1000℃, 15분 0.14nm 95초 108초 불량
GaN NH3+H2, 1000℃, 5분 측정안함 159초 76초 불량
GaN NH3+H2, 1000℃, 15분 0.22nm 88초 64초 불량
GaN NH3+H2, 1020℃, 10분 0.14nm 91초 45초 양호
GaN NH3+H2, 1020℃, 15분 0.14nm 91초 46초 양호
사파이어 NH3+H2, 1000℃, 5분 0.58nm 429초 674초 불량
표 1에 의하면, 평탄성 및 표면조도가, 1020℃미만의 기판온도에서 열처리한 경우 향상되지 않았으나, NH3와 H2의 혼합기체중 1020℃이상의 기판온도에서 적어도 10분간 열처리를 행한 경우, 조도가 낮은 평탄한 바람직한 GaN단결정기판을 얻을수 있음을 알 수 있다. 한편, 표 2에 의하면, 표면조도와 x선 회절의 양쪽은, 사파이어에 대한 비교예에 있어서는 크지만, GaN기판을 이용한 경우에는 현저하게 향상된 것을 알 수 있다. 특히, NH3와 H2의 혼합기체중 1020℃이상의 기판온도에서 10분간의 열처리는, 에피택셜층의 표면조도와 결정축변동을 크게 향상시킬 수 있다.
여기서, NH3+H2의 분위기중의 열처리뿐만 아니라, 1020℃미만의 기판온도에서 10분미만동안 NH3+H2분위기중에서의 열처리도, 표면조도(Rms)가 0.2nm를 초과하게 되거나, x선 회절절반폭이 100초를 초과하게 될 경우가 있으므로, 바람직하지 않다. 표 2는 열처리후의 표면조도(Rms)를 측정하지 않았으나, 에피택셜층의 표면조도 및 결정축변동이 충분히 작은 열처리조건은, 열처리후의 표면조도가 0.2nm이하로 되는 조건과 일치한다. 즉, 바람직한 에피택셜층을 얻기 위해서는, 표면조도가 0.2nm이하인 GaN단결정기판을 사용하지 않으면 안된다.
실제로 원자력간 현미경으로 관찰한 피트형상 결함으로부터 쓰레딩 전위 밀도를 구한 바, 사파이어기판상에 성장된 에피택셜층에서는 108내지 109㎝-2정도였으나, GaN기판(11)상에 성장된 에피택셜층(12)에 있어서는 다수의 시료에 있어서 106㎝-2이하였으므로 바람직하였다.
이상, 본 발명에 의하면, GaN단결정의 표면조도를 감소시킬 수 있으므로, 에피택셜성장에 적합한 GaN단결정기판을 제공할 수 있다. 본 발명의 GaN단결정기판상에 질화물계 화합물 반도체층을 에피택셜성장시킨 경우, 양호한 특성을 발휘하는 질화물계 화합물 반도체소자를 형성할 수 있다.

Claims (20)

  1. 적어도 NH3기체를 함유하는 혼합기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간의 열처리에 의해 평탄화된 연마표면을 지닌 것을 특징으로 하는 GaN단결정기판.
  2. 제 1항에 있어서, 상기 표면의 상기 열처리후의 근평균제곱조도(root-mean-square roughness)가 0.2nm이하인 것을 특징으로 하는 GaN단결정기판.
  3. 제 1항에 기재된 GaN단결정기판과, 해당 GaN단결정기판상에 에피택셜성장된 질화물계 화합물 반도체층을 함유해서 이루어진 것을 특징으로 하는 질화물계 반도체 에피택셜기판.
  4. 제 3항에 있어서, 상기 질화물계 화합물 반도체층이 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 이루어진 것을 특징으로 하는 질화물계 반도체 에피택셜기판.
  5. 제 3항에 있어서, 상기 질화물계 화합물 반도체층이 GaN으로 이루어진 것을 특징으로 하는 질화물계 반도체 에피택셜기판.
  6. 제 3항에 있어서, 상기 GaN단결정기판상에 에피택셜성장된 질화물계 화합물 반도체층의 표면의 근평균제곱조도가 0.2nm이하인 것을 특징으로 하는 질화물계 반도체 에피택셜기판.
  7. 제 3항에 있어서, 상기 질화물계 화합물 반도체층의 x선 회절절반폭이 100초이하인 것을 특징으로 하는 질화물계 반도체 에피택셜기판.
  8. 제 3항에 있어서, 상기 질화물계 화합물 반도체층의 쓰레딩 전위 밀도(threading dislocation density)가 1×106㎝-2이하인 것을 특징으로 하는 질화물계 반도체 에피택셜기판.
  9. 제 1항에 기재된, n형 도전성을 지닌 GaN단결정기판; 상기 기판상에 적층된 AlxGa1-xN(0<x<1)으로 이루어진 n형 클래드층; 상기 클래드층상에 적층된 활성층; 상기 활성층상에 적층된 AlxGa1-xN(0<x<1)으로 이루어진 p형 클래드층; 및 상기 p형 클래드층상에 적층된 p형 GaN층을 구비한 것을 특징으로 하는 질화물계 반도체 소자.
  10. 제 1항에 기재된 GaN단결정기판 및 상기 기판상에 적층된 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 표시되는 복수층의 질화물계 반도체층을 구비한 것을특징으로 하는 질화물계 화합물 반도체 소자.
  11. 근평균제곱조도가 0.2nm이하인 표면을 지닌 것을 특징으로 하는 GaN단결정기판.
  12. GaN단결정기판의 제조방법에 있어서, 적어도 NH3기체를 함유하는 혼합기체분위기중, 적어도 1020℃의 기판온도에서 적어도 10분간 열처리해서 GaN단결정에 연마된 표면을 지니게 하는 공정을 구비하여, 상기 GaN단결정기판의 상기 표면의 근평균제곱조도가 0.2nm이하로 되도록 하는 것을 특징으로 하는 GaN단결정기판의 제조방법.
  13. 제 12항에 있어서, 상기 혼합기체가 H2기체를 포함하는 것을 특징으로 하는 GaN단결정기판의 제조방법.
  14. 질화물계 반도체 에피택셜기판의 제조방법에 있어서, GaN단결정기판의 표면을 산화시키는 일없이 제 12항에 기재된 GaN단결정기판의 제조방법에 의해 얻어진 GaN단결정기판상에, 질화물계 화합물 반도체층을 에피택셜성장시키는 공정을 구비한 것을 특징으로 하는 질화물계 반도체 에피택셜기판의 제조방법.
  15. 제 14항에 있어서, 상기 질화물계 화합물 반도체층이 n형인 것을 특징으로 하는 질화물계 반도체 에피택셜기판의 제조방법.
  16. 제 14항에 있어서, 상기 질화물계 화합물 반도체층이 p형인 것을 특징으로 하는 질화물계 반도체 에피택셜기판의 제조방법.
  17. 제 14항에 있어서, 상기 에피택셜성장은, OMVPE법, HVPE법 및 MBE법중 어느 하나의 방법을 사용하는 것을 특징으로 하는 질화물계 반도체 에피택셜기판의 제조방법.
  18. 제 14항에 있어서, 상기 GaN단결정기판의 상기 열처리와 상기 에피택셜성장의 양쪽은, 상기 에피택셜성장을 행하는 장치내에서 행하는 것을 특징으로 하는 질화물계 반도체 에피택셜기판의 제조방법.
  19. 제 12항에 기재된 GaN단결정기판의 제조방법에 의해 얻어진 n형 도전성을 지닌 GaN단결정기판상에 AlxGa1-xN(0<x<1)으로 이루어진 n형 클래드층을 적층하는 공정; 상기 클래드층상에 활성층을 적층하는 공정; 상기 활성층상에 AlxGa1-xN(0<x<1)으로 이루어진 p형 클래드층을 적층하는 공정; 및 상기 p형 클래드층상에 p형 GaN층을 적층하는 공정을 구비한 것을 특징으로 하는 질화물계 반도체 소자의 제조방법.
  20. 제 12항에 기재된 GaN단결정기판의 제조방법에 의해 얻어진 GaN단결정기판상에 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)으로 표시되는 질화물계 반도체층을 복수층 적층하는 공정을 구비한 것을 특징으로 하는 질화물계 반도체 소자의 제조방법.
KR10-2003-0029615A 2002-05-13 2003-05-10 ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판,질화물계 반도체소자 및 그 제조방법 KR20030088336A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002137722A JP2003327497A (ja) 2002-05-13 2002-05-13 ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
JPJP-P-2002-00137722 2002-05-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100069704A Division KR20100089049A (ko) 2002-05-13 2010-07-19 ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판, 질화물계 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030088336A true KR20030088336A (ko) 2003-11-19

Family

ID=29267760

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2003-0029615A KR20030088336A (ko) 2002-05-13 2003-05-10 ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판,질화물계 반도체소자 및 그 제조방법
KR1020100069704A KR20100089049A (ko) 2002-05-13 2010-07-19 ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판, 질화물계 반도체소자 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100069704A KR20100089049A (ko) 2002-05-13 2010-07-19 ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판, 질화물계 반도체소자 및 그 제조방법

Country Status (7)

Country Link
US (3) US6841274B2 (ko)
EP (2) EP1363322A3 (ko)
JP (1) JP2003327497A (ko)
KR (2) KR20030088336A (ko)
CN (1) CN100337308C (ko)
SG (1) SG112879A1 (ko)
TW (1) TWI271788B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419553B1 (ko) * 2007-01-16 2014-07-14 스미토모덴키고교가부시키가이샤 Ｉｉｉ족 질화물 결정의 제조 방법, ｉｉｉ족 질화물 결정 기판 및 ｉｉｉ족 질화물 반도체 디바이스
KR20150140202A (ko) * 2013-03-29 2015-12-15 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
KR20060024772A (ko) * 2003-06-16 2006-03-17 스미토모덴키고교가부시키가이샤 질화물 반도체 결정 표면의 가공 방법 및 그 방법에 의해얻어진 질화물 반도체 결정
US7510641B2 (en) * 2003-07-21 2009-03-31 Los Alamos National Security, Llc High current density electropolishing in the preparation of highly smooth substrate tapes for coated conductors
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP4622447B2 (ja) * 2004-01-23 2011-02-02 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
JP2005217374A (ja) * 2004-02-02 2005-08-11 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法
US7187059B2 (en) * 2004-06-24 2007-03-06 International Business Machines Corporation Compressive SiGe <110> growth and structure of MOSFET devices
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板、ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板之清潔方法、ＡｌＮ基板及ＡｌＮ基板之清潔方法
JP5303696B2 (ja) * 2004-07-06 2013-10-02 独立行政法人科学技術振興機構 オプトエレクトロニクス応用のための（Ａｌ、Ｉｎ、Ｇａ）ＮおよびＺｎ（Ｓ、Ｓｅ）のウェハボンディング方法
JP2006032737A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP4575745B2 (ja) * 2004-10-18 2010-11-04 株式会社豊田中央研究所 ＧａＮ系半導体層に上部層が積層されている半導体装置の製造方法
JP3816942B2 (ja) 2004-10-27 2006-08-30 三菱電機株式会社 半導体素子の製造方法
JP4432827B2 (ja) * 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP4872246B2 (ja) * 2005-06-10 2012-02-08 住友電気工業株式会社 半絶縁性ＧａＡｓ基板及びエピタキシャル基板
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US7884447B2 (en) * 2005-07-11 2011-02-08 Cree, Inc. Laser diode orientation on mis-cut substrates
KR100695119B1 (ko) * 2006-01-20 2007-03-14 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
JP5180189B2 (ja) * 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP4714087B2 (ja) * 2006-06-14 2011-06-29 住友電気工業株式会社 ＧａＮ基板の保存方法、および半導体デバイスの製造方法
US8476158B2 (en) 2006-06-14 2013-07-02 Sumitomo Electric Industries, Ltd. Method of preparing and storing GaN substrate, prepared and stored GaN substrate, and semiconductor device and method of its manufacture
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP4940928B2 (ja) * 2006-12-15 2012-05-30 日立電線株式会社 窒化物半導体の製造方法
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
FR2921200B1 (fr) * 2007-09-18 2009-12-18 Centre Nat Rech Scient Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
US7824929B2 (en) 2007-10-22 2010-11-02 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor
JP5223112B2 (ja) * 2007-10-22 2013-06-26 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4924498B2 (ja) * 2008-03-18 2012-04-25 住友電気工業株式会社 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) * 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
JP5173673B2 (ja) * 2008-08-22 2013-04-03 スタンレー電気株式会社 半導体発光素子
JP4917585B2 (ja) * 2008-08-26 2012-04-18 住友電気工業株式会社 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法
WO2010150809A1 (ja) 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2011011942A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 結晶製造装置及び結晶製造方法
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2012142444A (ja) * 2010-12-28 2012-07-26 Sharp Corp 発光デバイス、透明導電膜の形成方法、発光デバイスの製造方法および電気機器
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
JP2012231103A (ja) 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
JP6047995B2 (ja) * 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
FR3010228B1 (fr) 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations
US9627197B2 (en) * 2014-04-15 2017-04-18 Globalwafers Co., Ltd. Composite substrate, semiconductor device including the same, and method of manufacturing the same
KR20150138479A (ko) 2014-05-29 2015-12-10 삼성전자주식회사 발광 소자 패키지의 제조 방법
US10283596B2 (en) * 2015-11-24 2019-05-07 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
JP6531691B2 (ja) * 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
CN107221496B (zh) * 2017-05-26 2020-04-24 东莞市中镓半导体科技有限公司 一种氮化物材料激光剥离后的表面处理方法
KR102667614B1 (ko) * 2017-09-22 2024-05-22 가부시끼가이샤 도꾸야마 Ⅲ족 질화물 단결정 기판
CN111681948A (zh) * 2020-06-12 2020-09-18 中国科学院长春光学精密机械与物理研究所 一种图形化衬底及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252175A (en) * 1990-06-29 1993-10-12 The United States Of America As Represented By The Secretary Of The Air Force Capillary pressure relief for magnetic Kyropoulos growth of semiconductor crystals
GB9214479D0 (en) * 1992-07-08 1992-08-19 Atomic Energy Authority Uk Pressure transducers
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
JP3164016B2 (ja) * 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
GB2323209A (en) * 1997-03-13 1998-09-16 Sharp Kk Molecular beam epitaxy apparatus and method
US6117499A (en) * 1997-04-09 2000-09-12 Komag, Inc. Micro-texture media made by polishing of a selectively irradiated surface
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
EP2200071B1 (en) * 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
US6087217A (en) * 1997-11-05 2000-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving capacitance in DRAM capacitors and devices formed
US6146468A (en) * 1998-06-29 2000-11-14 Speedfam-Ipec Corporation Semiconductor wafer treatment
JP2000049114A (ja) * 1998-07-30 2000-02-18 Sony Corp 電極およびその形成方法ならびに半導体装置およびその製造方法
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
KR100304664B1 (ko) * 1999-02-05 2001-09-26 윤종용 ＧａＮ막 제조 방법
US6592663B1 (en) * 1999-06-09 2003-07-15 Ricoh Company Ltd. Production of a GaN bulk crystal substrate and a semiconductor device formed on a GaN bulk crystal substrate
GB2350927A (en) * 1999-06-12 2000-12-13 Sharp Kk A method growing nitride semiconductor layer by molecular beam epitaxy
JP3393469B2 (ja) * 1999-07-15 2003-04-07 日本電気株式会社 薄膜半導体素子の製造方法及び薄膜半導体形成装置
JP2001144014A (ja) * 1999-11-17 2001-05-25 Ngk Insulators Ltd エピタキシャル成長用基板およびその製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
GB2363518A (en) * 2000-06-17 2001-12-19 Sharp Kk A method of growing a nitride layer on a GaN substrate
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419553B1 (ko) * 2007-01-16 2014-07-14 스미토모덴키고교가부시키가이샤 Ｉｉｉ족 질화물 결정의 제조 방법, ｉｉｉ족 질화물 결정 기판 및 ｉｉｉ족 질화물 반도체 디바이스
KR20150140202A (ko) * 2013-03-29 2015-12-15 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법

Also Published As

Publication number Publication date
TW200405429A (en) 2004-04-01
EP2437286A1 (en) 2012-04-04
US20050095861A1 (en) 2005-05-05
EP1363322A3 (en) 2009-10-21
KR20100089049A (ko) 2010-08-11
US20100173483A1 (en) 2010-07-08
US6841274B2 (en) 2005-01-11
CN100337308C (zh) 2007-09-12
TWI271788B (en) 2007-01-21
SG112879A1 (en) 2005-07-28
US20030209185A1 (en) 2003-11-13
JP2003327497A (ja) 2003-11-19
CN1462060A (zh) 2003-12-17
EP1363322A2 (en) 2003-11-19

Similar Documents

Publication Publication Date Title
KR20030088336A (ko) ＧａＮ단결정기판, 질화물계 반도체 에피택셜기판,질화물계 반도체소자 및 그 제조방법
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP5108641B2 (ja) ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、及び、窒化物系半導体素子
JP5908853B2 (ja) Ｉｉｉ−ｎ基板製造方法
JP2016029008A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US6534791B1 (en) Epitaxial aluminium-gallium nitride semiconductor substrate
JP4397695B2 (ja) Ｉｉｉ族窒化物基板の製造方法
JP4618836B2 (ja) 窒化物系化合物半導体基板およびその製造方法
JP3658756B2 (ja) 化合物半導体の製造方法
JP4852795B2 (ja) 化合物半導体の製造方法
KR20020065892A (ko) 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
JPH09129651A (ja) サファイア基板のサーマル・アニーリング方法及び装置
JP2004035360A (ja) ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法
KR100639763B1 (ko) 에피택셜 알루미늄-갈륨 니트라이드 반도체 기판
JP2005217374A (ja) 化合物半導体素子の製造方法
JP2005033132A (ja) ＧａＮ基板の製造方法
Won MOCVD growth of gallium nitride with indium surfactant

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100618

Effective date: 20120629