JP4917585B2 - 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 - Google Patents
窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 Download PDFInfo
- Publication number
- JP4917585B2 JP4917585B2 JP2008217081A JP2008217081A JP4917585B2 JP 4917585 B2 JP4917585 B2 JP 4917585B2 JP 2008217081 A JP2008217081 A JP 2008217081A JP 2008217081 A JP2008217081 A JP 2008217081A JP 4917585 B2 JP4917585 B2 JP 4917585B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- layer
- growth
- main surface
- well layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
Description
図1〜図4は、本実施の形態に係る窒化物系半導体光素子を製造する方法及びエピタキシャルウエハを製造する方法における主要な工程を示す図面である。図1(a)に示されるように、工程S101では、窒化物系半導体光素及びエピタキシャルウエハを製造するための基板11を準備する。基板11は、例えば六方晶系半導体InSAlTGa1−S−TN(0≦S≦1、0≦T≦1、0≦S+T≦1)からなることができる。基板11は主面11a及び裏面11bを有する。図1(a)を参照すると、基板11の六方晶系半導体のc軸の方向を示すベクトルVC+及び主面11aの法線ベクトルVNが記載されており、ベクトルVC+は{0001}面の向きを示している。ベクトルVC−は、ベクトルVC+とは反対の方向を向いており、また{000−1}面の向きを示している。この基板11によれば、成長用の主面が傾斜角(オフ角)αを有するので、基板11の主面11aに半極性を提供できる。基板11の主面11aは、該六方晶系半導体の{0001}面又は{000−1}面を基準にして10度以上の角度で傾斜しており、また85度以下の角度で傾斜している。六方晶系半導体は、例えばGaN、AlN等であることができる。主面11aの傾斜角が10度以上であるとき、十分なピエゾ電界低減効果が得られる。主面11aの傾斜角が85度以下であるとき、良好な結晶品質が得られ発光特性が良好である。
引き続き本実施の形態の実施例を説明する。有機金属気相成長法を用いて発光ダイオード(LED)の作製を行った。有機金属気相成長のためのガリウム原料、インジウム原料、アルミニウム原料、及び窒素原料として、それぞれ、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)、トリメチルアルミニウム(TMA)及びアンモニアを用いた。n型及びp型ドーパントとして、SiH4及びCp2Mgを用いた。図7には、主要な製造条件が示されている。GaNウエハ41を準備した。引き続き、図7及び図8を参照しながら、LED構造の作製を説明する。GaNウエハ41の主面はGaNウエハ41のc面に対して75度の角度で傾斜している。GaNウエハ41を成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏1050度であり、熱処理時間は10分程度であった。
PL名称、 成膜温度TW、成膜温度TP、半値全幅、ピーク波長;
PL1(半極性):745度、 745度、34nm、508nm;
PL2(c面) :760度、 760度、79nm、507nm。
この実施例の成長方法では、図9の結果によれば、保護層の膜厚が薄いので、昇温中の井戸層保護効果が弱い。よって、c面上の井戸層では、半導体結晶の分解が生じ、PLスペクトルの半値全幅はブロードになる。一方、オフ角75度のGaNウエハ上の井戸層は、c面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。
GaNウエハ41を準備した。GaNウエハ41を成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏1100度であり、熱処理時間は約10分であった。図10には、主要な製造条件が示される。
本実施の形態では、窒化物系半導体発光素子の活性層21aを作製する。以下、活性層21aの量子井戸構造を作製する手順を、図12を参照しながら詳細に説明する。図12は、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。成長炉の温度とは、例えば成長炉のサセプタといった成長炉内の部材の温度のことを意味する。時刻s0において、活性層の下地となる窒化ガリウム系半導体の堆積が完了する。時刻s0〜s1の期間において、成長炉10の温度を、活性層のための半導体成長のための温度に変更する。第1の実施の形態と同様に、工程S104を窒化ガリウム系半導体からなるエピタキシャル半導体領域23を形成する。この成長は、時刻s1〜s2の間に成長温度TBで成長される。GaN障壁層DB1の厚さは例えば15nmである。エピタキシャル半導体領域23の表面は、主面13aの表面構造を引き継いでいる。時刻s2で、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。工程S105では、井戸層を成長する前に成長温度TBから成長温度TWに成長炉の温度を変更する。温度の変更は、時刻s2〜s4の間に行われる。障壁層の成長における窒素源の供給量が、井戸層の成長における窒素源の供給量と異なるとき、時刻s2〜s3の間に、窒素源の供給量を変更して井戸層の成長における窒素源の供給量に合わせる。時刻s4で、成長炉10の温度が井戸層の成長温度TWに到達する。第1の実施の形態と同様に、工程S106において、成長炉10の温度を井戸層成長温度TWに保ちながら、半極性主面23a上に時刻s4〜s5の期間で量子井戸構造のための井戸層65aを成長する。井戸層65aの主面は、エピタキシャル半導体領域23の主面上にエピタキシャルに成長されるので、井戸層65aの表面は、エピタキシャル半導体領域23の表面構造を引き継ぐ。また、エピタキシャル半導体領域23の主面の傾斜角に応じて、窒化ガリウム系半導体のc面から10度以上85度以下の範囲の角度で傾斜している。InGaN井戸層の厚さDWは例えば4nmである。
GaNウエハを準備した。GaNウエハの主面は、GaNウエハのc面に対して75度の角度で傾斜している。GaNウエハを成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏1050度であり、熱処理時間は10分程度であった。活性層の成長条件の他は、図7に示された条件を用いた。
PL名称、 成膜温度TW、成膜温度TP、半値全幅、ピーク波長;
PL3(半極性):750度、 昇温しながら、30nm、503nm;
PL4(c面) :760度、 昇温しながら、53nm、529nm。
この実施例の成長方法では、図13(a)を参照すると、PL1とPL3との比較により、保護層の厚みが増えたことによって昇温に対する保護能が向上したことを示している。また、PL3の半値全幅はPL1の半値全幅よりも狭くなり、PLスペクトルは、PL1に比べてさらに鋭くなり、またPL強度も向上した。図13(b)を参照すると、PL3とPL4との比較により、c面上の井戸層では、半導体結晶の分解が生じ、PLスペクトルの半値全幅はブロードになる。一方、オフ角75度のGaNウエハ上の井戸層は、c面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。
GaNウエハを準備した。GaNウエハの主面は該ウエハのc面に対して58度の角度で傾斜する。GaNウエハを成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏1050度であり、熱処理時間は10分程度であった。活性層の成長条件の他は図7に示された条件を用いた。
PL名称、 成膜温度TW、成膜温度TP、半値全幅、ピーク波長;
PL5(半極性):770度、 昇温しながら、42nm、506nm;
PL4(c面) :760度、 昇温しながら、53nm、529nm。
この実施例の成長方法では、PL1とPL5との比較により、保護層の厚みが増えたことによって昇温に対する保護能が向上した。また、PL5の半値全幅はPL4の半値全幅よりも狭くなり、PL5のスペクトル形状は、PL4に比べてさらに鋭くなり、またPL強度も向上した。PL4とPL5との比較により、c面上の井戸層では、半導体結晶の分解が生じ、PLスペクトルの半値全幅はブロードになる。一方、オフ角58度のGaNウエハ上の井戸層は、c面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。
本実施の形態では、窒化物系半導体発光素子の活性層21bを作製する。以下、活性層21bの量子井戸構造を作製する手順を、図15を参照しながら詳細に説明する。図15は、活性層の形成における原料ガス及び成長炉の温度の変化を表すタイムチャートである。成長炉の温度とは、例えば成長炉のサセプタといった成長炉内の部材の温度のことを意味する。時刻u0において、活性層の下地となる窒化ガリウム系半導体の堆積が完了する。時刻u0〜u1の期間において、成長炉10の温度を、活性層のための半導体成長のための温度に変更する。第1の実施の形態と同様に、工程S104を窒化ガリウム系半導体からなるエピタキシャル半導体領域23を形成する。この成長は、時刻u1〜u2の間に成長温度TBで成長される。GaN障壁層DB1の厚さは例えば15nmである。エピタキシャル半導体領域23の表面は、主面13aの表面構造を引き継いでいる。時刻u2で、ガリウム原料の供給を停止して窒化ガリウム系半導体の堆積を停止させる。工程S105では、井戸層を成長する前に成長温度TBから成長温度TWに成長炉の温度を変更する。温度の変更は、時刻u2〜u4の間に行われる。時刻u2〜u3の間に、窒素源の供給量を変更して井戸層の成長における窒素源の供給量に合わせる。時刻u4で、成長炉10の温度が井戸層の成長温度TWに到達する。第1の実施の形態と同様に、工程S106において、成長炉10の温度を井戸層成長温度TWに保ちながら、半極性主面23a上に時刻u4〜u5の期間で量子井戸構造のための井戸層75aを成長する。井戸層75aは、エピタキシャル半導体領域23の主面上にエピタキシャルに成長されるので、井戸層75aの表面は、エピタキシャル半導体領域23の表面構造を引き継ぐ。InGaN井戸層の厚さDWは例えば3nmである。
GaNウエハを準備した。GaNウエハの主面は該ウエハのc面に対して75度の角度で傾斜する。GaNウエハを成長炉に配置した後に、アンモニア及び水素の雰囲気中で熱処理を行った。熱処理温度は摂氏1050度であり、熱処理時間は10分程度であった。活性層の成長条件の他は図7に示された条件を用いた。
PL名称、 成膜温度TW、成膜温度TP、半値全幅、ピーク波長;
PL6(半極性):745度、 昇温しながら、35nm、526nm;
PL7(c面) :760度、 昇温しながら、45nm、531nm。
この実施例の成長方法では、図16を参照すると、PL1とPL6との比較により、保護層の厚みが増えたことによって昇温に対する保護能が向上した。また、PL6の半値全幅はPL7の半値全幅よりも狭くなり、PL6のスペクトル形状は、PL7に比べてさらに鋭くなり、またPL強度も向上した。図16を参照すると、PL6とPL7との比較により、c面上の井戸層では、半導体結晶の分解が生じ、PLスペクトルの半値全幅はブロードになる。一方、オフ角75度のGaNウエハ上の井戸層は、c面上の井戸層に比べて、井戸層の分解が起こりにくく、良好な発光特性を示す。昇温中に、障壁層を成長するので、エピタキシャル成長に必要な時間を短縮することができると共に、井戸層の分解抑制効果をさらに強くすることができる。障壁層の一部を温度TR以下の低温で成長するので、c面基板上の量子井戸構造の結晶品質が良好ではなくなり、発光特性が悪化する。また、半極性面を用いることによって、ピエゾ電界の影響が低減される。
データ名、オフ角、インジウム組成
P1: 43度、4.3パーセント
P2: 62度、22.7パーセント
P3: 75度、19.6パーセント
P4: 90度、23.1パーセント。
c面に対して傾斜する主面のGaNウエハでは、オフ角に応じて、インジウム取り込む量が変化している。発明者らの知見によれば、オフ角が50度以上80度未満では、インジウムの取り込み量が大きい。故に、InGaN井戸層が高温にさらされても、井戸層の分解は生じにくいと考えられる。
Claims (20)
- 窒化物系半導体光素子を製造する方法であって、
成長炉の温度を井戸層成長温度に保ちながら、半極性面の主面を有する窒化ガリウム系半導体領域上に、活性層のための井戸層を成長する工程と、
前記井戸層の成長完了の直後に、前記井戸層の主面を覆う保護層を成長する工程と、
前記保護層を成長した後に、前記保護層の主面上に前記活性層のための障壁層を障壁層成長温度で成長する工程と
を備え、
前記活性層は、503nm以上650nm以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられ、
前記保護層の厚さは前記障壁層の厚さより小さく、
前記障壁層成長温度は前記井戸層成長温度より高く、
前記障壁層成長温度は、前記井戸層成長温度より大きな第1の温度以上であり、
前記障壁層の成長は、前記成長炉の温度が前記第1の温度に到達したときに開始され、
前記保護層の成長温度は、前記井戸層成長温度以上第1の温度未満の温度範囲であり、
前記井戸層は、インジウムを含む窒化ガリウム系半導体からなり、該窒化ガリウム系半導体はInGaNであり、
前記障壁層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化物半導体からなり、
前記保護層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化ガリウム系半導体からなり、
前記井戸層の主面は半極性面を有し、
前記保護層の主面は半極性面を有し、
前記障壁層の主面は半極性面を有し、
前記保護層は前記井戸層の厚さより小さい厚さを有し、
前記半極性面は、前記窒化ガリウム系半導体領域の{0001}面又は{000−1}面を基準にして10度以上85度以下の角度で傾斜している、ことを特徴とする方法。 - 前記保護層を成長した後に、成長することなく、前記成長炉の温度を前記井戸層成長温度から前記第1の温度に昇温する工程を更に備え、
前記保護層は、前記成長炉の温度の変更を開始する前に、前記井戸層成長温度で成長される、ことを特徴とする請求項1に記載された方法。 - 前記保護層は、前記成長炉の温度を前記井戸層成長温度から昇温しながら成長される、ことを特徴とする請求項1に記載された方法。
- 前記保護層は、前記成長炉の温度を前記井戸層成長温度から前記第1の温度へ変更する全期間にわたって成長され、
前記障壁層は、前記保護層の成長の直後に続けて成長される、ことを特徴とする請求項3に記載された方法。 - 前記保護層は、前記成長炉の温度を前記障壁層成長温度より小さい第2の温度へ前記井戸層成長温度から昇温する期間の少なくとも一部分において成長され、
当該方法は、前記保護層を成長した後に、窒化ガリウム系半導体を成長することなく、前記成長炉の温度を前記第2の温度から前記第1の温度に向けて昇温する工程を更に備え、
前記井戸層成長温度から前記第2の温度への平均昇温速度は、前記第2の温度から前記第1の温度への平均昇温速度より大きい、ことを特徴とする請求項3に記載された方法。 - 前記障壁層成長温度は一定に保たれる、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。
- 前記障壁層の少なくとも一部分は、前記第1の温度から、前記第1の温度より大きな第3の温度に変更しながら成長される、ことを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。
- 前記井戸層成長温度から前記第1の温度への平均昇温速度は、前記第1の温度から前記第3の温度への平均昇温速度よりも大きい、ことを特徴とする請求項7に記載された方法。
- 前記保護層の成長におけるガリウム原料の供給量は、前記障壁層の成長におけるガリウム原料の供給量より小さい、ことを特徴とする請求項1〜請求項8のいずれか一項に記載された方法。
- 六方晶系半導体InSAlTGa1−S−TN(0≦S≦1、0≦T≦1、0≦S+T≦1)からなる基板を準備する工程を更に備え、
前記基板の前記主面は、該六方晶系半導体の{0001}面又は{000−1}面を基準にして10度以上85度以下の範囲の角度で傾斜している、ことを特徴とする請求項1〜請求項9のいずれか一項に記載された方法。 - 前記成膜に先立って、前記基板の前記主面に熱処理を行って前記基板に、改質された主面を形成する工程を更に備え、
前記熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われ、
前記窒化ガリウム系半導体領域が、前記基板の前記改質された主面上に設けられる、ことを特徴とする請求項10に記載された方法。 - 第1導電型窒化ガリウム系半導体領域を前記基板上にエピタキシャルに成長する工程を更に備え、
前記第1導電型窒化ガリウム系半導体領域の主面は、前記窒化ガリウム系半導体の{0001}面又は{000−1}面を基準にして50度より大きく80度未満の範囲の角度で傾斜している、ことを特徴とする請求項10または請求項11に記載された方法。 - 前記基板は、c軸方向に伸びる貫通転位の密度が第1の貫通転位密度より大きい複数の第1の領域と、c軸方向に伸びる貫通転位の密度が第1の貫通転位密度より小さい複数の第2の領域とを含み、
前記第1および第2の領域は交互に配置されており、
前記基板の前記主面には前記第1および第2の領域が現れている、ことを特徴とする請求項10〜請求項12のいずれか一項に記載された方法。 - 前記第2の領域の前記貫通転位の密度は1×107cm−2未満である、ことを特徴とする請求項10〜請求項13のいずれか一項に記載された方法。
- 前記基板は、GaNからなる、ことを特徴とする請求項10〜請求項14のいずれか一項に記載された方法。
- 前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域のa軸方向に傾斜している、ことを特徴とする請求項1〜請求項15のいずれか一項に記載された方法。
- 前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域のm軸方向に傾斜している、ことを特徴とする請求項1〜請求項15のいずれか一項に記載された方法。
- 前記窒化ガリウム系半導体領域の前記主面は、窒化ガリウム系半導体領域の<12−30>軸方向に傾斜している、ことを特徴とする請求項1〜請求項15のいずれか一項に記載された方法。
- 窒化物系半導体光素子のためのエピタキシャルウエハを製造する方法であって、
六方晶系半導体InSAlTGa1−S−TN(0≦S≦1、0≦T≦1、0≦S+T≦1)からなり、半極性の主面を有する基板を準備する工程と、
前記基板の主面上に、半極性面の主面を有する窒化ガリウム系半導体領域を形成する工程と、
成長炉の温度を井戸層成長温度に保ちながら、前記窒化ガリウム系半導体領域上に、活性層のための井戸層を成長させる工程と、
前記井戸層の主面を覆う保護層を成長する工程と、
前記保護層を成長した後に、前記保護層の主面上に前記活性層のための障壁層を障壁層成長温度で成長する工程と
を備え、
前記活性層は、503nm以上650nm以下の波長領域にピーク波長を有する発光スペクトルを生成するように設けられ、
前記保護層の厚さは前記障壁層の厚さより小さく、
前記障壁層成長温度は前記井戸層成長温度より高く、
前記障壁層成長温度は前記井戸層成長温度より大きな第1の温度以上であり、
前記障壁層の成長は、前記成長炉の温度が前記第1の温度に到達したときに開始され、
前記保護層の成長温度は、前記井戸層成長温度以上であり第1の温度未満の温度範囲であり、
前記井戸層は、インジウムを含む窒化ガリウム系半導体からなり、該窒化ガリウム系半導体はInGaNであり、
前記障壁層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化物半導体からなり、
前記保護層は、前記井戸層のバンドギャップエネルギより大きいバンドギャップエネルギを有する窒化ガリウム系半導体からなり、
前記井戸層の主面は半極性面を有し、
前記保護層の主面は半極性面を有し、
前記障壁層の主面は半極性面を有し、
前記保護層は前記井戸層の厚さより小さい厚さを有し、
前記半極性面は、前記窒化ガリウム系半導体領域の{0001}面又は{000−1}面を基準にして10度以上85度以下の角度で傾斜している、ことを特徴とする方法。 - 前記成膜に先立って、前記基板の前記主面に熱処理を行って前記基板に、改質された主面を形成する工程を更に備え、
前記熱処理は、アンモニア及び水素を含むガスの雰囲気中で行われ、
前記基板の前記主面は、該六方晶系半導体の{0001}面又は{000−1}面を基準にして50度より大きく80度未満の範囲の角度で傾斜している、ことを特徴とする請求項19に記載された方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217081A JP4917585B2 (ja) | 2008-08-26 | 2008-08-26 | 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 |
TW098126990A TW201013997A (en) | 2008-08-26 | 2009-08-11 | Method for producing nitride semiconductor optical device and epitaxial wafer |
US12/539,887 US8183071B2 (en) | 2008-08-26 | 2009-08-12 | Method for producing nitride semiconductor optical device and epitaxial wafer |
EP09167757.5A EP2161764A3 (en) | 2008-08-26 | 2009-08-13 | Method for Producing Nitride Semiconductor Optical Device and Epitaxial Wafer |
KR1020090076600A KR20100024899A (ko) | 2008-08-26 | 2009-08-19 | 질화물계 반도체 광소자를 제조하는 방법, 및 에피택셜 웨이퍼를 제조하는 방법 |
CN2009101704595A CN101661986B (zh) | 2008-08-26 | 2009-08-26 | 制造氮化物半导体光学器件和外延晶片的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217081A JP4917585B2 (ja) | 2008-08-26 | 2008-08-26 | 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010056158A JP2010056158A (ja) | 2010-03-11 |
JP4917585B2 true JP4917585B2 (ja) | 2012-04-18 |
Family
ID=41360199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008217081A Expired - Fee Related JP4917585B2 (ja) | 2008-08-26 | 2008-08-26 | 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8183071B2 (ja) |
EP (1) | EP2161764A3 (ja) |
JP (1) | JP4917585B2 (ja) |
KR (1) | KR20100024899A (ja) |
CN (1) | CN101661986B (ja) |
TW (1) | TW201013997A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5515575B2 (ja) * | 2009-09-30 | 2014-06-11 | 住友電気工業株式会社 | Iii族窒化物半導体光素子、エピタキシャル基板、及びiii族窒化物半導体光素子を作製する方法 |
JP2011146639A (ja) * | 2010-01-18 | 2011-07-28 | Sumitomo Electric Ind Ltd | Iii族窒化物系半導体素子 |
JP2011187862A (ja) * | 2010-03-11 | 2011-09-22 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子の製造方法 |
JP2012064811A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 半導体素子の製造方法 |
TWI425666B (zh) * | 2011-04-27 | 2014-02-01 | Univ Nat Central | Growth of semi - polarized nitrides |
CN102769078A (zh) * | 2012-07-13 | 2012-11-07 | 合肥彩虹蓝光科技有限公司 | 高生长速率的P型GaN结构LED制造方法 |
CN103236476B (zh) * | 2013-04-09 | 2016-04-20 | 湘能华磊光电股份有限公司 | 一种生长外延片及其制备方法 |
KR102116829B1 (ko) * | 2013-11-27 | 2020-06-01 | 서울바이오시스 주식회사 | 자외선 발광 다이오드 및 그것을 제조하는 방법 |
JP2015156408A (ja) * | 2014-02-19 | 2015-08-27 | 豊田合成株式会社 | Iii族窒化物半導体発光素子の製造方法 |
JP2015170803A (ja) * | 2014-03-10 | 2015-09-28 | 住友電気工業株式会社 | III族窒化物半導体素子、p型コンタクト構造、III族窒化物半導体素子を作製する方法 |
TWI612686B (zh) * | 2014-09-03 | 2018-01-21 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
KR102408721B1 (ko) * | 2016-01-27 | 2022-06-15 | 삼성전자주식회사 | 반도체 발광소자 제조방법 |
CN106972083B (zh) * | 2017-02-17 | 2019-02-12 | 华灿光电(浙江)有限公司 | 一种发光二极管的外延片的制备方法 |
WO2021090849A1 (ja) * | 2019-11-08 | 2021-05-14 | ヌヴォトンテクノロジージャパン株式会社 | 半導体発光素子、及び半導体発光素子の製造方法 |
CN113451462B (zh) * | 2020-11-24 | 2022-07-26 | 重庆康佳光电技术研究院有限公司 | 一种led外延结构及其制备方法与led芯片 |
CN113036600B (zh) * | 2021-03-04 | 2022-08-02 | 东莞理工学院 | 一种氮化镓基绿光激光器及其制备方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2932467B2 (ja) | 1993-03-12 | 1999-08-09 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子 |
JP3371830B2 (ja) | 1995-11-24 | 2003-01-27 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
JPH1012922A (ja) | 1996-06-19 | 1998-01-16 | Toyoda Gosei Co Ltd | 3族窒化物半導体発光素子 |
JP3304787B2 (ja) | 1996-09-08 | 2002-07-22 | 豊田合成株式会社 | 半導体発光素子及びその製造方法 |
JP3624794B2 (ja) * | 2000-05-24 | 2005-03-02 | 豊田合成株式会社 | Iii族窒化物系化合物半導体発光素子の製造方法 |
JP4724901B2 (ja) * | 2000-07-21 | 2011-07-13 | パナソニック株式会社 | 窒化物半導体の製造方法 |
JP2003229645A (ja) * | 2002-01-31 | 2003-08-15 | Nec Corp | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 |
JP2003327497A (ja) * | 2002-05-13 | 2003-11-19 | Sumitomo Electric Ind Ltd | GaN単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法 |
JP4389723B2 (ja) * | 2004-02-17 | 2009-12-24 | 住友電気工業株式会社 | 半導体素子を形成する方法 |
JP4617922B2 (ja) * | 2005-02-25 | 2011-01-26 | ソニー株式会社 | 半導体装置の製造方法 |
KR101351396B1 (ko) | 2005-06-01 | 2014-02-07 | 재팬 사이언스 앤드 테크놀로지 에이젼시 | 반극성 (Ga,Al,In,B)N 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술 |
US7501299B2 (en) * | 2005-11-14 | 2009-03-10 | Palo Alto Research Center Incorporated | Method for controlling the structure and surface qualities of a thin film and product produced thereby |
US7691658B2 (en) * | 2006-01-20 | 2010-04-06 | The Regents Of The University Of California | Method for improved growth of semipolar (Al,In,Ga,B)N |
JP2009527898A (ja) * | 2006-02-17 | 2009-07-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 半極性(Al、In、Ga、B)Nの光電子素子の成長方法 |
JP2008118049A (ja) * | 2006-11-07 | 2008-05-22 | Rohm Co Ltd | GaN系半導体発光素子 |
US7769066B2 (en) * | 2006-11-15 | 2010-08-03 | Cree, Inc. | Laser diode and method for fabricating same |
US20080137701A1 (en) * | 2006-12-12 | 2008-06-12 | Joseph Michael Freund | Gallium Nitride Based Semiconductor Device with Reduced Stress Electron Blocking Layer |
US8211723B2 (en) * | 2007-02-12 | 2012-07-03 | The Regents Of The University Of California | Al(x)Ga(1-x)N-cladding-free nonpolar III-nitride based laser diodes and light emitting diodes |
-
2008
- 2008-08-26 JP JP2008217081A patent/JP4917585B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-11 TW TW098126990A patent/TW201013997A/zh unknown
- 2009-08-12 US US12/539,887 patent/US8183071B2/en not_active Expired - Fee Related
- 2009-08-13 EP EP09167757.5A patent/EP2161764A3/en not_active Withdrawn
- 2009-08-19 KR KR1020090076600A patent/KR20100024899A/ko not_active Application Discontinuation
- 2009-08-26 CN CN2009101704595A patent/CN101661986B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20100024899A (ko) | 2010-03-08 |
CN101661986B (zh) | 2013-08-28 |
US20100055820A1 (en) | 2010-03-04 |
EP2161764A3 (en) | 2013-06-05 |
JP2010056158A (ja) | 2010-03-11 |
US8183071B2 (en) | 2012-05-22 |
TW201013997A (en) | 2010-04-01 |
CN101661986A (zh) | 2010-03-03 |
EP2161764A2 (en) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917585B2 (ja) | 窒化物系半導体光素子を製造する方法、及びエピタキシャルウエハを製造する方法 | |
JP5792209B2 (ja) | 有機金属化学気相成長法による、高品質のN面GaN、InNおよびAlNならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
JP5003527B2 (ja) | Iii族窒化物発光素子、及びiii族窒化物系半導体発光素子を作製する方法 | |
US6455877B1 (en) | III-N compound semiconductor device | |
US6252255B1 (en) | Crystal growth method for nitride semiconductor, nitride light emitting device, and method for producing the same | |
US6518082B1 (en) | Method for fabricating nitride semiconductor device | |
KR101192098B1 (ko) | Iii족 질화물 반도체 소자 및 에피택셜 웨이퍼 | |
EP2214197B1 (en) | Method of Fabricating Nitride-Based Semiconductor Optical Device | |
WO2010029775A1 (ja) | 窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法 | |
EP2112729B1 (en) | Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser | |
KR100449074B1 (ko) | 반도체의 제조 방법 및 반도체 발광 소자 | |
KR20090084715A (ko) | Ⅲ-ⅴ족 화합물 반도체의 성장 방법과 발광 디바이스 및 전자 디바이스의 제조 방법 | |
JPWO2003063215A1 (ja) | 窒化物半導体素子の製造方法 | |
JP4450112B2 (ja) | 窒化物系半導体光素子 | |
WO2011007776A1 (ja) | Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法 | |
JP5332959B2 (ja) | 窒化物系半導体光素子 | |
JP4628651B2 (ja) | 窒化物半導体発光素子の製造方法 | |
JP4835662B2 (ja) | 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法 | |
KR102553985B1 (ko) | Ⅲ족 질화물 반도체 | |
JP4647286B2 (ja) | 半導体装置およびその製造方法 | |
JP5120350B2 (ja) | Iii族窒化物半導体素子及びエピタキシャルウエハ | |
JP2001308464A (ja) | 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板 | |
JP4404164B1 (ja) | 半導体発光素子を製造する方法 | |
JP2012109624A (ja) | Iii族窒化物発光素子、及びiii族窒化物系半導体発光素子を作製する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110203 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |