KR20030067546A - 실리콘 웨이퍼의 열처리방법 및 그 방법을 사용하여제조된 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 열처리방법 및 그 방법을 사용하여제조된 실리콘 웨이퍼 Download PDF

Info

Publication number
KR20030067546A
KR20030067546A KR10-2003-0007458A KR20030007458A KR20030067546A KR 20030067546 A KR20030067546 A KR 20030067546A KR 20030007458 A KR20030007458 A KR 20030007458A KR 20030067546 A KR20030067546 A KR 20030067546A
Authority
KR
South Korea
Prior art keywords
silicon wafer
wafer
oxygen
silicon
heat treatment
Prior art date
Application number
KR10-2003-0007458A
Other languages
English (en)
Other versions
KR100547216B1 (ko
Inventor
로버트 헬쓸
크리스토프 서이링
라인홀드 발리크
암몬 빌프리드 폰
Original Assignee
와커 실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와커 실트로닉 아게 filed Critical 와커 실트로닉 아게
Publication of KR20030067546A publication Critical patent/KR20030067546A/ko
Application granted granted Critical
Publication of KR100547216B1 publication Critical patent/KR100547216B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1024Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone
    • Y10T117/1088Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone including heating or cooling details

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 실리콘 웨이퍼의 열처리방법에 관한 것이며, 열처리시 실리콘 웨이퍼는 최소한 잠정적으로 산소함유분위기에 노출되며, 그때 열처리는 부등식
〔Oi〕< 〔Oi〕eq(T)exp이 만족되도록 선정된 온도에서 실시된다.
여기서, 〔Oi〕는 실리콘 웨이퍼의 산소농도이며, 〔Oi〕eq(T)는 온도(T)에서 실리콘의 산소의 한계용해도이며, sio2는 실리콘 디옥시드의 표면에너지이다. Ω은 침전산소원자의 부피이며, r은 평균 COP반경이며, k는 볼쯔만 상수이다.
또한, 본 발명은 부피에서는 최소 107cm-3의 산소침전에 대해 핵생성센터 (nucleation centers)의 밀도를 가지며, 웨이퍼 앞면에는 행생성센터가 없고, 최소 두께 1㎛의 영역을 구비하며, 또 웨이퍼 두께의 최소 5%에 대응하는 깊이까지 10000cm-3이하의 COP밀도를 가진 실리콘 웨이퍼에 관한 것이다.

Description

실리콘 웨이퍼의 열처리방법 및 그 방법을 사용하여 제조된 실리콘 웨이퍼 {Process for the heat treatment of a silicon wafer, and silicon wafer produced using this process}
본 발명은 실리콘 웨이퍼의 열처리하는 방법 및 그 방법을 사용하여 대체로 공백점 덩어리(vacancy agglomerates)(COP)가 없는 실리콘 웨이퍼에 관한 것이다.
초크랄스키 도가니 견인방법을 사용하여 또는 도가니 없는 플로트 존(float zone)방법을 사용하여, 일반적으로 제조되는 실리콘 단결정은 다수의 불순물 및 결함을 가지고 있다.
단결정은 예로써, 소정의 표면품질을 얻기 위해 상당히 다수의 처리공정을 통하여 웨이퍼로 분할되어 궁극적으로는 전자부품의 제조에 일반적으로 사용된다. 특별히 조심을 안 할 경우에는, 상기의 결함은 웨이퍼의 표면에 있게 되어 제조된 전자부품의 작용에 역효과를 가져오게 된다.
결함의 하나의 중요한 형태는 COPs(crystal originated particles)로 공지된 전형적으로 50 ~ 150nm의 크기를 가진 작은 공극을 형성하여 결합한 공백점(vacancy)의 그룹이며, 이들 결함은 여러방법을 사용하여 측정된다. 약 80℃에서 20분간 SCI용액(NH3/H2O/H2O)에 의한 결함의 부분적 에칭 및 이어서 광산란 측정은 웨이퍼 표면에서 COPs를 검사하는 하나의 가능한 방법이다. 약 30㎛의 실리콘 제거후 30분간의 세코에치(Secco etch)에 의한 결함의 부분에칭 및 뒤따르는 카운팅은 그 결함들을 나타나게 한다.
소위 플래그(flag)로 알려진 결함이 카운트되면 그것은 FPDS(flow pattern defects, 플로패턴 결함)로 부른다.
얻어진 결과는 예비에칭시 제거된 물질을 고려한 단위용량당 밀도로 전환되는 단위면적당 FPD밀도이다. 또한, 동일한 결함은 Nd-YAG레이저빔이 실리콘 웨이퍼의 결함에서 산란되어 그 산란광이 레이저빔의 90℃의 각도에서 검출되는 IR-LST(infra-red light scattering tomography, 적외선 광산란 단층촬영법)에 의해 측정된다. 이와 같은 결함은 그 측정방법에 따라 LSTD결함으로 부른다.
다수의 부품파라미터는 부품이 반도체 웨이퍼상에서 제조된 때에는 COPs에 의해 불리하게 영향을 받게 된다. 그와 같은 결함을 제거하는 것이 필요하다. 그 목적을 달성하는데는 3가지의 방법이 가능하다.
결정견인시 정밀하게 구성된 처리윈도우를 유지하며, 공백점이 없는 그러므로 공백점 덩어리(vacancy agglomerates, COPs)가 없는 단결정을 제조하는 것이 가능하다. 그러나, 범위<0.5mm/min의 낮은 견인속도 때문에 결정의 견인은 상당한 비용을 가져오게 된다. 또한, 빽빽한 처리윈도우는 낮은 수율을 가져오며, 마찬가지로 그것은 방법의 경제적 생존력에서 분리한 효과를 가진다. 이와 같은 방법으로 제조된 실리콘의 또다른 결점은 공백점의 부재때문에 게터링(gettering)능력을 가지지 않고 있다. 실리콘 웨이퍼의 공백점, 틈새산소 및 게터링 능력간의 관계는 전자화학협회회보(98-1(1998),1095)에 키싱거(Kissinger)씨등에 의해 상세히 기술되어 있다.
COP없는 단결정을 제조하는 대안으로서 추가실리콘층이 COPs를 함유한 실리콘 웨이퍼의 표면에 에피택셜하게 피착되는 것이 가능하다. 에피택셜층은 피착시 저성장속도때문에 초크랄스키방법을 사용하며 제조된 종래의 단결정과는 다르게 사실상 완전한 결정구조를 가지며, 또 통상적으로 COPs가 존재하지 않는다. 에피택셜층의 피착은 생성물을 더욱 비용을 들게 하는 복합처리공정이다. 또한, 대다수의 부품처리는 최소 10㎛의 깊이까지 표면에 결함이 없는 실리콘 웨이퍼를 필요로 하며, 그와 같이 두꺼운 에피택셜층을 피착시키는 것은 크게 시간이 소요됨으로 비경제적이다.
제 3의 대안은 예로써 특허문헌(EP 829 559 A1)에 기재된 것 같이, 아르곤 또는 수소분위기하에 1 ~ 2시간 1200℃이상의 온도로 종래 단결정으로부터 제조된 연마실리콘웨이퍼로 이루어진다. 수많은 시험에 의해 웨이퍼표면의 COPs가 표면에 인접한 COPs없는 층때문에 어닐링되는 것을 지적하였다. 그러나, 어닐링 처리는 시간이 소요됨으로 비경제적이다.
실리콘 카바이드볼트가 1200℃이상의 고온에서 어닐링 처리시 웨이퍼를 지탱하기 위해 필요하며, 이것은 항상 금속오염의 위험성을 수반한다. 실리콘 카바이드에 결합된 금속은 아르곤 또는 수소하에서 1200℃의 온도로 실시되는 절차때문에 처리챔버를 통하여 용이하게 분배되며, 그 결과로서 실리콘 웨이퍼에 도달하게 된다.
에피택시 및 어닐링의 양경우에 있어서, 결정견인시 형성되는 산소침전의 핵생성센터는 추후의 부품처리에서 불충분한 핵생성센터가 사용되도록 고온에 의해 감소하게 된다. 그러므로, 게터센터(getter center)가 충분한 수로 성장하는 것은 불가능하다.
이 과제는 예로써 특허문헌(WO98/38675 또는 DE 199 24 649 A1)에 기재된 것 같이 RTA(rapid thermal annealing, 신속열어닐링)에 의해 해결될 수 있다. 고온에서 수많은 공백점이 형성되어 추후의 신속냉각시 그 공백점은 실리콘 웨이퍼의 내부에만 있게 되므로 표면에 인접한 영역의 표면에만 확산한다. 그러므로, 다시 게터센터를 보장하는 유사산소침전이 추후의 부품처리시 일어난다. 그러나, 이 추가 RTA처리는 또다시 실리콘 웨이퍼의 생산비용을 증가시킨다.
특허문헌(US 6,245,311)에서는 다단 RTA방법에 의해 실리콘 웨이퍼의 표면에서 COP밀도를 감소시키는 방법을 기술하였다. RTA처리는 시간 및 생산량에 관하여 배치처리하는 것이 휠씬 좋다. 다른 온도에서 또다른 분위기에서 실시되는 다양한 공정이 수소함유분위기의 사용에서 발생한 웨이퍼 표면의 거칠기를 깨뜨리기 위하여 필요한다.
특허문헌(EP 1 087 042 A1)에서는 COPs가 특정한 형태를 가진 질소도핑 단결정에 대하여 기술하였다. 큰 표면영역/부피비율때문에 COPs는 표면층의 COP밀도를약 50%로 또는 대량의 웨이퍼의 COP밀도 이하로 감소시킬수 있도록 RTA스템에 의해 약 0.5㎛의 깊이까지 결정으로부터 제조된 실리콘 웨이퍼의 표면에 인접된 층에서 제거된다.
특허문헌(926 718 A2)에서는 감압하에서 즉 수소함유분위기에서 1200℃ 이상의 온도로 표면에 인접하는 COPs를 용해시키는 종래의 RTA방법에 대하여 기술하였다. 그러나, 개시물질로서 초크랄스키방법을 사용하여 소정 조건하에서 견인된 단결정으로부터 제조된 실리콘 웨이퍼를 사용하였다. 단결정은 최소 0.6mm/min의 속도로 견인되고, 많아야 16 ppma(6.4ㆍ1017at/㎤에 대응)의 산소농도를 구비하였다.
선정된 처리파라미터 때문에, 결정견인시 형성된 COPs는 비교적 작았음으로 RTA스템중에 용이하게 용해되었다.
지금까지 분해된 COPs의 제거를 목적한 열처리의 모든 방법은 실리콘 웨이퍼의 표면층으로부터 산소의 확산을 기저로 하였다.
COPs의 산화물 표피의 산소원자는 결정격자에 결합된 틈새산소원자와 평형상태이며, 또 이들 원자는 그도 역시 실리콘 웨이퍼의 표면에 있는 천연산화물층과 평형상태이다.
COPs어닐링의 경우에 관례적인 것 같이, 웨이퍼가 고온에서 감압에 노출되는 경우에는 표면산화물층은 감압에 의해 제거된다. 상기한 평형때문에 틈새산소원자는 표면으로 결정으로부터 확산하며, 또 동시에 산소원자는 COPs의 산화물 표피로부터 결정격자로 확산되어 COPs의 산화물 표피는 용해한다. 산화물 표피가 제거된COPs는 그도 역시 웨이퍼 표면으로 마찬가지로 확산한 결정격자의 공백점과 평형상태이다. 그 결과로 COPs가 용해하게 된다.
상기의 확산처리가 매우 느리게 일어남으로 다만 COPs는 적당한 시간내에 표면측에서 제거된다. 그와 같은 것은 예로써 깊은 트렌치기술을 사용한 부품의 경우에 표면에 특히 깊은 COP없는 층을 필요로 하는 실리콘 웨이퍼로 부품을 제조할 때에는 특히 불리하다. 지금까지 부품의 최대깊이는 COP없는 층의 두께로 제한되고 있다.
또한, 산소의 외측확산은 감압하에서만 이루어진다. 그러나, 그것은 표면을 거칠게 하여 앞에서 기술한 것 같이 오염의 문제를 발생하게 한다.
본 발명을 기저로한 목적은 종래기술의 상기 결점을 제거하며, 표면에 인접한 층에서 뿐아니라 웨이퍼 두께의 주요부분에 걸쳐서 COPs없는 실리콘 웨이퍼를 제조하는 경제적 생존력 있는 방법을 특히 제공하는 것이다.
본 발명은 실리콘 웨이퍼를 열처리하는 방법에 의해 달성되며, 그 열처리는 틈새에 용해된 산소의 농도가 그의 포화농도와 동일한 때의 온도보다 높은 온도에서 일어나고, 여기서 그 포화농도는 틈새에 용해된 산소가 COP의 산화물 표피와 평형상태에 있을 때 동일하다.
본 발명에 의하여 열처리가 시행되는 온도는 다음 부동식에 따라 선정된다.
[Oi]<[Oi}eq(T)exp(1)
상기 부등식에서 [Oi]는 일반적으로 FTIR분광법에 의해 결정되는 실리콘 웨이퍼의 산소농도 또는 더욱 정확하게는 틈새에 용해된 산소의 농도이다. [Oi]eq(T)는 소정의 온도(T)에서 실리콘의 산소의 한계용해도이다. 이와 같은 형의 기능은 예로써 훌(Hull)씨에 의한 "결정질 실리콘의 특성"(전기엔지니어협회, 런던, 1999, pp. 489ff.)에 기술되어 있다.
는 310erg/㎠로서 주어진 실리콘 디옥시드(sio2)의 표면에너지이다 (Huff, H.R., Fabry L., Kishino S, "반도체 실리콘 2002", 2권, 전기화학협회, Pennington, 2002, 페이지 545). Ω은 실리콘 디옥시드의 분자량(Msio2) 및 밀도 (Psio2)에서 Ω= Msio2/(2Psio2NR)의 관계를 사용하여 계산된 침전산소원자의 부피이다. 아보가드로의 수 NRㆍr은 평균 COP반경을 나타내며, k는 볼쯔만 상수, T는 온도(K)를 나타낸다.
본 발명의 방법의 성공을 위하여는 틈새에 용해된 산소원자의 농도(Oi)를 초과하도록 COP표면의 산화물 표피와 평형인(즉, 부등식의 우측) 산소농도에 대해 온도를 충분히 높게 선정하는 것이 결정적이다.
그러므로, 틈새산소의 농도는 COPs의 산화물 표피가 산소원자의 확산을 통하여 용해되도록 포화농도 이하에 있게 된다.
COPs의 산화물 표피는 상기의 온도조건이 만족되는 어느 곳에나 산소원자의확산을 통하여 결정격자로 분해한다.
산화물 표피를 상실한 후, COPs는 공백점 또는 틈새실리콘 원자의 확산을 통하여 수축되기 시작하여, COPs가 용해된다.
그것에 반하여 종래기술에 의한 어닐링 방법은 실리콘 웨이퍼의 표면에서 산소의 외측확산을 기저로 하고 있으며, 틈새에 용해된 사소는 표면에서 외측으로 확산한다. 약 2nm의 두께를 가진 얇은 산화물 표피로 덮혀진 COPs는 캐텔리어 (Chatelier)의 원리에 따라 그의 산화물 표피를 상실한다.
그리고, 실리콘 웨이퍼는 열역학적으로 열린 시스템을 나타냄으로 COPs는 연속적으로 수축되어 COPs와 평형인 공백점은 표면에서 외측으로 확산된다. 웨이퍼의 부피에서 산소는 외측으로 확산되지 않으나, 그 대신 그 영역에서 COPs는 산화물로 채워지기 시작하여 크게 된다.
종래 기술에 의한 어닐링 방법과는 다르게 본 발명의 방법에 있어서 본 발명에 의해 선택되어 산소포화로 이르게 하는 높은 온도때문에 산소의 외측확산이 불필요하게 되므로 COPs는 대량으로 용해한다.
그러므로, 본 발명은 표면에 인접한 층에서 뿐만아니라, 웨이퍼 두께의 주요부분에 걸쳐서, 즉 웨이퍼 두꼐의 최소 50%에 걸쳐서 COPs없는 실리콘 웨이퍼를 제조하는 것이 가능하다.
COP없다는 의미는 COP밀도가 10000㎝-3이하인 것으로 해석된다. 이와 같은 형의 실리콘 웨이퍼는 종래 방법에 의한 열처리를 하게 되는 웨이퍼의 경우와 같이 COP없는 층의 주요부분이 제거되지 않고도 연처리후에 문제점없이 연마된다. 또한, 본 발명에 의해 처리된 실리콘 웨이퍼는 예로써 깊은 트렌치기술을 사용하여 특히 "깊은 부품"의 제조에 적합하다.
그러나, 처리파라미터의 적절한 선정에 의해 10000㎝-3이상의 COP밀도를 열처리후에도 유지할 수 있도록 본 발명은 다만 대량의 실리콘 웨이퍼의 COP밀도를 감소시키기 위해 사용된다. 이와 같은 것은 동시에 다른 편으로는 웨이퍼 앞면 및 웨이퍼 후면에 다른 처리분위기에 의해 이루어진 비대칭점 결함을 통하여 결합된 적절한 짧은 처리시간에 의해 달성된다. 이와 같은 선택은 처리시간을 더욱 감소시키기 위해 사용되며, 다른편으로는 공정의 경제적 생존력을 증가시킨다.
종래 기술과의 더욱 중요한 차이점은 COPs의 용해가 종래 기술에서와 같이 산소의 외측 확산에 의거하지 않고, 오히려 본 발명에 의해 선정된 고온의 결과로 산소의 서브포화를 기저로 함으로, 본 발명에 의한 실리콘층은 표면 바로 가까이에 산소결핍되지 않는데 있다. 그러므로, 본 발명에 의한 방법은 최소한 때때로 산소를 함유한 필요한 모든 분위기하에서 실시된다. 대조적으로 종래방법에 의한 방법은 수소 또는 아르곤의 특정분위기에 한정되어 있다. 그러므로, 본 발명에 의한 방법에 의해 수소 또는 아르곤 함유 분위기하에서 발생하는 웨이퍼 표면의 거칠기를 제거하는 것이 가능하다.
더욱이 수소의 제거는 잠재적 위험성을 크게 감소시키며, 또한 용이한 산화분위기의 사용으로 수소분위기에 비하여 금속에 의한 오염의 위험성을 크게 감소시킬 수가 있다.
본 발명에 의해 열처리에 사용되는 개시물질은 다음의 표에서 제시하는 것 같이, 이경우 부등식(1)을 만족하기 위해 필요한 온도가 감소됨으로, 저산소농도를 가진 실리콘 웨이퍼가 바람직하며, [Oi]<7ㆍ1017at/㎤의 산소농도가 특히 바람직하다. 초크랄스키방법의 경우에는 상기 방법은 예로써 도가니 회전과 같이 변경된 처리파라미터에 의해 달성된다. 실리콘 결정의 산소농도가 낮으면 낮을수록, 본 발명에 의한 열처리방법의 최소온도는 더욱더 낮아진다. 다른편으로는 처리온도의 감소는 장비의 비용 및 가열과 냉각에 필요한 시간을 감소시킴으로 그에 따라 처리비용을 저감할 수가 있다.
COPs의 산화물 표피를 용해시키기 위해 필요한 시간은 산화물 표피의 두께(표참조)에 좌우됨으로, 본 발명에 의한 방법에 관련하여, COPs가 가장 얇은 산화물 표피를 가진 개시물질을 사용하는 것이 바람직하다. 산화물 표피의 두께는 4nm이하가 바람직하며, 2nm가 특히 바람직하다. 이와 같은 것은 1200℃ ~ 600℃의 온도영역에서 결정견인시 낮은 산소농도 및 빠른 냉각속도에 의해 이루어진다.
산화물 표피를 제거한 COPs를 용해하기 위해 필요한 시간은 대체로 COPs의 크기에 좌우된다(표참조). 그러므로, 본 발명에 의한 열처리에 사용되는 개시물질이 매우 작은 COPs의 고농도를 형성하도록 견인처리를 조절하여 단결정에서 얻은실리콘 웨이퍼가 되도록 하는 것이 바람직하다. 300mm의 직경을 가진 실리콘 결정의 경우 평균 COP직경은 160nm 이하여야 되며, 바람직하게 150nm 이하 그리고 특히 바람직하게 120nm 이하이다. 200mm의 직경을 가진 실리콘 결정에 대하여는 COP의 크기는 <100nm, 바람직하게 <80nm, 특히 바람직하게 <60nm으로 선택된다.
경인방법에 있어서, 이것은 1200℃ ~ 900℃의 온도범위에서 가능하게 신속히 냉각한 결정에 의해 이루어진다. 이 목적을 위하여, 1 ~ 20k/min, 바람직하게 2 ~ 15k/min, 특히 바람직하게 5 ~ 15k/min의 각각의 냉각속도가 상기 온도내에서 설정되어야 한다. 형성된 COPs의 작은 크기이외에, 이와 같은 형의 견인방법은 처리시간을 단축하는 비교적 높은 견인속도와 관계된 이점을 가진다. 더욱이 이와 같은 형의 견인방법은 원칙적으로 더욱 경제생손력을 증가시키는 고수율을 가져오게 된다.
평균 COP크기를 더욱 감시시키기 위해 견인처리시 질소를 첨가하는 것이 바람직하다. 단결정의 질소농도 또는 그 단결정에서 제조된 실리콘 웨이퍼의 질소농도는 1ㆍ1013및 7ㆍ1015at/㎤의 범위에 있는 것이 특히 바람직하며, 특허문헌(US 6,228,164 및 DE 199 41 902 A1)에는 그의 기술적 배경이 기술되어 있다.
다음의 표에는 본 발명에 의한 방법에 필요한 온도(T)에서의 COP직경(2r) 및 COP산화물 표피의 두께(d)에 대한 산소농도의 효과 및 COPs를 용해하기에 필요한 시간(t)을 요약하였다.
[Oi][1017at/㎤] 2r[nm] d[nm] T[℃] t[초]
6.5 70 2 1300 122
6.5 70 4 1300 133
6.5 70 2 1350 41
6.5 120 2 1350 366
5.0 70 2 1220 714
6.0 70 2 1220 797
7.0 70 2 1220 1090
8.0 70 2 1220
5.0 70 2 1250 369
6.0 70 2 1250 390
7.0 70 2 1250 432
8.0 70 2 1250 552
9.0 70 2 1250
COPs를 용해하기 위해 필요한 시간을 더욱 감시시키기 위해 본 발명에 의한 방법에 사용하는 개시물질은 실리콘 웨이퍼의 COPs가 큰면적/부피비율을 가진 형태학을 구비한 실리콘 웨이퍼가 바람직하다. 이와 같은 필요조건은 평탄화된 또는 신장된 COPs로 만족되며, 그러한 형의 개시물질을 제조하는 방법이 특허문헌(EP 1 087 042 A1)에 기술되어 있다.
본 발명에 의한 방법에 관련하여 처리될 실리콘 웨이퍼는 먼저 부등식(1)에 의해 결정된 온도범위를 도달할 때까지 소정비율로 종래 기술에 따라 RTA원자로에서 가열된다. 다음에 실리콘 웨이퍼는 소정시간 그 온도영역에서 유지된 다음 다시 소정비율로 냉각된다. 전체 공정을 가열처리로 실리콘 웨이퍼의 소정 특성에 의해 결정된 분위기하에서 일어난다.
가열시 COPs의 산화물 표피로 성장안되게 하기 위하여 가능한한 높은 가열속도 즉 2K/s 이상, 바람직하게는 10K/s 이상, 특히 바람직하게는 50K/s 이상의 가열속도를 선택하는 것이 바람직하다.
실리콘 웨이퍼의 온도가 부등식(1)에 의해 결정된 영역에서 유지되는 시간은사용한 개시물질에 좌우된다. 표에 나타낸 것 같이, 어닐링시간은 작은 COPs 및 얇은 COP산화물 표피를 가진 개시물질을 사용함으로써 감소시킬 수가 있으며, 전형적 시간은 10초 ~ 15초간, 바람직하게는 30초 ~ 5분간이며, 특히 바람직하게는 30초 ~ 4분간이다.
설정된 냉각속도는 최종생성분, 즉 열처리후의 실리콘 웨이퍼의 목표특성에 의해 결정된다. 본 발명이 게터링특성을 구비하지 않고, 추후의 부품처리시 어떠한 산소침전을 나타내지 않는 실리콘 웨이퍼를 생산하는 경우에는 냉각동작을 느리게 하는 것이 바람직하다. 저속냉각의 경우에는 공백점농도는 현행온도에 조화된다. 즉, 고온에서의 높은 공백점농도는 공백점의 외측환산의 결과로 냉각시 감소하게 된다. 그러므로, 냉각동작후에는 공백점이 낮은 농도로 되어, 예로써 부품제조시 추후의 열처리에서는 유사한 산소침전 핵생성이 없게 된다. 따라서, 산소침전이 일어나지 않거나, 다만 소규모로 일어난다. 이와 같은 방법으로 처리된 실리콘 웨이퍼는 저속으로 견인되고, 공백점 없고 COP없는 단결정("완전 실리콘")에서 생성된 실리콘 웨이퍼와 맞먹는 특성을 가진다.
그러나, 우수한 내부 게터링 특성을 가진 실리콘 웨이퍼를 생성하는 경우에는 냉각속도는, 예로써 특허문헌(WO 98/38675에 기술된 것 같이 RTA효과가 발생하도록 설정되는 것이 바람직하다. 신속냉각의 경우에는 이미 보급된 높은 온도에 있는 높은 공백점농도는 공백점은 냉각동작시 외측으로 확산안되므로 "빙결"된다. 높은 공백점농도는 추후의 열처리시 예로써 부품제조시 유사산소침전핵생성을 하게한다. 그러므로, 산소침전에 대한 충분한 핵생성센터가 존재하며(최소 107-3의 농도를 가진), 동시에 최소 1㎛의 두께를 가진 공백점 없는 층(노출영역, denuded zone, DZ)이 웨이퍼 표면에 형성된다. 그러므로, 이와 같은 층은 산소침전에 대한 핵생성센터가 없다. 즉, 핵생성센터의 농도는 107-3의 치수를 초과하지 않는다. 이경우 설정될 냉각속도는 10K/s ~ 120K/s, 바람직하게는 20K/s ~ 120K/s, 특히 바람직하게는 40K/s ~ 120K/s간에 있게 된다.
그러므로, 본 발명은 부피에서 최소 107-3의 산소침전에 대한 핵생성센터의 농도를 가지며, 웨이퍼 앞면에서 핵생성센터가 없는 영역을 가지며, 또 웨이퍼 두께의 최소 50%에 상응하는 깊이까지 10000㎝-3이하의 COP밀도를 가진 실리콘 웨이퍼에 관한 것이다.
상기한 형의 공백점 프로파일이 신속냉각처리에 의해 생성된 경우에는 실리콘 웨어퍼는 본 방법을 수행하는 공지된 핵생성 어닐링을 실시하는 것이 특히 바람직하다. 이 핵생성 어닐링에서 공백점 프로파일은 산소침전에 대한 핵생성센터의 대응프로파일로 전환된다. 실리콘 웨이퍼는 1분 ~ 5시간, 바람직하게는 5분 ~ 2시간 특히 바람직하게는 10분 ~ 2시간 동안 450℃ ~ 800℃의 온도에 노출된다.
최종 생성물의 목표특성에 따라, 불활성가스(바람직하게는 아르곤), 수소, 질소, 산소 및 상기 원소를 함유한 화학적 화합물 및 그들 가스(원소 또는 화합물)에서 생성되는 모든 혼합물이 본 발명에 의한 방법에 관련된 분위기로 사용되는 것이 바람직하다. 그러나, 혼합물의 성분이 고온에서 서로 제어불능하게 반응하는 혼합물, 예로써 수소 및 산소를 동시에 함유한 혼합물은 배제된다. 최소한 때때로 비환원 분위기는 웨이퍼를 오염에 더욱 저항할 수 있게 하기 위해 사용된다. 실리콘 웨이퍼는 일정한 분위기에서 또 처리시 변화된 분위기에서 가열처리된다. 웨이퍼의 앞면 및 뒷면은 동일 분위기 또는 다른 분위기에 노출된다. 앞면은 추후에 전자부품이 제조되는 실리콘 웨이퍼의 표면으로서 해석된다.
본 발명에 의한 열처리시 수소, 아르곤 또는 아르곤 및 수소의 혼합물을 함유한 분위기를 사용하는 것이 바람직하다. 그러나, 최소한 때때로 웨이퍼는 오염의 위험성을 감소하기 위하여 비환원 분위기에 노출되며, 이경우 열처리후 웨이퍼 표면은 관례적 수소 또는 아르곤 어닐링후와 동일한 특성을 가진다.
그러나, 이 바람직한 실시예에 따라 생성된 실리콘 웨이퍼는 관례적으로 생성된 웨이퍼와는 다르게 바로 얇은 COP없는 표면층을 가지지 않는다. 본 발명에 의한 COP없는 층(즉, 10000㎝-3이하의 COP밀도를 가진 층)은 웨이퍼 두께의 최소 50% 이상 연장한다. 그와 같은 것은 예로써 본 발명의 실시예에 따라 실시된 실리콘 웨이퍼가 연마에 의해 완전한 COP없는 층이 제거되는 위험성이 없게 표면을 평탄하게 하기 위해 문제없이 연마되는 이점을 가진다.
본 발명의 또다른 바람직한 실시예에 있어서, 실리콘 웨이퍼는 열처리시 실리콘층으로 덮혀지는 분위기에 노출된다. 산소 및 아르곤을 함유한 분위기가 특히 바람직하며, 그에 따라 금속오염의 위험성을 감소시킬 수 있다. 본 발명에 의한열처리가 사소함유 분위기하에서 실시될 경우, 다량의 실리콘 웨이퍼가 COP를 제거하게 된다. 그러나, 이경우 그것은 산소가 거기에 확삼함으로 유효한 표면이 아니며, 표면에 인접한 COPs는 산화물 표피를 제거할 수 없게 되어 용해되지 않는다. 그러나, 그 표면은 추후의 연마에 의해 제거되어 궁극적으로는 COP없는 실리콘 웨이퍼를 다시 얻게 된다.
본 발명의 관계에 있어서 열처리시 웨이퍼의 앞표면이 실리콘 격자간 원자를 시작하는 가스(바람직하게는 산소 또는 산소의 혼합물 및 불활성가스, 바람직하게는 아르곤)에 최소한 때때로 노출되는 것이 바람직하다. 그러나, 뒷표면은 공백점을 시작하는 가스(바람직하게는 질소 또는 질소의 혼합물 및 불활성가스, 바람직하게는 아르곤)에 노출된다. 이와 같은 것은 비대칭 공백점 프로파일이 되며, 추후의 열처리에서 특허문헌(DE 199 25 044 A1)에 기재된 것 같이 비대칭 산소침전프로파일이 된다. 비대칭 공백점 프로파일은 웨이퍼 표면에 수직인 모든 목표직선을 따라 공백점농도는 일정하지 않으며, 동시에 웨이퍼면간의 중앙에 있는 가상센터면에 관하여 대칭이 아닌 것을 의미하는 것으로 이해된다. 특허문헌(DE 199 25 044 A1)에 기재된 실리콘 웨이퍼와의 차이는 본 발명에 따라 처리된 실리콘 웨이퍼는 웨이퍼 두께의 최소 50%의 COP없는 층을 구비하고 있는데 있다. 실리콘 웨이퍼의 앞면 및 뒷면용의 분위기로서 상기 가스는 COP밀도의 비대칭 프로파일을 가진 웨이퍼를 생성하기 위해 사용된다. 이경우, 앞면에 인접한 COPs가 뒷면에 인접한 COPs가 뒷면에 인접한 COPs보다 작은 직경을 가진 COP크기의 프로파일의 웨이퍼 두께위에 형성된다. 다른 처리가스의 사용이외에 처리온도는 그와 같은 프로파일이 형성되도록 채택되어야 한다. 이 결과는 전처리시간을 감소시키기 위해 사용되며, 다른편으로는 그 방법의 경제적 생활력을 증가시킨다.
본 발명의 또다른 실시예에 있어서, 실리콘 웨이퍼의 앞면 및 뒷면용 다른 처리가스, 특히 바람직하게는 앞면용의 산소함유분위기 및 뒷면용의 질소함유분위기는 다만 냉각단계 동안에만 사용된다. 이 바람직한 실시예는 또한 형성된 상기의 비대칭 공백점 프로파일에 귀착된다.
질소도핑 단결정에서 생성되고 앞에서 상세히 설명된 실리콘 웨이퍼를 처리하기 위해 사용할 경우에는 본 발명에 의한 방법의 응용영역을 확장하는 것이 가능하다: 열철리시 공백점은 웨이퍼 표면에 더이상 확산하지 않으나 오히려 질소 공백점 복합체를 형성하기 위하여 웨이퍼내에서 용해질소와 반응하며, 이것에 의해 COPs를 용해하기 위해 필요한 시간이 단축되고, 표면에 인접한 질소는 계속하여 외측으로 확산한다. 웨이퍼가 냉각된 후, COPs는 용해되며, 공백점은 질소가 표면에서 외측으로 확삼됨으로 웨이퍼 표면에 결합 공백점이 없을때 웨이퍼 대부분에서 질소에 의해 결합된다.
그러므로, 본 발명에 의한 열처리시 질소농축 프로파일이 형성된다. 즉, 질소농축은 웨이퍼 표면에 수직인 목표직선을 따라서 일정하지 않다. 추후의 열처리에서 질소 공백점 복합체는 예로써, 부품제조의 부분으로서 유사산소 침전이 되며, 본 발명에 의한 방법의 본 실시예를 사용하여 처리된 웨이퍼는 웨이퍼 두께의 최소 50%의 COP없는 층을 가지며, 그리고 또 실리콘 웨이퍼의 대부분에서 최소 107-3의산소침전에 대한 핵생성센터의 밀도 및 최소 1㎛의 두께를 가진 웨이퍼 앞면에 핵행성 센터없는 영역을 가진다.
실리콘 웨이퍼의 열처리에 대한 본 발명에 의한 방법은 여러지점에서 생산절차에 결합된다.
예를들면, 열처리는 연마스텝후 일어나며, 이것은 특히 열처리가 예로써 산소함유 분위기하에서 웨이퍼 표면을 거철지 않는 또는 다만 소규모로 거칠게 하는 분위기하에서 일어난다.
다른 가능한 선택은 먼저 본 발명에 의해 열처리를 실시하고, 그 다음 경우에 따라 세정스텝후에 웨이퍼를 연마하는데 있다. 본 실시예는 특히 열처리가 실리콘 웨이퍼의 표면거칠기를 증가시키는 분위기하에서 예로써 최소한 부분적으로 때때로 사용되는 산소함유분위기를 가진 질소 또는 아르곤 분위기에서 일어날 경우 바람직하다. 본 발명에 의해 처리된 실리콘 웨이퍼는 층의 두께가 웨이퍼 두께의 최소 50%에 대응하며, 열처리후에도 연마가 가능한 COP없는 층을 구비한다. 대조적으로 COP를 제거하기 위해 종래기술에 따라 열처리된 실리콘 웨이퍼의 연마는 COP없는 층의 두께가 매우 작음으로 문제가 발생한다. 일반적으로 산소함유 분위기인 비환원분위기가 다만 사용될지라도 그 방법은 처리절차의 결과로 형성한 표면에 인접하는 결함의 제거를 하기 위해 특히 바람직한 실시예이다.
열처리후 웨이퍼를 연마하는 바람직한 실시예에 있어서 다른편으로는 다수의 가능한 선택이 있다: 예를들면, 연마웨이퍼는 본 발명에 의한 열처리를 실시하고, 그 다음 최종연마공정 또는 거울연마공정을 시행한다. 또, 에칭웨이퍼를 본 발명에 의한 열처리를 실시하고, 그 다음 최종연마공정 또는 거울연마공정을 시행한다. 그러나, 그와 같은 것은 본 발명에 의한 COPs의 부재와 함께 완전한 표면상태에서 발생함으로, 실리콘 웨이퍼는 본 발명에 의한 열처리후 양면연마(그리고, 그 다음 경우에 따라 최종연마 또는 거울연마)를 실시되는 것이 특히 바람직하다.
본 발명은 결정직경 또는 웨이퍼 직경에 관계없이 단결정 실리콘 웨이퍼에 적용되며, 본 발명은 15,20 또는 30㎝ 이상의 직경을 가진 웨이퍼에 적용되는 바람직하다. 큰 직경 실리콘 웨이퍼로 제조된 부품은 실리콘의 결함의 부재로 매우 큰 수요에 직면하게 됨으로, 본 발명의 적용은 큰 직경을 가진 실리콘 웨이퍼에는 특히 바람직하다.
실리콘 웨이퍼에 의한 전자부품의 제조에 있어서 종래기술에서는 COPs(공백점 덩어리, crystal originated particles)의 제거시 보정시간이 소요되어 깊은 COP없는 층의 형성이 불가하였으므로, 부품의 최대깊이가 COP없는 층의 두께에 제한되었으며 또 산소의 외측확산이 감압하에서만 이루어져 웨이퍼의 표면이 거칠게 되어 오염문제등을 발생시키는 결점이 있었으나, 본 발명에서는 상기의 결점을 제거함으로서 표면에 인접한 층에서 뿐아니라 웨이퍼 두께의 주요부분 전면에 걸쳐서 COPs없는 실리콘 웨이퍼를 제조하는 경제적으로 생존력있는 방법을 제공하는 것이다.

Claims (11)

  1. 실리콘 웨이퍼가 최소한 일시적으로 산소함유 분위기에 노출되는 실리콘 웨이퍼의 열처리방법에 있어서 열처리는 다음의 부등식이 만족되게 선택된 온도에 실시됨을 특징으로 하는 실리콘 웨이퍼의 열처리방법
    [Oi]<[Oi}eq(T)exp(1)
    여기서, [Oi]는 실리콘 웨이퍼의 산소농도이며, [Oi]eq(T)는 온도(T)에서 실리콘에 있는 산소의 한계용해도이며,는 실리콘 디옥시드의 표면에너지이며, Ω은 침전산소원자의 부피이며, r은 평균 COP반경이고, k는 볼쯔만 상수이다.
  2. 제 1항에 있어서, 본 방법에 사용된 개시물질은 산소농도[Oi]<7 ㆍ1017at/㎤를 가진 실리콘 웨이퍼임을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  3. 제 1 또는 제 2항에 있어서, 본 발명에 사용된 개시물질은 160nm 이하의 평균 COP직경을 가진 실리콘 웨이퍼임을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  4. 제 1항에 있어서, 실리콘 웨이퍼는 온도가 부등식(1)을 만족하는 범위내에 있을 때까지 소정의 가열속도로 가열되고, 다음 그 온도는 소정의 시간 그 영역에 유지되며, 그 다음 실리콘 웨이퍼는 소정의 냉각속도로 냉각됨을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  5. 제 4항에 있어서, 상기 온도가 부등식(1)을 만족하는 영역내에 있는 시간은 10초 ~ 15분간에 있는 것을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  6. 제 4항 또 5항에 있어서, 실리콘 웨이퍼는 10K/s ~ 120K/s간의 냉각속도에서 냉각됨을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  7. 제 4항에 있어서, 실리콘 웨이퍼의 뒷면은 최소한 냉각동작시 질소함유 분위기에 노출됨을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  8. 제 1항에 있어서, 실리콘 웨이퍼는 연처리후에 연마됨을 특징으로 하는 실리콘 웨이퍼의 열처리방법.
  9. 부피에서 최소 107-3의 산소침전에 대한 핵생성센터의 밀도와 웨이퍼 앞면에서 핵생성센터 없는 최소 1㎛의 두께인 영역과 또 웨이퍼 두께의 최소 50%에 대응하는 깊이까지 10000㎝-3이하의 COP밀도를 구비한 것을 특징으로 하는 실리콘 웨이퍼.
  10. 제 9항에 있어서, 비대칭 공백점농도 프로파일을 구비함을 특징으로 하는 실리콘 웨이퍼.
  11. 제 9항에 있어서, 질소를 함유하며 웨이퍼면에 수직인 모든 임의의 직선을 따라서 있는 질소농도는 일정하지 않음을 특징으로 하는 실리콘 웨이퍼.
KR1020030007458A 2002-02-07 2003-02-06 실리콘 웨이퍼의 열처리방법 및 그 방법을 사용하여제조된 실리콘 웨이퍼 KR100547216B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10205084A DE10205084B4 (de) 2002-02-07 2002-02-07 Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE10205084.8 2002-02-07

Publications (2)

Publication Number Publication Date
KR20030067546A true KR20030067546A (ko) 2003-08-14
KR100547216B1 KR100547216B1 (ko) 2006-01-26

Family

ID=27618401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007458A KR100547216B1 (ko) 2002-02-07 2003-02-06 실리콘 웨이퍼의 열처리방법 및 그 방법을 사용하여제조된 실리콘 웨이퍼

Country Status (6)

Country Link
US (1) US6803331B2 (ko)
JP (2) JP2003297840A (ko)
KR (1) KR100547216B1 (ko)
CN (1) CN1217393C (ko)
DE (1) DE10205084B4 (ko)
TW (1) TW593795B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024918A (ko) * 2017-07-10 2020-03-09 실트로닉 아게 단결정 실리콘으로 제조된 반도체 웨이퍼 및 이를 생성하기 위한 프로세스

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7041226B2 (en) * 2003-11-04 2006-05-09 Lexmark International, Inc. Methods for improving flow through fluidic channels
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Sumco シリコンウェーハ及びその製造方法
CN102396055B (zh) * 2009-04-13 2014-09-03 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Sumco シリコンウェーハおよびその製造方法
JP5455449B2 (ja) * 2009-06-03 2014-03-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
WO2010140323A1 (ja) * 2009-06-03 2010-12-09 コバレントマテリアル株式会社 シリコンウェーハ及びシリコンウェーハの熱処理方法
JP2011035129A (ja) * 2009-07-31 2011-02-17 Covalent Materials Corp シリコンウェーハ
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
DE112013005512B4 (de) 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6249629A (ja) * 1986-03-24 1987-03-04 Sony Corp 半導体装置
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP2000256092A (ja) 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
DE19925044B4 (de) 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
DE19941902A1 (de) 1999-09-02 2001-03-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von mit Stickstoff dotierten Halbleiterscheiben
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Sumco シリコンウェーハの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024918A (ko) * 2017-07-10 2020-03-09 실트로닉 아게 단결정 실리콘으로 제조된 반도체 웨이퍼 및 이를 생성하기 위한 프로세스

Also Published As

Publication number Publication date
JP2008135773A (ja) 2008-06-12
JP2003297840A (ja) 2003-10-17
TW200303943A (en) 2003-09-16
DE10205084B4 (de) 2008-10-16
US6803331B2 (en) 2004-10-12
CN1437229A (zh) 2003-08-20
JP5171277B2 (ja) 2013-03-27
TW593795B (en) 2004-06-21
US20030148634A1 (en) 2003-08-07
KR100547216B1 (ko) 2006-01-26
DE10205084A1 (de) 2003-08-21
CN1217393C (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
KR100547216B1 (ko) 실리콘 웨이퍼의 열처리방법 및 그 방법을 사용하여제조된 실리콘 웨이퍼
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR100541882B1 (ko) 실리콘 반도체 기판 및 그의 제조 방법
US6299982B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US20060130736A1 (en) Methods for manufacturing silicon wafer and silicon epitaxial wafer, and silicon epitaxial wafer
WO2009151077A1 (ja) シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2010040587A (ja) シリコンウェーハの製造方法
JP4460671B2 (ja) シリコン半導体基板及びその製造方法
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JPWO2009028658A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPH1192283A (ja) シリコンウエハ及びその製造方法
US20160293446A1 (en) Method for manufacturing a silicon wafer
US6395653B1 (en) Semiconductor wafer with crystal lattice defects, and process for producing this wafer
JP2000203999A (ja) 半導体シリコンウェ―ハとその製造方法
US20230243069A1 (en) Method for producing semiconductor wafers
JP4414012B2 (ja) シリコン単結晶ウェハの熱処理方法
JP2001044207A (ja) Ig処理法及びこの処理法で作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170112

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180111

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 15