KR20030057302A - 광학소자 탑재기판 및 그 제조방법 - Google Patents

광학소자 탑재기판 및 그 제조방법 Download PDF

Info

Publication number
KR20030057302A
KR20030057302A KR1020020072369A KR20020072369A KR20030057302A KR 20030057302 A KR20030057302 A KR 20030057302A KR 1020020072369 A KR1020020072369 A KR 1020020072369A KR 20020072369 A KR20020072369 A KR 20020072369A KR 20030057302 A KR20030057302 A KR 20030057302A
Authority
KR
South Korea
Prior art keywords
thin film
electrode
optical
substrate
groove
Prior art date
Application number
KR1020020072369A
Other languages
English (en)
Other versions
KR100492661B1 (ko
Inventor
아카시테루히사
엔도요시시게
타케모리히데아키
세키마사토시
히로세카즈히로
히가시야마사토시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030057302A publication Critical patent/KR20030057302A/ko
Application granted granted Critical
Publication of KR100492661B1 publication Critical patent/KR100492661B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G02B6/4243—Mounting of the optical light guide into a groove
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4262—Details of housings characterised by the shape of the housing
    • G02B6/4265—Details of housings characterised by the shape of the housing of the Butterfly or dual inline package [DIP] type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4286—Optical modules with optical power monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은, 광학소자 탑재기판 및 그 제조방법에 관한 것으로, 광반도체 소자와 광 화이버와 렌즈의 광결합이 쉽게 가능하고, 고주파 신호의 열화를 억제하고, 고집적화할 수 있는 광학소자 탑재기판을 제공한다.
광반도체 소자와 광 화이버를 렌즈를 통해 광결합시키는 광학소자 탑재용 기판으로, 상기 광학소자 탑재기판의 표면에 형성된 절연막과, 상기 화이버와 상기 렌즈가 설치되기 위해 상기 기판에 형성된 홈부와, 상기 절연막 상에 형성되는 박막전극, 및 상기 박막전극과 간격을 통해 배치되는 상기 박막콘덴서와 박막온도센서와 상기 절연막 상에 형성되고 상기 박막전극에 전기적으로 연결하도록 상기 광반도체소자를 탑재하는 영역에 형성된 납땜막을 갖는 것을 특징으로 한다.

Description

광학소자 탑재기판 및 그 제조방법{OPTICAL ELEMENT LOADING SUBSTRATE AND ITS PRODUCTING METHOD}
본 발명은 광학소자 탑재기판에 관한 것으로, 광반도체 소자와 광 화이버 또는 렌즈를 광결합시키는 광학소재 탑재기판에 관한 것이다.
종래, 광반도체소자와 광화이버 또는 렌즈를 광결합시키는 탑재기판인 실리콘 옵티컬 벤치로, 일본 특허공개 평8-201660호 공보에 개시된 구조가 있었다. 이 실리콘 옵티컬 벤치에는 광화이버와 구상 렌즈를 탑재고정하기 위한 실리콘 이방성 에칭에 의한 V홈이 형성되어 있었다.
또, 고속전송가능한 소형 광 모듈용 실리콘 옵티컬 벤치로서, 일본 특허공개 2001-36182호 공보에 개시된 구조가 있었다. 이에는 유전체막 상에 광학체소자용 인출배선이 되는 박막전극이 형성되어 있었다. 또, 그 박막전극의 본딩패드부는 실리콘기판상의 유전체막이 제거된 영역에 형성되어 있었다.
또, 일본 특허공개 평5-315707호 공보에는 V50Ru50합금으로 이루어지는 박막온도센서를 구비하는 구조가 개시되어 있다.
그러나, 상기 공지의 예에 기재된 형태에서는 광반도체소자와 광화이버와, 렌즈의 광결합을 쉽게 할 수 있고, 고주파신호의 열화를 억제하여 고집적화할 수 있는 광학소자 탑재기판을 제공하는 데에는 상기 공지예에서는 충분하지 않은 것을 발견했다. 일본 특허공개 평8-201660호 공보에서는 실리콘의 이방성 에칭에 의한 V홈이 있는 요철기판에, 광반도체소자를 실제로 구동시키기 위해 필요한 광반도체소자에 통전하기 위한 부재 등에 관해 기재되어 있지 않다.
한편, 데이터의 전송속도가 고속화함에 따라 박막전극과 본딩와이어로 전송신호가 열화하는 문제가 있다. 이 열화를 저감시키기 위해서는 광반도체 소자와 박막전극의 임피던스정합을 취하는 것과, 본딩와이어의 길이를 가능한 한 짧게 하여기생인덕턴스성분을 억제하는 것이 중요하다. 임피던스정합을 취하기 위해서는 V홈이 형성된 요철기판에 배선패턴이 되는 박막전극을 고정밀도로 형성할 필요가 있고, 본딩와이어의 길이를 짧게 하기 위해서는 박막전극의 배치를 궁리할 필요가 있다. 또, 고주파 신호를 취급하기 위한 펄스신호성분에 오버슈트 등의 노이즈가 발생한다. 그 때문에 노이즈 컷용 필터회로(RC회로 등)가 필요해진다.
또한, 일본 특허공개 2001-36182호 공보에서는 광반도체소자를 실제로 구동시키기 위해 필요한 광반도체소자에 통전하기 위한 부재 등을 다른 기판상에 형성하고, 많은 기판간을 와이어로 각각을 결합하는 복잡한 구조가 된다. 또, 광화이버 또는 렌즈를 탑재하기 위한 홈이 없고 요철이 없는 실리콘 기판에 박막전극이 형성된 구조이다. 그 때문에 실리콘 옵티컬 벤치 외에 광화이버와 렌즈를 탑재하기 위해 광페룰 등의 다른 부품이 필요해진다. 이 때문에 광모듈의 부품 점수가 증가하고, 각 광부품간 광결합을 시키기 위한 조립공정에 시간을 소요하고 생산성을 저하시킨다. 또, 각 부품끼리의 결합손실도 누적되기 쉽다.
그래서, 본 발명의 목적은 광반도체소자와 광화이버와 렌즈의 광결합을 쉽게 할 수 있고 고주파신호의 열화를 억제하여 고집적화할 수 있는 광학소자 탑재기판을 제공하는 데에 있다.
상기 목적을 달성하기 위해, 이하에 도시하는 구조를 취할 수 있다.
예를 들면, 광반도체소자와 광화이버 혹은 또한 렌즈와의 광결합을 쉽게 할 수 있는 광화이버와 렌즈 탑재부를 구비하는 상기 광학소자 탑재기판 상에 고주파전송신호의 열화를 억제하는 박막전극과 노이즈제거용 RC필터회로(혹은 박막저항과박막콘덴서) 혹은 박막온도센서를 합쳐서 더 구비하는 구조로 한 광학소자 탑재기판이다.
구체적으로는 일례로 이하의 형태를 취할 수 있다.
(1) 광반도체소자와 광화이버를 광결합시키는 광학소자 탑재용 기판이고, 상기 기판상에 형성되는 절연막과, 상기 광화이버가 설치되기 위해 상기 기판에 형성된 유지부와, 상기 유지부의 주위에 위치하는 상기 절연상에 형성되는 박막전극과 상기 박막콘덴서를 갖는다. 상기 절연막은 예를 들면, 상기 기판내부보다 저항이 높은 막이다. 또, 온도센서를 상기 절연막 상에 추가로 탑재하는 것이 바람직하다.
(2) 또는, 광학소자 탑재용 기판으로, 상기 광화이버와 상기 렌즈가 설치되기 위해 상기 기판에 형성된 홈부와, 상기 기판상에 형성되는 박막전극, 필터회로를 구성하는 저항과 콘덴서, 및 상기 콘덴서와 간격을 통해 배치되는 박막온도센서와, 상기 박막전극에 전기적으로 연락하도록 상기 광반도체소자를 탑재하는 영역에 형성된 납땜막과, 상기 필터회로는 적어도 박막저항 혹은 박막 콘덴서의 한쪽을 갖는다. 또한, 상기 납땜막은 상기 박막전극의 위에 배치되는 영역을 갖는다.
구체적 구조로서는 예를 들면, 광반도체소자와 광화이버 또는 렌즈를 고정시켜서 광결합을 시키는 광학소자 탑재용 기판으로, 기판이 표면에 산화막을 형성한 실리콘기판이고, 상기 실리콘기판의 한쪽 면에 깊이가 다른 홈이 있고, 상기 한쪽 면의 상기 산화막 상에 박막전극과 박막저항과 박막콘덴서가 있고, 상기 홈에 상기 광화이버 또는 상기 렌즈를 고정하고 상기 광반도체 소자와 광결합시키고, 상기 광반도체소자, 상기 박막전극, 상기 박막저항, 상기 박막콘덴서를 상기 실리콘기판상에 전기적으로 접속시켜서, 광전변환을 상기 실리콘기판상에서 행하도록 하는 것도 가능하다.
또는, 상기 실리콘기판 상에 이방성 에칭에 의해 복수의 깊이 또는 크기가 다른 홈이 형성되고, 이들 홈의 주위에 박막전극과 박막저항과 박막콘덴서의 패턴이 형성된다.
(3) 광학소자 탑재용 기판으로, 상기 광화이버 혹은 상기 렌즈가 설치되기 위해 형성된 유지부와, 상기 광반도체소자를 탑재하는 주표면에 형성된 절연막과, 상기 절연막 상에 형성되는 박막전극층, 박막콘덴서층격, 및 박막저항층을 구비하고, 상기 박막전극층은 제 1 층을 갖고, 상기 박막콘덴서층 혹은 상기 박막저항층을 구성하는 복수 층의 적어도 일부 층은 상기 제 1 층을 갖는다. 이것은 공통하는 층에서 퇴적된 후에 불필요한 부분이 제거되고 남은 층일 수 있다. 또, 박막콘덴서 혹은 박막저항을 구성하는 복수의 층 중 적어도 한 층을 상기 박막전극과 동일위치의 층을 갖는다. 예를 들면, 박막전극층에 대해 박막콘덴서층 혹은 박막저항층은 간격을 통해 배치된다.
(4) 본딩패드가 형성되는 제 1 영역 혹은 박막저항과 박막콘덴서 등과 온도센서의 위치관계를 아래와 같이 하므로써, 예를 들면, 광반도체소자에 고주파신호가 출입하고, 온도센서에는 검지를 위한 신호가 빈번하게 출입하는 경우라도 고주파신호라인으로의 신호 간섭을 억제하여 안정된 광신호를 낼 수 있다.
예를 들면, 광학소자 탑재용 기판으로, 상기 광학소자 탑재기판은 실리콘을 주구성원소로 하고, 상기 광화이버가 설치되기 위한 유지부와, 상기 유지부 주위의상기 기판 상에 형성된 박막전극, 박막콘덴서, 온도센서, 외부로부터 연결되는 와이어의 단부가 접속되기 위한 제 1 영역, 및 광반도체소자를 탑재하는 영역을 갖고, 상기 박막전극은 상기 제 1 영역과 상기 광반도체소자를 탑재하는 영역을 연락하고 상기 광반도체소자라 탑재되는 영역과 광화이버가 탑재되는 영역을 연결하는 선의 한쪽에 상기 제 1 영역과 상기 박막콘덴서가 형성되고, 다른 쪽에 상기 온도센서가 형성된다.
(5) 광학소자 탑재용 기판으로, 상기 기판은 실리콘을 주구성원소로 하고, 상기 광화이버 혹은 상기 렌즈가 설치되기 위해 실질적으로 상기 실리콘 중 하나의 결정면을 따라 형성된 영역을 갖는 홈부와, 상기 홈부의 주위 상기 광학소자 탑재기판상에 형성되는 박막전극, 필터회로를 구성하는 저항과 콘덴서, 온도센서, 외부로부터 연결되는 와이어의 단부가 접속되기 위한 제 1 영역, 및 광학반도체소자를 탑재하는 영역을 갖고, 상기 콘덴서는 박막전극과 박막콘덴서 중 적어도 한쪽을 구비하고 상기 박막전극은 상기 제 1 영역과 광학반도체소자를 탑재하는 영역을 연락하고, 상기 광반도체소자가 탑재되는 영역과 광화이버 연락되는 영역을 잇는 선의 한쪽에 상기 제 1 영역 및 상기 저항과 상기 콘덴서가 형성되고, 다른 쪽에 상기 온도센서가 형성된다.
(6) 광학소자 탑재용 기판으로, 상기 광학소자 탑재기판은 실리콘기판이고, 상기 광화이버 혹은 상기 렌즈가 설치되기 위해 상기 기판에 형성된 홈부와, 상기 홈부 주위의 상기 기판상에 형성된 필터회로를 형성하는 저항과 콘덴서, 박막온도센서, 광반도체소자 및 광수광소자를 설치하는 영역, 상기 광수광소자에 연결하기위한 제 1 박막전극과 제 2 박막전극을 갖고, 상기 필터회로는 적어도 박막저항 혹은 박막콘덴서 중 적어도 한쪽을 갖고, 상기 광반도체소자와 광수광소자를 설치하는 영역을 잇는 선의 한쪽으로, 상기 제 1 박막전극과 상기 제 2 박막전극으로 싸여있는 영역의 바깥쪽으로 상기 제 1 전극측에 상기 박막온도센서를 배치하고, 상기 광반도체소자와 광수광소자를 설치하는 영역을 잇는 선의 다른 쪽으로, 상기 제 1 박막전극과 상기 제 2 박막전극으로 싸여있는 영역 바깥측으로 상기 제 2 전극측에 상기 저항과 상기 콘덴서를 배치한다.
(7) 광학소자 탑재용 기판으로, 상기 기판표면에 형성되는 절연막과, 상기 광화이버 혹은 상기 렌즈가 설치되기 위해 상기 기판에 형성된 유지부와 상기 기판상에 형성되는 상기 절연막 상에 형성되는 박막저항, 상기 박막저항과 간격을 통해 배치되는 박막콘덴서, 외부로부터 연결되는 와이어의 단부가 접속되기 위한 제 1 영역, 상기 광반도체소자를 탑재하는 영역, 상기 제 1 영역과 상기 광반도체소자를 탑재하는 영역을 연락하는 박막전극을 갖고, 상기 박막저항 혹은 상기 박막콘덴서의 적어도 한쪽은 그 주위의 과반수 영역이 상기 박막전극의 일부와 간격을 통해 대향하도록 배치된다.
이에 의해 인덕턴스 저감, 기생용량의 저감, 등을 도모할 수 있다. 특히, 주위에 형성되는 박막전극이 그라운드층인 경우에, 신호라인이 이에 대항하도록 형성되면, 상호 인덕턴스의 영향에 의한 신호(전류)의 열화를 억제할 수 있다.
또, 예를 들면, 상기 박막저항과 상기 박막콘덴서 사이에 상기 박막전극의 일부 영역이 배치되도록 형성된다. 상기 과반수는 예를 들면, 그 주위의 반분 이상의 영역을 말한다. 또, 옵티컬 벤치의 단부에 가까운 쪽을 제외하고 과반수 영역에 상기 박막전극 일부를 대향하도록 할 수 있다.
(8) 상기 광학소자 탑재기판은 상기 광반도체소자를 탑재하는 주표면에 형성된 절연막과, 상기 광화이버 혹은 상기 렌즈가 설치되기 위해 상기 기판에 형성된 유지부와, 상기 유지부의 주위 상기 절연막 상에 형성되는 박막저항, 상기 박막콘덴서와 상기 박막저항과 상기 박막콘덴서를 전기적으로 연락하는 박막전극을 갖는다.
이에 의해 고주파 신호가 상기 광반도체소자로 흐르는 경우라도, 전송신호의 열화와 파형붕괴를 보다 더 방지할 수 있다. 또, 제조상도 효율적으로 제조할 수 있다.
또, 광학소자 탑재용 기판의 제조방법으로서는 기판에 홈형성하는 공정과, 그 후, 레지스트를 홈 및 그 외의 영역에 도포하는 공정과 도포한 레지스트를 이용하여 상기 기판상에 박막전극, 박막온도센서 등의 적어도 하나를 형성하는 공정을 구비하는 것이다. 구체예를 아래에 기재한다.
(9) 기판을 제공하는 공정과, 이방성 에칭에 의해 기판에 홈을 형성하는 홈형성공정과, 상기 홈형성공정 후에 적어도 상기 기판의 홈이 형성된 하나의 주면에 있어서 상기 홈 외부 영역에 레지스트를 도포하는 공정과, 상기 레지스트를 마스크로 하여 상기 기판의 홈이 형성된 상기 주면측에 박막전극, 박막저항, 박막콘덴서의 구성부분을 형성하는 공정을 갖는다.
또한, 상기 홈형성공정 후에는 홈표면 및 그 외의 실리콘기판에 산화막을 형성하는 공정을 갖는다. 또, 산화막을 형성하는 공정 후에 레지스트를 도포하는 공정을 구비할 수 있다. 또, 상기에 추가하여 박막온도센서의 구성부분을 형성하도록 하는 것이 바람직하다.
(10) 실리콘의 이방성에칭에 의해 실리콘기판에 깊이가 다른 홈(광화이버 유지용, 및 렌즈유지용)을 형성하는 홈형성공정과, 상기 홈형성공정 후에 상기 실리콘기판의 홈형성부 및 홈이 형성된 상기 실리콘기판의 하나의 주면에 35cp 이하의 저점성 레지스트를 회전도포하는 도포공정과, 상기 도포공정 후에 상기 홈 외부의 영역에 박막전극, 박막저항 및 박막콘덴서를 퇴적하는 공정을 갖는다.
상기 저점성레지스트는 35cp 이하의 점성을 갖는 것을 저회전으로 도포하는 것이 바람직하다. 점도의 하한은 실용에 따라 결정할 수 있다. 현재의 제품에 있어서는 예를 들면, 10cp 이상 정도의 것을 사용할 수 있다. 또는, 상기 저점성레지스트를 대신해, 전착레지스트로 이용할 수 있다. 혹은 레지스트를 분무상으로 하여 상기 실리콘기판에 도포하도록 하는 것도 가능하다.
또는, 레지스트를 이용하여 상기 실리콘기판의 홈이 형성된 상기 주면측에 박막전극층과, 두개의 온도센서전극층 사이를 상기 온도센서전극층보다 고저항의 저항영역에서 연락하는 박막온도센서를 형성하는 공정을 갖고, 상기 박막전극층과 상기 온도센서를 구성하는 적어도 어느 한층을 공통하는 층에서 퇴적하는 퇴적공정과, 상기 퇴적공정 후에 불필요한 부분을 에칭하는 공정을 갖는 것이 바람직하다. 또, 상기에 대신하여 온도센서를 구성하는 한층과 상기 콘덴서를 구성하는 한층을 상기와 같이 공통하는 층에서 퇴적하고, 그 후 불필요한 부분을 제거하도록 하는것도 가능하다.
(11) 또, 본 발명의 광학소자 탑재장치는 상기 기판의 표면에 형성된 절연막과, 상기 광화이버 혹은 상기 렌즈가 설치되는 상기 기판에 형성된 유지부와, 상기 절연막상에 형성되는 박막전극, 필터회로를 구성하는 저항과 콘덴서, 박막온도센서를 갖고, 상기 콘덴서는 적어도 박막저항 혹은 박막콘덴서를 갖는다.
도 1 은 본 발명에 있어서 하나의 실시예인 실리콘 옵티컬 벤치의 상면도이다.
도 2 는 도 1의 상면도에 있어서의 a-a' 단면을 모식적으로 도시한 단면도이다.
도 3 은 도 1의 상면도에 있어서 b-b' 단면을 모식적으로 도시한 단면도이다.
도 4 는 도 1의 상면도에 있어서 c-c' 단면을 모식적으로 도시한 단면도이다.
도 5 는 본 발명의 하나의 실시예인 실리콘 옵티컬 벤치의 제조방법에서 저점성 레지스트를 이용할 때의 제조프로세스 플로이다.
도 6 은 본 발명의 실시예인 실리콘 옵티컬 벤치의 제조방법에서 전착 레지스트 또는 분무상의 레지스트를 이용할 때의 제조프로세스 플로이다.
도 7 은 전착 레지스트의 도포방법을 도시하는 개념도이다.
도 8 은 레지스트의 스프레이 도포방법을 도시하는 개념도이다.
도 9 는 각 레지스트 도포방법을 이용한 경우에 있어서 박막전극의 형성가능영역을 도시하는 그래프이다.
도 10 은 결정방위 {100}의 단결정 실리콘기판을 이용한 경우에 있어서 결정방위가 어긋남을 보정하기 위한 핫 마스크의 개략도이다.
도 11 은 도 10의 d부에 있어서 핫 마스크의 패턴형상의 상세를 도시하는 개략도이다.
도 12 는 실리콘의 이방성 에칭에 의한 홈을 형성하기 위한 핫 마스크의 개략도이다.
도 13 은 실리콘 옵티컬 벤치에 광학부품을 실장한 상면도이다.
도 14 는 박막저항을 형성하는 방법을 도시한 제조프로세스 플로이다.
도 15 는 박막저항에만 통전하여 전류-전압 특성을 측정한 결과이다.
도 16 은 본 발명에 있어서 하나의 실시예를 도시하는 실리콘 옵티컬 벤치의 사시도이다.
도 17 은 본 발명에 있어서 하나의 실시예인 실리콘 옵티컬 벤치상에 형성된 박막온도센서의 제 1 형상을 도시하는 상면도이다.
도 18 은 본 발명에 있어서 하나의 실시예인 실리콘 옵티컬 벤치상에 형성된 박막온도센서의 제 2 형상을 도시하는 상면도이다.
도 19 는 본 발명의 하나의 실시예인 실리콘 옵티컬 벤치의 제조방법으로 저점성 레지스트를 이용할 때의 제조프로세스 플로이다.
도 20 은 본 발명에 있어서 하나의 실시예인 실리콘 옵티컬 벤치의 이면측을 도시하는 사시도이다.
도 21 은 본 발명에 있어서 하나의 실시예인 실리콘 옵티컬 벤치의 표면측을 도시하는 사시도이다.
도 22 는 본 발명에 있어서 하나의 실시예인 실리콘 옵티컬 벤치를 도시하는 사시도이다.
도 23 은 도 22의 사시도에 있어서 c-c' 단면을 모식적으로 도시하는 단면도이다.
도 24 는 본 발명에 있어서 제 3 실시예인 실리콘 옵티컬 벤치의 제조방법에서 전착 레지스트 또는 분무상의 레지스트를 이용할 때의 제조프로세스 플로이다.
도 25 는 본 발명에 있어서 박막온도센서의 제 2 형성방법을 도시하는 제조프로세스 플로이다.
도 26 은 본 발명에 있어서 하나의 실시예의 실리콘 옵티컬 벤치에 레이저 다이오드, 핫 다이오드, 볼 렌즈를 실장했을 때의 사시도이다.
도 27 은 버터플라이 타입의 레이저 다이오드 모듈에 본 발명에 있어서 제 3 실시예인 실리콘 옵티컬 벤치를 실장했을 때의 상면모식도이다.
도 28 은 본 발명에 있어서 하나의 실시예인 옵티컬 벤치에 레이저 다이오드, 핫 다이오드, 볼 렌즈를 실장했을 때의 사시도이다.
도 29 는 비교예인 LD 모듈을 도시하는 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 101 : 실리콘 옵티컬 벤치 2, 104 : 볼 렌즈 탑재용 홈
3 : 광 화이버 탑재용 제 1 V홈 4, 105 : 제 2 V홈
5 : 저항박막 6 : 저항박막용 제 1 박막전극
7 : 저항박막용 제 2 박막전극 8 : 유전체박막
9 : 상부박막전극 10 : 공통박막전극
11, 110 : PD용 제 1 박막전극 12, 111 : PD용 AuSn납땜 박막
13, 108 : LD용 AuSn납땜박막 14, 112 : PD용 제 2 박막전극
15 : PD탑재용 위치조정마커 16 : LD탑재용 위치조정 마커
17 : 볼 렌즈용 위치조정 마커 18 : 광 화이버용 위치조정 마커
19 : 단결정 실리콘기판 20 : 실리콘산화막
21, 118 : Si3N4/SiO2 적층막 22, 119 : Au/Pt/Ti박막
23, 120 : 저점성 레지스트 24 : 레지스트 패턴
25 : Ta2N박막
26 : 박막콘덴서 형성용 레지스트 패턴
27 : 박막저항 형성용 레지스트 패턴 28 : 유전체용 저항박막
29 :Al박막 30 : 전착 레지스트
31 : 전착 레지스트의 레지스트 패턴
32 : 박막콘덴서 형성용 전착레지스트 패턴
33 : 박막저항 형성용 전착 레지스트 패턴
34 : 기판홀더 35 : 아노드전극
36 : 정전압전원 37 : 욕조
38 : 핫 레지스트 유탁액 39 : 노즐
40 : 기판고정용 홀더 41 : 레지스트 분무
42 : 보정에칭용 핫 마스크 43 : 올리플라조정용 패턴
44 : 보정용 부채형 패턴 45 : 장방형 개구패턴
46 : 핫 마스크 47 : 얼라이먼트용 패턴
48 : 패턴 49, 154 : 제 1 본딩 와이어
50, 155 : 제 2 본딩 와이어 51, 151 : 볼 렌즈
52 : 광 화이버 53, 152 : 레이저 다이오드
54, 153 : 핫 다이오드 55, 156 : 제 3 본딩 와이어
56, 157 : 제 4 본딩 와이어 57, 158 : 제 5 본딩 와이어
58, 159 : 제 6 본딩 와이어 59, 160 : 제 7 본딩 와이어
102 : 단결정 실리콘기판 103 : 실리콘산화막
106 : 박막온도센서 107 : 공통박막전극
109 : 레이저 다이오드용 박막전극 113 : 접합용 이면박막전극
114 : 박막온도센서용 제 1 저항박막
115 : 박막온도센서용 제 1 박막전극
116 : 박막온도센서용 제 2 박막전극
117 : 박막온도센서용 제 2 저항박막
121 : 저점성 레지스트 패턴 122 : 온도센서용 저항박막
123 : AuSn납땜막 124 : 제 1 전극접속부
125 : 제 2 전극접속부 126 : 제 1 전극패드부
127 : 제 2 전극패드부 128 : 제 1 전극 Pt노출부
129 : 제 2 전극 Pt노출부 130 : 박막저항
131 : 박막콘덴서 132 : 질화탄탈 박막패턴
133 : 박막저항용 제 1 박막전극 134 : 박막저항용 제 2 박막전극
135 : 5산화탄탈 박막 136 : 전착 레지스트
137 : 전착 레지스트 패턴 138 : 질화탄탈 박막
139 : 질화탄탈박막형성용 레지스터 패턴
140 : 공통박막전극형성용 레지스트 패턴
141 : 공통박막전극용 Au/Pt/Ti박막
161 : 제 8 본딩 와이어 162 : 제 9 본딩 와이어
163 : 버터플라이 패키지 164 : 비구면 렌즈
165 : 페룰 166 : 광 화이버
167 : 서미스터 168 : 서브 마운트
169 : PD 마운트 170 : 옵티컬 벤치
171 : 박막전극 172 : 비교LD 모듈
이하, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
또한, 본 발명은 아래에 기재한 실시예에 한정되는 것이 아니라, 다른 형태도 취할 수 있다.
도 1은 본 발명에 있어서 고속전송 대응의 레이저 다이오드 모듈에 있어서 베이스기판인 실리콘 옵티컬 벤치의 상면도이다. 실리콘 옵티컬 벤치(1)에는 볼렌즈를 탑재하기 위한 볼렌즈 탑재용 홈(2, 홈깊이 약 450㎛), 광화이버를 탑재하기 위한 광화이버 탑재용 제 1 V홈(홈깊이 약 100㎛, 3), 박막저항을 구성하는 저항박막(5) 및 전극막인 저항박막용 제 1 박막전극(6) 및 저항박막용 제 2 박막전극(7), 박막콘덴서를 구성하는 유전체박막(8) 및 전극막인 상부박막전극(9) 및 하부전극인 공통박막전극(10), 공통박막전극(10) 상에 형성되고 레이저 다이오드(LD)를 탑재하기 위한 접합재료인 LD용 AuSn납땜박막(13), LD탑재용 위치조정 마커(16), 핫 다이오드(PD)와 전기적 접속을 행하기 위한 PD용 제 1 박막전극(11), PD용 제 2 박막전극(14), PD용 제 1 박막전극(11) 상에 형성되고 PD를 탑재하기 위한 접합재료인 PD용 AuSn납땜박막(12), PD탑재용 위치조정 마커(15), LD로부터의 출사광을 반사시키고 PD에 빛을 입사시키기 위한 제 2 V홈(4, 홈깊이 약 70㎛), 볼렌즈용 위치조정 마커(17), 광화이버용 위치조정 마커(18), 가 각각 형성되어 있다. 이 때의 실리콘 옵티컬 벤치(1)의 두께는 1mm이다.
도 2는 도 1에 있어서 a-a'단면을 모식적으로 도시하는 단면도이다. 여기에서는 실리콘 옵티컬 벤치(1)는 결정방위 {100}의 단결정실리콘 기판(19)을 이용하여 형성되고 있는 예를 도시한다. 실리콘 옵티컬 벤치(1)는 결정면 방위(100)의 단결정실리콘 기판(2)을 이용하여 형성되고, 이에는 실리콘의 이방성 에칭(가공방법은 뒤에서 서술한다.)에 의해 형성된 각도 54.7°의 사면(사면과 저면이 이루는 각도)을 구비한 볼렌즈탑재용 홈(4)이 있다. 볼렌즈탑재용 홈(4)의 사면은 실리콘의 결정면인 {111}면으로 구성되고, 저면은 (100)면이다. 이 볼렌즈탑재용 홈(4)은 실리콘의 이방성 에칭에 의해 형성되므로 결정면에서 결정된 높은 정도와 재현성을 구비한 형상이다.
이 단결정실리콘 기판(19)의 표면에는 실리콘산화막(20)이 형성되어 있다. 또, 도 2에 도시하는 것과 같이 볼렌즈 탑재용 홈(2)이 가장 깊은 홈이고, 그 볼렌즈탑재용 홈(2)에 이어서 광화이버탑재용 제 1 V홈(3)이 형성되어 있다. 한편, 가장 얕은 홈으로 제 2 V홈(4)이 형성되어 있다. 실리콘산화막(20)상에 공통박막전극(10), PD용 제 1 박막전극(11)이 형성되고, 그 위에 LD용 AuSn납땜박막(13), PD용 AuSn납땜박막(12)이 각각 형성되어 있다.
다음으로, 도 3은 도 1에 있어서 b-b'단면을 모식적으로 도시하는 단면도이다. 도 2의 경우와 동일하게 실리콘산화막(20)상에 공통박막전극(10),저항박막(5), PD용 제 1 박막전극(11)이 각각 분할되어 형성되고 있다. 또, 공통박막전극(10)의 일부에 유전체박막(8) 및 상부박막전극(9)이 적층되어 형성되어 있고, 이 적층박막에 의해 박막콘덴서가 구성된다.
또한 도 4는 도 1에 있어서 c-c'단면을 모식적으로 도시하는 단면도이다. 도 4는 박막저항의 단면도를 도시하고 있다. 실리콘산화막(20)상에 저항박막(5)과 저항박막용 제 1 박막전극(6)과 저항박막용 제 2 박막전극(7)이 형성되어 있다. 저항박막(5)은 저항박막용 제 1 박막전극(6)과 저항박막용 제 2 박막전극(7)의 일부에서 중첩되도록 형성되고 전기적으로 도통이 취해져 있다. 이렇게 해서 박막저항이 구성되어 있다. 또한, 박막저항에는 예를 들면, 질화탄탈을 이용한다. 또는 Ni, Cr을 이용하는 것도 생각할 수 있다.
또한, 볼렌즈용 위치조정 마커(17) 및 광화이버용 위치조정 마커(18)는 볼렌즈탑재용 홈(2)과 광화이버탑재용 제 1 V홈(3)과 제 2 V홈(4)을 형성할 때에 동시에 형성하는 것이다. 왜냐하면, 볼렌즈와 광화이버와 위치조정 마커는 각각 상대적인 위치관계가 붕괴되면 광축이 어긋나기 때문이다. 그 때문에, 이 홈 및 마커는 동일 핫 마스크에 의해 제작되는 것이 바람직하다.
이상과 같이 본 발명의 실리콘 옵티컬 벤치(1)에는 깊이가 다른 홈이 복수 형성되고, 또한 그 홈의 주위에 박막전극과 박막저항과 박막콘덴서가 형성되어 있다. 이 홈은 실리콘의 이방성 에칭에 의해 형성되므로, 도 2에 도시하는 것과 같이 홈의 측면은 수평면에 대해 어느 일정한 각도를 갖는 사면이 된다. 그 때문에 실리콘의 이방성 에칭에 의한 가공형상은 높은 재현성과 정도를 구비한다.
다음으로, 실리콘 옵티컬 벤치(1)의 제조방법에 관해 설명한다. 실리콘 옵티컬 벤처(1)의 제조방법에는 3종류의 제조방법이 있다. 어느 제조방법에 있어서도 실리콘의 이방성 에칭에 의해 복수의 이종형상의 홈(깊이가 다른 홈 또는 크기가 다른 홈)을 먼저 동시형성하고 그 후, 박막전극과 박막저항과 박막콘덴서의 패턴을 형성하는 것에 특징이 있다. 또한, 이 박막전극과 박막저항과 박막콘덴서의 패턴형상을 에칭에 의해 형성하기 위한 마스크제가 되는 레지스트의 도포방법에 특징이 있다. 종래의 반도체제조에 적용되는 스핀코터에 의한 레지스트도포방법에서는 본 발명의 깊은 홈(예를 들면, 볼 렌즈탑재용 홈(2))이 형성된 요철이 있는 실리콘 옵티컬 벤치(1)상에 깊은 홈을 커버하도록 레지스트를 도포하는 것이 어렵다. 왜냐하면, 종래의 방법으로는 약 100㎛를 넘는 홈에 레지스트를 도포하면 홈의 측면(사면) 특히 코너의 부분을 레지스트로 커버하는 것이 곤란하기 때문이다. 더욱이 실리콘의 이방성 에칭용 에칭액에는 수산화칼륨 수용액을 이용한다. 이 에칭액을 이용하므로써, 결정방위{100}의 실리콘기판의 에칭단면에 {111}면이 나타나고, <110> 방위에 대해 54.7°의 각도를 이룬다. 그 외의 에칭액으로 TMAH(수산화 테트라 메틸 암모늄), EDP(에칠렌 디아민 필로카테콜수)가 생각되어지지만, 에칭형상 및 취급의 관점에서 수산화 칼륨수용액 쪽이 적합하다.
도 5는 레지스트의 도포방법에 종래의 스핀코터에 의한 레지스트도포방법을 이용하고, 사용하는 레지스트로 저점성의 레지스트를 이용한 경우의 실리콘 옵티컬 벤치(1)의 제조프로세스를 도시한 도이다. 단, 도 5는 실리콘 옵티컬 벤치(1)의 특징적인 구조를 형성하기 위한 방법이 이해되기 쉽도록 도시한 모식도이고, 도 1에도시한 실리콘 옵티컬 벤치(1)의 단면과 일치하지는 않는다. 도 5의 a)에서 1)에 따라 순서대로 제조프로세스를 설명한다.
a) 처음에, 단결정 실리콘기판(19)의 양면에 Si3N4/SiO2 적층막(21)을 성막한다. SiO2막(예를 들면, 막두께 120 nm)는 열산화에 의해 형성된 열산화막이고, Si3N4막(예를 들면, 막두계 160 nm)은 CVD(Chemical Vapor Deposition)법에 의해 성막된 막이다. (여기에서는 일례로 감압CVD를 이용했다.) 다음으로 이 Si3N/SiO2 적층막(21)에 볼렌즈탑재용 홈(2) 및 제 2V홈(4)을 형성하기 위한 개구부를 설치한다. 이 방법에는 종래의 반도체기술에서 이용되는 방법(레지스트도포, 레지스트 패턴형성, 레지스트를 마스크제로 Si3N/SiO2 적층막(21)에 패턴을 전사한다.)을 적용하고, Si3N4/SiO2 적층막(21)의 에칭막(21)에 패턴을 전사한다.)을 적용하고, Si3N4/SiO2 적층막(21)의 에칭에는 RIE(Reactive Ion Etching)을 적용한다. 그 후, 40wt%의 수산화 칼륨수용액(온도 70℃)에서 실리콘의 이방성 에칭을 한다. 이 때, 볼렌즈탑재용 홈(2)의 깊이가 450㎛가 될 때까지 에칭한다. 제 2V홈(4)은 Si3N4/SiO2 적층막(21)에 의한 마스크개구부가 작으므로, 볼렌즈탑재용 홈(2)의 에칭깊이가 450㎛가 되기 전에 {111}면이 출현하여 V형상의 홈(홈깊이 70㎛)이 되고, 외견상 에칭이 정지된 상태가 된다. 이렇게 실리콘의 이방성 에칭에 의한 이종형상홈(깊이가 다른 홈, 크기가 다른 홈)의 형성은, 깊이가 가장 깊은 에칭으로 율속되지만, 동시에 복수의 홈을 형성할 수 있다.
b) 다음으로 Si3N4/SiO2 적층막(21)을 열인산, BHF(HF + NH4F 혼합액)을 이용하여 순차 박리하고, 새롭게 열산화에 의해 실리콘산화막(20)을 1㎛ 형성한다.그 후, 볼렌즈탑재용 홈(2)이 형성된 면에 Au(예를 들면, 막두께 500nm)/Pt(예를 들면, 막두께 300nm)/Ti(예를 들면, 막두께 100nm) 박막(22)을 성막한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다.
c) 네가형 저점성 레지스트(23)(예를 들면, OMR 85-35cp, 도쿄應化제품)을 저속회전(예를 들면, 500rpm)으로 스핀코터에서 도포한다. 그 후, 프리베이크하여 레지스트 용제를 제거한다. 필요에 따라 이것을 반복하여 레지스트의 막두께를 두껍게 하고 홈을 레지스트로 커버한다.
d) 저점성 레지스트(23)에 핫 마스크의 패턴을 전사하고, 레지스트 패턴(24)을 포스트 베이크하여 형성한다. 그 후, 레지스트 패턴(24)을 마스크로 이온밀링에 의해 Au/Pt/Ti 박막(22)을 에칭한다.
e) 레지스트 패턴(24)을 박리하여 저항박막용 제 1 박막전극(6), 저항박막용 제 2 박막전극(7), 공통박막전극(10)을 실리콘산화막(20)위에 형성한다.
f) 저항박막의 재료가 되는 Ta2N 박막(25)을 스퍼터법에 의해 성막한다. 이 경우의 스퍼터에는 아르곤분위기 중에 미량의 질소가스를 도입하여 성막하는 리액티브 스퍼터법을 적용한다.
g) c)의 공정과 동일하게 저점성의 레지스트(23)를 저회전으로 스핀코터에 의해 도포하고 그것을 프리베이크한다.
h) 저점성의 레지스트(23)에 핫 마스크의 패턴을 전사하고, 박막 콘덴서 형성용 레지스트 패턴(26) 및 박막저항 형성용 레지스트 패턴(27)을 포스트 베이크하여 형성한다. 그 후, 그것을 마스크로 이온밀링에 의해 Ta2N 박막(25)을 에칭하고,저항 박막(5) 및 유전체용 저항박막(28)을 형성한다.
i) 유전체용 저항박막(28)을 양극산화법(예를 들면, 전해액 : 인산 0.1vol% 수용액, 전류밀도 : 0.5 mA/cm2, 전압 : 100V)에 의해 이 부분만을 선택적으로 양극산화하여 Ta205 박막으로 하고, 유전체박막(8)을 얻는다.
j) c)의 공정과 동일하게 저점성 레지스트(23)를 도포하고, 금속막인 Al박막(29)을 성막한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다. 이 경우, 금속막이면 Al이외의 금속막이어도 좋고, 적층막이어도 좋다.
k) 저점성의 레지스트(23)를 박리하고, 리프트 오프법에 의해 상부박막전극(9)을 유전체박막(8) 위에 형성한다.
l) 상부박막전극(9)을 형성하는 방법과 동일하게 LD용 AuSn납땜 박막(13)을 공통박막전극(10)상에 형성한다.
이상과 같이 공정을 순차적으로 거치므로써 실리콘 옵티컬 벤치(1)를 형성할 수 있다.
도 6은 레지스트에 전착 레지스트를 이용한 경우의 실리콘 옵티컬 벤치(1)의 제조프로세스를 도시하는 도이다. 단, 도 6은 실리콘 옵티컬 벤치(1)의 특징적인 구조를 형성하기 위한 방법이 이해되기 쉽도록 도시한 모식도이고, 도 1에 도시한 실리콘 옵티컬 벤치(1)의 단면과 일치하고 있지 않다.
도 6의 a)에서 l)에 따라 순서대로 제조프로세스를 설명한다.
a) ~ b)의 공정은 도 5의 경우와 동일하다.
c) 다음으로 네가형 전착 레지스트(30, ED핫레지스트, 이글2100 시프레이제품)를 이용하여, 레지스트를 Au/Pt/Ti 박막(22) 상에 전착시키고, 프리베이크하여 용제성분을 제거한다. 여기에서 전착레지스트의 도포방법을 도 7을 이용하여 설명한다. 34는 기판홀더, 35는 아노드전극, 36은 정착전압원, 37은 욕조, 38은 핫 레지스트 유탁액이다. 네가형 전착 레지스트(30)는 카치온형 전착기구를 취한다. 캐소드전극이 되는 기판 홀더(34)에 단결정 실리콘 기판(19)을 고정하고, 단결정 실리콘 기판(19)상의 Au/Pt/Ti 박막(22)과 전기적 접착을 하여 전압을 인가한다. 이 방법에 의해 전착레지스트(30)가 Au/Pt/Ti 박막(22)상에 성막된다.
d) 이 후, 노광 ·현상을 하고, 전착 레지스트의 레지스트 패턴(31)을 Au/Pt/Ti 박막(22) 상에 형성한다.
다음으로, e) f)의 각 공정은 도 5의 경우와 동일하다.
g) c)의 공정과 동일하게 네가형 전착 레지스트(30)를 도포한다.
h) 전착 레지스트(30)에 핫 마스크의 패턴을 전사하고, 박막 콘덴서 형성용 전착 레지스트 패턴(32) 및 박막 저항형성용 전착 레지스트 패턴(33)을 포스트 베이크하여 형성한다. 그 후, 그것을 마스크로 하여 이온밀링에 의해 Ta2N 박막(25)을 에칭하고, 저항박막(5) 및 유전체용 저항박막(28)을 형성한다.
다음으로, i) ~ l)의 각 공정은 도 5의 경우와 동일하다.
이상과 같은 공정을 순차적으로 거치므로써 실리콘 옵티컬 벤치(1)를 형성할 수 있다.
또, 전착 레지스트와 동일한 효과를 도시하는 레지스트도포방법에, 레지스트를 분무상으로 하여 기판에 도포하는 소위 레지스트의 스프레이 도포방법이 있다.도 8에 도시하는 것과 같이 기판고정용 홀더(40)에 단결정 실리콘 기판(19)을 고정하고, 노즐(39)에서 레지스트분무(41)를 단결정 실리콘기판(19)상에 도포한다. 이 때, 노즐(39)이 단결정 실리콘 기판(19)상을 이동하여 단결정 실리콘 기판(19)상의 레지스트막두께를 제어한다. 이 방법을 이용해도 요철기판상에 막두께가 균일한 레지스트를 도포할 수 있다. 이 경우의 레지스트에는 범용 포지 레지스트(예를 들면, AZP4000 시리즈, 클라리언트 저팬 제품)를 이용할 수 있다. 이 방법을 이용한 경우의 실리콘 옵티컬 벤치, 1)의 제조프로세스는 도 6에 도시하는 프로세스와 동일하다.
다음으로, 실리콘 옵티컬 벤치(1)의 박막저항과 박막 콘덴서를 따로 제작하는 방법에 관해 설명한다. 처음에 박막저항을 제작하고, 다음으로 박막 콘덴서를 제작하다. 도 14는 이 제조방법 중에서, 박막저항을 형성하는 방법을 도시한 제조프로세스 플로이다. 도 14의 실리콘 옵티컬 벤치(1)는 특징적인 구조를 형성하기 위한 방법을 이해되기 쉽게 도시한 모식도이고, 도 1에 도시한 실리콘 옵티컬 벤치(1)의 단면과 일치되지 않는다. 또, 형성되는 박막저항에 있어서, 저항박막(5)과 저항박막용 제 1 박막전극(6)이 겹치는 부분과 저항박막(5)과 저항박막용 제 2 박막전극(7)이 겹치는 부분은 도 4의 경우와 상하 반대가 된다.
a) 에서 i)에 따라 순서대로 제조프로세스를 설명한다.
a) 처음에 도 5의 a)와 동일한 공정 및 조건에서 단결정 실리콘기판(19)에 볼렌즈 탑재용 홈(2), 제 2 V홈(4)을 형성하고, 실리콘산화막(20)을 1㎛표면에 형성한다. 그 후, 볼렌즈 탑재용 홈(2)이 형성된 면에 Ta2N 박막(25)을 성막한다.Ta2N 박막(25)은 스퍼터법에 의해 성막할 수 있다. 이 경우의 스퍼터에는 아르곤분위기 중에 미량의 질소가스를 도입하여 성막하는 리액티브 스퍼터법을 적용한다. 다음으로, 네가형 저점성 레지스트(23, 예를 들면, OMR85-35cp, 동경應化공업제조)를 저속회전(예를 들면, 500rpm)으로 스핀코터로 도포한다. 그 후 프리베이크한다. 필요에 따라 이것을 반복하여 레지스트의 막두께를 두껍게하여 홈을 레지스트로 커버한다.
b) 이 저점성의 레지스트(23)에 핫 마스크의 패턴을 전사(노광, 현상, 포스트 베이크)하여, 저항박막(5)의 박막저항형성용 레지스트 패턴(27)을 형성한다. 이것을 마스크로 하여 이온밀링으로 Ta2N 박막(25)을 에칭한다.
c) 박막저항 형성용 레지스트 패턴(27)을 박리액을 이용하여 박리한다. 그 후, 저점성 레지스트(23)를 스핀코터로 도포한다. 이 때, 저항박막(5)은 저점성 레지스트(23)로 덮힌다.
d) 이 저점성 레지스트(23)를 노광, 현상, 포스트베이크하여, 저항박막(5)상에 이것을 보호하기 위한 도와 같은 레지스트 패턴(24)을 형성한다.
e) 다음으로 볼 렌즈 탑재용 홈(2)이 형성된 면에 Au(예를 들면, 막두께 500nm)/Pt(예를 들면, 막두께 300nm)/Ti(예를 들면, 막두께 100nm) 박막(22)을 성막한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다.
f) 저점성 레지스트(23)를 상기와 동일하게 도포한다.
g) 저점성 레지스트(23)를 노광, 현상, 포스트 베이크하여 도와 같은 레지스트패턴(24)을 형성한다.
h) 이 레지스트 패턴(24)을 마스크로 하여 이온 밀링으로 Au/Pt/Ti 박막(22)을 에칭한다.
i) 레지스트패턴(24)을 박리액을 이용하여 박리하고, 저항박막(5)과 저항박막용 제 1 박막전극(6)과 저항박막용 제 2 박막전극(7)으로 구성되는 박막저항을 실리콘산화막(20) 상에 형성한다. 이렇게 하여, 실리콘 옵티컬 벤치(1) 상에 박막저항을 형성할 수 있다.
마지막으로 박막 콘덴서를 도 5 또는 도 6에 도시한 방법과 동일한 방법으로 제작하고, 실리콘 옵티컬 벤치(1)를 형성할 수 있다.
저점성 레지스트를 사용하여 박막전극을 형성하는 방법을 방식(A), 전착 레지스트를 사용하여 박막전극을 형성하는 방법을 방식(B), 분무상의 레지스트를 사용하여 박막전극을 형성하는 방법을 방식(C)로 한다. 여기에서 실리콘의 이방성 에칭에 의한 에칭홈의 깊이와 홈에서 박막까지의 거리관계는 도 9에서 나타낼 수 있다. 방식(A)에서는 홈의 깊이가 50㎛까지는 홈에서 박막까지의 거리는 약 5㎛, 홈의 깊이가 100㎛ 이상의 경우는 홈에서 박막까지의 거리는 약 30㎛이었다. 한편, 방식(B), 방식(C)에서는 요철부분에 레지스트를 균일하게 도포할 수 있는 방법이므로, 에칭홈의 깊이에 관계없이 홈에서 박막까지의 거리는 약 0㎛이었다.
다음으로 보정에칭에 관해 설명한다. 현재 구입가능한 직경 4인치의 결정방위{100}의 단결정 실리콘기판의 결정방위 차이는 일반적으로 ±0.5°이다. 그 때문에, 오리엔테이션 플랫을 기준으로 하여 핫 마스크의 패턴을 합쳐서 패턴전사한 경우, 전사한 패턴과 단결정 실리콘 기판의 바른 결정축과의 사이에 최대 0.5°의 차이가 발생할 가능성이 있다. 이러한 차이가 전사한 패턴에 있는 상태에서 실리콘의 이방성 에칭을 하면, 형성한 에칭홈의 {111}면에 단차가 발생하거나, 개구부의 폭이 위치에 따라 크게 다른 경우가 있다. 이러한 현상은 예를 들면, 깊이 300㎛ 이상의 깊은 에칭홈에 있어서 현저하게 나타난다. 그래서, 이러한 차이를 보정하여 에칭홈의 형상정도를 향상시키기 위해 보정에칭공정이 필요해진다.
도 10은 이 보정 에칭을 하기 위한 핫 마스크의 모식도이다. 보정 에칭용 핫 마스크(42)에는 오리엔테이션 플랫과 조정을 하기 위한 올리플라 조정용 패턴(43), 단결정 실리콘기판(19)의 외주부에 위치하도록 형성된 보정용 부채형 패턴(44)이 2개소 대칭으로 형성되어 있다. 도 11은 도 10의 보정용 부채형 패턴(44)의 상세를 도시하는 모식도이다. e-e'축에 대해 ±1°의 범위로 장방형 개구패턴(45)이 복수(이 경우는 9개) 형성되어 있다. 이러한 개구패턴(45)을 단결정 실리콘기판(19)에 전사하고, 먼저 도시한 수산화칼륨 수용액으로 실리콘의 이방성에칭을 한다. 개구패턴(45)에 따라 에칭홈이 형성되고, {111}면에서 구성된 V홈이 형성된다 V홈이 된 후도 오버에칭을 한다. 오버에칭함에 따라 결정방위가 어긋난 위치에 있는 장방형 개구패턴(45)에 의해 형성된 V홈의 폭(D)은 상대적으로 커진다. 반대로 바른 결정방위상에 형성된 장방형 개구패턴(45)에 의해 형성된 V홈의 폭(D)은 가장 작아진다. 즉, 장방형 개구패턴(45)에 의해 형성된 V홈의 폭(D)을 측정하여 가장 작은 폭을 갖는 V홈이 바른 결정방위상에 있다고 판단할 수 있다. 도 12는 실리콘 옵티컬 벤치(1)의 볼렌즈 탑재용 홈(2)과 광 화이버 탑재용 제 1 V홈(3) 등의 패턴(48), 얼라이먼트용 패턴(47)이 형성된 핫 마스크(46)를 도시하는 도이다. 이 핫마스크(46)의 얼라이먼트용 패턴(47)을 앞의 보정에칭공정에서 얻은 바른 결정방위를 나타내는 장방형 개구패턴(45)에 의해 형성된 V홈에 일치하도록 맞추어 패턴(48)을 단결정 실리콘기판(19)에 전사한다.
이상과 같은 방법에 의해, 단결정 실리콘기판(19)에 볼렌즈 탑재용 홈(2)과 광 화이버 탑재용 제 1 V홈(3)을 결정방위가 어긋나지 않게 형성할 수 있다.
도 13은 실리콘 옵티컬 벤치(1)에 볼렌즈(51), 광 화이버(52), 레이저 다이오드(53), 핫 다이오드(54)를 탑재했을 때의 상태를 나타내는 모식도이다. 즉, 실리콘 옵티컬 벤치(1)를 레이저 다이오드 모듈의 베이스 기판으로 적용하는 경우의 실장예이다.
볼렌즈(51) 및 광 화이버(52)는 접착제에 의해 볼렌즈 탑재용 홈(2), 광 화이버 탑재용 제 1 V홈(3)에 각각 고정된다. 레이저 다이오드(53) 및 핫 다이오드(54)는 LD용 AuSn납땜 박막(13), PD용 AuSn납땜박막(12)에 열을 가하여 녹이므로써 실리콘 옵티컬 벤치(1)에 각각 고정된다. 그 때, LD 탑재용 위치조정 마커(15)에 의해 각각 얼라이먼트하여 탑재한다. 이러한 각 광부품이 실장된 실리콘 옵티컬 벤치(1)에 고주파 전기신호를 인가하여 외부로 광신호를 송신하기 때문에 와이어 본딩에 의해 각 부품의 전기적 접속을 한다. 고주파 전기신호를 취급하므로, 와이어의 길이가 가장 짧아지도록 공통박막전극(10)과, 저항박막(5)과 저항박막용 제 1 박막전극(6)과 저항박막용 제 2 박막전극(7)으로 구성되는 박막저항과, 공통박막전극(10)과 유전체박막(8)과 상부박막전극(9)으로 구성되는 박막콘덴서와, PD용 제 1 박막전극(11)과, PD용 제 2 박막전극(14)이 미리 최적의 위치에 형성되어 있다. 이들 형성방법은 앞에서 도시한 어느 하나의 제조프로세스에 따른다.
또 앞에서 도시한 제조프로세스에 기초하여 상기 각 박막은 레이저 다이오드(53)와 핫 다이오드(54)와 임피던스정합이 취해지도록 패턴의 형상을 미리 결정한다. 이 경우, 볼 렌즈 탑재용 홈(2)의 깊이가 450㎛이므로, 도 9에서 볼 렌즈 탑재용 홈(2)의 적어도 30㎛의 위치에까지 공통박막전극(10) 등을 형성할 수 있다. 제 1 본딩 와이어(49)는 상부 박막전극(9)과 저항박막용 제 1 박막전극(6)을 접속하고, 제 3 본딩 와이어(55)는 저항박막용 제 2 박막전극(7)과 레이저 다이오드(53)를 접속하고, 제 7 본딩 와이어(59)는 핫 다이오드(54)와 PD용 제 2 박막전극(14)을 접속한다.
한편, 제 2 본딩 와이어(50)는 저항박막용 제 1 박막전극(6), 제 4 본딩 와이어(56)는 공통박막전극(10), 제 5 본딩 와이어(57)는 PD용 제 1 박막전극(11), 제 6 본딩 와이어(58)는 PD용 제 2 박막전극(14)을 통해 실리콘 옵티컬 벤치(1)의 외부에 접속된다. 고주파 전기신호는 제 2 본딩 와이어(50)를 통해 실리콘 옵티컬 벤치(1)에 인가되고, 실리콘 옵티컬 벤치(1) 상에 형성된 박막저항 및 박막 콘덴서에 의한 RC회로를 통해 레이저 다이오드(53)에 인가된다. 여기에서의 RC회로는 필터의 역할을 한다.
레이저 다이오드(53)에서 전기신호는 광신호로 변환되고, 레이저 다이오드(53)에서 출사된 광신호는 볼 렌즈(51), 광 화이버(52)를 통해 외부로 송신된다. 이 때, 레이저 다이오드(53)에서 출사된 광신호는 핫 다이오드(54)에서 모니터된다.
이상과 같은 구성에서 본 발명에 있어서의 실리콘 옵티컬 벤치(1)는 데이터의 전송속도가 고속화해도 전송신호의 열화를 억제할 수 있다.
또한, 형성된 박막저항에만 통전되고, 그 전류-전압특성을 측정한 결과를 도 15에 도시한다. 이 결과, 도 15의 A에서 도시한 전류치에서 PD용 AuSn납땜박막(12), LD용 AuSn납땜박막(13)이 같이 녹는 것을 알았다. 또한 전류치를 상승시킨 결과, B에서 도시하는 전류치가 저항박막(5)에 인가할 수 있는 최대의 전류치이고, 이보다 높은 전류치에서는 저항박막(5)이 용단하는 것을 알았다. 단, 이 경우의 저항박막(5)은 길이 0.15 mm, 폭 0.3 mm, 두께 0.136 mm이고, 저항치가 대략 10 ?이었다. 이에 의해 이 경우의 저항박막(5)의 최대전류밀도는 1.2 ×106 A/cm2(이 경우의 전류치 : 0.5 A)이고, 이보다 낮은 전류밀도에서, 저항박막(5)은 발열하고, PD용 AuSn납땜 박막(12), LD용 AuSn납땜 박막(13)을 같이 녹일 수 있다. 이때의 전류치는 0.45 A, 전압치 4.2 V였다. 이상으로부터, 본 발명의 박막저항에 단독으로 전류를 인가하여 저항박막(5)을 발열시키면, PD용 AuSn납땜 박막(12), LD용 AuSn납땜 박막(13)을 녹이고, 레이저 다이오드(53), 핫 다이오드(54)를 본 발명의 실리콘 옵티컬 벤치(1)에 실장시킬 수 있다. 이 때문에 레이저 다이오드(53)와 핫 다이오드(54)를 실리콘 옵티컬 벤치(1)에 실장시키기 위한 새로운 가열기구를 필요로 하지 않는다. 본 발명의 박막저항에는 이러한 뛰어난 효과도 구비하고 있다.
본 실시예의 광학소자 탑재기판은 박막저항과 박막 콘덴서를 광학소자와 렌즈에 공통하는 기판상에 형성하므로, 고주파 신호에 최적인 구조로 할 수 있다.
또, 본 실시예의 광학소자 탑재기판에는 광 화이버 또는 렌즈를 탑재하기 위한 이방성 에칭에 의한 고정도 홈을 형성하므로써, 본 실시예를 적용한 광모듈에는 간편하게 광 화이버와 렌즈를 탑재할 수 있다. 그 때문에, 각 부품간에 광결합시키기 위한 간단한 조립공정으로 생산성을 향상시킬 수 있다.
또, 홈이 형성된 실리콘기판상에 박막전극을 고정도로 또한 임의의 위치에 형성가능하므로, 데이터의 전송속도가 고속화해도 광반도체 소자와 박막전극의 임피던스정합을 취하는 것과, 본딩 와이어의 길이를 가능한 한 짧게 하여 기생 인덕턴스성분을 억제할 수 있다. 이 광학소자 탑재기판을 이용하면, 전송신호의 열화를 억제할 수 있다. 또, 박막저항과 박막콘덴서를 광학소자와 렌즈와 공통하는 기판상에 형성하고, RC의 필터회로를 구성가능하므로, 전송신호의 노이즈를 커트할 수 있다.
다음으로, 박막온도센서를 구비하는 구조에 관한 본 발명의 실시예를 상세하게 설명한다.
도 16은 본 발명에 있어서 제 2 실시예인 박막온도센서를 형성한 실리콘 옵티컬 벤치의 사시도이다. 실리콘 옵티컬 벤치(101)는 표면에 실리콘산화막(103)이 형성된 결정면 방위(100)(면방위{100}를 나타내면 그 외의 방위어도 좋다.)의 단결정 실리콘기판(102)에 볼 렌즈를 탑재하기 위한 볼 렌즈 탑재용 홈(104)(홈깊이 대략 450㎛), 레이저 다이오드로부터의 출사광을 반사시켜서 핫 다이오드에 빛을 입사시키기 위한 제 2 V홈(105)(홈깊이 대략 70㎛), 박막온도센서(106), 레이저 다이오드와 전기적 접속을 하기 위한 공통박막전극(107), 공통박막전극(107)상에 형성되고, 레이저 다이오드를 실장하기 위한 납땜막인 레이저 다이오드용 AuSn납땜 박막(108), 레이저 다이오드의 또 하나의 전극이 되는 레이저 다이오드용 박막전극(109), 핫 다이오드와 전기적 접속을 하기 위한 핫 다이오드용 제 1 박막전극(110), 핫 다이오드용 제 1 박막전극(110)상에 형성되고, 핫 다이오드를 실장하기 위한 납땜막인 핫 다이오드용 AuSn납땜 박막(111), 핫 다이오드의 또 하나의 전극이 되는 핫 다이오드용 제 2 박막전극(112), 이 각각 형성된 광학소자 탑재용 기판이다. 도와 같이 박막온도센서(106)는 레이저 다이오드가 실장되는 레이저 다이오드용 AuSn납땜 박막(108)이 형성되어 있는 위치 근방에 형성되어 있다. 이 때문에 레이저 다이오드에서 발생하는 열을 효율적으로 센싱할 수 있다. 또한, 일례로, 이 경우의 실리콘 옵티컬 벤치(101)의 크기는 대략 3 ×3 ×1 mm(두께) 등이다. 당연히, 실리콘 옵티컬 벤치(101)는 직경 100mm 등의 실리콘 웨이퍼에서 다수개 일괄적으로 형성되는 것이 바람직하다.
도 17은 도 16에 있어서 박막온도센서(106)의 제 1 형상을 도시하는 상면도이다. 박막온도센서(106)는 박막온도센서용 제 1 저항박막(114), 박막온도센서용 제 1 박막전극(115), 그리고 박막온도센서용 제 2 박막전극(116)으로 구성된다. 박막온도센서용 제 1 저항박막(114)과 박막온도센서용 제 1 박막전극(115)은 일부 중첩되어 형성되고, 전기적으로 접속되어 있다. 또한, 온도센서는 제 1 박막전극(115)과 제 2 전극(116)이 저항박막(114)을 통해 배치되고, 상기 제 1 박막전극(115)과 제 2 박막전극(116)은 상기 박막저항(114)과 간격을 통해 배치되고, 상기 제 1 박막전극(115)와 제 2 박막전극(116)의 적어도 한쪽은 상기 공통박막전극(107)과 동일한 층에 위치하는 것이 바람직하다. 동일 층이란 예를 들면, 상기 산화막 상에 적층된 양층이 동일 층형성공정에 있어서 형성되어 있는 것이다.
동일하게 박막온도센서용 제 1 저항박막(114)과 박막온도센서용 제 2 박막전극(116)은 전기적으로 접속되어 있다. 박막온도센서(106)의 온도검출은 다음과 같은 원리에 기초하여 이루어진다. 일반적으로 저항체는 온도에 대응하여 그 저항치가 변동한다. 이 원리를 이용하여 온도를 검출한다. 구체적으로는 박막온도센서용 제 1 박막전극(115) 및 박막온도센서용 제 2 박막전극(116)을 통해 박막온도센서용 제 1 저항박막(114)에 통전하고, 박막온도센서용 제 1 저항박막(114)의 저항치를 항상 모니터한다. 박막온도센서용 제 1 저항박막(114)의 저항치는 온도에 의해 변화하므로, 측정된 저항치에서 온도를 도출한다. 이렇게 하여 실리콘 옵티컬 벤치(101)의 온도 즉 레이저 다이오드의 온도를 측정할 수 있다. 당연하지만, 박막온도센서용 제 1 저항박막(114)은 박막온도센서용 제 1 박막전극(115) 및 박막온도센서용 제 2 박막전극(116)보다도 저항률이 높은 재료로 이루어지는 것이 바람직하다. 예를 들면, 박막온도센서용 제 1 저항박막(114)에는 질화탄탈 박막을 들 수 있고, 박막온도센서용 제 1 박막전극(115) 및 박막온도센서용 제 2 박막전극(116)에는 Au/Pt/Ti로 이루어지는 3층의 박막을 들 수 있다. 여기에서 박막온도센서용 제 1 저항박막(114)이 도와 같이 Y축방향으로 꺾여 굽어진 패턴형상을 하고 있는 이유는 전류패스를 길게 잡고 박막온도센서(106)의 저항치를 높게 하므로써 온도에 대한 감도를 향상시키기 때문이다. 저항치(R)는 박막의 저항률을 ρ, 패턴의 길이를 L, 박막의 막두께를 d, 패턴의 폭을 w로 하면, ρ×L ×(d ×w) - 1로 나타내어지므로, 막두께와 폭을 일정하게 하고 패턴의 길이(L)를 크게 잡으면 저항치(R)는 증대한다. 박막온도센서(106)가 도와 같은 형상을 취하면 동일한 저항치를 달성하기 위한 스페이스는 작아도 된다. 실리콘 옵티컬 벤치(101) 상에 박막온도센서(106)을 형성하는 스페이스의 제약을 고려하면, 도와 같은 박막온도센서(106)는 유효하다. 또한, 박막온도센서용 제 1 박막전극(115) 및 박막온도센서용 제 2 박막전극(116)은 반드시 3층박막일 필요는 없고, Au/Ti 박막과 Au/Cr 박막과 Ti박막과 Al박막이어도 좋다.
도 18은 도 16에 있어서 박막온도센서(106)의 제 2 형상을 도시하는 상면도이다. 박막온도센서(106)는 박막온도센서용 제 1 박막전극(115), 박막온도센서용 제 2 박막전극(116), 그리고 박막온도센서용 제 2 저항박막(117)으로 구성된다. 도 17의 경우와 동일하게 박막온도센서용 제 2 저항박막(117)과 박막온도센서용 제 1 박막전극(115)이 전기적으로 접속되고, 또 박막온도센서용 제 2 저항박막(117)과 박막온도센서용 제 2 박막전극(116)이 전기적으로 접속되어 있다. 이 경우도 박막온도센서(106)는 박막저항을 구성하고, 온도에 의한 저항치 변화를 판독하므로써, 온도를 센싱한다. 박막온도센서용 제 2 저항박막(117)은 X축 방향의 길이를 길게하여 꺾여 굽은 패턴형상이다. 이 형상은 막두께와 폭이 일정한 경우, 적은 턴수로 박막온도센서(106)의 저항치를 크게할 수 있다.
어느 경우에 있어서도, 저항박막의 턴수를 많게 하면, 즉 박막온도센서(106)를 구성하는 저항박막의 길이를 길게하면, 박막온도센서(106)의 저항치를 증가시킬 수 있으므로, 도시한 형상 이외에도 나선형상과 층간 절연막을 설치한 적층형성한저항박막패턴도 생각할 수 있다.
다음으로, 본 발명의 하나의 실시예인 실리콘 옵티컬 벤치(101)의 제조방법에 관해 설명한다. 이 제조방법에는 실리콘의 이방성 에칭에 의해 복수의 이종형상의 홈(깊이가 다른 홈 또는 크기가 다른 홈), 이 경우, 볼 렌즈 탑재용 홈(104)과 제 2 V홈(105)을 먼저 동시 형성하고, 그 후, 박막온도센서(106)와 공통박막전극(107)과 레이저 다이오드용 박막전극(109)과 핫 다이오드용 제 1 박막전극(110)과 핫 다이오드용 제 2 박막전극(112)의 패턴을 형성하는 특징이 있다. 또한, 박막온도센서(106)를 구성하는 박막과 상기 각 박막전극의 패턴형성을 에칭에 의해 형성하기 위한 마스크제가 되는 레지스트의 도포방법에 특징이 있다. 반도체 제조 등에 적용되는 스핀코터에 의한 레지스트도포방법에서는 본 발명의 깊은 홈(예를 들면, 볼 렌즈 탑재용 홈(104))이 형성된 요철이 있는 실리콘 옵티컬 벤치(101)상에 깊은 홈(104)을 커버하도록 레지스트를 도포하는 것이 어렵다. 왜냐하면, 예를 들면 고점성의 레지스트를 이용한 경우라도 한번 칠에 의한 레지스트도포방법에서는 약 100㎛를 초과하는 홈에 레지스트를 도포하면 홈의 측면(사면) 특히 코너의 부분을 레지스트로 커버하는 것이 곤란하기 때문이다. 본 발명에서는 이 문제를 해결하는 레지스트도포방법으로 제 1 에 저점성의 네가형 레지스트를 이용한 스핀코터에 의한 레지스트의 중첩도포방법이 있고, 제 2에 전착레지스트를 이용한 레지스트도포방법이 있고, 제 3에 레지스트 분무를 만들어 그것을 도포하는 스프레이 도포방법이 있다. 제 1 방법은 도 16에 도시한 실시예인 실리콘 옵티컬 벤치(101)의 제조프로세스에서 설명한다. 제 2, 제 3의 방법에 관해서는 다른실시예(도 22)인 실리콘 옵티컬 벤치(101)의 제조프로세스로 설명한다.
도 19는 제 1 방법으로 레지스트의 도포에 스핀코터에 의한 레지스트도포방법을 이용하고 사용레지스트로 저점성의 네가형 레지스트를 이용한 경우의 실리콘 옵티컬 벤치(101)의 제조프로세스를 도시한 도이다. 단, 도 19는 실리콘 옵티컬 벤치(101)의 특징적인 구조를 형성하기 위한 방법이 이해되기 쉽게 도시하는 모식도이고, 도 16에 도시한 실리콘 옵티컬 벤치(101)의 단면과 일치하지 않는다. 도 19인 a)에서 i)에 따라 순서대로 제조프로세스를 설명한다. a) 먼저 결정면 방위(100)의 단결정 실리콘기판(102)의 양면에 Si3N4/SiO2 적층막(118)을 성막한다. SiO2막(예를 들면, 막두께 120nm)은 열산화에 의해 형성된 열산화막이고, Si3N4막(예를 들면, 막두께 160nm)은 감압 CVD(Chemical Vapor Deposition)법에 의해 성막된 막이다. 다음으로, 이 Si3N4/SiO2 적층막(18)에 볼 렌즈탑재용 홈(4) 및 제 2 V홈(105)을 형성하기 위한 개구부를 설치한다. 이 방법에는 일반적인 반도체 기술에서 이용되는 방법(레지스트도포, 레지스트 패턴형성, 레지스트를 마스크제로 하여 Si3N4/SiO2 적층막(118)에 패턴을 전사한다.)을 적용하고, Si3N4/SiO2 적층막(118)의 에칭에는 RIE(Reactive Ion Etching)을 적용한다. 그 후, 농도 40wt%의 수산화 칼륨수용액(온도 70℃)에서 실리콘의 이방성 에칭을 한다. 이 때, 볼 렌즈탑재용 홈(104)의 깊이가 450㎛가 될 때까지 에칭한다. 제 2 V홈(105)은 Si3N4/SiO2 적층막(18)에 의한 마스크 개구부가 작으므로, 볼 렌즈 탑재용 홈(104)의 에칭깊이가 450㎛가 되기 전에 {111}면이 출현하여 V형상의 홈(홈깊이(70㎛))이 되고, 외견상 에칭이 정지된 상태가 된다. 이렇게 실리콘의 이방성 에칭에 의한 이종형상 홈(깊이가 다른 홈, 크기가 다른 홈)의 형성은 깊이가 가장 깊은 홈의 에칭에 율속되지만, 동시에 복수의 홈을 형성할 수 있다.) b) 다음으로 Si3N4/SiO2 적층막(118)을 열인산, BHF(HJ + NH4F 혼합액)을 이용하여 순차 박리하고, 새롭게 열산화에 의해 실리콘산화막(103)을 1㎛형성한다. 그 후, 처음에 볼 렌즈 탑재용 홈(104)이 형성된 면에 Au(예를 들면, 막두께 500nm)/Pt(예를 들면, 막두께 300nm)/Ti(예를 들면 막두께 100nm) 막두께(119)를 성막한다. 다음으로 반대면에도 동일한 막을 성막하고, 접합용 이면 박막전극(113)을 형성한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다. 다음으로, 네가형 저점성 레지스트(120)(예를 들면 OMR85-35cp, 도쿄 應化공업제품)를 저속회전(예를 들면 500rpm)으로 스핀코터에서 도포한다. 그 후 프리베이크하여 레지스트의 용제를 제거한다. 필요에 따라, 이것을 반복하여 레지스트의 막두께를 두껍게 하고 홈을 레지스트로 커버한다. c) 저점성 레지스트(120)에 핫 마스크의 패턴을 전사하고, 저점성 레지스트 패턴(121)을 포스트베이크하여 형성한다. 그 후, 저점성 레지스트 패턴(121)을 마스크로 하여 이온밀링에 의해 Au/Pt/Ti 박막(119)을 에칭한다. d) 저점성 레지스트 패턴(21)을 박리액을 이용하여 박리하고, 공통박막전극(107), 레이저 다이오드용 박막전극(109), 핫 다이오드용 제 2 박막전극(112), 박막온도센서용 제 1 박막전극(115), 박막온도센서용 제 2 박막전극(116)을 실리콘 산화막(103)상에 형성한다. e) 박막온도센서(106)용 온도센서용 저항박막(122)을 성막한다. 예를 들면, 온도센서용 저항박막(122)의 재료로, 질화탄탈박막을 이용해도 좋다. 질화탄탈박막은 스퍼터법에 의해 성막할 수 있다. 이 경우의 스퍼터에는 아르곤 분위기 중에 미량의 질소가스를 도입하여 성막하는 리액티브 스퍼터법을 적용한다. f) b)의 공정과 동일하게 저점성 레지스트(120)를 저회전으로 스핀 코터에 의해 도포하고, 그것을 프리베이크한다. g) 저점성 레지스트(120)에 핫 마스크의 패턴을 전사하고, 박막온도센서(106)용 레지스트 패턴을 포스트베이크하여 형성한다. 그 후, 그것을 마스크로 이온밀링에 의해 온도센서용 저항박막(122)을 에칭하고, 레지스트를 제거하여 박막온도센서용 제 1 저항박막(114)을 형성한다. h) c)의 공정과 동일하게 저점성 레지스트(120)를 도포하고 레지스트의 패턴을 형성한다. 다음으로 AuSn납땜막(123)을 진공증착법으로 성막한다. i) 저점성 레지스트(120)를 박리하고, 리프트 오프법으로 레이저 다이오드용 SuSn납땜 박막(108)을 공통박막전극(107) 상에 형성한다. 이렇게 해서 실리콘 옵티컬 벤치(101)에 박막온도센서(106)를 형성할 수 있다.
이상과 같은 공정을 순차적으로 거치므로써 박막온도센서(106)를 형성한 실리콘 옵티컬 벤치(101)를 얻을 수 있다.
이렇게 본 실시예의 실리콘 옵티컬 벤치에는 온도에 의해 저항이 바뀌는 박막으로 구성된 박막온도센서에 의해 LD모듈을 제작하는 경우에 있어서 실장공정수를 삭감할 수 있음과 동시에 실장부품 점수를 줄일 수 있다.
또, 열용량이 작은 박막온도센서가 있으므로, 레이저 다이오드의 열변화에 대한 감도를 향상시킬 수 있으며, 레이저 다이오드를 종래보다도 안정적으로 동작시킬 수 있다.
또, 실리콘 옵티컬 벤치에 형성된 박막온도센서는 마이크로 머시닝기술을 적용하여 형성되므로써, 레이저 다이오드의 근방에 형성할 수 있으며 종래의 센서보다도 소형화할 수 있다. 그 때문에 다른 박막전극과 박막소자와 와이어 본딩에 대한 배치 제약을 완화하는 것 뿐 아니라, 보다 더 레이저 다이오드의 열변화에 대한 감도를 향상시킬 수 있다.
또한, 본 실리콘 옵티컬 벤치를 적용한 LD모듈은 실장비용을 삭감했기 때문에 값이 싸고, 레이저 다이오드의 동작을 종래보다도 높은 레벨로 보증할 수 있다.
도 20은 본 발명에 있어서 제 3 실시예인 박막온도센서(106)를 형성한 실리콘 옵티컬 벤치(101)의 이면측을 도시하는 사시도이고, 도 21은 이 실리콘 옵티컬 벤치(101)의 표면측을 도시하는 사시도이다. 이들 도에서 알 수 있듯이 박막온도센서(106)를 실리콘 옵티컬 벤치(101)의 이면측에서 레이저 다이오드가 실장되는 바로 뒤쪽에 형성되어 있는 점이 앞의 제 2 실시예와 다른 점이다. 이렇게 레이저 다이오드가 실장되는 뒤쪽에 박막온도센서(106)가 형성되므로, 레이저 다이오드가 발생하는 열을 거의 직접 센싱할 수 있는 장점이 있다. 또한, 실리콘 옵티컬 벤치(101)에 형성하는 공통박막전극(107) 등을 포함하는 전극 패턴의 레이아웃에 자유도가 증가할 뿐 아니라, 실리콘 옵티컬 벤치(101)의 소형집적화도 가능하게 된다. 이 경우의 박막온도센서(106)는 접합용 이면박막전극(113)이 형성되어 있지 않은 부분에 제 1 전극접속부(124), 제 2 전극접속부(125), 제 1 전극패드부(126), 제 2 전극패드부(127), 제 1 전극Pt노출부(128), 제 2 전극Pt노출부(129), 박막온도센서용 제 1 저항박막(114)으로 구성되고, 형성되어 있다. 이 실리콘 옵티컬 벤치(101)의 실장에는 미리 박막온도센서(106)의 형상에 대응한 박막전극이 형성된베이스기판을 준비하고, 접합용 이면박막전극(113)과 제 1 전극패드부(126) 및 제 2 전극패드부(127)의 부분에 납땜을 이용하여 접합한다. 이 때 제 1 전극Pt노출부(128), 제 2 전극Pt노출부(129)가 각각 형성되어 있으므로, 제 1 전극접속부(124), 제 2 전극접속부(125), 박막온도센서용 제 1 저항박막(114)에 납땜이 확산되는 일은 없다.
도 22는 본 발명에 있어서 제 4 실시예인 박막온도센서(106)를 형성한 실리콘 옵티컬 벤치(101)를 도시하는 사시도이다. 이 실리콘 옵티컬 벤치(101)에는 박막온도센서(106) 외에 박막저항(130), 박막 콘덴서(131)가 실리콘 옵티컬 벤치(101)에 형성되어 있다. 그 외는 제 2 실시예와 거의 동일한 구성이다. 이들 박막저항(130) 및 박막콘덴서(131)는 외부로부터의 전기신호의 노이즈를 커트하기 위한 필터를 구성하는 요소이다. 이렇게 레이저 다이오드, 핫 다이오드, 렌즈 또는 화이버 이외의 부품을 모두 박막소자로 실리콘 옵티컬 벤치 상에 형성하므로써, 종래의 광학소자 탑재기판으로서의 실리콘 옵티컬 벤치에 비해, 그 기능성을 향상시킬 수 있다. 이 경우, 박막온도센서(106)는 레이저 다이오드를 사이에 두고 박막저항(130), 박막 콘덴서(131)가 형성되어 있는 반대쪽에 배치되어 있지만 이에 한정되지는 않고, 레이저 다이오드가 실장되는 곳인 레이저 다이오드용 AuSn납땜박막(108) 및 볼 렌즈 탑재용 홈(104)의 근방에 형성되어 있으면, 레이저 다이오드의 열변화를 즉석에서 모니터할 수 있으므로 문제는 없다. 또, 박막저항(130), 박막 콘덴서(131) 및 박막온도센서(106)와, 레이저 다이오드를 설치하는 영역인 납땜박막(108) 및 핫 다이오드를 설치하는 영역인 납땜박막(111)과,상기 핫 다이오드에 연락하는 제 1 박막전극(110)과 제 2 박막전극(112)과, 상기 레이저 다이오드를 설치하는 영역과 핫 다이오드를 설치하는 영역을 연결하는 선의 한쪽으로, 제 1 박막전극(110)과 제 2 박막전극(112)으로 둘러싸인 영역 바깥쪽이고 제 2 박막전극측에 박막저항(130) 및 박막 콘덴서(131)를 배치하고, 레이저 다이오드 핫 다이오드를 설치하는 영역을 잇는 선의 다른 쪽으로, 제 1 박막전극(110)과 제 2 박막전극(112)으로 둘러싸인 영역 바깥쪽으로 상기 제 1 전극쪽에 상기 박막온도센서를 배치하므로써, 고주파에 대응한 구조가 된다.
도 22에 있어서 b-b' 단면은 도 4와 동일한 주요구조를 취한다.
도 23은 도 22에 있어서 c-c' 단면을 모식적으로 도시하는 단면도이고, 박막 콘덴서(131)의 단면도를 도시하고 있다. 실리콘 산화막(103) 상에 질화탄탈 박막패턴(132)과 유전체인 오산화탄탈 박막(135)과 공통박막전극(107)이 형성되어 있다. 오산화 탄탈박막(135)은 먼저 형성되는 질화탄탈 박막패턴(132)을 양극산화하므로써 형성된다. 질화탄탈 박막패턴(132)이 박막 콘덴서(131)의 하부전극의 역할을 하고, 공통박막전극(107)이 박막 콘덴서(131)의 상부전극의 역할을 한다. 이들 적층박막에 의해 박막콘덴서(131)가 형성되어 있다.
다음으로, 도 24를 이용하여 도 22에 도시한 제 3 실시예인 박막온도센서(106)를 형성한 실리콘 옵티컬 벤치(101)의 제조프로세스에 관해 설명한다. 레지스트 도포방법으로, 앞에서 서술한 제 2 방법 즉 전착레지스트를 이용한 방법 또는 제 3 방법 즉 분무 레지스트를 이용한 스프레이 도포방법을 이용한 예를 도시한다. 단, 도 24는 실리콘 옵티컬 벤치(101)의 특징적인 구조를 형성하기 위한방법이 이해되지 쉽도록 도시한 모식도이고, 도 22에 도시한 실리콘 옵티컬 벤치(101)의 단면과 일치되지 않는다. 도 22의 a) 에서 l)에 따라 순서대로 제조프로세스를 설명한다. a)의 공정은 도 19의 경우와 동일하다. b) 다음으로 Si3N4/SiO2 적층막(118)을 열인산, BHF(HF + NH4F 혼합액)을 이용하여 순차박리하고, 새롭게 열산화에 의해 실리콘산화막(103)을 1㎛ 형성한다. 그 후, 처음에 볼 렌즈 탑재용 홈(104)이 형성된 면에 Au(예를 들면, 막두께 500nm)/Pt(예를 들면, 막두께 300nm)/Ti(예를 들면, 막두께 100nm) 박막(119)을 성막한다. 다음으로, 반대면에도 동일한 막을 성막하고 접합용 이면박막전극(113)을 형성한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다. c) 다음으로 네가형 전착 레지스트(136)(ED 핫 레지스트, 이글 2100 시프레이 제품)를 이용하고 레지스트를 Au/Pt/Ti 박막(119) 상에 전착시키고, 프리베이크하여 용제성분을 제거한다. 여기에서 전착 레지스트의 도포방법을 도 7을 이용하여 설명한다. 캐소드전극이 되는 웨이어 홀더(34)에 웨이퍼(19)를 고정하고 웨이퍼(19)의 Au/Pt/Ti 박막(119)과 전기적 접속을 하여 전압을 인가하면, 전착레지스트(136)가 Au/Pt/Ti 박막(119) 상에 성막된다. d) 이 후, 노광 ·현상 ·포스트베이크를 하고, 전착레지스트 패턴(137)을 Au/Pt/Ti박막(119)상에 형성한다. 또한, 전착레지스트 패턴(137)을 마스크로 하여 이온밀링에 의해 Au/Pt/Ti 박막(119)을 에칭한다. e) f)의 각 공정은 도 19의 d) e)의 공정과 각각 동일하다. 단 e)에서는 박막저항용 제 1 박막전극(133), 박막저항용 제 2 박막전극(134), 핫 다이오드용 제 1 박막전극(110), 핫 다이오드용 제 2 박막전극(112), 박막온도센서용 제 1 박막전극(115), 박막온도센서용 제 2 박막전극(116)이 형성되고, f)에서는 질화탄탈 박막(138)이 성막된다. g) c)의 공정과 동일하게 네가형 전착 레지스트(136)를 도포한다. h) 전착레지스트(136)에 핫 마스크의 패턴을 전사하고, 질화탄탈 박막형성용 레지스트 패턴(136)을 포스트베이크하여 형성한다. 그 후, 이것을 마스크로 하여 이온밀링에 의해 질화탄탈박막(138)을 에칭한다. i) 전착레지스트의 질화탄탈 박막형성용 레지스트 패턴(139)을 박리하여 질화탄탈 박막패턴(132), 박막온도센서용 제 1 저항박막(114)을 얻는다. 다음으로, 질화탄탈 박막패턴(132)의 일부를 양극산화법(예를 들면, 전해액 : 인산 0.1vol% 수용액, 전류밀도 : 0.5mA/cm2, 전압 : 100V)에 의해 이 부분만을 선택적으로 양극산화하여 오산화 탄탈박막(135)로 하고, 유전체 박막을 얻는다. j) 저점성의 레지스트를 도포하고, 공통박막전극 형성용 레지스트 패턴(140)을 노광 ·현상 ·포스트베이크하여 형성한다. 다음으로, 공통박막전극용 Au/Pt/Ti 박막(141)을 성막한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다. 이 경우, 금속막이면 이 이외의 금속막이어도 좋고 Al박막과 Cr박막 등의 단층막이어도 좋다 k) 공통박막전극 형성용 레지스트 패턴(140)을 박리하고, 리프트 오프법에 의해 공통박막전극(107)을 오산화 탄탈박막(135)상에 형성한다. l) 공통박막전극(107)을 형성하는 방법과 동일하게 핫 다이오드용 AuSn납땜 박막(111)을 핫 다이오드용 제 1 박막전극(110) 상에 형성한다. 이렇게 하여 실리콘 옵티컬 벤치(101)에 박막온도센서(106), 박막저항(130), 박막콘덴서(131)를 형성한다.
이상과 같은 공정을 순차적으로 거치므로써 박막온도센서(106)를 형성한 실리콘 옵티컬 벤치(101)를 형성할 수 있다.
상기에서는 제 2 레지스트 도포방법인 전착레지스트를 이용한 방법으로 설명했지만, 도 3과 같이 레지스트를 분무상태로 하여 기판에 도포하는 소위 레지스트의 스프레이 도포방법을 이용해도 좋다. 이 방법을 이용한 경우의 실리콘 옵티컬 벤치(101)의 제조프로세스는 도 24에 도시하는 프로세스와 동일하다.
도 8, 도 9에서 언급한 것과 동일하게 하여 이들 레지스트도포방법을 이용하면, 레이저 다이오드가 실장되는 장소와 에칭으로 형성된 홈과의 근방에 박막온도센서를 형성할 수 있다.
도 25는 본 발명에 있어서 실리콘 옵티컬 벤치(101) 상에 형성되는 박막온도센서(106)의 제 2 형성방법을 도시하는 제조프로세스 플로이다. 레지스트의 도포방법에는 저점성 네가형 레지스트를 이용한 제 1 방법을 적용한다. 도 25의 실리콘 옵티컬 벤치(101)는 특징적인 구조를 형성하기 위한 방법이 이해되기 쉽게 도시한 제 2 의 실시예의 모식도이고, 도 16에 도시한 실리콘 옵티컬 벤치(101)의 단면과 일치하지 않는다. a) 에서 i)에 따라 순차적으로 제조프로세스를 설명한다. a) 처음에, 도 19의 a)와 동일한 공정 및 조건으로 단결정 실리콘기판(102)에 볼 렌즈 탑재용 홈(104), 제 2 V홈(105)을 형성하고, 실리콘산화막(103)을 1㎛ 표면에 형성한다. 그 후, 볼 렌즈 탑재용 홈(104)이 형성된 면에 온도센서용 저항박막(122)을 형성한다. 예를 들면, 온도센서용 저항박막(122)의 재료로 하고, 질화탄탈 박막을 이용하는 것이 좋다. 질화탄탈박막은 스퍼터법에 의해 성막할 수 있다. 이 경우의 스퍼터에는 아르곤 분위기 중에 미량의 질소가스를 도입하여 성막하는 리액티브 스퍼터법을 적용한다. 다음으로 네가형 저점성 레지스트(120)(예를 들면, OMR85-35cp, 도쿄 應化공업제품)을 저속회전(예를 들면 500rpm)으로 스핀코터에서 도포한다. 그 후 프리베이크한다. 필요에 따라 이것을 반복하여 레지스트의 막두께를 두껍게 하여 홈을 레지스트로 커버한다. b) 이 저점성 레지스트(120)에 핫 마스크의 패턴을 전사(노광, 현상, 포스트베이크)하여 박막온도센서용 제 1 저항박막(14)의 저점성 레지스트 패턴(121)을 형성한다. 이것을 마스크로 하여 이온밀링으로 온도센서용 저항박막(122)을 에칭한다. c) 저점선 레지스트 패턴(121)을 박리액을 이용하여 박리한다. 다음으로, 볼 렌즈 탑재용 홈(104)이 형성된 면과 반대면에 Au(예를 들면 막두께 500nm)/Pt(예를 들면, 막두께 300nm)/Ti(예를 들면, 막두께 100nm)의 3층 금속박막을 성막하고, 접합용 이면박막전극(113)을 형성한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다. 그 후, 저점성 레지스트(120)를 스핀코터로 도포한다. 이 때, 박막온도센서용 제 1 저항박막(114)은 저점성 레지스트(120)으로 덮힌다. d) 이 저점성 레지스트(120)를 노광, 현상, 포스트베이크하고, 박막온도센서용 제 1 저항박막(114)상에 이것을 보호라기 위한 도와 같은 저점성 레지스트 패턴(121)을 형성한다. e) 다음으로, 볼 렌즈 탑재용 홈(104)이 형성된 면에 Au(예를 들면, 막두께 500nm)/Pt(예를 들면 막두께 300nm)/Ti(예를 들면 막두께 100nm) 박막(119)을 성막한다. 성막방법에는 스퍼터법, 진공증착법 중 어느 하나를 적용한다. f) 저점성 레지스트(120)를 상기와 동일하게 도포한다. g) 저점성 레지스트(120)를 노광, 현상, 포스트베이크하여 도와 같은 저점성 레지스트 패턴(121)을 형성한다. h) 이 저점성 레지스트 패턴(121)을 마스크로 하고, 이온밀링으로 Au/Pt/Ti 박막(119)을 에칭한다. i) 저점성 레지스트 패턴(121)을 박리액을이용하여 박리하고, 공통박막전극(107), 레이저 다이오드용 박막전극(109), 핫 다이오드용 제 2 박막전극(112), 박막온도센서(106)를 구성하는 박막온도센서용 제 1 박막전극(115)과 박막온도센서용 제 2 박막전극(116)을 실리콘 산화막(103) 상에 형성한다. 이렇게 하여 실리콘 옵티컬 벤치(101) 상에 박막온도센서(106)를 형성할 수 있다. 또한, AuSn납땜막에 관해서는 도 19의 h), i)에서 도시한 방법으로 형성할 수 있다. 예를 들면, 도 19의 (i)에 있어서 공통박막전극(107) 상의 층(108)과 같이 할 수 있다.
여기에서는 박막온도센서(106)의 제 2 형성방법으로 상기의 제조프로세스 플로를 도시했지만, 이 형성방법은 다른 실시예의 실리콘 옵티컬 벤치(101)상에 형성된 박막저항(130)에도 적용할 수 있다.
도 26은 본 발명의 제 4 실시예인 박막온도센서(106), 박막저항(130), 박막콘덴서(131)가 형성된 실리콘 옵티컬 벤치(101)에 볼 렌즈(151), 레이저 다이오드(152), 핫 다이오드(153)를 실장했을 때의 상태를 나타내는 모식도이다. 볼 렌즈(151)는 접착제에 의해 볼 렌즈 탑재용 홈(104)에 고정된다. 레이저 다이오드(152) 및 핫 다이오드(153)는 레이저 다이오드용 AuSn납땜박막(108), 핫 다이오드용 AuSn납땜박막(111)에 열을 가해 녹이므로써 실리콘 옵티컬 벤치(101)에 각각 고정된다. 그 때, 레이저 다이오드(152), 핫 다이오드(153), 볼 렌즈(151)의 광축이 합치하도록 얼라이먼트하여 고정된다. 이러한 각 광부품이 실장된 실리콘 옵티컬 벤치(10)에 고주파 전기신호를 인가하여 외부로 광신호를 송신하기 때문에, 와이어 본딩에 의해 각 부품의 전기적 접속을 한다. 고주파 전기신호를 취급하므로,와이어의 길이가 짧아지도록 공통박막전극(107), 박막저항용 제 1 박막전극(133)과 박막저항용 제 2 박막전극(134) 등으로 이루어지는 박막저항(130)(번호미도시), 공통박막전극(107)과 질화탄탈박막패턴(132) 등으로 이루어지는 박막 콘덴서(131)(번호 미도시), 핫 다이오드용 제 1 박막전극(110), 핫 다이오드용 제 2 박막전극(112), 박막온도센서용 제 1 박막전극(115)과 박막온도센서용 제 2 박막전극(116) 등으로 이루어지는 박막온도센서(106)가 미리 최적의 위치에 형성되어 있다. 또, 상기 각 박막은 레이저 다이오드(154)와 핫 다이오드(153)와 임피던스정합이 취해지도록 패턴의 형상을 미리 결정한다. 이 경우, 볼 렌즈 탑재용 홈(104)의 깊이가 450㎛이므로, 도 9보다 볼 렌즈 탑재용 홈(104)의 적어도 30㎛의 위치에까지 박막온도센서(106)와 공통박막전극(107) 등을 형성할 수 있다. 다음으로, 와이어 본딩을 이용한 전기적 결선에 관해 설명한다. 제 1 본딩 와이어(154)는 레이저 다이오드(152)와 박막저항(130)(번호 미도시)을 구성하는 박막저항용 제 2 박막전극(134)을 접속하고, 제 2 본딩 와이어(155)는 핫 다이오드(153)와 핫 다이오드용 제 2 박막전극(112)을 접속하고 제 3 본딩 와이어(156)는 박막저항(130)(번호 미도시)을 구성하는 박막저항용 제 1 박막전극(133)과 박막콘덴서(131)(번호 미도시)를 구성하는 질화탄탈박막패턴(132)를 접속하고, 제 4 본딩와이어(157)는 핫 다이오드용 제 1 박막전극(110)과 실리콘 옵티컬 벤치(101)의 외부에 있는 외부전극(미도시)을 접속하고 제 5 본딩 와이어(158)는 박막온도센서(106)를 구성하는 박막온도센서용 제 1 박막전극(115)과 실리콘 옵티컬 벤치(101)의 외부에 있는 외부전극(미도시)을 접속하고 제 6 본딩 와이어(159)는 박막온도센서(106)를 구성하는 박막온도센서용 제 2 박막전극(116)과 실리콘 옵티컬 벤치(101)의 외부에 있는 외부전극(미도시)을 접속하고 제 7 본딩 와이어(160)는 핫 다이오드용 제 2 박막전극(112)과 실리콘 옵티컬 벤치(101)의 외부에 있는 외부전극(미도시)을 접속하고 제 8 본딩 와이어(161)는 공통박막전극(107)과 실리콘 옵티컬 벤치(101)의 외부에 있는 외부전극(미도시)을 접속하고, 제 9 본딩 와이어(162)는 박막저항(130)(번호 미도시)을 구성하는 박막저항용 제 1 박막전극(133)과 실리콘 옵티컬 벤치(101)의 외부에 있는 외부전극(미도시)을 접속하고 있다. 고주파전기신호는 제 9 본딩 와이어(162)를 통해 실리콘 옵티컬 벤치(101)에 인가되고, 실리콘 옵티컬 벤치(101) 상에 형성된 박막저항(130)(번호 미도시) 및 박막콘덴서(131)(번호 미도시)에 의해 형성되는 RC회로를 통해 레이저 다이오드(152)에 인가된다. 여기에서의 RC회로는 전기신호의 노이즈를 커트하는 필터의 역할을 한다. 레이저 다이오드(152)에서 전기신호는 광신호로 변환되고, 레이저 다이오드(152)에서 출사된 광신호는 볼 렌즈(151)를 통해 광 화이버 등의 외부로 송신된다. 이 때, 레이저 다이오드(152)에서 출사된 광신호는 핫 다이오드(153)에서 모니터된다. 또한, 레이저 다이오드(152)와 볼 렌즈 탑재용 홈(104)의 근방에 형성된 박막온도센서용 제 1 박막전극(115)과 박막온도센서용 제 2 박막전극(116) 등으로 구성되는 박막온도센서(106)에서 레이저 다이오드(152)의 온도가 항상 모니터되고, 외부 판정회로(LSI)에서 온도가 피드 백된다. 이 판정회로(LSI)에 의해 펠티에 소자(미도시)가 구동되고, 실리콘 옵티컬 벤치(101)가 냉각되어, 즉 레이저 다이오드(152)가 냉각되어 레이저 다이오드(152)가 소정 파장의 광신호를 송신할 수 있다. 펠티에소자(미도시)는 박막온도센서(106)에 의해 규정온도에 도달한 경우, 그 동작을 멈춘다. 이러한 일련의 동작을 반복하여 레이저 다이오드(152)에서 송신되는 광신호의 파장을 제어하고 있다. 또한, 박막의 각 구조물은 예를 들면, CVD와 스퍼터를 이용하여 퇴적하여 성막된다. 또, 예를 들면, 상기 박막전극, 박막저항, 박막콘덴서, 박막온도센서는 두께가 1㎛ 이하정도로 할 수 있다. 또, 상기 레이저 다이오드와 핫 다이오드는 기판에 대해 상기 납땜층을 통해 설치되지만, 성막된 박막전극, 박막저항, 박막콘덴서, 박막온도센서 등은 상기 납땜층을 통해 기판에 설치된다.
이렇게 광반도체소자와 광 화이버 혹은 렌즈와의 광결함이 쉽게 가능해지는 광 화이버와 렌즈탑재부를 구비하는 상기 광학소자 탑재기판상에 고주파 전송신호의 열화를 억제하는 박막전극과 노이즈제거용 RC필터회로(혹은 박막저항과 박막콘덴서) 또한 박막온도센서를 합쳐서 구비하는 구조로 하므로써, 칩저항 등의 칩부품에 이용한 경우에 비해 기생용량을 억제할 수 있다. 또, 저항 등을 광반도체소자가 탑재된 기판과 인접하는 기판에 설치하여 와이어로 연락하는 경우에 비해 인덕턴스성분을 저감할 수 있다. 또, 소형화 ·집적화에 양호한 형태가 된다. 또, 박막 콘덴서와 박막저항의 주위를 박막전극(혹은 박막배선)으로 둘러싸므로써, 상호 인덕턴스의 영향에 관해서 양호한 상황을 얻을 수 있다.
도 27은 본 발명의 실리콘 옵티컬 벤치(101)를 버터플라이 타입의 레이저 다이오드 모듈에 실장한 예를 도시하는 모식도이다. 볼 렌즈(151), 레이저 다이오드(152), 핫 다이오드(153)가 각각 실장된 박막온도센서(106)를 형성한 실리콘 옵티컬 벤치(101)가 버터플라이 패키지(163) 중에 실장되어 있다. 레이저 다이오드(152)로부터의 광신호는 볼 렌즈(151), 비구면 렌즈(164), 페룰(165)로 고정된 광 화이버(166)를 통해 외부로 발신된다. 이러한 구성에서 본 발명의 실리콘 옵티컬 벤치(101)는 LD모듈에 적용된다.
이상에서 설명해온 실리콘 옵티컬 벤치(101)의 볼 렌즈 탑재용 홈(104)과 제 2 V홈(105)의 형성에는 수산화 칼륨 수용액을 이용했지만, TMAH(수산화 테트라메틸 암모늄)와 EDP(에틸렌 디아민 필로카테콜수) 등의 실리콘의 이방성 에칭이 가능한 다른 에칭액을 적용해도 좋다. 단, 에칭형상 및 취급의 관점에서 수산화 칼륨수용액이 적합하다.
또한, 본 실시예에서는 단결정 실리콘기판(102)을 이용한 실리콘 옵티컬 벤치(101)에 관해 서술했지만, 단결정 실리콘기판(102) 대신에 AIN과 SiC 등의 세라믹스기판과 유리기판을 이용한 서브 마운트에도 본 발명인 박막온도센서(106)를 적용할 수 있다. 이 경우, 다이싱에 의한 가공에서 볼 렌즈와 광 화이버용 홈을 제작하는 것이 바람직하다. 단, 서브 마운트의 경우, 레이저 다이오드(152)와 핫 다이오드(153)를 실장할 수 있으면 좋고, 반드시 이것에 홈을 필요로 하지 않는다. 이러한 서브 마운트는 본 발명인 박막온도센서(106)를 형성할 수 있으므로, 실리콘 옵티컬 벤치(101)와 동일한 효과를 얻을 수 있다.
도 28은 도 26에 도시한 구조 중, 박막저항용 제 1 박막전극(133)과 질화탄탈박막패턴(132)을 전기적으로 접속하고 있던 제 3 본딩 와이어(156) 대신에 박막전극을 이용하여 접속한 구조를 도시하는 도이다. 본 구조는 신호라인에 접속된 와이어 본딩을 일부러 없앤 구조이다. 와이어 본딩은 인덕턴스성분이 크므로, 이에의해 고주파신호라인에 와이어 본딩을 다용하면 신호의 전송특성을 열화시키는 것을 억제할 수 있다. 즉, 신호라인에 인덕턴스에 기인한 역기전력이 발생하고, 고주파신호가 흐르기 어려워지는 것을 억제할 수 있다. 또, 여기에서 형성된 박막전극은 박막저항(130)(번호 미도시) 및 박막콘덴서(131)(번호 미도시)를 포함하여 도와 같이 그 과반수 이상의 주파영역(바람직하게는 기판의 단면측 이외의 가능한한 많은 영역)을 공통박막전극(107)에 의해 둘러싸여 있다. 이에 의해 고주파신호가 통하는 전극패턴과 그라운드의 상호 인덕턴스에 의해 신호의 전송특성이 열화하는 것을 억제할 수 있다. 도 28과 같은 구조로 하면, 인덕턴스에 의한 고주파신호의 전송특성 열화를 충분히 억제할 수 있다.
또, 비교예로서의 옵티컬 벤치를 이용한 광통신용 레이저 다이오드(LD)모듈을 도 29에 도시한다. LD 모듈(72)은 광반도체소자인 레이저 다이오드(52), 레이저 다이오드(52)가 탑재되는 기판인 서브 마운트(68), 레이저 다이오드(52)의 발신상황을 모니터하는 광반도체소자인 핫 다이오드(53), 핫 다이오드(53)를 실장하는 기판인 PD 마운트(69), 레이저 다이오드(52)의 발열상태를 모니터하기 위한 서미스터(67), 레이저 다이오드(52)와 핫 다이오드(53)와 서미스터(67) 등의 후부부품을 옵티컬 벤치(70)에 고정하기 위한 납땜막까지 포함한 박막전극(71), 옵티컬 벤치(70)의 아래에 배치되는 냉각용 펠티에소자(미도시)로 주로 구성되어 있다. 외부로부터의 전기신호의 도입과 옵티컬 벤치(70)상에서 전기적 결선을 하기 위해, 와이어 본딩이 적용된다. 레이저 다이오드(52)는 동작중에 열을 발생하고, 어떤 역치온도를 넘으면 동작불량 즉 사양파장범위를 일탈하는 불량을 일으킨다. 그 때문에, 그 역치온도를 넘지 않도록 서미스터(67)에서 옵티컬 벤치(70)의 온도를 모니터하고, 그 온도를 피드 백하여 펠티에소자(미도시)를 구동시켜 옵티컬 벤치(70)의 온도 즉 레이저 다이오드(52)의 온도를 일정하게 유지한다. 본 발명의 실시예에서는 앞에서 서술한 효과에 더해 비교예와 비교하여 실장공정의 간편화, 실장부품 점수의 삭감을 도모할 수 있다.
그리고, 레이저 다이오드의 열변화에 대한 반응이 빠르고, 비교예와 같이 옵티컬 벤치상에 서미스터 실장용 박막전극(납땜막)을 형성하지 않으면 않되는 데 비해 옵티컬 벤치에 형성하는 다른 박막전극과 박막전자소자의 배치 자유도를 높일 수 있다.
본 발명에 의한 광반도체 소자와 광 화이버와 렌즈의 광결합이 용이하게 이루어질 수 있고, 고주파 신호의 열화를 억제하고 고집적화할 수 있는 광학소자 탑재기판을 제공할 수 있다.

Claims (17)

  1. 광반도체소자와 광 화이버를 광결합시키는 광학소자탑재용 기판으로,
    상기 기판상에 형성되는 절연막과,
    상기 광 화이버가 설치되기 위해 상기 기판에 형성된 유지부와,
    상기 유지부 주위에 위치하는 상기 절연막 상에 형성되는 박막전극과 상기 박막콘덴서와,
    를 갖는 것을 특징으로 하는 광학소자 탑재기판.
  2. 광학반도체소자와 광 화이버를 렌즈를 통해 광결합시키는 광학소자 탑재용 기판으로,
    상기 광 화이버와 상기 렌즈가 설치되기 위해 상기 기판에 형성된 홈부와,
    상기 기판 상에 형성되는 박막전극, 필터회로를 구성하는 저항과 콘덴서, 및 상기 콘덴서와 간격을 통해 배치되는 박막온도센서와, 상기 박막전극에 전기적으로 연락되는 상기 광반도체 소자를 탑재하는 영역에 형성된 납땜막을 갖고,
    상기 필터회로는 적어도 박막저항 혹은 박막콘덴서의 한쪽을 갖는,
    것을 특징으로 하는 광학소자 탑재기판.
  3. 청구항 제 2 항에 있어서,
    상기 온도센서는 제 1 전극과 제 2 전극이 저항막을 통해 배치되고, 상기 제1 전극과 제 2 전극은 상기 박막전극과 동일한 층에 위치하는 것을 특징으로 하는 광학소자 탑재기판.
  4. 청구항 제 2 항에 있어서,
    상기 온도센서는 제 1 전극과 제 2 전극의 층이 상기 저항막의 적어도 일부를 위에서 덮듯이 형성되고, 혹은 상기 저항막이 상기 제 1 전극과 상기 제 2 전극 중 적어도 일부를 덮듯이 형성되는 것을 특징으로 하는 광학소자 탑재기판.
  5. 광반도체소자와 광 화이버를 렌즈를 통해 광결합시키는 광학소자 탑재용 기판으로,
    상기 광 화이버 혹은 상기 렌즈가 설치되기 위해 형성된 유지부와,
    상기 광반도체소자를 탑재하는 주표면에 형성된 절연막과,
    상기 절연막 상에 형성되는 박막전극층, 박막콘덴서층, 및 박막저항층을 구비하고, 상기 박막전극층은 제 1 층을 갖고, 상기 박막콘덴서층 혹은 상기 박막저항층을 구성하는 복수의 층 중 적어도 일부의 층은 상기 제 1 층을 갖는 것을 특징으로 하는 광학소자 탑재기판.
  6. 광학반도체소자와 광 화이버를 광결합시키는 광학소자 탑재용 기판으로,
    상기 광학소자 탑재기판은 실리콘을 주구성원소로 하고,
    상기 광 화이버가 설치되기 위한 유지부와,
    상기 유지부 주위의 상기 기판상에 형성되는 박막전극, 박막콘덴서, 온도센서, 외부로부터 연결되는 와이어의 단부가 접속되기 위한 제 1 영역, 및 광반도체소자를 탑재하는 영역과, 를 갖고,
    상기 박막전극은 상기 제 1 영역과 상기 광반도체소자를 탑재하는 영역과 연락하고, 상기 광반도체소자가 탑재되는 영역과 광 화이버가 탑재되는 영역을 연결하는 선의 한쪽 방향으로 상기 제 1 영역과 상기 박막콘덴서가 형성되고, 다른쪽 방향으로 상기 온도센서가 형성되는 것을 특징으로 하는 광학소자 탑재기판.
  7. 광반도체소자와 광 화이버를 렌즈를 통해 광결합시키는 광학소자 탑재용 기판으로,
    상기 기판은 실리콘을 주구성원소로 하고,
    상기 광 화이버 혹은 상기 렌즈가 설치되기 위해 실질적으로 상기 실리콘의 하나의 결정면을 따라 형성된 영역을 갖는 홈부와,
    상기 홈부 주위의 상기 광학소자 탑재기판 상에 형성되는 박막전극, 필터회로를 구성하는 저항과 콘덴서, 온도센서, 외부로부터 연결되는 와이어의 단부가 접속되기 위한 제 1 영역, 및 광반도체 소자를 탑재하는 영역과, 를 갖고,
    상기 콘덴서는 박막전극과 박막콘덴서의 적어도 한쪽을 구비하고,
    상기 박막전극은 상기 제 1 영역과 광반도체소자를 탑재하는 영역을 연결하고,
    상기 광반도체소자가 탑재되는 영역과 광 화이버가 연락되는 영역을 연결하는 선의 한쪽방향으로 상기 제 1 영역 및 상기 저항과 상기 콘덴서가 형성되고, 다른 쪽 방향으로 상기 온도센서가 형성되는 것을 특징으로 하는 광학소자 탑재기판.
  8. 광반도체 소자와 광 화이버를 렌즈를 통해 광결합시키는 광학소자 탑재용 기판으로,
    상기 광학소자 탑재기판은 실리콘 기판이고,
    상기 광 화이버 혹은 상기 렌즈가 설치되기 위해 상기 기판에 형성된 홈부와,
    상기 홈부의 주위의 상기 기판상에 형성된, 필터회로를 형성하는 저항과 콘덴서, 박막온도센서, 광반도체소자 및 광 수광소자를 설치하는 영역, 상기 광 수광소자에 연락하기 위한 제 1 박막전극과 제 2 박막전극을 갖고,
    상기 필터회로는 적어도 박막저항 혹은 박막콘덴서의 적어도 한쪽을 갖고,
    상기 광반도체 소자와 광 수광소자를 설치하는 영역을 연결하는 선의 한쪽 방향으로,
    상기 제 1 박막전극과 상기 제 2 박막전극으로 둘러싸인 영역의 바깥쪽으로 상기 제 1 전극측에 상기 박막온도센서를 배치하고,
    상기 광반도체소자와 광 수광소자를 설치하는 영역을 연결하는 선의 다른 쪽 방향으로,
    상기 제 1 박막전극과 상기 제 2 박막전극으로 둘러싸인 영역의 바깥쪽으로 상기 제 2 전극측에 상기 저항과 상기 콘덴서를 배치하는 것을 특징으로 하는 광학소자 탑재기판.
  9. 청구항 제 2 항에 있어서,
    상기 박막저항, 박막콘덴서 및 온도센서의 적어도 하나는 탄탈 질화물을 갖는 것을 특징으로 하는 광학소자 탑재기판.
  10. 광반도체소자와 광 화이버를 광결합시키는 광학소자 탑재용기판으로,
    상기 기판표면에 형성되는 절연막과,
    상기 광 화이버 혹은 상기 렌즈가 설치되기 위해 상기 기판에 형성된 유지부와,
    상기 절연막 상에 형성되는 박막저항, 상기 박막저항과 간격을 통해 배치되는 박막콘덴서, 외부로부터 연결되는 와이어의 단부가 접속되기 위한 제 1 영역, 상기 광반도체소자를 탑재하는 영역, 상기 제 1 영역과 상기 광반도체 소자를 탑재하는 영역을 연결하는 박막전극과, 를 갖고,
    상기 박막저항 혹은 상기 박막콘덴서의 적어도 한쪽은, 그 주위의 과반수 영역이 상기 박막전극의 일부와 간격을 통해 대향하도록 배치되는 것을 특징으로 하는 광학소자 탑재기판.
  11. 광반도체소자와 광 화이버를 광결합시키는 광학소자 탑재용기판으로,
    상기 광반도체소자를 탑재하는 주표면에 형성된 절연막과,
    상기 광 화이버 혹은 상기 렌즈가 설치되기 위해 상기 기판에 형성된 유지부와,
    상기 유지부의 주위 상기 절연막 상에 형성되는 박막저항, 상기 박막콘덴서와,
    상기 박막저항과 상기 박막콘덴서를 전기적으로 연결하는 박막전극과,
    를 갖는 것을 특징으로 하는 광학소자 탑재기판.
  12. 광반도체소자와 광 화이버를 고정시켜서 광결합을 시키는 광학소자 탑재용 기판의 제조방법으로,
    기판을 제공하는 공정과, 이방성 에칭에 의해 상기 기판에 홈을 형성하는 홈형성공정과,
    상기 홈형성공정 후에, 적어도 상기 기판의 홈이 형성된 하나의 주면에 있어서 상기 홈 바깥 영역에 레지스트를 도포하는 공정과,
    상기 레지스트를 마스크로 하여 상기 기판의 홈이 형성된 상기 주면측에 박막전극, 박막저항, 박막콘덴서의 홈부분을 형성하는 공정과, 를 갖는 것을 특징으로 하는 광학소자 탑재기판의 제조방법.
  13. 청구항 제 12 항에 있어서,
    실리콘기판을 공급하는 공정과, 실리콘의 이방성 에칭에 의해 광 화이버와 유지하기 위한 홈과 렌즈를 유지하기 위해 상기 홈과는 깊이가 다른 홈을 형성하는홈형성공정과, 상기 홈형성공정 후에, 상기 실리콘기판의 홈형성부 및 홈이 형성된 상기 실리콘기판의 하나의 주면에 35cp 이하의 저점성 레지스트를 회전도포하는 도포공정과,
    를 갖는 것을 특징으로 하는 광학소자 탑재기판의 제조방법.
  14. 청구항 제 12 항에 있어서,
    실리콘기판을 공급하는 공정과, 실리콘의 이방성에칭에 의해 광화이버와 유지하기 위한 홈과 렌즈를 유지하기 위해 상기 홈과는 깊이가 다른 홈을 형성하는 홈형성공정과, 상기 홈형성공정 후에 전착 레지스트를 상기 실리콘기판에 도포하는 도포공정과, 를 갖는 것을 특징으로 하는 광학소자 탑재기판의 제조방법.
  15. 청구항 제 12 항에 있어서,
    실리콘기판을 공급하는 공정과, 실리콘의 이방성에칭에 의해 광 화이버와 유지하기 위한 홈과 렌즈를 유지하기 위한 상기 홈과는 깊이가 다른 홈을 형성하는 홈형성공정과, 상기 홈형성공정 후에 레지스트를 분무상으로 하여 상기 실리콘기판에 도포하는 도포공정과, 를 갖는 것을 특징으로 하는 광학소자 탑재기판의 제조방법.
  16. 청구항 제 12 항에 있어서,
    상기 레지스트를 이용하여 상기 실리콘기판의 홈이 형성된 상기 주면측에,박막전극층과, 두개의 온도센서전극층 사이를 상기 온도센서 전극층보다 고저항의 저항영역에서 연락하는 박막온도센서와, 를 형성하는 공정을 갖고,
    상기 박막전극층과 상기 박막온도센서를 구성하는 적어도 어느 하나의 층을 공통하는 층에서 퇴적하는 퇴적공정과, 상기 퇴적공정 후에 불필요한 부분을 에칭하는 공정을 갖는 것을 특징으로 하는 광학소자 탑재기판의 제조방법.
  17. 광반도체소자와, 광 화이버 또는 광 화이버 및 렌즈를 구비하고, 광반도체소자와 상기 광 화이버를 광결합시키는 광학소자 탑재장치로,
    상기 기판의 표면에 형성된 절연막과,
    상기 광 화이버 혹은 상기 렌즈가 설치되는 상기 기판에 형성된 유지부와,
    상기 절연막 상에 형성되는 박막전극, 필터회로를 구성하는 저항과 콘덴서, 박막온도센서와, 를 갖고,
    상기 콘덴서는 적어도 박막저항 혹은 박막콘덴서를 갖는 것을 특징으로 하는 광학소자 탑재장치.
KR10-2002-0072369A 2001-12-27 2002-11-20 광학소자 탑재기판 및 그 제조방법 KR100492661B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00395628 2001-12-27
JP2001395628 2001-12-27
JPJP-P-2002-00073481 2002-03-18
JP2002073481A JP3931703B2 (ja) 2001-12-27 2002-03-18 光学素子搭載基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20030057302A true KR20030057302A (ko) 2003-07-04
KR100492661B1 KR100492661B1 (ko) 2005-06-03

Family

ID=26625305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072369A KR100492661B1 (ko) 2001-12-27 2002-11-20 광학소자 탑재기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US6934448B2 (ko)
JP (1) JP3931703B2 (ko)
KR (1) KR100492661B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004362144A (ja) * 2003-06-03 2004-12-24 Hitachi Ltd 運用管理方法及び実施装置並びに処理プログラム
GB0317630D0 (en) * 2003-07-28 2003-08-27 Qinetiq Ltd Optical transmitter and receiver apparatus
JP4727916B2 (ja) * 2003-10-22 2011-07-20 富士通株式会社 光デバイスモジュール
WO2005045498A1 (en) * 2003-11-10 2005-05-19 Bookham Technology Plc An optoelectric subassembly
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US7307331B2 (en) * 2004-03-31 2007-12-11 Intel Corporation Integrated radio front-end module with embedded circuit elements
US20060237807A1 (en) * 2005-04-20 2006-10-26 Hosking Lucy G Electro-optic transducer die including a temperature sensing PN junction diode
US7701988B2 (en) * 2005-04-20 2010-04-20 Finisar Corporation Optical transmit assembly including thermally isolated laser, temperature sensor, and temperature driver
US7706421B2 (en) * 2005-04-20 2010-04-27 Finisar Corporation Temperature sensing device patterned on an electro-optic transducer die
JP4899356B2 (ja) * 2005-06-30 2012-03-21 富士通オプティカルコンポーネンツ株式会社 光変調器
US7832944B2 (en) 2007-11-08 2010-11-16 Finisar Corporation Optoelectronic subassembly with integral thermoelectric cooler driver
JP5369301B2 (ja) * 2009-12-18 2013-12-18 新光電気工業株式会社 光導波路の製造方法、光導波路及び光送受信装置
US8901432B2 (en) 2011-09-30 2014-12-02 Honeywell International Inc. Mitigation of block bending in a ring laser gyroscope caused by thermal expansion or compression of a circuit board
US8905635B2 (en) 2011-09-30 2014-12-09 Honeywell International Inc. Temperature sensor attachment facilitating thermal conductivity to a measurement point and insulation from a surrounding environment
KR102091474B1 (ko) * 2013-02-27 2020-03-23 한국전자통신연구원 초고속 광 수신 모듈 및 그것의 제작 방법
RU167677U1 (ru) * 2016-08-24 2017-01-10 Общество с ограниченной ответственностью "СибИС" (ООО "СибИС") Фотоэлектрический сенсор давления
KR20190139538A (ko) * 2018-06-08 2019-12-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상 형성 장치의 상태 진단
JP7211235B2 (ja) 2019-04-15 2023-01-24 日本電信電話株式会社 光接続構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250496B2 (ja) * 1997-09-19 2002-01-28 日本電気株式会社 光素子実装基板
JPH05315707A (ja) 1992-05-01 1993-11-26 Hitachi Ltd レーザ・ダイオード・モジュール
JPH08201660A (ja) 1995-01-20 1996-08-09 Oki Electric Ind Co Ltd 光結合モジュールとその製造方法
WO1998045741A1 (en) * 1997-04-08 1998-10-15 Hitachi, Ltd. Optical module, method for manufacturing optical module, and optical transmission device
US6215295B1 (en) * 1997-07-25 2001-04-10 Smith, Iii Richard S. Photonic field probe and calibration means thereof
EP0896406B1 (en) * 1997-08-08 2006-06-07 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor
JP3761051B2 (ja) * 1998-02-17 2006-03-29 松下電器産業株式会社 光半導体結合装置の製造方法
EP0987769B1 (en) * 1998-09-18 2003-05-02 Sumitomo Electric Industries, Ltd. Photodiode module
JP2000098188A (ja) * 1998-09-18 2000-04-07 Fujitsu Ltd 光モジュール
JP3434473B2 (ja) 1999-07-23 2003-08-11 古河電気工業株式会社 光モジュール用シリコンプラットフォーム
JP2001166187A (ja) * 1999-09-30 2001-06-22 Kyocera Corp 光モジュール
US6467972B2 (en) * 2000-02-29 2002-10-22 Kyocera Corporation Optical interconnection module
JP2001284636A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 双方向光モジュール
DE10020932C5 (de) * 2000-04-28 2004-12-30 Zitzmann, Heinrich, Dr. Temperaturmessfühler und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
JP3931703B2 (ja) 2007-06-20
JP2003255194A (ja) 2003-09-10
KR100492661B1 (ko) 2005-06-03
US6934448B2 (en) 2005-08-23
US20030123805A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
KR100492661B1 (ko) 광학소자 탑재기판 및 그 제조방법
US5854867A (en) Optical module having lenses aligned on lens-positioning V-groove and fabrication method thereof
US5659566A (en) Semiconductor laser module and method of assembling semiconductor laser module
US8805129B2 (en) Optical devices and methods of fabricating the same
US7056032B2 (en) Transceiver assembly for use in fiber optics communications
US20090087155A1 (en) Planar lightwave circuit, manufacturing method thereof, and light waveguide device
JPH0315807A (ja) 光学アセンブリーを製造するための方法
JP2006504138A (ja) 光電子パッケージ及びその製造方法
JPWO2002089274A1 (ja) 光通信装置
JPH11109184A (ja) 光デバイス実装用基板及び光モジュール
US5907646A (en) Optical coupling circuit and fabrication process therefor
US6839497B2 (en) Optical waveguide platform and method of manufacturing the same
US6896422B2 (en) Optoelectronic modules and methods of manufacturing the same
KR100619214B1 (ko) 광학 소자 실장용 기판 및 그 제조 방법
US6711186B2 (en) Optical module
US20010036337A1 (en) Optical module
KR100361593B1 (ko) 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈
KR20020041755A (ko) 광하이브리드모듈 및 그 광디바이스 및 그광디바이스용반제품
JP3434473B2 (ja) 光モジュール用シリコンプラットフォーム
KR100524672B1 (ko) 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈
JP3990361B2 (ja) オプチカルベンチ
JP2977338B2 (ja) 半導体モジュール
JP2003043309A (ja) 光部品実装用基板及びその製造方法並びに光モジュール
JP2005189378A (ja) 光素子実装基板
JPH0536643A (ja) 半導体接着基板および半導体モジユール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee