JPH0536643A

JPH0536643A - 半導体接着基板および半導体モジユール

Info

Publication number: JPH0536643A
Application number: JP18894891A
Authority: JP
Inventors: Hiroshi Hamazaki; 浩史濱崎; Hideto Furuyama; 英人古山; Fumihiko Kuroda; 文彦黒田; Mayumi Sakaguchi; 眞弓阪口; Masaru Nakamura; 優中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-07-29
Filing date: 1991-07-29
Publication date: 1993-02-12

Abstract

(57)【要約】【目的】簡単なプロセスでエッチング深さの誤差を一
定微小範囲内に制御でき、かつ、厚い基板を得る場合に
も適用できる半導体接着基板を提供することを目的とす
る。【構成】平滑な表面を有する少なくとも３層の半導体
あるいは絶縁体の被エッチング層と、この被エッチング
層の平滑面間に介在する半導体あるいは絶縁体のエッチ
ング停止層とを具備し、前記エッチング停止層は、所望
のエッチング方法に対して前記被エッチング層と異なる
エッチング速度を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、微小部品を精度良く載
置可能な半導体接着基板及び半導体モジュールに関す
る。

【０００２】

【従来の技術】半導体を利用した技術分野において、半
導体基板を加工する重要な技術の一つとしてエッチング
技術が広く用いられている。エッチングは対象となる材
料基板とエッチング剤との化学反応を利用して、基板表
面を加工する技術である。ここで、基板表面を所定の形
状で加工する場合、横方向の制御はいわゆるフォトリソ
グラフィーの手法を用いて行なわれる。つまりエッチン
グ剤に対し安定な材料によってマスクを形成し、次いで
エッチングを行なって所望の形状が得られる。これに対
し、縦方向の制御対象であるエッチング深さは深さ方向
のエッチング速度と時間の積により決まる。したがっ
て、エッチング剤の供給速度や反応の速度により決定さ
れるため、濃度及び温度を管理しながら一定の時間エッ
チングを行なう必要がある。

【０００３】しかしながら、温度の制御や基板表面への
エッチング剤の供給速度を正確に制御することが困難で
あるため、この方法では誤差を生じる。従来において
は、この誤差が一定の範囲に収まるとは限らないこと
や、エッチングにより形成される凹部の底面を平坦にす
ることが困難であることなどの問題があった。また、誤
差を減らすためには、ある程度速いエッチングを行なっ
た後、基板の厚さをモニタしながらゆっくりとエッチン
グすることが可能であるが、エッチングするたびにモニ
タを繰り返す必要があり、工程が効率的でない。

【０００４】これらの問題を解消する手段として、所定
の厚さと平滑な表面を持つ複数の半導体基板を張り合わ
せた接着基板を用いる方法が試みられており、本発明者
らは特願平２−２５９０３６号として先に出願してい
る。この方法では、接着基板の接合部に熱酸化膜あるい
は結晶方位の違う結晶などを予め形成しておき、エッチ
ングがこの接合部で停止する構成により平坦な底面及び
一定のエッチング深さを得ることができる。

【０００５】上述した接着基板を用いて半導体素子の位
置決めに利用した半導体モジュールが試みられている。
このモジュールの要部概略構成斜視図を図４に示す。基
板４０１は、２枚のシリコンウェハ４０２，４０３をそ
れぞれ所定の厚さに研磨し、ウェハ４０３の表面を熱酸
化して形成した酸化膜４０４を介して直接接合されてい
る。この基板４０１にフォトリソグラフィーなどの手法
でマスクパターンが形成され、エッチングにより半導体
素子搭載部となる凹部４０５が設けられる。横方向はマ
スクにより、深さ方向は酸化膜４０４によりエッチング
が停止し、凹部の形状は自動的に決定される。

【０００６】したがって、凹部４０５の底面４０６の形
状が搭載する半導体素子４０７の大きさに一致するなら
ば、半導体素子４０７を置くだけで自動的にマスク形成
時の誤差範囲でシリコン基板内での位置合わせが可能に
なる。しかも凹部４０５の底面４０６を弗酸などで酸化
膜を取り去った後に露出する新たな底面４０６は平坦で
あるため半導体素子４０７、例えば半導体レーザ等の搭
載に適している。ここで、半導体レーザ等の半導体素子
４０７を接着基板に搭載する理由は、搭載された半導体
素子４０７は単体で扱われるよりハンドリングの自由度
が向上するのみならず、銅等の金属パッケージに直接搭
載した場合に生ずる熱膨脹係数の違いによるストレスを
緩和できるなどの利点があるからである。

【０００７】次いで、接着基板表面に電極４０８などを
配線した後ウェハから切り出し、凹部４０５の底面４０
６に半導体レーザ４０７を搭載してモジュール構成部品
４０９を得る。

【０００８】ここで、一般に半導体レーザ光を光ファイ
バーに導くために、レンズなどによって集光してファイ
バーの芯線程度の大きさのスポットに絞る。光ファイバ
ーの芯線はシングルモードファイバーでは１０μｍ程度
以下、マルチモードファイバーでも数十〜百μｍ程度と
小さいため、半導体レーザ素子、レンズ、光ファイバー
等の位置合わせは１μｍ程度以下の高い精度が要求され
る。

【０００９】しかしながら、上述した接着基板の試作を
試みたところ、平坦な底面４０６及び一定の深さを得る
ことができるのはエッチング深さが基板表面から酸化膜
４０４までの深さに限られる。したがって、接着基板の
凹部４０５に搭載される半導体レーザ４０７を高さ方向
に位置決めするべく所望のエッチング深さを得るために
は、接着する基板の厚さを所望の値に精度良く制御しな
ければならない。基板の厚さは研磨により調整される
が、一般に平行度及び平坦性を保ったまま基板厚さの誤
差を約１μｍ以下に制御して研磨することは困難であ
る。更に、一枚のウェハから切り出したチップでは、制
御できるエッチング深さはただ一通りであるため汎用性
に欠ける。従って、このシリコン基板４０１を用いて光
ファイバー、特にシングルモードファイバーと半導体レ
ーザ素子４０７との位置合わせに適用することは困難で
あるという問題が新たに生じた。

【００１０】

【発明が解決しようとする課題】このように従来、基板
表面をエッチングにより加工する場合に接着基板を用い
てエッチング深さを制御するために平行度及び平坦性を
保ったまま基板厚さの誤差を１μｍ以下に制御して研磨
することは困難である。更に、一枚のウェハから切り出
したチップでは、制御できるエッチング深さはただ一通
りであるため汎用性に欠けるという問題があった。

【００１１】本発明は、上記のような従来技術の欠点を
除去し、簡単なプロセスでエッチング深さの誤差を一定
微小範囲内に制御でき、かつ、厚い基板を得る場合にも
適用できる半導体接着基板、及びこの接着基板を用いる
ことにより搭載される微小部品の位置決め精度を一定の
微小誤差範囲に抑えることのできる半導体モジュールの
提供を目的とするものである。

【００１２】

【課題を解決するための手段】上記課題を解決するため
の本発明の半導体接着基板は、平滑な表面を有する少な
くとも３層の半導体あるいは絶縁体の被エッチング層
と、この被エッチング層の平滑面間に介在する半導体あ
るいは絶縁体のエッチング停止層を具備し、前記エッチ
ング停止層は、所望のエッチング方法に対して前記エッ
チング層と異なるエッチング速度を有することを特徴と
する。

【００１３】また、本発明の半導体モジュールは、上記
記載の半導体接着基板に対し、凹部が、前記エッチング
停止層に至るまで前記被エッチング層中に形成された微
小部品用サブマウントと、前記凹部に搭載された微小部
品とを備えたことを特徴とする。

【００１４】

【作用】本発明の半導体接着基板では、比較的厚い（１
００μｍ程度）半導体基板の下方に、多層の薄膜材料が
積み重なって形成された被エッチング層及びエッチング
停止層が設けられているので、各薄膜材料を選択的にエ
ッチングすることのできるエッチング方法に順次切り替
えることにより、前記被エッチング層又はエッチング停
止層の所定の薄膜材料に達するまで各薄膜材料がエッチ
ングされる。

【００１５】この場合、得られたエッチングの深さは半
導体基板の厚みとエッチングされた各薄膜材料の厚みの
総和を合計した値になる。

【００１６】従って、半導体基板の厚みの精度が十分で
なくても、薄く厚みを調整された各薄膜材料を積層すれ
ば、最上層の半導体基板をエッチングした後、所望のエ
ッチング深さと現実にエッチングされた深さの差異を求
めることにより、所望のエッチング深さに最も近い薄膜
に達するまでエッチングすべき薄膜群を決定することが
できる。つまり、特定された薄膜に達するまで、エッチ
ング方法を薄膜毎に切り替えることにより、エッチング
深さを一定の微小誤差範囲内に制御して得ることが可能
である。しかも、エッチングにより得られる凹部の底面
は薄膜材料によって定められるが、各薄膜材料は実質的
に平滑であるので、常に平滑な底面を有する凹部を得る
ことができる。

【００１７】また、本発明の半導体モジュールでは、上
記の半導体接着基板を用いて底面が平滑で、かつ一定の
微小誤差範囲内に制御された所定のエッチング深さを形
成した凹部を有する微小部品用サブマウントが作製され
る。次いで、該サブマウントの凹部に微小部品が搭載さ
れる。

【００１８】従って、微小部品用サブマウントの凹部の
深さが一定の微小誤差範囲内であるので、半導体接着基
板の底面から凹部の底面までの高さＨは，Ｈ＝［半導体接着基板の厚み］−［微小部品用サブマウ
ントの凹部の深さ］で定められ、所望の誤差範囲内で制御される。つまり、
微小部品は、優れた位置決め精度で微小部品用サブマウ
ントの凹部に所定の高さＨで搭載され得る。

【００１９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２０】図１は、本発明の一実施例に係わる接着基
板の概略断面図である。

【００２１】図１（ａ）に示すように、単結晶Ｓｉ基板
１１，１２がエッチング停止領域１３を介して接着され
ている。エッチング停止領域１３はエッチング停止層で
あるＳｉＯ₂薄膜１４及び被エッチング層であるＳｉ薄
膜１５を交互に多数回積層してなる多層膜から構成され
る。各薄膜１４，１５は所定の厚みを有する。このエッ
チング停止領域１３は、単結晶Ｓｉ基板１１，１２のい
ずれか一方の平滑面にプラズマＣＶＤ法などで積層され
て形成される。ここでは、Ｓｉ基板１２上にエッチング
停止領域１３は積層され、Ｓｉ基板１２を被エッチング
層とした。この形成されたエッチング停止領域１３に他
方の単結晶Ｓｉ基板の平滑面が接着されて接着基板１６
が形成される。

【００２２】この基板１６に、フォトリソグラフィーな
どの手法で窒化膜などのマスクをパターニングした後、
ＫＯＨなどでエッチングすると、図１（ｂ）に示すよう
に、深さ方向のエッチングはＳｉＯ₂薄膜１４ａで停止
し、ＳｉＯ₂薄膜１４ａの一部であるＳｉＯ₂薄膜部１
７がエッチング凹部の底面になる。この後、弗化アンモ
ニウムなどでＳｉＯ₂を除去すると、図１（ｃ）に示す
ように、ＳｉＯ₂薄膜部１７が除去される。

【００２３】この時のエッチング深さはウェハの凹部の
うち１つ以上を選んで測定したときの平均値として定め
られる。つまり、所望のエッチング深さと上記平均値と
の差異が更にエッチングすべき深さＬとして求まる。次
いで、例えば、ＳｉＯ₂薄膜１４をエッチング凹部の底
面としたい場合、ＳｉＯ₂薄膜１４ａ下部に隣接するＳ
ｉ薄膜１５ａから更に深層のＳｉＯ₂薄膜１４のいずれ
かの上面までの薄膜群の厚みの総和がエッチングすべき
深さＬに最も近い値になる特定のＳｉＯ₂薄膜１４ｂを
特定する。ここで、薄膜群の厚みの総和は、各薄膜の厚
みが予め定められているため簡単に求められ得る。

【００２４】なお、Ｓｉ薄膜１５をエッチング凹部の底
面としたい場合には、同様の手順で、特定のＳｉ薄膜１
５ｂを特定する。

【００２５】次いで、特定されたＳｉＯ₂薄膜１４ｂに
達するまで、上記と同様の手続きによって、積層された
各薄膜が十分にエッチングされるだけの一定のエッチン
グ時間を費やして上述した２種類のエッチング法が繰り
返される。

【００２６】従って、制御すること無く所望のエッチン
グ深さに近いエッチングを実行することができる。この
場合のエッチング深さの誤差ΔＬは、同一種類の薄膜の
うち所望のエッチング深さに近くなる方の薄膜を選択す
るのであるから、同一種類の薄膜のピッチの半分以下に
なる。換言すれば、 ΔＬ≦（ＳｉＯ₂薄膜の厚さ＋Ｓｉ薄膜１５の厚さ）／
２になる。従って、エッチング深さの必要精度によって積
層する薄膜の膜厚を決めればよい。

【００２７】また、同図１で下の基板１２の底部すなわ
ち接着基板１６の裏面から凹部底面までの高さが問題と
なる場合は、１度だけ最上層のＳｉＯ₂膜１４ａ上面か
ら接着基板底面までの高さを測定し、所望値との差異を
求めることで同様に調整が可能である。

【００２８】上述のようにして、エッチング深さ、又は
基板１２の底面から凹部底面までの高さを特定の誤差範
囲に調整した接着基板１６の凹部底面に半導体素子を搭
載する。

【００２９】次に、本発明の一実施例に係わる半導体モ
ジュールの概略斜視図を図２に示す。

【００３０】図２に示すように、ピン２０１に対してリ
ボンファイバーアレイ２０２の位置が精度良く配置され
ているＭＴコネクタと称されるコネクタを利用してＳｉ
サブマウント２０３の幅をピン２０１の間隔と等しくす
ることにより、Ｓｉサブマウント２０３はピン２０１に
挟まれ位置合わせが簡単に行なわれる。Ｓｉサブマウン
ト２０３は例えばＳｉ基板を５層の多層膜２０４を介在
して接着した接着基板をハンドリングが容易な程度の適
当な大きさに切り出して作製され、切り出しには例えば
へき開やダイシングが用いられる。多層膜２０４は、Ｓ
ｉＯ₂−Ｓｉ−ＳｉＯ₂−Ｓｉ−ＳｉＯ₂膜である。２
０５は、半導体レーザ素子であり、光出力を取り出すた
めＳｉサブマウント２０３は前記同様フォトリソグラフ
ィーの手法などを用いてパターニングの後エッチングさ
れた凹部２０６の途中で切り出され、光出射方向は開口
となっている。

【００３１】上記の半導体モジュールでは、半導体レー
ザ素子２０５と光ファイバー２０２の位置関係は、シリ
コン基板内での凹部２０６の位置決め精度により影響さ
れる。特に、基板厚さ方向の精度は凹部２０６を形成す
る際のエッチング深さの精度にかかっている。すなわ
ち、半導体レーザ素子２０５の高さは、シリコン基板内
の凹部の底面からシリコン接着基板の底面までの高さで
決まるため、基板の厚さ精度が位置精度に相当するから
である。

【００３２】従来で述べたように、高さ精度は１μｍ程
度以下が要求されるため、研磨では困難であったが、プ
ラズマＣＶＤ法などで１μｍ以下の膜厚の制御は容易で
あるから、例えばＳｉＯ₂層を０．５μｍ、Ｓｉ層を
０．５μｍに設定して積層すれば半導体接着基板の一実
施例で述べた通り、誤差範囲は（０．５＋０．５）／２
＝０．５（μｍ）以下となる。したがって、基板底面か
らの高さは十分な微小誤差範囲内に制御されＳｉサブマ
ウント２０３内で精度良く位置決めされている。このＳ
ｉサブマウント２０３を用いてピン２０１に対して精度
良くリボンファイバーアレイ２０２が位置決めされ、シ
ングルモードファイバーと半導体レーザとの位置合わせ
が高い精度で達成される。

【００３３】上記の実施例において、半導体レーザ素子
２０５の底面に形成された電極は多層膜のＳｉ薄膜層の
みと接触する場合がある。この場合、Ｓｉ薄膜層の薄さ
のため十分な電流経路が確保されず、Ｓｉ薄膜層は高い
抵抗となる場合が考えられる。この場合の解決策の一つ
として、図３に示す構成が挙げられる。まず、図３
（ａ）に示すように、上面が滑らかに研磨されたＳｉ基
板３０１の上にフォトリソグラフィーの手法などを用い
てＳｉＯ₂を形成する。このとき、半導体素子を搭載す
る領域３０４の近辺にＳｉＯ₂層の穴部３０３を設け
る。その後、全面に不純物を含んだ導電性Ｓｉ層３０５
を形成する（同図（ｂ））。以下同様の手順で必要な層
数の多層膜を形成し、最後に全面を覆うＳｉＯ₂層を形
成後に上の基板３０６を接着する（同図（ｃ））。この
とき、第一のＳｉＯ₂層３１０の穴３１１と第２ＳｉＯ
₂層３１２の穴３１３などの穴の位置は縦方向に一致さ
せても（図３（ｃ））、又はずらせても（図３（ｄ））
良い。このような構成により、エッチングをどの層でス
トップさせても常に半導体レーザ素子２０５の底面と下
の基部３０１は電気的に接続される状態となり電流経路
が確保される。

【００３４】なお、本発明は上記実施例に限定されるも
のではない。上記実施例では基板を含め被エッチング層
をＳｉとしているが他の半導体材料、例えばＧａＡｓや
ＩｎＰなどであっても良く、またガラス材、ＳｉＯ₂，
又はＳｉ₃Ｎ₄等の絶縁体であっても良い。また上下の
基板材料が一致する必要はない。

【００３５】また、多層膜の材料もエッチングの際にエ
ッチング停止層となり得るならば、同じエッチング剤に
対するエッチング特性が異なり、かつ、他のエッチング
剤を用いてエッチングすることのできる材料であれば良
く、例えばＳｉＯ₂又はＳｉ₃Ｎ₄等の絶縁体だけでな
く結晶方位の異なるＳｉ等の半導体でも良い。

【００３６】さらに、搭載する微小部品は半導体素子に
限らず、微小レンズや光ファイバーなどであっても良
く、これらを半導体素子と同一基板に位置精度高く搭載
する事でモノリシックなモジュールを構成することも可
能である。

【００３７】また、ここでは５層の多層膜２０４を中間
介在物として用いたが層数は３層以上であれば良く、１
μｍ程度の研磨の際の厚さ誤差を多層膜で補正できれば
良い。つまり、１μｍ程度以上の厚さを持つ多層膜を構
成すればエッチング深さの制御が可能である。従って、
層数は研磨の際の厚さ誤差とエッチング深さの希望誤差
範囲から決定する事ができる。

【００３８】さらに、基板は２枚を張り合わせている
が、少なくとも一つの接合部に多層膜を形成すれば３枚
以上を張り合わせる構成としても良く、エッチング深さ
に高い精度が要求される凹部の深さに応じて多層膜を形
成すれば他の深さには特別の限定は無く一層のみの中間
介在層であっても良い。

【００３９】さらにまた、３枚以上の基板を張り合わせ
ることによって、厚さの異なる素子の上面の相対的高さ
を均一にすることもでき電気配線を行なう際にも有用で
ある。

【００４０】本発明は、上記実施例に限定されるもので
はなく、適宜の設計的変更を行なうことにより、この他
適宜の態様で実施し得るものである。

【００４１】

【発明の効果】以上説明したように本発明の半導体接着
基板によれば、平滑な表面を有する少なくとも３層の半
導体あるいは絶縁体の被エッチング層と、この被エッチ
ング層の平滑面間に介在する半導体あるいは絶縁体のエ
ッチング停止層とを具備し、前記エッチング停止層は、
所望のエッチング方法に対して前記被エッチング層と異
なるエッチング速度を有するので、簡単なプロセスによ
りエッチング底面が平坦でエッチング深さを一定な微小
誤差範囲内に制御が可能で、かつ一枚のウェハから複数
の異なるエッチング深さに制御可能な基板を得ることが
可能である。

【００４２】また、本発明の半導体モジュールによれ
ば、上記の半導体接着基板に対し、凹部が前記エッチン
グ停止層に至るまで前記被エッチング層中に形成された
微小部品用サブマウントと、前記凹部に搭載された微小
部品とを備えたので、モジュールに組み込むことで精度
の高い位置合わせが自動的に可能となると言う特徴を有
し、電気通信及び光ファイバー通信や情報処理の分野の
デバイスとして有用である。

【図面の簡単な説明】

【図１】一実施例に係わる接着基板の概略断面図。

【図２】一実施例に係わる半導体モジュールの概略斜視
図。

【図３】図２に示された実施例の変形例である半導体モ
ジュールの説明ための概略断面図。

【図４】従来の半導体モジュールの概略斜視図。

【符号の説明】

１１，１２単結晶Ｓｉ基板１３エッチング停止領域１４ＳｉＯ₂薄膜１５Ｓｉ薄膜１６接着基板１７エッチング凹部底面

───────────────────────────────────────────────────── フロントページの続き (72)発明者阪口眞弓神奈川県川崎市幸区小向東芝町１株式会社東芝総合研究所内 (72)発明者中村優神奈川県川崎市幸区小向東芝町１株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】平滑な表面を有する少なくとも３層の半
導体あるいは絶縁体の被エッチング層と、この被エッチ
ング層の平滑面間に介在する半導体あるいは絶縁体のエ
ッチング停止層とを具備し、前記エッチング停止層は、所望のエッチング方法に対し
て前記被エッチング層と異なるエッチング速度を有する
ことを特徴とする半導体接着基板。
【請求項２】請求項１記載の半導体接着基板に対し、
凹部が、前記エッチング停止層に至るまで前記被エッチ
ング層中に形成された微小部品用サブマウントと、前記凹部に搭載された微小部品とを備えたことを特徴と
する半導体モジュール。