JP2001166187A - 光モジュール - Google Patents

光モジュール

Info

Publication number
JP2001166187A
JP2001166187A JP2000299900A JP2000299900A JP2001166187A JP 2001166187 A JP2001166187 A JP 2001166187A JP 2000299900 A JP2000299900 A JP 2000299900A JP 2000299900 A JP2000299900 A JP 2000299900A JP 2001166187 A JP2001166187 A JP 2001166187A
Authority
JP
Japan
Prior art keywords
light
light receiving
substrate
optical
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000299900A
Other languages
English (en)
Inventor
Shirou Sakujima
史朗 作島
Katsuhide Setoguchi
勝秀 瀬戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000299900A priority Critical patent/JP2001166187A/ja
Publication of JP2001166187A publication Critical patent/JP2001166187A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 部品点数を増やしたり特殊な受光素子を使用
することなく、発光素子のモニター用の受光素子を光フ
ァイバや発光素子と同一基板上に高精度に実装すること
ができ、しかも小型化,低背化が可能な光モジュールを
提供すること。 【解決手段】 基板1に外部光を反射させる反射溝5を
形成するとともに、基板1上に、外部光を受光する面受
光型の受光素子7を、そのカソード電極12が形成され
た受光面19を反射溝5に対向させて配設して成る光モ
ジュールM1とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば光ファイバ
通信や光インターコネクションといった光伝送に用いら
れ、基板上に面受光型の受光素子を備えた光モジュール
に関する。
【0002】
【従来技術とその課題】近年、光通信システムの大容量
化および多機能化が求められており、それに従って、光
モジュールの小型化,集積化および低コスト化が要望さ
れている。そして、光モジュールの組立コストを削減す
る目的で、同一基板上に光ファイバや光半導体素子など
の光部品を実装する技術、いわゆる光ハイブリッド実装
技術が注目されている。この技術によれば、光ファイバ
と光半導体素子を同一基板上に形成された溝や導体パタ
ーンの上に実装するだけで無調心で光半導体素子を駆動
せずに位置合わせおよび組立が実現される。
【0003】図5(a),(b)に光通信システムで用
いられている光送信モジュールJ1を示す。基板31上
に形成されたV溝32に光ファイバ33が実装され、そ
の端部に発光素子34が実装されることで両者の光結合
が実現される。また、モニター用の受光素子37が予め
別の基体35上に実装され、その受光面49が基板31
の表面に対し垂直になるように配置されることにより、
発光素子34の後部より出射されるモニター光52が受
光される(例えば、特開平8−338927号公報を参
照)。なお、図中40,48は受光素子用の電極パター
ンであり、42はボンディングワイヤである。
【0004】図6に詳細に示すように、受光素子37の
受光面49とカソード電極12,カソード電極取出部4
1とは同一面に形成されているため、基体35の上面、
受光素子37の実装を行う側面、および下面のそれぞれ
に電極36,38が形成されている。そして、受光素子
37のアノード電極が基体35の側面電極38に実装さ
れ、受光素子37のカソード電極取出部41と基体35
の側面電極36とがボンディングワイヤ39により接続
されることにより、受光素子37の基体35上への搭載
が行われる。
【0005】また、基体35の基板31への搭載は、基
板31の電極48と基体35の下部に形成されている電
極38とが接続され、基板31の電極40と基体35上
部に形成されている電極36とがボンディングワイヤ4
2により接続されることにより行われる。
【0006】この構成は受光素子として同軸型の光モジ
ュールと同様であり、光学設計が容易であるが、(1)
部品点数が増えることによりコストが増大する、(2)
低背化・小型化が困難である、(3)基体の基板上へ高
精度実装が困難である、(4)基体−基板間の接続には
端面の電極パターン加工を施す必要があり単純なウエハ
プロセスでは作製が困難となる、などの問題がある。
【0007】これに対して、図7(a),(b)に示す
光モジュールJ2は、裏面受光型の受光素子67を用い
ることにより、直接、受光素子67を同一基板61に実
装するものである(例えば、ヨーロッパ特許出願公開明
細書EP0782224A1を参照)。なお、図中62
はV溝、63は光ファイバ、70,78は受光素子67
用の電極パターンである。
【0008】これは従来の面受光型の受光素子とは異な
り、図8(a),(b)に示すように、カソード側の電
極面71と光入射面79が逆の構造をとっており、発光
素子64のモニタリングは発光素子64の後部に設けら
れた溝65に形成されている反射面66によるモニター
光82の反射で受光面79に光が入射されるようにして
いる。この構造により、モニター用受光素子67を同一
基板上61へ直接実装することが可能となり、上記の問
題点は解消される。
【0009】しかしながら上記方法では、裏面受光型と
いう特殊な受光素子を使用する。そのため、pn接合部
が近傍に位置するカソード電極71へのボンディングワ
イヤ69により、素子の接合破壊の発生確率が高くな
り、これにより実装歩留りが低下するという新たな問題
点が発生する。
【0010】そこで本発明では、上記問題を解決し、部
品点数を増やしたり特殊な受光素子を使用することな
く、発光素子のモニター用の受光素子を光ファイバや発
光素子と同一基板上に高精度に実装することができ、し
かも小型化,低背化が可能な光モジュールを提供するこ
とを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明の光モジュールは、基板に外部光を反射させ
る反射溝を形成するとともに、前記基板上に、前記外部
光を受光する面受光型の受光素子を、そのカソード電極
が形成された受光面を前記反射溝に対向させて配設して
成る。
【0012】また、前記反射溝の一端部に発光素子を配
設するとともに、該発光素子の出射光を前記反射溝で反
射させ、前記受光素子で受光させるようにしたことを特
徴とする。
【0013】また、前記反射溝は前記基板に形成した光
導波体の搭載溝に連続形成されているとともに、前記光
導波体から出射された光を前記反射溝で反射させ、前記
受光素子で受光させるようにしたことを特徴とする。
【0014】また、前記反射溝はその一端部が前記基板
に形成した光導波路の光出射端側になるように形成され
ているとともに、前記光導波路から出射された光を前記
反射溝で反射させ、前記受光素子で受光させるようにし
たことを特徴とする。
【0015】また、前記受光素子のカソード電極は前記
基板に形成した電極パターン上にはんだを介して接続さ
れているとともに、前記はんだの周囲を前記電極パター
ンの一部を覆う絶縁層で取り囲むようにしたことを特徴
とする。
【0016】
【発明の実施の形態】以下に、本発明に係る光モジュー
ルの実施形態について模式的にあらわした図面に基づき
詳細に説明する。
【0017】図1に光送信モジュールM1の斜視図を、
図2に図1におけるA−A線端面図を、図3(a)に光
半導体素子(受光素子及び発光素子)が実装される様子
を、図3(b)に光半導体素子実装後の様子をそれぞれ
示す。
【0018】光送信モジュールM1は、シリコン単結晶
等の異方性エッチングが可能な材料から成る基板1に
は、異方性エッチングで形成した深いV溝2と浅いV溝
である反射溝5が設けられている。そして、深いV溝2
に光ファイバや光導波路体などの光導波体3を実装し、
光導波体3の一端部で反射溝5の一端部には半導体レー
ザ等の発光素子4を配設している。反射溝5には内部全
面もしくは一部がメタライズ等で反射膜6が形成され、
この反射溝5を跨ぐようにして面受光型の受光素子7を
配設している。
【0019】また、基板1上に受光素子搭載用のはんだ
パターン13,14が形成され、受光素子7はこの上に
精度良く配設されている。ここで、受光素子7は、例え
ばGe,InGaAs,InGaAsP,AlGaAs
Sb,InGaSb等から成るIII-V 族多元半導体多結
晶を用いた面受光型のフォトダイオードを用いるものと
する。
【0020】また、図3に示すように受光素子7の受光
面19に形成されたカソード電極12の取出部11を、
基板1上に形成された電極10とはんだパターン13に
て接続することで外部に信号を取出せる構造としてお
り、裏面のアノード電極8は素子上面よりボンディング
ワイヤ9により基板1上に形成した電極パターン18に
接続している。受光素子7の基板1への実装には、図4
に示すように基板1側に設けられたはんだパターン1
3、14を用いるとよい。また、受光素子7をできるだ
け同軸モジュールと同タイプの標準のものを用いると簡
便な構成となる。
【0021】はんだパターンは外部取出し用電極10上
に形成されるはんだパターン13と、素子を基板上に安
定に実装するための用途としてのはんだパターン(パッ
ド)14からなる。はんだパターン13は受光素子7の
カソード電極8と接続され、はんだパターン14は受光
面19と同一面上のカソード電極周辺に形成された、電
気的に独立なメタライズパターン20と接続することに
より、受光素子7の基板1への実装を実現している。
【0022】ここで、はんだパターン13,14の材料
としてAu−Sn合金を選択することにより、発光素子
の実装用のはんだ15と共通化することが可能となり、
Pb−Sn合金などの材料を別途基板1上に形成する必
要が無くなり、さらなる簡便化が図れるなどの利点があ
る。
【0023】図9に本発明の光受信モジュールM2を模
式的に示す。図9(a)は斜視図を、9(b)は図9
(a)におけるD−D線端面図である。
【0024】光受信モジュールM2は、シリコン単結晶
等の異方性エッチングが可能な材料から成る基板101
には、異方性エッチングで形成した深いV溝102と浅
いV溝である反射溝105が設けられており、その両者
が接続(連続形成)された構造となっている。反射溝1
05には内部全面もしくは一部がメタライズ等で反射膜
が形成されている。そして、深いV溝102に光ファイ
バや光導波路体などの光導波体103を実装し、光導波
体103の一端部で反射溝105を跨ぐようにして面受
光型の受光素子104を配設している。このような構成
により、光導波体103から出射された光を反射溝10
5で反射させ、受光素子104で受光させることができ
る。受光素子104の実装については、光送信モジュー
ルM1において説明した方式と同様にて実現される。
【0025】図10に本発明の光受信モジュールM3を
模式的に示す。図10(a)は斜視図を、図10(b)
は図10(a)におけるE−E線端面図である。
【0026】光受信モジュールM3は、シリコン単結晶
等の異方性エッチングが可能な材料からなる基板111
には、光導波路102が形成されており、その一端部に
異方性エッチングで形成した溝と光導波路と同じ材質で
作製された厚膜116とで構成されている反射溝115
が設けられている構造となっている。反射溝115には
内部全面もしくは一部がメタライズ等で反射膜が設けら
れている。そして、反射溝105を跨ぐようにして面受
光型の受光素子114を配設している。このように、反
射溝115はその一端部が基板111に形成した光導波
路112の光出射端側になるように形成されている。こ
れにより、光導波路112から出射された光を反射溝1
15で反射させ、受光素子114で受光させることがで
きる。受光素子104の実装については、光送信モジュ
ールM1において説明した方式にて実現される。
【0027】図4に本発明の光モジュールに用いられる
光実装基板の構造を示す。これは光送信モジュールM1
に用いられる基板1における別構造の光半導体素子搭載
部の詳細図を示すものである。ここでは基板1の光半導
体素子搭載するはんだパターン13,14,15、光半
導体素子とのワイヤボンディングによる基板1との接続
部21およびパッケージなどの外部との電気的取出しを
行うための電極パッド部16を除く電極表面が絶縁性薄
膜22で覆われた構造としている。すなわち、はんだの
周囲を電極パターンの一部を覆う絶縁層で取り囲むよう
にしている。
【0028】このような構成とすることにより、はんだ
パターン13,14,15の実装時の溶融による電極パ
ターンへの広がりを絶縁膜パターンの範囲に限定するこ
とができ、受光素子7のカソード電極12がメタライズ
パターン20と間で溶融したはんだを介してショート
し、受光素子7が機能しなくなることを確実に防止する
ことができるようになる。絶縁性薄膜としては酸化シリ
コン膜や窒化シリコン膜をスパッタ法、蒸着法、CVD
法などにより、0.05〜10.0μm程度の厚みに形
成すれば良い。
【0029】なお、本実施形態では、光モジュールとし
て送信用光モジュールおよび受信用光モジュールを例に
とり説明したが、送受信用光モジュールや双方向光モジ
ュールにも適用が可能であることはもちろんであり、本
発明の要旨を逸脱しない範囲で適宜変更し実施が可能で
ある。
【0030】
【発明の効果】以上詳述したように、本発明の光モジュ
ールによれば、受光素子を保持するための基体が不要で
あり、部品点数を減らすことができ小型化を図ることが
できる。また、受光素子のカソード電極側を受光面とし
反射溝に対向させるように基板上に配設したので、従来
のようにワイヤボンディングによる素子接合部の破壊が
生じることがない上に、低背化を図ることができる。
【0031】さらに、基板側にはんだ流出防止の絶縁層
を形成しておくことにより、よりいっそう信頼性の高い
光モジュールを提供することができる。
【図面の簡単な説明】
【図1】本発明に係る光送信モジュールの実施形態を模
式的に説明するための斜視図である。
【図2】図1におけるA−A線端面図である。
【図3】本発明に係る光送信モジュールに用いられる受
光素子及び発光素子の実装の様子を説明するための図で
あり、(a)は各素子の裏面側の様子を示す分解斜視
図、(b)は素子の実装後の様子を示す斜視図である。
【図4】本発明に係る光送信モジュールに用いられる別
構造の素子実装部を示す斜視図である。
【図5】従来の光モジュールを説明するための図であ
り、(a)は斜視図、(b)は(a)におけるB−B線
端面図である。
【図6】従来の受光素子を配設した基体を説明するため
の斜視図である。
【図7】従来の光モジュールを説明するための図であ
り、(a)は斜視図、(b)は(a)におけるB−B線
端面図である。
【図8】従来の受光素子を基板上に実装する様子を説明
するための図であり、(a)は受光素子の受光面側の様
子を示す斜視図であり、(b)は受光素子を実装した様
子を説明する斜視図である。
【図9】本発明に係る光受信モジュールに用いられる実
施形態を模式的に説明する図であり、(a)は斜視図
(b)は(a)におけるD−D線端面図である。
【図10】本発明に係る光受信モジュールに用いられる
実施形態を模式的に説明する図であり、(a)は斜視図
(b)は(a)におけるE−E線端面図である。
【符号の説明】
1:基板 2:V溝 3:光導波体 4:発光素子 5:反射溝 6:反射膜 7:受光素子 8:アノード電極 9:ワイヤボンディング 10:取出し電極 11:カソード電極取出し部 12:カソード電極 13,14,15:はんだパターン 18:電極パターン 19:受光面 20:メタライズパターン 21:ワイヤボンディング接続部 M1〜M3:光モジュール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板に外部光を反射させる反射溝を形成
    するとともに、前記基板上に、前記外部光を受光する面
    受光型の受光素子を、そのカソード電極が形成された受
    光面を前記反射溝に対向させて配設して成る光モジュー
    ル。
  2. 【請求項2】 前記反射溝の一端部に発光素子を配設す
    るとともに、該発光素子の出射光を前記反射溝で反射さ
    せ、前記受光素子で受光させるようにしたことを特徴と
    する請求項1に記載の光モジュール。
  3. 【請求項3】 前記反射溝は前記基板に形成した光導波
    体の搭載溝に連続形成されているとともに、前記光導波
    体から出射された光を前記反射溝で反射させ、前記受光
    素子で受光させるようにしたことを特徴とする請求項1
    に記載の光モジュール。
  4. 【請求項4】 前記反射溝はその一端部が前記基板に形
    成した光導波路の光出射端側になるように形成されてい
    るとともに、前記光導波路から出射された光を前記反射
    溝で反射させ、前記受光素子で受光させるようにしたこ
    とを特徴とする請求項1に記載の光モジュール。
  5. 【請求項5】 前記受光素子のカソード電極は前記基板
    に形成した電極パターン上にはんだを介して接続されて
    いるとともに、前記はんだの周囲を前記電極パターンの
    一部を覆う絶縁層で取り囲むようにしたことを特徴とす
    る請求項1に記載の光モジュール。
JP2000299900A 1999-09-30 2000-09-29 光モジュール Pending JP2001166187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000299900A JP2001166187A (ja) 1999-09-30 2000-09-29 光モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27959699 1999-09-30
JP11-279596 1999-09-30
JP2000299900A JP2001166187A (ja) 1999-09-30 2000-09-29 光モジュール

Publications (1)

Publication Number Publication Date
JP2001166187A true JP2001166187A (ja) 2001-06-22

Family

ID=26553402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000299900A Pending JP2001166187A (ja) 1999-09-30 2000-09-29 光モジュール

Country Status (1)

Country Link
JP (1) JP2001166187A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303975A (ja) * 2002-04-08 2003-10-24 Opnext Japan Inc モニタ用フォトダイオード付光モジュール。
KR100492661B1 (ko) * 2001-12-27 2005-06-03 가부시키가이샤 히타치세이사쿠쇼 광학소자 탑재기판 및 그 제조방법
JP2017194720A (ja) * 2017-08-02 2017-10-26 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492661B1 (ko) * 2001-12-27 2005-06-03 가부시키가이샤 히타치세이사쿠쇼 광학소자 탑재기판 및 그 제조방법
JP2003303975A (ja) * 2002-04-08 2003-10-24 Opnext Japan Inc モニタ用フォトダイオード付光モジュール。
JP2017194720A (ja) * 2017-08-02 2017-10-26 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法

Similar Documents

Publication Publication Date Title
EP1744417B1 (en) Semiconductor light emitting element and manufacturing method thereof
CN100358151C (zh) 光器件及其制造方法
US7433554B2 (en) Optical wiring board and method for manufacturing optical wiring board
US20030026081A1 (en) Ceramic optical sub-assembly for optoelectronic modules
EP1466348A2 (en) Optical chip packaging via through hole
US6711186B2 (en) Optical module
US7021840B2 (en) Optical receiver and method of manufacturing the same
JP2002031747A (ja) 面型光素子実装体、その作製方法、及びそれを用いた装置
JP2003107301A (ja) 光通信用モジュール
US20010036337A1 (en) Optical module
JP2001166187A (ja) 光モジュール
JP3440679B2 (ja) 半導体装置
JP4038669B2 (ja) 光受信器及びその製造方法
JP4438038B2 (ja) 面型受光素子、およびその製造方法
JP2002357745A (ja) 光モジュール
JPH08122589A (ja) 光素子サブマウント構造
JP3692519B2 (ja) 受光素子の光結合構造
JP2004317629A (ja) 光送信モジュール
JP2008010710A (ja) 半導体レーザ装置
JP2002043591A (ja) 光モジュール
JP4671480B2 (ja) 光実装基板の製造方法及び光モジュールの製造方法
JP2002043677A (ja) 光素子実装構造及びその実装方法
US20070201530A1 (en) Optical active device and optical module using the same
JP2002232051A (ja) 光送信器及びその製造方法
JP2001345455A (ja) 光半導体素子キャリア及びその実装構造