KR20030045069A - 실리콘 고속 에칭방법 - Google Patents

실리콘 고속 에칭방법 Download PDF

Info

Publication number
KR20030045069A
KR20030045069A KR10-2003-7003805A KR20037003805A KR20030045069A KR 20030045069 A KR20030045069 A KR 20030045069A KR 20037003805 A KR20037003805 A KR 20037003805A KR 20030045069 A KR20030045069 A KR 20030045069A
Authority
KR
South Korea
Prior art keywords
etching
silicon
gas
plasma
frequency power
Prior art date
Application number
KR10-2003-7003805A
Other languages
English (en)
Other versions
KR100875770B1 (ko
Inventor
미무라다카노리
나가세키가즈야
사카이이쓰코
오히와도쿠히사
Original Assignee
동경 엘렉트론 주식회사
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사, 가부시끼가이샤 도시바 filed Critical 동경 엘렉트론 주식회사
Publication of KR20030045069A publication Critical patent/KR20030045069A/ko
Application granted granted Critical
Publication of KR100875770B1 publication Critical patent/KR100875770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Abstract

본 발명은 진공 유지 가능한 처리 챔버 내부의 처리 공간에 접하여 실리콘 영역을 갖는 피처리체(W)를 설치하는 단계, 상기 처리 공간에 에칭 가스를 도입하여 가스 압력 13 내지 1333Pa(100mTorr 내지 10Torr)의 가스 분위기를 생성하는 단계, 및 고주파 전력을 인가함으로써 플라즈마를 발생시키는 단계를 포함한다. 이러한 플라즈마 속에서 이온 등의 하전 입자의 개수와 라디칼 개수의 합이 커지고, 실리콘 영역의 에칭이 종래에 비해 고속화되는 실리콘 고속 에칭방법이다.

Description

실리콘 고속 에칭방법{HIGH SPEED SILICON ETCHING METHOD}
최근, 디바이스를 다층 구조로 한 3차원 실장 디바이스가 개발되고 있다. 이 3차원 실장 디바이스는, 예컨대 회로 소자 및 메모리 소자가 형성된 실리콘 기판 등을 계층적으로 거듭 적층시켜 사용하고 있으며, 적층물의 층 사이를 관통공(through hole) 배선으로 접속하여 구성된다. 이러한 구조에 의해 소형화된 공간 효율이 높은 디바이스를 실현하고 있다.
이러한 3차원 실장 디바이스는 100μm 정도의 두께를 갖는 실리콘 기판에 φ10 내지 70μm 정도의 배선용 관통공을 형성할 필요가 있다는 점에서 지극히 고속의 에칭이 요구되고 있다.
또한, 실리콘의 고속 에칭은 상기 3차원 실장 디바이스 뿐만 아니라 각종 미세 기계가공에서 수 μm 크기의 주문 가공의 경우에도 응용할 수 있으며, 관통공 뿐만 아니라 예컨대 홈 형상의 형성에도 이용할 수 있다.
이와 같은 고속 에칭을 위해 종래기술에서는 고플라즈마 밀도를 실현할 수 있는 유도 결합형 플라즈마 에칭 장치가 사용되었다.
그러나, 종래기술에서는 유도 결합형 플라즈마 에칭 장치를 사용한 고속 에칭인 경우에도, 에칭속도가 고작 10μm/min 정도에 불과하여 만족스러울 정도의 충분한 에칭속도에 이르지 못하였다.
발명의 요약
본 발명은 종래 기술에 비해 높은 에칭속도를 실현할 수 있는 실리콘 고속 에칭방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해 진공 유지 가능한 처리 챔버 내부의 처리 공간에 접하도록 실리콘 영역을 갖는 피처리체를 설치하고, 상기 처리 공간에 에칭 가스를 도입하여 가스 분위기를 생성하고, 고주파 전력 인가에 의해 플라즈마를 발생시키고, 그 속에서 상기 피처리체의 실리콘 영역을 고속으로 에칭하는 실리콘 고속 에칭방법에 있어서, 상기 플라즈마 발생시 처리 공간의 가스 압력을 13 내지 1333Pa(100mTorr 내지 10Torr)로 하는 것을 특징으로 하는 실리콘 고속 에칭방법을 제공한다.
본 발명에 있어서, 처리 챔버 내부의 처리 공간에 접하여 실리콘 영역을 갖는 피처리체(W)가 설치되고, 그 처리 공간에 에칭 가스를 도입하여 가스 압력 13 내지 1333Pa(100mTorr 내지 10Torr)로 하는 가스 분위기를 생성하고, 추가로 고주파 전력을 인가하여 플라즈마가 발생된다. 이러한 플라즈마 속에서는 이온 등의하전 입자의 개수와 라디칼 개수의 합이 커져 실리콘 영역의 에칭이 종래에 비해 고속화된다.
본 발명은 단결정 실리콘 기판 등의 피처리체에 있어서 실리콘(Si) 영역을 고속으로 에칭하는 실리콘 고속 에칭방법에 관한 것이다.
도 1은 본 발명에 따른 실리콘 고속 에칭방법을 실현하기 위한 마그네트론 RIE(Reactive Ion Etching) 플라즈마 에칭 장치의 구성예를 나타낸 것이다.
도 2는 도 1에 나타낸 에칭 장치의 처리 챔버 주위에 배치된 상태의 쌍극자 링(dipole ring) 자석을 개략적으로 나타낸 것이다.
도 3은 처리 챔버 내부에 형성되는 전기장 및 자계를 설명하기 위한 것이다.
도 4는 처리 챔버 내부 압력 및 고주파 전력과 에칭속도와의 관계를 나타낸 것이다.
도 5는 에칭에 있어서 수직 에칭속도와 사이드 에칭속도를 설명하기 위한 것이다.
도 6은 에칭 가스인 O2/SF6의 유량비와 수직 에칭속도 및 에칭속도비와의 관계를 나타낸 것이다.
도 7은 에칭 가스 C4F8/SF6의 유량비에 대한 수직 에칭속도 및 에칭속도비와의 관계를 나타낸 것이다.
도 8은 고주파 전력의 주파수와 에칭속도 및 에칭 선택비와의 관계를 나타낸 것이다.
도 9는 도 1에 나타낸 에칭 장치에 의해 실제로 에칭을 실시하는 경우 관통공의 일례의 형상을 나타낸 것이다.
먼저, 본 발명에 따른 실리콘(Si) 고속 에칭방법의 개념을 설명한다.
종래 고속의 실리콘 에칭을 위해서는 고플라즈마 밀도가 요구되었으므로 유도 결합형 플라즈마 에칭 처리 장치를 사용해서 고플라즈마 밀도하에서 실리콘 에칭을 실시하였다. 이것은 플라즈마 밀도를 높게 하는, 즉 고전리율화하여 단위 체적당 이온 개수를 증가시키는 것을 의도하는 것이다.
이에 대해 검토한 결과, 후술하는 도 4에 나타낸 바와 같이 실리콘의 에칭 속도를 고속화시키기 위해서는 플라즈마 밀도를 상승시키는 것보다 처리 챔버 내부의 가스 압력을 상승시키는 것이 효과적임을 밝혀냈다. 즉, 실리콘 에칭에는 중성 입자인 라디칼이 크게 기여하고 있음을 밝혀냈다. 에칭의 고속화를 도모하기 위해서는 이온 등의 하전 입자의 개수와 라디칼 개수의 합을 증가시키는 것이 요구되며, 이를 위해서는 처리 챔버 내부, 구체적으로는 피처리체(피에칭면)가 접하는 처리 공간의 가스 압력을 높게 해야 한다.
본 발명은 이러한 견지에 따라 이루어진 것으로, 진공 유지 가능한 처리 챔버 내부의 처리 공간에 접하도록 실리콘 영역을 갖는 피처리체를 유지시켜 프로세스 가스를 도입한 분위기 속에서 플라즈마를 발생(생성)시키고, 상기 실리콘 영역을 고속 에칭하는 실리콘 고속 에칭방법이다.
도 1은 본 발명의 실시형태에 따른 실리콘 고속 에칭방법을 실현하기 위해서 사용되는 마그네트론 RIE 플라즈마 에칭 장치(이하, 에칭 장치라 칭한다)의 개략적인 구성을 나타낸 것이다.
상기 에칭 장치는 상이한 입경의 2개의 원통이 연결된 단(段)붙이 원통형 처리 챔버(1)를 갖는다. 이 처리 챔버(1)는 모두 알루미늄으로 형성된 소입경의 상부 챔버(1a)와 이보다 입경이 큰 하부 챔버(1b)가 진공 상태로 유지 가능하게 구성되고, 접지되어 GND 전위로 된다. 단, 처리 챔버는 알루미늄 이외의 스테인레스 등 다른 도체에 의해서도 형성될 수 있다.
이러한 처리 챔버(1) 내부에는 피처리체인 실리콘 웨이퍼(W)를 수평으로 유지하는 서셉터(susceptor)가 설치되어 있다. 서셉터는, 예컨대 알루미늄으로 형성된 지지 테이블(2)과 도체로 이루어진 지지대(4) 사이에 절연판(3)이 개재된 상태로 구성된다.
상기 지지 테이블(2)은 2 계통의 고주파 전력이 공급되도록 구성되어 있다. 지지 테이블(2)에는 정합기(14)를 통해 플라즈마 발생용 제 1 고주파 전원(15)이 접속되어 있다. 상기 고주파 전원(15)으로부터 소정의 주파수의 고주파 전력이 지지 테이블(2)에 공급된다. 마찬가지로 정합기(25)를 통해 상기 제 1 고주파 전원(15)의 주파수보다 낮은 고주파 전력을 지지 테이블(2)로 공급하여 상기 플라즈마 발생용 고주파 전력에 중첩시키는 제 2 고주파 전원(26)이 접속되어 있다. 물론, 이러한 고주파 전력의 주파수는 한정적인 것이 아니라, 에칭 조건에 의해 적절히 선택되는 것이다.
또한, 지지 테이블(2) 바깥쪽 둘레의 위쪽에는 실리콘 이외의 재료, 예컨대 석영으로 형성된 초점링(focus ring)(5)이 설치되고, 상기 초점링(5)의 내측으로부터 테이블 표면상에는 실리콘 웨이퍼(W)를 정전 흡착하여 유지하기 위한 정전 척(6)이 설치되어 있다.
상기 정전 척(6)에는 절연체(6b) 내부에 전극(6a)이 구비되어 있고, 상기 전극(6a)에는 직류 전원(16)이 접속되어 있다. 또한, 직류 전원(16)으로부터 전극(6a)에 전압을 인가시킴으로써 정전력, 예컨대 쿨롱력이 발생하여 실리콘 웨이퍼(W)를 흡착시킨다. 또한, 지지 테이블(2)의 내부에는 냉매실(17)이 구비되어 있고, 상기 냉매실(17)은 냉각 장치(도시되지 않음)로부터의 냉매를 냉매 도입관(17a)을 통해 도입시켜 냉매 배출관(17b)으로 배출되도록 구성된 순환식 구조이다. 이와 같은 냉매에 의한 냉각열이 지지 테이블(2)을 통해 실리콘 웨이퍼(W)의 이면측으로 전달되어 웨이퍼 처리면이 원하는 온도로 제어된다.
또한, 처리 챔버(1) 내부가 진공 상태인 경우에는 상기 냉매에 의한 냉각열이 실리콘 웨이퍼(W)로 전달되기 어렵다. 그 때문에, 냉각열을 전달하기 위한 전열 가스를 가스 도입 기구(18)에 의해 가스 공급 라인(19)을 통해서 정전 척(6)의 표면과 실리콘 웨이퍼(W)의 이면 사이에 도입하여 냉각 효율을 높이고 있다.
또한, 초점링(5) 바깥쪽 둘레 아래쪽에는 배플판(baffle plate)(10)이 설치되어 있다. 상기 지지 테이블(2)과 지지대(4)는 볼 나사(7)를 포함하는 볼 나사 기구에 의해 상승 및 하강 가능하도록 구성되고, 지지대(4) 아래쪽의 구동 부분은 스테인레스강(SUS) 제의 벨로즈(bellows)(8)로 덮여져 있다. 상기 벨로즈(8)에 의해 진공 상태의 처리 챔버측과 대기 상태의 볼 나사 기구측이 분리되어 있다. 또한, 벨로즈(8)의 바깥쪽 둘레측에는 벨로즈 커버(9)가 설치되어 있다. 초점링(5)은 배플판(10), 지지대(4), 벨로즈(8)를 통하여 처리 챔버(1)와 도통하며, GND 전위이다.
또한, 하부 챔버(1b)의 측벽에는 배기 포트(11)가 형성되어 있고, 배기 포트(11)에는 배기 시스템(12)이 접속되어 있다. 상기 배기 시스템(12)의 진공 펌프(도시되지 않음)를 작동시켜 처리 챔버(1) 내부의 진공도를 원하는 정도까지 감압시킨다. 한편, 하부 챔버(1b)의 측벽 위쪽에는 실리콘 웨어퍼(W)의 반입 및 반출용 출입구가 구비되어 있으며, 상기 출입구 부분을 외측으로부터 개폐하는 게이트 밸브(13)가 설치되어 있다.
한편, 샤워헤드(20)는 처리 챔버(1) 내부의 천정벽 부분에 설치된다. 상기 샤워헤드(20)의 하면은 다수의 가스 토출공(22)이 구비되어 있으며, 지지 테이블(2)에 유지된 실리콘 웨어퍼(W)와 평행하도록 설치되어 있다. 또한, 샤워헤드(20)는 처리 챔버(1)와 동일한 GND 전위로 되어 있다. 상기 샤워헤드(20)는 하면과 위쪽(처리 챔버(1) 내부의 천정 부분)에 설치된 가스 도입부(20a)와의 사이에 도입된 가스를 확산시키기 위한 확산용 공간(21)이 형성되어 있다.
상기 가스 도입부(20a)에는 가스 공급 배관(23a)이 접속되고, 이 가스 공급 배관(23a)의 다른 말단에는 에칭 가스 및 희석 가스를 함유하는 처리 가스를 공급하는 처리 가스 공급 시스템(23)이 접속되어 있다. 처리 가스 공급 시스템(23)은 에칭 가스 등의 가스 공급원(도시되지 않음)과, 이러한 가스 공급원으로부터의 배관 도중에 각각 설치된 질량 유동 제어기(도시되지 않음) 및 밸브(도시되지 않음)로 구성되어 있다.
또한, 에칭 가스는 가스 공급 배관(23a), 가스 도입부(20a)로부터 샤워헤드(20) 내부의 확산용 공간(21)에 이르고, 가스 토출공(22)으로부터 처리 챔버(1) 내부로 토출되어 처리 공간 내부에 에칭 가스 분위기를 생성한다.
이러한 구성에 의해 대향하는 샤워헤드(20) 및 지지 테이블(2)이 상부 전극 및 하부 전극으로서 기능하고, 이들 사이의 처리 공간에서 에칭 가스 분위기를 만들고, 하부 전극이 되는 지지 테이블(2)로 고주파 전원(15)으로부터의 고주파 전력이 인가되면 플라즈마가 발생한다.
한편, 상부 챔버(1a)의 바깥쪽 둘레에는 환형의 쌍극자 링 자석(24)이 배치되어 있다. 쌍극자 링 자석(24)은 도 2에 나타낸 수평 단면과 같이 복수의 이방성 세그멘트 주상(柱狀) 자석(31)이 환형 자성체의 케이싱(32)에 부착되어 구성되어 있다. 그 예로서는 원주상을 이루는 16개의 이방성 세그먼트 주상 자석(31)이 환형으로 배치되어 있다. 도 2에서 이방성 세그먼트 주상 자석(31) 중간에 나타낸 화살표는 자속의 방향을 표시한다. 이러한 복수의 이방성 세그먼트 주상 자석(31)의 자속의 방향을 조금씩 어긋나게 하여 전체적으로는 한 방향을 향하는 동일한 수평 자계(B)가 형성되도록 이루어져 있다.
따라서, 지지 테이블(2)과 샤워헤드(20) 사이의 공간에는 도 3에 개략적으로 도시한 바와 같이 고주파 전원(15)의 고주파 전력의 인가에 의해 상하 전극 방향에 따라 수직 방향의 전기장(EL)이 형성되고, 또한 쌍극자 링 자석(24)에 의해 상하전극 방향과 평행한 수평 자계(B)가 형성된다. 상기와 같이 형성된 직교 전자기장에 있어서 플라즈마(마그네트론 방전)가 발생된다. 이와 같이 고에너지 상태의 에칭 가스 분위기 속에서 플라즈마가 발생되고, 실리콘 웨이퍼(W)가 에칭된다.
다음으로 이와 같이 구성된 에칭 장치를 사용한 실리콘 고속 에칭방법에 관해 설명한다.
먼저, 게이트 밸브(13)를 개방시키고, 웨이퍼 반송 기구(도시되지 않음)에 의해 실리콘 웨이퍼(W)를 챔버(1) 내부로 반입하고, 지지 테이블(2)상에 유지시킨다. 이어서, 웨이퍼 반송 기구를 퇴피(退避)시키고 게이트 밸브(13)를 닫는다. 다음으로 지지 테이블(2)을 볼나사 기구를 사용하여 도 1에 도시된 위치까지 상승시키는 동시에 배기 시스템(12)의 진공 펌프를 이용하여 처리 챔버(1) 내부를 배기시키고, 원하는 진공도까지 도달시킨다.
또한, 처리 가스 공급 시스템(23)으로부터 소정 유량의 프로세스 가스를 챔버(1) 내부에 도입하고, 챔버(1) 내부의 가스 압력을 13 내지 1333Pa(100mTorr 내지 10Torr)로 한다.
이러한 가스 분위기 속에서 제 1 고주파 전원(15)으로부터 지지 테이블(2)에 소정의 고주파 전력이 공급된다. 이 때 직류 전원(16)으로부터 정전 척(6)의 전극(6a)에 소정의 전압이 인가되고, 예컨대 쿨롱력에 의해 실리콘 웨이퍼(W)가 정전 척(6)에 흡착되어 유지된다. 이러한 고주파 전력의 인가에 의해, 상부 전극인 샤워헤드(20)와 하부 전극인 지지 테이블(2) 사이에 고주파 전기장이 형성된다. 샤워헤드(20)와 지지 테이블(2) 사이에는 상술한 바와 같이 쌍극자 링 자석(24)에의해 수평 자계(B)가 형성되어 있기 때문에 실리콘 웨이퍼(W)가 존재하는 전극간의 처리 공간에는 직교 전자기장이 형성되고, 이로부터 발생된 전자의 드리프트에 의해 마그네트론 방전이 발생된다. 또한, 상기 마그네트론 방전에 의해 발생한 플라즈마에 의해 실리콘 웨이퍼(W)가 에칭된다.
이 경우 챔버(1) 내부의 가스 압력은 13 내지 1333Pa(100mTorr 내지 10Torr)로 높게 설정되므로 이온 및 전자의 하전 입자 뿐만 아니라, 충분한 양의 라디칼을 생성시킬 수 있으며, 생성된 라디칼이 효과적으로 작용하여 20μm/min 이상이라는 종래에 없는 고속의 실리콘 에칭을 실현할 수 있다. 한편, 가스 압력의 바람직한 범위는 26 내지 133Pa(200mTorr 내지 1Torr)이다. 이러한 압력의 상한은 상술한 구성의 에칭 장치를 사용한 경우에 있어서 에칭에 의한 피처리체의 면내 균일성을 고려한 것이다. 에칭시 가스 압력이 지나치게 높은 경우에는 면내 균일성이 악화되기 때문에 상기 압력을 상한으로 한다. 물론, 원하는 면내 균일성이 얻어지면 처리 장치에 따라 가스 압력의 상한을 정하는 것이 바람직하다.
다음으로 상술한 실리콘 에칭을 실제로 수행하고 확인한 사항에 관해 설명한다.
여기에서는 도 1에 나타낸 에칭 장치를 사용하여 실제 에칭처리를 실시한다. 우선 에칭 가스로서 SF6가스 및 O2가스의 혼합 가스를 사용하고, 지지 테이블(2)로 인가하는 고주파 전력의 주파수를 40MHz로 하여 쌍극자 링 자석에 의해 처리 공간으로 17000μT(170G)의 자기장을 생성하였다. 또한, 챔버(1) 내부의 압력 및 고주파 전력을 변화시켜 에칭을 실시하여 도 4에 나타낸 에칭속도 특성을 얻을 수 있다. 도 4의 가로축은 챔버 내부 압력, 세로축은 고주파 전력을 나타낸다.
도 4에 도시한 바와 같이 고주파 전력의 값에 관계없이 챔버 내부 압력이 13Pa(100mTorr)보다 높아짐에 따라 에칭속도가 높아지고 있다는 것을 알 수 있다.
또한, 라디칼의 소멸속도를 감소시키고 실리콘 웨이퍼(W) 위쪽의 라디칼 수를 많게 한다는 관점에서 플라즈마 발생 영역과 실리콘 웨이퍼(W) 사이의 거리를 20mm 이하로 하는 것이 바람직하다.
본 실시형태에서는 평행 대향 전극으로 이루어진 RIE 유형의 플라즈마 발생 기구를 사용하고 있기 때문에 플라즈마 생성 영역이 실리콘 웨이퍼(W)의 표면으로부터 20mm 이내로 형성된다. 즉, 실리콘 웨이퍼(W)가 설치되는 서셉터(하부 전극)측에 플라즈마의 밀도가 높은 영역이 발생할 수 있고, 실리콘 웨이퍼(W) 바로 위에 플라즈마 밀도가 높은 영역을 발생시킬 수 있다.
따라서, 라디칼 소멸속도를 감소시켜 실리콘 웨이퍼(W) 위쪽의 라디칼의 개수를 많게 하면서 라디칼이 실리콘 웨이퍼(W)의 에칭에 효과적으로 기여할 수 있게 한다.
또한, 전극간에 전기장과 직교하는 자기장을 형성하면서 에칭을 실시함으로써 실리콘 웨이퍼(W) 바로 위에 E×B 드리프트가 생겨 고플라즈마 밀도가 실현된다. 이에 따라 상기 가스 압력이 높아지므로 보다 높은 고속 에칭이 가능하다.
또한, 라디칼을 사용하여 에칭 반응을 발생시키는 경우 피처리체상의 에칭반응에 기여하는 라디칼 수 nG는 no를 모(母)가스 밀도(압력에 비례), GG를 라디칼의 생성속도, LG를 에칭 반응 이외로 소멸하는 라디칼의 소멸속도라고 하면, nG=no·GG-LG로 나타낼 수 있으므로, 피처리체상의 에칭 반응에 기여하는 라디칼 수 nG를 많게 하기 위해서는 nO·GG를 높게 할 것, 즉 상술한 바와 같이 처리 챔버 내부의 가스 압력을 높게 하는 것 외에 LG를 낮게 하는 것이 효과적이지만, LG를 낮게 하기 위해서는 반응까지의 시간을 극히 짧게 해야 하고, 이를 위해서는 처리 챔버 내부의 플라즈마 생성 영역과 피처리체의 에칭면과의 거리가 20mm 이하인 것이 바람직하다.
상기 에칭 가스로서 통상적인 에칭 가스가 사용될 수 있지만, 실리콘 웨이퍼(W)를 고속으로 에칭시킨다는 관점에서 반응성이 높은 불소 화합물 가스를 사용하는 것이 바람직하다. 이를 구체적으로 설명하면 이하의 각종 가스를 이용할 수 있고, 이들을 단독 또는 복수의 가스를 혼합하여 사용할 수 있다.
(1) 화학식 CxFy(y=2x+2)의 포화 불화탄소 화합물 가스로서, CF4, C2F6, C3F8, C4F10, C5F12, C6F14, C7F16, C8F18, C10F22등.
(2) 화학식 ·CxFy(y<2x+2)의 2중 결합, 3중 결합이 하나 이상 있는 불포화 불화탄소 화합물 가스로서, C2F4, C2F2, C3F6, C3F4, C4F8, C4F6, C4F4, C4F2, C5F10, C5F8, C5F6, C5F4, C6F12, C6F10, C6F8, C6F6등.
(3) 화학식 CxHyFz의 불화탄소 화합물 가스로서, CHF3, CH2F2, CH3F 등, 상기(1) 및 (2)의 각각의 가스중의 적어도 하나의 F가 H로 치환된 구조의 화합물 가스 등.
(4) 화학식 CxFyOz(y=2x+2-2z)의 산화 불화탄소 화합물 가스로서, C2H4O, C3F6O, C3F4O2, C4F8O, C4F6O2등.
(5) 탄소를 포함하지 않는 불소 화합물 가스(및 불소 가스)로서, F2, HF, NF3, SF6, SiF4등.
불소 화합물 가스로는 한 분자에 존재하는 F의 수가 많을수록 반응성이 높고, 그를 분자식 AxFy(여기서, A는 임의의 원소이고, x 및 y는 가수(價數)이다)로 나타낸 경우 y가 4 이상, 또한 y가 6 이상인 것이 반응성이 높아 바람직하다. 예컨대, y가 6 이상인 가스로는 C3F8, SF6, S2F10을 들 수 있고, y가 4 이상인 가스로는 CF4를 들 수 있다.
또한, 이러한 불화 화합물 가스에 첨가하는 것으로서 이하의 가스를 사용할 수 있다.
(6) 불소 이외의 할로겐 화합물 가스(및 할로겐 가스)로서, Cl2, Br2, I2, HCl, HBr, HI 등.
(7) 그 밖의 가스로서, H2, N2, O2, CO 등.
(8) 불활성 가스로서, Ar, He 등.
한편, 불소 화합물 가스에 산소 가스를 함유시킴으로써 에칭의 이방성을 높일 수 있고, 에칭의 형상성을 양호하게 할 수 있다. 구체적으로는 SF6및 O2를 포함하고, O2/SF6유량비가 0.1 내지 0.5, 더욱 바람직하게는 0.15 내지 0.3의 가스가 고속 에칭성 및 형상성이 바람직하다. 또한, SF6및 C4F8를 포함하고 C4F8/SF6유량비가 0.3 내지 0.6, 더욱 바람직하게는 0.4 내지 0.5인 가스를 사용함으로써 양호한 결과를 얻을 수 있다. 이하에 확인을 위해 에칭을 실시한 결과에 관해 설명한다.
에칭 조건으로는,
1.에칭 가스: SF6+O2
(조건 A) 고주파 전력의 주파수: 40MHz
마스크: SiO2.
(조건 B) 고주파 전력의 주파수: 27MHz,
마스크: 레지스트
2.에칭 가스: SF6+ C4F8
고주파 전력의 주파수: 40MHz
마스크: SiO2.
이러한 에칭 조건에서 O2/SF6의 유량비를 변화시켜 에칭을 실시하였다. 상기 조건 A에 의한 실리콘 웨이퍼의 에칭으로 수득된 결(結) 형상으로부터 도 5에 나타내는 수직 에칭속도(a)와 사이드 에칭속도(b)를 측정하고, 고속 에칭성을 수직 에칭속도(a)로 평가한다. 또한, 형상성을 사이드 에칭속도(b)의 수직 에칭속도(a)에 대한 비(에칭속도비)(b/a)로 평가하였다.
그 결과를 도 6 및 도 7에 나타낸다.
도 6은 유량비 O2/SF6에 대한 수직 에칭속도(a) 및 에칭속도비(b/a)의 관계를 나타낸 것이다. 또한, 도 7은 유량비 C4F8/SF6에 대한 수직 에칭속도(a) 및 에칭속도비(b/a)의 관계를 나타낸 것이다.
도 6으로부터는 유량비 O2/SF6의 값이 0.1 내지 0.5인 범위에서 고속 에칭성 및 형상성이 양호하다는 것을 알 수 있다. 특히, 0.15 내지 0.3에서 수직 에칭속도(a)와 에칭속도비(b/a)와의 밸런스가 양호하므로 이 범위가 보다 바람직하다. 도 7로부터는 유량비 C4F8/SF6가 0.3 내지 0.6인 범위에서 고속 에칭성 및 형상성이 양호하다는 것을 알 수 있다. 특히, 0.4 내지 0.5인 범위에서 수직 에칭속도(a)와 에칭속도비(b/a)와의 밸런스가 양호하므로 이 범위가 보다 바람직하다.
또한, 에칭 형상성을 양호하게 하기 위해서는 실리콘 웨이퍼(W)의 온도를 저하시키는 것도 효과적이다. 따라서, 상술한 바와 같이 냉매실(17)의 냉매를 순환시켜 냉열을 발생시킨다. 이러한 냉열로 지지 테이블(2)을 통해 실리콘 웨이퍼(W)의 처리면을 원하는 온도까지 저하시킬 수 있다. 예컨대, -30℃ 정도의 냉매를 순환시킴으로써 에칭의 형상성, 즉 이방성이 양호해진다. 또한, 이러한 경우 냉열이 실리콘 웨이퍼(W)에 전해지기 쉽게 하기 위해서, 가스 도입 기구(18)로부터 실리콘 웨이퍼(W) 이면과 정전 척(6)의 표면 사이에 전열 가스를 공급한다. 전열 가스로는 통상의 헬륨(He) 대신에 SF6및 C4F8등의 에칭 가스로서 사용되는 프로세스 가스를 도입할 수도 있다. 이러한 프로세스는 냉각 효율이 He보다 높아서 실리콘 웨이퍼(W)를 냉각하는 효과를 한층 더 높일 수 있다.
또한, 제 1 고주파 전원(15)은 원하는 플라즈마를 형성하기 위해 주파수 및 출력이 적절히 설정된다. 실리콘 웨이퍼(W) 바로 위의 플라즈마 밀도를 높게 한다는 관점에서는 주파수가 27MHz 이상인 것이 바람직하다.
다음으로 주파수에 관해서 실리콘 에칭을 실제로 실시하여 확인한 사항에 관해 설명한다.
도 1에 나타낸 에칭 장치를 사용하고, 에칭 가스로서 C4F8+SF6를 사용하고, 고주파 전력의 주파수를 변화시켜 실리콘 웨이퍼(W)의 에칭을 실시하고, 에칭속도 및 레지스트에 대한 에칭 선택비를 구하였다.
도 8은 가로축에 고주파 전력의 주파수 및 세로축에 에칭속도 및 에칭 선택비를 들어 이들의 관계를 나타내고 있다. 도시한 바와 같이 에칭속도 및 에칭 선택비는 모두 주파수의 상승에 따라 증가하는 경향이 있고, 특히 27MHz 이상에서 급격히 상승하고 있다는 것을 알 수 있다.
또한, 추가로 에칭속도 및 에칭 선택비를 상승시킨다는 관점에서는 40MHz 정도가 바람직하다. 단, 이 40MHz의 주파수는 한정되는 것이 아니며, 특별히 상한은 없다. 그러나, 실시형태의 에칭 장치에 사용되고 있는 현실의 고주파 전력의 전송 방법에서 발생하는 과제(효율 등) 면에서 보면 실용적인 범위로는 40 내지 200MHz를 생각할 수 있다.
도 8은 40MHz까지의 결과밖에 나타내고 있지 않지만, 40MHz 이상에서도 주파수의 상승에 동반하여 에칭속도 및 에칭 선택비가 상승한다는 것은 용이하게 이해될 수 있을 것이다.
제 2 고주파 전원(26)은 플라즈마의 이온 에너지를 제어하기 위한 고주파 전력을 공급하는 것으로, 그의 주파수는 제 1 고주파 전원(15)의 주파수보다도 작고 2MHz 이상인 것이 바람직하다.
쌍극자 링 자석(24)은 실리콘 웨이퍼(W) 바로 위의 플라즈마 밀도를 높게 하기 위해서 대향 전극인 지지 테이블(2)과 샤워헤드(20) 사이의 처리 공간에 자기장을 인가하지만, 그 효과를 유효하게 발휘시키기 위해서는 처리 공간에 10000μT(100G) 이상의 자기장을 형성하는 강도의 자석인 것이 바람직하다. 자기장은 강하면 강할수록 플라즈마 밀도를 높게 하는 효과가 증가된다고 생각되지만, 안전성의 관점에서 100000μT(1kG) 이하인 것이 바람직하다.
또한, 실리콘 웨이퍼(W)를 고속으로 에칭하기 위해서는 에칭의 개구율, 즉 실리콘 웨이퍼(W)의 전체 면적에 대한 에칭 구멍의 면적의 비율도 고려해야 한다. 즉, 개구율이 지나치게 크면 고속의 에칭은 곤란하다. 이러한 관점에서 개구율은 10% 이하인 것이 바람직하고, 5% 이하가 더욱 바람직하다. 또한, 에칭의 개구폭은 특별히 한정되지 않지만, 예컨대 5μm 이상이 적용 가능하나 10μm 이상이 바람직하다. 개구폭의 상한도 특별히 존재하지 않지만 200μm 이하가 바람직하다.
이상과 같이 에칭시 챔버(1) 내부의 가스 압력을 고압으로 함으로써, 또한추가적인 다른 조건을 바람직한 범위로 규정함으로써 실리콘의 에칭을 고속으로 실시할 수 있지만, 실용적인 관점에서는 예컨대 챔버(1) 내부의 가스 압력을 26.6 내지 66.5Pa(200 내지 500mTorr), 제 1 고주파 전원(15)의 주파수를 40MHz, 제 2 고주파 전원(26)의 주파수를 32MHz, 쌍극자 링 자석(24)에 의해 형성되는 처리 공간에서의 자기장의 세기를 10000 내지 30000μT(100 내지 300G)로 한다. 이러한 조건을 채택함으로써, 실리콘 웨이퍼(W)의 에칭을 50μm/min 정도 또는 그 이상의 현저하게 큰 속도로 실시할 수 있다.
이러한 실용적인 조건으로 실리콘 웨이퍼(W)를 실제로 에칭한 결과에 관해 설명한다.
실리콘 웨이퍼의 표면에 SiO2마스크를 형성하고, 도 1에 나타낸 에칭 장치를 사용하여 에칭을 실시하였다. 에칭 조건으로서 챔버(1) 내부의 압력을 33.25Pa(250mTorr)로 하고, 에칭 가스로서 SF6및 O2를 각각 0.4L/min 및 0.13L/min의 유량으로 챔버(1) 내부에 공급하고, 제 1 고주파 전원(15)으로부터 출력하는 고주파 전력의 주파수를 40MHz, 제 2 고주파 전원(26)으로부터 출력하는 고주파 전력의 주파수를 3.2MHz, 쌍극자 링 자석(24)에 의해 형성되는 처리 공간에서의 자기장의 세기를 17000μT(170G)로 하고, 제 1 고주파 전원(15)으로부터의 고주파 전력의 출력을 2300W로 하였다. 또한, 실리콘 웨이퍼(W)를 효율적으로 냉각하기 위해서 웨이퍼 이면에 공급하는 가스로서 SF6가스를 사용하고, 실리콘 웨이퍼(W)의 저면의 온도가 -15℃가 되도록 하였다. 또한, 에칭에 의해 형성하는 구멍의 개구 입경은20μm으로 하였다.
이러한 에칭에 의한 구멍 형상을 도 9에 나타낸다. 도 9는 전자 현미경 사진에 의해 촬영된 화상을 선도(線圖)로서 묘사한 것이다.
상기 에칭에서의 에칭속도는 49.3μm/min로 지극히 고속이었다. 또한, 도 9에 도시한 바와 같이 구멍 형상은 양호한 것이었다. 마스크의 SiO2에 대한 실리콘의 에칭 선택비는 50.7이었다.
또한, 처리 챔버(1)의 내부 압력, 에칭 가스 유량, 고주파 전력 등을 최적화함으로써 60μm/min 이상의 에칭속도가 수득된다는 것이 확인되었다.
이상과 같이 본 실시형태의 방법을 채택함으로써 실리콘을 지극히 고속으로 에칭할 수 있고, 또한 에칭의 형상성도 양호해진다는 것이 확인되었다.
이상 설명한 고속 에칭방법에 의해 실리콘 웨이퍼를 관통하는 구멍 및 홈을 형성할 수 있지만, 상기 고속 에칭방법에 의해 실리콘 웨이퍼에 구멍을 형성한 후, 피에칭면과는 반대측의 표면을 CMP 등의 기술을 사용하여 전체면 연삭 또는 전체면 에칭을 실시하여, 상기 형성된 구멍 및 홈을 실리콘 웨이퍼를 관통하는 관통공 등으로 형성할 수도 있다.
또한, 본 발명은 상기 실시형태로 한정되지 않고 여러가지 변형이 가능하다. 예컨대, 상기 실시형태에서는 마그네트론 RIE 플라즈마 에칭 장치의 자기장 형성 수단으로서 쌍극자 링 자석을 사용하였지만, 이것으로 한정되지 않으며, 자기장의 형성도 필수적인 것은 아니다. 또한, 본 발명의 범위의 가스 압력으로 플라즈마를형성할 수 있으면, 에칭 장치의 구성은 용량 결합형 및 유도 결합형 등의 여러가지 플라즈마 에칭 장치를 사용할 수 있다. 단, 고압으로 플라즈마를 형성하는 관점에서는 유도 결합형보다도 용량 결합형 쪽이 바람직하다.
또한, 플라즈마 발생 영역을 좁게 하여 피처리체에 접하게 한다는 관점에서 보면, 그중에서도 RIE 유형인 것이 바람직하다. 또한, 상기 실시형태에서는 실리콘 웨이퍼의 에칭에 관해서 나타내었지만, 실리콘 영역을 포함하는 피처리체에 있어서의 실리콘 에칭인 경우 단결정 실리콘 웨이퍼의 에칭으로 한정되지 않는다.
이상 설명한 바와 같이 본 발명에 따르면 플라즈마 발생시 처리 챔버 내부의 가스 압력을 13 내지 1333Pa(100mTorr 내지 10Torr)로 높게 설정함으로써 충분한 양의 라디칼을 생성시킬 수 있고, 에칭속도 20μm/min 이상, 다른 조건을 최적화함으로써 에칭속도 50μm/min 이상의 종래에 없는 고속의 실리콘 에칭을 실현할 수 있다.
따라서, 본 발명은 3차원 디바이스의 관통공 형성에 바람직하게 사용할 수 있다는 점 외에 고속 에칭 특성을 겸비한 미세 가공 특성을 이용하여 종래 기계 가공으로 실시해왔던 기판으로부터의 칩의 절출 가공(다이싱)을 절반 이하의 절삭 비용으로 실현할 수 있는 등, 미세 기계가공 및 전자선 빔 리소그라피에 있어서의 마스크 가공 등으로의 적용이 기대된다.
(산업상의이용가능성)
본 발명의 실리콘 고속 에칭방법은 실리콘의 에칭 속도를 고속화시키기 위해서 이온 등의 하전 입자의 개수와 라디칼 개수와의 합을 증가시키는 것이 요구되고, 그 때문에 처리 챔버 내부의 가스 압력을 상승시켜 실리콘 에칭에 중성 입자인 라디칼을 크게 기여시켜 실리콘 에칭의 고속화를 실현한다.
본 발명의 실리콘 고속 에칭방법에 따르면, 플라즈마 발생시 처리 챔버내, 구체적으로는 피처리체의 처리 공간의 가스 압력을 13 내지 1333Pa(100mTorr 내지 10Torr)로 높게 설정함으로써 충분한 양의 라디칼을 생성시킬 수 있고, 에칭속도를 20μm/min 이상, 다른 조건을 최적화함으로써 추가로 에칭속도 50μm/min 이상의 종래에 없는 고속의 실리콘 에칭을 실현할 수 있다.

Claims (30)

  1. 진공 유지 가능한 처리 챔버 내부의 처리 공간에 접하도록 실리콘 영역을 갖는 피처리체를 설치하는 단계;
    상기 처리 공간에 에칭 가스를 도입하여 가스 분위기를 생성하는 단계; 및
    고주파 전력을 인가함으로써 플라즈마를 발생시키고, 그 속에서 상기 피처리체의 실리콘 영역을 고속으로 에칭하는 단계를 포함하는 실리콘 고속 에칭방법에 있어서,
    상기 플라즈마 발생시 처리 공간의 가스 압력을 13 내지 1333Pa(100mTorr 내지 10Torr)로 하는 것을 특징으로 하는
    실리콘 고속 에칭방법.
  2. 제 1 항에 있어서,
    처리 공간 내부의 가스 압력을 26 내지 133Pa(200mTorr 내지 1Torr)로 하는 것을 특징으로 하는 실리콘 고속 에칭방법.
  3. 제 1 항에 있어서,
    처리 공간 내부의 플라즈마 생성 영역과 피처리체의 에칭면과의 거리가 20mm 이하인 실리콘 고속 에칭방법.
  4. 제 1 항에 있어서,
    에칭 가스가 불소 화합물 가스를 포함하는 실리콘 고속 에칭방법.
  5. 제 4 항에 있어서,
    불소 화합물 가스의 분자식이 AxFy(여기서, A는 임의의 원소이고, x 및 y는 가수(價數)이다)로 나타나는 경우 y가 4 이상인 것인 실리콘 고속 에칭방법.
  6. 제 5 항에 있어서,
    불소 화합물 가스의 y가 6 이상인 실리콘 고속 에칭방법.
  7. 제 4 항에 있어서,
    에칭 가스가 산소를 추가로 포함하는 실리콘 고속 에칭방법.
  8. 제 7 항에 있어서,
    에칭 가스가 SF6및 O2를 포함하고, O2/SF6가 0.1 내지 0.5인 실리콘 고속 에칭방법.
  9. 제 4 항에 있어서,
    에칭 가스가 SF6및 C4F8를 포함하고, C4F8/SF6가 0.3 내지 0.6인 실리콘 고속 에칭방법.
  10. 제 1 항에 있어서,
    플라즈마 생성 기구가 서로 대향하는 한 쌍의 전극 사이에 고주파 전기장을 형성하여 플라즈마를 생성하는 용량 결합형인 실리콘 고속 에칭방법.
  11. 제 10 항에 있어서,
    플라즈마 생성 기구가, 피처리체가 위치되는 전극에 플라즈마 생성용의 고주파가 인가되는 RIE 유형의 것인 실리콘 고속 에칭방법.
  12. 제 11 항에 있어서,
    전극 사이에 전기장과 직교하는 자기장을 형성하면서 에칭을 실시하는 실리콘 고속 에칭방법.
  13. 진공 유지 가능한 처리 챔버; 상기 처리 챔버 내부에서 처리 공간이 개재된 상태로 설치되는 한 쌍의 전극; 상기 피처리체가 유지되는 전극에 플라즈마 발생용의 고주파 전력을 인가하고, 상기 처리 공간에 고주파 전기장을 형성하는 고주파 전원 수단; 상기 처리 공간 내부에 에칭 가스를 도입하여 가스 분위기를 생성하는 에칭 가스 도입 기구; 및 상기 처리 공간에 고주파 전기장 방향과 직교하고 한 방향으로 향하는 자기장을 형성하는 자기장 형성 수단을 포함하는 마그네트론 에칭 장치를사용하는 실리콘 고속 에칭방법에 있어서,
    상기 처리 공간 내부에 직교 전자기장을 발생시켜 가스 분위기 속에서 플라즈마를 발생시키고,
    피처리체의 피에칭면의 실리콘 영역이 상기 플라즈마에 접하도록 설치하고,
    상기 실리콘 영역을 고속 에칭하는 것을 포함하며,
    상기 실리콘 영역을 고속 에칭하는 경우 상기 처리 공간 내부의 가스 압력을 13 내지 1333Pa(100mTorr 내지 10Torr)로 하여 에칭을 실시하는
    실리콘 고속 에칭방법.
  14. 제 13 항에 있어서,
    처리 공간 내부의 가스 압력을 26 내지 133Pa(200mTorr 내지 1Torr)로 하여 에칭을 실시하는 실리콘 고속 에칭방법.
  15. 제 14 항에 있어서,
    자기장 형성 수단이, 복수의 이방성 세그먼트 자석이 상기 처리 챔버 주위에 환형으로 배치되고, 상기 각각의 이방성 세그먼트 자석의 자화 방향이 전극간에 동일한 한 방향 자기장을 형성하도록 설정된 쌍극자 링(dipole ring) 자석을 갖는 실리콘 고속 에칭방법.
  16. 제 13 항에 있어서,
    에칭 가스가 불소 화합물 가스를 포함하는 실리콘 고속 에칭방법.
  17. 제 16 항에 있어서,
    불소 화합물 가스의 분자식이 AxFy(여기서, A는 임의의 원소이고, x 및 y는 가수이다)로 나타나는 경우 y가 4 이상인 것인 실리콘 고속 에칭방법.
  18. 제 17 항에 있어서,
    불소 화합물 가스의 y가 6 이상인 실리콘 고속 에칭방법.
  19. 제 16 항에 있어서,
    에칭 가스가 산소를 추가로 포함하는 실리콘 고속 에칭방법.
  20. 제 19 항에 있어서,
    에칭 가스가 SF6및 O2를 포함하고, O2/SF6가 0.1 내지 0.5인 실리콘 고속 에칭방법.
  21. 제 16 항에 있어서,
    에칭 가스가 SF6및 C4F8을 포함하고, C4F8/SF6가 0.3 내지 0.6인 실리콘 고속 에칭방법.
  22. 제 13 항에 있어서,
    고주파 전원이 27MHz 이상의 고주파 전력을 인가하는 실리콘 고속 에칭방법.
  23. 제 22 항에 있어서,
    고주파 전원이 40 내지 200MHz의 고주파 전력을 인가하는 실리콘 고속 에칭방법.
  24. 제 13 항에 있어서,
    자기장 형성 수단이 피처리체의 존재 영역에 10000μT(100G) 이상의 자기장을 형성하는 실리콘 고속 에칭방법.
  25. 제 13 항에 있어서,
    고주파 전원과는 상이한 고주파 전원으로부터, 주파수가 플라즈마 형성용의 고주파 전력의 주파수보다 작고 2MHz 이상인 고주파 전력을 상기 플라즈마 형성용의 고주파 전력에 중첩시키는 실리콘 고속 에칭방법.
  26. 제 1 항에 있어서,
    에칭을 실시하는 피처리체의 에칭 개구율이 피처리체 표면의 10% 이하인 실리콘 고속 에칭방법.
  27. 제 1 항에 있어서,
    실리콘 부분을 갖는 피처리체가 단결정 실리콘 기판인 실리콘 고속 에칭방법.
  28. 제 27 항에 있어서,
    실리콘 고속 에칭방법에 의해 단결정 실리콘 기판을 에칭하는 공정 후, 상기 실리콘 기판의 반대측 표면의 전체면 연삭 또는 전체면 에칭을 실시하여, 상기 실리콘 고속 에칭방법에 의해 실리콘 기판에 형성된 구멍 또는 홈이 상기 실리콘 기판을 관통하는 실리콘 고속 에칭방법.
  29. 제 1 항에 있어서,
    에칭을 실시하는 피처리체의 에칭 개구부의 치수가 10μm 이상인 실리콘 고속 에칭방법.
  30. 실리콘 기판에 구멍, 홈 또는 관통공(through hole)을 형성하기 위해 실리콘 영역을 에칭하는 에칭방법에 있어서,
    상기 실리콘 기판을 설치하고, 에칭을 위한 플라즈마를 발생시키는 처리 공간에서,
    상기 처리 공간에서의 플라즈마 밀도에 관여하지 않으면서, 실리콘 에칭에 기여하는 중성 입자인 라디칼의 개수와 이온의 하전 입자의 개수를 증대시키도록 상기 처리 공간의 에칭 가스의 가스 압력을 상승시키는
    실리콘 고속 에칭방법.
KR1020037003805A 2000-09-14 2001-09-13 실리콘 기판의 가공 방법 KR100875770B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000280376A JP3920015B2 (ja) 2000-09-14 2000-09-14 Ｓｉ基板の加工方法
JPJP-P-2000-00280376 2000-09-14
PCT/JP2001/007962 WO2002023609A1 (fr) 2000-09-14 2001-09-13 Procede de gravure de silicium a vitesse elevee

Publications (2)

Publication Number Publication Date
KR20030045069A true KR20030045069A (ko) 2003-06-09
KR100875770B1 KR100875770B1 (ko) 2008-12-24

Family

ID=18765225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003805A KR100875770B1 (ko) 2000-09-14 2001-09-13 실리콘 기판의 가공 방법

Country Status (8)

Country Link
US (1) US7022616B2 (ko)
EP (1) EP1329948A4 (ko)
JP (1) JP3920015B2 (ko)
KR (1) KR100875770B1 (ko)
CN (1) CN1284213C (ko)
AU (1) AU2001288042A1 (ko)
TW (1) TW506015B (ko)
WO (1) WO2002023609A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644181B1 (ko) * 2004-04-29 2006-11-10 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 전자 부착을 이용하여 기판으로부터 물질을 제거하는 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403616B1 (ko) * 2001-01-03 2003-10-30 삼성전자주식회사 플라즈마 장치에 의한 플라즈마 처리 공정의 시뮬레이션방법
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP4377698B2 (ja) * 2002-04-08 2009-12-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP4431402B2 (ja) 2002-04-08 2010-03-17 東京エレクトロン株式会社 プラズマエッチング方法
CN100388434C (zh) 2003-03-12 2008-05-14 东京毅力科创株式会社 半导体处理用的基板保持结构和等离子体处理装置
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
JP4781106B2 (ja) * 2003-06-13 2011-09-28 住友精密工業株式会社 シリコンエッチング方法及び装置並びにエッチングシリコン体
US7993460B2 (en) * 2003-06-30 2011-08-09 Lam Research Corporation Substrate support having dynamic temperature control
DE10331526A1 (de) * 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
CN1871520B (zh) * 2003-10-22 2012-06-06 爱科来株式会社 分析器具供给装置
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
JP4182921B2 (ja) 2004-06-08 2008-11-19 セイコーエプソン株式会社 ノズルプレートの製造方法
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
WO2005124844A1 (ja) * 2004-06-21 2005-12-29 Tokyo Electron Limited プラズマ処理装置及び方法
US7615164B2 (en) * 2004-06-23 2009-11-10 Micron Technology, Inc. Plasma etching methods and contact opening forming methods
JP4629421B2 (ja) * 2004-12-06 2011-02-09 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
KR100777151B1 (ko) 2006-03-21 2007-11-16 주식회사 디엠에스 하이브리드형 플라즈마 반응장치
US20080149592A1 (en) * 2006-12-05 2008-06-26 Belen Rodolfo P Plasma etch process for controlling line edge roughness
JP4607930B2 (ja) * 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
WO2011115008A1 (ja) * 2010-03-16 2011-09-22 株式会社 アルバック エッチング方法及びエッチング装置
CN103337444A (zh) * 2013-06-08 2013-10-02 天通吉成机器技术有限公司 一种干法等离子刻蚀机的反应腔
JP2015220366A (ja) * 2014-05-19 2015-12-07 株式会社ディスコ ウェーハの加工方法
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632730A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Manufacture of semiconductor device
DE3574418D1 (en) * 1984-05-30 1989-12-28 Fujitsu Ltd Pattern-forming material and its production and use
EP0565212A2 (en) * 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides
ES2125229T3 (es) * 1990-07-31 1999-03-01 Applied Materials Inc Reactor de tratamiento por plasma.
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US5295395A (en) * 1991-02-07 1994-03-22 Hocker G Benjamin Diaphragm-based-sensors
US6518195B1 (en) * 1991-06-27 2003-02-11 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
JP2913936B2 (ja) 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法
JPH05129248A (ja) * 1991-10-30 1993-05-25 Nippon Soken Inc 高速ドライエツチング方法
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5536364A (en) * 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
US5573596A (en) * 1994-01-28 1996-11-12 Applied Materials, Inc. Arc suppression in a plasma processing system
JP3347909B2 (ja) * 1994-06-13 2002-11-20 松下電器産業株式会社 プラズマ発生加工方法およびその装置
US5869402A (en) * 1994-06-13 1999-02-09 Matsushita Electric Industrial Co., Ltd. Plasma generating and processing method and apparatus thereof
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
JP4124383B2 (ja) 1998-04-09 2008-07-23 財団法人国際科学振興財団 マイクロ波励起プラズマ装置用のシャワープレート及びマイクロ波励起プラズマ装置
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6291357B1 (en) * 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644181B1 (ko) * 2004-04-29 2006-11-10 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 전자 부착을 이용하여 기판으로부터 물질을 제거하는 방법

Also Published As

Publication number Publication date
JP2002093776A (ja) 2002-03-29
CN1284213C (zh) 2006-11-08
TW506015B (en) 2002-10-11
CN1459125A (zh) 2003-11-26
US7022616B2 (en) 2006-04-04
KR100875770B1 (ko) 2008-12-24
EP1329948A4 (en) 2007-09-12
US20040097079A1 (en) 2004-05-20
AU2001288042A1 (en) 2002-03-26
EP1329948A1 (en) 2003-07-23
WO2002023609A1 (fr) 2002-03-21
JP3920015B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100875770B1 (ko) 실리콘 기판의 가공 방법
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
JP2010080846A (ja) ドライエッチング方法
JP5235596B2 (ja) Ｓｉエッチング方法
KR100798160B1 (ko) 플라즈마 에칭방법
KR100564169B1 (ko) 실리콘 에칭 방법 및 에칭 장치
US9034772B2 (en) Etching method
KR100781474B1 (ko) 산화막 에칭 방법
TWI224817B (en) Etching method
JPH1074600A (ja) プラズマ処理装置
JP5264383B2 (ja) ドライエッチング方法
US7456111B2 (en) Plasma etching method and plasma etching apparatus
KR20230056722A (ko) 가스 클러스터 지원 플라즈마 처리
JP4128365B2 (ja) エッチング方法及びエッチング装置
JP4865951B2 (ja) プラズマエッチング方法
JP3172340B2 (ja) プラズマ処理装置
JP4615290B2 (ja) プラズマエッチング方法
Pu Plasma Etch Equipment
KR20020031997A (ko) 고밀도 플라즈마 산화막 식각 장치
JP5207892B2 (ja) ドライエッチング方法
JP2794963B2 (ja) ドライエッチング方法およびドライエッチング装置
JP2006253222A (ja) エッチング方法及びエッチング装置
JPH06204178A (ja) プラズマ発生装置
JP2016213404A (ja) プラズマエッチング方法
JP2013004745A (ja) エッチング装置及びエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 12