TW506015B - Silicon fast etching method - Google Patents

Silicon fast etching method Download PDF

Info

Publication number
TW506015B
TW506015B TW090122786A TW90122786A TW506015B TW 506015 B TW506015 B TW 506015B TW 090122786 A TW090122786 A TW 090122786A TW 90122786 A TW90122786 A TW 90122786A TW 506015 B TW506015 B TW 506015B
Authority
TW
Taiwan
Prior art keywords
silicon
speed
etching
patent application
gas
Prior art date
Application number
TW090122786A
Other languages
English (en)
Inventor
Takanori Mimura
Kazuya Nagaseki
Itsuko Sakai
Tokuhisa Ohiwa
Original Assignee
Tokyo Electron Ltd
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Toshiba Corp filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW506015B publication Critical patent/TW506015B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Description

A7
^06015 五、發明說明（l ) 本發明關於一種矽之高速蝕刻方法，其係將單結晶 基板專被處理體上之碎（Si)領域加以南速钱刻者。 最近，將裝置做成多層構造之3次元裝配裝置正在開 發當中。該3次元裝配裝置，係構造成將形成有電路元件 及記憶元件之矽基板加以層疊以當作基層基板，且以通孔 配線連接該等各層。藉該構造將可完成小型化且具高空間 效率之裝置。 如上述3次元裝配裝置，由於必須在厚度有1〇〇μιη& 右之矽基板上形成0 1·〇〜7〇μηι左右之配線用通孔，而需要 極為高速之蝕刻。 又’矽之高速蝕刻不僅應用於上述之3次元裝配裝 置’亦可應用於各種微機械加工中之亞微細粒順序加工， 且不僅利用於通孔，亦可利用於凹槽形狀之形成。 上述之高速蝕刻，於從前係使用可達成高電漿密度 之誘導結合型電漿蝕刻裝置。 然而’儘管使用習知之誘導結合型電漿蝕刻裝置之 高速蝕刻，也未必能達成蝕刻比率最多為1〇μπι/ιηίη左右充 分之餘刻比率。 本發明在提供一種矽之高速蝕刻方法，其係可達成 比習知更高之姓刻比率。 本發明一種矽之高速蝕刻方法，該方法係欲與可保 持真空狀態之處理室内之處理空間接觸，而設置具有石夕領 域之被處理體，且在其處理空間中形成導入有蝕刻氣體之 氣體環境，使之生成施加高頻電力所致之電浆，再於其中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐了----- I 丨 — -------------- n n n 1 一-OJ I n n 1_ n ϋ n I 0 m (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 506015 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（2) 將上述被處理體之矽領域加以高速蝕刻者； 且，令上述生成電漿時之上述處理空間之氣體壓力為13 至 1333 Pa(100mTorr 〜lOTorr)之範圍内。 本發明中，設置有與處理室内之處理空間接觸而有石夕 領域之被處理體W，且對其處理空間内導入蝕刻氣體而形 成氣體壓力為13至1333 Pa(100 mTorr〜10 Torr)範圍内之 氣體環境，並施加高頻電力以生成電漿。該電漿中離子等 荷電粒子之個數及原子團之個數之和變大，且在石夕領域内 之蝕刻比習知更為高速化。 (圖示之簡單說明） 第1圖係顯示用以完成本發明矽之高速蝕刻方法之磁 控管RIE電漿蝕刻裝置之構成例。 第2圖係模式化顯示配置於第1圖所示蝕刻裝置之處 理室周圍之狀態偶極環磁石。 第3圖係用以說明形成於處理室内之電場及磁場。 第4圖係顯示處理室内壓力及高頻電力與蝕刻比率 之關係。 第5圖係用以說明蝕刻過程中垂直蝕刻比率及侧蝕 刻比率。 第6圖係顯示成為蝕刻氣體之〇2/SF6之流量、垂直蝕 刻比率及蝕刻比率之關係。 第7圖係顯示相對於蝕刻氣體C4F8/SF6之流量比例 之垂直蝕刻比率及蝕刻比率之關係。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -- -5- --------!——管i — 訂-------！線-^^- ·· (請先閱讀背面之注意事項再填寫本頁) 506015 五、發明說明（3 ) 第8圖係顯示高頻 门鴻電力之頻率數、蝕刻比率 擇比例之關係。 千及蝕到選 第9圖係顯示蕤筮；闽&一 時之通孔。 s弟1圖所不之蝕刻裝置實際進行蝕刻 首先就本發明之矽(Si)之高速蝕刻方法中 以說明。 從則’為進行高速之發之㈣而需高電㈣度，且 使用導電結合型電漿_處理裝置以在高電漿錢之狀 態下進行石夕之餘刻。此目的係使其高電漿密度化，即進行 高電離比率化以使每單位體積之離子個數增加。 對此所討論出之結果，可見如後述之第4圖所示為使 石夕之蝕刻速度兩速化，而使處理室内之氣體壓力上升比使 電漿密度上升較為有效。換言之，可判斷出為中性粒子之 原子團促成矽之蝕刻。為達成蝕刻之高速化而要求離子等 荷電粒子之個數及原子團之個數之和為較大者，因此具體 而言在處理室内必須提高被處理體（被蝕刻面）所接觸之 處:理空間内之氣體壓力。 本發明係一種矽之高速蝕刻方法，而該方法係依上 述情況而做成者，且欲與可保持真空狀態之處理室内之處 理空間相接觸，而使具有石夕領域之被處理體保持，且在導 入有處理氣體之環境中生成電漿，再將其矽領域加以高速 餘刻者。 第1圖係顯示用以完成本發明梦之高速餘刻方法而使 用之磁控管RIE(Reactive Ion Etching)電漿餘刻裝置（以下 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - ----J--- ---i I #,0 (請先閱讀背面之注意事項再填寫本頁) 訂i · •線秦 經濟部智慧財產局員工消費合作社印製 -6 · A7 五、發明說明（ 稱為蝕刻裝置）之概略構造。 (請先閱讀背面之注意事項再填寫本頁) 分严刻裳置，係具有由兩個徑相異之圓筒所連接之 理室卜該處理室卜係同相㈣彡成之小捏 捭2處理室la及較此大徑之下部處理室 真工狀態，且進行接地而形成G助電位。但，處理室並 不限於1呂亦可藉不銹鋼等其他導電體而形成。 在w亥處理室1内，設有使成為被處理體之石夕晶圓W保 ^平之基座。該基座係銘所形成之支持桌2隔著絕緣板$ 後，崁入由導電體所形成之支持台4而構成者。 上述支持桌2係構造成可提供2系統之高頻電力。在 支持桌2上，透過整合器14連接有電聚生成用之第工高頻電 源15。預定頻率數之高頻率電力係由該高頻電源15被供入 支持桌2。同樣地，透過整合器25將較該第1高頻電源^ 之頻率數低之高頻電力供入支持桌2，而連接有使該電裝 生成用高頻電力重疊之第2高頻電源26。當然，該等高頻 電力之頻率數並非限疋者，且為依餘刻條件而適當選擇 者、。 經濟部智慧財產局員Η消費合作社印製 該靜電夾盤6係在絕緣體6b内組裝有電極6a，且在該 電極6a上連接有直流電源16。然後，藉在該電極以上由直 流電源16施加電塵’而產生靜電力如庫命力以使碎晶圓w 吸著。又，在支持桌2之内部上設有冷媒室17，且由冷媒 導入管17a對該冷媒室17導入自圖中未示之冷卻裝置之冷 媒’且由冷媒排出管17b排出而使之循環。該冷媒所致之 冷卻熱係透過支持桌2由矽晶圓W之裏面侧傳遞，且晶圓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） on：) 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（ 處理面被控制成預定之溫度。 又’處理室1内呈真空狀態時，該冷媒所致之冷卻熱 將變得難以傳遞給石夕晶圓w。因此，藉氣體導入機構18且 透過氣體供給線路19，對靜電夾盤6之表面及矽晶圓界之 裏面間導入用以傳遞冷卻熱之傳熱氣體，以提高冷卻效 率。 進而’在聚焦線圈5外周下部設有擋板10。上述支持 桌2及支持台4係藉包含有球形螺絲7之球形螺絲機構而呈 可升降之狀態，且支持台4下方之驅動部分係被不銹鋼 (SUS)製之風箱8所覆蓋。藉該風箱8，形成真空狀態之處 理室侧及形成大氣狀態之球形螺絲機構侧分離。又，風箱 8之外周侧上設有風箱蓋9。該聚焦線圈5係透過擋板1〇、 支持台4、風箱8與處理室1導通，且為Gnd電位。 或在下部處理室lb之侧壁上，形成有排氣通道η， 且在該排氣通道11上連接有排氣系統12。使該排氣系統12 之真空（圖中未示)動作，並使處理室1内減壓至預定之真 空度。另一方面，在下部處理室1 b之側壁上方設有閘闊 13’ 0亥閘閥13係用以搬入及搬出發晶圓胃之出入口呈開口 狀態且由外侧開閉該開口部分者。 另一方面，喷淋頭20係設於處理室1内之頂壁部分。 該喷淋頭20之下面，設有呈開口狀且與保持於支持桌2之 矽晶圓W呈平行狀態之多數氣體吐出孔22。又，該喷淋頭 20係形成與處理室1相同之GND電位。該喷淋頭2〇係在下 面及設於上方（處理室1内之頂板部分）之氣體導入部20a 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' — — II4II1I — — · I I I l· I I I ^ «ΙΙΙΙΙΙΙΙ (請f閲讀背面之注意事項再填寫本頁) 506015 A7 B7 五、發明說明（6 ) 間，形成有用以使導入氣體擴散之擴散空間2 i。 (請先閱讀背面之注意事項再填寫本頁) 在該氣體導入部2〇a上連接有氣體供給配管23a，且在 該氣體供給配管23a之另一端上連接有用以供給含蝕刻氣 體及稀釋氣體之處理氣體之處理氣體供給系統23。處理氣 體供結:系統23係由蝕刻氣體等氣體源（圖中未示）、分別設 於自該等氣體源之配管途中之質量流控制器（圖中未示） 及閥（圖中未示）所構成。 然後’姓刻氣體係由氣體供給配管23a、氣體導入部 20a到達喷淋頭20内之擴散用空間21，且由氣體吐出孔22 朝處理室1吐出，以在處理空間内生成蝕刻氣體環境。 藉上述構造，相對之喷淋頭20及支持桌2係當作上部 電極及下部電極進行作用，並在該等間之處理空間内做出 钱刻氣體環境’且由高頻電源15朝成為下部電極之支持桌 2施加高頻電力後生成電漿。 經濟部智慧財產局員工消費合作社印製 另一方面，在上部處理室la之外周圍上配置有環狀偶 極環磁石24。偶择環磁石24如第2圖所示之水平截面，係 構:造成多數各向異性分段柱狀磁石31安裝於環狀套管32 上。此例中形成圓柱狀之16個各向異性分段柱狀磁石係呈 %狀配置。第2圖中，各向異性分段柱壯磁石3〗中所示之 箭頭係顯示磁通量之方向。稍微錯開該等多數各向異性分 段柱狀磁石31之磁通量之方向，以整體朝單一方向形成相 同之水平磁場B。 藉此，在支持桌2及喷淋頭20間之空間内，如第3圖 所示般，模式化顯示藉施加高頻電源15之高頻電力，而形 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐 -9- 經濟部智慧財產局員工消費合作社印製 506015 A7 一 _ B7 …一................................ 五、發明說明（7 ) 成沿上下電極之垂直方向之電場EL，且藉偶極環磁石 24，而形成與上下電極方向平行之水平磁場b。於上述所 形成之正父電磁場上’生成電製（磁控管放電如上述， 在南能量狀態之蚀刻氣體環境中生成電敷，以蚀刻石夕晶圓 W 〇 接著，就使用上述所構成之矽之高速蝕刻方法加以 說明。 首先’打開閘閥13，藉圖中未示之晶圓搬送機構將 石夕晶圓W朝處理室1内搬入，而使之保持於支持桌2上。里 後’使晶圓搬送機構退避並關閉閘閥13。接著，藉球形螺 絲機構使支持桌2上升至第1圖所示之位置，同時藉排氣系 統12之真空栗將處理室1内排氣，以到達預期之真空度。 然後’預疋流ϊ之處理氣體由處理氣體供給系統23 導入處理室1内後，令將處理室1内之氣體壓力為^至丨33 3 Pa(100 mTorr〜10 Torr)之範圍内。 在其氣體環境中，由第1高頻電源15對支持桌2供給 預定之高頻電力。此時，由直流電源對靜電夾盤6之電極 6a施加預定之電壓後，矽晶圓W將藉庫侖力吸著保持於靜 電夾盤6上。藉施加該高頻電力，而在為上部電極之喷淋 頭20及為下部電極之支持桌2間形成高頻電場。在喷淋頭 20及支持桌2間，如上述藉偶極環磁石24形成有水平磁場 B，因此在石夕晶圓所存在之電極間之處理空間内形成正交 電磁場，且藉此所生成之電子漂流而產生磁控管放電。然 後，藉該磁控管放電所生成之電漿，而矽晶圓W將被蝕刻。 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） " ^7：-- -----------------裝-----r I--訂-------丨"線 峰- (請先閲讀背面之注意事項再填寫本頁) 506015 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 此時，令處理室1内之氣體壓力為13至1333 Pa(2〇〇 mTon-l Τοη〇之範圍内，因此不只生成離子及電子之荷電 粒子’還可生成足夠份量之原子團，且該原子團產生有效 作用，可達成從未有過之20μπι/ηιίη以上之高速之石夕钱刻。 且，氣體壓力之最佳範圍係26至133 Pa(200 mTon-1 Τοη〇 之間。該壓力之上限，係於使用前述構造之敍刻裝置時， 考慮儀刻之被處理體之面内均等性者。蝕刻過程中氣體壓 力過高時，由於面内均等性變差，因此設有壓力之上限。 當然’若必須獲得預期之面内均等性，則可設與其處理裝 置相應之氣體壓力之上限。 接著’就實際進行前述石夕之鍅刻且確認後之事項加 以說明。 在此，使用第1圖所示之蝕刻裝置以進行實際之蝕刻 處理。首先，使用SF6氣體及eh氣體之混合氣體當作蝕刻 氣體，將朝支持桌2施加之高頻電力之頻率數設為 40MHz，且藉偶極環磁石朝處理空間生成有 17000pmT(170G)之磁場。然後，使處理室1内之壓力及高 頻電力產生變化後，進行蝕刻而可獲得如第4圖所示之蝕 刻比率特性。第4圖之橫軸係指處理室内壓力、而縱軸係 指高頻電力。 如該第4圖所示，不論高頻電力之值，隨處理室内壓 力高於13Pa(l00mTolT)，可得知蝕刻比率上升。 又’使原子團之消滅比率減少，就將矽晶圓W上方之 原子團數增加之觀點而言，使電漿生成領域及矽晶圓W間 I I 1 I J 1 --------------^---------- (請先閱讀背面之注意事項再填寫本頁) -11 - 哪〇15
經濟部智慧財產局員工消費合作社印製 之距離於20mm以下為佳。 本實施態樣中’使用由平行相對電極所構成之rie型 電漿生成機構，因此電装生成領域形成於♦晶圓w之表面 且為2〇mm以下。換言之，在設有矽晶圓界之基座（下部電 極）侧上可生成電漿密度高之領域，即在矽晶圓w之正上 方可生成電漿密度高之領域比率。 藉此，使原子團之消滅比率減少後可增加矽晶圓胃上 方之原子團之個數，同時使原子團有效促成矽晶圓w之蝕 刻。 又，藉一邊在電極間形成與電場正交之磁場，且一 邊進行蝕刻，而在矽晶圓w之正上方產生ExB漂流以完成 高電漿密度。如上述般，加上該氣體壓力較高，而可以更 高之速度進行餘刻。 又，使用原子團而使蝕刻反應產生蝕，促成被處理 體上之蝕刻反應之原子團數nG，可顯示n。為母氣體密度（與 壓力成比例）、Gg务原子團之生成比率、Lg為餘刻反應外 所消滅之原子團之消滅比率、nG==n。· Gg-Lg，因此為使促 成被處理體上之蝕刻反應之原子團數nG增加，而以提高 n〇 ·(}(}，即將上述處理室内之氣體壓力提高，另外還有降 低Lg為有效，但為降低Lg必須盡力將到達反應為止之時間 所短，因此使處理室内之電漿生成領域及被處理體之蝕刻 面之距離於20mm以下為佳。 上述蝕刻氣體係可利用一般當作蝕刻氣體之氣體， 但就高速蝕刻矽晶圓W之觀點而言，係使用反應性高之氟 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- — ^--I I ---I L--lit-------- (請先閱讀背面之注意事項再填寫本頁) 506015 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1〇) 化合物氣體為佳。若將此加以具體說明，則可利用以下各 種氣體，且將該等單獨使用或混合使用多數之氣體。 (1) 將 CF4、C2F6、C3F8、C4F10、C5F12、C6Fl4、C7F12、 CsFu、C10F22等，當作式子CxFy(y=2x+2)所示之飽和氟 化碳化合物氣體。 (2) 將 C2F4 C2F2 C3F6 C3F4 C4F8 C4F6 C4F4 C5F1。CsFs C5F6 C5F4 C6F12 C6Fio C6F8 C6F6等，當作有式子 CxFy(y< 2x + 2)中所示雙鍵、三鍵中1個以上之不飽和氟化碳化合物 氣體。 (3) 將CHF3、CH2F2、CH3F等、上述⑴(2)之各氣體中 至少一種F代換成Η之化合物氣體等，當作CxHyFz所示之 氟化碳化合物氣體。 (4) 將 C2H4O、C3H6O、C3H4O2、CUH8〇、C4H6〇2 等， 當作式子CxFyOz(y=2x+2-2z)所示之氧化氟化碳化合物氣 (請先閱讀背面之注意事項再填寫本頁) Μ -----r---訂---------線*
-13- 經濟部智慧財產局員工消費合作社印製 506015 A7 ---------____ 五、發明說明（n) (6) 將Cl” Br” HC” HBr、HI等，當作氟以外之函 素化合物氣體（及_素氣體）。 (7) H2、M2、〇2、CO等其他氣體 (8) Ai:、He等惰性氣體 且，藉使氟化合物氣體含有氧氣，而可提高蝕刻之 各向異性，且可使蝕刻之形狀良好。具體而言，包含^6、 〇2且〇2/SF6流量比為（Μ至〜〇·5、而更理想者為〇^ $至〇 3 之氣體則高速蝕刻性及形狀較佳。藉使用〇·4〜〇·5之氣體而 可獲得良好之結果。以下，就用以確認而進行蝕刻之結果 加以說明。 蝕刻條件： 1·蝕刻氣體：SF6+02 (條件A)高頻電力之頻率數：4〇MHz 掩蔽：光阻 (條件B)高頻電力之頻率數：27MHz 掩蔽：光阻 2.蝕刻氣體：SF6+C4F8 高頻電力之頻率數：40MHz 掩蔽：SiCh 在該等蝕刻條件下，使02/SF6之流量比變化而進行蝕 刻。由上述條件之矽晶圓之蝕刻所獲得之結形狀，測量第 5圖示之垂直蝕刻比率a及侧蝕刻比率^，且以垂直蝕刻比 率a評價高速蝕刻性。進而，以對侧蝕刻比率b之垂直蝕刻 比率a之比（蚀刻比率比）b/a評價形狀。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -14- "-----r-------丨 *11^ 裝-----^----訂------- I-- * 襟 (請先M讀背面之注意事項再填寫本頁) 506015 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（12) 將其結果顯示於第6及第7圖上。 第6圖係顯示對流量比Ch/SF6之垂直蝕刻比率a及蝕 刻比率比b/a之關係。又，第7圖係顯示對流量比C4F8/SF6 之垂直蝕刻比率a及蝕刻比率比b/a之關係。 由第6圖可知，流量比Oa/SF6之質在0·1至〇·5之範圍 内’則高速蝕刻性及形狀良好。尤其，在〇· 15至0.3間垂直 餘刻比率a及蝕刻比率比b/a之平衡較佳，且該範圍内者更 佳。由第7圖可知，流量比CUFs/SF6之質在0.3至0.6之範圍 内’則高速蝕刻性及形狀良好。尤其，在0.4至0.5間垂直 餘刻比率a及蝕刻比率比b/a之平衡較佳，且該範圍内者更 佳。 又’使矽晶圓W之溫度下降亦可有效地使蝕刻形狀良 好。因此，如前述般使冷媒室17之冷媒循環而產生冷熱。 藉其冷熱並透過支持桌2可使矽晶圓W之處理面降低至預 期之溫度。例如，藉使-30 °C左右之冷媒循環，而#刻之 形狀，即各向異性將變良好。且，那時欲使冷熱較易傳遞 至石夕晶圓W，而在由氣體導入機構18將傳熱氣體供入石夕晶 圓W裏面及靜電夾盤6表面間。一般該傳熱氣體係代替氦 (He)，亦可導入當作SF6及C4Fs等蝕刻氣體使用之處理氣 體。該等處理氣體係冷卻效率比He高，且可更提高冷卻矽 晶圓W之效果。 又，第1高頻電源15係可適當地設定其頻率數及輸出 以形成預期之電漿。就提高矽晶圓W正上方之電漿密度支 觀點而言，頻率數係在27MHz以上為佳。 本紙張尺度適用中國國家標準（CNS)A4、規格（210 X 297公釐） -15- ----I --------裝··----r---訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 506015 五、發明說明（ 接著，關於該頻率數將確認實際進行矽蝕刻之事項加 以說明。 使用第1圖所示之蝕刻裝置，並使用CUFs+SF6當作钱 刻氣體，而使高頻電力之頻率數變化以進行矽晶圓W之蝕 刻，而求得對蝕刻比率及光阻之蝕刻選擇比例。 第8圖中取橫軸為高頻電力之頻率數、縱軸為蝕刻比 率及蝕刻選擇比例，而顯示該等之關係。如圖示般可知， 蝕刻比率及蝕刻選擇比例同時有隨頻率數上升而增加之 傾向，尤其27MHz以上將急速上升。 就使蝕刻比率及蝕刻選擇比例上升之觀點而言，以 40MHz左右為佳。但，該40MHz之頻率數並非被限定者， 尤其無上限。但，由使用於實施態樣蝕刻裝置上之賁際高 頻電力之傳送方法所產生之問題點（效率等），可見實用之 範圍為40〜200MHz。 第8圖只顯示至40MHz為止之結果，但可輕易地明白 儘管在40MHz以上，蝕刻比率及蝕刻選擇比例將隨頻率數 之上升而上升。 第2高頻電源26係用以控制電漿離子能源之供給高頻 電力者，且其頻率數係小於第1高頻電源15之頻率數且 2MHz以上者為佳。 偶極環磁石24為提高矽晶圓W正上方之電漿密度，而 在成為對向電極之支持桌2及喷淋頭20間之處理空間内施 加磁場，但為使效果有效地發揮而以在處理空間内可形成 如ΙΟΟΟΟμΤ(ΙΟΟΟ)以上強度之磁場之磁石為佳。可知磁場 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16- ----.Ι1—Ϊ111Ι! · I I I l· ! 1 β · I I i ! - (請先閱讀背面之注意事項再填寫本頁) A7
506015 五、發明說明（14) 越強則提高電漿密度之效果將增加，就安全性之觀點而言 以100000pT(100G)以下為佳。 又，為將石夕經圓W加以高速钱刻，而亦必須考慮蚀刻 之開口率、即對矽晶圓w之全面積之蝕刻孔面積之比例。 換言之，當開口率過大時高速之姓刻將變得困難。就上述 之觀點而言，開口率以10%以下為佳，且以5% 佳。又，姓刻之開口寬度並非被限定者，且例如可適用祚m 左右以上，但以10μη1為佳。開口寬度亦無上限，但以200μη1 左右以下為佳。 如上述，藉調高蝕刻時處理室〗内之氣體壓力，或將 其他條件規定於理想範圍内，而可以高速進行矽之蝕刻， 但就實用性之觀點而言，例如令處理室1内之氣體壓力為 26·6至66.5 Pa(200〜500 mTorr)、將第i高頻電源15之頻率 數設為40MHz、將第2高頻電源26之頻率數設為32MHz、 將偶極環磁石24所形成之處理空間内之磁場強度設為 10000〜30000μΤ(100〜300G)。由於採用上述般之條件，而 可以50μηι/ηιίη左右或以上之極快速度進行矽經圓w之蝕 刻。 將上述般之實用性條件下所實際進行矽晶圓w之結 果加以說明。 在石夕晶圓之表面形成Si02，且使用第1圖所示之蝕刻 裝置進行截刻。鍅刻條件係令處理室1内之壓力為3 3.2 5
Pa(250 mTorr)、將 SF6 及 〇2 分別以 0.4L/min及 0.13L/min 之 流量當作蝕刻氣體供入處理室1内、將由第1高頻電源15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） J 1 ---— l·---------•線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 17· 506015 A7 B7 五、發明說明（15) 所輪出之高頻電力頻率數設為4〇MHz、將由第2高頻電源 26所輸出之高頻電力頻率數設為3·2ΜΗζ、將偶極環磁石 所形成之處理空間中之磁場強度設為η〇〇〇μΤ(17〇(})，將 自第1局頻電源15之高頻電力之輸出設為23〇〇w。又，為 有效地冷卻石夕晶圓W而使用SF6氣體當作供入晶圓裏面之 氣體’且石夕晶圓W底面之溫度將降為5艺。且，將以蝕 刻而形成之孔之開口徑設為2〇μπι。 該餘刻中之餘刻比率係以49·3μπι/ιηίη為最高速。又， 如第9圖所示孔形狀為良好者。對掩蔽之si〇2之矽之蝕刻 選擇比例為50.7。 又，藉將處理室1之内壓力、蝕刻氣體流量、高頻電 力等加以最適當化，而確認可獲得pm/min以上之蝕刻比 率〇 (請先閱讀背面之注意事項再填寫本頁) -.— 訂i 經濟部智慧財產局員工消費合作社印製 如上述般’因採用本實施態樣之方法而可以極高之速 度將矽蝕刻，且可確認蝕刻之形狀亦良好。 藉上述所說明之高速蝕刻方法，將可形成貫通矽晶圓 之孔及凹槽’但藉上述高速蝕刻方法而於矽晶圓上形成孔 後’使用CMP等技術將與該被餘刻面相反側之表面加以全 面拋光或全面蝕刻，亦可於貫通矽晶圓之通孔等上形成孔 及凹槽。 且’本發明並不限於上述實施態樣，且可有各種變形 例。例如，上述實施態樣中使用偶極環磁石當作磁控管Rie 電衆鍅刻裝置之磁場形成機構，但並不限於此，磁場之形 成亦為非必需者。又，若可藉本發明範圍内之氣體壓力生 線- 18- 015
五、發明說明（i0) 成電漿，則不論蝕刻裝置之構造，可使用電容耦合型及誘 導結合型等各種電漿蝕刻裝置。但，就以高壓生成電漿之 觀點而言，電容耦合型較誘導結合型為佳。 又’就將電漿生成領域縮小而與被處理體接觸之觀點 而言，，其中亦以RIE型為佳。又，上述實施態樣中顯示有 石夕晶圓之#刻，但若為含有矽領域之被處理體中之矽蝕 刻，則並不限於單結晶矽晶圓之蝕刻。 如上述說明般，依本發明藉令生成電漿時之處理室1 内之氣體壓力為13至1333 Pa(100 mT〇rr〜1〇 mT〇rr)，而可 生成足夠量之原子團，且藉將蝕刻比率2〇μηι/ηιίη以上、其 他條件加以最適化，而可完成蝕刻比率為以上之 從未有過之高速石夕姓刻。 因此’本發明除可適用於3次元裝置之貫通孔形成 外’亦可利用兼具有該高速餘刻特性之精密加工特性，習 知係可以低於一半之費用完成藉機械加工進行之由基板 之切出加工（切割）等，且可期待微機械加工及電子束蝕刻 中、之掩蔽加工等之適用性。 本發明之矽之高速蝕刻方法，係為使矽之蝕刻速度高 速化’而要求離子等荷電粒子之個數及原子團之個數之和 較大’因此使處理室内之氣體壓力上升，並使成為中性粒 子之原子團促成矽蝕刻，以達成矽蝕刻之高速化。 依本發明之矽高速蝕刻方法，於生成電漿時之處理室 内’具體而言係藉令被處理體之處理空間之氣體壓力為i 3 至1333 Pa(l〇〇 mT〇rr〜1〇 Torr)，以生成足夠量之原子團， 本紙張尺度_ t關規格（21〇 x 297公爱^ (請先閱讀背面之注意事項再填寫本頁) ·——丨---訂-----I---線| 經濟部智慧財產局員Η消費合作社印製 -19- 506015 A7 B7 五、發明說明（17) 且藉將其餘刻比率設為20μηι/min以上、將其他條件加以最 適化，而可達成時刻比率為50μιη/πιίη以上之習知未有之高 速石夕餘刻方法。 元件標號對照表 Γ%先閱讀背面之注意事項再填寫本頁>
--1---r---訂--------線 I 經濟部智慧財產局員工消費合作社印製 Β…水平磁場 15·.第1高頻電源 1…處理室 16..直流電源 la··上部處理室 17a.冷媒導入管 lb··下部處理室 17b.冷媒排出管 2…支持桌 18..氣體導入管 3…絕緣板 19··氣體供給線路 4…支持台 20.·喷淋頭 5···聚焦線圈 20a·氣體導入部 6…靜電夾盤 21··擴散用空間 6a··電極 22··氣體吐出孔 6b··絕緣體 23·.處理氣體供給系統 7…球形螺絲 23a·氣體供給配管 8…風箱 24··偶極環磁石 9…風箱蓋 25··整合器 10··擋板 26··第2高頻電源 11 ··排氣通道 31··各向異性分段柱狀 12··排氣系統 磁石 13 · ·閘閥 32··環狀套管 14··整合器 -20-

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 506015 i 六、申請專利範圍 1· 一種矽之高速蝕刻方法，係設置一具有矽領域之被處理 體’使與可保持真空狀態之處理室内之處理空間相接 觸’且產生一朝該處理空間導入蝕刻氣體之氣體環境， 使生成一藉鬲頻電力施加所致之電漿，於其中以高速而 對上述被處理體之矽領域進行蝕刻者； 而，令上述電漿發生時之上述處理空間之氣壓為13至 1333 Pa(100 mTorr 至 1〇 Torr)之範圍内者。 2·如申請專利範圍第1項之矽之高速蝕刻方法，其係令該 處理空間之氣壓為26至133 Pa(200 mTorr至i Torr)之 範圍内者。 3·如申請專利範圍第丨項之矽之高速蝕刻方法，其係使該 處理空間内之電漿生成領域與被處理體之蝕刻面間之 距離於20 mm以下者。 4.如申請專利範圍第丨項之矽之高速蝕刻方法，其中該蝕 刻氣體係含有氟化合物氣體。 5·如申請專利範圍第4項之矽之高速蝕刻方法，其中該氟 化合物氣體之分以AxFy(惟，A為任一元素，χ及y 為價數）表示時，y為:4以上者。 6·如申請專職項之歡高速_方法，其中該氣 化合物氣體之y爲^^:丨以上者。 7.如申請專利範圍帛4項之梦之高速钱刻方法，其中雜 刻氣體係含有氧氣。 8·如申請專利範圍第7項之⑨之高速餘刻方法，其中該蚀 刻氣體係含有SF,及〇2，而〇2/SFe則於〇·丨至/〇· 5之範 i紙張尺度適用中國國家標準（CNS)A4規格（21G x 297公爱) -— --— -21 - (請先閱讀背面之注意事項再填寫本頁) ^r°JI n 1 n n n -^1 n I ϋ i n n n 1 n n n I n ϋ I i· n n n n ϋ n n ϋ I 經濟部智慧財產局員工消費合作社印製 -----^__ 六、申請專利範圍 圍内者。 9·如申請專利範圍第4項切之高祕刻方法，其中該姓 刻氣體係含有SF&及r* p ’ 6 及 C4F8，而 C4F8/SF6 則於 0.3 至 0.6 之範圍内者。 1〇.如申請專利範圍第1項之石夕之高速㈣方法，其中該 用以，成電漿之機構係—用以於相面對之一對電極間 形成焉頻電場以生成電漿之電容耦合型者。 U.如申請專利範圍第H)項之歡高速㈣方法，其中該 用以生成電漿之機構係一用以於載置被處理體用之電 極施加電漿生成用之高頻RIE型者。 12·如申請專利範圍第u項之矽之高速蝕刻方法，其係一 邊於電極間形成與電場正交之磁場，且一邊進行蝕刻 者。 13.種矽之咼速蝕刻方法，係採用一磁控管蝕刻裝置， 以於處理空間内產生一正交電磁場，於氣體環境内產生 電漿，並配置被處理體之被蝕刻面之矽領域與該電漿相 接觸，對該矽領域進行高速蝕刻時，令使該處理空間内 之氣壓於13至1333 Pa(100 mTorr〜10 Torr)之狀態下進 行蝕刻者；其中前述磁控管蝕刻裝置係具有·· 處理室，係可保持在真空狀態者； 電極，係呈一對且在該處理室内隔著處理空間而設者； 咼頻電源機構，係於保持有該被處理體之電極上施加電 漿生成用之咼頻電力，以在上述處理空間上形成高頻電 場者； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
    -22- 506015 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 、申請專利範圍 氣體導入機構，係在上述處理空間内導入蝕刻氣體，以 形成氣體環境者；及 磁場形成機構，係在處理空間上形成與該高頻電場方向 正父且朝單一方向之磁場者。 14.如申請專利範圍第13項之矽之高速蝕刻方法，其係將 該處理空間内之氣體壓力設在26〜133Pa (200mTorr〜ITorr)之範圍内後進行兹刻。 b·如申請專利範圍第14項之矽之高速蝕刻方法，其中該 磁場形成機構具有一偶極環磁石，而該偶極環磁石係設 疋成將多數各向異性分段磁石呈環狀配置於該處理室之 周圍，且该各向異性分段磁石之磁化方向在電極間呈相 同狀態之單向磁場者。 16·如申請專利範圍第13項之矽之高速蝕刻方法，其中該 餘刻氣體係含有氟化合物氣體。 17·如申請專利範圍第16項之矽之高速蝕刻方法，其中該 氟化合物氣體以AxFy(惟，A為任一元素、χ及y為價 數）表示其分子時，y為4以上。 18. 如申請專利第17項之歡高速_方法，其中該 氟化合物氣體之y為6以上。 19. 如申請專利範圍第16項之石夕之高速钱刻方法其中診 餘刻氣體並包含有氧氣。 2〇·如申請專利範圍第19項之歡高速㈣方法， 蝕刻氣體係含有SF6及〇2，且〇2/SF6為〇 x 圍内。 之範 ^氏張尺度適用中家標準（CNS)A4規袼咖χ撕公爱） (請先閲讀背面之注意事項再填寫本頁> I® --------^-----1---AW---Ί--·----------------- -23- 506015 金88 C8 —_____ _D8__ ______ 六、申請專利範圍 21.如申請專利範圍第μ項之矽之高速蝕刻方法其中^ 餘刻氣體係含有SF6及C4F8，且C4F8/SF6為〇 3至〇 6 之範圍内。 22·如申請專利範圍第13項之矽之高速蝕刻方法，其中該 高頻電源係施加27MHz以上之高頻電力。 23·如申請專利範圍第22項之矽之高速蝕刻方法，其中該 高頻電源係施加40〜200MHz之高頻電力。 24·如申請專利範圍第13項之矽之高速蝕刻方法，其中該 磁場形成機構係在被處理體之存在領域上形成1〇〇〇〇〆 T(100G)以上之磁場。 25·如申請專利範圍第13項之石夕之高速餘刻方法，其係使 來自與前述高頻電源相異之另一高頻電源之頻率較前 述電漿形成用之高頻電力之頻率小且於2MHz以上之高 頻電力重疊於前述電漿形成用之高頻電力者。 26·如申請專利範圍第1項之矽之高速蝕刻方法，其中用以 進行餘刻之被處理體之餘刻開口率係在被處理體表面之 10%以下。 27.如申請專利範圍第1項之矽之高速蝕刻方法，其中具有 前述矽部分之被處理體係單結晶矽基板。 28如申請專利範圍第27項之矽之高速蝕刻方法，其係使 於藉刖述石夕之高速餘刻方法而對單晶石夕基板進行餘刻 之程序後，對該矽基板之相反侧之表面進行全面拋光或 全面触刻’並令藉前述矽之高速蝕刻方法而形成於矽基 板上之孔洞或凹槽貫通該矽基板者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 a W Μ·» 一： n I» n ·ϋ n n I __ϋ n I l n ϋ n I n n ϋ n t— II ϋ I ·1 n -24- 丄 J A8 B8 C8 D8 申請專利範圍 29·如申請專利範圍 .. 員之矽之兩速蝕刻方法，其中該用 以上。 體之蝕刻開口部之尺寸係在ΙΟμηι 3〇·—種矽之高速蝕刻 方法，其係用以於矽基板形成孔、凹 槽或通孔，而於石夕領域進行姑刻者， 7 ;又置有上述矽基板且可產生供蝕刻用之電漿之 處理空間中， ，上述處理空間中之電漿密度無關之狀態下， 提回上述處理空間之餘刻氣體之氣壓，使可促成石夕之餘 刻之中性粒子之原子團的個數與離子之荷電粒子之個 數增加者。 — — — — — — — - — II J # (請先閱讀背面之注意事項再填寫本頁) 訂--- 經濟部智慧財產局員工消費合作社印製 H I n I n i i n ϋ ϋ ϋ n n n n n n n n I n I ϋ · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25-
TW090122786A 2000-09-14 2001-09-13 Silicon fast etching method TW506015B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000280376A JP3920015B2 (ja) 2000-09-14 2000-09-14 Ｓｉ基板の加工方法

Publications (1)

Publication Number Publication Date
TW506015B true TW506015B (en) 2002-10-11

Family

ID=18765225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090122786A TW506015B (en) 2000-09-14 2001-09-13 Silicon fast etching method

Country Status (8)

Country Link
US (1) US7022616B2 (zh)
EP (1) EP1329948A4 (zh)
JP (1) JP3920015B2 (zh)
KR (1) KR100875770B1 (zh)
CN (1) CN1284213C (zh)
AU (1) AU2001288042A1 (zh)
TW (1) TW506015B (zh)
WO (1) WO2002023609A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403616B1 (ko) * 2001-01-03 2003-10-30 삼성전자주식회사 플라즈마 장치에 의한 플라즈마 처리 공정의 시뮬레이션방법
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
AU2003236307A1 (en) * 2002-04-08 2003-10-20 Kabushiki Kaisha Toshiba Plasma etching method and plasma etching device
JP4431402B2 (ja) 2002-04-08 2010-03-17 東京エレクトロン株式会社 プラズマエッチング方法
US20070131652A1 (en) * 2003-01-12 2007-06-14 Mitsuhiro Okune Plasma etching method
CN100388434C (zh) 2003-03-12 2008-05-14 东京毅力科创株式会社 半导体处理用的基板保持结构和等离子体处理装置
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
WO2004112119A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Precision Products Co., Ltd. シリコンエッチング方法及び装置並びにエッチングシリコン体
US7993460B2 (en) * 2003-06-30 2011-08-09 Lam Research Corporation Substrate support having dynamic temperature control
DE10331526A1 (de) * 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
EP1677116B1 (en) * 2003-10-22 2014-06-11 ARKRAY, Inc. Analyzer-supplying device
US20050241671A1 (en) * 2004-04-29 2005-11-03 Dong Chun C Method for removing a substance from a substrate using electron attachment
JP4182921B2 (ja) 2004-06-08 2008-11-19 セイコーエプソン株式会社 ノズルプレートの製造方法
KR101247857B1 (ko) * 2004-06-21 2013-03-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7615164B2 (en) * 2004-06-23 2009-11-10 Micron Technology, Inc. Plasma etching methods and contact opening forming methods
JP4629421B2 (ja) * 2004-12-06 2011-02-09 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
KR100777151B1 (ko) 2006-03-21 2007-11-16 주식회사 디엠에스 하이브리드형 플라즈마 반응장치
US20080149592A1 (en) * 2006-12-05 2008-06-26 Belen Rodolfo P Plasma etch process for controlling line edge roughness
JP4607930B2 (ja) * 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
JPWO2011115008A1 (ja) * 2010-03-16 2013-06-27 株式会社アルバック エッチング方法及びエッチング装置
CN103337444A (zh) * 2013-06-08 2013-10-02 天通吉成机器技术有限公司 一种干法等离子刻蚀机的反应腔
JP2015220366A (ja) * 2014-05-19 2015-12-07 株式会社ディスコ ウェーハの加工方法
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632730A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Manufacture of semiconductor device
DE3574418D1 (en) * 1984-05-30 1989-12-28 Fujitsu Ltd Pattern-forming material and its production and use
DE3752259T2 (de) * 1986-12-19 1999-10-14 Applied Materials Bromine-Ätzverfahren für Silizium
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
DE69130348T2 (de) 1990-07-31 1999-06-17 Applied Materials, Inc., Santa Clara, Calif. Plasmabearbeitungsreaktor
US5295395A (en) * 1991-02-07 1994-03-22 Hocker G Benjamin Diaphragm-based-sensors
US6518195B1 (en) * 1991-06-27 2003-02-11 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
JP2913936B2 (ja) 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法
JPH05129248A (ja) 1991-10-30 1993-05-25 Nippon Soken Inc 高速ドライエツチング方法
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5536364A (en) * 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
US5573596A (en) * 1994-01-28 1996-11-12 Applied Materials, Inc. Arc suppression in a plasma processing system
JP3347909B2 (ja) 1994-06-13 2002-11-20 松下電器産業株式会社 プラズマ発生加工方法およびその装置
US5869402A (en) * 1994-06-13 1999-02-09 Matsushita Electric Industrial Co., Ltd. Plasma generating and processing method and apparatus thereof
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
JP4124383B2 (ja) 1998-04-09 2008-07-23 財団法人国際科学振興財団 マイクロ波励起プラズマ装置用のシャワープレート及びマイクロ波励起プラズマ装置
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6291357B1 (en) * 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates

Also Published As

Publication number Publication date
EP1329948A1 (en) 2003-07-23
JP3920015B2 (ja) 2007-05-30
US20040097079A1 (en) 2004-05-20
CN1284213C (zh) 2006-11-08
US7022616B2 (en) 2006-04-04
CN1459125A (zh) 2003-11-26
EP1329948A4 (en) 2007-09-12
KR20030045069A (ko) 2003-06-09
KR100875770B1 (ko) 2008-12-24
AU2001288042A1 (en) 2002-03-26
JP2002093776A (ja) 2002-03-29
WO2002023609A1 (fr) 2002-03-21

Similar Documents

Publication Publication Date Title
TW506015B (en) Silicon fast etching method
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
KR102165733B1 (ko) 전자 빔 플라즈마 프로세스에 의해 형성된 다이아몬드상 탄소 층
TWI840398B (zh) 電漿處理用方法及設備
TWI514462B (zh) 氮化矽膜中之特徵部的蝕刻方法
US11380551B2 (en) Method of processing target object
TW589681B (en) Etching method and apparatus
TW529105B (en) Etching method of organic based insulating film and dual damascene process
JP2008042115A (ja) プラズマ処理装置用の載置台及びプラズマ処理装置
TWI654651B (zh) 半導體基板之蝕刻方法
TWI420588B (zh) Plasma etching method
TW201826377A (zh) 矽氮化物之準原子層蝕刻方法
TW201828359A (zh) 用以製造自對準塊體結構之矽氮化物心軸的不等向性抽出方法
TWI785110B (zh) 用於自對準多重圖案化之選擇性氧化物蝕刻方法
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
TW200403746A (en) Etching method
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JP2651597B2 (ja) ドライエッチング方法及び装置
TW201829835A (zh) 被處理體之處理方法
US7528073B2 (en) Dry etching method and diffractive optical element
TW200302694A (en) Etching method and etching device
KR20180120118A (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법
JPH1145877A (ja) プラズマ処理方法及び装置
TWI794289B (zh) 用於自對準多重圖案化之選擇性氮化物蝕刻方法
JP6391734B2 (ja) 半導体製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent