KR20030001264A

KR20030001264A - 액티브 매트릭스형 액정 표시 장치 제조 방법

Info

Publication number: KR20030001264A
Application number: KR1020020033908A
Authority: KR
Inventors: 사카모토미치아키; 야마구치유이치
Original assignee: 닛뽄덴끼 가부시끼가이샤
Priority date: 2001-06-22
Filing date: 2002-06-18
Publication date: 2003-01-06
Also published as: US20030007106A1; KR100518053B1; JP2003005215A; TW574585B; US7277152B2; JP4002410B2

Abstract

TFT 및 패시베이션막이 투명 기판상에 형성되고 그 후 상기 패시베이션막은 어닐링된다. TFT의 드레인 전류를 고정된 턴-온 전압(Von) 및 턴-오프 전압(Off)에서 측정한 경우에 어닐링된 TFT의 성능(실선으로 표시)은 변하지 않지만 어닐링 되지 않은 TFT의 성능(파선으로 표시)은 크게 변화한다. 더욱 상세하게는 드레인 전류는 TFT의 성능의 변화에 따라 급격히 감소한다. 상기 현상이 의미하는 바는 어닐링 되지 않은 TFT의 온 저항(on-resistance)은 크게 증가된다는 것을 뜻한다.

Description

액티브 매트릭스형 액정 표시 장치 제조 방법{METHOD FOR MANUFACTURING ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 휴대 전화 및 휴대 정보 단말 등에 채택될 수 있는 액티브 매트릭스형 액정 표시 장치의 제조 방법에 관한 것으로서, 특히 상기 방법을 채택함으로써 표시되는 이미지의 악화를 방지할 수 있는 액티브 매트릭스형 액정 표시 장치의 제조 방법에 관한 것이다.

액티브 매트릭스형 액정 표시 장치는 예컨대, 화소마다 형성된 스위칭 소자로서 박막 트랜지스터(TFT)를 구비한 TFT 기판과, 상기 TFT 기판에 붙어있는 대향 기판과, 상기 TFT 기판과 상기 대향 기판 사이에 끼워지는 액정층을 포함한다.

도 1은 종래 기술의 액정 표시 장치에서 채택된 TFT 기판의 구조를 도시하는 레이아웃 도면이고 도 2는 종래 기술의 액정 표시 장치의 TFT 기판과 대향 기판의 위치 관계를 도시하는 단면도이다. 여기서, 도 1 및 도 2에 도시된 액정 표시 장치는 동일한 것이 아니라 예컨대 소스 전극의 기하학적인 형상에 있어서 서로 다른 것이다.

종래 기술의 액정 표시 장치에 있어서, 투명 기판(1, 21)의 사이에 액정층(33)이 형성된다. 이하, 액정층(33)이 상부에 배치되는 투명 기판(1, 21)의 측면은 내측이라고 하고 상기 액정층이 상부에 배치되지 않는 투명 기판(1, 21)의측면은 외측이라고 한다.

투명 기판(1)의 안쪽 표면상에는 주사선(2)에 접속된 게이트 전극(3) 및 게이트 전극(3)을 피복하는 게이트 절연막(4)이 형성되어 있다. 게이트 절연막(4)상에는 게이트 전극(3)에 대면하도록 반도체층(5)이 형성되고 또한 상기 반도체층(5)을 사이에 두고 드레인 전극(7) 및 소스 전극(8)이 상기 게이트 절연막(4)상에 형성되고 그에 따라 박막 트랜지스터(TFT ; 10)가 구성된다. 여기서, 드레인 전극(7)은 주사선(2)에 수직 방향으로 연장하는 데이터선(6)에 접속된다.

전술한 구성 요소들을 피복하도록 패시베이션막(9) 및 오버 코트층(11)이 형성된다. 또한, 패시베이션막(9) 및 오버 코트층(11)에 콘택트 홀(12)이 형성되고 화소 마다 콘택트 홀(12)을 사이에 두고 소스 전극(8)에 접속된 화소 전극(13)이 오버 코트층(11)상에 형성된다. 화소 전극(13)의 주변을 통해 광이 누설하는 것을 방지하기 위해, 화소 전극(13)은 투명 기판(1)에 수직인 위치로부터 기판을 보았을때 그 주변에서 2개의 인접한 주사선(2, 2)과 2개의 인접한 데이터선(6, 6)을 겹치도록 형성되고, 상기 2개의 인접한 주사선 및 상기 2개의 인접한 데이터선은 상기 화소 전극(13)에 대응하는 화소를 둘러싸게 된다. 더욱이, 화소 전극(13)상에는 배향막(도시되지 않음)가 형성되고 그에 따라 TFT 기판(31)이 구성된다.

한편, 투명 기판(21)의 안쪽 표면상에는 표시될 각 컬러에 대응하는 컬러 필터(22) 및 블랙 매트릭스(212)가 형성되고 또한 컬러 필터 및 블랙 매트릭스에 대해 내부에 공통 전극(24) 및 배향층(도시되지 않음)이 투명 기판(21)상에 순차적으로 형성되고 그에 따라 대향 기판(32)이 구성된다.

여기서, 도 1에 있어서 소스 전극(8)은 상기 소스 전극(8)을 포함하는 화소에 인접한 화소 부근까지 연장하도록 형성되고 상기 주사선(2)은 한 방향으로 연장되고 주사선의 직선 부분 및, 게이트 전극(3)이 상기 직선부로부터 돌출하는 방향과 반대 방향으로 상기 직선부로부터 돌출하고 상기 게이트 절연막(4)을 사이에 두고 소스 전극(8)과 겹치는 상기 주사선의 다른 부분이 주사선을 구성하도록 형성된다. 반면에, 도 2에 있어서 소스 전극(8)은 TFT(10)의 게이트 전극(3) 근방에만 형성된다. 전술한 바와 같이, 도 1 및 도 2에 도시된 화소 구성은 소스 전극의 구성이라는 관점에서 약간 다르다. 즉, 소스 전극(8)과 겹치는 주사선(2)의 일부는 소스 전극(8)과 주사선(2)의 사이의 용량을 보다 크게 확보하여 소스 전극(8)의 전위의 불필요한 변동을 억제하여 표시될 화상의 플리커(flickering)를 방지한다.

종래 기술의 TFT 기판의 제조 방법에 관해서 설명한다. 도 3의 a 내지 c, 및 도 4의 a 및 b는 종래 기술의 TFT 기판의 제조 방법을 공정 단계 순서로 도시하는 단면도이다. 또, 도 3의 a 내지 c, 및 도 4의 a 및 b에 도시하는 영역은 도 2에 도시된 영역에 대응한다.

도 3의 a에 도시된 바와 같이, 먼저, 투명 기판(1)상에 주사선(2)(도 3 및 도 4를 참조) 및 게이트 전극(3)을 선택적으로 형성한다. 이어서, 투명 기판(1)의 전면상에 게이트 절연막(4)을 CVD 법을 사용하여 따라 디포지팅한다. 그 후, 게이트 절연막(4)상에 반도체층(5)을 형성한다. 다음에, 데이터선(6), 드레인 전극(7) 및 소스 전극(8)을 게이트 절연막(4)상에 형성한다.

도 3의 b에 도시된 바와 같이, 플라즈마 CVD법을 사용하여 투명 기판(1)의전면상에 패시베이션막(9)을 형성한다.

그 후, 도 3의 c에 도시된 바와 같이, 소스 전극(8)까지 도달하는 개구(9a)를 패시베이션막(9)에 형성한다.

다음에, 도 4의 a에 도시된 바와 같이, 개구(9a)까지 도달하는 개구(11a)를 구비한 오버 코트층으로서 유기막을 패시베이션막(9)상에 형성한다. 상기 개구(9a, 11a)는 콘택트 홀(12)을 구성한다.

도 4의 b에 도시된 바와 같이, 콘택트 홀(12)를 사이에 두고 소스 전극(8)에 접속되는 화소 전극(13)을 오버 코트층(11)상에 형성한다.

그 후, 화소 전극(13)을 피복하는 배향막(도시되지 않음)을 형성하여 TFT 기판을 완성한다.

일반적으로, TFT를 가열하면 TFT의 온 저항(on-resistance)이 떨어져 TFT의 온 저항(on-resistance)에 대한 TFT의 오프 저항(off-resistance)의 비율이 저하되기되기 때문에 TFT의 가열을 회피하였다.

전술한 바와 같은 제조 방법에 의하면, 비교적 고화질의 액티브 매트릭스형 액정 표시 장치를 얻는 것이 가능하지만 장시간 사용함으로써 표시 얼룩이 발생하거나 콘트라스트가 저하하는 문제점이 발견되었다.

본 발명의 목적은 장기에 걸쳐 고화질을 얻을 수 있는 액티브 매트릭스형 액정 표시 장치의 제조 방법을 제공함에 있다.

본 발명의 하나의 특징에 따른 액티브 매트릭스형 액정 표시 장치의 제조 방법은;

투명 기판상에 박막 트랜지스터를 형성하는 단계와,

상기 투명 기판상에 상기 박막 트랜지스터를 피복하는 패시베이션막을 형성하는 단계와,

상기 박막 트랜지스터의 소스 전극까지 도달하도록 상기 패시베이션막에 제1의 개구를 형성하는 단계와,

상기 제1의 개구를 사이에 두고 상기 소스 전극에 접속되는 상기 화소 전극을 상기 패시베이션막상에 형성하는 단계를 포함한다. 상기 방법에 있어서, 상기 패시베이션막은 상기 패시베이션막의 상기 형성 단계 이후에 어닐링된다.

상기 경우에, 상기 패시베이션막의 상기 어닐링은 상기 화소 전극의 형성 단계 이후에 실행된다.

본 발명의 다른 특징에 따른 액티브 매트릭스형 액정 표시 장치의 제조 방법은;

투명 기판상에 박막 트랜지스터를 형성하는 단계와,

상기 패시베이션막상에 유기막을 형성하는 단계와,

상기 제1의 개구와 정합하도록 상기 유기막에 제2의 개구를 형성하는 단계와,

상기 제1 및 제2의 개구를 사이에 두고 상기 소스 전극에 접속되는 화소 전극을 상기 유기막상에 형성하는 단계를 포함한다. 상기 방법에 있어서, 상기 패시베이션막은 상기 패시베이션막의 상기 형성 단계 이후에 어닐링된다.

상기 경우에, 상기 패시베이션막의 상기 어닐링은 상기 제1의 개구 형성 단계와 상기 유기막 형성 단계 사이에서 실행된다.

또한, 본 발명의 상기 특징에 있어서, 상기 방법은 상기 패시베이션막의 상기 어닐링이 상기 제1의 개구 형성 단계 이전에 실행되어 상기 경우에 상기 소스 전극이 산화되는 정도가 낮게 유지되는 구성을 더 포함한다.

또한, 본 발명의 다른 특징에 있어서, 상기 방법은 상기 제2의 개구를 형성하는 상기 단계와 상기 화소 전극을 형성하는 상기 단계 사이에서 상기 제2의 개구를 통해 노출되고 상기 소스 전극의 표면에 존재하는 산화막을 제거하는 단계를 더 포함한다.

본 발명의 또 다른 특징에 따른 액티브 매트릭스형 액정 표시 장치 제조 방법은;

투명 기판상에 박막 트랜지스터를 형성하는 단계와,

상기 패시베이션막상에 유기막을 형성하는 단계와,

상기 박막 트랜지스터의 소스 전극과 정합하도록 상기 유기막에 제2의 개구를 형성하는 단계와,

상기 박막 트랜지스터의 상기 소스 전극까지 도달하도록 상기 패시베이션막에 제1의 개구를 형성하는 단계와,

상기 방법은 상기 패시베이션막의 상기 어닐링이 상기 유기막의 상기 형성 단계 이전에 실행되어 상기 경우에 소스 전극이 거의 산화되지 않고 그에 따라 화소 전극과 소스 전극 사이의 콘택트 저항을 매우 낮게 하도록 구성된다.

도 1은 종래 기술의 액정 표시 장치의 TFT 기판의 구성을 도시하는 도면.

도 2는 종래 기술의 액정 표시 장치의 TFT 기판과 대향 기판 사이의 위치 관계를 도시하는 단면도.

도 3은 종래 기술의 TFT 기판의 제조 방법을 제조 공정 단계의 순서대로 도시하는 TFT 기판의 단면도.

도 4는 도 3의 제조 공정 단계에 후속하는 공정 단계를 순서대로 도시하는 TFT 기판의 단면도.

도 5는 본 발명의 제1의 실시예에 따라 구성된 액티브 매트릭스형 액정 표시 장치의 제조 방법을 공정 단계 순서대로 도시하는 TFT 기판의 단면도.

도 6은 도 5의 제조 공정 단계에 후속하는 공정 단계를 순서대로 도시하는 본 발명의 제1의 실시예에 따라 구성된 TFT기판의 단면도.

도 7은 횡축에 게이트 전압을 나타내고 세로축에 드레인 전류를 나타내어 TFT 특성을 도시하는 그래프.

도 8은 본 발명의 제2의 실시예에 따라 구성된 액티브 매트릭스형 액정 표시 장치의 제조 방법을 공정 단계 순서대로 도시하는 TFT 기판의 단면도.

도 9는 도 8의 제조 공정 단계에 후속하는 공정 단계를 순서대로 도시하는 본 발명의 제2의 실시예에 따라 구성된 TFT기판의 단면도.

이하, 본 발명의 실시예에 따른 액티브 매트릭스형 액정 표시 장치의 제조 방법에 관해서 첨부된 도면을 참조하여 구체적으로 설명한다. 도 5의 a 내지 c, 및 도 6의 a 및 b는 본 발명의 제1의 실시예에 따른 액티브 매트릭스형 액정 표시 장치의 제조 방법을 공정 단계 순서대로 도시하는 단면도이다. 여기서, 도 5의 a 내지 c, 및 도 6의 a 및 b에 도시된 영역은 도 2에 도시된 영역에 대응한다.

본 실시예에 있어서, 우선, 예컨대 유리 기판 또는 투명 수지 기판으로 구성되는 투명 기판(1)상에 알루미늄(Al)막, 몰리브덴(Mo)막 또는 크롬(Cr)막과 같은 금속막을 예컨대 CVD(화학적 기상 증착법)을 이용하여 형성하고 그 후 상기 금속막을 포토리소그라피에 의해 선택적으로 에칭하여 소요의 형상으로 패터닝하고 그에 따라 주사선(2)(도 3및 도 4를 참조) 및 게이트 전극(3)을 형성한다. 상기 경우에주사선(2) 및 게이트 전극(3)은 예컨대 100 내지 400nm의 두께로 형성된다. 이어서, 기판의 전면상에 예컨대 실리콘 질화막으로 이루어지는 게이트 절연막(4)을 예컨대 CVD 법에 따라 디포지팅한다. 게이트 절연막(4)은 예컨대 100 내지 200 nm의 두께로 형성된다. 그 후, 게이트 절연막(4)상에 비정질 실리콘막을 디포지팅하고 상기 비정질 실리콘막을 선택적으로 에칭하여 소요의 형상으로 패터닝함으로써 반도체층(5)을 형성한다. 반도체층(5)의 두께는 예컨대 400nm 정도이다. 다음에, 기판의 전면상에, 알루미늄(Al)막, 몰리브덴(Mo) 막 또는 크롬(Cr)막의 금속막을 예컨대 스퍼터링법을 사용하여 디포지팅하고 그 후 상기 금속막을 포토리소그라피법에 의해 선택적으로 에칭하여 소요의 형상으로 패터닝함으로써 데이터선(6), 드레인 전극(7), 및 소스 전극(8)을 형성한다. 상기 경우에, 데이터선(6), 드레인 전극(7), 및 소스 전극(8)은 예컨대 100 내지 400nm의 두께로 형성된다. 최종적으로 전술한 단계에 의해 박막 트랜지스터(TFT)10가 형성된다.

도 5의 b에 도시된 바와 같이, 예컨대 플라즈마 CVD법을 사용하여 기판의 전면상에 패시베이션막(9)을 형성한다. 상기 경우에, 상기 패시베이션막(9)은 예컨대 SiN_X막과 같은 무기막 또는 에폭시계 수지막 또는 아크릴계 수지막과 같은 투명 수지막으로 구성되고 그 두께는 예컨대 100 내지 200nm 이다. 계속해서, 예컨대 공기또는 N₂분위기하에서 패시베이션막(9)에 어닐링 처리를 실행한다. 상기 경우에, 상기 어닐링은 예컨대 250 내지 270℃의 온도로 1시간 정도로 실행된다.

도 5의 c에 도시된 바와 같이, 소스 전극(8)까지 도달하도록 개구(9a)를 패시베이션막(9)에 형성한다.

다음에, 기판의 전면상에 예컨대 감광성 아크릴계 수지를 스핀 코트법에 따라 코팅하고 그 후 노광 및 현상하여 소요의 패턴을 형성한다. 그리고, 상기 수지막을 200℃ 정도의 온도로 경화함으로써 도 6의 a에 도시된 바와 같이 개구(9a)까지 도달하는 개구(11a)를 구비한 유기막을 오버 코트층(11)으로서 형성한다. 그에 따라 상기 개구(9a, 11a)는 콘택트 홀(12)을 구성한다.

그리고, 도 6의 b에 도시된 바와 같이, 도전막을 예컨대 스퍼터링법에 의해 오버 코트층상에 디포지팅하고 상기 도전막을 포토리소그라피법에 의해 소요의 형상으로 패터닝함으르써 화소마다 콘택트 홀(12)을 사이에 두고 소스 전극(8)에 접속되는 화소 전극(13)을 형성한다. 화소 전극(13)은 투과형 액정 표시 장치의 경우에는 예컨대 ITO(Indium-Tin-0xide)막으로부터 구성되고 반사형 액정 표시 장치의 경우에는 예컨대 Al막으로 구성되고 각 화소내에 투과 영역 및 반사 영역이 제공된 반투과형 액정 표시 장치의 경우에는 서로 일부가 겹치는 ITO 막 및 Al막으로 구성된다. 또, 도전막의 디포지팅 온도는 100 내지 150℃이면 바람직하다. 그 이유는 디포지팅 온도가 100℃ 미만인 경우에는 소스 전극과 도전막 사이의 콘택트 저항이 높아지고 디포지팅 온도가 150℃를 넘으면 오버 코트층(11)을 구성하는 유기막으로부터 산소가 도전막까지 확산하기 때문에 유기막상에서의 도전막의 에칭이 곤란하게 되기 때문이다.

그 후, 화소 전극(13)을 피복하는 배향막(도시되지 않음)를 형성하고 그에 따라 TFT 기판이 완성된다.

상기 TFT 기판의 형성의 완료 이후에 컬러 필터 및 공통 전극이 형성된 대향 기판과 TFT 기판이 서로 붙여지고 그들 사이에 액정이 봉입됨으로써 액정 표시 패널이 완성된다. 더욱이, 데이터 드라이버와 같은 칩을 액정 표시 패널과 함께 제공함으써 액티브 매트릭스형 액정 표시 장치의 형성이 완료된다.

전술한 바와 같이 구성된 제1의 실시예에 따르면, 패시베이션막(9)을 형성한 이후, 및 개구(9a)를 형성하기 이전에 TFT(10)를 어닐링하기 때문에 TFT의 온 저항(on-resistance)은 약간 저하되지만, TFT(10)의 특성, 특히 TFT의 온 저항에 대한 TFT의 오프 저항의 비율이 장기간 사용해도 안정적이라는 효과가 얻어진다. 예컨대, 종래 기술의 액정 표시 패널의 제조 방법의 경우와 같이 어닐링 처리를 하지 않는 경우에는 번인 테스트(burn-in test ; 연속구동) 이전에 TFT의 온 저항에 대한 TFT의 오프 저항의 비율이 6자리수 정도이더라도 상기 번인 테스트 이후에 TFT의 온 저항에 대한 TFT의 오프 저항의 비율이 3자리수 정도까지 낮아진다. 반면에, 본 발명의 실시예에 따라 구성된 방법의 경우에서와 같이 어닐링이 실행되면 번인 테스트 이후에 TFT의 온 저항에 대한 TFT의 오프 저항의 비율은 6자리수 정도로 유지된다.

그 이유는 다음과 같다. 즉, 패시베이션막(9)은 TFT(10)를 보호하기 위해 제공되지만 플라즈마 CVD법에 따라 형성된 SiNx 막 중에는 이온 및 라디칼이 국부적잔존하고 있다. 이 때문에 SiNx 막으로 구성된 패시베이션막(9)에서는 분극이 생기고 상기 분극이 TFT의 백 채널에 영향을 미친다. 그 결과, 장기간의 사용에 의해 TFT 특성이 변해 버린다. 즉, 번인 테스트에 의해 TFT의 온 저항에 대한 TFT의 오프 저항의 비가 현저히 낮아지게 된다. 그에 따라, 패시베이션막(9)에 예컨대 250 내지 320℃ 정도의 온도로 1 내지 3시간 정도의 어닐링을 실행한 경우에 막 중의 이온 및 라디칼이 확산하여 SiN_X막의 분극이 억제된다. 그 결과 TFT 특성이 안정하게 되고 번인 테스트의 전 후에 TFT의 온 저항에 대한 TFT의 오프 저항의 비가 거의 변하지 않게 된다.

도 7의 a 및 b는 횡축에 게이트 전압을 나타내고 세로축에 드레인 전류를 나타내어 TFT 특성을 도시하는 그래프이다. 여기서, 도 7의 a는 번인 테스트 이전의 TFT의 특성을 도시하고 도 7의 b는 번인 테스트 이후의 TFT의 특성을 도시한다. 또한, 도 7의 a 및 b의 실선은 어닐링을 실행한 TFT의 특성을 도시하고 파선은 어닐링을 실행하지 않은 TFT의 특성을 도시한다. 도 7의 a 및 b에 도시된 바와 같이, 고정된 턴-온 전압(turn-on voltage ; Von) 및 고정된 오프 전압(turn-off voltage ; Voff)에서 TFT의 드레인 전류를 측정한 경우에 어닐링을 실행한 TFT의 특성(실선)은 거의 변화하지 않지만 어닐링을 실행하지 않은 TFT의 특성(파선)은 크게 변해 드레인 전류는 TFT의 상기와 같은 변동에 따라 현저히 감소된다. 상기 의미는 어닐링을 실행하지 않은 TFT의 온 저항이 현저히 상승한다는 것을 의미한다.

다음에, 본 발명의 제2의 실시예에 관해서 설명한다. 도 8의 a 내지 c, 및 도 9의 a 및 b는 본 발명의 제2의 실시예에 따른 액티브 매트릭스형 액정 표시 장치의 제조 방법을 공정 단계 순서로 도시하는 단면도이다. 여기서, 도 8의a 내지 c, 및 도 9의 a 및 b에 도시하는 영역 또한 도 2에 도시하는 영역에 대응한다.

본 실시예에 있어서, 우선, 도 8의 a에 도시된 바와 같이, 제1의 실시예에서 채택된 유사한 공정 단계에 따라 투명 기판(1)상에 주사선(2)(도 3 및 도 4를 참조), 게이트 전극(3), 게이트 절연막(4), 반도체층(5), 데이터선(6), 드레인 전극(7) 및 소스 전극(8)을 형성함으로써 TFT(10)를 형성한다.

이어서, 도 8의 b에 도시된 바와 같이, 예컨대 플라즈마 CVD에 의해 기판의 전면상에 패시베이션막(9)을 형성하고, 그 후, 예컨대 공기 또는 N₂분위기하에서 패시베이션막(9)에 어닐링 처리를 실행한다. 어닐링의 온도는 예컨대 250 내지 270℃이며 어닐링의 시간은 예컨대 1시간 정도이다.

그 후, 도 8의 c에 도시된 바와 같이, 소스 전극(8)에 정합하는 위치, 즉 투명 기판(1)에 수직인 위치로부터 기판을 보았을 때 소스 전극과 겹치는 개구(11a)를 구비한 오버 코트층(11)을 패시베이션막(9)상에 형성한다.

다음에, 도 9의 a에 도시된 바와 같이, 소스 전극(8)까지 도달하는 개구(9 a)는 개구(11a)를 통해 노출된 패시베이션막(9)의 영역에 형성된다. 그에 따라 상기 개구(9a, 11a)는 콘택트 홀(12)을 구성한다.

도 8의 b에 도시된 바와 같이, 제1의 실시예와 같이 화소마다 콘택트 홀(12)을 사이에 두고 소스 전극(8)에 접속되는 화소 전극(13)을 오버 코트층(11)상에 예컨대 스퍼터링법에 의해 형성한다.

그 후, 화소 전극(13)을 피복하는 배향막(도시되지 않음)를 형성하고 그에 따라 TFT 기판의 형성이 완료된다.

컬러 필터 및 공통 전극 등을 구비한 대향 기판과 TFT 기판을 붙이고 액정이 그들 사이에 봉입되어 액정 표시 패널이 완성된다. 더욱, 데이터 드라이버와 같은 칩을 액정 표시 패널과 함께 제공하아ㅕ 액티브 매트릭스형 액정 표시 장치가 완성된다.

여기서, 제2의 실시예에서 채택된 성막 조건 및 막 두께 등은 제1의 실시예의 성막 조건 및 막 두께와 동일하다.

전술한 바와 같은 구성으로 된 제2의 실시예에 있어서, 오버 코트층(11)을 형성한 이후에 패시베이션막(9)에 개구(9a)를 형성하기 때문에, 소스 전극(8)의 표면이 거의 산화되지 않고 소스 전극(8)과 화소 전극(13) 사이의 콘택트 저항을 매우 작게 하는 것이 가능하다. 즉, 제1의 실시예에 있어서, 개구(9a)를 형성한 이후에 오버 코트층(11)을 형성하기 위한 가열(경화 처리)을 하기 때문에 소스 전극(8)의 표면은 약간 산화되지만 제2의 실시예에서는 이러한 산화가 발생하지 않기 때문에 콘택트 저항의 상승이 회피된다.

여기서, 제1 및 제2의 실시예에 있어서, 패시베이션막(9)과 화소 전극(13) 사이에서 유기막으로 이루어지는 오버 코트층(11)을 형성하지만, 반드시 오버 코트층(11)을 형성할 필요는 없다. 이미 전술한 바와 같이, 화소 전극(13)의 주위에서의 광 누설을 억제하기 위해 화소 전극(13)은 기판에 대해 수직인 위치로부터 상기 기판을 보았을 때 데이터선(6)과 일부 겹치도록 형성되어 있다. 상기와 같은 이유로, 오버 코트층(11)이 TFT 기판에 제공되지 않는 경우에는 화소 전극(13)과 데이터선(6)과의 간격이 좁게되어 그들의 사이에 존재하는 용량이 비교적 커져 경우에따라서는 화질이 악화될 수 있다. 오버 코트층(11)은 상기와 같은 바람직하지 않은 불량을 회피하기 위해 화소 전극(13)과 데이터선(6) 사이의 간격을 넓게 확보하기 위해 형성하여 상기 화소 전극(13)과 데이터선(6) 사이의 용량을 줄여준다. 그러나, 상기와 같은 용량의 감소가 특히 필요치 않는 경우에는 패시베이션막(9)상에 화소 전극이 형성되는 것도 가능하다.

또한, 전술한 바와 같이 오버 코트층(11)을 형성하지 않는 경우에는 화소 전극(13)을 형성한 이후에 패시베이션막(9)의 어닐링를 실행하여도 무방하다. 그 이유는 이하와 같다. 즉, 오버 코트층(11)을 형성하는 경우에 화소 전극(13)을 형성한 이후에 패시베이션막(9)의 어닐링 처리를 실행하면 유기막으로 이루어지는 오버 코트층(11)의 내열 온도가 220℃ 정도이기 때문에, 250 내지 320℃ 정도의 어닐링에 의해 오버 코트층(11)이 열화되어 버리지만 오버 코트층(11)을 형성하지 않는 경우에는 이러한 불량이 발생하지 않기 때문이다.

더욱이, 제1의 실시예에 있어서, 패시베이션막(9)을 형성한 이후, 및 개구(9a)를 형성하기 이전에 어닐링 처리를 실행하지만, 개구(9a)를 형성한 이후, 및 오버 코트층(11)을 형성하기 이전에 어닐링 처리를 실행하더라도 TFT 특성을 안정화 시킬 수 있다. 단지, 상기 경우에 패시베이션막(9)의 어닐링 처리시에 소스 전극(8)의 일부가 노출되기 때문에 어닐링을 공기 중에서 하면 소스 전극(8)의 노출 부분에 산화막이 형성되어 콘택트 저항이 상승한다. 이러한 경우에는 개구(11a)가 제공된 오버 코트층(11)을 형성한 이후 및 화소 전극(13)을 형성하기 이전에 그 산화막을 예컨대 Ar 가스에서 역 스퍼터링 또는 산소 가스에서 드라이 에칭 등에의해 제거하는 것이 바람직하다. 이러한 산화막의 제거는 어닐링의 직후에 실행되어도 양호하지만, 오버 코트층층(11)의 형성시에도 약간의 산화막이 형성되기 때문에 오버 코트층(11)을 형성한 이후의 쪽이 바람직하다. 제1의 실시예에 있어서, 오버 코트층(11)의 형성시에 약간의 산화막이 형성되기 때문에 오버 코트층(11)을 형성한 이후 및 화소 전극(13)을 형성하기 이전에 산화막을 제거하는 것이 바람직하다.

제1 및 제2의 실시예에 있어서, 대향 기판에 제공된 공통 전극과 TFT 기판에 제공된 화소 전극 사이에 발생한 전계에 의해 액정이 회전하는 방식의 액티브 매트릭스형 액정 표시 장치를 제조하고 있지만 본 발명은 이것에 한정되는 것이 아니고 TFT 기판에 공통 전극 및 화소 전극이 제공되고 기판의 표면에 평행하게 발생하는 전계에 의해 액정이 회전하는 방식의 액티브 매트릭스형 액정 표시 장치의 제조 방법에도 적용할 수도 있다. 또한, 컬러 필터가 제공되는 기판이 TFT 기판이어도 무방하다. 더욱, 본 발명에서 실시되는 발광은 투과형, 반사형 및 반투과형 중 어느 쪽에도 적용될 수 있다.

본원 발명자는 어닐링 처리를 실행하는 타이밍 등의 조건을 변화시키면서 실제로 액티브 매트릭스형 액정 표시 장치를 제조하고 화소 전극과 소스 전극과의 사이의 콘택트 저항을 측정한 결과 이하 같은 결과가 얻어졌다.

상기 장치를 측정하는데 채택된 공정 조건은 표 1에 도시되어 있고 콘택트 저항은 표 2에 도시되어 있다. 여기서, 소스 전극은 Cr으로 형성하고 화소 전극은 Al-Mo 합금으로 형성했다.

비교예의 번호	공정 단계의 순서	위치	직경
1	패시베이션막 형성→패시베이션막에 개구 형성→어닐링→오버코트층 형성	내측	12
2	패시베이션막 형성→어닐링→ 패시베이션막에 개구 형성→오버코트층 형성	외측	12
3	패시베이션막 형성→어닐링→ 패시베이션막에 개구 형성→오버코트층 형성	내측	12
4	패시베이션막 형성→어닐링→ 오버코트층 형성 →패시베이션막에 개구 형성	내측	12

표 1의 항목 "위치"는 패시베이션막의 개구와 오버 코트층의 개구 사이의 위치 관계를 도시하고, 항목 "외측(하나의 개구가 다른 개구에 대해 외측에 위치하는 것을 뜻함)"은 패시베이션막의 개구가 오버 코트층의 개구 보다 더 큰 것을 나타내고, 항목 "내측"은 오버 코트층의 개구가 패시베이션막의 개구 보다 더 큰 것을 나타낸다. 또한, 항목 "직경"은 패시베이션막의 개구의 지름을 나타낸다.

비교예의 번호	콘택트 저항
1	34.1㏁
2	수10 ㏀ 내지 수 ㏁
3	4.4㏀
4	0.2㏀

표 2에 도시된 바와 같이, 제2의 실시예에 대응하는 비교예 4에 있어서, 콘택트 저항이 가장 낮다. 또한, 비교예 1에 있어서는 소스 전극이 노출된 상태로 대기속에서 어닐링 처리를 하기 때문에 다른 비교예보다 두꺼운 산화막이 형성되어 콘택트 저항이 높게 되었다. 더욱, 비교예 2 및 3에 도시된 바와 같이, 오버 코트층의 개구가 패시베이션막의 개구보다 큰 비교예의 경우가 전술한 2개의 개구 사이의 직경 관계가 역전되는 경우에 얻어지는 콘택트 저항치 보다 콘택트 저항치가 더 낮게 됨을 나타낸다.

전술한 바와 같이, 본 발명에 따르면, 패시베이션막의 어닐링에 의해 패시베이션막의 분극을 방지하여 안정한 TFT 특성을 얻을 수 있다. 이 때문에, 장기간에 걸쳐 고화질을 얻을 수 있다. 또한, 어닐링 처리를 적절한 타이밍으로 함으로써 소스 전극의 산화를 억제하여 화소 전극과 소스 전극 사이의 콘택트 저항을 낮게 유지할 수 있다.

Claims

액티브 매트릭스형 액정 표시 장치의 제조 방법에 있어서,

투명 기판상에 박막 트랜지스터를 형성하는 단계와,

상기 투명 기판상에 상기 박막 트랜지스터를 피복하는 패시베이션막을 형성하는 단계와,

상기 박막 트랜지스터의 소스 전극까지 도달하도록 상기 패시베이션막에 제1의 개구를 형성하는 단계와,

상기 제1의 개구를 사이에 두고 상기 소스 전극에 접속되는 상기 화소 전극을 상기 패시베이션막상에 형성하는 단계를 포함하고,

상기 방법은 상기 패시베이션막을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
액티브 매트릭스형 액정 표시 장치의 제조 방법에 있어서,

투명 기판상에 박막 트랜지스터를 형성하는 단계와,

상기 투명 기판상에 상기 박막 트랜지스터를 피복하는 패시베이션막을 형성하는 단계와,

상기 박막 트랜지스터의 소스 전극까지 도달하도록 상기 패시베이션막에 제1의 개구를 형성하는 단계와,

상기 패시베이션막상에 유기막을 형성하는 단계와,

상기 제1의 개구와 정합하도록 상기 유기막에 제2의 개구를 형성하는 단계와,

상기 제1 및 제2의 개구를 사이에 두고 상기 소스 전극에 접속되는 화소 전극을 상기 유기막상에 형성하는 단계를 포함하고,

상기 방법은 상기 패시베이션막을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
제 1항에 있어서,

상기 패시베이션막의 상기 어닐링 단계는 상기 화소 전극의 상기 형성 단계 이후에 실행되는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
제 1 또는 2항에 있어서,

상기 패시베이션막의 상기 어닐링 단계는 상기 제1의 개구의 상기 형성 단계 이전에 실행되는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
제 2항에 있어서,

상기 패시베이션막의 상기 어닐링 단계는 상기 제1의 개구의 상기 형성 단계와 상기 유기막의 상기 형성 단계 사이에서 실행되는 것을 특징으로 하는 액티브매트릭스형 액정 표시 장치의 제조 방법.
제 2 또는 5항에 있어서,

상기 제2의 개구를 형성하는 상기 단계와 상기 화소 전극을 형성하는 상기 단계 사이에서 상기 제2의 개구를 통해 노출되고 상기 소스 전극의 표면에 존재하는 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
제 4항에 있어서,

상기 제2의 개구를 형성하는 상기 단계와 상기 화소 전극을 형성하는 상기 단계 사이에서 상기 제2의 개구를 통해 노출되고 상기 소스 전극의 표면에 존재하는 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
액티브 매트릭스형 액정 표시 장치의 제조 방법에 있어서,

투명 기판상에 박막 트랜지스터를 형성하는 단계와,

상기 투명 기판상에 상기 박막 트랜지스터를 피복하는 패시베이션막을 형성하는 단계와,

상기 패시베이션막상에 유기막을 형성하는 단계와,

상기 박막 트랜지스터의 소스 전극과 정합하도록 상기 유기막에 제2의 개구를 형성하는 단계와,

상기 박막 트랜지스터의 상기 소스 전극까지 도달하도록 상기 패시베이션막에 제1의 개구를 형성하는 단계와,

상기 제1 및 제2의 개구를 사이에 두고 상기 소스 전극에 접속되는 화소 전극을 상기 유기막상에 형성하는 단계를 포함하고,

상기 방법은 상기 패시베이션막을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.
제 8항에 있어서,

상기 패시베이션막의 상기 어닐링 단계는 상기 유기막의 상기 형성 단계 이전에 실행되는 것을 특징으로 하는 액티브 매트릭스형 액정 표시 장치의 제조 방법.