JPH08511130A - ＣｄＳｅ薄膜トランジスタのための改良された構造 - Google Patents

Abstract

(57)【要約】 薄膜トランジスタは、ガラス基体と、ガラス基体上に付与されたゲート電極と、ゲート電極の上にくるように基体に付与されたゲート絶縁層と、ゲート絶縁層上に付与され且つゲート電極と実質的に整列した薄膜半導体チャンネル層と、薄膜半導体チャンネル層の上にくるようにゲート絶縁層上に付与されたパッシベーション層と、パッシベーション層を通してエッチングされた１対の貫通孔と、パッシベーション層上に付与され且つ半導体チャンネル層に接触するように貫通孔を通して延長している１対のソースおよびドレイン電極とを備える。

Description

【発明の詳細な説明】 ＣｄＳｅ薄膜トランジスタのための改良された構造発明の分野 本発明は、一般的には、薄膜トランジスタ（ＴＦＴ）に関し、特に、能動マト リックス液晶ディスプレイに使用するＣｄＳｅ薄膜トランジスタのための改良さ れた構造に関するものである。発明の背景 現在、薄膜トランジスタによる能動マトリックス液晶ディスプレイは、エレク トロニクス関連の多くの大会社にて生産されている。パーソナルテレビジョンお よびラップトップコンピュータのスクリーンとして使用されるこれらのディスプ レイは、半導体としてアモルファスシリコンを使用している。 能動マトリックス液晶ディスプレイ（ＡＭＬＣＤ）における各ドットは、ビデ オデータをサンプリングして、次のデータリフレッシュサイクルまでそれをホー ルディングするためのアナログサンプルホールド回路として作動する。ＡＭＬＣ Ｄが良質のビデオ画像を与えうるかどうかは、各ドットまたはピクセルにおける サンプルホールド回路の精度に直接的に関係している。ＴＦＴは、ラインアドレ ス時間中にピクセルキャパシタンスを完全に充電するに充分に高いオンコンダク タンスを有していなければならない一方で、ディスプレイのリフレッシュ期間の 間その充電度を正確に保持できるに充分に低いオフコンダクタンスを有していな ければならない。 従来のディスプレイに使用されていたアモルファスシリコンＴＦＴは、オフ状 態における洩れ電流が低く、一方、ピクセルキャパシタンスを完全に充電して液 晶を活性化するに充分なオン電流を示すものであることが知られている。しかし ながら、アモルファスシリコンは、むしろ、低移動度半導体であり、したがって 、ＡＭＬＣＤにおけるアドレスラインの数が増し、ラインアドレス時間が減少す るにつれて、ＴＦＴのオン電流を増大させる方法が研究されてきている。 アモルファスシリコンＴＦＴの電流出力は、ゲート電圧の振れを増大し、チャ ンネルの幅と長さとの比を増大するだけで増大させることができ、または、チャ ンネルのキャパシタンスを減少させるように高い誘電率のゲート絶縁物を使用す ることによって増大させることができる。 従来のＴＦＴの構造の一例としては、英国特許ＧＢ ２０８７１４７（Nation al Research Development Corporation）に開示されたものがある。以下に詳述 するように、この従来の構造は、半導体チャンネル層を付与する前に、薄い金属 のソースおよびドレイン層が汚染させられてしまうという欠点を有している。そ の上、半導体チャンネル層が付与されてパターン付けされるときに、その半導体 チャンネル層を結晶化しなければならない。何故ならば、その半導体チャンネル 層は、多結晶材料で形成されているからである。結晶化中には、その半導体材料 は、高温にさらされ、したがって、ソースおよびドレインの接点材料が半導体チ ャンネル材料内へと拡散してしまい、チャンネル長さを短くしてしまう。 さらに、ＡＭＬＣＤとして使用する場合には、ソース接点の電流容量を充分な ものとするために、リソグラフィー工程を加える必要がある。発明の概要 本発明によれば、半導体チャンネル層へ接続するソースおよびドレイン電極が 製造プロセスの最後の工程として付与されるようなＡＭＬＣＤの構造が提供され る。これにより、ソースおよびドレインの金属接点が半導体材料内へと拡散して しまうというような望ましくないことが生じてしまうのを避けることができる。 さらにまた、本発明によれば、ソースおよびドレイン電極は、電流導通を増大さ せるため所望の厚さに形成することができ、且つ、リソグラフィー工程を付加す る必要はない。その上、前記英国特許に開示されたような従来のシステムにおい て生じていたような残留リフトオフホトレジストによる有機的汚染が生ずること もない。 本発明の種々な観点からすれば、次のようなものが提供される。 薄膜トランジスタにおいて、 (a)ガラス基体と、 (b)該ガラス基体上に付与されたゲート電極と、 (c)該ゲート電極の上にくるように前記基体に付与されたゲート絶縁層と、 (d)該ゲート絶縁層上に付与され且つ前記ゲート電極と実質的に整列した薄膜 半導体チャンネル層と、 (e)該薄膜半導体チャンネル層の上にくるように前記ゲート絶縁層上に付与さ れたパッシベーション層と、 (f)該パッシベーション層上に付与され且つ前記半導体チャンネル層に接触す るようにそのパッシベーション層の一部分を通して延長している１対のソースお よびドレイン電極と、 を備えたことを特徴とする薄膜トランジスタ。 薄膜トランジスタを製造する方法において、 (a)基体を準備し、 (b)該基体上にゲート電極を付与し、 (c)該ゲート電極の上にくるように前記基体上にゲート絶縁層を付与し、 (d)前記ゲート電極と実質的に整列するように前記ゲート絶縁層上に薄膜半導 体チャンネル層を付与し、 (e)該薄膜半導体チャンネル層の上にくるように前記ゲート絶縁層上にパッシ ベーション層を付与し、 (f)該パッシベーション層を通して前記半導体チャンネル層まで通ずる１対の 貫通孔をエッチングし、 (g)前記半導体チャンネル層に接触するように前記貫通孔を通して延長させて 前記パッシベーション層上に１対のソースおよびドレイン電極を付与する、 ことを特徴とする方法。 能動マトリックス液晶ディスプレイにおいて、 (a)第１の偏光層と、 (b)該第１の偏光層上に付与された第１のガラス基体と、 (c)該第１のガラス基体上に付与された複数のゲート電極と、 (d)該ゲート電極の上にくるように前記第１のガラス基体上に付与されたゲー ト絶縁層と、 (e)該ゲート絶縁層上に付与され且つ前記複数のゲート電極のそれぞれと実質 的に整列された複数の薄膜半導体チャンネル層と、 (f)該複数の薄膜半導体チャンネル層のそれぞれの上にくるように前記ゲート 絶縁層上に付与されたパッシベーション層と、 (g)該パッシベーション層を通して前記半導体チャンネル層のそれぞれまで通 ずるようにエッチングされた複数対の貫通孔と、 (h)前記パッシベーション層上に付与され且つ前記半導体チャンネル層のそれ ぞれに接触するように前記対の貫通孔のそれぞれを通して延長している複数対の ソースおよびドレイン電極と、 (i)前記複数の金属ゲート電極を相互接続するための複数の選択ラインと、 (j)該選択ラインと直交するように配列されて前記複数の金属ソース電極を相 互接続する複数のデータラインと、 (k)前記直交配列された選択ラインおよびデータラインのそれぞれの間にあっ て前記ドレイン電極のそれぞれに接続される複数の矩形ピクセル出力パッドと、 (l)前記選択ライン、前記データラインおよび前記矩形ピクセル出力パッドの 上にくるように前記基体上に付与された第１の整列層と、 (m)該第１の整列層の上にくる液晶材料層と、 (n)第２の偏光層と、 (o)該第２の偏光層上に付与された第２のガラス基体と、 (p)該第２のガラス基体上に付与された光遮蔽／コントラスト増強層と、 (q)該光遮蔽／コントラスト増強層上に与えられ、その後に前記矩形ピクセル 出力パッドのそれぞれと整列するようにパターン付けされ、それから硬化させら れた複数の色フィルタと、 (r)該複数の色フィルタ上に付与された平坦化層と、 (s)該平坦化層上に付与された導電性背面電極と、 (t)該背面電極と前記液晶材料層との間の第２の整列層と、 を備えることを特徴とする能動マトリックス液晶ディスプレイ。図面の簡単な説明 次に、添付図面に基づいて、本発明の好ましい実施例および従来例について詳 細に説明する。 第１図は、ＡＭＬＣＤのための従来のＴＦＴアレイを示す平面図である。 第２図は、第１図の従来例のII−II線断面図である。 第３図は、第１図および第２図に示すＴＦＴのサンプルホールド構造の概略図 である。 第４Ａ図、第４Ｂ図および第４Ｃ図は、本発明の好ましい実施例によるＴＦＴ を製造するプロセスにおける相続く工程を示す図である。 第５図は、本発明の好ましい実施例によるＴＦＴの電流−電圧特性を示すグラ フである。 第６図は、本発明のＴＦＴを組み込んだＡＭＬＣＤの断面図である。好ましい実施例および従来例の詳細な説明 第１図および第２図は、反転ＴＦＴの構造（第２図）および絶縁基体上にこの ような反転ＴＦＴを複数個配列することにより得られたＴＦＴアレイ（第１図） を示す。複数個のＴＦＴ１が、ガラスの如き透明な絶縁基体２上にマトリックス 状に配列されている。各ＴＦＴ１のゲート電極３は、ゲートライン４により共通 に接続されて、このアレイの選択ラインを構成している。各ＴＦＴ１のソース電 極５は、ソースライン６に共通に接続されて、このアレイのデータラインを構成 している。各ＴＦＴ１のドレイン電極７は、このアレイのゲートライン４とソー スライン６との間の矩形ピクセル出力パッドとして形成された透明な電極８に接 続されている。 第２図の横断面図を参照するに、ＴＦＴ１の断面構造は、一連の層が重なり合 ったものとして示されている。金属ゲート電極３は、透明なガラス基体２の上に 付与されている。それから、ゲート絶縁層９が、ゲート電極３の上にくるように してガラス基体２上に付与されている。このゲート絶縁層９は、酸化シリコンま たは窒化シリコンまたはその他の適当な絶縁材料からなってよい。次に、ソース およびドレイン電極５および７がゲート絶縁層９上に付与され、それから、半導 体材料層１０が、ソースおよびドレイン電極５および７の上に重なるようにして 付与され、それらの間に薄膜半導体チャンネルを形成している。 第３図に示した従来のピクセル構造は、第１図の構造に対応しており、蓄積キ ャパシタ１２を含んでいる。この蓄積キャパシタ１２は、前に走査されるゲート に対して出力パッド８が重なり合っていることによって形成されているものであ る。 最後に、全構造体の上にパッシベーション層１１が付与されている。 半導体層１０がソースおよびドレイン電極に重なるようにするために、その半 導体層は、それら金属ソースおよびドレイン電極５および７の厚さよりも厚くな ければならない。過剰に厚い半導体層を付与するのは、薄膜構造としては適当で ないので、これを避けるために、金属接点５および７は薄くされている。しかし ながら、従来例では、大型ディスプレイとする場合には、充分な電流容量を与え るためにデータラインは、ソースまたはデータラインのところに形成されねばな らない。したがって、第２図の従来例のＴＦＴ構造では、領域６へより厚い金属 を付加するための付加的なリソグラフィー工程が必要とされているのである。 例示した従来のＴＦＴのその他の欠点としては、薄い金属のソースおよびドレ イン電極５および７が、これらの層を付与するために実施されるリソグラフィー 工程と、その上に半導体層１０を付与する時との間の時間において汚染させられ てしまうということがある。これらの汚染領域を除去するためには、それら汚染 を除去するためのイオンビームエッチングまたはスパッタエッチングが必要とさ れる。都合の悪いことには、これらの付加的なエッチング処理は、半導体層１０ と酸化物層９との間の界面を損傷してしまう恐れのあるものである。 さらにまた、半導体層１０が付与されパターン付けされるときに、この半導体 層は、多結晶材料で形成されているので、結晶化されねばならない。この結晶化 工程中において、その半導体材料は、高温にさらされるので、金属ソースおよび ドレイン接点がその半導体材料内へと拡散させられてしまい、ＴＦＴ１の有効チ ャンネル長が短くなってしまう。 本発明のＴＦＴ構造によれば、例示した従来のＴＦＴの製造において必要とさ れたような付加的な金属リソグラフィー工程が不要とされている。また、本発明 のＴＦＴ構造によれば、ソースおよびドレイン接点の汚染が最少とされ、それら 接点を清掃するためのイオンビームエッチングやスパッタエッチングを行う必要 がなくなる。最後に、本発明によるＴＦＴ構造によれば、金属のソースおよびド レイン接点の材料が半導体内へと拡散するような望ましくないことが生ずるのを 避けることができる。 次に、本発明による製造工程を例示している第４Ａ図、第４Ｂ図および第４Ｃ 図を参照するに、コーニング７０５９のガラス基体１３上にクロム（Cr）層が付 与され、ゲート電極１４を形成するようにパターン付けされる。それから、ゲー ト絶縁層１５として作用するＰＥＣＶＤ ＳｉＯ_xの５０００Å厚の膜が付与さ れ、続いて、蒸着ＣｄＳｅ半導体の５００Å厚の層が付与される。アニーリング 後、その半導体層１６は、パターン付けされ、それから、ＳｉＯ_x層１７でパッ シベーション化される。これに続き、インジウムすず酸化物（ＩＴＯ）が付与さ れてパターン付けされ、ピクセル出力パッド１８が形成される。 本発明のプロセスにおける最後の２つの工程は、パッシベーション層に接点貫 通孔１９ａおよび２０ａを開けて、ソース／ドレイン金属を付与し、その金属を パターン付けして、ソースおよびドレイン電極１９および２０を形成する工程で ある。接点貫通孔は、反応ガスを使用したドライエッチングプロセスによって形 成される。反応性イオンエッチングの結果として半導体が露出されるとき、その 半導体の導電特性が乱されるので、本発明によれば、汚染領域をエッチング除去 するために、スパッタエッチングが行われる。それから、半導体１６とソースお よびドレイン電極１９および２０との間に良好なオーミック接触が得られるよう にするために、最終的なアニーリングが行われる。 本発明によれば、ソースおよびドレイン電極１９および２０は、プロセスの最 後の工程として半導体層１６に接触させられるので、ソースおよびドレインの金 属が半導体層内へと拡散してしまうというような望ましくないことが起きること はない。ソースおよびドレイン電極１９および２０は、適切な電流容量を得るた めに必要とされる厚さに容易に形成できる。何故ならば、本発明によるＴＦＴ構 造では、ソースおよびドレイン電極の上に階段状に半導体を被せることによる従 来例の問題は生じないからである。さらにまた、本発明によるプロセスにおいて は、従来例による製造プロセスにおいて残留リフトオフホトレジストによって生 じていたようなソースおよびドレイン接点の有機的汚染の問題は、生じないので ある。何故ならば、貫通孔１９ａおよび２０ａは、エッチングプロセスによって 形成されるからである。 本発明のＴＦＴの代表的なＩ−Ｖ特性は、第５図に示されている。 本発明によるプロセスにおいて使用される最も高い温度は、４００℃であり、 容易に手に入る低価格の基体を使用することができるようにしている。各層をパ ターン付けするためにリソグラフィー露出を使用した近接プリンティングが行わ れるので、各部の特徴形状を、１２ミクロン程度もの微細な解像度でもって形成 することができる。 第６図を参照するに、本発明による液晶セルの全体構造が断面にて示されてい る。この能動マトリックスＬＣＤ（ＡＭＬＣＤ）では、第４Ｃ図に示したような ＴＦＴ装置の複数個が偏光子２１の上に配列されている。整列層２２および２４ の間に、液晶物質（すなわち、ネマチック液晶）が閉じ込められている。 ガラス基体３１および頂部偏光子３２が設けられており、これらの上に、ブラ ッククロム（ＣｒＯ_x）格子２７が付与され、光遮蔽／コントラスト増強層を形 成するようにパターン付けされている。第１の色フィルタ（例えば、赤色フィル タ２８）が与えられ、パターン付けされ、硬化させられている。このようなプロ セスは、次の２つの色（例えば、緑色フィルタ２９および青色フィルタ３０）に ついて繰り返される。これらの色フィルタ２８−３０は、染色したポリイミド材 料を使用して形成される。最後に、フィルタは、平坦化層２６を形成する透明な ポリイミドを用いて平坦化され、それから、背面電極を構成するＩＴＯ層２５が 付与される。 本発明によるＣｄＳｅ薄膜トランジスタを使用したカラーＡＭＬＣＤは、軍用 の陸上車両および航空電子工学装置に応用できる。しかしながら、本発明の商業 的応用分野は、実際に非常に広いものと考えられ、例えば、ラップトップおよび デスクトップコンピュータのディスプレイや、ＣＲＴに代えて能動マトリックス ディスプレイを使用しうるようなその他のものに適用できる。このディスプレイ を制御するのに使用される駆動用電子回路（図示していない）は、従来のアモル ファスシリコンＡＭＬＣＤに使用されているようなものと同一であってよい。さ らにまた、本発明によるＴＦＴ製造プロセスは、アモルファスシリコンプロセス に共通な装置および方法を利用するものである。主たる違いは、従来のアモルフ ァスシリコン技法においてはＣｄＳｅがプラズマで付与されている代わりに、蒸 着によって付与されている点と、ＣｄＳｅ構造ではより大きな特徴形状が可能で あるために近接プリンティングが使用される点とである。 従来のアモルファスシリコンＴＦＴに多くの制約のあることがはっきりしてき たことに伴い、既存のアモルファスシリコン製造技術およびドライバチップ技術 に対してこのような両立性があることを考える時、前述してきたようなＡＭＬＣ Ｄに基づくＣｄＳｅのための新しい応用分野が、航空電子工学および薄膜ＡＭＬ ＣＤを必要とするその他の産業分野全体に亘って加速度的に広がっていくものと 思われる。 本請求の範囲の記載によって限定される領域および範囲内において、本発明の その他の種々な実施態様が可能である。

Claims (1)

1. 【特許請求の範囲】 １．薄膜トランジスタにおいて、 (a)ガラス基体と、 (b)該ガラス基体上に付与されたゲート電極と、 (c)該ゲート電極の上にくるように前記基体に付与されたゲート絶縁層と、 (d)該ゲート絶縁層上に付与され且つ前記ゲート電極と実質的に整列した薄 膜半導体チャンネル層と、 (e)該薄膜半導体チャンネル層の上にくるように前記ゲート絶縁層上に付与 されたパッシベーション層と、 (f)該パッシベーション層上に付与され且つ前記半導体チャンネル層に接触 するようにそのパッシベーション層の一部分を通して延長している１対のソース およびドレイン電極と、 を備えたことを特徴とする薄膜トランジスタ。 ２．前記パッシベーション層を通して前記半導体チャンネル層までエッチングさ れた１対の貫通孔を更に備えており、前記１対のソースおよびドレイン電極は、 前記半導体チャンネル層に接触するように前記貫通孔を通して延びている請求項 １記載の薄膜トランジスタ。 ３．前記ゲート電極は、クロミウムで形成されている請求項１記載の薄膜トラン ジスタ。 ４．前記ゲート絶縁層は、ＳｉＯ_xで形成されている請求項１記載の薄膜トラン ジスタ。 ５．前記ゲート絶縁層は、ほぼ５０００Åの厚さである請求項４記載の薄膜トラ ンジスタ。 ６．前記薄膜半導体チャンネル層は、ＣｄＳｅで形成されている請求項１記載の 薄膜トランジスタ。 ７．前記薄膜半導体チャンネル層は、ほぼ５００Åの厚さである請求項６記載の 薄膜トランジスタ。 ８．前記パッシベーション層は、ＳｉＯ_xで形成されている請求項１記載の薄膜 トランジスタ。 ９．前記ドレイン層および前記パッシベーション層の各部分の間にピクセル出力 パッドを更に備える請求項１記載の薄膜トランジスタ。 10．薄膜トランジスタを製造する方法において、 (a)基体を準備し、 (b)該基体上にゲート電極を付与し、 (c)該ゲート電極の上にくるように前記基体上にゲート絶縁層を付与し、 (d)前記ゲート電極と実質的に整列するように前記ゲート絶縁層上に薄膜半 導体チャンネル層を付与し、 (e)該薄膜半導体チャンネル層の上にくるように前記ゲート絶縁層上にパッ シベーション層を付与し、 (f)該パッシベーション層を通して前記半導体チャンネル層まで通ずる１対 の貫通孔をエッチングし、 (g)前記半導体チャンネル層に接触するように前記貫通孔を通して延長させ て前記パッシベーション層上に１対のソースおよびドレイン電極を付与する、 ことを特徴とする方法。 11．前記１対の貫通孔をエッチングする段階は、前記パッシベーション層を少な くとも１つの反応性イオンエッチングガスにさらすことを含む請求項１０記載の 方法。 12．前記１対のソースおよびドレイン電極を付与する前に汚染を清掃するために 前記半導体層をスパッタエッチングすることを更に含む請求項１１記載の方法。 13．能動マトリックス液晶ディスプレイにおいて、 (a)第１の偏光層と、 (b)該第１の偏光層上に付与された第１のガラス基体と、 (c)該第１のガラス基体上に付与された複数のゲート電極と、 (d)該ゲート電極の上にくるように前記第１のガラス基体上に付与されたゲ ート絶縁層と、 (e)該ゲート絶縁層上に付与され且つ前記複数のゲート電極のそれぞれと実 質的に整列された複数の薄膜半導体チャンネル層と、 (f)該複数の薄膜半導体チャンネル層のそれぞれの上にくるように前記ゲー ト絶縁層上に付与されたパッシベーション層と、 (g)該パッシベーション層を通して前記半導体チャンネル層のそれぞれまで 通ずるようにエッチングされた複数対の貫通孔と、 (h)前記パッシベーション層上に付与され且つ前記半導体チャンネル層のそ れぞれに接触するように前記対の貫通孔のそれぞれを通して延長している複数対 のソースおよびドレイン電極と、 (i)前記複数の金属ゲート電極を相互接続するための複数の選択ラインと、 (j)該選択ラインと直交するように配列されて前記複数の金属ソース電極を 相互接続する複数のデータラインと、 (k)前記直交配列された選択ラインおよびデータラインのそれぞれの間にあ って前記ドレイン電極のそれぞれに接続される複数の矩形ピクセル出力パッドと 、 (l)前記選択ライン、前記データラインおよび前記矩形ピクセル出力パッド の上にくるように前記基体上に付与された第１の整列層と、 (m)該第１の整列層の上にくる液晶材料層と、 (n)第２の偏光層と、 (o)該第２の偏光層上に付与された第２のガラス基体と、 (p)該第２のガラス基体上に付与された光遮蔽／コントラスト増強層と、 (q)該光遮蔽／コントラスト増強層上に与えられ、その後に前記矩形ピクセ ル出力パッドのそれぞれと整列するようにパターン付けされ、それから硬化させ られた複数の色フィルタと、 (r)該複数の色フィルタ上に付与された平坦化層と、 (s)該平坦化層上に付与された導電性背面電極と、 (t)該背面電極と前記液晶材料層との間の第２の整列層と、 を備えることを特徴とする能動マトリックス液晶ディスプレイ。 14．前記色フィルタは、染色ポリイミド材料で形成されている請求項１３記載の 能動マトリックス液晶ディスプレイ。 15．前記光遮蔽／コントラスト増強層は、ＣｒＯ_xで形成されている請求項１３ 記載の能動マトリックス液晶ディスプレイ。 16．前記背面電極は、インジウムすず酸化物で形成されている請求項１３記載の 能動マトリックス液晶ディスプレイ。 17．前記複数のゲート電極のうちの各ゲート電極は、クロミウムで形成されてい る請求項１３記載の能動マトリックス液晶ディスプレイ。 18．前記ゲート絶縁層は、ＳｉＯ_xで形成されている請求項１３記載の能動マト リックス液晶ディスプレイ。 19．前記ゲート絶縁層は、ほぼ５０００Åの厚さである請求項１８記載の能動マ トリックス液晶ディスプレイ。 20．前記薄膜半導体チャンネル層の各々は、ＣｄＳｅで形成されている請求項１ ３記載の能動マトリックス液晶ディスプレイ。 21．前記薄膜半導体チャンネル層の各々は、ほぼ５００Åの厚さである請求項２ ０記載の能動マトリックス液晶ディスプレイ。 22．前記パッシベーション層は、ＳｉＯ_xで形成されている請求項１３記載の能 動マトリックス液晶ディスプレイ。