KR20020089325A - 인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법 - Google Patents

인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20020089325A
KR20020089325A KR1020027009214A KR20027009214A KR20020089325A KR 20020089325 A KR20020089325 A KR 20020089325A KR 1020027009214 A KR1020027009214 A KR 1020027009214A KR 20027009214 A KR20027009214 A KR 20027009214A KR 20020089325 A KR20020089325 A KR 20020089325A
Authority
KR
South Korea
Prior art keywords
pcb
image
layer
abnormality
computer model
Prior art date
Application number
KR1020027009214A
Other languages
English (en)
Other versions
KR100744212B1 (ko
Inventor
알렌 콜롬
미첼 칸틴
루이스 버라드
조나단 가우티어
Original Assignee
솔비젼 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔비젼 인코포레이티드 filed Critical 솔비젼 인코포레이티드
Publication of KR20020089325A publication Critical patent/KR20020089325A/ko
Application granted granted Critical
Publication of KR100744212B1 publication Critical patent/KR100744212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Abstract

본 발명은 인쇄회로기판(PCB)과 같은 전자회로상의 표면결함을 검출하기 위한 시스템 및 방법에 관한 것이다. 먼저, 상기 방법은 PCB의 디지탈 이미지에 대한 윤곽을 식별하는 단계를 포함한다. 그 후, 상기 PCB의 벡터모형의 윤곽과 식별된 윤곽을 비교함으로써, PCB 이미지의 이상이 검출된다. 검출된 각각의 이상이 제조 데이타와 비교됨으로써 결함에 해당하는지의 여부를 확인하게 된다.

Description

인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법{METHOD AND SYSTEM FOR DETECTING DEFECTS ON A PRINTED CIRCUIT BOARD}
전자회로는 PCB(인쇄회로기판), 리드 프레임 및 하이브리드 회로와 같은 다양한 형태를 취할 수 있다. 통상적으로, 이 회로들은 다수개의 소자, 예를 들어, 전도체, 홀, 패드, 절연체, 광중합체 레지스트 필름 등을 포함한다. 이 소자들은 서로의 상부에 위치된 층상에 조립된다. 이러한 다층 조립의 예로서 공지의 전도체-홀-유약 회로구조를 들 수 있다. 하기된 설명에서, 본 출원인은 인쇄회로기판(PCB)을 단지 예로서 참조한다. 그러나, 본 발명은 전자회로의 예에 한정되지 않음을 이해할 수 있을 것이다.
과거에는 사람의 눈으로 확대경을 통해 회로를 관찰하여 합격회로모델과의 차이를 발견하는 방식으로 PCB에 대한 검사가 이루어졌다. 시각검사는 주관적이며, 속도가 느리고, 결함에 대한 수량정보의 수집이 곤란하다는 점 등의 단점이 많다.
최근, 컴퓨터 처리속도의 향상으로 인하여 자동화된 검사방법이 출연하였다.이러한 자동 검사방법의 대부분은 검사하고자 하는 PCB의 디지탈 이미지를 취하는 단계와, 그 디지탈 이미지를 분석하여 결함의 존재를 결정하는 단계를 포함한다. 이와 같은 자동 검사방법의 예는 에지 검출에 기초한 것들이다.
에지는 소자 윤곽의 일부이다. 소자(또는 영역)간의 천이가 광학적으로 상이한 특성을 가진 것으로 가정한다면, 에지는 하나의 소자로부터 다음 소자로 색상의 변화로서 디지탈 이미지상에서 시각적으로 구분될 수 있다. 에지에 기초한 검출법은 에지를 공지의 수치 및 판정기준과 비교함으로써, PCB 이미지상의 에지를 특정 및 분석하는 단계를 포함한다.
첨부도면중 도 1은 PCB 또는 다른 종류의 전자회로상에서 발견할 수 있는 결함의 예를 도시한 도면이다. 예를 들어, 결함은 PCB의 2층 사이의 불량한 중첩(10), 2층(12)의 오정렬, 2개의 이웃한 트랙간의 협소한 간격(14), 2개의 소자간의 브릿지(16), 너무 좁은 트랙(18) 또는 단절된 트랙(19)일 수 있다.
전자회로상의 결함을 검출하기 위한 에지법의 예가 베이어 등이 발명하여 "자동광학검사법"이란 명칭으로 1986년 2월 11일자에 등록된 미국특허 제4,570,180호에 개시되어 있다. 상기 특허는 디지탈 이미지 처리기술을 이용하여 실질적으로 2차원 패턴을 자동으로 광학검사하기 위한 장치 및 방법에 관한 것이다. 상기 방법은 회색수준의 디지탈 이미지의 에지 또는 선이 스캐닝되고, 이들 에지가 이미지 저장소에 표시되는 제 1 단계를 포함한다. 그 후, 이미지 저장소에 표시되지 않은 모든 영역이 스캐닝되고, 허용회색수준에 대하여 실험된다.
허용회색수준에 대하여 표시되지 않은 영역을 비교하는 것으로만 이상이 실험되기 때문에, 베이어법의 단점은 검출의 품질이 디지탈 이미지의 품질에 크게 의존한다는 것이다. 실제로, 객체의 디지탈 이미지는 배율의 차이, 디지탈 알고리즘 등에 따라 형상의 크기 및 위치를 변화시킬 수 있다.
베이어법의 다른 문제점은 에지에 해당하지 않는 디지탈 픽쳐상의 모든 화소를 실험하기 위해 거의 동일한 연산력이 필요하며, 이는 연산자원과 시간을 모두 낭비하게 된다는 점이다.
베이어법의 또 다른 문제점은 검출된 결함을 특정하기가 곤란할 수 있다는 것이다. 이러한 특정은 전자회로의 제조공정에서 생성되는 에러 패턴을 발견하기에 유용할 수 있다.
"반도체 팩키지 리드에서의 결함 검출방법"이란 명칭으로 1995년 9월 19일자에 등록된 레뷰의 미국특허 제5,452,368호는 제 1 객체의 제 1 회색수준 이미지를 제 2 객체의 제 2 회색수준 이미지에 비교함으로써 객체에서의 결함을 검출하는 방법을 개시하고 있다. 특히, 제 1 이미지의 에지 형상은 골격화되어 제 2 이미지의 디지탈 에지 형상과 비교되고, 그 역도 동일하다. 베이어법과는 반대로, 레뷰는 디지탈 이미지상에서 에지와 무관한 영역을 실험하지는 않는다.
그러나, 레뷰법의 단점은 동일한 장소 주변에 위치된 매우 유사한 결함에 의해 변화될 수 있는 2개의 객체 이미지를 비교함으로써 결함을 검사한다는 것이다. 레뷰법은 이러한 결함을 검출할 수 없다. 불완전한 제조공정으로 인하여 이와 같이 반복되는 결함이 발생할 수 있기 때문에, 이는 중요한 단점이다.
따라서, 전자회로의 디지탈 이미지의 해상도 및 품질에 의존하지 않고, 회색수준변화를 결함으로 판단하지 않으며, 전자회로상의 결함을 검출할 수 있는 시스템 및 방법이 바람직하다.
또한, 설계 데이타를 이용하여 결함을 검출하는 시스템 및 방법이 바람직하다.
또한, 공정속도를 최대화하기 위하여, 2단계 검사, 즉 이상을 검출하는 단계와 그러한 이상이 결함인지를 검사하는 단계를 제공하는 시스템 및 방법이 바람직하다.
본 발명은 인쇄회로기판과 같은 전자회로상의 결함을 검출하기 위한 검사 시스템 및 방법에 관한 것이다. 특히, 본 발명은 에지 검출에 기초한 검사 시스템 및 방법에 관한 것이다.
도 1은 인쇄회로기판(PCB)상의 결함의 예를 도시한 개략도이고,
도 2는 본 발명의 실시예에 따른 PCB상의 표면결함을 검출하기 위한 시스템의 블럭도이며,
도 3은 본 발명의 실시예에 따른 PCB상의 표면결함을 검출하기 위한 방법의 흐름도이고,
도 4는 도 3의 윤곽식별단계의 흐름도이며,
도 5는 PCB의 이미지와 그에 따른 컴퓨터 모델의 이미지를 도시한 개략도로서, 정렬을 위한 기준점 선택을 도시한 도면이고,
도 6a는 3층 PCB 모델로부터 중첩된 다각형을 도시한 개략도이며,
도 6b는 다음 층이 제거된 후 도 6a에 도시된 다각형의 개략도이고,
도 6c는 도 6a의 다각형의 중첩부를 도시한 개략도이며,
도 7a는 도 6a의 다각형의 개략도로서, 협부를 도시한 도면이고,
도 7b는 도 7a로부터 팽창된 후, P1 및 P3 다각형을 도시한 개략도이며,
도 7c는 도 7a의 다각형이 중첩된 결과를 도시한 개략도이고,
도 8은 PCB의 소정 영역에서 실종된 윤곽을 검출하는 과정을 도시한 개략도이며,
도 9는 도 3의 이상중에서 결함을 검출하는 단계에서 2개의 활성반평면의 정의를 도시한 개략도이고,
도 10은 2개의 세그먼트가 평행하지 않을 때 그들간의 거리측정을 도시한 개략도이며,
도 11은 2개의 평행한 세그먼트 사이의 누적 인터벌 측정을 도시한 개략도이고,
도 12는 이상분석영역(AAR)의 결정을 도시한 개략도이며,
도 13a, 도 13b, 및 도 13c는 이상이 허용된 폭 또는 거리를 위반하였는지의 여부를 결정하는 방법의 흐름도이고,
도 14는 좁은 공간 영역에서의 결함을 도시한 개략도이며,
도 15는 좁은 공간 영역에서의 결함을 검출하기 위한 결정트리이고,
도 16은 침식과정을 도시한 도면으로서, 벡터모델 다각형의 개략도이며,
도 17은 침식과정 후, 도 16의 다각형을 도시한 개략도이다.
특히, 본 발명에 따르면, 소자를 포함하는 적어도 일층을 가진 인쇄회로기판(PCB)상의 표면결함을 검출하기 위한 방법이 제공되며, 상기 방법은
PCB의 디지탈 이미지를 제공하는 단계;
상기 PCB 이미지상의 에지를 식별하는 단계;
상기 PCB의 적어도 일층상의 각 소자에 대하여 해당 컴퓨터 모델을 제공하는 단계;
상기 식별된 에지를 컴퓨터 모델과 비교함으로써 PCB 이미지상의 이상을 검출하는 단계; 및
검출된 각각의 이상에 대하여, 검출된 이상이 표면결함에 해당하는지의 여부를 결정하는 단계;를 포함한다.
본 발명의 다른 특징에 따르면, PCB상의 표면결함을 검출하기 위한 시스템이 제공되며, 상기 시스템은
PCB 모델을 포함하며, PCB상의 에지를 식별하고, 상기 식별된 에지를 컴퓨터 모델과 비교함으로써 PCB 이미지상의 이상을 검출하며, 검출된 각각의 이상에 대하여, 검출된 이상이 표면결함에 해당하는지의 여부를 결정하도록 구성된 컴퓨터;
상기 PCB에 대하여 조명을 제공하도록 컴퓨터에 연결된 조명 조립체;
상기 컴퓨터에 연결된 프레임 그래버(grabber);
상기 PCB의 이미지를 촬영하도록 프레임 그래버에 연결된 카메라; 및
상기 프레임 그래버에 연결된 위치결정 시스템;을 포함한다.
용어 "PCB"는 시각적으로 구분가능한 표면결함을 포함할 수 있는 임의의 전자회로로서 해석되어야 한다.
본 발명의 다른 목적과 특장점은 첨부도면을 참조하여 단지 예로서 제공된 바람직한 실시예에 대한 하기의 비한정적 설명으로부터 보다 명확해질 것이다.
개략적으로, 본 발명의 실시예에 따른 PCB상의 표면결함 검출방법은 1) PCB의 디지탈 이미지상의 에지를 식별하는 단계, 2) 식별된 에지를 PCB의 컴퓨터 모델과 비교함으로써 이상을 검출하는 단계, 및 3) 각 이상의 특징으로써, 검출된 이상이 표면결함에 해당하는지의 여부를 결정하는 단계를 포함한다.
따라서, 본 발명에 따른 방법은 2단계 검사, 즉 상대적으로 적은 연산시간을 필요로 하는 단계로서 이상을 신속하게 식별할 수 있도록 하는 제 1 단계와, 식별된 이상을 설계 명세와 비교하여 검출된 결함을 특정하는 더 세밀한 제 2 단계를 제공한다.
상기 방법을 실시하기 위하여, 검사된 PCB의 디지탈 이미지와, 유사 PCB의 컴퓨터 모델이 제공되어야만 한다.
도 2를 참조하여, 본 발명의 실시예에 따른 PCB상의 표면결함 검출 시스템(20)을 설명한다.
개략적으로, 상기 시스템(20)은 하기된 바와 같이 본 발명에 따른 방법을 이용하여 검사중인 PCB의 이미지를 수집하고 예상결함을 검출할 수 있도록 한다.
상기 시스템(20)은 컴퓨터(22), 상기 컴퓨터(22)에 연결된 프레임 그래버(24)와 조명 조립체(26), 상기 프레임 그래버(24)에 연결된 카메라(28), 및 축 제어기(32)와 서보 제어기(34)를 통해 프레임 그래버(24)에 연결된 위치결정 시스템(30)을 포함한다.
유리하게, 상기 컴퓨터(22)는 검사할 PCB의 카메라(28)로부터 취한 이미지와, 유사 PCB의 컴퓨터 모델을 모두 저장하도록 구성된 퍼스널 컴퓨터 형태이다. 또한, 유리하게, 상기 컴퓨터(22)는 조명 조립체(26)를 제어하고, 이미지 분석에 필요한 연산을 제어하며, 본 발명에 따른 방법을 이용하여, 검사중인 PCB가 표면결함을 포함하고 있는지를 판단하도록 프로그램된다.
상기 조명 시스템(26)은 검사중인 PCB상에 대한 빛의 강도가 균일하도록 한다.
상기 프레임 그래버(24)는 카메라(28)와 컴퓨터(22)를 접속시키는 카드 형태이다. 상기 프레임 그래버(24)는 2가지 모드중 하나로 유리하게 작용할 수 있다. 제 1 모드에 따르면, 상기 프레임 그래버(24)는 이미지를 라인별으로 캡쳐하여, 각각의 라인을 컴퓨터(22)로 전송한다. 제 2 모드에 따르면, 상기 프레임 그래버(24)는 PCB의 전체 이미지를 컴퓨터(22)로 전송하기 전에 한번에 캡쳐한다.
종래의 광학 이미지 프로세싱 카드(36)는 프레임 그래버(24)와 컴퓨터(22)를 유리하게 접속시키며, 카메라(28)로 취한 이미지의 고속 프로세싱을 가능하게 한다. 카드(36)가 포함되지 않는 경우, 컴퓨터(22)가 이미지를 처리하도록 구성된다.
상기 카메라(28)는 PCB의 디지탈 이미지를 취할 수 있도록 한다. 유리하게, 상기 카메라(28)는 선형 또는 매트릭스 모드로 작동할 수 있는 CCD(고체촬상소자) 카메라 형태이다. 상기 카메라(28)의 해상도는 검사할 PCB의 특성과 요구 정밀도에 따라 다를 수 있다.
선형 CCD 카메라를 사용하기 위해서는, 위치결정 시스템(30)이 그 화소에 대해 수직한 방향으로 PCB를 스캐닝하여야 한다. 그러나, 수직방향에서 얻은 해상도는 실질적으로 무한할 수 있다. 이의 라인 해상도는 약 8000 화소이다.
매트릭스 CCD 카메라는 약 4000×4000 화소의 해상도를 갖는다. PCB의 희소영역에서 이러한 카메라의 사용은 유리하다. 이 경우, 위치결정 시스템(30)은 영역에서 영역으로 이동할 수 있도록 구성될 수 있다.
상기 위치결정 시스템(30)은 PCB가 안착되는 지지대의 이동을 가능하게 하는 축과 서보모터(미도시)를 포함한다.
상기 축 제어기(32)는 위치결정 시스템(30)의 운동과 검사 시스템(20)의 필요조건의 동조를 가능하게 한다.
상기 서보 제어기(34)는 위치결정 시스템(20)과, 위치결정 시스템(20)의 전기모터(미도시)를 작동시키기 위해 필요한 전류의 진폭을 일정하게 하는 역행성 루프를 제어한다.
프레임 그래버, 서보 제어기, 위치결정 시스템 및 CCD 카메라는 당업계에 공지된 것으로 판단하여, 이에 대한 상세한 설명은 생략한다.
물론, 상기 시스템(20)은 본 발명의 사상과 범주를 벗어나지 않는 다른 구조를 가질 수 있다.
명백하게, 상기 시스템(20)은 생산라인의 일부일 수 있다.
이하, 도 3을 참조하여, 본 발명의 실시예에 따라 PCB 또는 다른 전자회로상의 표면결함을 검출하기 위한 방법을 설명한다.
단계 202에서, PCB의 디지탈 이미지가 컴퓨터(22)에 제공된다. 상기 이미지는 유리하게 회색수준을 가진 비트맵 형태이다. 회색수준의 수는 요구 정밀도에 따라 변할 수 있다. 본 발명의 가장 바람직한 실시예에 따르면, 상기 시스템(20)은 256 회색수준을 가진 디지탈 이미지를 생성하여 분석한다. 선택적으로, 상기 디지탈 이미지는 다른 포맷을 가질 수 있으며, 비트맵 이미지를 제공하기 위하여 변환단계가 추가될 수 있다.
단계 204에서, PCB 이미지상에서 윤곽이 식별된다. 단계 204는 실제윤곽챠트(ACC)를 생성하며, 이는 PCB 이미지상의 윤곽을 표현한다. 하기된 바와 같이, 상기 윤곽의 위치는 시스템(20)에 의해 취하여진 PCB 이미지의 해상도보다 더 높은 해상도로 연산된다. 단계 204는 도 4에 요약되어 있다.
서브 스텝 204a에서(도 4 참조), PCB 이미지의 광도는 수정된다. 더 상세하게, 상기 이미지의 광도(화소 강도)는 하기된 수학식 1을 이용하여 유리하게 표준화된다.
lum=256×(lum-LUM＿MIN)/(LUM＿MAX-LUM＿MIN)
여기서, lum은 상기 이미지의 각 화소에서의 광도이고,
LUM＿MIN은 이미지중 가장 어두운 영역에서의 평균 광도이며,
LUM＿MAX은 이미지중 밝은 영역에서의 평균 광도이다.
상기 수학식 1은 모든 256 회색수준을 포함하도록 화소강도가 LUM＿MIN과 LUM＿MAX 사이에 분포될 수 있도록 한다.
명백하게, 상기 수학식 1은 이미지의 회색수준의 수에 따라 교정될 수 있다.다른 평준화 등식도 사용될 수 있다.
서브 스텝 204a는 선택적이지만, 역치 서브 스텝(204d)의 효율을 증대시키기 위해 광도를 교정하는 것이 유리한 것으로 밝혀졌다.
당업자는 가장 어두운 영역과 밝은 영역을 결정하기 위한 알고리즘을 구상할 수 있을 것으로 판단된다.
선택적인 서브 스텝 204b에서, 상기 PCB 이미지는 이미지 수치화에 의해 발생된 잡음을 제거하기 위해 필터링된다. 하기된 가우스 필터가 3×3 화소 윈도우(8접속 윈도우)에 유리하게 적용된다.
1 2 1
2 4 2
1 2 1
상기 가우스 필터는 다른 크기를 가진 화소 윈도우에 적용될 수 있다. 또한, 다른 종류의 필터가 사용될 수도 있다.
서브 스텝 204c에서, 통상의 프레위트법을 이용하여 8접속 윈도우에 대한 수치구배가 연산된다. 선택적으로, 다른 방법도 사용될 수 있다. 구배강도는 새로운 이미지에 저장된다. 프레위트법은 당업계에 공지된 것으로 판단하여, 이에 대한 상세한 설명은 생략한다.
그 후, 상기 구배 이미지는 광도가 급변하는 이미지 영역에서 화소를 식별하기 위해 소정의 역치에 대해 비교된다(서브 스텝 204d). 통상적으로, 이러한 영역은 이미지의 윤곽과 중첩되는 화소 트랙에 해당한다.
서브 스텝 204e에서, 에지의 제 1 근사값이 서브 스텝 204d에서 식별된 화소 트랙의 골격화에 의해 연산된다. 실제로, 이미지상의 모든 에지는 화소 연결 체인에 해당하며, 각각 8접속 윈도우에 적어도 하나의 근방계를 갖는다. 골격화 과정은 화소 체인이 1 화소폭을 가진 트랙이 될 수 있도록 한다. 유리하게, 그 결과는 이미지 파일(ACCimage)에 저장되며, 상기 이미지 파일은 초기 이미지와 동일한 크기를 갖지만, 에지에 속하는 화소는 1이고, 다른 화소는 0인 2진값만을 갖는다.
서브 스텝 204f에서, ACCimage의 모든 화소 체인은 ACC를 형성하는 화소좌표로서 나열된다. 하기된 바와 같이, 이 좌표들은 실질좌표의 제 1 추정치에 불과하다.
특히, 상기 체인은 반시계 방향으로 계속되고, 모든 연속 화소의 좌표는 파일, 즉 ACC에 저장된다. 따라서, ACC는 일련의 벡터를 포함하고, 각각의 벡터는 이미지 윤곽중 하나의 좌표를 의미한다.
그 후, 광도 변곡점 좌표의 신뢰할 수 있는 지수로 밝혀진 2차 도함수에서 제로 이행의 위치를 예측하기 위해, 각각의 윤곽은 화소별로 분석된다. 광도 프로파일에서의 변곡점은 두가지 물질간의 천이를 의미하기 때문에, 해당 화소는 윤곽의 일부인 것으로 간주된다.
특히, 상기 방법은 각 화소에서 윤곽에 대해 수직한 예상방향을 찾는 단계를 포함한다. 이는 동일한 윤곽상에서 2화소 전후를 포함하여, 현재의 화소 위치에서 선을 일치시킴으로써 구현된다. 상기 선정렬은 화소 위치에서의 윤곽 접선각을 표시한다. 수직방향은 90°를 더함으로써 얻어진다. 그 후, 상기 방향을 따라 위치되어 현재 화소를 가로지르는 광도 프로파일이 상기 시스템(20)에 의해 최초에 취해진 바와 같이, 초기 PCB 이미지에 추출된다. 상기 2차 도함수는 광도 프로파일에 의거하여 연산된다. 2차 도함수의 제로 이행은 광도 프로파일의 변곡점에 해당한다. 이 점의 좌표는 ACC에 저장되며, 상기 좌표의 제 1 추정치를 대체한다.
물론, 각각의 화소에서 윤곽에 수직한 예상방향을 찾기 위해 다른 수치적 방법이 사용될 수도 있다.
당업자는 검사중인 PCB의 디지탈 이미지로부터 윤곽을 추출하는 다른 방법을 구상할 수 있을 것으로 판단된다.
단계 208에 상세하게 개시된 바와 같이, ACC와 ACCimage에 저장된 윤곽위치와 설계된 윤곽위치를 비교함으로써 검사중인 PCB상의 이상이 검출된다. 실제로, 그 위치가 설계된 위치와 상이하다면, 윤곽 또는 윤곽의 일부가 ACC를 근거로 의심받게 된다.
상기 방법(200)중 단계 206에서(도 3 참조), 검사중인 PCB의 컴퓨터 모델이 제공된다. 유리하게, 상기 컴퓨터 모델은 소자의 윤곽을 가진 모든 층의 다각형 형상의 벡터 모델을 포함한다. 윤곽을 적절하게 표시함과 아울러, 하기된 바와 같이, 다각형은 ACC와 비교하기 위한 효과적인 모델인 것으로 밝혀졌다.
유리하게, 종래의 PCB 거버 모델은 각층의 모든 소자가 다각형으로 표시되는 벡터 모델로 변환된다. 실제로, 아크 에지가 짧은 정점으로 표시된다면, 원호를 포함하는 엘리먼트도 적절한 벡터 모델로 표시될 수 있다. 선택적으로, PCB의 거버모델이 이용가능하지 않은 경우, 관련정보를 추출하기 위해 다른 PCB 다층 모델도 사용될 수 있다.
PCB의 벡터 모델과 ACC 및 ACCimage를 비교하기 전에, 당해 모델을 이미지와 정렬하기 위해 벡터 모델에 대한 변형이 실시될 수 있다. 실제로, PCB 제조과정에서, 상기 층들은 통상적으로 서로 다른 기계에 의해 서로 다른 시점에 형성되며, 상기 층들의 정렬이 약간 상이할 수 있다. 따라서, 다층 PCB 모델을 구비하고, 검사중인 PCB에 따라 모델의 층들을 재정렬하여 더 우수한 PCB 모델을 도출하는 것이 바람직하다.
모든 층에 대하여, 소정의 점이 정렬공정의 기준으로 선택된다. 층 모델(32)와 PCB 이미지(34)가 도시되어 있는 도 5를 참조하면, 수평(36) 및 수직(38) 세그먼트의 교점을 기준점으로 선택하는 것이 유리한 것으로 밝혀졌다. 명백하게, 다른층의 엘리먼트에 의해 중첩되지 않은 층의 영역은 더 안정적인 기준점을 제공한다. PCB 이미지(34)는 모든 층을 포함하기 때문에, PCB 이미지(34)는 단일층 모델(32)에 존재하지 않는 소자(42)와 같은 소자들을 포함한다.
기준점의 목록이 완성되면, PCB 이미지상의 기준점을 따라 층을 정렬시키기 위해 층의 모든점에 변형이 가해질 수 있다.
여기서, (u,v)는 PCB 이미지에서의 좌표이고,
(x,y)는 층 모델에서의 좌표이며, au, bu, cu, dd 및 ee는 PCB 이미지와 모델간의 회전, 이동, 비율 및 투시를 보상할 수 있도록 하는 계수이다. 이 계수들은 각 층에 대해 상이할 수 있다.
유리하게, 연산 지연을 최소화하기 위하여, 기준점은 PCB를 검사하기 전에 선택된다.
모델의 모든 층이 정렬되면, 이들은 모두 중첩된다.
모델의 모든 층이 다수개의 다각형을 포함하기 때문에, 2층의 중첩은 제 1 층의 각 다각형을 제 2 층의 모든 다각형과 중첩시킴으로써 이루어진다. 상기 모델이, 예를 들어, 제 3 층을 포함하는 경우, 제 3 층의 다각형은 처음 2층의 중첩으로 인해 생성된 새로운 다각형과 중첩된다.
이와 같은 중첩과정이 도 6a 내지 도 6c에 도시되어 있다.
도 6a는 각층에 하나씩 3개의 다각형(P1)(P2)(P3)을 포함하는 3층 모델을 도시한 도면이다. 중첩은 다각형(P1)(P2)의 중첩으로 인해 발생된 결과물상에 다각형(P3)(Pv3)을 중첩시킴으로써 이루어진다.
P1상의 P2 중첩은 하기의 수학식 4와 수학식 5를 도출한다.
Pv1=P1-P2
Pv2=P2
P1상의 P2 중첩 이후, P2는 불변하는 반면, P1은 중첩된 P2 부분을 감하여야만 한다. P1과 P2D의 중첩에 대한 P3의 중첩은 하기의 수학식 6, 수학식 7 및 수학식 8을 도출한다(도 6b 참조).
Pv1=P1-P2-P3
Pv2=P2-P3
Pv3=P3
일부의 경우에 있어서, 2개의 다각형을 빼면 독립된 다각형이 생성된다. Pv1과 Pv1을 다각형 목록으로 볼 수 있다. 층마다 1개 이상의 다각형이 존재하는 경우, P1, P2 및 P3도 다각형 목록으로 볼 수 있다.
중첩과정을 통해 겹친 영역을 발견할 수 있다. 중첩된 영역상의 다각형은 새로운 층이 중첩된 후 갱신되어야만 한다.
도 6c에서 알 수 있는 바와 같이, O21은 P3와의 중첩 이후 P1과 P2의 교차로 인해 생성된 다각형이다.
2개의 다각형의 교차, 또는 2개의 다각형간의 차이는 1개 이상의 다각형을도출할 수 있기 때문에, O21은 다각형 목록으로 해석되어야만 한다. 이 목록은 층1과 층2 사이에 어떠한 다각형도 중첩되지 않는다면 다각형을 포함하지 않을 수 있다.
또한, 전술한 중첩과정은 하기된 바와 같이 좁은 영역의 트랙을 유지할 수 있도록 한다. 좁은 영역의 예는 도 7a의 영역(T31)이다. 영역(T31)은 다음과 같이 추출된다.
도 7b로부터 알 수 있는 바와 같이, 다각형(P1)(P2)은 팽창되어 D(Pv1)와 D(P3)를 도출하게 된다. 그 후, 그들 사이의 교점은 추출되어야 할 영역을 명백하게 포함하는 다각형(D31)을 도출하는 것으로 밝혀졌다. 다각형(O31)은 팽창되어 D(O31)를 도출하고, 이는 D31로부터 감해져 좁은 영역(T31)을 도출하게 된다(도 7c 참조).
도 7a 내지 도 7c에 도시된 과정은 하기의 수학식 9로 요약된다.
T31=(D(P3)∧D(Pv1))-D(O31)
2가지 이유, 즉 2개의 다각형의 교점은 1개 이상의 다각형을 도출할 수 있으며, D(O31)도 1개 이상의 다각형을 도출할 수 있다는 이유로 인하여, T31을 다각형 목록으로 볼 수 있다.
요약하자면, 층의 중첩은 다음과 같은 3가지 결과를 유도한다.
Pvk+1=(Pvk-Pk+1)∪Pk+1
가시적인 다각형 목록;
Ok+1=(Ok-Pk+1)∪(Pk+1∩Pvk)
중첩된 영역으로부터 얻은 다각형 목록;
Tk+1=(Tk-Pk+1)∪((D(Pk+1)∩D(Pvk))-D(Pk+1∩Pvk))
좁은 영역으로부터 얻은 다각형 목록;
T1=D(P1)∩D(P1)
O1은 공집합이다.
상기 과정은 반복적이다. 즉, 이전의 층의 중첩으로 얻어진 Pvk, Ok및 Tk에 각각의 새로운 층이 중첩된다. k 표시는 중첩된 층의 수를 의미한다.
상기 다각형 목록에 대해 실시되는 연산은 합집합, 교집합, 차집합 및 팽창이다. 합집합(∪)은 2개의 다각형 목록을 단일 목록으로 그룹화하는 것으로 이루어진다. 2개의 목록간의 교집합(∩)은 제 1 목록의 모든 다각형과 제 2 리스트의 모든 다각형의 교집합으로 이루어진다. 이와 유사하게, 2개의 목록이 감해지는 경우, 제 1 목록의 모든 다각형은 제 2 목록의 모든 다각형으로 감하여 진다.
가시적인 다각형 목록(Pvk)은 PCB 이미지상에 나타나야 하는 모든 윤곽을 기술한다. 그러나, 전술한 바와 같이, 상기 목록(Pvk)은 ACC와 신속하게 비교되도록 적당하게 포맷되어 있지 않다. 실제로, ACC의 모든 점은 신속한 비교를 보장하도록 Pvk로부터 적어도 하나의 다각형 세그먼트와 대응하게 된다.
모든 다각형의 정점을 그 정점이 다음 정점과 함께 형성하는 세그먼트로 대체하기 위하여 목록(Pvk)을 변형하면, 특징윤곽챠트(CCC)가 도출된다. 따라서, 상기 CCC의 세그먼트는 Pvk목록에서와 같이 전체 정점 대신 자신의 모든 세그먼트에 대한 명세를 포함하는 다각형 목록으로 분할된다. 보다 상세하게, 상기 CCC의 모든 세그먼트는 선 방정식, 선의 종점 좌표, 및 세그먼트로부터 허용된 거리 한계치에 의해 특정된다. 또한, 상기 CCC는 모든 다각형에 대하여 해당 다각형을 긴밀하게 봉입하는 직사각형의 특징을 포함한다. 이 직사각형은 당해 직사각형에 봉입되지 않은 ACC내의 모든 점이 다각형의 세그먼트에 대응하지 않도록 보장하기 위해 팽창된다.
이상 검출
CCC가 생성되면, 상기 방법(200)의 단계 208(도 3 참조)은 ACC의 윤곽과 CCC 형태인 컴퓨터 모델을 비교함으로써 PCB상의 이상을 검출하게 된다. 보다 상세하게, 이상은 하기된 2개의 챠트에 유리하게 특정 및 인덱스된다.
ECC, 초과윤곽챠트, 및
MCC, 부재윤곽챠트.
초과윤곽 검출의 제 1 단계는 ACC의 각 점에 대응하는 CCC의 세그먼트를 찾는 것이다. 만약, 점이 CCC의 임의의 세그먼트에 충분히 가깝지 않는다면, 이는 촤과로 판단되어 ECC에 저장된다. 연산된 거리는 소정의 한계치와 비교된다. ECC의 포맷은 ACC와 동일하다. 이는 윤곽 목록이며, 각각의 윤곽은 연결된 점의 목록에 의해 특정된다.
보다 상세하게, ACC의 각 점에 대하여,
상기 CCC는 목록화된 직사각형중 하나가 그 점을 봉입할 때까지 스캐닝된다.
해당 다각형은 그 점이 대응하는 세그먼트가 발견될 때까지 스캐닝된다.
어떠한 세그먼트도 그 점에 대응하지 않는다면, 다른 다각형이 스캐닝된다.
세그먼트가 검출되면, 공정은 다음 점으로 계속되지만, 유리하게 동일한 세그먼트로 시작된다. 실제로, 다각형을 형성하는 점은 연속적이기 때문에, 다음 점이 동일한 세그먼트에 대응할 가능성이 많다.
어떠한 세그먼트에도 대응하지 않는 점은 ECC에 인덱스된다. 만약 그 점이 연속적인 일련의 점중 일부라면, 이는 그 시리즈의 일부로써 ECC에 기록된다.
ACC의 각 윤곽에 대하여, 점은 ACC 및 CCC에서 동일한 방향으로 유리하게 스캐닝된다.
물론, ACC에서 초과하는 윤곽을 검출하기 위하여, 다른 방법이 사용될 수 있다.
이하, 부재윤곽검출에 대해 상세하게 설명한다.
부재윤곽검출은 CCC의 윤곽 위치로부터 과도하게 편향된 윤곽의 검출을 의미한다. 고밀도 전자회로에 있어서, 허용된 윤곽편형영역은 상대적으로 좁다. 그러나, CCC는 벡터 포맷이기 때문에, 그 해상도는 이미지의 해상도에 의해 한정되지 않는다. 이와 유사하게, ACC는 서브 화소 해상도를 이용한 윤곽검출 후 컴파일되었기 때문에, ACC는 이미지 해상도의 7 내지 8배의 해상도를 갖는다. 이는 허용된 최대 편향이 좁은 경우에도 잘못된 윤곽을 검출할 수 있도록 하기 때문에 유리하다.
부재윤곽검출은 정밀도면에서 비교적 구속력이 있지 않다는 것을 주의하라. 부재윤곽검출 과정의 목적은 CCC상의 윤곽이 PCB 이미지상에 부재하는지의 여부를 단지 확인하는 것이다. 실제로, PCB 이미지상에 존재하지만 컴퓨터 모델과 관련하여 잘못된 윤곽은 초과윤곽검출 과정에 의해 검출되어 ECC상에 인덱스될 것이다. 따라서, 부재윤곽검출은 이미지 해상도로 구현될 수 있으며, 따라서, 이미지 비교에 의해 이루어질 수 있다.
MCC를 얻기 위하여, 먼저 CCC상의 윤곽이 ACCimage와 동일한 해상도를 가진 2진 이미지, 즉 CCCimage로 작성된다. MCC를 도출해내는 CCCimage와 ACCimage의 비교는 하기된 수학식 15로 요약된다.
MCC=D(ACCimage)ⓧCCCimage∩CCCimage
여기서, D(ACCimage)는 팽창후의 ACCimage이다. 또한, MCC의 연산과정이 도 8에 요약되어 있다.
상기 MCC와 ECC는 PCB 이미지의 이상에 대응하는 영역 명세를 구성한다. 이 영역들은 방법(200)의 결함 검출단계 210에서 검사된다(도 3 참조).
이상 검사
이상은 ECC에 1개 이상의 윤곽을 발생시키지만, ECC에서 각각의 윤곽은 단지 1개의 이상에 대응하기 때문에, 유리하게, 상기 ECC에서 각각의 윤곽은 독립된 이상으로 판단되어 개별적으로 검사된다. 검사과정은 ECC의 모든 윤곽이 검사되었을 때 종료된다. 소정의 제조표준을 벗어나는 것으로 밝혀진 ECC의 윤곽은 유리하게 파일로 인덱스되어 특정된다.
이 파일은 본 발명의 사상과 원리를 벗어나지 않는 다양한 형태를 취할 수 있으며, 예를 들어, 결함위치와 크기뿐만 아니라 그 결함으로 인해 변화된 PCB에 대한 명세를 포함한다.
PCB상에서 발견될 수 있는 결함의 대부분은 PCB상에 인쇄된 엘리먼트의 잘못된 폭, 또는 이들 엘리먼트간의 부정확한 간격에 해당한다. 엘리먼트의 폭 또는 2개의 엘리먼트간의 거리가 설계구조와 과도하게 상이한 경우, 오염물, 그루브, 및 페더링과 같은 다른 이상이 문제될 수 있다.
따라서, 하기된 2개의 사항중 어느 하나가 제조표준을 벗어나는 경우, 이상중에서 결함이 검출된다. 즉, 이상을 가진 엘리먼트의 폭과, 이상이 엘리먼트상에 존재하지 않는 경우에는 이웃한 2개의 엘리먼트간의 거리. 이 2가지 조건은 하기된 바와 같이 독립적으로 확인된다.
이들 2가지 조건의 확인은 매우 유사하다. 개략적으로, 양자의 경우에서, 이상의 이웃에서 발견될 수 있는 CCC의 모든 세그먼트는 본 명세서에서 이웃 세그먼트 목록(NSL)으로 칭하여지는 목록의 형태로 컴퓨터 파일에 저장된다. 이상 부근의 모든 세그먼트에 대하여, 제 1 세그먼트에 대향하는 NSL의 모든 다른 세그먼트가 발견된다. 제 1 세그먼트와 그에 대향하는 모든 세그먼트간의 거리가 설계 또는 제조표준 범위에 있는지의 여부를 평가하기 위해 확인된다. 이러한 표준들은 컴퓨터(32)로 접근가능하도록 명백하게 미리 결정되어 컴퓨터에 미리 저장된다.
2개의 세그먼트간의 거리 확인과 그들 사이의 폭 확인은, 하기된 바와 같이, 무엇을 2개의 대향하는 세그먼트로 간주하는지에 대한 정의에 의해서 상이할 뿐이다.
도 9에서 알 수 있는 바와 같이, 세그먼트(44)와 같은 윤곽의 모든 세그먼트는 2개의 반평면 사이의 변경으로 해석될 수 있다. 윤곽(50)에 대향하는 세그먼트측의 평면(46)은 세그먼트(44)의 "외측"에 존재한다. 윤곽(50)과 동일한 세그먼트(44)측의 평면을 세그먼트(44)의 "물질"측이라 한다. 세그먼트(44)와 상기 대향 세그먼트(52)간의 거리가 확인될 때, 물질측은 "활성"으로 설정된다.
세그먼트(44)(56)간의 트랙(54)의 폭이 확인될 때, 상기 외측은 활성이다. 2개의 세그먼트는, 그들이 서로 대면하는지 그리고 그들이 동일한 활성평면에 존재하는지의 여부를 분석하기 위해, 쌍이 된다. 도 9의 실시예에서, 세그먼트(52)(58)(60)는 세그먼트(44)와 선택적으로 쌍이 된다.
상기 검출과정은 유리하게 백분률로 표현되는 한계치를 사용함으로써, 모든 새로운 형태의 회로에 대하여 폭과 거리에 대한 새로운 한계치가 프로그램될 필요가 없는 범용의 방법을 제공한다. 물론, 백분률은 설계치에 따라 표현된다. 2개의 세그먼트간의 거리가 설계된 것의 2배 이하가 된다면 문제가 되는 경우, 예를 들어, 한계치는 50%로 설정된다.
명백하게, 세그먼트간의 폭을 확인하기 위하여, 절대값에 기초한 한계치도 사용될 수 있다.
세그먼트간의 간격을 결정하기 위해 다른 방법이 선택될 수 있으며, 이는 세그먼트의 기원과 2개의 세그먼트간의 하나 또는 그 이상의 이상에 좌우될 것이다.
2개의 평행한 세그먼트 사이에서 이상이 검출되면, 2개의 세그먼트간의 간격은 2개의 세그먼트간의 거리로 단순하게 규정된다.
2개의 세그먼트(62)(64)가 평행하지 않다면(도 10 참조), 그 간격은 그들간의 각도로 임의로 규정된다. 그 경우, 한점에서 기준 세그먼트(62)까지의 거리는 다음과 같이 측정된다. 그 점과 2개의 세그먼트간의 교점(68)을 교차하는 선(66)이 측정된다. 상기 점과 기준 세그먼트간의 거리는 상기 선(66)과 기준 세그먼트(62)간의 각도(72)로 규정된다.
양자의 경우에 있어서, 기준 세그먼트(대향 세그먼트)와 이상의 각 점간의 거리도 연산된다. 기록된 최대 및 최소 거리는 이상을 포함하는 인터벌을 규정한다. 이상이 존재할 때, 2개의 세그먼트간의 유효간격은 2개의 세그먼트간의 간격에서 그 인터벌을 뺀 것이다. 평준화된 간격은 유효간격과 2개의 세그먼트간의 간격 의 비율이다.
도 11은, 2개의 세그먼트(80)(82)간에 다수개의 이상(74)(76)(78)이 검출된경우, 간격 연산의 예를 도시한 도면이다.
이 경우에서, 각각의 이상에 대하여 인터벌이 연산된다. 하나 이상의 이상의 인터벌이 중첩된다면(예를 들어, 이상(74)(76)), 이 인터벌들은 단일의 누적 인터벌(a-c)을 형성하도록 다시 그룹화된다. 누적 인터벌(a-c)과 비누적 인터벌(d-e)은 더해져 유효간격을 도출하게 된다. 다시, 평준화된 간격은 유효간격과 2개의 세그먼트의 실제간격간의 비율이다.
폭과 간격의 확인은 이상 부근의 PCB 이미지 영역에서 실시된다. 하기된 설명은 그 영역이 결정되는 방식을 설명한다. 이하, 이 영역을 이상분석영역(AAR)이라 한다.
도 12를 참조하면, 먼저, AAR은 이상(86)을 봉입하는 직사각형(84)으로서 결정된다. 이상(86)의 윤곽을 형성하는 점들의 좌표를 알고 있는 상태에서, 상기 직사각형을 결정하기 위해 공지의 알고리즘이 사용될 수 있다.
상기 직사각형(84)은 하기된 수학식 14에 의해 규정된 팽창계수(DF)에 의해 팽차된다.
여기서, %res는 유효 AAR(88)을 도출하기 위해 평준화된 간격 또는 평준화된 폭에 대해 미리 결정된 한계치이다.
상기 직사각형(88)에 봉입된 영역 이외의 엘리먼트는, 이들이 이상(86)과 함께 결함을 야기하지 않는 것으로 추정되기 때문에, 유리하게 분석의 대상으로 고려되지 않는다. 그러나, 전술한 바와 같이 쌍으로 묶여진 AAR(88)의 모든 세그먼트(89-91)(89-91')는 결함에 대해 검사된다.
유리하게, 단계 208에서 이상이 검출되어(도 3 참조) ECC에 저장되었을 때, 상기 AAR의 각각의 이상이 결정된다.
제 2 이상의 AAR이 제 1 이상의 ARR과 중첩되면, 이들 2개의 이상의 조합은 결함을 유발할 수 있는 것으로 판단된다. 이상이 결함으로 검사되면, 그 ARR이 다른 이상의 ARR과 중첩되지 않는지의 여부가 확인된다. 중첩되는 것으로 확인되면, 관련된 모든 이상을 봉입하는 새로운 직사각형이 생성된다. 새로운 직사각형은 팽창되어 새로운 ARR을 도출하게 되며, 이 마지막 과정은 새로운 ARR이 다른 ARR과 중첩하지 않을 때까지 반복된다. 이 ARR에서, 세그먼트의 모든 쌍은 결함에 대해 확인된다.
ARR이 1개 이상의 이상을 포함할 수 있거나, 크기면에서 상대적으로 중요할 수 있기 때문에, 각각의 이상이 2개의 세그먼트 사이의 내부 공간에 위치되는지의 여부를 확인하기 위한 실험이 실시될 수 있다. 유리하게, 하기된 2가지 규칙이 실험을 실시하기 위해 주어진다.
제 1 조건은 ARR을 한정하는 직사각형이 2개의 세그먼트쌍의 2개의 활성 반평면과 중첩되어야 한다는 것이다.
제 2 조건은 상기 2개의 세그먼트가 충분하게 근접되어야 한다는 것이다. 보다 상세하게, 다음과 같은 기준이 사용된다. 즉, 제 1 및 제 2 세그먼트간의 이상의 거리의 합은 그들 사이의 최대 거리의 절반 이하여야 한다. 2개의 세그먼트 사이의 최대 거리는 저장되며, 이하 "dsegmax"라 칭한다. 이러한 기준이 우수한 결과를 도출하는 것으로 밝혀졌으나, 2개의 세그먼트가 검사되기에 충분한 정도로 근접되었는지의 여부를 결정하기 위한 다른 기준도 사용될 수 있다.
제 1 및 제 2 조건이 만족되면, 이상은 2개의 세그먼트 사이의 내부공간에 있는 것으로 판단되며, 대향하는 세그먼트쌍이 결함에 대해 검사될 때 고려된다.
도 13a, 도 13b 및 도 13c를 참조하면, 이상이 허용된 폭 또는 간격을 침해하는지의 여부를 결정하기 위한 방법(300)이 개시되어 있다.
하기된 바와 같이, 좁은 공간영역 및 중첩영역의 경우에 대하여, 2가지 추가적인 검사가 추가적으로 실시된다.
유리하게, 이상은 2개의 그룹, 즉 폭 결함을 유발할 수 있는 엘리먼트상의 이상, 및 엘리먼트상에 존재하지 않지만 공간 결함을 유발할 수 있는 이상으로 분류된다.
엘리먼트상의 이상은 비교적 용이하게 선택된다. ECC상의 모든 윤곽은 일련의 연속적인 점에 대응한다. CCC의 윤곽과 중첩되는 ECC의 윤곽은 2개로 분할된다. 이와 관련하여, ECC의 윤곽중 임의의 점이 엘리먼트상에 존재하면, 윤곽의 모든 점은 그 엘리먼트상에 존재하는 것으로 판단된다. ECC 윤곽중 단지 하나의 점이 엘리먼트상에 존재하지 않는다면, 윤곽은 엘리먼트상에 존재하는 것으로 판단되지 않는다. 따라서, ECC상의 모든 윤곽중 단지 하나의 점만을 확인함으로써, 이하,ECCspacing및 ECCwidth로 칭해지는 2개의 그룹에서의 이상을 기술할 수 있다. 상기 방법(300)은 2개의 그룹에 대해 독립적으로 사용된다.
상기 두 그룹중 각각에 대한 방법(300)의 적용차가 매우 유사하기 때문에, 설명을 단순화하기 위하여, ECC 전체를 참조하여 상기 방법(300)을 설명한다.
제 1 단계(302)는 ECCwidth에 목록화된 차순위 비검사 이상을 취하는 것이다. 명백하게, 단계 302가 처음 실시될 때, 차순위 이상은 목록화된 첫번째 이상이다. 이하, 이 이상을 현재이상(CA)이라 한다.
단계 304는 CA의 AAR과 중첩되는 해당 AAR을 가진 ECC내의 모든 이상을 찾는 단계이다.
단계 306에서, 이 이상들은 ECC 목록에 검사된 것으로 표시되어 현재이상목록(CAL)에 위치된다. 전술한 바와 같이, AAR은 재평가되며(단계 306), 단계 304 및 단계 306은 어떠한 비검사 이상도 새로운 AAR과 중첩되는 AAR을 갖지 않을 때까지 반복된다.
단계 308에서, ARR에 봉입된 CCC의 모든 윤곽이 새로운 NSL에 목록화된다.
단계 310에서, NSL의 모든 세그먼트가 분석된 것으로 표시되었는지 확인된다. 그렇지 않다면, NSL내의 차순위 비분석 세그먼트는 현재 세그먼트(CS)가 되고, 상기 CS는 NSL에서 분석된 것으로 표시되며(단계 311), 과정은 단계 316으로 계속된다.
NSL의 모든 세그먼트가 분석된 것으로 표시되면, 단계 312에서는, ECC의 모든 이상이 검사된 것으로 표시되었음이 확인된다. 그렇지 않다면, 단계 302는 차순위 이상으로 반복된다. 그렇다면, 이상에 대한 검사는 종료되며, 전체 과정은 중단된다(단계 314).
단계 316은 전술한 기준을 이용하여 NSL의 차순위 비분석된 세그먼트가 CS에 대향하는지의 여부를 확인하는 단계이다. 그 경우라면, 과정은 단계 320으로 계속된다. 그 경우가 아니며, NSL의 마지막에 도달하면(318), 단계 310은 반복된다. 그렇지 않다면, 단계 316은 반복된다.
단계 320에서, 전술한 바와 같이, CS와 CS에 대향하는 세그먼트를 고려하여, dsegmax가 연산된다.
단계 322에서, CAL이 다른 비검사 이상을 포함하는지의 여부가 확인된다. 그러한 경우라면, CAL의 차순위 비검사 이상은 CA(단계 324)로 설정되며, 과정은 단계 326으로 계속된다. 그렇지 않다면, 상기 방법은 단계 330으로 진행한다.
단계 326에서, CA의 ARR이 CS와 그에 대향하는 세그먼트 모두의 활성 반평면에 중첩되지 않는다면, 단계 322는 반복된다. 그렇다면, 상기 방법은 단계 328로 진행한다.
단계 328에서, CS(MD1)와 대향 세그먼트(MD2)에 대한 최소 거리, 및 최소 간격(MAS 및 MIS)이 CA의 모든 점에 대해 연산된다.
검출된 모든 이상중에서, 상기 2개의 세그머트의 내부공간에 있는 이상ㅇ은 결정된다(단계 330). 실험은 다음과 같다.
즉, MD1+MD2〉DSEGMAX*%RES 라면, 이상은 상기 2개의 세그먼트의 내부공간에있는 것으로 판단되지 않는다. 내부공간에 있지 않은 이상은 CAL로부터 제거된다(단계 332).
CAL이 비어지면, 과정은 단계 310으로 되돌아간다(단계 334).
단계 336에서, 각각의 이상에 의해 점유된 영역은 유리하게 인터벌 형태인 완전점유영역(AOR)의 목록에 저장된다. 상기 AOR목록은 각각의 이상에 대한 MAS 및 MIS를 포함한다. 2개의 영역이 중첩되면, 그들의 인터벌은 더해진다.
단계 338에서, 평준화된 간격이 전술한 바와 같이 연산된다. 실제로, CS와 이에 대향하는 세그먼트간의 유효간격이 연산된다. 이는 2개의 세그먼트사이의 간격에서 AOR의 인터벌의 합을 뺀것과 동일하다. 상기 평준화된 간격은 2개의 세그먼트사이의 실제 간격에 대한 유효간격의 비율과 동일하다.
평준화된 간격이 %RES의 값보다 작으면, 단계 340에서 결함이 검출된다.
단계 342에서, 검출된 결함은 특정되어 결함 목록에 저장된다. 보다 상세하게, 이상과 2개의 세그먼트(CS 및 CS에 대향하는 세그먼트)가 저장된다. 과정은 단계 310으로 되돌아간다.
좁은 공간영역의 검사
유리하게, 좁은영역의 다각형(Tk+1)도 하기된 2가지 이유 때문에 검사된다.
다층모델에서 그들의 크기가 너무 작을 수 있다; 및
모델상의 2개의 엘리먼트간의 내부공간이 정확하여도, 이미지상의 해당영역은 부정확할 수 있다.
개략적으로, 다각형(Tk+1) 목록에서 2개의 대향 세그먼트는 소정 폭을 가진 내부공간을 도출한다. 해당 폭이 소정 한계치를 벗어나면, 그 내부공간중 일부는 결함에 해당한다.
보다 상세하게, 다층모델상에서 너무 작은 크기는 층간의 주요 정렬 격차를 의미할 수 있다. 이는 소정의 기준으로 내부간격을 실험함으로써 검출된다. 예를 들어, PCB 제조자가 설정한 최소 간격보다 작지 않음을 보장하기 위하여, 2개의 서로 다른 물질간의 간격이 확인될 수 있다. 작다면, 2개의 층간의 정렬문제가 검출된다.
상기 방법(300)에 따른 이상 검출은 PCB에서 2개의 엘리먼트간의 잘못된 간격을 검출하지 못할 수 있다.
실제로, 전술한 바와 같이, 이상의 검출은 PCB 이미지에서 검출된 윤곽과 모델의 윤곽 사이의 소정 허용치 이내에서 이루어진다. 그러나, 내부공간에서 허용된 결함의 최소 크기는 내부공간의 크기에 좌우된다. 예를 들어, 윤곽위치에 대한 허용치가 모델상의 폭의 25%이면, 영역의 최소 폭은 모델 폭의 50%이며, 이 때, 이상은 알고리즘(300)에 의해 검출되지 않는다.
도 14를 참조하면, 제 1 이상(90)은 윤곽(91)의 편향을 공차여유 이내에서 평균폭(92)의 25%가 되도록 유발할 수 있으며, 제 2 이상(94)은 대향 윤곽(93)에 부근에 위치된다. 이들이 모두 공차여유(92)(96) 이내이기 때문에, 2개의 이상중 어떠한 이상도 방법(300)에 의해 검출되지 않는다. 그러나, 상기 2개의 이상의 조합은 내부공간을 그 평균폭의 50%만큼 좁히는데 기여한다. 그러나, 이는 결함에 해당한다.
도 15에 도시된 하기의 기준은 좁은 공간영역(내부공간)에서 결함을 검출하기 위한 본 발명의 방법에 따라 설정된다.
단계 400에서, 내부공간의 연산된 폭이 예를 들어, 제조자가 설정한 한계치 이내면, 층의 오정렬이 검출된다.
그렇지 않고, 상기 폭이 윤곽위치에서 공차여유의 4배 이내이면(단계 402), 결함이 존재할 수 있으며, PCB 이미지상에서 내부공간의 폭이 측정된다.
측정된 폭이 모델상에서의 폭의 50% 이내면(단계 404), 엘리먼트간의 영역(내부공간)은 부정확하며, 결함이 검출된다.
도 16 및 도 17에 도시된 바와 같이, 유리하게, 벡터 모델상에서 내부공간(98)의 측정은 다각형의 세그먼트가 교차할 때까지(도 17의 102 참조) 다각형(100)(화살표 101 참조)을 점진적으로 좁힘으로써 이루어진다. 이 과정을 "침식"이라 한다.
침식율은 내부공간(98)의 폭의 지표이다. 예를 들어, 유리하게, 침식율은 교차가 발생할 때(102)까지 높게 설정된다. 그 후, 침식율은 낮아져 다각형(100)을 팽창시킨다. 그 후, 침식율은 다시 낮아져 다른 교차가 발생할 때까지 침식을 재개하게 된다. 침식율이 요구되는 필수조건과 동일하거나 그 이내가 될 때까지, 과정은 반복된다. 전술한 바와 같이, 유리하게, 해상도는 서브 화소 순이기 때문에, 침식율은 화소의 수로 표현된다.
유리하게, 이미지상에서 내부공간의 측정은 내부공간을 표시하는 윤곽을 추출함으로써 이루어진다. 이 윤곽들은 동일한 엘리먼트에 필수적으로 대응하지 않거나, 폐쇄된 윤곽을 필수적으로 생성하지 않음을 주의하여야 한다. 상기 윤곽은 폐쇄되어 다각형의 정점을 형성한다. 벡터 모델에서 다각형의 침식에 대해 전술한 방법은 윤곽의 폭을 측정하기 위해 사용된다.
본 발명의 사상을 벗어나지 않고, 벡터 모델과 이미지 모두에서 내부공간을 측정하기 위해 다른 방법도 사용될 수 있다.
물론, 좁은영역에서 결함을 검출하기 위해, 다른 한계치 또는 기준도 설정될 수 있다.
중첩영역의 검사
수학식 11로 얻은 중첩영역이 전술한 것과 동일한 2가지 이유 때문에 검사된다.
그러나, 중첩영역의 경우, 다른 문제가 발생할 수 있다. 즉, 층에서 하나 또는 그 이상의 윤곽이 중첩층에 의해 PCB 이미지 상에서 은닉될 수 있다. 이 경우, 2가지 가능성이 존재한다.
세그먼트중 일부가 가시적일 수 있으며, 이는 상층 윤곽의 추정을 허용한다. 그렇지 않다면, 단지 가시적인 윤곽만 검출된다.
일반적으로, 중첩영역에서의 결함검출이 도 15에 개시된 것과 동일한 기준을 기초로 하기 때문에, 상세하게 설명하지 않는다.
유리하게, 좁은영역 또는 중첩영역에 의해 유발된 결함은 또 다른 분석을 위해 특정되어 파일에 저장된다. 이 파일은 검출된 다른 결함을 저장하고 특정하기 위해 사용된 것과 동일할 수 있다.
바람직한 실시예를 통하여 본 발명을 설명하였으나, 첨부된 청구범위에 한정된 본 발명의 사상과 원리를 벗어나지 않는 변경이 이루어질 수 있다.

Claims (42)

  1. 소자를 포함하는 적어도 일층을 가진 인쇄회로기판(PCB)상의 표면 결함을 검출하기 위한 방법으로서,
    PCB의 디지탈 이미지를 제공하는 단계;
    상기 PCB 이미지상의 에지를 식별하는 단계;
    상기 PCB의 적어도 일층상의 각 소자에 대해 해당 컴퓨터 모델을 제공하는 단계;
    상기 식별된 이미지를 컴퓨터 모델과 비교함으로써, PCB 이미지상의 이상을 검출하는 단계; 및
    상기 검출된 각각의 이상에 대하여, 검출된 이상이 표면 결함에 해당하는지의 여부를 결정하는 단계;를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  2. 제 1 항에 있어서, 상기 적어도 일층상의 각 소자의 컴퓨터 모델은 세그먼트를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  3. 제 1 항에 있어서, 상기 에지 식별단계는,
    상기 PCB 이미지상의 수치 구배를 연산하여 구배 이미지를 도출하는 단계;
    상기 구배 이미지를 역치하여 한계치 이미지를 도출하는 단계;
    상기 한계치 이미지를 골격화하는 단계; 및
    상기 골격화된 이미지상에서 에지를 찾는 단계;를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  4. 제 3 항에 있어서, 상기 에지를 찾는 단계는 적어도 하나의 화소 체인을 도출하며,
    상기 골격화된 이미지의 화소 체인중 적어도 하나를 각각 화소 좌표의 벡터로 저장하는 단계;
    상기 화소 좌표를 이용하여 상기 화소 체인중 적어도 하나의 2차 도함수를 예측하는 단계; 및
    상기 2차 도함수의 제로 이행의 좌표를 예측하는 단계;를 포함하며,
    상기 제로 이행은 에지에 대응하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  5. 제 3 항에 있어서, 상기 PCB 이미지의 광도를 교정하는 단계를 더 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  6. 제 5 항에 있어서, 상기 교정된 이미지를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  7. 제 1 항에 있어서, 상기 제공된 컴퓨터 모델은 상기 각각의 층에 대한 벡터 모델을 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  8. 제 7 항에 있어서, 상기 벡터 모델은 각 층상의 모든 소자의 다각형 표시를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  9. 제 2 항에 있어서, 상기 컴퓨터 모델의 적어도 일층은 각각 이상 검출단계 이전에 상기 PCB 이미지와 정렬되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  10. 제 9 항에 있어서, 상기 컴퓨터 모델의 적어도 일층의 각각에 대하여 적어도 하나의 기준점이 PCB 이미지상에서 선택되며, 상기 기준점은 해당 층과 상기 PCB 임지를 정렬시키기 위해 이용되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  11. 제 9 항에 있어서, 상기 PCB 이미지와 각층을 정렬시키기 위해 상기 컴퓨터 모델의 각층의 모든 세그먼트에 대해 변형이 실시됨으로써, 회전, 이동, 비율 및 각층의 불량한 투시중 적어도 하나를 보상하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  12. 제 9 항에 있어서, 상기 정렬된 층은 중첩되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  13. 제 12 항에 있어서, 상기 제공된 컴퓨터 모델은 각층상의 모든 소자의 다각형 표시를 포함하는 벡터 모델이며, 상기 다각형은 적어도 하나의 세그먼트를 포함하고, 상기 컴퓨터 모델의 층은 각층의 각 다각형을 다른 층의 각 다각형과 중첩시킴으로써 중첩되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  14. 제 13 항에 있어서, 상기 중첩은 각층에 대한 반복식, Pvk+1=(Pvk-Pk+1)∪Pk+1에 의해 이루어지되,
    여기서, Pk는 현재층에서 세그먼트의 벡터 표시 목록이고,
    Pvk는 이전 층의 중첩에 의해 생성된 세그먼트의 벡터 표시 목록이며,
    Pvk+1은 이전 층의 중첩과 일층의 중첩에 의해 생성된 세그먼트의 벡터 표시 목록이고,
    Pv1=P1인 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  15. 제 1 항에 있어서, 상기 컴퓨터 모델은 각 소자의 윤곽을 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  16. 제 15 항에 있어서, 상기 컴퓨터 모델은 각각의 윤곽에 대하여 그 윤곽을 봉입하는 직사각형 모델을 더 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  17. 제 16 항에 있어서, 상기 이상 검출단계는
    a) 상기 PCB 이미지의 각 화소에 대하여, 각 소자의 윤곽중 소정 윤곽이 상기 화소를 봉입하는 해당 직사각형을 갖는지의 여부를 확인하는 단계로서, 갖지 않다면, 상기 화소 부분을 이상으로 판단하는 단계;
    b) 갖는다면, 상기 화소가 당해 화소를 봉입하는 해당 직사각형을 가진 윤곽의 일부인지의 여부를 확인하는 단계로서, 그 일부가 아니라면, 상기 화소 부분을 이상으로 판단하는 단계;를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  18. 제 1 항에 있어서, 상기 이상 검출단계는 상기 컴퓨터 모델의 이미지를 생성하기 위해 상기 컴퓨터 모델을 이용하는 단계와, 상기 PCB 이미지와 컴퓨터 모델의 이미지를 비교하는 단계를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  19. 제 2 항에 있어서, 상기 결함의 결정은 검출된 이상을 설계 명세와 비교하는단계를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  20. 제 19 항에 있어서, 상기 PCB 이미지상의 이상 검출 단계는,
    상기 컴퓨터 모델의 세그먼트와 관련하여 초과하는 PCB 이미지내의 에지를 검출하는 단계;
    각각의 검출된 이상에 대하여, a) 상기 검출된 이상중 하나의 소정 거리내에 위치된 컴퓨터 모델의 제 1 세그먼트를 결정하고, b) 상기 대향 세그먼트에 대향하는 각각의 세그먼트에 대하여, 상기 제 1 세그먼트와 제 1 세그먼트에 대향하는 세그먼트간의 거리가 소정의 한계치 이내인지의 여부를 결정함으로써, 결함을 결정하는 단계;를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  21. 제 20 항에 있어서, 상기 제 1 세그먼트와 제 1 세그먼트에 대향하는 세그먼트간의 거리는, 상기 제 1 세그먼트와 대향 세그먼트 사이에 1개 이상의 이상이 위치될 때, 그들 사이의 유효간격으로서 연산되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  22. 제 21 항에 있어서, 상기 이상은 중첩 및 비중첩 이상을 포함하며, 상기 유효간격은 모든 비중첩 이상과 재구성된 중첩 이상간의 인터벌의 합으로서 연산되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  23. 제 20 항에 있어서, 상기 소정 거리는 검출된 이상을 봉입하는 직사각형에 의해 한정되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  24. 제 23 항에 있어서, 상기 봉입 직사각형은 팽창되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  25. 제 23 항에 있어서, 상기 봉입 직사각형이 다른 이상을 봉입하는지의 여부를 확인하는 단계와, 봉입한다면, 상기 다른 이상을 봉입하는 직사각형을 재한정하는 단계를 더 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  26. 제 25 항에 있어서, 상기 직사각형 재한정 단계는 반복적인 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  27. 제 20 항에 있어서, 상기 한계치는 비율 형태인 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  28. 제 13 항에 있어서, 상기 이상 검출단계는 컴퓨터 모델의 각 층(k)에 대하여, 반복식, Tk+1=(Tk-Pk+1)∪((D(Pk+1)∩D(Pvk))-D(Pk+1∩Pvk))을 이용하여, 상기 층(k)의 좁은 영역에 위치된 다각형(Tk) 목록을 결정하는 단계를 포함하며,
    여기서, Pk+1은 이전 층의 다각형의 벡터 표시 목록이고,
    Pvk는 이전 층의 중첩에 의해 생성된 다각형의 벡터 표시 목록이며,
    Pvk+1은 현재 층의 중첩과 일층의 중첩에 의해 생성된 다각형의 벡터 표시 목록이고,
    D는 다각형 목록에서 모든 다각형의 팽창을 유발하는 함수이며,
    T1=D(P1)∩D(P1)이고,
    상기 다각형 목록에서 2개의 대향 세그먼트는 소정 폭을 가진 내부공간을 도출하며, 결함에 해당하는 각각의 내부공간은 해당 폭이 소정의 한계치 이내에 있지 않음을 의미하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  29. 제 28 항에 있어서, 상기 내부공간의 폭은 각 다각형의 침식에 의해 결정되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  30. 제 13 항에 있어서, 상기 이상 검출단계는 상기 적어도 하나의 각 층(k)에 대하여, 반복식, Ok+1=(Ok-Pk+1)∪(Pk+1∩Pvk)을 이용하여, 상기 PCB 컴퓨터 모델상의 중첩 영역의 다각형(Ok) 목록을 결정하는 단계를 포함하며,
    여기서, Pk+1은 이전 층의 다각형의 벡터 표시 목록이고,
    Pvk는 이전 층의 중첩에 의해 생성된 다각형의 벡터 표시 목록이며,
    O1은 공집합이고,
    상기 다각형 목록에서 2개의 대향 세그먼트는 소정 폭을 가진 내부공간을 도출하며, 결함에 해당하는 각각의 내부공간은 해당 폭이 소정의 한계치 이내에 있지 않음을 의미하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  31. 제 30 항에 있어서, 상기 다각형 목록은 가시 윤곽과 은닉 윤곽을 포함하고, 상기 은닉 윤곽은 상기 가시 윤곽을 이용하여 추정되는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  32. 제 1 항에 있어서, 상기 검출된 이상을 컴퓨터 파일에 인덱스하는 단계를 더 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  33. 제 1 항에 있어서, 상기 이미지는 비트맵 형태인 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  34. 제 33 항에 있어서, 상기 비트맵은 회색수준을 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출방법.
  35. PCB상의 표면 결함을 검출하기 위한 시스템으로서,
    상기 PCB 모델을 포함하고, PCB 이미지상에서 에지를 식별하며, 상기 컴퓨터 모델에 대하여 식별된 이미지를 비교함으로써 PCB 이미지상의 이상을 검출하고, 각각의 검출된 이상에 대하여, 검출된 이상이 표면 결함에 해당하는지의 여부를 결정하도록 구성된 컴퓨터;
    상기 컴퓨터에 연결되어 PCB상에 조명을 제공하는 조명 조립체;
    상기 컴퓨터에 연결된 프레임 그래버;
    상기 프레임 그래버에 연결되어 PCB의 이미지를 취하는 카메라;
    상기 프레임 그래버에 연결된 위치결정 시스템;을 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
  36. 제 35 항에 있어서, 상기 컴퓨터는 조명 조립체를 제어하도록 더 구성된 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
  37. 제 35 항에 있어서, 상기 위치결정 시스템은 축 제어기 및 서보 제어기를 통해 프레임 그래버에 연결된 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
  38. 제 35 항에 있어서, 상기 프레임 그래버와 컴퓨터를 접속시키기 위한 이미지 프로세싱 카드를 더 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
  39. 제 35 항에 있어서, 상기 카메라는 고체촬상소자(CCD)인 것을 특징으로 하는PCB상의 표면 결함 검출 시스템.
  40. 제 39 항에 있어서, 상기 CCD는 선형모드로 작동하도록 구성된 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
  41. 제 39 항에 있어서, 상기 CCD는 매트릭스 모드로 작동하도록 구성된 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
  42. 제 35 항에 있어서, 상기 위치결정 시스템은 적어도 하나의 서보모터를 포함하는 것을 특징으로 하는 PCB상의 표면 결함 검출 시스템.
KR1020027009214A 2000-01-18 2001-01-17 인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법 KR100744212B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA002296143A CA2296143A1 (fr) 2000-01-18 2000-01-18 Systeme d'inspection optique
CACA2,296,143 2000-01-18

Publications (2)

Publication Number Publication Date
KR20020089325A true KR20020089325A (ko) 2002-11-29
KR100744212B1 KR100744212B1 (ko) 2007-07-30

Family

ID=4165090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009214A KR100744212B1 (ko) 2000-01-18 2001-01-17 인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법

Country Status (12)

Country Link
US (1) US6771807B2 (ko)
EP (1) EP1254431B1 (ko)
JP (1) JP2003520969A (ko)
KR (1) KR100744212B1 (ko)
CN (1) CN1261908C (ko)
AT (1) ATE247309T1 (ko)
AU (1) AU2001228211A1 (ko)
CA (1) CA2296143A1 (ko)
DE (1) DE60100594T2 (ko)
IL (2) IL150744A0 (ko)
TW (1) TWI240223B (ko)
WO (1) WO2001054068A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687870B1 (ko) * 2005-04-04 2007-02-27 주식회사 하이닉스반도체 웨이퍼의 불량 검사 방법
KR20150045783A (ko) * 2013-10-21 2015-04-29 삼성전자주식회사 반도체 소자의 검사 방법 및 반도체 검사 시스템

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115491A (en) 1996-02-27 2000-09-05 Cyberoptics Corporation Apparatus and method for estimating background tilt and offset
US6549647B1 (en) 2000-01-07 2003-04-15 Cyberoptics Corporation Inspection system with vibration resistant video capture
GB2375392B (en) 2000-01-07 2004-12-15 Cyberoptics Corp Phase profilometry system with telecentric projector
US6593705B1 (en) 2000-01-07 2003-07-15 Cyberoptics Corporation Rapid-firing flashlamp discharge circuit
US6980685B2 (en) * 2001-01-22 2005-12-27 Siemens Corporate Research, Inc. Model-based localization and measurement of miniature surface mount components
US6920624B2 (en) * 2002-01-17 2005-07-19 Seagate Technology, Llc Methodology of creating an object database from a Gerber file
IL148829A0 (en) * 2002-03-21 2002-09-12 Camtek Ltd A method for storing information on layers of a layered product
JP3589424B1 (ja) * 2003-12-22 2004-11-17 株式会社メガトレード 基板検査装置
JP2005351631A (ja) * 2004-06-08 2005-12-22 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
JP2006235762A (ja) * 2005-02-22 2006-09-07 Orion Denki Kk プリント基板用ｃａｄシステム
US7653235B2 (en) * 2005-10-27 2010-01-26 Honeywell International Inc. Surface anomaly detection system and method
US7551272B2 (en) * 2005-11-09 2009-06-23 Aceris 3D Inspection Inc. Method and an apparatus for simultaneous 2D and 3D optical inspection and acquisition of optical inspection data of an object
WO2007105213A2 (en) * 2006-03-13 2007-09-20 Given Imaging Ltd. Device, system and method for automatic detection of contractile activity in an image frame
WO2007105214A2 (en) * 2006-03-13 2007-09-20 Given Imaging Ltd. Cascade analysis for intestinal contraction detection
US7684609B1 (en) * 2006-05-25 2010-03-23 Kla-Tencor Technologies Corporation Defect review using image segmentation
JP5010207B2 (ja) * 2006-08-14 2012-08-29 株式会社日立ハイテクノロジーズ パターン検査装置及び半導体検査システム
US20080117438A1 (en) * 2006-11-16 2008-05-22 Solvision Inc. System and method for object inspection using relief determination
CN101201371B (zh) * 2006-12-15 2011-12-21 鸿富锦精密工业（深圳）有限公司 印刷电路检测装置和方法
US7535560B2 (en) * 2007-02-26 2009-05-19 Aceris 3D Inspection Inc. Method and system for the inspection of integrated circuit devices having leads
US7664614B2 (en) * 2007-11-02 2010-02-16 United Microelectronics Corp. Method of inspecting photomask defect
US8059280B2 (en) 2008-01-31 2011-11-15 Cyberoptics Corporation Method for three-dimensional imaging using multi-phase structured light
US8131107B2 (en) * 2008-05-12 2012-03-06 General Electric Company Method and system for identifying defects in NDT image data
US8269836B2 (en) * 2008-07-24 2012-09-18 Seiko Epson Corporation Image capture, alignment, and registration
US20100046816A1 (en) * 2008-08-19 2010-02-25 Igual-Munoz Laura Method for automatic classification of in vivo images
US8121415B2 (en) * 2008-10-28 2012-02-21 Quality Vision International, Inc. Combining feature boundaries
TWI427556B (zh) * 2008-12-30 2014-02-21 Hon Hai Prec Ind Co Ltd 圖像比對系統及方法
DE102010003376B4 (de) * 2009-03-30 2021-04-01 Koh Young Technology Inc. Untersuchungsverfahren
US8378702B2 (en) 2009-05-08 2013-02-19 Corning Incorporated Non-contact testing of printed electronics
JP5407632B2 (ja) * 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
US8339449B2 (en) * 2009-08-07 2012-12-25 Globalfoundries Singapore Pte. Ltd. Defect monitoring in semiconductor device fabrication
JP5678737B2 (ja) * 2011-03-10 2015-03-04 セイコーエプソン株式会社 欠陥検出方法及び欠陥検出装置
US8942465B2 (en) * 2011-12-13 2015-01-27 General Electric Company Methods and systems for processing images for inspection of an object
CN103185560A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 Pcb板线路的线宽检测系统及方法
US9881354B2 (en) * 2012-03-15 2018-01-30 Microsoft Technology Licensing, Llc Image completion including automatic cropping
CN102721695B (zh) * 2012-05-18 2015-01-07 深圳大学 一种检测印刷电路板缺陷的方法
CN102914549B (zh) * 2012-09-10 2015-03-25 中国航天科技集团公司第五研究院第五一三研究所 针对星载表露型pcb焊点质量的光学图像匹配检测方法
WO2014063301A1 (zh) * 2012-10-23 2014-05-01 Luo Yi Smt的pcb板的检验方法及装置
CN102937595B (zh) * 2012-11-13 2015-05-20 浙江省电力公司电力科学研究院 一种pcb板检测方法、装置及系统
CN103063677A (zh) * 2012-12-24 2013-04-24 上海金东唐精机科技有限公司 多功能pcb测试系统
US9247685B2 (en) * 2013-03-15 2016-01-26 John S. Youngquist Multi-component nozzle system
US10126252B2 (en) 2013-04-29 2018-11-13 Cyberoptics Corporation Enhanced illumination control for three-dimensional imaging
CN104636525B (zh) * 2013-11-14 2017-12-19 英业达科技有限公司 印刷电路检查方法与装置
CN103728316B (zh) * 2014-01-13 2016-04-06 深圳市永光神目科技有限公司 Pcba板用的检测装置
CN103728305A (zh) * 2014-01-13 2014-04-16 深圳市永光神目科技有限公司 Pcba板用的检测方法
CN103885216A (zh) 2014-02-10 2014-06-25 北京京东方显示技术有限公司 一种基板检测装置及方法
CN104156958B (zh) * 2014-08-06 2017-07-11 中国科学院生物物理研究所 一种电路板布线边缘提取方法及提取平台
CN105466951B (zh) * 2014-09-12 2018-11-16 江苏明富自动化科技股份有限公司 一种自动光学检测装置及其检测方法
WO2016086486A1 (zh) * 2014-12-05 2016-06-09 深圳市凯意科技有限公司 一种电子线路板x光检查图像生成方法及其装置
WO2016135662A1 (en) * 2015-02-27 2016-09-01 Pulsar S.R.L. A plant for processing products including a unit for detecting defective products
CN104820979A (zh) * 2015-03-20 2015-08-05 深圳市纳研科技有限公司 一种用于产品缺陷检测以及质量控制的图像减薄和特征分类方法
CN107592910B (zh) * 2015-04-15 2021-08-13 依科视朗国际有限公司 用于检查电子器件的方法
CN105069772B (zh) * 2015-06-11 2018-01-26 国家电网公司 一种电力元器件识别方法
US9715639B2 (en) 2015-06-18 2017-07-25 The Boeing Company Method and apparatus for detecting targets
US9727785B2 (en) * 2015-06-18 2017-08-08 The Boeing Company Method and apparatus for tracking targets
CN106937080A (zh) * 2015-12-30 2017-07-07 希姆通信息技术（上海）有限公司 一种移动终端上螺丝的视觉检测方法及控制设备
CN106127779B (zh) * 2016-06-29 2018-12-11 上海晨兴希姆通电子科技有限公司 基于视觉识别的缺陷检测方法及系统
CN106327496B (zh) * 2016-08-26 2019-04-23 西安电子科技大学 基于aoi的pcb裸板盲孔缺陷的检测系统及方法
CN106526448A (zh) * 2016-09-30 2017-03-22 厦门通士达照明有限公司 一种电源驱动板自动检测系统和检测方法
US11275361B2 (en) * 2017-06-30 2022-03-15 Kla-Tencor Corporation Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
TWI640932B (zh) * 2017-08-08 2018-11-11 富比庫股份有限公司 Electronic part pattern verification system and method thereof
CN110197797B (zh) * 2018-02-27 2021-07-02 上海微电子装备（集团）股份有限公司 一种缺陷检测用标准片
CN109033917A (zh) * 2018-06-04 2018-12-18 广州美维电子有限公司 一种pcb板及pcb板的信息追溯方法
CN109389597B (zh) * 2018-10-24 2021-04-27 四川长虹电器股份有限公司 一种生产线上电路板缺陷检测系统及方法
CN110285760A (zh) * 2019-06-27 2019-09-27 重庆矢崎仪表有限公司 一种fpc组装检测系统和方法
CN110555858A (zh) * 2019-08-16 2019-12-10 珠海格力电器股份有限公司 一种电控板热熔胶位置检测的方法及设备
CN110751624B (zh) * 2019-09-10 2022-08-09 华中科技大学 一种提高pcb检查精度的方法及系统
CN112579810B (zh) * 2019-09-30 2023-10-27 深圳市嘉立创科技发展有限公司 印刷电路板分类方法、装置、计算机设备和存储介质
TWI721718B (zh) 2019-12-19 2021-03-11 新加坡商鴻運科股份有限公司 電路板智慧檢測方法、裝置、系統及存儲介質
CN111570327B (zh) * 2020-04-09 2022-05-31 广州视源电子科技股份有限公司 Led显示屏的印刷线路板的分类方法、装置及设备
CN113554582B (zh) * 2020-04-22 2022-11-08 中国科学院长春光学精密机械与物理研究所 电子设备盖板上功能孔的缺陷检测方法、装置以及系统
US11803960B2 (en) * 2020-08-12 2023-10-31 Kla Corporation Optical image contrast metric for optical target search
CN113222913B (zh) * 2021-04-28 2024-04-12 南京南瑞继保电气有限公司 一种电路板缺陷检测定位方法、装置和存储介质
CN113610761B (zh) * 2021-07-06 2023-11-17 上海望友信息科技有限公司 判断断头线的方法、装置、电子设备及存储介质
CN113744247A (zh) * 2021-09-03 2021-12-03 西安建筑科技大学 一种pcb焊点缺陷识别方法和系统
TWI786838B (zh) * 2021-09-17 2022-12-11 鴻海精密工業股份有限公司 印字瑕疵檢測方法、電腦裝置及儲存介質
TWI807426B (zh) * 2021-09-17 2023-07-01 鴻海精密工業股份有限公司 文字圖像瑕疵檢測方法、電腦裝置及儲存介質
WO2023055375A1 (en) * 2021-09-30 2023-04-06 Hewlett-Packard Development Company, L.P. Image comparison to determine device abnormalities
CN113870257B (zh) * 2021-12-01 2022-03-18 武汉飞恩微电子有限公司 印刷电路板缺陷检测分类方法、装置及计算机储存介质
CN114384204B (zh) * 2021-12-07 2024-03-22 广州兴森快捷电路科技有限公司 Pcb拼板检测装置、系统、方法及存储介质
CN114627113B (zh) * 2022-05-12 2022-07-29 成都数之联科技股份有限公司 一种印制电路板缺陷检测方法及系统及装置及介质
CN116563357B (zh) * 2023-07-10 2023-11-03 深圳思谋信息科技有限公司 图像匹配方法、装置、计算机设备及计算机可读存储介质
CN116912250B (zh) * 2023-09-13 2023-11-28 山东众成菌业股份有限公司 基于机器视觉的菌包生产质量检测方法
CN117451728B (zh) * 2023-12-26 2024-02-20 常州漫舒医疗科技有限公司 基于视觉检测的造口产品生产检测系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0095517B1 (de) 1982-05-28 1985-11-21 Ibm Deutschland Gmbh Verfahren und Einrichtung zur automatischen optischen Inspektion
US4589140A (en) 1983-03-21 1986-05-13 Beltronics, Inc. Method of and apparatus for real-time high-speed inspection of objects for identifying or recognizing known and unknown portions thereof, including defects and the like
DE3475106D1 (en) 1983-04-15 1988-12-15 Hitachi Ltd Method and apparatus for detecting defects of printed circuit patterns
US4578810A (en) 1983-08-08 1986-03-25 Itek Corporation System for printed circuit board defect detection
JPS60263807A (ja) 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
US4648053A (en) * 1984-10-30 1987-03-03 Kollmorgen Technologies, Corp. High speed optical inspection system
US5774572A (en) 1984-12-20 1998-06-30 Orbotech Ltd. Automatic visual inspection system
DE3587846T2 (de) 1984-12-26 1994-10-06 Hitachi Ltd Verfahren und Gerät zum Prüfen der Geometrie von Mehrschichtmustern für integrierte Schaltungsstrukturen.
DE3587582D1 (de) * 1985-03-14 1993-10-21 Beltronics Inc Gerät und Verfahren zum selbsttätigen Inspizieren von Objekten und zum Identifizieren oder Erkennen bekannter und unbekannter Teile davon, einschliesslich Fehler und dergleichen.
US4776022A (en) 1985-04-09 1988-10-04 Aoi Systems, Inc. System for printed circuit board defect detection
EP0236738A3 (en) 1986-02-05 1988-12-21 OMRON Corporation Input method for reference printed circuit board assembly data to an image processing printed circuit board assembly automatic inspection apparatus
US4974261A (en) 1988-11-15 1990-11-27 Matsushita Electric Works, Ltd. Optical surface inspection method
US5272763A (en) * 1990-03-02 1993-12-21 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting wiring pattern formed on a board
US5054094A (en) * 1990-05-07 1991-10-01 Eastman Kodak Company Rotationally impervious feature extraction for optical character recognition
US5115475A (en) 1990-06-04 1992-05-19 Motorola, Inc. Automatic semiconductor package inspection method
US5086477A (en) 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
US5586058A (en) 1990-12-04 1996-12-17 Orbot Instruments Ltd. Apparatus and method for inspection of a patterned object by comparison thereof to a reference
US5119434A (en) 1990-12-31 1992-06-02 Beltronics, Inc. Method of and apparatus for geometric pattern inspection employing intelligent imaged-pattern shrinking, expanding and processing to identify predetermined features and tolerances
DE4222804A1 (de) * 1991-07-10 1993-04-01 Raytheon Co Einrichtung und verfahren zur automatischen visuellen pruefung elektrischer und elektronischer baueinheiten
EP0594146B1 (en) 1992-10-22 2002-01-09 Advanced Interconnection Technology, Inc. System for automatic optical inspection of wire scribed circuit boards
US5365596A (en) 1992-12-17 1994-11-15 Philip Morris Incorporated Methods and apparatus for automatic image inspection of continuously moving objects
US5452368A (en) 1993-08-02 1995-09-19 Motorola, Inc. Method of detecting defects in semiconductor package leads
US5517234A (en) 1993-10-26 1996-05-14 Gerber Systems Corporation Automatic optical inspection system having a weighted transition database
US5506793A (en) * 1994-01-14 1996-04-09 Gerber Systems Corporation Method and apparatus for distortion compensation in an automatic optical inspection system
US5751910A (en) * 1995-05-22 1998-05-12 Eastman Kodak Company Neural network solder paste inspection system
US5848189A (en) 1996-03-25 1998-12-08 Focus Automation Systems Inc. Method, apparatus and system for verification of patterns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687870B1 (ko) * 2005-04-04 2007-02-27 주식회사 하이닉스반도체 웨이퍼의 불량 검사 방법
KR20150045783A (ko) * 2013-10-21 2015-04-29 삼성전자주식회사 반도체 소자의 검사 방법 및 반도체 검사 시스템

Also Published As

Publication number Publication date
DE60100594T2 (de) 2004-06-24
WO2001054068A2 (en) 2001-07-26
EP1254431A2 (en) 2002-11-06
WO2001054068A3 (en) 2002-08-08
JP2003520969A (ja) 2003-07-08
CN1261908C (zh) 2006-06-28
CA2296143A1 (fr) 2001-07-18
TWI240223B (en) 2005-09-21
CN1401107A (zh) 2003-03-05
US6771807B2 (en) 2004-08-03
IL150744A (en) 2007-09-20
KR100744212B1 (ko) 2007-07-30
US20010028732A1 (en) 2001-10-11
DE60100594D1 (de) 2003-09-18
IL150744A0 (en) 2003-02-12
EP1254431B1 (en) 2003-08-13
ATE247309T1 (de) 2003-08-15
AU2001228211A1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
KR100744212B1 (ko) 인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법
KR101298444B1 (ko) 패턴의 라인폭 및/또는 위치 에러에 대한 검사 시스템 및 방법
KR100808652B1 (ko) 패턴 검사 방법
JP6307367B2 (ja) マスク検査装置、マスク評価方法及びマスク評価システム
KR100954703B1 (ko) 결함을 검출하는 방법 및 시스템
KR102206698B1 (ko) 이상 검사 장치 및 이상 검사 방법
US7327871B2 (en) Defect inspecting method, defect inspecting apparatus and inspection machine
JP2004509325A (ja) Ｐｃｂ検査における誤った警報の低減
US7561751B2 (en) Image processing method
JP5514754B2 (ja) 検査装置および検査方法
JP4230880B2 (ja) 欠陥検査方法
JP5660861B2 (ja) 基板上の異物検査方法および異物検査装置
CN108700531A (zh) 缺陷检查装置
JP4244046B2 (ja) 画像処理方法および画像処理装置
JP4629086B2 (ja) 画像欠陥検査方法および画像欠陥検査装置
JP5010701B2 (ja) 検査装置および検査方法
JP4429640B2 (ja) 溶接痕の外観検査方法
JP3652589B2 (ja) 欠陥検査装置
JP2004347323A (ja) 外観検査方法および装置
CA2397382A1 (en) Method and system for detecting defects on a printed circuit board
JP2009229555A (ja) 補正パターン画像生成装置、パターン検査装置および補正パターン画像生成方法
JP2006329679A (ja) 製品パターン検査方法および装置
JP4565334B2 (ja) 除外フィルターによる検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee