JP2005351631A - 欠陥検出装置および欠陥検出方法 - Google Patents

Abstract

【課題】画像記憶部に要求される記憶容量を低減しつつ微細なパターンの欠陥検出を容易に実現する。
【解決手段】欠陥検出装置１では、基板９の１つのダイ上において、単位パターンを分割して得られる複数の分割パターンのうち、１つの分割パターンに対応する帯状の領域であるスワスの２次元の画像データが取得される。欠陥検出装置１では、基準ダイの１つのスワスについて取得された基準画像が画像メモリ５１に記憶され、被検査ダイの基準画像に対応するスワスについて取得された被検査画像と欠陥検出部５２において比較されて被検査画像の欠陥が検出される。その結果、画像メモリ５１に要求される記憶容量を低減しつつ被検査ダイのスワス上に形成された微細なパターンの欠陥検出を容易に実現することができる。
【選択図】図１

Description

本発明は、対象物上のパターンの欠陥を検出する技術に関する。

半導体基板、プリント配線基板、フォトマスク、あるいは、リードフレーム等の外観を検査する分野において、従来より様々な検査手法が用いられている。例えば、特許文献１では、同一の単位パターンが多面付けされたプリント配線基板において、１つあるいは複数の単位パターンを読み取って基準パターンとして記憶し、基準パターン以外の被検査パターンとの比較を行って欠陥を検出する技術が開示されている。

また、特許文献２では、微細なパターンが形成された半導体メモリ等のパターン検査において、複数の単位パターンの画像データを多値のデジタル信号として順次取得し、信号の遅延により準備される隣接する単位パターンの同様の画像データと順次比較することにより欠陥を検出する欠陥検査装置が提案されている。特許文献３では、半導体基板においてチップとなる部分である複数のダイ（ペレット）について、基準となる１つのダイ全体を撮像して基準パターンとして記憶しておき、半導体基板上の任意の位置の他のダイに形成されたパターンの撮像結果と比較して欠陥を検出する欠陥検査装置が提案されている。
特開平８−１８９８９８号公報 特開平５−２６４４６４号公報 特開平１１−４０６３８号公報

ところで、特許文献２の欠陥検査装置では、配列されたパターンに対して僅かずつ連続的な形状変化が生じている場合には、隣接する単位パターン同士の比較では誤差が微小となってしまい欠陥を検出できないという問題点がある。特許文献３の欠陥検査装置では、このような問題は解決することができるが、特許文献２および特許文献３の欠陥検出装置では、基準となるダイに形成された単位パターン全体を撮像して基準パターンとして記憶するため、基準パターンを記憶する記憶装置の容量が大きくなってしまう。

このような欠陥検査装置の記憶装置に要求される容量の増大は、微細なパターンが形成される半導体基板等の欠陥検査（いわゆる、ミクロ欠陥検査）において特に顕著であり、例えば、２５ｍｍ角のダイを５０ｎｍ（ナノメートル）の分解能にて８ビットの濃淡画像で読み取った場合には、記憶装置に記憶すべき基準パターン（すなわち、ダイ１つ分）のデータ量は約２３３ＧＢ（ギガバイト）にもなる。また、このような欠陥検査装置では、検査スピードの向上も要求されており、基準パターンのデータ量が上記のように膨大なものとなると、これを高速に読み出す機構も必要となり、その結果、装置が大型化するとともに装置の製造コストも上昇してしまう。

本発明は、上記課題に鑑みなされたものであり、画像記憶部に要求される記憶容量を低減しつつ微細なパターンの欠陥検出を容易に実現することを目的としている。

請求項１に記載の発明は、対象物上のパターンの欠陥を検出する欠陥検出装置であって、複数の単位領域のそれぞれに所定の単位パターンに対応するパターンが形成された対象物を撮像する撮像部と、前記単位パターンを分割して得られる複数の分割パターンのうち、１つの分割パターンに対応する第１画像を予め記憶する画像記憶部と、前記撮像部を制御することにより、１つの単位領域の前記１つの分割パターンに対応する領域を撮像して第２画像を取得する撮像制御部と、前記画像記憶部に記憶されている前記第１画像と前記第２画像とを比較する欠陥検出部とを備える。

請求項２に記載の発明は、請求項１に記載の欠陥検出装置であって、前記第１画像が、前記対象物上の予め定められた単位領域の前記１つの分割パターンに対応する領域を撮像して取得された画像である。

請求項３に記載の発明は、請求項１に記載の欠陥検出装置であって、前記第１画像が、前記単位パターンの設計データに基づいて作成されたものであり、前記欠陥検出部が前記第２画像が有する欠陥を検出する。

請求項４に記載の発明は、請求項１ないし３のいずれかに記載の欠陥検出装置であって、前記撮像部が、撮像素子と、前記撮像素子を対象物に対して所定の移動方向に相対的に移動する移動機構とを備え、前記移動機構が前記撮像素子を前記移動方向に連続的に移動しつつ前記撮像素子により撮像される１つの単位領域中の帯状の領域が、前記１つの分割パターンに対応する。

請求項５に記載の発明は、請求項１ないし４のいずれかに記載の欠陥検出装置であって、前記画像記憶部が前記第１画像を他の分割パターンに対応するものに順次切り替えながら、前記撮像部が切り替えられた前記第１画像に対応する第２画像を取得することにより、前記欠陥検出部が前記１つの単位領域全体の欠陥を検出する。

請求項６に記載の発明は、請求項１ないし３のいずれかに記載の欠陥検出装置であって、前記撮像制御部の制御により、前記撮像部が前記第２画像の取得に続いて、他の１つの単位領域の前記１つの分割パターンに対応する領域を撮像して次の第２画像が取得され、前記欠陥検出部が、前記撮像部により第２画像が取得される毎に、前記画像記憶部に記憶されている前記第１画像と前記第２画像とを比較して前記第２画像が有する欠陥を検出する。

請求項７に記載の発明は、請求項６に記載の欠陥検出装置であって、前記撮像部が、撮像素子と、前記撮像素子を対象物に対して所定の移動方向に相対的に移動する移動機構とを備え、前記移動機構が前記撮像素子を前記移動方向に連続的に移動することにより、前記１つの単位領域の前記１つの分割パターンに対応する帯状の領域の撮像が行われた後に続いて、前記１つの単位領域に隣接する前記他の１つの単位領域の前記帯状の領域の撮像が行われる。

請求項８に記載の発明は、請求項２に記載の欠陥検出装置であって、前記欠陥検出部により前記第１画像と前記第２画像とを比較して得られた第１欠陥情報を記憶する欠陥情報記憶部をさらに備え、前記撮像制御部の制御により、前記撮像部が前記第２画像の取得に続いて、他の１つの単位領域の前記１つの分割パターンに対応する領域を撮像して次の第２画像を取得し、前記欠陥検出部が、前記第１画像と前記次の第２画像との比較結果である第２欠陥情報と前記第１欠陥情報とが示す共通の欠陥を前記第１画像が有する欠陥として求める。

請求項９に記載の発明は、請求項１ないし４のいずれかに記載の欠陥検出装置であって、前記撮像部が他の１つの単位領域を撮像することにより取得されたもう１つの第１画像を記憶するもう１つの画像記憶部をさらに備え、前記欠陥検出部が、前記第１画像と前記第２画像とを比較して検出された欠陥と、前記もう１つの第１画像と前記第２画像とを比較して検出された欠陥との共通の欠陥を前記第２画像が有する欠陥として求める。

請求項１０に記載の発明は、請求項１ないし９のいずれかに記載の欠陥検出装置であって、前記対象物が、微細なパターンが形成された半導体基板またはプリント配線基板である。

請求項１１に記載の発明は、複数の単位領域のそれぞれに所定の単位パターンに対応するパターンが形成された対象物を撮像して前記対象物上のパターンの欠陥を検出する欠陥検出方法であって、前記単位パターンを分割して得られる複数の分割パターンのうち、１つの分割パターンに対応する第１画像を予め画像記憶部に記憶する記憶工程と、１つの単位領域の前記１つの分割パターンに対応する領域を撮像して第２画像を取得する撮像工程と、前記第２画像と前記第１画像とを比較する比較工程とを備える。

本発明では、画像記憶部に要求される記憶容量を低減しつつ微細なパターンの欠陥検出を容易に実現することができる。請求項２の発明では、実際の画像を第１画像とすることにより、第２画像と容易に比較することができる。請求項３の発明では、欠陥が全く存在しない第１画像と比較することにより、欠陥検出を精度良く行うことができる。

請求項４の発明では、１つの分割パターンに対応する画像を、連続的に撮像素子を移動しながら取得されるものとすることにより、効率良く画像を取得することができる。請求項５の発明では、単位領域全体の欠陥検出を容易に実現することができる。

請求項６の発明では、第１画像を更新することなく複数の第２画像に対して効率良く欠陥検出を行うことができる。請求項７の発明では、複数の単位領域の帯状の領域を１回の連続的な撮像素子の移動により検査することができる。

請求項８および請求項９の発明では、欠陥検出の精度を向上することができる。

図１は、本発明の第１の実施の形態に係る欠陥検出装置１の構成を示す図である。欠陥検出装置１は、微細なパターンが形成された半導体基板（以下、「基板」という。）９上のパターンの欠陥を検出する装置である。

欠陥検出装置１は、基板９を保持するステージ２、基板９を撮像して基板９の多階調の画像データを取得する撮像部３、ステージ２上の基板９に対して撮像部３を相対的に移動するステージ駆動部２１、および、各種演算処理を行うＣＰＵや各種情報を記憶するメモリ等により構成されたコンピュータ４を備える。コンピュータ４は、撮像部３を制御する撮像制御部４１、ステージ駆動部２１を制御するステージ制御部４２、および、各種情報を記憶する記憶部４３を備える。

ステージ駆動部２１は、ステージ２を図１中のＸ方向に移動するＸ方向移動機構２２、および、Ｙ方向に移動するＹ方向移動機構２３を備える。Ｘ方向移動機構２２はモータ２２１にボールねじ（図示省略）が接続され、モータ２２１が回転することにより、Ｙ方向移動機構２３がガイドレール２２２に沿って図１中のＸ方向に移動する。Ｙ方向移動機構２３もＸ方向移動機構２２と同様の構成となっており、モータ２３１が回転するとボールねじ（図示省略）によりステージ２がガイドレール２３２に沿ってＹ方向に移動する。

撮像部３は、照明光を出射する照明部３１、基板９に照明光を導くとともに基板９からの光が入射する光学系３２、および、光学系３２により結像された基板９の像を電気信号に変換するＣＣＤのラインセンサ３３を備える。

図２は、基板９を示す平面図である。基板９は、後工程においてダイシングされて半導体チップとなる複数の単位領域（以下、「ダイ」という。）９１を備え、複数のダイ９１のそれぞれに、所定の単位パターン（すなわち、１つのダイ上に形成されるべき理想的な形状のパターン）に対応するパターンが形成されている。なお、図２では、図示の便宜上、各ダイ９１上に形成されているパターンの図示を省略している（後述の図３および図８についても同様。）。

図３は、基板９の１つのダイ９１を拡大して示す図である。欠陥検出装置１では、基板９が、図１に示すステージ駆動部２１によりラインセンサ３３の受光素子の配列方向（図１中のＸ方向）に垂直な方向（Ｙ方向）に連続的に移動しつつラインセンサ３３により撮像されることにより、単位パターンを分割して得られる複数の部分的なパターン（以下、「分割パターン」という。）のうち、１つの分割パターンに対応する図３中の帯状の領域（以下、「スワス」という。）９１０の２次元の画像データが取得される。欠陥検出装置１では、ラインセンサ３３の受光素子群のＸ方向の幅（以下、単に「幅」という。）に対応する基板９上の幅、すなわち、スワス９１０の幅が、分割パターンの幅と等しくされる。なお、スワス９１０の幅は、分割パターンの幅より少し大きくされてもよく、この場合、１つのダイ９１上において隣接するスワス９１０のＸ方向の端部は互いに重なり合うことになる。

欠陥検出装置１は、図１に示すように、１つの分割パターンに対応する基準画像を予め記憶する画像メモリ５１、および、画像メモリ５１に記憶されている基準画像と撮像制御部４１に制御される撮像部３により取得されたダイ９１の１つのスワス９１０の画像（すなわち、被検査画像）とを比較する欠陥検出部５２をさらに備え、これらの構成は、例えば、コンピュータ４に追加された専用の回路基板上に設けられる。欠陥検出部５２は、基準画像と被検査画像とを比較することにより基準画像または被検査画像の欠陥を検出する比較部５２１、および、比較部５２１により検出された欠陥情報を一時的に記憶する欠陥情報メモリ５２２を備える。

図４は、欠陥検出装置１による基板９上の欠陥検出動作の流れを示す図である。欠陥検出装置１では、まず、図１に示すステージ制御部４２により制御されるステージ駆動部２１により基板９が移動し、図２に示す基板９上の複数のダイ９１のうち基準とするべく予め定められたダイ（図２中にて平行斜線および符号９１１を付して示す１つのダイであり、以下、他のダイ９１と区別するために、「基準ダイ９１１」という。）が撮像部３の下方（（−Ｚ）側）に位置し、（−Ｘ）側の１つのスワス９１０（図３参照）の（＋Ｙ）側の端部が撮像部３による撮像位置に位置合わせされる。続いて、ステージ駆動部２１により基板９を（＋Ｙ）方向に移動しつつ撮像部３により１つのスワス９１０が撮像され、取得された画像が基準画像として画像メモリ５１に記憶される（ステップＳ１１）。

基準画像が記憶されると、基準画像の欠陥検出が行われ、基準画像の欠陥情報が欠陥情報メモリ５２２に記憶される（ステップＳ１２）。なお、基準画像の欠陥検出動作についは後述する。続いて、検査対象とされる複数のダイ（図２中にて細い平行斜線を付して示すＹ方向に直線状に配列された複数のダイであり、以下、他のダイ９１と区別するために、「被検査ダイ９１２」という。）の（＋Ｙ）側の端に位置する被検査ダイ９１２が撮像部３の下方に位置し、（−Ｘ）側の１つのスワス９１０（すなわち、基準画像に対応するスワス９１０）の（＋Ｙ）側の端部が撮像部３による撮像位置に位置合わせされる。なお、被検査ダイ９１２は、必ずしも直線状に配列されている必要はなく、基板９上の任意の位置の複数のダイ９１（ただし、基準ダイ９１１を除く。）が被検査ダイ９１２として選択されてよい。

被検査ダイ９１２の位置合わせが完了すると、ステージ駆動部２１による基板９の（＋Ｙ）方向への移動が開始される（ステップＳ１３）。欠陥検出装置１では、基板９の移動の間、撮像制御部４１に制御されるラインセンサ３３により被検査ダイ９１２の（−Ｘ）側のスワス９１０の撮像が連続的に行われて被検査画像が取得される。また、被検査画像の取得と並行して、画像メモリ５１に記憶されている基準画像から被検査画像に対応する部位が順次読み出され、欠陥検出部５２の比較部５２１により基準画像と被検査画像とが比較されて被検査画像が有する欠陥が検出される（ステップＳ１４）。

欠陥検出装置１では、まず、必要に応じて、基準画像と被検査画像との位置ずれが補正され、比較部５２１により、基準画像と被検査画像との画素値が比較されて差分画像が生成される。次に、所定のしきい値にて差分画像が２値化されて欠陥部分と非欠陥（正常）部分とが明確に区別される。欠陥検出装置１では、１つの被検査ダイ９１２の１つのスワス９１０について生成された差分画像が欠陥情報として記憶部４３に記憶される。なお、記憶部４３に記憶される欠陥情報は、基準画像と被検査画像との差分画像から抽出された欠陥位置（差分が検出された位置）の座標値等の情報であってもよい。また、被検査画像の欠陥検出に際しては、ステップＳ１２において欠陥情報メモリ５２２に記憶された基準画像の欠陥情報が参照され、基準画像上の欠陥の位置に対応する被検査画像上の位置においては、被検査画像の欠陥は検出されないものとして扱われる。

１つのスワス９１０についての欠陥情報が記憶部４３に記憶されると、次の被検査ダイ９１２の存否が確認され（ステップＳ１５）、次の被検査ダイ９１２が存在する場合には、基板９の（＋Ｙ）方向への移動が継続され、ステップＳ１４に戻って、直前に検査が行われたスワス９１０の（−Ｙ）側に隣接する次の被検査ダイ９１２のスワス９１０（すなわち、直前に撮像されたスワス９１０と同じ分割パターンに対応するスワス９１０）の撮像が行われて次の被検査画像が取得される。また、被検査画像の取得と並行して、比較部５２１による被検査画像の欠陥の検出が行われ、欠陥情報が記憶部４３に記憶される（ステップＳ１４）。

欠陥検出装置１では、全ての被検査ダイ９１２について、１つの分割パターンに対応するスワス９１０の撮像が撮像部３により繰り返し行われ、各被検査ダイ９１２の１つの被検査画像が取得される毎に、画像メモリ５１に記憶されている基準画像と被検査画像とが比較部５２１により比較されて被検査画像が有する欠陥が検出される。

撮像制御部４１により、全ての被検査ダイ９１２について１つの分割パターンに対応するスワス９１０の欠陥検出が完了したと判断されると（すなわち、ラインセンサ３３が被検査ダイ９１２の配列の（−Ｙ）側に位置すると）（ステップＳ１５）、ステージ駆動部２１による基板９の移動が停止され（ステップＳ１６）、各被検査ダイ９１２の全てのスワス９１０（すなわち、各被検査ダイ９１２の全体）について欠陥検出が完了したか否かが確認される（ステップＳ１７）。

撮像制御部４１により、全てのスワス９１０についての欠陥検出が完了していないと判断されると、ステップＳ１１に戻ってステージ駆動部２１により基板９が移動し、次の分割パターンに対応する基準ダイ９１１の１つのスワス９１０（すなわち、図３における（−Ｘ）側から２番目のスワス９１０）が撮像位置に位置する。続いて、ステージ駆動部２１により基板９を（＋Ｙ）方向に移動しつつ、撮像部３により（−Ｘ）側から２番目のスワス９１０が撮像され、取得された画像が新たな基準画像として既に記憶されている基準画像に代えて画像メモリ５１に記憶される（ステップＳ１１）。

新たな基準画像が記憶されると、ステージ駆動部２１により基板９が移動し、（＋Ｙ）側の被検査ダイ９１２の新たな基準画像に対応するスワス９１０（すなわち、（−Ｘ）側から２番目のスワス９１０）の（＋Ｙ）側の端部が撮像位置に位置する。続いて、基板９の（＋Ｙ）方向への移動が開始され（ステップＳ１３）、全ての被検査ダイ９１２について、新たな基準画像に対応するスワス９１０の撮像および被検査画像の取得、並びに、新たな基準画像と取得された被検査画像との比較による欠陥の検出が順次行われた後、基板９の移動が停止される（ステップＳ１４〜Ｓ１６）。

欠陥検出装置１では、各被検査ダイ９１２の全てのスワス９１０（すなわち、全ての分割パターンに対応するスワス９１０）についての欠陥検出が完了するまで、画像メモリ５１に記憶される基準画像が新たな分割パターンに対応するものに順次切り替えられながら、被検査ダイ９１２の各スワス９１０の欠陥検出が繰り返され、各被検査ダイ９１２全体の欠陥が検出される（ステップＳ１７）。なお、Ｙ方向に直線状に配列される被検査ダイ９１２の列が、基板９上のＸ方向に複数列存在する場合には、各列の各被検査ダイ９１２について、１つの基準画像に対応するスワス９１０の欠陥が検出された後、基準画像の切り替えが行われる。

次に、図５を参照して、図４のステップＳ１２に示す基準画像の欠陥検出動作の流れについて説明する。欠陥検出装置１では、まず、図２中に示す基準ダイ９１１以外の１つのダイ９１が選択され、画像メモリ５１に記憶されている基準画像に対応するスワス９１０の撮像がラインセンサ３３により行われて画像（以下、「第１選択画像」という。）が取得される。欠陥検出部５２の比較部５２１では、第１選択画像の取得と並行して、画像メモリ５１に記憶されている基準画像と第１選択画像とが比較されて差分画像（以下、「第１差分画像」という。）が取得され（ステップＳ１２１）、２値化された上で欠陥情報メモリ５２２に記憶される（ステップＳ１２２）。

続いて、基準ダイ９１１、および、ステップＳ１２１において選択されたダイ９１以外のもう１つのダイ９１が選択され、撮像制御部４１により制御されるラインセンサ３３により基準画像に対応するスワス９１０が撮像されて画像（以下、「第２選択画像」という。）が取得される。比較部５２１では、第２選択画像の取得と並行して、画像メモリ５１に記憶されている基準画像と第２選択画像とが比較されて２値化された差分画像（以下、「第２差分画像」という。）が取得される（ステップＳ１２３）。

そして、基準画像と第２選択画像との比較結果である第２差分画像と、欠陥情報メモリ５２２に記憶されている第１差分画像とが比較部５２１において比較され、論理積回路（いわゆる、ＡＮＤ回路）により求められた第１差分画像および第２差分画像が示す共通の差分情報（すなわち、第１差分画像および第２差分画像の双方において、差分が検出されている画素値の位置情報）が、基準画像が有する欠陥として求められて欠陥情報メモリ５２２に記憶される（ステップＳ１２４）。なお、基準画像の欠陥検出において選択される２つのダイ９１は、図２中に示す被検査ダイ９１２であってもよい。また、３つ以上のダイ９１との比較に基づいて基準画像の欠陥が検出されてもよい。

以上に説明したように、欠陥検出装置１では、１つのダイ９１上に形成されるべき単位パターンを分割して得られる複数の分割パターンのうち、１つの分割パターンに対応する基準ダイ９１１上の１つのスワス９１０の画像データが基準画像として画像メモリ５１に記憶され、基準画像に基づいて被検査ダイ９１２上の対応するスワス９１０の欠陥が検出される。その結果、画像メモリ５１に要求される記憶容量を低減しつつ被検査ダイ９１２上に形成された微細なパターンの欠陥検出を容易に実現することができる。例えば、長さ２５ｍｍのスワス９１０を、幅方向の画素数２０４８画素、分解能５０ｎｍにて、８ビットの多階調画像として撮像した場合、この画像データを記憶する画像メモリ５１に要求される記憶容量は、約９７７ＭＢ（メガバイト）となる。

欠陥検出装置１では、さらに、基準画像を順次切り替えながら被検査ダイ９１２上の全てのスワス９１０に対して欠陥検出を繰り返すことにより、画像メモリ５１の記憶容量を増大させることなく被検査ダイ９１２全体の欠陥検出を容易に実現することができる。欠陥検出装置１は、特に、単位パターン全体に対応する基準画像を用いた場合に画像メモリ５１に要求される記憶容量が非常に大きなものとなる対象物、すなわち、微細なパターンが形成された半導体基板やプリント配線基板等の欠陥検査に適している。

欠陥検出装置１では、ラインセンサ３３の幅に対応する基板９上の幅、すなわち、スワス９１０の幅を分割パターンの幅と等しく（または、分割パターンの幅より大きく）して、１つの分割パターンに対応するスワス９１０の画像を、連続的にラインセンサ３３を移動しながら取得されるものとすることにより、効率良く画像を取得することができる。また、基板９上の複数の被検査ダイ９１２に対して、基準画像に対応するスワス９１０の撮像および基準画像との比較を順次行うことにより、基準画像を更新することなく複数の被検査画像に対して効率良く欠陥検出を行うことができる。さらには、複数の被検査ダイ９１２（のスワス９１０）がラインセンサ３３の移動方向に隣接して直線状に配列されている場合には、基準画像に対応する複数のスワス９１０を１回の連続的なラインセンサ３３の移動により撮像し検査することができる。その結果、複数の被検査画像の欠陥検出をより効率良く行うことができる。

欠陥検出装置１では、ラインセンサ３３により撮像された基準ダイ９１１の実際の画像（すなわち、被検査画像と同様の手法により取得された同質の画像）を基準画像とすることにより、基準画像と被検査画像とを容易に比較することができる。また、欠陥検出装置１では、基準画像と１つのダイ９１の第１選択画像との比較結果である第１差分画像と、基準画像ともう１つのダイ９１の第２選択画像との比較結果である第２差分画像とを比較して基準画像の欠陥情報が求められる。その結果、画像を記憶するための複数のメモリを設けることなく、２つの選択画像に基づいて基準画像の欠陥を検出することができ、装置の構造を簡素化しつつ基準画像の欠陥に基づく被検査画像の欠陥の誤検出を抑制して欠陥検出の精度を向上することができる。

なお、欠陥検出装置１では、被検査ダイ９１２の撮像方向が基準ダイ９１１の撮像方向と反対向きとされる（すなわち、被検査ダイ９１２の（−Ｙ）側から（＋Ｙ）方向へと撮像する）ことにより、欠陥検出時における基板９のラインセンサ３３に対する相対的な移動量が小さくされてもよい。この場合、被検査画像の取得と並行して行われる基準画像の読み出しは、基準画像の（−Ｙ）側から（＋Ｙ）方向へと（すなわち、基準画像の取得時とは逆の順序で）行われる。

次に、本発明の第２の実施の形態に係る欠陥検出装置について説明する。第２の実施の形態に係る欠陥検出装置では、画像メモリ５１に記憶される基準画像が、単位パターンの設計データに基づいて予め作成されたものであることを除き、装置の構成および欠陥検出動作は、図１に示す欠陥検出装置１とほぼ同様であり、以下の説明において同符号を付す。

第２の実施の形態に係る欠陥検出装置により欠陥検出が行われる際には、まず、１つの分割パターンに対応する基準画像（単位パターンの設計データから予め作成された画像をスワス９１０の幅に合わせて分割したもの）がコンピュータ４の入力部から入力されて画像メモリ５１に記憶される（図４：ステップＳ１１）。第２の実施の形態に係る欠陥検出装置では、ステップＳ１２に示す基準画像の欠陥検出工程が省略され、基準画像を被検査画像との比較に適したものへと修正する処理が行われる。そして、被検査ダイ９１２の位置合わせが行われた後に基板９の移動が開始される（ステップＳ１３）。その後、第１の実施の形態と同様に、欠陥検出部５２の比較部５２１により、全ての被検査ダイ９１２について基準画像に対応するスワス９１０の被検査画像が有する欠陥の検出が行われ、基準画像が順次切り替えられながら全ての被検査ダイ９１２の全スワス９１０に対する欠陥検出が行われる（ステップＳ１４〜Ｓ１７）。

第２の実施の形態に係る欠陥検出装置では、欠陥が全く存在しない基準画像と被検査画像とを比較することにより、被検査画像の欠陥検出を精度良く行うことができる。また、第１の実施の形態に係る欠陥検出装置１と同様に、画像メモリ５１に要求される記憶容量を低減しつつ被検査ダイ９１２上に形成された微細なパターンの欠陥検出を容易に実現することができる（以下の実施の形態についても同様。）。

図６は、本発明の第３の実施の形態に係る欠陥検出装置１ａの構成を示す図である。欠陥検出装置１ａでは、図１に示す欠陥検出装置１の画像メモリ５１に代えて第１基準画像メモリ５１ａおよび第２基準画像メモリ５１ｂが設けられ、欠陥検出部５２の比較部５２１および欠陥情報メモリ５２２に代えて第１比較部５２１ａ、第２比較部５２１ｂおよび第３比較部５２１ｃが設けられる。その他の構成は図１と同様であり、以下の説明において同符号を付す。

図７は、欠陥検出装置１ａによる基板９上の欠陥検出動作の流れを示す図であり、図８は、基板９を示す平面図である。欠陥検出装置１ａでは、まず、図８に示す基板９上の複数のダイ９１から、基準となる２つのダイ（図８中にて平行斜線を付して示すダイであり、以下、「第１基準ダイ９１１ａ」および「第２基準ダイ９１１ｂ」という。）が選択される。続いて、ステージ制御部４２により制御されるステージ駆動部２１により基板９が移動して第１基準ダイ９１１ａが撮像部３の下方に位置し、検査対象とされる分割パターンに対応する（−Ｘ）側のスワス９１０の（＋Ｙ）側の端部が撮像位置に位置合わせされる。次に、基板９を（＋Ｙ）方向に移動しつつラインセンサ３３によりスワス９１０が撮像され、取得された画像が第１基準画像として第１基準画像メモリ５１ａに記憶される（ステップＳ２１）。

第１基準画像メモリ５１ａが記憶されると、第２基準ダイ９１１ｂの第１基準画像に対応するスワス９１０が同様に撮像され、取得された画像が第２基準画像として第２基準画像メモリ５１ｂに記憶される（ステップＳ２２）。

第１基準画像および第２基準画像が記憶されると、直線状に配列された複数の被検査ダイ９１２（図８中にて細い平行斜線を付して示す。）のうち、（＋Ｙ）側の被検査ダイ９１２が撮像部３の下方に位置し、第１基準画像および第２基準画像に対応するスワス９１０の（＋Ｙ）側の端部が撮像位置に位置合わせされる。続いて、基板９の（＋Ｙ）方向への移動が開始され（ステップＳ２３）、ラインセンサ３３によるスワス９１０の撮像が連続的に行われて被検査画像が取得される。

欠陥検出部５２では、被検査画像の取得と並行して、第１基準画像メモリ５１ａに記憶されている第１基準画像と被検査画像とが第１比較部５２１ａにより比較されて第１差分画像が生成され、第２基準画像メモリ５１ｂに記憶されている第２基準画像と被検査画像とが第２比較部５２１ｂにより比較されて第２差分画像が生成される（ステップＳ２４）。これらの差分画像は、必要に応じて２値化される。第１差分画像および第２差分画像（すなわち、第１基準画像に基づいて検出された被検査画像の欠陥、および、第２基準画像に基づいて検出された被検査画像の欠陥）は第３比較部５２１ｃに送られ、両差分画像の共通部分（すなわち、双方の差分画像において基準画像と被検査画像との差分が検出されている部分）が被検査画像が有する欠陥として求められて記憶部４３に記憶される（ステップＳ２５）。

その後、撮像制御部４１により次の被検査ダイ９１２の存否が確認され（ステップＳ２６）、次の被検査ダイ９１２が存在する場合には、ステップＳ２４に戻って次の（すなわち、（−Ｙ）側に隣接する）被検査ダイ９１２のスワス９１０の被検査画像が取得されて欠陥検出が行われる（ステップＳ２４，Ｓ２５）。全ての被検査ダイ９１２について１つの分割パターンに対応するスワス９１０の欠陥検出が完了したと判断されると（ステップＳ２６）、基板９の移動が停止され（ステップＳ２７）、各被検査ダイ９１２の全てのスワス９１０（すなわち、各被検査ダイ９１２の全体）について欠陥検出が完了したか否かが確認される（ステップＳ２８）。

撮像制御部４１により、全てのスワス９１０についての欠陥検出が完了していないと判断されると、ステップＳ２１に戻って、第１基準画像メモリ５１ａおよび第２基準画像メモリ５１ｂの第１基準画像および第２基準画像が順次、次の分割パターンに対応するものへと切り替えられながら全ての被検査ダイ９１２の全スワス９１０に対する欠陥検出が行われる（ステップＳ２１〜Ｓ２８）。

以上に説明したように、欠陥検出装置１ａでは、２つの基準画像（第１基準画像および第２基準画像）の双方と異なっている部分を被検査画像の欠陥として検出することにより、基準画像の欠陥に基づく被検査画像の欠陥の誤検出を抑制して欠陥検出の精度を向上することができる。

図９は、本発明の第４の実施の形態に係る欠陥検出装置の動作の流れを示す図である。第４の実施の形態に係る欠陥検出装置では、２つの基準ダイ９１１（第１基準ダイ９１１ａおよび第２基準ダイ９１１ｂ）を用いて１つの被検査ダイ９１２の欠陥検出が行われる。第４の実施の形態に係る欠陥検出装置の構成は、図１に示す欠陥検出装置１と同様であり、以下の説明において同符号を付す。

第４の実施の形態に係る欠陥検出装置では、まず、第１基準ダイ９１１ａの１つのスワス９１０が撮像され、取得された第１基準画像が画像メモリ５１に記憶される（ステップＳ３１）。続いて、被検査ダイ９１２の第１基準画像に対応するスワス９１０が撮像されて被検査画像が取得されるとともに、画像メモリ５１に記憶された第１基準画像との比較が行われて第１差分画像が生成され（ステップＳ３２）、欠陥情報メモリ５２２に記憶される（ステップＳ３３）。

第１差分画像が記憶されると、第２基準ダイ９１１ｂの第１基準画像に対応するスワス９１０が撮像され、取得された第２基準画像が第１基準画像に代えて画像メモリ５１に記憶される（ステップＳ３４）。そして、被検査ダイ９１２の第１基準画像および第２基準画像に対応するスワス９１０が再度撮像されて被検査画像が取得されるとともに、画像メモリ５１に記憶された第２基準画像との比較が行われて第２差分画像が生成される（ステップＳ３５）。比較部５２１では、第２差分画像と欠陥情報メモリ５２２に記憶されている第１差分画像との比較が行われ、両差分画像が示す共通の差分情報（すなわち、第１差分画像および第２差分画像の双方において、差分が検出されている画素値の位置情報）が、被検査画像が有する欠陥として求められて記憶部４３に記憶される（ステップＳ３６）。

第４の実施の形態に係る欠陥検出装置では、被検査ダイ９１２の全スワス９１０についてステップＳ３１〜Ｓ３６に示す動作が繰り返されることにより被検査ダイ９１２全体の欠陥検出が完了する（ステップＳ３７）。その結果、１つの被検査ダイ９１２の欠陥検出を行う際に、基準画像を記憶するための複数のメモリを設けることなく、基準画像の欠陥に基づく被検査画像の欠陥の誤検出を抑制して欠陥検出の精度を向上することができる。

第４の実施の形態に係る欠陥検出装置では、第１基準画像および第２基準画像の代わりに被検査画像が画像メモリ５１に記憶されてもよい。この場合、被検査画像が記憶された後に第１基準画像が取得され、画像メモリ５１に記憶されている被検査画像と比較されて第１差分画像が欠陥情報メモリ５２２に記憶される。続いて、第２基準画像が取得され、被検査画像と比較されて第２差分画像が生成され、さらに、欠陥情報メモリ５２２に記憶されている第１差分画像と比較されることにより被検査画像の欠陥が検出される。その後、画像メモリ５１に記憶されている被検査画像を切り替えつつ被検査ダイ９１２全体について欠陥検出が行われることにより、第４の実施の形態に係る欠陥検出装置による１つの被検査ダイ９１２の欠陥検出動作を簡素化することができる。

以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。

例えば、撮像部３に設けられる撮像素子はラインセンサには限定されず、ダイ９１の上方を移動しつつ繰り返し撮像を行うことによりスワス９１０を撮像する２次元のセンサであってもよい。また、スワス９１０の撮像において電子ビームが利用されてもよい。

各被検査ダイ９１２に対する欠陥検出は、（＋Ｘ）側のスワス９１０から順次行われてもよい。また、欠陥検出装置では、基板９上において複数の被検査ダイ９１２が直線状に配列されていなくてもよく、この場合であっても、基準画像を更新することなく複数の被検査ダイ９１２の対応するスワス９１０（の被検査画像）に対して効率良く欠陥検出を行うことができる。

欠陥検出装置では、基板９のラインセンサ３３に対する移動は相対的なものであってよく、ステージ駆動部２１に代えて、撮像部３にラインセンサ３３を移動する機構が設けられてもよい。

欠陥検出装置における欠陥検出の対象物は半導体基板およびプリント配線基板には限定されず、例えば、フォトマスクやリードフレーム等であってもよい。

第１の実施の形態に係る欠陥検出装置の構成を示す図である。 基板を示す平面図である。 ダイを拡大して示す図である。 欠陥検出装置による欠陥検出動作の流れを示す図である。 基準画像の欠陥検出動作の流れを示す図である。 第３の実施の形態に係る欠陥検出装置の構成を示す図である。 欠陥検出装置による欠陥検出動作の流れを示す図である。 基板を示す平面図である。 第４の実施の形態に係る欠陥検出装置の動作の流れを示す図である。

符号の説明

１，１ａ 欠陥検出装置
３ 撮像部
９ 基板
２１ ステージ駆動部
３３ ラインセンサ
４１ 撮像制御部
５１ 画像メモリ
５１ａ 第１基準画像メモリ
５１ｂ 第２基準画像メモリ
５２ 欠陥検出部
９１ ダイ
５２２ 欠陥情報メモリ
９１０ スワス
９１１ 基準ダイ
９１１ａ 第１基準ダイ
９１１ｂ 第２基準ダイ
９１２ 被検査ダイ
Ｓ１１〜Ｓ１７，Ｓ２１〜Ｓ２８，Ｓ３１〜Ｓ３７，Ｓ１２１〜Ｓ１２４ ステップ

Claims (11)

1. 対象物上のパターンの欠陥を検出する欠陥検出装置であって、
   複数の単位領域のそれぞれに所定の単位パターンに対応するパターンが形成された対象物を撮像する撮像部と、
   前記単位パターンを分割して得られる複数の分割パターンのうち、１つの分割パターンに対応する第１画像を予め記憶する画像記憶部と、
   前記撮像部を制御することにより、１つの単位領域の前記１つの分割パターンに対応する領域を撮像して第２画像を取得する撮像制御部と、
   前記画像記憶部に記憶されている前記第１画像と前記第２画像とを比較する欠陥検出部と、
   を備えることを特徴とする欠陥検出装置。
2. 請求項１に記載の欠陥検出装置であって、
   前記第１画像が、前記対象物上の予め定められた単位領域の前記１つの分割パターンに対応する領域を撮像して取得された画像であることを特徴とする欠陥検出装置。
3. 請求項１に記載の欠陥検出装置であって、
   前記第１画像が、前記単位パターンの設計データに基づいて作成されたものであり、前記欠陥検出部が前記第２画像が有する欠陥を検出することを特徴とする欠陥検出装置。
4. 請求項１ないし３のいずれかに記載の欠陥検出装置であって、
   前記撮像部が、
   撮像素子と、
   前記撮像素子を対象物に対して所定の移動方向に相対的に移動する移動機構と、
   を備え、
   前記移動機構が前記撮像素子を前記移動方向に連続的に移動しつつ前記撮像素子により撮像される１つの単位領域中の帯状の領域が、前記１つの分割パターンに対応することを特徴とする欠陥検出装置。
5. 請求項１ないし４のいずれかに記載の欠陥検出装置であって、
   前記画像記憶部が前記第１画像を他の分割パターンに対応するものに順次切り替えながら、前記撮像部が切り替えられた前記第１画像に対応する第２画像を取得することにより、前記欠陥検出部が前記１つの単位領域全体の欠陥を検出することを特徴とする欠陥検出装置。
6. 請求項１ないし３のいずれかに記載の欠陥検出装置であって、
   前記撮像制御部の制御により、前記撮像部が前記第２画像の取得に続いて、他の１つの単位領域の前記１つの分割パターンに対応する領域を撮像して次の第２画像が取得され、
   前記欠陥検出部が、前記撮像部により第２画像が取得される毎に、前記画像記憶部に記憶されている前記第１画像と前記第２画像とを比較して前記第２画像が有する欠陥を検出することを特徴とする欠陥検出装置。
7. 請求項６に記載の欠陥検出装置であって、
   前記撮像部が、
   撮像素子と、
   前記撮像素子を対象物に対して所定の移動方向に相対的に移動する移動機構と、
   を備え、
   前記移動機構が前記撮像素子を前記移動方向に連続的に移動することにより、前記１つの単位領域の前記１つの分割パターンに対応する帯状の領域の撮像が行われた後に続いて、前記１つの単位領域に隣接する前記他の１つの単位領域の前記帯状の領域の撮像が行われることを特徴とする欠陥検出装置。
8. 請求項２に記載の欠陥検出装置であって、
   前記欠陥検出部により前記第１画像と前記第２画像とを比較して得られた第１欠陥情報を記憶する欠陥情報記憶部をさらに備え、
   前記撮像制御部の制御により、前記撮像部が前記第２画像の取得に続いて、他の１つの単位領域の前記１つの分割パターンに対応する領域を撮像して次の第２画像を取得し、
   前記欠陥検出部が、前記第１画像と前記次の第２画像との比較結果である第２欠陥情報と前記第１欠陥情報とが示す共通の欠陥を前記第１画像が有する欠陥として求めることを特徴とする欠陥検出装置。
9. 請求項１ないし４のいずれかに記載の欠陥検出装置であって、
   前記撮像部が他の１つの単位領域を撮像することにより取得されたもう１つの第１画像を記憶するもう１つの画像記憶部をさらに備え、
   前記欠陥検出部が、前記第１画像と前記第２画像とを比較して検出された欠陥と、前記もう１つの第１画像と前記第２画像とを比較して検出された欠陥との共通の欠陥を前記第２画像が有する欠陥として求めることを特徴とする欠陥検出装置。
10. 請求項１ないし９のいずれかに記載の欠陥検出装置であって、
    前記対象物が、微細なパターンが形成された半導体基板またはプリント配線基板であることを特徴とする欠陥検出装置。
11. 複数の単位領域のそれぞれに所定の単位パターンに対応するパターンが形成された対象物を撮像して前記対象物上のパターンの欠陥を検出する欠陥検出方法であって、
    前記単位パターンを分割して得られる複数の分割パターンのうち、１つの分割パターンに対応する第１画像を予め画像記憶部に記憶する記憶工程と、
    １つの単位領域の前記１つの分割パターンに対応する領域を撮像して第２画像を取得する撮像工程と、
    前記第２画像と前記第１画像とを比較する比較工程と、
    を備えることを特徴とする欠陥検出方法。

Images