KR20020081116A - 캐패시터용 유전 적층체 - Google Patents

캐패시터용 유전 적층체 Download PDF

Info

Publication number
KR20020081116A
KR20020081116A KR1020020020701A KR20020020701A KR20020081116A KR 20020081116 A KR20020081116 A KR 20020081116A KR 1020020020701 A KR1020020020701 A KR 1020020020701A KR 20020020701 A KR20020020701 A KR 20020020701A KR 20020081116 A KR20020081116 A KR 20020081116A
Authority
KR
South Korea
Prior art keywords
dielectric
polymer
layer
core
capacitor
Prior art date
Application number
KR1020020020701A
Other languages
English (en)
Inventor
너드젠필립디.
알렌크레이그에스.
Original Assignee
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쉬플리 캄파니, 엘.엘.씨. filed Critical 쉬플리 캄파니, 엘.엘.씨.
Publication of KR20020081116A publication Critical patent/KR20020081116A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Laminated Bodies (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

유전체는 코어(core) 물질 보다 적은 유전율 값을 가진 2개의 폴리머 층 사이의 코어 물질로 구성되었다. 폴리머 층은 유전체를 위한 구조적 일체성 (integrity)을 제공한다. 유전체는 캐패시터의 캐패시턴스를 미세하게 조정하는 캐패시터에 사용될 수 있다. 유전체와 캐패시터는 마이크론 범위의 두께를 가지고 있다. 따라서, 유전체와 캐패시터가 전자 디아비스의 소형화를 위해 제공된다. 유전체는 전자 디바이스에서 노이즈(noise)를 감소시키도록 디커플링 캐패시터에 사용될 수 있다.

Description

캐패시터용 유전 적층체{Dielectric laminate for a capacitor}
본 발명은 캐패시터용 유전 적층체에 관한 것이다. 보다 구체적으로는, 본 발명은 캐패시터에 사용될 수 있는 보다 낮은 유전율의 폴리머 물질의 층들 사이에 코어 유전 물질을 가진 유전 적층체에 관한 것이다.
전자 회로설계 디자인과 제조 산업에서 다양한 응용예에 사용될 수 있는 유연하고, 조정가능하며 신뢰성이 큰 유전체에 대한 요구가 점증되어 왔다. 이러한 유전체에 대한 필요성은 이러한 유전 물질이 인쇄배선판(PWB) 디자인에서 차후 개선책에 결정적으로 작용하는 인쇄배선판 산업에서 크게 요구되고 있다.
인쇄배선판은 집적회로와 같은 많은 디바이스(device)가 광범위한 전자 응용예에 사용하기 위해 그 위에 고정되거나 형성되는 적층 구조로서 오래 전에 형성된 바 있다. 이러한 인쇄배선판은 내부 파워(internal power)와 접지면(ground plane), 또는 전도성 시트로 형성되며, 다양한 디바이스는 그들의 조작을 용이하게 하기 위해 파워와 접지면을 가진 트레이스(trace) 또는 전기 접속부(connections)를 포함하고 있었다.
특히, 보드 표면상에 고정되거나 형성되며, 작동을 위해 파워와 접지면 모두와 접속되어 있는 집적회로와 같은 민감한 디바이스를 위해, PWB에서 파워와 접지면 사이에 일어나는 전압 변동을 보상하도록 이러한 PWB와 그 위에 배열된 디바이스에 대한 설계에 실질적인 노력이 확대되었다. 이러한 전압 변동은 집적회로 스위치 온과 오프에 의해 야기되고 있다. 전압 변동은 많은 응용예에서 바람직하지 않고/않거나 허용될 수 없는 "노이즈"(noise)이다.
노이즈 문제에 대한 해결책은 일부 경우에는 집적회로와 직접 연결되고 다른 경우에는 선택된 집적회로의 근방에서 파워와 접지면과 접속된 일체형 캐패시터와 직접 연결된 표면 캐패시터를 제공하는 것이었다. 표면 캐패시터는 PWB의 표면상에 형성되거나 고정되고, 예를 들어 표면 트레이스에 의해 또는 관통공(through-hole) 접속부에 의해 각각의 디바이스 또는 집적회로와 접속되었다.
표면 캐패시터는 상기에 언급된 원하지 않는 전압 변동을 감소시키거나 완화하는데 효과적이라고 알려졌다. 그러나, 표면 또는 바이패스(bypass) 캐패시터가 모든 응용예에 항상 효과적인 것은 아니었다. 예를 들어, 캐패시터 자체는 이들이 용량성(capacitive) 값 뿐만 아니라 유도성(inductive) 값도 가지고 있기 때문에 집적회로 또는 다른 디바이스의 반응에 영향을 미치는 경향이 있다. 본 기술의 연구가들은 디바이스 또는 파워 및 접지면과 캐패시터를 커플링한(coupling) 트레이스 또는 컨넥터와 같은 컨덕터를 통과하는 전류 때문에 인덕턴스가 일어난다는 사실을 잘 알고 있다.
또한, 상기에 제시한 바와 같이, 집적회로 또는 다른 디바이스는 인쇄배선판에서 전압 변동으로부터 노이즈를 생성하는 복사화 에너지의 일차 원이다. 다른 속도 또는 주파수에서 조작되는 디바이스에 대해 다른 특성치가 관찰된다. 따라서, 관련된 캐패시터 뿐만 아니라 PWB와 디바이스 어레이(array)는 높고 낮은 속도 조작 모두에서 노이즈를 감소시키도록 디자인되어 있다.
상기에 논의된 문제점을 극복하고자 시도된 인쇄배선판과 디바이스 어레이의 디자인은 인쇄배선판 디자인의 기술에 숙련된 자에게 잘 알려져 있다. 집적회로 또는 디바이스와 별개로 접속되어 있는 표면 고정된 캐패시터의 사용은 실질적으로 PWB 신뢰성에 바람직하지 않게 작용할 뿐만 아니라 PWB의 제작에 대한 복잡성과 경비를 실질적으로 증가시킨다. 따라서, 많은 문제점 또는 상기에 언급된 문제점을 극복하고자 캐패시터의 디자인에서 추가 개선에 대해 PWB 산업상 필요성은 계속되고 있다.
헤르난데즈(Hernandez)의 미국특허 제4,853,827호에서는 이른바 높은 캐패시턴스, 낮은 인덕턴스, 및 낮은 등가직렬저항(ESR)을 가진 캐패시터를 개시하고 있다. 이러한 캐패시터는 디지털 컴퓨터, 통신 모듈, DV 파워 서플라이에서 AC 리플 필터링 등을 위해 고전류 파워 분배 시스템에서 노이즈 억제와 같은 응용이 인정된다. 캐패시터를 구성하는 유전 물질은 BaTiO3, 마그네슘 니오베이트, 철 텅스텐 니오베이트 등과 같은 세라믹 물질이다. 유전 물질은 평면 어레이로 배치되는 칩, 펠렛 또는 시트의 형태로 존재한다. 유전체 사이의 공간은 유연성 폴리머/접착제로 충진되어 유전 물질의 어레이를 결합하는 폴리머와 함께 시트를 형성한다. 따라서, 폴리머 물질은 펠릿, 칩 또는 시트의 측면만을 접촉하고 유전체의 상하부 표면과 접촉하지 않는다. 사용되는 폴리머는 폴리에테르이미드, 폴리이미드, 폴리에스테르 및 에폭시를 포함한다. 유전체와 폴리머의 노출 표면은 약 10-50 마이크로인치의 금속 박층으로 금속화되어 있다. 그후 금속 박층은 약 1-2 밀의 보다 큰 두께까지 도금될 수 있다. 캐패시터의 캐패시턴스는 금속층 또는 전극 사이의 거리와 유전체 펠릿의 수에 의해 조절된다.
'827 특허의 캐패시터에 대한 단점은 캐패시터의 두께이다. 캐패시터는 약 0.005-0.015 인치(0.013-0.038 센티미터)의 두께를 가지고 있다. 캐패시터가 클수록 PWB 상에 캐패시터가 점유하는 공간이 커지며 다른 보드 부품에 대한 장소가 적게 남는다. 따라서, PWB는 반드시 필수 보드 부품을 수용하기 위해 충분히 커진다. 보드의 크기를 제한하는 것은 전자 산업이 전자 디바이스를 얼마나 조밀하거나 작게 만들 수 있는가에 제한된다는 것을 의미한다. 산업은 대개 조밀한 전자 설비를 개발하는데 맞물려 있으며, 보다 큰 대조물과 동일한 구경에서 또는 보다 양호한 구경에서 작동된다. 비교적 두꺼운 캐패시터에 대한 또다른 단점은 2개의 전극 사이의 거리가 증가함에 따라, 캐패시턴스가 감소된다는 것이다. 전자 산업이 컴퓨팅 파워가 증가되면서 전자 디바이스를 소형화하는데 맞물려 있으므로, 높은 캐패시턴스를 가진 보다 얇은 캐패시터가 요구되고 있다. 따라서 '827 캐패시터 보다 얇은 캐패시터가 매우 바람직하다.
브란트(Brandt et al.)의 미국특허 제6,068,782호에서는 PWB 또는 멀티칩(multichip) 모듈의 구성 부품인 임베디드(embedded) 캐패시터를 개시하고 있다. 이러한 디자인은 PWB 표면에서 수동(passive) 부품, 즉 캐패시터의 제거와다층 보드로 집적화를 허용하여 전자 디바이스의 소형화와 증가된 컴퓨팅 파워를 제공한다. 다른 이점은 개선된 환경 안정성 및 단축된 리드(lead)로 인한 감소된 시스템 노이즈와 노이즈 감도이다. 이와 같이 임베디드 수동 부품의 일예는 디커플링(decoupling) 또는 바이패스 캐패시터이다. 특히 고주파수에서, 이러한 기능은 때로 보드 표면상에 위치한 수동 관통공 또는 표면-고정 부품에 의해 수행하는데 어렵거나 실제적이지 못하다. '782 특허에 기재된 임베디드 캐패시터는 기판 또는 PWB 상에 현장에서 형성된다. 캐패시터 하부 전극과 다른 회로설계가 적합한 기판상에 형성되고 이어서 패턴화 가능한 제 1 절연체를 도포하고; 절연체를 패턴화하여 캐패시터 유전체의 위치, 면적 및 높이를 한정하고, 패턴을 현상하고; 캐패시터 유전체를 패턴에 침착시킨 다음; 패턴화 층의 상부에서 또는 그 속에 캐패시터 상부 전극과 다른 회로설계를 생성한다. 따라서 캐패시터는 2개의 전극 사이에서 캐패시터 유전체 코어(core)와 샌드위치 구조를 가지고 있다. 유전체의 두께는 이른바 0.1㎛ 내지 100㎛이다. 캐패시터는 동일하고/하거나 다른 PWB 층에 전기 접속되어 있다.
'782 특허의 캐패시터 유전체는 폴리머, 폴리머/세라믹(금속 산화물) 복합체 또는 세라믹(금속 산화물)을 포함한다. 캐패시터 유전체는 또한 하나 보다 큰 수의 다른 캐패시터 유전 물질층으로부터 형성되어 캐패시터 부품의 전자 특성을 조정할 수 있다. 그러나, 폴리머/세라믹(금속 산화물) 복합체의 유전층을 가진 캐피시터의 전기 특성을 원하는 수치로 조정하는 것은 곤란하며 불확실하다. 예를 들어, 복합 유전체의 유전율은 폴리머와 세라믹의 유전율의 조합이다. 이러한 복합체의 유전율은 기껏해야 근사치이다. 보다 정밀한 캐패시턴스를 얻는데 보다 정밀한 유전율 값이 매우 바람직하다. 캐패시터의 캐패시턴스가 정확하게 알려져 있을 때, 캐패시터는 전자 디바이스에서 원하는 주파수 범위에서 최적으로 작용하도록 사용될 수 있다. 따라서, 캐패시터가 사용되는 전자 디바이스는 또한 보다 효과적으로 작동한다.
'782 특허에서 캐패시터의 또다른 단점은 캐패시터를 만드는 현장 방법이다. 캐패시터를 현장에서 준비함으로써, PWB 또는 다층 PWB의 제작에 추가의 단계가 추가되어 PWB 제작의 효율을 감소시킨다. 또한, 캐패시터 유전체의 두께가 패턴화 가능한 제 1 절연체층과 캐패시터 유전체의 용매 함량에 의해 결정된다. 캐패시터 유전 물질을 용매내에서 PWB상에 침착시킨다. 용매를 열 가공중에 증발시켜 캐패시터 유전체가 일정 두께로 수축하도록 야기함으로써 캐패시턴스를 얻는다. 이와 같이 용매를 몰아내는 방법은 유전체에 대해 특정 두께를 얻기 위한 수단으로서 신뢰성이 없다. 본 기술의 연구가는 원하는 캐패시턴스를 위해 원하는 두께를 얻도록 몰아낼 특정량의 용매를 정확하게 측정할 수 없다.
추가로, '782 특허는 액체로부터 박막 캐패시터 유전체를 침착하여 기판상에 조절된 두께를 얻는 것이 불가능하지 않다면, 매우 어렵다는 사실을 인정하고 있다. 기판, 이를테면 PWB를 구성하는 물질은 고유의 휨(warpage) 및 두께 변화를 나타낸다. 또한, 유전체를 도포하는데 사용된 닥터-블레이드(doctor-blade)는 패턴화 절연체의 가장자리에서 보다 중간에서 유전 물질을 더 굽히고 패이게 하는 경향이 있다. 이러한 문제점을 극복하려는 노력에서, 본 방법은 캐패시터의 부위를작은 면적으로 한정한다. 별도로, 큰 면적 위에 PWB로부터 일정 거리에 블레이드를 유지하는 그리드(grid)를 구비한다. 이러한 방법은 장황하고 비효율적이다.
마이크로코팅 테크놀로지스사 (Microcoating Technologies Inc.)의 EP 1 005 260 A2에서는 임베디드 박막 캐패시터와 연소 화학증착법(CCVD)에 의해 또는 제어된 분위기의 연소 화학증착법(CACCVD)에 의해 캐패시터를 제조하는 방법을 개시하고 있다. 캐패시터는 인쇄배선판내에 임베디드될 수 있으나 상기에 설명된 브란드의 특허에서처럼 보드 상에 현장에서 제작하지 않아야 한다. 캐패시터는 디커플링 캐패시터로서 사용되어 스퀘어 전기 시그널을 유지함으로써 "노이즈"를 제거하는데 도움이 될 수 있다.
CCVD 공정은 개방 분위기에서 비싼 노, 진공, 또는 반응 챔버 없이 균일한 박막층을 형성하게 한다. CCVD 공정은 500 nm 미만의 두께를 가진 층을 형성할 수 있다. 이러한 균일학 박막층은 캐패시터의 층이 박막일수록 캐패시턴스가 커지므로 매우 바람직하다. 또한, 손실이 증가된다. 손실 유전체는 1 cm2당 약 10-1내지 약 10-5암페어의 바람직한 전기 전도도를 가지고 있다. 이러한 박막 캐패시터는 추가로 인쇄배선판의 소형화를 가능하게 한다.
산소가 없는 환경이 균일한 박막 형성에 필요할 때, CCVD 대신에 CACCVD가 사용된다. CACCVD는 핫 가스, 가열된 튜브, 복사 에너지, 마이크로웨이브 및 에너지화 광자와 같은 비연소성 에너지원을 사용한다. CACCVD 응용예에서 사용된 모든 액체와 가스는 산소가 없다.
캐패시터는 이들을 대략 6-인치 반경으로 굽힐 수 있도록 유연성이 있다. 유전물질은 CCVD 또는 CACCVD에 의해 기판상에 침착되는 세라믹 물질(금속 산화물)을 포함한다. 일 구체예에서 캐패시터는 폴리아미드 시트와 같은 폴리머 지지체 시트상에 연속 침착층으로 구성된다. 니켈 또는 구리의 금속층이 폴리아미드 시트상에 CACCVD 에 의해 침착된다. 그후 유전체 층이 그 위에 침착되고, 제 2의 금속층이 그후 CCVD, CACCVD에 의해 또는 전기도금에 의해 침착된다. 캐패시턴스 디커플링 캐패시터로서 사용될 수 있거나, 제 2의 금속층이 패턴화되어 적합한 포토레지스트/에칭 공정에 의해 분리된 캐패시터 플레이트를 제조할 수 있다. 캐패시터의 금속층은 두께가 약 0.5 내지 약 3 마이크론이다. 유전체 층은 두께가 약 0.03 내지 약 2 마이크론이다.
사용된 유전물질은 실리카 및 실리카-기재 조성물이며, 100% 실리카 층, 무정형 및 결정형을 포함하지만, 또한 도핑된 실리카 및 PbO, Li2O, K2O, Al2O3, 및 B2O3와 같은 다른 산화물과 혼합된 실리카이다. 유전물질은 또한 Pt, B, Ba, Ca, Mg, Zn, Li, Na, K, 등과 같은 다양한 원소로 도핑될 수 있다. 코어 유전체에서 사용된 다른 유전물질은 BST, SrTiO3, Ta2O5, TiO2, MnO2, Y2O3, SnO2, 바륨 티타늄 옥사이드(Ba2Ti9O20), 주석-도핑된 바륨 티타늄 옥사이드(Ba2Ti1-(9-x)Snx-8O20; X>0) 및 지르코늄-도핑된 바륨 티타늄 옥사이드(Ba/Ti1-(9-x)Zrx-8O20); X>0)를 포함한다. 이러한 유전물질은 고유전율을 가지고 있으며, 이로서 높은 캐패시턴스를 제공하는 작은 크기의 캐패시터를 가능하게 한다.
이전의 물질은 CCVD 공정에 의해 전구체 용액에서 화학 시약 또는 전구체를 적절히 선택함으로써 기판상에 박층으로서 침착될 수 있다. 유전체 층은 다른 조성의 층을 가질 수 있다. 예를 들어, 다층 필름은 실리카와 납 실리케이트의 교대 층으로 구성될 수 있으며, 이중 층은 납 알루미늄 보론 실리케이트의 상도층을 가진 납 실리케이트 베이스로 구성될 수 있거나, 실리카 대 도핑된 실리카 대 납 실리카의 복합 경사 필름으로 구성될 수 있다. 다층은 화염으로 공급되는 전구체 용액의 함량을 변화시키거나 다른 조성물의 층이 침착되는 연속 침착 스테이션으로 기판을 이동시킴으로써 침착될 수 있다.
구리는 임베디드 캐패시터로서 사용하기 위한 매우 바람직한 기판 및 금속이다. 그러나, 구리는 1083℃에서 용융하므로 구리상의 침착은 저온에서 CCVD에 의해 침착될 수 있는 물질로 한정된다. 약 1000℃ 이상의 온도에서 침착되는 물질은 구리 상에 침착될 수 없으나, 보다 높은 온도에서 용융하는 기판 상에 침착되어야 한다. 바륨 스트론튬 티타네이트(BST)와 같은 매우 바람직한 유전물질이 약 1350℃ 이상의 융점을 가지고 있으며 CCVD에 의해 구리 상에 침착될 수 없고 원하는 유전물질로 결정화될 수 없다. CCVD에 의해 구리 상에 침착하는데 적합하지 않는 다른 물질의 예는 Ti, Ta, Nb, Zr, W, Mo, 또는 Sn을 함유하는 산화물 및 혼합된 산화물 상을 포함한다. 원하는 결정 구조를 얻기 위하여, BST는 보다 높은 융점을 가진 기판상에 침착되어야 한다.
추가로, 구리는 비교적 높은 선형 열팽창계수를 가지고 있으며, BST, 바륨 티타늄 옥사이드, 지르코늄-도핑된 바륨 티타늄 옥사이드, 및 주석-도핑된 바륨 티타늄 옥사이드와 같은 많은 고유전율 유전물질 보다 상당히 크다, 기판과 기판 보다 높은 온도에서 침착되는 CCVD-침착된 필름 사이에서 열팽창계수의 실질적인 미스매치(mismatch)는 냉각 중에 침착된 기판 균열을 초래할 수 있다. 바람직하게는, CCVD 침착을 위한 금속 기판은 약 15 ppm℃-1이하의 선형 열팽창계수를 가지며, 보다 바람직하게는 약 12 ppm℃-1이다. 필름의 균열을 피하기 위해, 기판의 선형열팽창계수는 침착될 물질의 열팽창계수를 넘어서 약 80% 보다 크지 않다. 바람직하게는 선형 열팽창계수가 침착될 물질의 선형 열팽창계수를 넘어서 약 40% 보다 크지 않으며 가장 바람직하게는 침착될 물질의 선형 열팽창계수를 넘어서 약 20% 보다 크지 않다. 열팽창계수가 가까울수록, 코팅 물질이 두텁게 침착될 수 있고/있거나 침착 온도가 코팅을 균열시키지 않으면서 커질 수 있다.
고온 또는 저 열팽창 기판으로서 작용할 수 있는 특정 금속과 합금은 니켈, 텅스텐, 철, 니오븀, 몰리브덴, 티타늄, 니켈/크롬 합금, 및 철/니켈/크롬 합금, 이를테면 상표명 InconelR하에 시판된 것을 포함한다. 이러한 물질은 구리 보다 높은 온도를 제외할 수 있다. 따라서 BST와 납 란타늄 지르코늄 티타네이트와 같은 보다 높은 온도의 유전물질이 이러한 금속 상에 침착될 수 있다. 이전에 언급된 금속의 보다 높은 융점은 구리상에 침착될 수 없는 다양한 물질의 침착을 가능하게 하며 보다 낮은 열팽창은 층에서 열팽창 미스매치로 인한 균열을 방지한다.
보다 높은 융점 유전물질과 함께 구리 또는 알루미늄과 같은 저융점 물질 또는 폴리이미드와 같은 폴리머를 사용하기 위해, 배리어(barrier) 층이 사용되어 저융점 기판을 보호할 수 있다. 배리어 층 물질은 약 700℃ 이하의 가스 온도에서 치밀한, 부착성 코팅으로서 침착될 수 있다. 침착 중에 기판 온도는 배리어 층 물질 보다 낮은 약 200 내지 500 도이다. 저온에서 배리어층 물질을 침착하면 열팽창 미스매치의 효과 및 금속 기판을 산화하고, 폴리머 기판을 변형하고/분해하는 포텐셜(potential)을 감소시킨다. 배리어층은 또한 유전체층으로서 침착된 세라믹 물질과 함께 유전체로서 작용하는 세라믹 물질일 수 있다. 배리어층은 텅스텐 옥사이드(WO3), 스트론튬 옥사이드(SrO), 혼합된 텅스텐 스트론튬 옥사이드, 이를테면 SrWO4, BaWO4, CeO2, 및 Sr1-xBaxWO4로 구성될 수 있다. 배리어층 상에 유전체층을 침착한 후, 금속 박층을 유전체층 상에 침착시킬 수 있다. 유전체 층과 침착된 금속 층 사이에 접착 층을 침착시킬 수 있다. 접착 층은 금속 박층을 유전물질에 결합하는데 도움이 된다. 접착층은 산화아연과 같은 전도성 산화물로 구성될 수 있다. 접착 층은 또한 조성이 접착 층 전체에 걸쳐 변하는 기능성 경사 물질(functionally gradient material, FGM) 층일 수 있다. 예를 들어, 실리카-대-백금 접착성은 실리카 측에서 고 실리카 함량으로부터 백금 측에서 고 백금 함량으로 조성물에서 증분으로 또는 연속적으로 변하는 실리카/백금 접착 층에 의해 촉진될 수 있다. 일반적으로, 사이에 삽입되어 있는 2개 층에 공통의 원소를 함유하는 물질은 접착성을 촉진하도록 작용한다. 캐패시터는 구조 제한에 의해 필요하기 때문에 배리어 층만 또는 접착 층만 함유할 수 있다. 별도로, 접착 및 배리어 층은 유전체의 양쪽 측면상에 필요할 수 있다.
유전체 층은 약 0.03 내지 약 2 마이크론이다. 배리어 층은 약 0.01 내지 약 0.08 마이크론이며, 접착제 층은 약 0.001 내지 약 0.05 마이크론이다. 침착된 금속 박층은 약 0.5 내지 약 3 마이크론의 두께를 갖고 있다.
박막 캐패시터와 인쇄배선판의 소형화를 가능하게 하는 이의 제조방법이 있지만, 유연성이 있고 캐패시터의 캐패시턴스를 미세하게 조정할 수 있는 개선된 유전체에 대한 필요성이 아직 존재한다.
본 발명은 코어 유전물질 보다 낮은 유전율 값을 가진 폴리머 유전물질의 2개 층 사이에 코어 유전물질을 가진 유전 적층체에 관한 것이다. 유용하게는, 유전 폴리머 층 사이에 코어 유전물질을 가진 유전 적층체의 구조는 유전체를 원하는 유전율로 정밀하거나 미세하게 조정하게 한다. 그후 원하는 유전율을 가진 유전체는 캐패시터 구조에 사용되어 캐패시터를 원하는 캐패시턴스로 미세하게 조정할 수 있다. 폴리머층은 유전체가 자체-지지하고 유전체가 그 위에 사용될 수 있는 기판으로부터 분리하여 제조될 수 있도록 유전체에 대한 충분한 지지체를 제공한다. 따라서 원하는 유전율을 가진 유전체는 벌크 적층체 또는 시트로서 제조될 수 있다. 본 발명의 유전 적층체는 인쇄배선판과 같은 기판의 소형화를 가능하게 하는 박막 유전 적층체일 수 있다.
본 발명의 유전 적층체는 폴리머 층 상에 코어 유전물질의 층을 놓고 코어 유전물질 상에 다른 폴리머 층을 놓아 적층된 유전체를 형성함으로써 제조된다.코어 유전체는 원하는 코어 유전율을 얻도록 같거나 다른 유전율을 가진 적층화된 유전물질의 층을 하나 이상 함유할 수 있다. 유용하게도, 층 각각, 폴리머 층과 코어 유전체 층 둘 다의 두께는 적층화 중에 쉽게 조절되어 유전체를 원하는 유전율로 조정할 수 있다. 폴리머층은 유전체가 자체-지지되고 균열 또는 파괴 없이 자체가 롤링될 수 있도록 유전체를 안정화한다. 추가로, 폴리머 두께는 캐패시터 캐패시턴스를 미세하게 조절하는데 도움이 된다. 유용하게도, 유전 적층체는 미세하게 조절된 원하는 유전율로 제조될 수 있으며, 차후 사용을 위해 벌크로 저장할 수 있다. 원하는 유전율과 두께를 가진 앨리쿼트(aliquot)를 원하는 치수를 가진 벌크 시트로부터 펀치하거나 절단한 다음 캐패시터로 사용하여 원하는 캐패시턴스로 캐패시터를 미세하게 조정할 수 있다. 본 발명의 유전 적층체를 금속 전극으로 적층화할 수 있거나 금속 전극을 폴리머 층 상으로 도금할 수 있다.
유전 적층체를 특정 부위에 배선판과 같은 기판상에 놓을 수 있거나 유전 적층체가 인쇄배선판의 전체 표면을 피복할 수 있다. 유전 적층체를 에칭하거나, 유전체를 피복하는 금속 전극층을 원하는대로 에칭할 수 있다. 본 발명의 유전체를 유전체가 임베디드 캐패시터에 사용될 수 있는 다층 회로판 구조에 사용될 수 있다. 본 발명의 캐패시터는 디지털 컴퓨터, 통신 모듈, DE 파워 서플라이에서 AC 리플 필터링 등에서처럼 다양한 전자 디바이스에서 캐패시터로서 사용될 수 있다. 이러한 캐패시터는 바이패스 캐패시터 또는 디커플링 캐패시터 등일 수 있다.
본 발명의 목적은 코어 유전체 보다 낮은 유전율 값을 가진 2개의 폴리머 층 사이에 코어 유전물질을 가진 유전 적층체를 제공하는 것이다.
본 발명의 다른 목적은 유전율이 정밀하게 조정될 수 있는 유전 적층체를 제공하는 것이다.
본 발명의 추가 목적은 유연성이 있고 자체-지지되는 유전 적층체를 제공하는 것이다.
본 발명의 추가 목적은 박막 유전 적층체를 제공하는 것이다.
본 발명의 또다른 추가 목적은 임베디드 캐패시터에서 사용될 수 있는 유전 적층체를 제공하는 것이다.
본 발명의 추가 목적과 장점은 상세한 설명과 별첨 청구범위를 읽은 후에 본 기술의 숙련자에 의해 쉽게 확인될 수 있다.
도 1은 유전율이 세라믹 코어(core) 보다 유전율이 낮은 2개의 폴리머층 사이에 코어 세라믹 물질을 가진 3층 유전체의 단면도,
도 2는 유전율이 코어 세라믹 물질, 세라믹 보다 낮은 2개의 폴리머층 및 상하부 금속층을 가진 5층 캐패시터(capacitor)의 단면도,
도 3은 유전율이 코어 세라믹 물질 보다 낮은 2개의 폴리머층 사이에 2층의 코어 세라믹 물질 및 상하부 금속 층을 가진 6층 캐패시터의 단면도,
도 4는 폴리머층과 보다 큰 유전율의 침착된 물질 사이의 인터페이스(interface)에서 질감(texturing)을 도시한 폴리머층과 보다 큰 유전율의 CCVD 침착된 물질의 단면도,
도 5는 기판상에 박막층을 침착시키는데 사용될 수 있는 CCVD 장치의 개략 다이아그램,
도 6은 기판상에 박막 층을 침착시키는데 사용될 수 있는 CCVD 장치의 개략 다이아그램,
도 7은 보드(board)에 적층된 하나의 캐패시터를 포함한 FR-4 에폭시/글라스 배선판(wiring board)의 단면도,
도 8은 에칭 공정에 의해 형성되고, 보드에 적층된 2개의 캐패시터를 포함한 FR-4 에폭시/글라스 배선판의 단면도
본 발명은 코어 유전물질 보다 적은 유전율 값을 가진 2개의 폴리머 층 사이에 코어 유전물질로 구성된 유전체에 관한 것이다. 본 발명의 유전체는 캐패시터에 사용될 수 있다. 유용하게도, 보다 낮은 유전율의 2개 폴리머 층 사이에 보다 높은 유전율을 가진 코어 유전물질의 배치는 전체 유전체의 유전체 유전율을 정밀한 유전율 값으로 쉽게 조정되게 할 수 있다. 추가로, 유전율을 정밀한 유전율로 조정함으로써, 유전체가 사용되는 캐패시터의 캐패시턴스가 또한 정밀한 값으로 조정될 수 있다. 본 발명의 유전체는 자체-지지된다. 폴리머 샌드위치 배치는 유전 적층체가 현장에서 제조되거나 유전 적층체가 사용되는 기판 위에 또는 기판 속에 제조될 필요가 없도록 충분한 구조적 지지체를 제공한다.
도 1은 본 발명의 유전 적층체(10)를 예시하고 있다. 유전 코어층(12)은 유전 폴리머 지지체 층(14)에 결합되어 있다. 그후 제 2의 유전 폴리머 지지체 층(16)은 유전체 코어(12)에 결합된다. 각 층은 별도로 제조될 수 있으며 그후 다른 층에 결합된다. 별도로, 각 층은 순차적으로 제조될 수 있으며, 즉 한 층이 이전 층 위에 침착될 수 있다. 유용하게도, 유전 적층체의 층은 추가의 접착제 층 없이 제조되어 유전층을 함께 결합할 수 있다. 또한, 유전 적층체의 층은 배리어 층 없이 제조될 수 있다. 이러한 층의 부재는 전체 유전체 조성물의 유전율의 보다 정밀한 조정을 가능하게 한다. 따라서, 유전체를 특정 유전율로 조정하는 것을 방해할 수 있는 원하지 않는 층은 제거된다. 층이 제조될 수 있는 방법을 설명하면 다음과 같다.
유전체로서 사용될 수 있으며 폴리머 층 보다 높은 유전율 또는 유전 상수를 가진 물질이 본 발명을 실시하는데 사용될 수 있다. 이러한 물질은 폴리머 물질과 비교하여 높은 유전율 값을 가지고 있다. 코어 물질에 대한 유전율 값은 적어도 약 20이다. 바람직하게는, 코어의 유전율은 약 20 내지 약 100,000이다. 가장 바람직하게는, 코어의 유전율은 약 50 내지 약 50,000이다.
코어 유전물질로서 사용될 수 있는 적합한 물질의 일예는 다이아몬드와 같은 탄소 화합물, 및 무정형 및 결정형의, 100% 실리카 층을 포함하나, 또한 도핑된 실리카 및 다른 산화물, 이를테면 PbO, Na2O, Li2O, K2O, Al2O3및 B2O3와 혼합된 실리카와 같은 세라믹 물질을 포함하여, 실리콘 카바이드, 실리카 및 실리카 기재 조성물과 같은 세라믹 물질을 포함하나, 이들에 한정되지 않는다. 다른 적합한 세라믹물질은 바륨 스트론튬 티타네이트(BST), SrTiO3, Ta2O5, TiO2, MnO2, Y2O3, PbZrTiO3(PZT), LiNbO3, PbMgTiO3(LMT), PbMgNbO3(LMN), CeO2, 바륨 티타늄 옥사이드, 텅스텐 옥사이드, 혼합된 텅스텐 스트론튬 옥사이드 이를테면 SrWO4, BaWO4, 및 텅스텐 스트론튬 바륨 옥사이드 등을 포함하나, 이들에 한정되지 않는다.
코어 유전물질은 또한 Pt, B, Ba, Ca, Mg, Zn, Li, Na, K, Sn, Zr, 등과 같은 다양한 원소로서 도핑될 수 있다. 이러한 도핑된 코어 유전체의 일예는 지르코늄-도핑된 바륨 티타늄 옥사이드, 틴-도핑된 바륨 티타늄 옥사이드, 등을 포함하나, 이들에 한정되지 않는다. 본 발명의 유전체는 이러한 고유전율 물질의 층을 하나 이상 가지고 있어서 코어를 구성하고 유전체의 유전율 값을 조정할 수 있다. 예를 들어, 코어 층은 2 층의 서로 다른 고유전율 물질 또는 3 내지 5층의 서로 다른 고유전율 물질을 함유하여 유전 적층체를 조절할 수 있다. 고유전율 물질의 각 층의 두께는 또한 원하는대로 변할 수 있어서 유전층을 적절히 조절할 수 있다. 또한, 서로 다른 고유전율 물질은 원하는 대로 배합되어 코어용으로 원하는 유전율 값을 얻을 수 있다.
표면에 적층될 수 있는 폴리머는 본 발명을 실시하는데 사용될 수 있다. 본 발명의 범위내의 폴리머는 유기 폴리머와 무기 폴리머 둘 다를 포함한다. 폴리머의 유전율 값은 약 1 내지 약 15이다. 바람직하게는, 폴리머의 유전율 값은 약 3 내지 약 10이다. 바람직하게는, 사용된 폴리머는 또한 유연성이 있다. 이러한 유기 폴리머의 일예는 열가소성, 열경화성, 첨가 및 축합 폴리머를 포함하나, 이들에한정되지 않는다. 예시적인 일예는 폴리에스테르, 폴리스티렌, 고충격성 폴리스티렌, 스티렌-부타디엔 코폴리머, 충격 개질 스티렌-부타디엔 코폴리머, 폴리-α-메틸 스티렌, 스티렌 아크릴로니트릴 코폴리머, 아크릴로니트릴 부타디엔 코폴리머, 폴리이소부틸렌, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리비닐 아세탈, 폴리아크릴로니트릴, 알키 폴리아크릴레이트, 알키 폴리메트아크릴레이트, 폴리부타디엔, 에틸렌 비닐 아세테이트, 폴리아미드, 폴리이미드, 폴리옥시메틸렌, 폴리설폰, 폴리페닐렌 설파이드, 폴리비닐 에스테르, 멜라민, 비닐 에스테르, 에폭시, 폴리카보네이트, 폴리우레탄, 폴리에테르 설폰, 폴리아세탈, 페놀릭, 폴리에스테르 카보네이트, 폴리에테르, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리아크릴레이트, 폴리아릴렌 에테르, 폴리아릴렌 설파이드, 폴리에테르 케톤, 폴리에틸렌, 고밀도 폴리에틸렌, 폴리프로필렌, 및 코폴리머, 그래프트, 블렌드, 및 이들의 혼합물을 포함하나, 이들에 한정되지 않는다. 유전체 층으로서 사용된 폴리머는 고 Tg범위를 가질 수 있다. 본 발명의 범위내에서 고 Tg는 적어도 약 90℃이다. 바람직하게는, Tg는 적어도 약 100℃이며, 바람직하게는 적어도 약 130℃이다. 바람직한 범위는 약 130℃ 내지 약 190℃이다. 이러한 Tg폴리머는 유전체가 사용되는 전자 디바이스의 조작 중에 기계적 및 열안정성 유전체 둘 다를 제공한다. 추가로, 이러한 고 Tg폴리머는 코어 유전체 및 금속 전극의 적층화 중에 고온 조건을 제외한다. 폴리우레탄은 고 Tg를 가진 폴리머의 일예이다. 건조 필름 포토레지스트와 같은 감광성 폴리머는 폴리머가 원하는 패턴으로 영상화될 수있도록 사용될 수 있다. 이러한 건조 필름은 폴리우레탄, 에폭시 수지, 코폴리머, 블렌드, 또는 이들의 혼합물을 포함하나, 이들에 한정되지 않는다. 바람직한 유기 폴리머는 방향족 그룹을 가진 폴리머이다. 바람직하게는, 이러한 건조 필름 포토레지스트는 약 100 D(달톤) 내지 약 5,000 D, 바람직하게는 약 500 D 내지 약 1,000 D의 분자량을 가진 아크릴레이트, 메트아크릴레이트 또는 프로필아크릴레이트 올리고머와 가교결합된다. 본 발명의 범위내에서 올리고머는 2 내지 100 모노머로 구성된다. 다른 바람직한 가교결합제는 약 500 D 내지 약 100,000 D, 바람직하게는 약 1,000 D 내지 약 50,000 D의 분자량을 가진 아크릴화 우레탄이다.
본 발명에서 사용된 폴리머를 가교결합하는데 사용될 수 있는 다른 적합한 가교결합제는 디-, 트리-, 테트라-, 도는 고급 다기능성 에틸렌 불포화 모노머를 포함한다. 본 발명에서 유용한 가교결합제의 일예는 트리비닐벤젠, 디비닐벤젠, 디비닐피리딘, 디비닐나프탈렌, 및 디비닐자일렌이며; 이를테면 에틸렌글리콜 디아크릴레이트, 트리메틸올프로판 트리아크릴레이트, 디에틸렌글리콜 디비닐 에테르, 트리비닐시클로헥산, 알릴 메트아크릴레이트(ALMA), 에틸렌글리콜 디메트아크릴레이트(EGDMA), 디에틸렌글리콜 디메트아크릴레이트(DEGDMA), 프로필렌글리콜 디메트아크릴레이트, 프로필렌글리콜 디아크릴레이트, 트리메틸올프로판 트리메트아크릴레이트(TMPTMA), 디비닐 벤젠(DVB), 글리시딜 메트아크릴레이트, 2,2-디메틸프로판 1,3-디아크릴레이트, 1,3-부틸렌 글리콜 디아크릴레이트, 1,3-부틸렌 글리콜 디아크릴레이트, 1,3-부틸렌 글리콜 디메트아크릴레이트, 1,4-부탄디올 디아크릴레이트, 디에틸렌 글리콜 디아크릴레이트, 디에틸렌 글리콜 디아크릴레이트, 디에틸렌글리콜 디메트아크릴레이트, 1,6-헥산디올 디아크릴레이트, 1,6-헥산디올 디메트아크릴레이트, 트리프로필렌 글리콜 디아크릴레이트, 트리에틸렌 글리콜디메트아크릴레이트, 테트라에틸렌 글리콜 디아크릴레이트, 폴리에틸렌 글리콜 200 디아크릴레이트, 테트라에틸렌 글리콜 디메트아크릴레이트, 폴리에틸렌 글리콜 디메트아크릴레이트, 에톡실화 비스페놀 A 디아크릴레이트, 에톡실화 비스페놀 A 디메트아크릴레이트, 폴리에틸렌 글리콜 600 디메트아크릴레이트, 폴리(부탄디올) 디아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 트리메틸올프로판 트리에톡시 트리아크릴레이트, 글리세릴 프로폭시 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 펜타에리트리톨 테트라메트아크릴레이트, 디펜타에리트리톨 모노히드록시펜타아크릴레이트, 디비닐 실란, 트리비닐 실란, 디메틸 디비닐 실란, 디비닐 메틸 실린, 메틸 트리비닐 실란, 디페닐 디비닐 실란, 디비닐 페닐 실란, 트리비닐 페닐 실란, 디비닐 메틸 페닐 실란, 테트라비닐 실란, 디메틸 비닐 디실록산, 폴리(메틸 비닐 실록산), 폴리(비닐 히드로 실록산), 폴리(페닐 비닐 실록산) 및 이들의 혼합물이다.
또다른 바람직한 유기 폴리머는 부타디엔을 함유하는 폴리머이다. 이러한 폴리머의 예는 폴리부타디엔, 스티렌-부타디엔 코폴리머, 충격 개질 스티렌-부타디엔 코폴리머, 아크릴로니트릴 부타디엔, 등을 포함하나, 이들에 한정되지 않는다. 다른 바람직한 폴리머는 페놀 알데히드 축합물(본 기술에서 노볼락 수지로서 알려져 있음), 부분 수소화 노볼락 및 폴리(비닐페놀)수지와 같은 페놀릭이다.
노볼락 수지는 페놀과 알데히드의 열가소성 축합물이다. 노볼락 수지의 형성을 위해, 알데히드, 특히 포름알데히드와 축합용으로 적합한 페놀의 일예는 페놀; m-크레졸; o-크레졸; p-크레졸; 2,4-자일렌올; 2,5-자일렌올; 3,4-자일렌올; 3,5-자일렌올; 티몰 및 이들의 혼합물을 포함한다. 산 촉매화 축합 반응은 약 500 내지 약 100,000 D의 분자량으로 달라질 수 있는 적합한 노볼락 수지의 형성을 초래한다.
폴리(비닐페놀) 수지는 양이온 촉매의 존재하에 상응하는 모노머의 블록 중합, 에멀젼 중합 또는 용액 중합에 의해 형성될 수 있는 열가소성 물질이다. 폴리(비닐페놀) 수지의 제조에 사용된 비닐페놀은 예를 들어 상용되는 쿠마린 또는 치환된 쿠마린의 가수분해, 이어서 얻어진 히드록시 신남산의 탈카복실화에 의해 제조될 수 있다. 유용한 비닐 페놀은 또한 상응하는 히드록시 알킬 페놀의 탈수에 의해 또는 치환되거나 비치환된 히드록시 벤즈알데히드의 말론산과의 반응으로부터 얻어진 히드록시 신남산의 탈카복실화에 의해 제조될 수 있다. 이러한 비닐 페놀로부터 제조된 폴리(비닐페놀) 수지는 약 2,000 내지 약 100,000 D의 분자량을 가지고 있다. 폴리(비닐페놀) 수지의 형성을 위한 과정은 또한 미국특허 제4,439,516호에서 발견될 수 있으며, 이 문헌의 전체 내용은 본 발명에서 참고내용에 속한다. 많은 유용한 폴리(비닐페놀) 수지가 마루젠사(Maruzen Corporation, 일본 도쿄 소재)로부터 상용될 수 있다.
노볼락 및 폴리(비닐페놀) 수지와 함께 사용될 수 있는 가교결합제는 아민 함유 화합물, 에폭시 함유 물질, 적어도 2개의 비릴 에테르 그룹을 함유한 화합물, 알릴 치환된 방향족 화합물, 및 이들의 조합물을 포함하나, 이들에 한정되지 않는다. 바람직한 가교결합제는 아민 함유 화합물 및 에폭시 함유 물질을 포함한다.
아민 함유 가교결합제는 멜라민 모노머, 멜라민 폴리머, 알킬올메틸 멜라민, 벤조구안아민 수지, 벤조구안아민-포름알데히드 수지, 우레아-포름알데히드 수지, 글리콜우릴-포름알데히드 수지, 및 이들의 조합물을 포함하나, 이들에 한정되지 않는다. 이러한 수지는 알코올 함유 용액에서 포름알데히드와 아크릴아미드 또는 메트아크릴아미드 코폴리머의 반응에 의해, 또는 별도로 다른 적합한 모노머와 N-알콕시메틸아크릴아미드 또는 메트아크릴아미드의 공중합에 의해 제조될 수 있다. 특히 적합한 아민-기재 가교결합제는 시텍(Cytec, 뉴저지 웨스트 패터슨 소재)에 의해 제조된 멜라민, 이를테면 CYMELTM300, 301, 303, 350, 370, 380, 1116 및 1130; 벤조구안아민 수지 이를테면 CYMELTM1123 및 1125; 글리코우릴 수지 CYMELTM1170, 1171, 및 1172; 우레아-기재 수지 BEETLETM60, 65 및 80이 또한 시텍사로부터 얻을 수 있다. 많은 수의 유사한 아민-기재 화합물이 다양한 공급업체로부터 상용될 수 있다.
멜라민은 바람직한 아민-기재 가교결합제이다. 알킬올메틸 멜라민 수지가 특히 바람직하다. 이러한 수지는 전형적으로 트리알킬올메틸 멜라민 및 헥사알킬올메틸 멜라민과 같은 에테르이다. 알킬 그룹은 1 내지 8개 이상의 탄소원자를 가질 수 있지만 바람직하게는 메틸이다. 반응 조건과 포름알데히드 농도에 따라, 메틸 에테르는 서로 반응하여 보다 복잡한 단위체를 형성할 수 있다.
가교결합제로서 유용한 에폭시 함유 물질은 개환 반응에 의해 중합될 수 있는 하나 이상의 옥시란 환을 가진 유기 화합물이다. 이러한 물질, 광범위하게 말하자면 에폭시드는 모노머 에폭시 화합물, 및 지방족, 사이클로지방족, 방향족 또는 헤테로환일 수 있는 폴리머 에폭시드를 포함하나, 이들에 한정되지 않는다. 바람직한 에폭시 가교결합 물질은 일반적으로, 평균하여 1 분자 당 적어도 2개의 중합성 에폭시 그룹을 가지고 있다. 폴리머 에폭시드는 말단 에폭시 그룹을 가진 선형 폴리머(예, 폴리옥시알킬렌 글리콜의 디글리시딜 에테르), 골격 옥시란 단위체를 가진 폴리머(예, 폴리부타디엔 폴리에폭시드), 및 펜덴트 에폭시 그룹을 가진 폴리머(예, 코폴리머의 글리시딜 메트아크릴레이트 폴리머)를 포함한다. 에폭시드는 순수한 화합물일 수 있지만 일반적으로 1 분자 당 하나, 둘 이상의 에폭시 그룹을 함유하는 혼합물이다.
유용한 에폭시-함유 물질은 저분자량 모노머 물질 및 올리고머로부터 비교적 고분자량 폴리머로 달라질 수 있으며 백본(backbone)과 치환체 그룹의 특성에서 크게 달라질 수 있다. 예를 들어, 백본은 어떠한 형태로 될 수 있으며 치환체 그룹은 실온에서 옥시란 환과 반응성이 있는 어떤 치환체가 없는 그룹일 수 있다. 적합한 치환체는 할로겐, 에스테르 그룹, 에테르, 설포네이트 그룹, 실록산 그룹, 니트로 그룹, 포스페이트 그룹 등을 포함하나, 이들에 한정되지 않는다.
특히 유용한 에폭시 함유 물질은 글리시딜 에테르를 포함한다. 일예는 에피클로로히드린과 같은 과량의 클로로히드린과 폴리히드릭 페놀을 반응시켜 얻어진 폴리히드릭 페놀의 글리시딜 에테르(예, 2,2-비스-(2,3-에폭시프로폭시페놀)프로판의 디글리시딜 에테르). 이러한 글리시딜 에테르는 비스페놀 A 에폭시드, 이를테면 비스페놀 A 에톡실화 디에폭시드를 포함한다. 이러한 에폭시드의 추가 일예는 미국특허 제3,018,262호에 기재되어 있으며, 본 발명에서 그의 전체적인 내용은 참고내용에 속한다.
적합한 에폭시드는 에피클로히드린, 글리시돌, 글리시딜메트아크릴레이트, p-터셔리부틸페놀의 글리시딜 에테르(예, 셀라니즈사(Celanese)로부터 상표명 EPI-REZR5014하에 이용되는 것들); 비스페놀 A의 디글리시딜 에테르(예, 셀 케미칼사(Shell Chemical Co.)로부터 상표명 EPONR828, EPONR1004, EPONR1010, 및 다우 케미칼사(Dow Chemical Co.)로부터 DER-331R, DER-332R, 및 DER-334R)), 비닐시클로헥산 디옥사이드(예, 유니온 카바이드사(Unio Carbide Corp.)로부터 ERL-4206R), 3,4-에폭시-6-메틸-시클로헥실메틸-3,4-에폭시-6-메틸시클로헥센 카복실레이트(예, 유니온 카바이드사로부터 ERL-4201R), 비스(3,4-에폭시-6-메틸시클로헥실메틸)아디페이트(예, 유니온 카바이드사로부터 ERL-4289R), 비스(2,3-에폭시시클로펜틸)에테르(예, 유니온 카바이드사로부터 ERL-0400R), 폴리프로필렌 글리콜로 개질된 지방족 에폭시(유니온 카바이드사로부터 ERL-4050R및 ERL-4269R), 디펜텐 디옥사이드, 난연성 에폭시 수지(예, 다우 케미칼사로부터 얻을 수 있는, DER-580R, 브로민화 비스페놀형 에폭시 수지), 페놀포름알데히드 노볼락의 1,4-부탄디올 디글리시딜 에테르(예, 다우 케미칼사로부터 DEN-431R및 DEN-438R) 및 레소르시놀 디글리시딜 에테르(예, 코퍼스사(Koppers Company, Inc.로부터 KOPOXITER)를 포함하나, 이들에 한정되지 않는다.
적어도 2개의 비닐 에테르그룹을 함유한 화합물은 지방족, 시클로지방족, 방향족 또는 아르지방족 디올의 디비닐 에테르를 포함하나, 이들에 한정되지 않는다. 이러한 물질의 일예는 1 내지 12개의 탄소원자를 가진 지방족 디올, 폴리에틸렌 글리콜, 프로필렌 글리콜, 폴리부틸렌 글리콜, 디메틸시클로헥산 등의 디비닐 에테르를 포함한다. 적어도 2개의 비닐 에테르 그룹을 가진 특히 유용한 화합물은 에틸렌 글리콜, 트리메틸렌-1,3-디올, 디에틸렌 그리콜, 트리에틸렌 글리콜, 디프로필렌 글리콜, 트리프로필렌 글리콜,레소르시놀, 비스페놀 A, 등의 디비닐 에테르를 포함한다.
가교결합제로서 유용한 적합한 알릴 방향족 화합물은 하나 이상의 알릴 치환체를 함유한 화합물이며, 즉 방향족 화합물이 알킬렌 그룹의 알릴릭 탄소에 의해 하나 이상의 환 위치에서 치환되어 있다. 적합한 알릴 방향족 화합물은 알릴 페닐 화합물, 이를테면 알릴 페놀을 포함한다. 알릴 페놀 가교결합제는 페놀 단위체가 하나 이상의 환 위치에서 알킬렌 그룹의 알릴릭 탄소에 의해 치환되어 있는 하나 이상의 페놀 단위체를 함유하는 모노머 또는 폴리머일 수 있다. 전형적으로 알킬렌 치환체는 프로페닐이며, 즉 페놀이 하나 이상의 프로페닐 치환체를 가지고 있다. 바람직한 알릴 페놀은 페놀과 히드록시벤즈알데히드의폴리콘덴세이트(polycondensate) 및 알릴클로라이드와 같은 알릴할라이드를 포함한다. 적합한 많은 알릴 페놀은 상용되며, 예를 들어 알릴 페놀은 케네디 앤드 클림사(Kennedy and Klim, Inc., 뉴저지 리틀 실버 소재)에 의해 상표명 THERMAX SH-150ARR하에 시판되고 있다. 알릴 페놀을 포함한 알릴 페닐 화합물은 미국특허 제4,987,264호에 기재되어 있으며, 이 문헌의 전체 내용은 본 발명에서 참고내용에 속한다.
특히 적합한 유기 가교결합제는 하나 이상의 메톡시메틸 그룹을 함유한 시약, 이를테면 메톡시메틸-치환된 멜라민 및 메톡시메틸-치환된 글리코우릴을 포함한다. 헥사메톡시메틸멜라민은 바람직한 메톡시메틸-치환된 멜라민이다. 유기 가교결합제의 수소 하나 이상, 및 보다 바람직하게는 메톡시메틸 치환체에서 메틸 수소 하나 이상이 할로겐, 바람직하게는 불소로 치환되는 것이 더욱 바람직하다. 따라서, 바람직한 가교결합제는 하나 이상의 메톡시플루오로메틸 및/또는 메톡시디플루오로메틸 치환체를 함유한 화합물을 포함한다. 바람직한 플루오르화 가교결합제의 일예는 메톡시플루오로메틸- 및 메톡시플루오로메틸-치환된 멜라민 및 글리코우릴, 이를테면 헥사메톡시플루오로메틸멜라민 및 헥사메톡시디플루오로메틸아민을 포함한다. 또한 플루오르화 에폭시 가교결합제가 적합하다.
본 발명의 폴리머 층은 단일형의 가교결합제만을 함유할 수 있거나 2개 이상의 서로 다른 가교결합제를 함유할 수 있다. 상기에 기재된 가교결합제 2개 이상의 조합물이 사용될 수 있다. 노볼락 수지와 폴리(비닐페놀)에 대해 바람직한 조합물은 아민 함유 화합물과 에폭시 함유 화합물이다.
본 발명의 다른 구체예에서, 폴리머 층 중 적어도 하나는 무기 폴리머이다. 바람직하게는 폴리머 층 중 단 하나가 무기 폴리머이다. 본 발명의 범위내에서 무기 폴리머는 다음 일반식을 가진, 금속 알콕시드 및 다른 알콕시드와 같은 옥사이드로부터 유도된다:
M(OR)n
상기 식에서,
M은 금속, 붕소, 인 또는 실리콘이며,
R은 직쇄 또는 측쇄 알킬 그룹이고,
n은 1 이상의 정수이다.
바람직하게는 R은 1 내지 4개의 탄소원자의 알킬 그룹이다. 바람직하게는 n은 2 내지 6의 정수이다. 상기 일반식을 가진 알콕시드의 일예는 Si(OCH3)4, Si(OC2H5)4, Si(OC3H7)4, Si(OC4H9)4, Si(OC2H5)3, Al(OCH3)3, Al(OC2H5)3, Al(OC4H9)3, Al(이소-OC3H7)3, Ti(OC3H7)4, Zr(OC3H7)4, Zr(OC2H5)4, Ti(OC3H7)4, Y(OC3H7)3, Y(OC4H9)3, Fe(OC2H5)3, Fe(OC3H7)3, Fe(OC4H9)3, Nb(OCH3)5, Nb(OC2H5)5, Nb(OC3H7)5, Ta(OC3H7)5, Ta(OC4H9)4, Ti(OC3H7)4, V(OC4H5)3, V(OC4H9)3, Zn(OC2H5)2, B(OCH3)3, Ga(OC2H5)3, Ge(OC2H5)4, Pb(OCH3)3, P(OCH3)3, V(OC2H5)3, W(OC2H5)6, Nd(OC2H5)3, LiOCH3, NaOCH3, 및 Ca(OCH)2를 포함하나, 이들에 한정되지 않는다.
또한, 본 발명의 범위내에서 알콕시드는 음이온성일 수 있다. 이러한 음이온성 알콕시드는 다음 일반식을 가지고 있다:
M[Ml(OR)n]m
상기 식에서,
M과 R은 상기에 정의되어 있고,
Ml은 금속이지만 상기 식의 M과 다르며,
m은 1 이상의 정수이다.
바람직하게는, m은 2 내지 3의 정수이다. 이러한 음이온성 알콕시드는 La[Al(OR)4]3, La[Al(이소-OC3H7)4]3, Mg[Al(이소-OC3H7)4]2, Mg[Al(sec-OC4H9)4]2, Ni[Al(이소-OC3H7)4]3, (C3H7O)2Zr[Al(OC3H7)4]2, 및 Ba[Zr2(OC2H5)9]2를 포함하나, 이들에 한정되지 않는다.
상기에 기재된 알콕시드에 더하여, 본 발명의 범위내에서 무기 폴리머는 철 트리스(아세틸 아세토네이트), 코발트 비스(아세틸 아세토네이트), 니켈 비스(아세틸 아세토네이트), 구리 비스(아세틸 아세토네이트), 등과 같은 금속 착체 화합물로부터 제조될 수 있다.
상기에 기재된 전구체는 M-O-M에 의해 함께 결합되어 무기 폴리머를 형성한다. 본 발명의 범위내에서 무기 폴리머는 본 기술에서 공지된 적합한 방법에 의해 제조될 수 있다. 이러한 방법 하나는 공지되어 있고 본 기술에서 실시되고 있는 졸-겔 방법이다. 다른 적합한 방법은 미국특허 제5,234,556호에 기재된 탈탄화 방법이며, 이 문헌의 전체 내용은 본 발명에서 참고내용에 속한다.
유전체의 유전율과 캐패시터의 캐패시턴스를 조정하는데 더하여, 폴리머 층은 또한 유전체가 그 위에 도포될 기판으로부터 분리하여 제조될 수 있도록 유전체 구조를 지지하고 안정화한다. 예를 들어, 본 발명의 범위내에서 유전체와 캐패시터는 전자 디바이스에서 사용된 인쇄배선판 또는 유사 장치의 제조에 연관된 방법과 별도로 제조될 수 있다. 따라서, 유전체는 시트에서와 같이 벌크로 제조될 수 있다. 다층 시트가 각각 서로 다른 유전율 값을 가진 시트로 제조될 수 있다. 폴리머 층이 전체 유전체 구조를 위한 구조적 지지체를 제공하므로, 시트는 일정 범위의 두께를 가질 수 있다. 유전체 두께는 약 5㎛ 내지 약 1000㎛이며, 바람직하게는 약 50㎛ 내지 약 500㎛이다. 코어 두께는 약 0.05㎛ 내지 약 900㎛, 바람직하게는 약 0.5㎛ 내지 약 250㎛이다.
폴리머 층 두께는 약 2.0㎛ 내지 약 500㎛, 바람직하게는 약 20㎛ 내지 약 200㎛이다. 폴리머 층은 약 0.025 psi 내지 약 0.5 psi, 바람직하게는 약 0.075 psi 내지 약 0.25 psi의 인장 강도를 가지고 있다. 폴리머 신축성(stretch)은 약 0.25% 신장율 내지 약 2.75% 신장율, 바람직하게는 약 0.75% 신장율 내지 약 1.50% 신장율이다. 유용하게도, 이러한 특성은 본 발명의 유전체 조성물을 유전체 조성물이 균열되거나 찢어지지 않고 스크롤(scroll)의 형태와 같이 자체적으로 감기게 한다. 이러한 특성은 유전물질의 복수 길이와 폭의 시트가 쉽고 편리하게 벌크로 저장되게 한다. 유전 적층체 시트는 편리한 저장과 취급을 위해 적합한 길이 또는 폭을 가진 벌크로 제조될 수 있다. 예를 들어, 벌크 시트는 약 500 cm x 약 1000 cm, 바람직하게는 약 200 cm x 약 500 cm일 수 있다. 이전에 언급된 치수를 가진이러한 벌크 시트는 벌크 시트가 벌크 저장을 위해 감기거나 성형될 수 있도록 적층 장치로서 쉽게 제조될 수 있다. 종래의 건조 필름 장치가 벌크 저장을 위해 시트를 감는데 사용될 수 있다.
유용하게도, 유전 적층체의 앨리쿼트 또는 쿠폰 패치는 적합한 원하는 치수, 즉 길이와 폭, 및 형태를 가진 벌크 시트로부터 펀치되거나 절단될 수 있고 인쇄배선판과 같은 기판상에 놓을 수 있다. 예를 들어, 앨리쿼트는 직사각형 또는 원형일 수 있다. 예를 들어, 직사각형 앨리쿼트는 약 1000㎛ x 약 1000㎛ 또는 약 500㎛ x 약 500㎛의 치수를 가질 수 있다. 예를 들어, 원형 앨리쿼트는 약 500㎛ 내지 약 1000㎛의 반경을 가질 수 있다. 본 기술에서 폴리머 물질을 성형하고 절단하는데 사용된 적합한 펀치 디바이스 또는 절단 디바이스가 사용될 수 있다. 폴리머 적층체가 절단되고 성형될 수 있는 수단 하나는 레이저에 의한 것이다. 적합한 레이저는 Nd:YAG, CO2또는 엑사이머 레이저 등을 포함하나, 이들에 한정되지 않는다. 별도로, 유전체의 전체 시트는 기판 또는 인쇄배선판의 전체 표면을 피복할 수 있다. 그후 마스크 또는 기구를 사용하여 적합한 에칭제로 유전체를 에칭하여 원하는 패턴을 형성할 수 있다.
본 발명의 다른 구체예는 보다 낮은 유전율 물질의 2개 층 사이에 코어 물질을 가진 유전 적층체로 구성된 캐패시터이다. 도 2는 본 발명의 캐패시터(18)를 도시하고 있다. 코어 유전체 층(20)이 하부 지지체 폴리머 유전체 층(22)과 상부 지지체 폴리머 유전체 층(24) 사이에 결합되어 있다. 하부 지지체 폴리머 유전체 층(22)과 상부 지지체 폴리머 유전체 층(24) 둘 다는 코어 유전체 층(20) 보다 낮은 유전율 값을 가지고 있다. 전도성 금속 하부 전극(26)과 전도성 상부 금속 전극(28)이 각각의 폴리머 층에 결합되어 특정 캐패시턴스를 가진 캐패시터를 형성한다. 캐패시턴스는 다음 식에 의해 정의된다:
C=P(A/d)
"C"는 캐패시터의 총 캐패시턴스(패러드, 마이크로-패러드, 나노-패러드 또는 피코-패러드)이며, "A"는 전극의 표면적이고 "d"는 캐패시터의 2개 전극 사이의 거리이다. "P"는 2개 전극 사이의 유전물질의 유전율 또는 유전상수이다. 따라서, 캐패시터의 캐패시턴스는 "A", "d", 또는 "P" 변수의 어느 하나를 변경함으로써 조정될 수 있다. 유용하게도, 보다 낮은 유전율의 폴리머 층 2개 사이의 코어 유전물질은 유전체 조성물의 유전율 "P"의 미세 조정을 가능하게 한다. 유전물질의 두께 뿐만 아니라 사용된 유전물질 둘 다는 유전체의 유전율을 조정하도록 변경될 수 있다. 코어 물질의 유전체가 실질적으로 폴리머 물질 보다 높을 때, 유전체의 유전율은 실질적으로 동일하거나 코어 물질과 동일하다. 따라서 제공된 유전체의 유전율에 대한 정확한 값이 측정될 수 있다. 폴리머 층의 두께를 변경하고 코어 유전상수의 두께를 유지함으로써, 캐패시터의 캐패시턴스 "C"는 유전체의 유전율을 변경하지 않고 특정 값으로 정확하게 조정할 수 있다. 따라서, 캐패시턴스 "C"는 또한 유전체의 유전율을 미세하게 조정함으로써 미세하게 조정될 수 있다. 따라서 정확한 캐패시턴스 값을 가진 박막 캐패시터가 제조될 수 있다.
도 3은 본 발명의 다른 구체예를 도시하고 있다. 캐패시터(30)는 제 1의 고유전율 물질의 유전율과 다른 유전율을 가진 제 2 형태의 고유전율 물질(36)에 결합된 고유전율 유전물질(34)의 한 형태의 층으로 구성된 코어 유전체(32)로 구성되어 있다. 코어 유전체(32)는 하부 지지체 폴리머 층(38)과 상부 지지체 폴리머 층(40)에 결합되어 있다. 폴리머 층 둘 다는 코어 유전물질 보다 적은 유전율 값을 가지고 있다. 전도성 상부 금속 층(42)과 전도성 하부 금속 층(44)은 그들의 각 폴리머 층에 결합되어 있다. 층 수와 코어 물질의 형태를 변화시킴으로써, 유전체의 유전율을 원하는 값으로 정확하게 바꿀 수 있다. 따라서, 상기 등식 중 "A"와 "d" 둘 다에 대한 값이 제공되면, 캐패시턴스에 대한 정확한 값이 측정될 수 있다. 캐패시턴스는 또한 하부 지지체 폴리머 유전체(38)의 두께를 변경하거나, 상부 지지체 폴리머 층(40)의 두께를 변경하거나, 두 층 모두의 두께를 변경함으로써 조정될 수 있다. 폴리머 층(38 및 40)의 두께를 바꾸는 것은 유전체의 유전율 값을 변경하지 않는다. 따라서, 캐패시터(30)의 캐패시턴스는 정확하게 조절될 수 있다.
캐패시터에서 사용될 수 있는 적합한 금속은 본 발명의 캐패시터의 전도성 층으로서 사용될 수 있다. 적합한 금속은 구리, 니켈, 주석, 알루미늄, 금, 은, 백금, 팔라듐, 텅스텐, 철, 니오븀, 몰리브덴, 티타늄, 니켈/크롬 합금 및 철/니켈/크롬 합금, 등을 포함하나, 이들에 한정되지 않는다. 바람직한 금속은 구리와 니켈이다. 금속 층은 두께가 약 20 나노미터(nm) 내지 약 1 mm, 바람직하게는 약 100 nm 내지 약 50 ㎛이다. 가장 바람직하게는, 금속 층은 두께가 약 500 nm 내지 약 5 ㎛이다. 본 발명의 캐패시터는 약 1000 ㎌/㎠ 보다 적은 캐패시턴스 밀도 값을 가지고 있다. 본 발명의 캐패시터의 유전체 및 전도성 금속층은 나노미터 범위 이하의 두께를 가질 수 있기 때문에, 캐패시터는 마이크로-패러드(㎌), 나노-패러드(㎋) 및 피코-패러드(㎊) 이하의 캐패시턴스 값을 가질 수 있다. 본 발명의 이러한 박막 캐패시터는 비람직하게는 약 500 ㎌/㎠ 내지 약 100 ㎊/㎠ 이하, 보다 바람직하게는 약 50 ㎋/㎠ 내지 약 500 ㎊/㎠ 이하의 캐패시턴스 밀도 값을 가질 수 있다. 본 발명의 범위내에서 유전체애 대한 유전율 값은 1 보다 크며, 약 15000 이하의 값을 가질 수 있다. 전형적으로는, 유전율 값은 약 10 내지 약 1000이다.
금속 층은 본 기술의 적합한 방법에 의해 폴리머 층에 결합될 수 있다. 이러한 방법의 일예는 기계적 적층화; 무전해 침착에 의한 것과 같은 폴리머 표면상에 금속 침착; 무전해 침착 이어서 전해 침착; 물리적 증기침착(PVD) 및 화학적 증기 침착(CVD); 연소 화학적 증기 침착(CCVD); 조절된 분위기 연소 화학적 증기 침착(CACCVD); 등을 포함하나, 이들에 한정되지 않는다. 폴리머 상에 금속 층을 형성하기 위한 바람직한 방법은 무전해 침착, 및 무전해 침착 이어서 전해 침착이다.
폴리머 층은 폴리머 층이 본 발명의 유전 적층체를 위해 원하는 두께를 가지게 하는 적합한 방법에 의해 제조될 수 있다. 폴리머 층을 형성하는데 적합한 방법의 일예는 압출, 블로우 성형 또는 용매 캐스팅을 포함하나, 이들에 한정되지 않는다. 이러한 방법은 폴리머 기술에서 잘 알려져 있다.
유전물질의 코어 층은 원하는 두께의 코어 층의 형성을 가능하게 하는 적합한 방법에 의해 폴리머 층에 코팅되거나 적층될 수 있다. 이러한 방법은 CCVD, CACCVD, PVD, CVD, 닥터-블레이트에 의한 방법(페이스트로서), 등을 포함하나, 이들에 한정되지 않는다. 바람직하게는 유전 물질의 코어 층은 폴리머 상에 CCVD에 의해, 또는 CACCVD에 의해 코팅된다. 이러한 방법은 유전 물질이 폴리머 상에 상기에 설명된 두께 아래로 코팅되게 한다. CCVD 및 CACCVD 방법을 위해 사용된 적합한 장치는 본 발명을 실시하는데 사용될 수 있다.
CCVD를 개방 분위기에서 주위 조건하에 수행하여 기판 상의 필름을 제조한다. 바람직하게는 필름은 결정성이지만, 사용된 시약과 침착 조건에 따라, 무정형일 수 있다. 시약, 또는 화학적 활성 화합물을 용매, 이를테면 액체 용매, 이를테면 알켄, 알키드 또는 알코올에 용해시키거나 운반된다. 얻어진 용액을 추진 가스로서 산소가 풍부한 공기를 이용하여 노즐로부터 분사하고 점화한다. 기판을 불꽃의 끝에 또는 가까이에 유지한다. 불꽃의 블로우-오프(blow-off)는 작은 파일롯 라이트(pilot light)와 같은 가열 부품의 이용에 의해 방지될 수 있다. 반응물은 불꽃에서 기화하고 필름으로서 기판 상에 침착된다. 얻어진 필름(코팅)은 X-선 회절 패턴에서 광범위한 바람직한 배향을 나타냈고, 이는 CCVD가 불균일한 핵형성에 의해 일어났다는 것을 증명하며 바람직한 배향을 가진 필름을 얻는다는 것을 입증한다. 별도로, 분무기(nebulizer), 이를테면 점화되고 연소되는 스프레이를 형성하는 고속의 희박한(thin) 공기류를 양분하는 니들을 통해 공급함으로써 침착을 수행할 수 있다. 폴리머 상에 코어 물질 또는 금속의 침착 속도는 약 10 ㎛/분 내지 약 50㎛/분이며, 바람직하게는 약 20㎛/분 내지 약 35㎛/분이다. 서로 다른 유전율의 또다른 코어 물질 상에 코어 물질의 침착은 약 1.0 ㎛/분 내지 약 100㎛/분이다.
불꽃 온도는 사용된 시약, 용매, 연료 및 산화제의 형태와 양, 기판 형태 및 물질에 따라 달라진다. 기판이 축합 폴리머, 열가소성 폴리머 또는 상기에 설명된 폴리머 중 하나와 같은 폴리머일 때, 불꽃 온도는 약 100℃ 내지 약 1500℃, 바람직하게는 약 400℃ 내지 약 800℃이다. 플라즈마가 코팅을 침착시키는 동안 형성될 때, 플라즈마 온도는 약 800℃ 내지 약 2000℃, 바람직하게는 약 1100℃ 내지 약 1700℃일 수 있다. 폴리머 기판은 다음 도 5에 관련하여 설명된 바와 같이 냉각 장치에 의해 비교적 낮은 온도에서 유지된다. 코팅 중에 폴리머를 지지하는 적합한 비품 위에 폴리머 기판을 놓을 수 있다. 이러한 비품의 일예는 실리콘 카바이드 플레이트이다. 실리콘 카바이드 플레이트와 폴리머 기판 둘 다를 코팅 중에 대략 동일한 온도에서 유지하여 실리콘 카바이드 비품으로부터 코팅된 폴리머 기판을 준비하여 방출한다. 이러한 온도는 폴리머 물질이 녹거나, 타거나 달리 분해되는 것을 방지하도록 유지된다. 따라서, 고 Tg폴리머 또는 방향족 함량을 가진 폴리머는 코팅 중에 원하는 완전성을 유지하기 때문에 바람직하다. 바람직하게는 코어 물질 또는 금속이 폴리머 기판 상에 침착될 때 코어 물질 또는 금속이 폴리머를 용융시켜 질감 있는(textured) 폴리머 표면을 충분히 제공한다. 폴리머 물질과 침착된 코어 물질 또는 금속 사이의 강한 결합이 조합한 물질을 약 100℃ 이하로 냉각시킬 때 형성된다. 바람직하게는 조합된 물질을 약 15℃ 내지 약 35℃로 냉각한다. 유용하게도, 질감 있는 인터페이스(interface)가 있는 유전체는 층을 탈적증화하거나 크래킹하지 않고 스스로 감길 수 있도록 높은 일체성 결합을 제공한다. 도 4는 CCVD 침착된 코어 물질(50)로 코팅된 폴리머 층(48)을 가진 유전체(46)를도시하고 있다. 폴리머 층(48)은 질감 있는 인터페이스(52)에서 CCVD 침착된 코어 물질(50)에 결합되어 있다. 질감 있는 인터페이스(52)는 CCVD 코어 물질(50)이 폴리머 층(48) 상에 침착될 때 형성되는 골(54)과 피크(56)를 가지고 있다. 골(54)과 피크(56)는 록-키(lock-key) 인터페이스를 형성하여 유전체(46)가 냉각될 때 2 층 사이에 높은 일체성 결합을 형성한다.
CCVD에 의해 코어 물질이 다른 코어 물질 상에 코팅되거나 금속이 코어 물질 상에 코팅될 때, 불꽃 온도는 약 300℃ 내지 약 2800℃이다. 불꽃 온도와 코어 물질 기판 온도는 사용된 시약, 용매, 연료 및 산화제의 형태와 양, 및 기판 형태와 코어 물질에 따른다. 코어 물질을 코팅하기 위한 이와 같은 조건은 특정 시약, 용매, 연료, 산화제 및 다른 성분과 침착 조건이 제시될 때 약간의 실험에 의해 본 기술의 숙련자에 의해 쉽게 결정될 수 있다. 코어 물질이 폴리머 층에 적층될 때, 코어 물질을 또다른 코어 물질 또는 금속 층으로 코팅하기 위한 조건은 폴리머 층을 코어 물질로 코팅하기 위해 설명된 조건이다. 코어 물질과 폴리머의 적층체는 폴리머가 코어 물질의 코팅 중에 용융되기 시작하지 않도록 충분히 냉각 상태로 유지한다. 따라서, 불꽃 온도와 기판 온도는 폴리머를 위해 상기에 설명된 범위내이다. 불꽃이 광범위한 압력 범위에 걸쳐 존재할 수 있으므로, CCVD는 약 10 torr 내지 약 10,000 torr의 압력 범위에서 성취될 수 있다.
코어 물질 또는 금속 층에 적합한 시약 또는 화학 전구체는 백금-아세틸아세토네이트(Pt(CH3COCHCOCH3)2)(톨루엔/메탄올내), 백금-(HFAC2), 디페닐-(1,5-시클로옥타디엔) 백금(II)(Pt(COD) 톨루엔-프로판내) 및 백금-니트레이트(암모늄 히드록시드 수용액내); 마그네슘 나프테네이트, 마그네슘 2-에틸헥사노에이트, 마그네슘 니트레이트, 및 마그네슘-2,4-펜타디오네이트;테트라에톡시실란, 테트라메틸실란, 디실리식 애시드 및 메타실리식 애시드; 니켈 나이트레이트(암모늄 히드록시드 수요액내), 니켈-아세틸아세토네이트, 니켈-2-에틸헥소네이트,니켈-나프텐올 및 니켈-디카보닐; 알루미늄 나이트레이트, 알루미늄 아세틸아세토네이트, 트리에틸 알루미늄, 알루미늄-s-부톡시드, 알루미늄-i-프로폭시드, 및 알루미늄-2-에틸헥소네이트; 지르코늄 2-에틸헥소네이트, 지르코늄 n-부톡시드, 지르코늄-아세틸아세토네이트, 지르코늄-n-프로판올, 및 지르코늄-나이트레이트; 바륨 2-에틸헥사노에이트, 바륨 나이트레이트, 및 바륨 아세틸아세토네이트; 니오븀 에톡시드; 티타늄(IV) i-프로폭시드, 티타늄(IV) 아세틸아세토네이트, 티타늄-n-부톡시드, 및 티타늄 옥사이드 비스(아세틸아세토네이트); 이트륨 나이트라이드, 및 이트륨 나프테노에이트; 스트론튬 나이트레이트, 및 스트론튬 2-에틸헥사노에이트; 코발트 나프테네이트 및 코발트 나이트레이트; 클로로트리에틸포스핀 골드(I) 및 클로로트리페닐포스핀 골드(I); 트리메틸 보레이트, 및 B-트리메톡시보록신; 구리 (2-에틸헥소네이트)2, 구리 나이트레이트 및 구리 아세틸아세토네이트; 팔라듐 나이트레이트(암모늄 히드록시드 수용액내), 팔라듐 아세틸아세토네이트, 및 암모늄 헥사클로로팔라듐; 실버 나이트레이트(물내), 실버 플루오로아세트산, 및 실버-2-에틸헥사노에이트; 카드뮴 나이트레이트, 및 카드뮴-2-에틸헥사노에이트; 니오븀 (2-에틸헥사노에이트); 몰리브덴-디옥사이드 비스(아세틸아세토네이트); 및 비스무쓰 나이트레이트를 포함하나 이들에 한정되지 않는다.
도 5는 폴리머 층 상에 코어 유전 물질의 층을 침착시키는데 사용될 수 있는 CCVD 장치(100)의 일 형태를 도시하고 있다. 장치(100)은 이동 용액 저장소(112)에서 이동 용액 T(또한 전구체 용액으로 지칭함)을 선택된 제 1 압력으로 가압하기 위한, 압력 조절 수단(110), 이를테면 펌프를 가지고 있다. 이동 용액 T는 선택된 물질을 형성하도록 반응할 수 있는 하나 이상의 시약을 용해시킨 적합한 담체를 함유하며 가압 수단(110)은 이동 용액 T의 온도에서 이동 용액 T의 상응하는 액체 이상의 선택된 제 1 압력을 유지할 수 있다. 유체 도관(120)은 이동 용액 저장소(112)와 유체 연결되는 입구 단부(122)와 도관(120)내 유체를 선택된 제 1 압력 이하의 선택된 제 2 압력의 영역(130)으로 그리고 기판(140)의 방향으로 향하도록 배열된 출구 포트(126)를 구비한 반대쪽 출구 단부(124)를 가지고 있고, 출구 포트(126)는 또한 용액을 분무하여 분무된 용액 스프레이 N을 형성하는 수단(128), 용액의 초임계 온도 50℃ 이상 또는 이하내에서 출구 단부(124)에 용액의 온도를 조절하기 위한 유체 도관(120)의 출구 단부(124)와 열적으로 연결되어 있도록 위치한 온도 조절 수단(150), 하나 이상의 가스(예, 산소)(도시 안됨)를 분무된 용액 스프레이 N으로 혼화하여 반응성 스프레이를 형성하기 위한 가스 공급 수단(160), 선택된 제 2 압력의 영역(130)에서 반응성 스프레이를 반응시키는데 충분한 에너지를 에너지 원(170)이 공급하여 이로서 기판(140)을 코팅하도록 반응성 스프레이를 반응시키기 위한 선택된 에너지화 포인트(172)에서의 에너지 원(170)을 포함하고 있다. 반응성 스프레이는 연소성 스프레이 속도를 가진 연소성 스프레이로 구성되어 있고 연소성 스프레이 속도는 점화 포인트(172)에서 불꽃 원의 불꽃 속도 보다크며 또한 연소성 스프레이트를 점화하기 위한 하나 이상의 점화 보조 수단(180)을 포함하고 있다. 하나 이상의 점화 보조 수단(180)은 각각 파일롯 라이트를 포함하고 있다.
에너지 원(170)은 불꽃 원일 수 있으며 선택된 에너지화 포인트(172)는 점화 포인트이다. 에너지 원은 또한 플라즈마 토치일 수 있다.
장치(100)는 또한 기판(140)을 냉각시키기 위한 기판 냉각 수단(190)을 구비하고 있다. 기판 냉각 수단(190)은 기판(140) 상으로 물을 향하게 하기 위한 수단이다. 다른 적합한 냉각 수단이 사용될 수 있다. 또다른 적합한 냉각 수단은 가스(공기) 샤워, 플로우 또는 커튼이다. 이러한 수단은 본 기술의 숙련가에게 잘 알려져 있다.
도 6은 CACCVD용 장치를 도시하고 있다. 코팅 전구체(710)를 액체 매질(712)과 혼합 또는 수용 탱크(716)를 포함한 형성 존(714)에서 혼합한다. 전구체 및 액체 매질(712)을 펌프(718)에 의해 가압되고, 필터(720)에 의해 여과되며 도관(722)을 통해 분무화 존(724)로 공급되는 유동류로 형성하고, 분무화 존으로부터 반응 존(726), 침착 존(728) 및 배리어 존(730)을 통해 연속적으로 흐른다. 약체 매질(712)과 코팅 전구체(710)를 혼합할 때 진 용액이 형성될 필요는 없으며, 단 코팅 전구체는 액체 매질에 충분히 미분되어야 한다. 그러나, 용액은 보다 균일한 코팅을 생성하므로, 용액의 형성이 바람직하다.
유동류를 분무화 존(724)로 통과할 때 분무화한다. 유동류가 도관(722)으로부터 배출될 때 유동류 주위에 있고 바로 인접하여 있는 고속 분무화 가스류를 배출함으로써 분무화를 수행한다. 분무화 가스를 가스 실린더(732)로부터 조절 밸브(734), 플로우미터(736)를 거쳐 도관(738)로 공급한다. 도관(738)은 양쪽 도관 단부가 고속 분무화 가스를 유동하는 액체류와 접촉시키게 하며 이로서 주위 가스/증기에 분산된 미립자의 스트림으로 분무화시키는 분무화 존으로 도관(722)과 원심방향으로 연장되어 있다. 스트림은 액체 매질이 기화하고 코팅 전구체가 반응하여 반응된 코팅 전구체를 형성하는 반응 존(726)으로 흐른다. 유동 스트림/플라즈마는 반응된 코팅 전구체가 그 위에 코팅을 침착시키는 기판(740)과 접촉하는 침착 존(728)로 통과한다.
유동 스트림은 액체 매질/코팅 전구체의 스트림이 도관(722)을 나올 때 분무화 가스류를 그 스트림에 바로 주입함으로써 분무화될 수 있다. 별도로, 액체 스트림이 도관(722)을 나올 때 초음파 또는 유사 에너지를 액체 스트림에 향하게 함으로써 분무화가 완성될 수 있다.
액체 매질의 기화와 코팅 전구체의 반응은 유동 스트림이 반응 존을 떠나기 전에 그 스트림에 실질적인 에너지 투입을 필요로 한다. 에너지 투입은 유동 스트림이 반응 존을 통과할 때 유동 스트림과 직접 접촉하여 연료와 산화제의 연소에 의해 완성될 수 있다. 연료(수소)는 가스 실린더(732)로부터, 조절 밸브, 플로우미터(742)를 거쳐 도관(744)으로 공급된다. 산화제(산소)는 가스 실린더(746)로부터, 조절 밸브(748)와 플로우미터(750)를 거쳐 도관(752)으로 공급된다. 도관(752)은 도관(744) 주위에 그리고 원심으로 확장되며, 도관은 도관(722 및 738)과 그리고 주위에 원심으로 확장된다. 수소와 산소가 그들의 각 도관을 나오자마자, 이들은 연소하여 반응 존(726)에서 분무화된 액체 매질과 코팅 전구체와 혼합하는 연소 생성물을 생성하고, 가열하여 액체 매질의 기화와 코팅 전구체의 반응을 수행한다.
적어도 반응 존의 시작 부분 주위에 구비된 유동 불활성 가스의 커튼은 반응 존에 근접하여 위치한 장치에 존재한 반응성 물질을 분리한다. 불활성 가스, 이를테면 아르곤은 불활성 가스 실린더(754)로부터, 조절 밸브(756)와 플로우미터(758)를 거쳐 도관(760)으로 공급된다. 도관(760)은 도관(752) 주위에 그리고 원심으로 확장된다. 도관(760)은 다른 도관(722, 738, 744 및 752)의 단부를 넘어서 확장되며, 기판(740)과 함께 작용하는 경우 기판에 가까이 확장되어 코팅(762)이 도관(760)의 단면 형상으로 기판 상에 침착되는 침착 존(728)을 한정한다. 불활성 가스가 도관(752)의 단부를 지나 흐를 때, 초기에 반응 존 주위로 확장되는 유동 커튼을 형성하며, 도관(760)으로부터 그의 반응성 성분을 차단한다. 불활성 가스가 도관(760) 아래까지 진행될 때, 불활성 가스는 반응 존으로부터 가스/플라즈마와 혼합하고 침착 존(728)로 향하는 유동 스트림의 일부가 된다.
침착 존(728)에서, 반응된 코팅 전구체는 기판(740) 상에서 코팅(762)을 침착시킨다. 나머지 유동 스트림은 침착 존으로부터 배리어 존(730)을 거쳐 주변, 또는 주위, 대기로 배출된다. 배리어 존(730)은 주위 대기의 성분에 의한 침착 존의 오염을 방지하는 역할이 있다. 배리어 존(730)을 통과할 때 유동 스트림의 고속은 존의 특징이다.
칼라(764)가 침착 존(728)에 인접한 도관(760)의 단부에 부착되어 있고 이단부로부터 바깥쪽으로 직각으로 확장된다. 배리어 존(730)이 칼라(764)와 기판(740) 사이에 한정된다. 칼라는 침착 존에서 주위 분위기로 통과하는 가스의 배출을 위해 비교적 작은 틈이 구비되어 있는 기판의 표면에 가까이 배치된 동일 모양의 표면(766)을 제공하도록 성형된다. 칼라와 기판의 동일 모양 표면(764)에 의해 성립된 틈은 배출 가스가 칼라와 기판 사이의 통로의 적어도 일부를 위한 배리어 존의 속도를 얻는데 필요할 정도로 충분히 작다. 칼라(762)의 동일 모양 표면(764)은 기판(740)의 표면에 본래 평행하게 놓이도록 성형된다.
작동에 있어서, 칼라(764)는기판(740)의 표면으로부터 약 1 cm 이하이다. 바람직하게는, 칼라와 기판의 접하는 표면은 약 2 mm 내지 약 5 mm 떨어져 있다. 간격 디바이스, 이를테면 세 개의 고정되거나 조정가능한 핀(도시 안됨)이 칼라 상에 구비되어 칼라와 기판 사이의 적당한 거리를 유지하는데 도움이 될 수 있다.
기판을 위한 온도 조건은 CCVD 방법과 동일하다. 상기에 설명한 바와 같이, 침착 중에 산소 불활성 환경이 필요한 경우 CACCVD를 사용하는 것이 바람직하다. CVD 및 PVD도 본 발명의 유전체와 캐패시터를 형성하는데 사용될 수 있다. CCVD와 CACCVD 방법으로서 폴리머의 온도는 폴리머의 원하지 않는 용융을 방지하도록 상기에 기재된 온도 범위내에서 유지한다.
본 발명의 유전 적층체는 유전 적층체가 보드의 표면을 위한 프리-프레그(pre-preg)로서 작용하도록 인쇄배선판과 같은 기판 상에 적층될 수 있다. 본 발명의 유전 적층체는 본 기술에 공지된 적합한 방법에 의해 기판에 적층될 수 있다. 이러한 방법의 일예는 핫-롤 적층법, 핫-프레스 적층법 등을 포함하나, 이들에 한정되지 않는다. 유전 적층체가 금속 코팅된 PWB에 적층될 때, 바람직하게는 금속 표면은 유전체의 폴리머 층이 PWB와 높은 완전성 결합을 형성하도록 질감이 있었다. PWB 표면에 질감을 주는 많은 방법이 본 기술에서 공지되어 있으며 PWB 금속 표면에 질감을 주는 특정 방법은 본 기술에서 각 연구가에게 일임된다.
도 7 및 8은 본 발명의 캐패시터와 함께 PWB의 단면도를 도시하고 있다. PWB(800)는 구리 금속 피복 층(802)과 함께 FR-4 에폭시/글래스 보드이다. 유전 적층체(804)를 별도 시트로서 제조하였고, 기계적 적층화에 의해 구리 금속 피복 층(802)에 적층시켜 PWB의 프리-프레그를 형성하였다. 유전 적층체(804)는 폴리머 층(806), 코어 층(808) 및 폴리머 층(810)으로 구성된다. 구리 금속 층(812)은 무전해 금속 침착에 의해 침착되어 캐패시터(814)를 형성할 수 있다. 따라서 캐패시터(814)는 구리 금속 층(802), 유전 적층체(804) 및 구리 금속 층(812)로 구성된다. 원하는 패턴을 가진 마스크를 PWB 위에 놓을 수 있으며 캐패시터(814)를 에칭하여 서로 다른 원하는 형태와 크기의 복수 캐패시터를 형성할 수 있다. 캐패시터의 형태 및/또는 크기를 변경함으로써, 전극의 면적 "A"가 변하며 캐패시턴스도 변한다. 따라서 캐패시터 캐패시턴스는 에칭 공정에 의해 원하는 대로 변경될 수 있다.
도 8은 도 7의 캐피시터(814)의 표면을 에칭함으로써 형성된 분리된 캐패시터(901 및 903)와 함께 PWB(800)을 도시하고 있다. 에칭 공정은 캐패시터(901)를 캐패시터(903)으로부터 분리하는 바이어(905)를 생성하였다. 바이어(905)는 무전해 도금에 의해 구리로서 금속화하여 PWB(800)과 그 위에 적층화 될 수 있는 다른 PWB 사이에 전기 접속 수단을 제공할 수 있다.
별도로, 유전체가 감광성 폴리머 층을 가질 때, 패턴화된 마스크를 폴리머 상에 놓을 수 있으며, 폴리머 층을 적당한 파장의 광에 노광시키고 폴리머 층을 현상하고 원하는 패턴으로 에칭하고 이어서 현상된 폴리머를 도금할 수 있다. 어떠한 적합한 현상 및 에칭 방법이 사용될 수 있다. 이러한 적합한 방법은 본 기술에서 잘 알려져 있다. 본 기술의 연구가는 각각 사용된 특정 폴리머와 연구가의 선택을 근거로 특정 방법을 선택할 수 있다. 유용하게도, 복수의 보드 어레이가 제조될 수 있으며, 여기서 각 보드는 특정 캐패시턴스 값으로 조정된 캐패시터와 함께 특수하게 패턴화된 캐패시터 어레이를 가지고 있다. 이러한 PWB는 특정 캐패시터 패턴과 특정 캐패시턴스 값을 가진 단일 벌크 보드로서 제조될 수 있거나, 보드를 소비자에게 전달하기 전에 복수의 보드 적층체로서 조립할 수 있다.
상기에 설명한 바와 같이, 본 발명의 유전 적층체는 원하는 크기와 유전율을 가진 앨리쿼트 또는 쿠폰으로 절단될 수 있다. 이러한 앨리쿼트를 PWB와 같은 기판 상의 원하는 위치에 놓아 복수의 유전율 값을 가진 PWB 패키지를 형성할 수 있다. 본 기술에서 적합한 방법에 의해 앨리쿼트를 PWB 상에 놓을 수 있다. 종래의 적층화 기술이 PWB 상에 앨리쿼트를 놓는데 사용될 수 있다. 각 앨리쿼트 또는 쿠폰을 에칭하거나, 도금한 다음 상기에 설명된 프리-프레그로서 에칭할 수 있다
유용하게도, 본 발명의 캐패시터는 PWB 표면 상의 표면 구조를 줄이기 위해 임베디드 캐패시터로서 사용될 수 있다. 또한, 본 발명의 캐패시터는 박막 캐패시터일 수 있으며, 고전류 분배 시스템에서 원하지 않는 노이즈를 상당히 줄이도록 디커플링 캐패시터로서 작용할 수 있다. 본 발명의 캐패시터는 디지털 컴퓨터, 통신 모듈에 사용될 수 있으며, DC 파워 서플라이에서 AC 리플 필터링, 등을 위해 사용될 수 있다.
본 출원내에서 모든 숫자 범위는 포함되며 조합 가능하다.
다음 실시예는 본 발명을 추가로 예시하고자 하는 것이며 본 발명의 범위를 한정하려는 것은 아니다.
실시예
25㎛ 두께의 Dyna ViaR(쉬플리사(Shipley Company, 매사추세츠 말보로 소재)로부터 얻을 수 있는 에폭시 유전 건조 필름)의 500 cm x 500 cm 시트를 블로우 성형한다. Dyna ViaR을 바륨 스트론튬 티타네이트(BST)의 CCVD 침착용 기판으로서 사용한다. 침착 중에 폴리머를 지지하는 실리콘 카바이드 비품 상에 Dyna ViaR을 놓는다. CCVD 침착을 위해 도 6에 도시된 장치를 사용한다. 전구체 용액은 중량%로, 0.79%의 바륨 비스(2-에틸헥사노에이트), 0.14%의 스트론튬 비스(2-에틸헥사노에이트), 0.23%의 티타늄 디이소프로폭시드-비스(아세틸아세토네이트), 17.4%의 톨루엔 및 81.5%의 프로판으로 구성되었다. 침착 중에 용액 유속, 산소 유속 및 냉각 공기 유속을 일정하게 유지한다. 용액에 대한 유속은 65 psi에서 약 3.0 ml/분이며 산소에 대해서는 약 3500 ml/분이다. 냉각은 약 -2℃의 온도에서 수행하며공기 유속은 약 20 psi에서 약 5 L/분이다. 냉각 공기를 말단이 기판 위에 위치한 구리 튜브로서 Dyna ViaR기판에 향하게 한다. 약 500℃의 불꽃 온도에서 침착을 수행한다. 불꽃 온도를 K형 서모커플로 측정한다. 스트론튬 옥사이드 층의 침착 후에, 제 1 폴리머 층의 동일 치수를 가진 제 2의 Dyna ViaR층을 스트론튬 옥사이드 층에 적층시킨다.
그후 FR-4 에폭시/글래스 인쇄배선판 상에 피복된 구리에 유전체를 적층시킨다. 그후 노광된 Dyna ViaR을 무전에 침착에 의해 약 500 ㎛의 구리 층으로 도금한다. 구리 층을 원하는 패턴으로 에칭하여 인쇄배선판 상의 복수 캐패시터를 형성한다.
본 발명의 캐패시터는 PWB 표면 상의 표면 구조를 줄이기 위해 임베디드 캐패시터로서 사용될 수 있다. 또한, 본 발명의 캐패시터는 박막 캐패시터일 수 있으며, 고전류 분배 시스템에서 원하지 않는 노이즈를 상당히 줄이도록 디커플링 캐패시터로서 작용할 수 있다. 본 발명의 캐패시터는 디지털 컴퓨터, 통신 모듈에 사용될 수 있으며, DC 파워 서플라이에서 AC 리플 필터링, 등을 위해 사용될 수 있다.

Claims (23)

  1. 제 1 폴리머 층에 결합되고 제 2 폴리머 층에 결합된 코어 층을 포함하며, 코어 층이 제 1 폴리머 층과 제 2 폴리머 층 보다 높은 유전율을 가지며, 제 1 및 제 2 폴리머 층이, 유전 적층체가 자체-지지되도록 하는 수단을 구비한 유전 적층체.
  2. 제 1 항에 있어서, 코어 층이 탄소 물질, 세라믹 물질, 또는 이들의 혼합물을 포함하는 유전 적층체.
  3. 제 2 항에 있어서, 탄소 물질이 다이아몬드를 포함하며, 세라믹 물질이 실리콘 카바이드, 실리카, 실리카 기재 조성물, 바륨 스트론튬 티타네이트, 바륨 티타늄 옥사이드, 스트론튬 티타늄 옥사이드, 텅스텐 옥사이드, 혼합된 텅스텐 스트론튬 옥사이드, 바륨 텅스텐 옥사이드, 혼합된 텅스텐 스트론튬 바륨 옥사이드, CeO2, Ta2O5, TiO2, MnO2, Y2O3, PbZrTiO3, LiNbO3, PbMgTiO3, PbMgNbO3, 또는 이들의 혼합물을 포함하는 유전 적층체.
  4. 제 1 항에 있어서, 제 1 및 제 2 폴리머 층이 열가소성 폴리머, 열경화성 폴리머, 첨가 폴리머, 축합 폴리머 또는 이들의 혼합물을 포함하는 유전 적층체.
  5. 제 1 항에 있어서, 제 1 또는 제 2 폴리머 층이 무기 폴리머를 포함하는 유전 적층체.
  6. 제 5 항에 있어서, 무기 폴리머가 금속 착체 화합물, 또는 다음 일반식을 가진 화합물로부터 유도되는 유전 적층체:
    M(OR)n또는 M[Ml(OR)n]m
    상기 식에서,
    M이 금속, 붕소, 인 또는 규소이며,
    Ml이 M과 다른 금속이고,
    R은 직쇄 또는 측쇄 알킬 그룹이며,
    n은 1 이상의 정수이고,
    m은 1 이상의 정수이다.
  7. 제 1 항에 있어서, 폴리머 층이 적어도 약 90℃의 Tg를 가진 폴리머를 포함하는 유전 적층체.
  8. 제 1 항에 있어서, 두께가 약 5㎛ 내지 약 1000㎛인 유전 적층체.
  9. 제 1 항에 있어서, 코어 층이 약 0.05㎛ 내지 약 900㎛의 두께를 가지는 유전 적층체.
  10. 제 1 항에 있어서, 폴리머 두께가 약 2.0㎛ 내지 약 500㎛인 유전 적층체.
  11. 제 1 항에 있어서, 자체-지지되는 벌크 시트를 포함하는 유전 적층체.
  12. 제 1 항에 있어서, 제 1 폴리머 층에 인접한 제 1 금속 층, 및 제 2 폴리머 층에 인접한 제 2 금속 층을 포함하여 캐패시터를 형성하는 유전 적층체.
  13. 제 12 항에 있어서, 제 1 및 제 2 금속 층이 구리, 니켈, 주석, 알루미늄, 금, 은, 백금, 팔라듐, 텅스텐, 철, 니오븀, 몰리브덴, 티타늄, 니켈/크롬 합금, 또는 철/니켈/크롬 합금을 포함하는 유전 적층체.
  14. 제 12 항에 있어서, 캐패시터의 캐패시턴스 밀도가 약 1000㎌/㎠ 보다 적은 유전 적층체.
  15. 제 12 항에 있어서, 코어 층이 20 보다 큰 유전율을 가진 유전 적층체.
  16. 제 12 항에 있어서, 캐패시터가 인쇄배선판내에 임베디드된(embedded) 유전적층체.
  17. 제 1 폴리머 층 상에 코어 유전물질을 침착시키고;
    제 2 폴리머 층을 제 1 폴리머 층의 반대쪽 코어 유전체의 표면 상에 침착시켜 자체-지지하는(self-supporting) 유전체를 형성하는 것을 포함하며,
    코어가 제 1 및 제 2 폴리머 층 보다 큰 유전율을 가지는 것을 특징으로 하여 자체-지지하는 유전체를 형성하는 방법.
  18. 제 17 항에 있어서, 코어 유전체를 연소 화학 증착법, 또는 제어된 분위기의 연소 화학 증착법에 의해 제 1 폴리머 층 상에 침착시키는 방법.
  19. 제 18 항에 있어서, 코어 유전체를 약 100℃ 내지 약 1500℃의 불꽃 온도하에 연소 화학 증착법에 의해 제 1 폴리머 층 상에 침착시키는 방법.
  20. 제 18 항에 있어서, 코어 유전체를 연소 화학 증착법에 의해 플라즈마로서 제 1 폴리머 층 상에 침착시키고, 플라즈마의 온도가 약 800℃ 내지 약 2000℃인 방법.
  21. 제 17 항에 있어서, 코어 유전물질이 다이아몬드, 실리콘 카바이드, 실리카, 실리카 기재 조성물, 바륨 스트론튬 티타네이트, 바륨 티타늄 옥사이드, 텅스텐 옥사이드, 스트론튬 옥사이드, 바륨 텅스텐 옥사이드, 텅스텐 스트론튬 바륨 옥사이드, 텅스텐 스트론튬 옥사이드, 망간 옥사이드, CeO2, Ta2O5, Y2O3, PbZrTiO3, LiNbO3, PbMgTiO3, PbMgNbO3, 또는 이들의 혼합물을 포함하는 방법.
  22. 제 17 항에 있어서, 제 1 및 제 2 폴리머 층이 열가소성 폴리머, 열경화성 폴리머, 첨가 폴리머, 축합 폴리머, 또는 이들의 코폴리머, 그래프트(graft), 블렌드(blend) 또는 혼합물을 포함하는 방법.
  23. 제 17 항에 있어서, 제 1 또는 제 2 폴리머 층이 금속 착체 화합물, 또는 다음 일반식을 가진 화합물로부터 유도된 무기 폴리머인 방법:
    M(OR)n또는 M[Ml(OR)n]m
    상기 식에서,
    M이 금속, 붕소, 인 또는 규소이며,
    Ml이 M과 다른 금속이고,
    R은 직쇄 또는 측쇄 알킬 그룹이며,
    n은 1 이상의 정수이고,
    m은 1 이상의 정수이다.
KR1020020020701A 2001-04-16 2002-04-16 캐패시터용 유전 적층체 KR20020081116A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28410601P 2001-04-16 2001-04-16
US60/284,106 2001-04-16

Publications (1)

Publication Number Publication Date
KR20020081116A true KR20020081116A (ko) 2002-10-26

Family

ID=23088874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020020701A KR20020081116A (ko) 2001-04-16 2002-04-16 캐패시터용 유전 적층체

Country Status (6)

Country Link
US (2) US20020176989A1 (ko)
EP (1) EP1251530A3 (ko)
JP (1) JP2003100545A (ko)
KR (1) KR20020081116A (ko)
CN (1) CN1384512A (ko)
TW (1) TW573306B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010361B1 (ko) * 2008-11-11 2011-01-25 삼성전기주식회사 캐패시터
KR101025523B1 (ko) * 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US20040094761A1 (en) * 2002-11-02 2004-05-20 David Sparrowe Polymerizable amine mixtures, amine polymer materials and their use
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US20040158291A1 (en) * 2003-02-07 2004-08-12 Polkinghorne Jeannette C. Implantable heart monitors having electrolytic capacitors with hydrogen-getting materials
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
CN100475837C (zh) * 2004-06-11 2009-04-08 北京键凯科技有限公司 多叉分支的聚乙二醇-氨基酸寡肽及其活性衍生物和药物结合物
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US20080135408A1 (en) * 2004-08-20 2008-06-12 Novo Nordisk A/S Manufacturing Process For Producing Narrow Sensors
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
JP2006121046A (ja) * 2004-09-24 2006-05-11 Meiko:Kk 回路基板
KR100650319B1 (ko) * 2004-11-03 2006-11-27 신유선 적층 세라믹 칩 및 적층 세라믹 캐패시터의 형성방법
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US7288459B2 (en) * 2005-03-31 2007-10-30 Intel Corporation Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same
US7250194B2 (en) * 2005-04-07 2007-07-31 Gmic, Corp. Metal sprayed composite part
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20070108490A1 (en) * 2005-11-14 2007-05-17 General Electric Company Film capacitors with improved dielectric properties
US20070134595A1 (en) * 2005-12-08 2007-06-14 Microchem Corp. Pressurized aerosol formulation for use in radiation sensitive coatings
US8313821B2 (en) * 2006-06-02 2012-11-20 Advanced Technology Materials, Inc. Barrier fluoropolymer film-based liners and packaging comprising same
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
MX349614B (es) 2006-10-19 2017-07-26 Nanomech Inc Metodos y aparatos para elaborar recubrimientos utilizando deposicion de rocio ultrasonico.
US8758863B2 (en) 2006-10-19 2014-06-24 The Board Of Trustees Of The University Of Arkansas Methods and apparatus for making coatings using electrostatic spray
TW200826127A (en) * 2006-12-04 2008-06-16 Ctech Technology Corp Fabrication method of ultracapacitor and structure thereof
US8467169B2 (en) 2007-03-22 2013-06-18 Research In Motion Rf, Inc. Capacitors adapted for acoustic resonance cancellation
US7936553B2 (en) 2007-03-22 2011-05-03 Paratek Microwave, Inc. Capacitors adapted for acoustic resonance cancellation
US7804678B2 (en) * 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
JP2010192466A (ja) * 2007-04-27 2010-09-02 Nec Corp 広帯域容量素子
FR2918981B1 (fr) * 2007-07-20 2009-09-04 Saint Gobain Procede de texturation de surface d'un substrat a fonction verriere, produit verrier a surface texturee.
JP5358839B2 (ja) 2007-10-05 2013-12-04 カーバー サイエンティフィック，インコーポレイテッド 高誘電率低漏洩キャパシタおよびエネルギー蓄積デバイス、ならびにそれらを作製するための方法
US9011627B2 (en) 2007-10-05 2015-04-21 Carver Scientific, Inc. Method of manufacturing high permittivity low leakage capacitor and energy storing device
US8940850B2 (en) 2012-08-30 2015-01-27 Carver Scientific, Inc. Energy storage device
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
JP5345449B2 (ja) * 2008-07-01 2013-11-20 日本碍子株式会社 接合構造体及びその製造方法
WO2010006475A1 (zh) * 2008-07-15 2010-01-21 潮州三环（集团）股份有限公司 一种高功率led陶瓷封装基座
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
JP5340872B2 (ja) * 2008-11-05 2013-11-13 三洋電機株式会社 固体電解コンデンサの製造方法
JP2010212492A (ja) * 2009-03-11 2010-09-24 Tokyo Electron Ltd 半導体装置の製造方法
TWI478186B (zh) * 2009-08-11 2015-03-21 Hermes Epitek Corp 耐高壓電極結構及其製造方法
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US9975625B2 (en) * 2010-04-19 2018-05-22 The Boeing Company Laminated plasma actuator
KR101015259B1 (ko) * 2010-08-19 2011-02-16 주식회사 튜풀테크놀러지 전기 에너지 개선 장치 및 그 제조방법
US9027236B2 (en) * 2011-05-31 2015-05-12 General Electric Company Resonator structures and method of making
CN102842423A (zh) * 2011-06-23 2012-12-26 艾尔莎光电科技股份有限公司 陶瓷纳米物理式能源储放装置及其制作方法
CN103578747A (zh) * 2012-08-09 2014-02-12 深南电路有限公司 一种内置电容及其制备方法
AU2012393970B2 (en) * 2012-11-07 2017-08-10 Carver Scientific, Inc. High energy density electrostatic capacitor
US9805869B2 (en) 2012-11-07 2017-10-31 Carver Scientific, Inc. High energy density electrostatic capacitor
CN103000370B (zh) * 2012-12-28 2016-04-06 白金 一种静电电能储存装置及其制备方法
CN104349575B (zh) * 2013-07-31 2017-12-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
EP2914071A1 (en) * 2014-02-28 2015-09-02 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat spreader in multilayer build ups
US10102977B2 (en) * 2014-06-10 2018-10-16 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US10312026B2 (en) 2015-06-09 2019-06-04 Smart Hybird Systems Incorporated High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material
AU2017367692B2 (en) 2016-12-02 2022-04-14 Carver Scientific, Inc. Memory device and capacitive energy storage device
US10446325B2 (en) * 2017-09-29 2019-10-15 Advanced Semiconductor Engineering, Inc. Capacitor structures
CN107946092A (zh) * 2017-11-09 2018-04-20 浙江七星电容器有限公司 一种用于新能源汽车电容器的生产工艺
CN109003974B (zh) * 2018-08-08 2023-09-29 长鑫存储技术有限公司 电容介质结构、电容器阵列结构及制备方法
US10964476B2 (en) 2018-12-27 2021-03-30 Industrial Technology Research Institute Capacitor with multiple dielectric layers having dielectric powder and polyimide

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2593829A (en) * 1949-01-13 1952-04-22 Bayer Ag Electrical capacitor and foil therefor
US4544619A (en) * 1970-03-03 1985-10-01 Shipley Company Inc. Photosensitive laminate
US4706162A (en) * 1985-01-22 1987-11-10 Rogers Corporation Multilayer capacitor elements
US4652467A (en) * 1985-02-25 1987-03-24 The United States Of America As Represented By The United States Department Of Energy Inorganic-polymer-derived dielectric films
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
US5147210A (en) * 1988-03-03 1992-09-15 Western Digital Corporation Polymer film interconnect
US5065284A (en) * 1988-08-01 1991-11-12 Rogers Corporation Multilayer printed wiring board
US4853827A (en) * 1988-08-01 1989-08-01 Rogers Corporation High dielectric multilayer capacitor
JPH0832304B2 (ja) * 1989-08-18 1996-03-29 株式会社日立製作所 無機ポリマ薄膜の形成方法
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH0572783A (ja) * 1991-04-12 1993-03-26 Fuji Xerox Co Ltd 電子写真感光体
US5177662A (en) * 1992-02-05 1993-01-05 Johnson Service Company Capacitance humidity sensor
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
CA2158568C (en) * 1993-03-24 2001-12-04 Andrew T. Hunt Method and apparatus for the combustion chemical vapor deposition of films and coatings
US5414588A (en) * 1993-09-20 1995-05-09 The Regents Of The University Of California High performance capacitors using nano-structure multilayer materials fabrication
US5636100A (en) * 1993-10-12 1997-06-03 The United States Of America As Represented By The Secretary Of The Army Capacitor having an enhanced dielectric breakdown strength
JP3363651B2 (ja) * 1994-04-21 2003-01-08 キヤノン株式会社 プリント配線板およびその設計方法
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5742471A (en) * 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
DE69731062T2 (de) * 1996-12-26 2005-10-06 Toyo Boseki K.K. Mehrschichtiger Polyesterfilm
DE59700425D1 (de) * 1997-12-12 1999-10-14 Bruderer Ag Presse, insbesondere Stanzpresse
US5976411A (en) * 1997-12-16 1999-11-02 M.A. Hannacolor Laser marking of phosphorescent plastic articles
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JP2002514004A (ja) * 1998-05-01 2002-05-14 セシュー ビー デス 化学蒸着によって堆積された酸化物／有機ポリマー多層薄膜
US6616794B2 (en) * 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
IL132834A (en) * 1998-11-23 2006-06-11 Micro Coating Technologies Production of capacitors with a thin layer
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP2001016234A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp Ｃａｎコントローラおよびｃａｎコントローラを内蔵したワンチップ・コンピュータ
JP3608990B2 (ja) * 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
US6562179B1 (en) * 1999-11-04 2003-05-13 Mitsubishi Gas Chemical Company, Inc. High relative-permittivity B-staged sheet, high relative-permittivity prepreg, its production process, and printed wiring board comprising any one of these

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010361B1 (ko) * 2008-11-11 2011-01-25 삼성전기주식회사 캐패시터
KR101025523B1 (ko) * 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터

Also Published As

Publication number Publication date
EP1251530A2 (en) 2002-10-23
EP1251530A3 (en) 2004-12-29
JP2003100545A (ja) 2003-04-04
TW573306B (en) 2004-01-21
US20040196620A1 (en) 2004-10-07
US20020176989A1 (en) 2002-11-28
CN1384512A (zh) 2002-12-11

Similar Documents

Publication Publication Date Title
KR20020081116A (ko) 캐패시터용 유전 적층체
CA2289239C (en) Formation of thin film capacitors
US6433993B1 (en) Formation of thin film capacitors
US6207522B1 (en) Formation of thin film capacitors
US8455051B2 (en) Apparatuses and methods for maskless mesoscale material deposition
US7732002B2 (en) Method for the fabrication of conductive electronic features
TW540262B (en) Nanolaminated thin film circuitry materials
US20040227227A1 (en) Aerosol deposition process
US6588097B2 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
US20010040007A1 (en) Integral capacitance for printed circuit board using dielectric nanopowders
CA2267492C (en) Formation of thin film resistors
KR20010072835A (ko) 전기 회로 및 구성요소의 프린팅
CN100413383C (zh) 多层配线板及其制造方法、以及半导体装置及无线电子装置
WO2003007319A2 (en) Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
US8607445B1 (en) Substrate having internal capacitor and method of making same
JP2004342831A (ja) 回路基板、電子装置、及び回路基板の製造方法
WO2005033209A1 (ja) 複合誘電体用樹脂組成物および複合誘電体、該誘電体を使用した電気回路基板
US6388230B1 (en) Laser imaging of thin layer electronic circuitry material
JP4190358B2 (ja) 回路基板、受動部品、電子装置、及び回路基板の製造方法
EP1278215A2 (en) Resistive materials
JP4487515B2 (ja) キャパシタ
JPH0250832A (ja) 積層板
Freeman Chemistry of printed circuit substrates: Physical and chemical requirements
IL156217A (en) Formation of thin resistors

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid