KR20020053188A - 커런트 미러형의 밴드갭 기준전압 발생장치 - Google Patents

커런트 미러형의 밴드갭 기준전압 발생장치 Download PDF

Info

Publication number
KR20020053188A
KR20020053188A KR1020000082543A KR20000082543A KR20020053188A KR 20020053188 A KR20020053188 A KR 20020053188A KR 1020000082543 A KR1020000082543 A KR 1020000082543A KR 20000082543 A KR20000082543 A KR 20000082543A KR 20020053188 A KR20020053188 A KR 20020053188A
Authority
KR
South Korea
Prior art keywords
current
reference voltage
transistor
transistors
voltage
Prior art date
Application number
KR1020000082543A
Other languages
English (en)
Other versions
KR100400304B1 (ko
Inventor
김영희
주종두
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0082543A priority Critical patent/KR100400304B1/ko
Priority to US10/020,575 priority patent/US6501299B2/en
Publication of KR20020053188A publication Critical patent/KR20020053188A/ko
Application granted granted Critical
Publication of KR100400304B1 publication Critical patent/KR100400304B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Abstract

본 발명은 커런트 미러형의 밴드갭 기준전압 발생장치에 관한 것으로, 피드백 루프를 분리하여 온도변화에 대한 기준전압의 변화를 감소시키고, 커런트 미러를 이용해서 전원전압의 변화에 대한 기준전압의 변화를 감소시키는 것을 목적으로 한다. 이런 목적을 달성하기 위해, 본 발명에 따른 커런트 미러형의 밴드갭 기준전압 발생장치가 바이폴라 트랜지스터의 베이스-에미터 전압에 비례하는 제1 전류를 생성하는 제1 전류 생성부와, 열 전압에 비례하는 제2 전류를 생성하는 제2 전류 생성부와, 상기 제1 및 제2 전류 생성부에서 생성된 상기 제1 및 제2 전류를 합하여 온도 및 전원전압의 변화에 대해서 일정한 기준전압을 발생하는 기준전압 발생부를 구비함으로써 전원전압 및 온도의 변화에 대해서 거의 변화가 없는 일정한 전압을 생성할 수 있다.

Description

커런트 미러형의 밴드갭 기준전압 발생장치{CURRENT MIRROR TYPE BANDGAP REFERENCE VOLTAGE GENERATOR}
본 발명은 커런트 미러형의 밴드갭 기준전압 발생장치에 관한 것으로, 특히 출력저항을 크게 하면서 넓은 스윙 폭을 갖는 커런트 미러를 이용하여 온도 및 전원전압의 변화에 대하여 일정한 기준전압을 발생하도록 구성된 커런트 미러형의 밴드갭 기준전압 발생장치에 관한 것이다.
일반적으로, 기준전압 발생장치에는 MOS 트랜지스터의 문턱전압을 이용한 기준전압 발생장치와, 바이폴라 트랜지스터를 이용한 밴드갭 기준전압 발생장치 등이 있는데, CMOS 밴드갭 기준전압 발생장치에 대해서는 "A CMOS Bandgap ReferenceCircuit with Sub-1-V Operation", IEEE JOURNAL OF SOLID-STATE CIRCUIT, VOL.34, NO.5, MAY 1999에 개시되어 있다.
그러나, 이러한 종래의 기준전압 발생장치는 전원전압(VDD), 온도, 및 문턱전압의 변화에 따라 기준전압이 변하기 때문에, 전원전압(VDD), 온도, 및 문턱전압이 변화하면 정상적인 동작을 하지 못하고 오동작을 일으키는 문제점이 있다.
구체적으로 예를 들면, 차동 증폭기를 이용한 밴드갭 기준전압 발생장치는, 전원전압(VDD)이 2.5V이고 온도가 20℃에서 90℃의 구간에서는 기준전압이 0.44%의 변화율을 갖고, 온도가 25℃이고, 전원전압(VDD)이 2.25V에서 2.75V의 구간에서는 기준전압이 0.91%의 변화율을 갖는다.
또한, 종래의 차동 증폭기를 이용한 밴드갭 기준전압 발생장치는 하나의 네가티브 피드백 루프에 있는 차동 증폭기의 특성에 의해서 2.1V의 최소동작전압을 갖기 때문에 저(low)전압화되고 있는 DRAM에는 적합하지 않다고 하는 문제점이 있다.
따라서, 본 발명은 상술한 종래의 문제점을 감안하여 이루어진 것으로, 피드백 루프를 분리하여 온도변화에 대한 기준전압의 변화를 감소시키고, 커런트 미러를 이용하여 전원전압의 변화에 대한 기준전압의 변화를 감소시키는 것을 목적으로 하고 있다.
또한, 본 발명은 커런트 미러를 이용하여 최소동작전압을 감소시키는 것을 또 다른 목적으로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 커런트 미러형의 기준전압 발생장치를 나타내는 회로도.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 밴드갭 기준전압 발생장치
210, 220 : 제1 및 제2 전류 생성부230 : 기준전압 발생부
이러한 목적을 달성하기 위한 본 발명에 따른 커런트 미러형의 기준전압 발생장치는, 바이폴라 트랜지스터의 베이스-에미터 전압에 비례하는 제1 전류를 생성하는 제1 전류 생성부와, 열 전압에 비례하는 제2 전류를 생성하는 제2 전류 생성부와, 상기 제1 및 제2 전류 생성부에서 생성된 상기 제1 및 제2 전류를 합하여 온도 및 전원전압의 변화에 대해서 일정한 기준전압을 발생하는 기준전압 발생부를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 커런트 미러형의 밴드갭 기준전압 발생장치(100)를 나타낸다.
도 1에 나타낸 커런트 미러형의 밴드갭 기준전압 발생장치(100)는 순방향으로 바이어스된 PNP 바이폴라 트랜지스터(Q2)의 베이스-에미터 전압(VEB3)에 비례하는 제1 전류(I1)를 생성하는 제1 전류 생성부(110)와, 열 전압(VT)에 비례하는 제2 전류(I2)를 생성하는 제2 전류 생성부(120)와, 제1 및 제2 전류 생성부(110, 120)에서 생성된 제1 및 제2 전류(I1, I2)를 합하여 온도 및 전원전압(VDD)변화에 대하여 일정한 기준전압(Vref)을 발생하는 기준전압 발생부(130)를 구비한다.
도 1에 나타낸 상기 제1 전류 생성부(110)는 전원전압에 접속되고 각각의 게이트가 서로 접속된 PMOS 트랜지스터(MP1, MP2, MP3)와, PMOS 트랜지스터(MP1, MP2, MP3)에 접속되고 각각의 게이트가 서로 접속된 PMOS 트랜지스터(MP8, MP9, MP10)와, 전원전압에 접속되고 게이트가 PMOS 트랜지스터(MP8, MP9, MP10)의 게이트에 접속된 PMOS 트랜지스터(MP7)와, PMOS 트랜지스터(MP7, MP8, MP9)에 접속되고 각각의 게이트가 서로 접속된 NMOS 트랜지스터(MN1, MN2, MN3)와, NMOS 트랜지스터(MN1)와 접지에 접속된 PNP형 바이폴라 트랜지스터(Q1)와, NMOS 트랜지스터(MN2)와 접지에 접속된 PNP형 바이폴라 트랜지스터(Q2)와, 상기 NMOS 트랜지스터(MN3)와 접지 사이에 접속된 저항(R1)으로 구성된다.
또한, 도 1에 나타낸 제2 전류 생성부(120)는 에미터가 저항(R2)에 접속되고 베이스 및 콜렉터가 접지에 접속된 PNP형 바이폴라 트랜지스터(Q3)를 더 구비한다는 점을 제외하고는 모든 구성소자가 제1 전류 생성부(110)와 동일하게 대칭으로 배치되어 있다.
그리고 도 1에 나타낸 기준전압 발생부(130)는 PMOS 트랜지스터(MP10, MP11)의 공통 드레인과 접지 사이에 접속된 저항(R3)으로 구성된다.
여기서, PMOS 트랜지스터(MP4), PMOS 트랜지스터(MP11), PMOS 트랜지스터(MP6) 및 PMOS 트랜지스터(MP13)의 채널 폭은 PMOS 트랜지스터(MP5) 및 PMOS 트랜지스터(MP12)의 채널 폭보다 10배 더 크게 설정된다. 따라서, PMOS 트랜지스터(MP4) 및 PMOS 트랜지스터(MP6)에 흐르는 전류 I2는 PMOS 트랜지스터(MP5)를 통하여 흐르는 전류 I3보다 10배 더 크다.
그리고, 2개의 PNP형 바이폴라 트랜지스터(Q3, Q4)는 같은 레이아웃을 가진 정합(match)된 트랜지스터이기 때문에 같은 포화 전류를 갖는다. 또한, 상기 NMOS 트랜지스터(MN5)의 채널 폭 및 전류가 상기 NMOS 트랜지스터(MN4)의 채널 폭 및 전류보다 10배 더 크게 설정된다. 따라서, 상기 NMOS 트랜지스터(MN5)의 게이트-소스 전압(VGS5)이 상기 NMOS 트랜지스터(MN4)의 게이트-소스 전압(VGS4)과 같기 때문에, VEB2= VEB1+ I3*R2(여기서, △VEB= VEB2-VEB1= VTln(N), N=10)이므로, 수학식 1을 얻을 수 있다.
[수학식 1]
또한, 저항(R1), NMOS 트랜지스터(MN2), NMOS 트랜지스터(MN3), 및 PNP형 바이폴라 트랜지스터(Q2)에 의해서 형성되는 루프에 키르히호프(Kirchhoff)의 법칙을 적용하면 수학식 2를 얻을 수 있다.
[수학식 2]
여기서, NMOS 트랜지스터(MN2)와 NMOS 트랜지스터(MN3)는 포화영역에서 동작하고, NMOS 트랜지스터(MN2)의 게이트-소스 전압(VGS2)과 NMOS 트랜지스터(MN3)의 게이트-소스 전압(VGS3)은 같다고 가정하였다. 그리고, PMOS 트랜지스터(MP2)와 PMOS 트랜지스터(MP9)의 채널 폭은 PMOS 트랜지스터(MP3)와 PMOS 트랜지스터(MP10)의 채널 폭과 같기 때문에, PMOS 트랜지스터(MP2)와 PMOS 트랜지스터(MP9)를 통하여 흐르는 전류는 PMOS 트랜지스터(MP3)와 PMOS 트랜지스터(MP10)의 전류 I1과 같게 된다.
상술한 바와 같이 모든 트랜지스터들은 포화영역에서 동작하므로, 저항(R3)에 인가되는 기준전압(Vref)은 수학식 3과 같다.
[수학식 3]
수학식 3에 나타낸 바와 같이, 저항비(R3/R1)는 PNP형 바이폴라 트랜지스터(Q3)의 베이스-에미터 전압(VEB3)에 비례하고, 저항비(R3/R2)는 열 전압(VT)에 비례하므로, 기준전압(Vref)은 저항(R1, R2, R3)의 저항비에 의해 결정된다. 따라서, 저항(R3)의 값을 변경하면 원하는 기준전압(Vref)을 얻을 수 있다. 여기서, 저항(R3) 대신에 다이오드를 연결할 수도 있다.
결과적으로, 본 발명의 바람직한 실시예에 따른 커런트 미러형의 밴드갭 기준전압 발생장치는, PNP형 바이폴라 트랜지스터(Q2)의 베이스-에미터 전압(VEB3)에 비례하는 제1 전류(I1)를 생성하는 제1 전류 생성회로(110)와, 열 전압(VT)에 비례하는 제2 전류(I2)를 생성하는 제2 전류 생성회로(120)를 분리함으로써,전원전압(VDD)이 2.5이고 온도가 20℃에서 90℃의 구간에서 기준전압의 변화율을 0.06%로 줄일 수 있다. 또한 출력저항(R3)을 크게 하면서 넓은 스윙(Wide swing) 폭을 갖는 커런트 미러(current-mirror)를 이용함으로써, 온도가 25℃이고, 전원전압(VDD)이 2.25V에서 2.75V의 구간에서 기준전압의 변화율을 0.01%로 줄일 수 있다.
상술한 바와 같이, 본 발명은 피드백 루프를 분리하여, 온도의 변화에 대해서는 기준전압(Vref)의 변화율을 0.06%로 줄이고, 출력저항을 크게 하면서 넓은 스윙 폭을 갖는 커런트 미러를 사용하여 전원전압(VDD)의 변화에 대해서는 기준전압(Vref)의 변화율을 0.01%로 줄임으로써, 보다 안정된 동작을 수행할 수 있다.
또한, 본 발명은 출력저항을 크게 하면서 넓은 스윙 폭을 갖는 커런트 미러를 이용하여 최소 동작 전압(VDDmin)을 1.7V로 줄임으로써, 저(low)전압화되고 있는 DRAM에도 적합한 기준전압을 제공할 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

  1. 바이폴라 트랜지스터의 베이스-에미터 전압에 비례하는 제1 전류를 생성하는 제1 전류 생성수단과,
    열 전압에 비례하는 제2 전류를 생성하는 제2 전류 생성수단과,
    상기 제1 및 제2 전류 생성수단에서 생성된 상기 제1 및 제2 전류를 합하여 온도 및 전원전압의 변화에 대해서 일정한 기준전압을 발생하는 기준전압 발생수단을 구비하는 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  2. 제 1 항에 있어서,
    상기 제1 전류 생성수단은 상기 바이폴라 트랜지스터와, 상기 바이폴라 트랜지스터의 베이스-에미터 전압에 비례하는 제1 전류를 커런트 미러를 이용해서 생성하여 출력하는 제1 전류 출력부로 구성된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  3. 제 1 항에 있어서,
    상기 제2 전류 생성수단은 열 전압원과, 상기 열 전압에 비례하는 전류를 커런트 미러를 이용해서 생성하여 출력하는 제2 전류 출력부로 구성된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  4. 제 1 항에 있어서,
    상기 기준전압 발생수단은 저항으로 구성된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  5. 제 1 항에 있어서,
    상기 기준전압 발생수단은 다이오드로 구성된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  6. 제 2 항에 있어서,
    상기 제1 전류 생성수단은,
    전원전압에 접속되고 각각의 게이트가 서로 접속된 제1, 제2, 및 제3 트랜지스터와,
    상기 제1, 제2, 및 제3 트랜지스터에 접속되고 각각의 게이트가 서로 접속된 제4, 제5, 및 제6 트랜지스터와,
    전원전압에 접속되고 게이트가 상기 제4, 제5, 및 제6 트랜지스터의 게이트에 접속된 제7 트랜지스터와,
    상기 제5, 제6, 및 제7 트랜지스터에 접속되고 각각의 게이트가 서로 접속된 제8, 제9, 및 제10 트랜지스터와,
    상기 제8 트랜지스터와 접지 사이에 접속된 저항과,
    상기 제9 트랜지스터와 접지 사이에 접속된 제1 바이폴라 트랜지스터와,
    상기 제10 트랜지스터와 접지 사이에 접속된 제2 바이폴라 트랜지스터로 구성된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  7. 제 6 항에 있어서,
    상기 제1 및 제2 트랜지스터의 공통 게이트가 상기 제5 트랜지스터와 상기 제8 트랜지스터 사이에 접속된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  8. 제 3 항에 있어서,
    상기 열 전압원은 복수의 바이폴라 트랜지스터인 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  9. 제 3 항에 있어서,
    상기 제2 전류 생성수단은,
    전원전압에 접속되고 각각의 게이트가 서로 접속된 제1, 제2, 및 제3 트랜지스터와,
    상기 복수의 제1, 제2, 및 제3 트랜지스터에 접속되고 각각의 게이트가 서로 접속된 제4, 제5, 및 제6 트랜지스터와,
    전원전압에 접속되고 게이트가 상기 제4, 제5, 및 제6 트랜지스터의 게이트에 접속된 제7 트랜지스터와,
    상기 제5, 제6, 및 제7 트랜지스터에 접속되고 각각의 게이트가 서로 접속된 제8, 제9, 및 제10 트랜지스터와,
    상기 제8 트랜지스터에 접속된 저항과,
    상기 저항과 접지 사이에 접속된 제1 바이폴라 트랜지스터와,
    상기 제9 트랜지스터와 접지 사이에 접속된 제2 바이폴라 트랜지스터와,
    상기 제10 트랜지스터와 접지 사이에 접속된 제3 바이폴라 트랜지스터로 구성된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 트랜지스터의 공통 게이트가 상기 제5 트랜지스터와 제8 트랜지스터 사이에 접속된 것을 특징으로 하는 커런트 미러형의 밴드갭 기준전압 발생장치.
KR10-2000-0082543A 2000-12-27 2000-12-27 커런트 미러형의 밴드갭 기준전압 발생장치 KR100400304B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0082543A KR100400304B1 (ko) 2000-12-27 2000-12-27 커런트 미러형의 밴드갭 기준전압 발생장치
US10/020,575 US6501299B2 (en) 2000-12-27 2001-12-18 Current mirror type bandgap reference voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0082543A KR100400304B1 (ko) 2000-12-27 2000-12-27 커런트 미러형의 밴드갭 기준전압 발생장치

Publications (2)

Publication Number Publication Date
KR20020053188A true KR20020053188A (ko) 2002-07-05
KR100400304B1 KR100400304B1 (ko) 2003-10-01

Family

ID=19703645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0082543A KR100400304B1 (ko) 2000-12-27 2000-12-27 커런트 미러형의 밴드갭 기준전압 발생장치

Country Status (2)

Country Link
US (1) US6501299B2 (ko)
KR (1) KR100400304B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776160B1 (ko) * 2006-12-27 2007-11-12 동부일렉트로닉스 주식회사 밴드갭 기준전압 생성장치
KR100825956B1 (ko) * 2006-11-07 2008-04-28 한양대학교 산학협력단 기준전압 발생기
KR100848740B1 (ko) * 2001-02-15 2008-07-25 세이코 인스트루 가부시키가이샤 기준 전압 회로
KR101485028B1 (ko) * 2007-07-23 2015-01-21 국립대학법인 홋가이도 다이가쿠 기준 전압 발생 회로
KR20150113738A (ko) * 2014-03-31 2015-10-08 전자부품연구원 밴드갭 기준 전압 발생 회로

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678692B2 (ja) * 2001-10-26 2005-08-03 沖電気工業株式会社 バンドギャップ基準電圧回路
JP4301760B2 (ja) * 2002-02-26 2009-07-22 株式会社ルネサステクノロジ 半導体装置
JP2004086750A (ja) * 2002-08-28 2004-03-18 Nec Micro Systems Ltd バンドギャップ回路
ITTO20020803A1 (it) * 2002-09-16 2004-03-17 Atmel Corp Circuito di riferimento di corrente compensato in temperatura.
JP2005539335A (ja) * 2002-09-16 2005-12-22 アトメル・コーポレーション 温度補償された電流基準回路
US6853238B1 (en) * 2002-10-23 2005-02-08 Analog Devices, Inc. Bandgap reference source
US6856189B2 (en) * 2003-05-29 2005-02-15 Standard Microsystems Corporation Delta Vgs curvature correction for bandgap reference voltage generation
US6858917B1 (en) * 2003-12-05 2005-02-22 National Semiconductor Corporation Metal oxide semiconductor (MOS) bandgap voltage reference circuit
FR2866724B1 (fr) * 2004-02-20 2007-02-16 Atmel Nantes Sa Dispositif de generation d'une tension electrique de reference de precision amelioree et circuit integre electronique correspondant
US7375504B2 (en) 2004-12-10 2008-05-20 Electronics And Telecommunications Research Institute Reference current generator
US7170336B2 (en) * 2005-02-11 2007-01-30 Etron Technology, Inc. Low voltage bandgap reference (BGR) circuit
KR100761369B1 (ko) * 2005-03-31 2007-09-27 주식회사 하이닉스반도체 온도변화 적응형 내부 전원 발생 장치
KR20060127366A (ko) * 2005-06-07 2006-12-12 주식회사 하이닉스반도체 내부전압 구동 회로
US7626448B2 (en) * 2005-09-28 2009-12-01 Hynix Semiconductor, Inc. Internal voltage generator
US20070069806A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Operational amplifier and band gap reference voltage generation circuit including the same
KR100757917B1 (ko) * 2005-11-29 2007-09-11 주식회사 하이닉스반도체 반도체 메모리의 기준전압 생성장치
KR100738964B1 (ko) * 2006-02-28 2007-07-12 주식회사 하이닉스반도체 밴드갭 기준전압 발생 회로
KR100825029B1 (ko) * 2006-05-31 2008-04-24 주식회사 하이닉스반도체 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
KR100776750B1 (ko) * 2006-06-08 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 기준전압 발생장치 및 방법
US7710190B2 (en) * 2006-08-10 2010-05-04 Texas Instruments Incorporated Apparatus and method for compensating change in a temperature associated with a host device
JP4878243B2 (ja) * 2006-08-28 2012-02-15 ルネサスエレクトロニクス株式会社 定電流回路
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
TWI337694B (en) * 2007-12-06 2011-02-21 Ind Tech Res Inst Bandgap reference circuit
CN101308393B (zh) * 2008-06-27 2011-05-11 东南大学 一种耗尽型mos管稳定电压源
CN101800037B (zh) * 2009-02-09 2012-07-25 奇景光电股份有限公司 参考电压/电流产生系统的布局
US8148971B2 (en) * 2009-02-26 2012-04-03 Himax Technologies Limited Layout of a reference generating system
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
IT1397432B1 (it) * 2009-12-11 2013-01-10 St Microelectronics Rousset Circuito generatore di una grandezza elettrica di riferimento.
KR20120051442A (ko) * 2010-11-12 2012-05-22 삼성전기주식회사 선택적 온도 계수를 가지는 전류원 회로
CN102393786B (zh) * 2011-10-28 2013-07-31 中国兵器工业集团第二一四研究所苏州研发中心 高阶温度补偿cmos带隙基准电压源
JP5809595B2 (ja) * 2012-03-30 2015-11-11 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の動作方法
TWI457743B (zh) * 2012-09-20 2014-10-21 Novatek Microelectronics Corp 能帶隙參考電路及其雙輸出自我參考穩壓器
CN103823501B (zh) * 2012-11-19 2016-08-17 上海华虹宏力半导体制造有限公司 对基准电流的温度系数进行补偿的电路
CN111061333B (zh) * 2020-03-18 2021-02-12 南京华瑞微集成电路有限公司 基准比较电路
CN111552345B (zh) * 2020-06-03 2022-01-18 南京微盟电子有限公司 一种补偿带隙基准电压分流的稳压电路
CN114690837B (zh) * 2022-04-27 2023-09-19 思瑞浦微电子科技（苏州）股份有限公司 基于电源电压的带隙基准电压产生电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936392A (en) * 1997-05-06 1999-08-10 Vlsi Technology, Inc. Current source, reference voltage generator, method of defining a PTAT current source, and method of providing a temperature compensated reference voltage

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848740B1 (ko) * 2001-02-15 2008-07-25 세이코 인스트루 가부시키가이샤 기준 전압 회로
KR100825956B1 (ko) * 2006-11-07 2008-04-28 한양대학교 산학협력단 기준전압 발생기
KR100776160B1 (ko) * 2006-12-27 2007-11-12 동부일렉트로닉스 주식회사 밴드갭 기준전압 생성장치
KR101485028B1 (ko) * 2007-07-23 2015-01-21 국립대학법인 홋가이도 다이가쿠 기준 전압 발생 회로
KR20150113738A (ko) * 2014-03-31 2015-10-08 전자부품연구원 밴드갭 기준 전압 발생 회로

Also Published As

Publication number Publication date
KR100400304B1 (ko) 2003-10-01
US6501299B2 (en) 2002-12-31
US20020125938A1 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
KR100400304B1 (ko) 커런트 미러형의 밴드갭 기준전압 발생장치
JP3759513B2 (ja) バンドギャップ基準回路
JP4817825B2 (ja) 基準電圧発生回路
US11036251B2 (en) Circuit arrangement for the generation of a bandgap reference voltage
US7612606B2 (en) Low voltage current and voltage generator
US5448158A (en) PTAT current source
KR20010048984A (ko) Ｃｍｏｓ 정전류 레퍼런스 회로
WO2009118267A1 (en) A bias current generator
CN111813170B (zh) 带差参考电路
KR20190049551A (ko) 밴드갭 레퍼런스 회로
CN113050743A (zh) 一种输出多种温度系数的电流基准电路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
US6963191B1 (en) Self-starting reference circuit
JPH0887339A (ja) バンドギャップ基準電圧を供給するｃｍｏｓ回路
CN114815955A (zh) 一种具有高温补偿功能的带隙基准电路
JP4676177B2 (ja) バンドギャップ型基準電圧発生回路
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
JPH0643953A (ja) 基準電圧発生回路
JP5175131B2 (ja) 半導体集積回路装置
KR100380978B1 (ko) 기준전압 발생기
CN213276404U (zh) 一种低压低功耗的带隙基准电路
CN112416045B (zh) 一种带隙基准电路及芯片
KR20020002509A (ko) 밴드 갭 기준 전압 발생기
KR950003019B1 (ko) 밴드갭 기준전압 발생회로
JP3905171B2 (ja) 熱遮断回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee