CN101800037B - 参考电压/电流产生系统的布局 - Google Patents
参考电压/电流产生系统的布局 Download PDFInfo
- Publication number
- CN101800037B CN101800037B CN2009100062647A CN200910006264A CN101800037B CN 101800037 B CN101800037 B CN 101800037B CN 2009100062647 A CN2009100062647 A CN 2009100062647A CN 200910006264 A CN200910006264 A CN 200910006264A CN 101800037 B CN101800037 B CN 101800037B
- Authority
- CN
- China
- Prior art keywords
- current
- layout
- reference voltage
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明是有关于一种参考电压/电流产生系统的布局。第一电压/电流参考电路(例如能阶参考电路)及第二电压/电流参考电路分别布局于一基板的两侧，较佳的情形为分别布局于靠近基板的两侧边缘。藉由平均第一、第二电压/电流参考电路的输出参考电压/电流，以获得一参考电压/电流。藉此，可降低杂讯对于参考电压/电流产生系统的影响。
Description
技术领域
本发明涉及一种参考电压/电流产生系统，特别是涉及一种能阶参考(bandgap reference)电路的布局。
背景技术
参考电压(voltage reference)系统是为一种产生不受负载影响的固定电压的电路。能阶参考(bandgap reference，BGR)电路即为参考电压电路的一种，其产生的固定参考电压值约相当于硅的电子能阶值(大约为1.2伏特)，且所产生的参考电压几乎不受温度的影响。能阶参考电路普遍使用于电子系统中，例如液晶显示器(LCD)的源极驱动器。
图1是显示能阶参考电路10于传统混合式模拟-数字系统1中的布局的示意图，该系统1还至少包含高压次系统12及低压次系统14A及14B。根据图1所示的传统布局，能阶参考电路10基于布局的对称性，通常会布局于低压次系统14A和14B的中间。
由于集成电路的设计趋向复杂化且尺寸愈来愈大，使得杂讯会影响到能阶参考电路10的输出电压或电流，因而成为一个不容忽视的议题。图2是显示杂讯对于系统1当中的能阶参考电路10的影响的示意图。源自高压次系统12且邻近能阶参考电路10的杂讯源120会沿着各个杂讯影响方向120A和120B而影响能阶参考电路10，如图式中向右的杂讯影响方向120A及向左的杂讯影响方向120B所示。接着，受到影响的能阶参考电路10会将掺杂有杂讯的参考电压/电流经由路径122A和122B传送至低压次系统14A和14B，造成低压次系统14A和14B功能的失常。
由此可见，上述现有的参考电压/电流产生系统在结构与使用上，显然仍存在有不便与缺陷，其无法有效地阻挡杂讯的传送，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新颖的参考电压/电流产生系统的布局，用以降低杂讯对于能阶参考系统的影响，并防止杂讯进一步的散布，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的参考电压/电流产生系统存在的缺陷，而提供一种新颖的参考电压/电流产生系统的布局，所要解决的技术问题是使其降低杂讯对于参考电压/电流产生系统的影响，防止杂讯进一步的散布，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种参考电压产生系统的布局，其包含：至少一第一电压参考电路及一第二电压参考电路，其分别布局于一基板的两侧；一第一导电电源线，其电性延伸自该第一电压参考电路的第一参考电压输出端；一第二导电电源线，其电性延伸自该第二电压参考电路的第二参考电压输出端；及至少一导电连接线，电性耦接于该第一导电电源线和该第二导电电源线之间；其中，该导电连接线的一节点是用以提供一参考电压。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的参考电压产生系统的布局，其中所述的第一电压参考电路、该第二电压参考电路为能阶参考电路。
前述的参考电压产生系统的布局，其中所述的第一电压参考电路、该第二电压参考电路分别布局于靠近该基板的两侧边缘。
前述的参考电压产生系统的布局，其中所述的导电连接线包含一第一电子元件及一第二电子元件，其中该参考电压节点是位于该第一电子元件与第二电子元件的连接节点。
前述的参考电压产生系统的布局，其中所述的第一电子元件、该第二电子元件具有电阻值相同。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种参考电流产生系统的布局，其包含：至少一第一电流参考电路及一第二电流参考电路，其分别布局于一基板的两侧；一第一电流源，其根据该第一电流参考电路的第一输出参考电流产生一第一电流；及一第二电流源，其根据该第二电流参考电路的第二输出参考电流产生一第二电流；其中，该第一电流和该第二电流相加以提供一参考电流。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的参考电流产生系统的布局，其中所述的第一电流参考电路、该第二电流参考电路为能阶参考电路。
前述的参考电流产生系统的布局，其中所述的第一电流参考电路、该第二电流参考电路分别布局于靠近该基板的两侧边缘。
前述的参考电流产生系统的布局，其中所述的第一电流源、该第二电流源为镜像电流源电路。
前述的参考电流产生系统的布局，其中所述的第一电流源或该第二电流源包含多个串联的p型金氧半导体晶体管。
前述的参考电流产生系统的布局，其中所述的第一电流源的p型金氧半导体晶体管的面积经调整使得该第一电流为该第一电流参考电路的第一输出参考电流的一半；且上述第二电流源的p型金氧半导体晶体管的面积经调整使得该第二电流为该第二电流参考电路的第二输出参考电流的一半。
由以上技术方案可知，本发明的主要技术内容如下：
为达到上述目的，根据本发明其中一实施例，第一电压参考电路(例如能阶参考电路)及第二电压参考电路分别布局于基板的两侧，较佳的情形为分别布局于靠近基板的两侧边缘。第一导电电源线电性延伸自第一电压参考电路的第一参考电压输出端，而第二导电电源线则电性延伸自第二电压参考电路的第二参考电压输出端。导电连接线电性耦接于第一导电电源线和第二导电电源线之间。其中，导电连接线的一个节点则用以提供参考电压。
另外，为达到上述目的，根据本发明另一实施例，第一电流参考电路(例如能阶参考电路)及第二电流参考电路分别布局于一基板的两侧，较佳的情形为分别布局于靠近基板的两侧边缘。第一电流源(例如镜像电流源电路)根据第一电流参考电路的第一输出参考电流以产生第一电流，且第二电流源根据第二电流参考电路的第二输出参考电流以产生第二电流。其中，第一电流和第二电流相加以提供一参考电流。
借由上述技术方案，本发明参考电压/电流产生系统的布局至少具有下列优点及有益效果：本发明藉由能阶参考电路分布于基板的两侧边缘，能够有效降低杂讯对于参考电压/电流产生系统的影响，防止杂讯进一步的散布。
综上所述，本发明是有关于一种参考电压/电流产生系统的布局。第一电压/电流参考电路(例如能阶参考电路)及第二电压/电流参考电路分别布局于一基板的两侧，较佳的情形为分别布局于靠近基板的两侧边缘。藉由平均第一、第二电压/电流参考电路的输出参考电压/电流，以获得一参考电压/电流。藉此，可降低杂讯对于参考电压/电流产生系统的影响。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是显示传统能阶参考电路的布局的示意图。
图2是显示杂讯对于系统当中的能阶参考电路的影响的示意图。
图3是显示本发明实施例之一的能阶参考电路的布局的示意图。
图4是显示本发明实施例的二个能阶参考电路的连接关系的示意图。
图5是显示第一电源线、第二电源线及连接节点上的IR压降的示意图。
图6是显示本发明另一实施例的二个能阶参考电路的连接关系的示意图。
1：混合式模拟-数字系统 3：基板
10：能阶参考电路 12：高压次系统
14A、14B：低压次系统 30A：第一能阶参考电路
30B：第二能阶参考电路 32：高压次系统
34：低压次系统 40A：第一电源线
40B：第二电源线 60A：第一电流源
60B：第二电流源 120：杂讯源
120A、120B：杂讯影响方向 122A、122B：杂讯传送路径
320：杂讯源 320A、320B：杂讯影响方向
R1、R2：电阻 A、B、C：连接节点
ΔV1：第一变异参考电压值
ΔV2：第二变异参考电压值 VDD：电源
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的参考电压/电流产生系统的布局其具体实施方式、结构、特征及其功效，详细说明如后。
图3是显示本发明实施例之一的能阶参考系统的布局的示意图，并显示出低压次系统34及高压次系统32。高压次系统32或基板3上的其他电子元件可能产生杂讯源320。能阶参考系统至少包含二电路：第一能阶参考电路30A及第二能阶参考电路30B。第一能阶电路30A、第二能阶电路30B、高压次系统32及低压次系统34共同形成一电子(混合式模拟-数字)系统，其布局于晶片、印刷电路板或封装(package)的基板3上。本实施例虽以第一、第二能阶参考电路30A及30B作为例示，然而本发明同样可适用于一般的参考电压/电流产生系统或电路。
在本实施例中，能阶参考电路30A和30B具有大致相同的架构。第一能阶电路30A和第二能阶电路30B分别布局于基板3的两侧，较佳的情形为分别布局于靠近基板3的两侧边缘。根据图3所示的布局，源自高压次系统32(或其他电子元件)且邻近第一、第二能阶参考电路30A和30B的杂讯源320会沿着杂讯影响方向320A和320B而影响第一、第二能阶参考电路30A和30B，如图式中向左杂讯影响方向320A及向右杂讯影响方向320B所示。其中，第一能阶参考电路30A受到杂讯源320单一杂讯影响方向320A影响，而第二能阶参考电路30B则受到杂讯源320另一单一杂讯影响方向320B影响。与图2的布局相比，图2的单一能阶参考电路10受到杂讯源120至少二杂讯影响方向120A和120B影响。反观本实施例中的任何一个能阶参考电路30A或30B，其受到杂讯的影响远小于较图2能阶参考电路10所受到的杂讯影响。
图4是显示本发明实施例的二个能阶参考电路连接关系的示意图。互相连接的能阶参考电路——第一能阶参考电路30A和第一能阶参考电路30B，共同提供一参考电压给其他次系统，例如低压次系统34(见图3)。在本实施例中，第一金属(或导电)电源线40A电性延伸自第一能阶参考电路30A的参考电压输出端，而第二金属(或导电)电源线40B则电性延伸自第二能阶参考电路30B的参考电压输出端。第一金属电源线40A和第二金属电源线40B相距一距离，并布局于基板3(见图3)上。为简化起见，接地线未显示于图式中。
在本实施例中，导电(或金属)连接线(如图式中所示的二串联电阻R1及R2)电性耦接于第一电源线40A(于节点A)和第二电源线(于节点B)之间。节点A及节点B的位置并不限定于图式中的位置。二电阻R1、R2的连接节点C是用以提供参考电压；例如提供给低压次系统34(见图3)或整个系统的其他次系统。藉此，电阻R1和R2可将输出自二能阶参考电路30A、30B的二参考电压予以平均，因而得到平均参考电压。虽然图式中以电阻作为例示，但是这些电阻也可以使用其他电子元件来代替，只要其分别具有电阻值R1、R2。再者，电阻R1、R2的值也不一定要相等。
根据图4的连接关系，因制造参数变动所造成的第一能阶参考电路30A和第二能阶参考电路30B之间的失调(mismatch)情形即可藉由图4的连接关系而予以降低。详而言之，假设第一能阶参考电路30A因受到杂讯影响会产生变异参考电压值ΔV1，而第二能阶参考电路30B因受到杂讯影响会产生变异参考电压值ΔV2。第一变异参考电压值ΔV1和第二变异参考电压值ΔV2会受到串联电阻R1、R2(或分压器)予以平均。因此，所得到的平均变异参考电压值(1/2(ΔV1+ΔV2))即会小于单一能阶参考电路10(见图2)所产生的变异电压值ΔV0，亦即1/2(ΔV1+ΔV2)＜ΔV0。根据本实施例，能阶参考电路及其布局可降低杂讯对于第一、第二能阶参考电路30A和30B的影响，且能避免杂讯被进一步散布。
除了上述的失调(mismatch)情形可藉由串联电阻R1、R2予以改进之外，第一电源线40A及第二电源线40B的IR压降(IR drop)情形也同样可藉由串联电阻R1、R2予以改进。图5是显示第一电源线40A、第二电源线40B及连接节点C上的IR压降的示意图。第一能阶参考电路30A产生第一变异参考电压值ΔV1，因而第一电源线40A上的电压值可以表示成ΔV1-∑nRIn，其中n代表距离参考电压输出端的第n个端点。类似的情形，第二能阶参考电路30B产生第二变异参考电压值ΔV2，因而第二电源线40B上的电压值可以表示成ΔV2-∑nRIn，其中n代表距离参考电压输出端的第n个端点。因此，位于连接节点C的平均变异电压可以表示成1/2(ΔV1+ΔV2-∑nRIn)。藉此，串联电阻R1、R2(或分压器)即可有效地降低IR压降问题。
图6是显示本发明另一实施例的二个能阶参考电路的连接关系的示意图。互相连接的能阶参考电路——第一能阶参考电路30A和第二能阶参考电路30B共同提供一参考电流给其他次系统，例如低压次系统34(见图3)。在本实施例中，第一电流源60A可以是镜像电流源电路(current mirrorcircuit)，其镜射第一能阶参考电路30A的输出参考电流。本实施例的镜像电流源电路60A包含四个串联的p型金氧半导体(PMOS)晶体管(即电晶体，以下均称为晶体管)，其面积大约为第一能阶参考电路30A的输出级晶体管面积的一半，用以得到大约一半的输出参考电流。类似的情形，第二电流源60B可以是镜像电流源电路(current mirror circuit)，其镜射第二能阶参考电路30B的输出参考电流。本实施例的镜像电流源电路60B包含四个串联的p型金氧半导体(PMOS)晶体管，其面积大约为第二能阶参考电路30B的输出级晶体管面积的一半，用以得到大约一半的输出参考电流。第一电流源60A的第一输出电流和第二电流源60B的第二输出电流相加后，共同提供参考电流给其他次系统，例如低压次系统34(见图3)。根据本实施例，第一电流源60A和第二电流源60B可降低杂讯及IR压降对于能阶参考电路30A和30B的影响，且能避免杂讯被进一步散布。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (4)
1.一种参考电压产生系统的布局，其特征在于其包含：
至少一第一电压参考电路及一第二电压参考电路，其分别布局于一基板的两侧，在布局上，该第一电压参考电路与该第二电压参考电路受到一低压次系统的分隔；
一第一导电电源线，其电性延伸自该第一电压参考电路的第一参考电压输出端；
一第二导电电源线，其电性延伸自该第二电压参考电路的第二参考电压输出端；及
至少一导电连接线，电性耦接于该第一导电电源线和该第二导电电源线之间；
其中，该导电连接线的一节点是用以提供一参考电压，且其中所述的导电连接线包含一第一电子元件及一第二电子元件，其中该参考电压节点是位于该第一电子元件与第二电子元件的连接节点。
2.根据权利要求1所述的参考电压产生系统的布局，其特征在于其中所述的第一电压参考电路、该第二电压参考电路为能阶参考电路。
3.根据权利要求1所述的参考电压产生系统的布局，其特征在于其中所述的第一电压参考电路、该第二电压参考电路分别布局于靠近该基板的两侧边缘。
4.根据权利要求1所述的参考电压产生系统的布局，其特征在于其中所述的第一电子元件、该第二电子元件具有电阻值相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100062647A CN101800037B (zh) | 2009-02-09 | 2009-02-09 | 参考电压/电流产生系统的布局 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100062647A CN101800037B (zh) | 2009-02-09 | 2009-02-09 | 参考电压/电流产生系统的布局 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101800037A CN101800037A (zh) | 2010-08-11 |
| CN101800037B true CN101800037B (zh) | 2012-07-25 |
Family
ID=42595689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100062647A Expired - Fee Related CN101800037B (zh) | 2009-02-09 | 2009-02-09 | 参考电压/电流产生系统的布局 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101800037B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501299B2 (en) * | 2000-12-27 | 2002-12-31 | Hynix Semiconductor Inc. | Current mirror type bandgap reference voltage generator |
| CN101052933A (zh) * | 2004-10-08 | 2007-10-10 | 飞思卡尔半导体公司 | 基准电路 |
| CN101351757A (zh) * | 2005-12-29 | 2009-01-21 | 柏树半导体公司 | 精度得以提高且面积消耗得以减小的低功率能隙基准电路 |
| CN101349928A (zh) * | 2007-07-17 | 2009-01-21 | 台湾积体电路制造股份有限公司 | 超低电压次带隙电压参考产生器 |
-
2009
- 2009-02-09 CN CN2009100062647A patent/CN101800037B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501299B2 (en) * | 2000-12-27 | 2002-12-31 | Hynix Semiconductor Inc. | Current mirror type bandgap reference voltage generator |
| CN101052933A (zh) * | 2004-10-08 | 2007-10-10 | 飞思卡尔半导体公司 | 基准电路 |
| CN101351757A (zh) * | 2005-12-29 | 2009-01-21 | 柏树半导体公司 | 精度得以提高且面积消耗得以减小的低功率能隙基准电路 |
| CN101349928A (zh) * | 2007-07-17 | 2009-01-21 | 台湾积体电路制造股份有限公司 | 超低电压次带隙电压参考产生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101800037A (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101552269B (zh) | 电路布局方法及布局电路 | |
| US11569222B2 (en) | Low-voltage electrostatic discharge (ESD) protection circuit, integrated circuit and method for ESD protection thereof | |
| JP6521792B2 (ja) | 半導体装置 | |
| US10453840B2 (en) | Semiconductor integrated circuit | |
| CN103378850B (zh) | 输出电路 | |
| CN102882198A (zh) | Rc触发esd保护器件 | |
| CN107408533A (zh) | 半导体器件 | |
| KR20110125597A (ko) | 버퍼 회로 | |
| US20090052101A1 (en) | Path sharing high-voltage esd protection using distributed low-voltage clamps | |
| US20100053827A1 (en) | Protection circuit | |
| CN103824855B (zh) | 具有电源反接保护功能的cmos调整集成电路结构 | |
| CN101800037B (zh) | 参考电压/电流产生系统的布局 | |
| CN111090296B (zh) | 基准电压电路及电源接通复位电路 | |
| CN102025122A (zh) | 保护电路 | |
| CN107222191A (zh) | 一种上电复位电路 | |
| CN101971488A (zh) | 具有过压保护的差分电流输出驱动器 | |
| US8648500B1 (en) | Power supply regulation and optimization by multiple circuits sharing a single supply | |
| JP2010074587A (ja) | 電圧比較器 | |
| US7829973B2 (en) | N cell height decoupling circuit | |
| CN104638622A (zh) | 静电放电保护电路 | |
| CN106953618A (zh) | 一种增强型cmos施密特电路 | |
| JP6384223B2 (ja) | 静電気保護回路および集積回路 | |
| US20160142051A1 (en) | Driver output with dynamic switching bias | |
| CN207530530U (zh) | 一种电池保护电路及电子设备 | |
| CN107306129A (zh) | 集成电路的输出级电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 Termination date: 20220209 |