KR100757917B1

KR100757917B1 - 반도체 메모리의 기준전압 생성장치

Info

Publication number: KR100757917B1
Application number: KR1020050115075A
Authority: KR
Inventors: 이기원
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-11-29
Filing date: 2005-11-29
Publication date: 2007-09-11
Also published as: KR20070056440A; TW200721165A; US20070120593A1; TWI334140B; US7532063B2

Abstract

온도변화 및 소자 간의 미스매치(Mismatch)에 상관없이 일정한 기준전압을 생성할 수 있도록 한 반도체 메모리의 기준전압 생성장치에 관한 것으로, 온도 비례형 전압 발생수단, 온도 반비례형 전압 발생수단, 및 소정 제어신호에 따라 상기 온도 비례형 전압 발생수단 또는 상기 온도 반비례형 전압 발생수단의 전류량을 조정하여 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생수단을 포함하므로 온도변화 및 소자 간의 미스매치(Mismatch)에 상관없이 일정한 기준전압을 생성하여 이를 사용하는 시스템의 성능 및 신뢰성을 극대화할 수 있다.

기준전압, ZTC, 온도계수, 전류 제어소자

Description

반도체 메모리의 기준전압 생성장치{Apparatus for Generating Reference Voltage of Semiconductor Memory}

도 1은 종래의 기술에 따른 반도체 메모리의 기준전압 생성장치의 구성을 나타낸 회로도,

도 2는 본 발명의 제 1 실시예에 따른 반도체 메모리의 기준전압 생성장치의 구성을 나타낸 회로도,

도 3은 도 2의 제어부의 구성을 나타낸 블록도,

도 4a는 도 3의 제 1 신호 출력부의 구성을 나타낸 회로도,

도 4b는 도 3의 제 2 신호 출력부의 구성을 나타낸 회로도,

도 4c는 도 3의 제 3 신호 출력부의 구성을 나타낸 회로도,

도 5a 내지 도 5d는 본 발명에 따른 기준전압 조정방법을 설명하기 위한 그래프,

도 6은 본 발명의 제 2 실시예에 따른 반도체 메모리의 기준전압 생성장치의 구성을 나타낸 회로도,

도 7a는 도 6의 제 1 제어부의 구성을 나타낸 블록도,

도 7b는 도 6의 제 2 제어부의 구성을 나타낸 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10: 온도 비례형 전압 발생부 20: 온도 반비례형 전압 발생부

11, 21: OP 앰프 300, 400: 기준전압 발생부

310, 410: 제 1 조정부 320, 420: 제 2 조정부

330: 제어부 331: 선택부

332: 제 1 신호 출력부 333: 제 2 신호 출력부

334: 제 3 신호 출력부 340, 450: 기준전압 출력부

430: 제 1 제어부 431, 441: 제 1 선택부

432, 442: 제 2 선택부 440: 제 2 제어부

본 발명은 반도체 메모리에 관한 것으로서, 특히 반도체 메모리의 기준전압 생성장치에 관한 것이다.

종래의 기술에 따른 반도체 메모리의 기준전압 생성장치는 도 1에 도시된 바와 같이, 온도 증가에 따라 증가된 전압을 출력하는 온도 비례형 전압 발생부(10), 온도 증가에 따라 감소된 전압을 출력하는 온도 반비례형 전압 발생부(20), 및 상기 온도 비례형 전압 발생부(10)의 전원단에 소오스가 연결된 트랜지스터(M1), 상기 온도 반비례형 전압 발생부(20)의 전원단에 소오스가 연결된 트랜지스터(K1)로 이루어진 커런트 미러(Current Mirror), 및 일단이 상기 트랜지스터(M1, K1)의 드 레인에 공통 연결되고 타단이 접지되어 기준전압(VREF)을 출력하기 위한 저항(R3)을 포함하여 구성된다.

이와 같이 구성된 종래기술의 동작을 설명하면 다음과 같다.

먼저, 온도 비례형 전압 발생부(10)는 밴드 갭(Bandgap) 방식의 회로로서, BJT(Bipolar Junction Transistor)의 VBE 차이값을 이용하여 전압을 생성하며, 상기 VBE의 차이값은 VT(Thermal Voltage)에 비례한다. 상기 VT를 온도에 관하여 미분하면, 양(+)의 온도계수를 갖는 것을 알 수 있으며, 예를 들어 0.087mV/K가 될 수 있다. 이때 VT=kT/q로서, k는 볼쯔만 상수(1.380622×10-23 J K-1), T는 절대온도, q=1.6×10-19C이다.

한편, 온도 반비례형 전압 발생부(20)의 전압 생성방식은 상기 온도 비례형 전압 발생부(10)와 동일하며, 음의 온도계수(-)를 갖는 것을 알 수 있으며, 예를 들어, -2.1mV/K가 될 수 있다.

이때 상술한 온도 계수값은 일예를 든 것이지만, 온도 비례형 전압 발생부(10) 및 온도 반비례형 전압 발생부(20)는 공통적으로 BJT를 이용한 것으로, 실제 온도계수의 절대값은 온도 반비례형 전압 발생부(20)가 휠씬 크다.

상술한 바와 같이, 온도 비례형 전압 발생부(10)와 온도 반비례형 전압 발생부(20)의 출력을 상기 커런트 미러의 계수 즉, 두 트랜지스터(M1, K1)의 사이즈 비율을 이용하여 조합하여 ZTC(Zero Temperature Coefficient)를 갖는 전류 즉, 온도에 상관없이 일정한 전류가 생성되도록 하였다.

그리고 상기 ZTC를 갖는 전류가 상기 저항(R3)에 인가되어 온도에 상관없이 일정한 레벨의 기준전압이 생성되도록 하였다.

상기 기준전압(VREF)을 수식으로 표현하면 아래와 같다.

VREF = M*R3/R1(VT*lnN) + K*R3/R2*VBE

이때, M과 K는 커런트 미러를 구성하는 트랜지스터(M1)와 트랜지스터(K1) 각각의 계수로서, 회로설계시 매칭을 정확히 시키지 못하거나 매칭을 정확히 시키더라도 소자 특성의 차이에 의하여, 달라질 수 있으며 이는 ZTC를 저해하는 요소로 작용할 수 있다.

또한 온도 비례형 전압 발생부(10)와 온도 반비례형 전압 발생부(20)의 OP

앰프(Operational Amplifier)(11, 21) 각각의 오프셋 전압 또한 고려하여 상기 기준전압(VREF)을 수식으로 표현하면 아래와 같다.

VREF = M*R3/R1(VT*lnN) + K*R3/R2*VBE + M*R3/R1*VOFFSET + K*R3/R2*VOFFSET

상기 식에서 알 수 있는 바와 같이, 종래의 기술에 따르면, ZTC를 저해하는

요소로서, 트랜지스터 계수 M과 K 이외에도, OP 앰프의 오프셋 전압 또한 존재함을 알 수 있다. 또한 수식에 포함된 인자의 하나로서, 전압출력을 위한 저항(R3)도 소정 온도계수를 가지므로 ZTC를 저해하는 요소로 작용할 수 있다.

상술한 바와 같이, 종래의 기술에 따른 반도체 메모리의 기준전압 생성장치는 고정된 온도계수를 갖는 전류 제어소자를 이용할 뿐만 아니라, 예를 들어, OP 앰프의 오프셋 및 저항 등과 같은 추가적인 여러 가지 변수로 인하여 온도변화에 상관없이 일정한 기준전압을 생성하는 것이 매우 어렵다. 따라서 기준전압이 불안 정하고 그로 인해 이를 사용하는 시스템의 성능 및 신뢰성을 저하시키는 문제점이 있다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 온도변화 및 소자 간의 미스매치(Mismatch)에 상관없이 일정한 기준전압을 생성할 수 있도록 한 반도체 메모리의 기준전압 생성장치를 제공함에 그 목적이 있다.

본 발명에 따른 반도체 메모리의 기준전압 생성장치는 온도 비례형 전압 발생수단, 온도 반비례형 전압 발생수단, 및 소정 제어신호에 따라 상기 온도 비례형 전압 발생수단 또는 상기 온도 반비례형 전압 발생수단의 전류량을 조정하여 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생수단을 포함함을 특징으로 한다.

본 발명에 따른 반도체 메모리의 기준전압 생성장치는 온도 비례형 전압 발생

수단, 온도 반비례형 전압 발생수단, 제 1 및 제 2 제어신호에 따라 상기 온도 비례형 전압 생수단과 상기 온도 반비례형 전압 발생수단 각각의 전류량을 독립적으로 조정하여 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생수단을 포함함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리의 기준전압 생성장치의 바람직한 실시예들을 설명하면 다음과 같다.

도 2는 본 발명의 제 1 실시예에 따른 반도체 메모리의 기준전압 생성장치의 구성을 나타낸 회로도, 도 3은 도 2의 제어부의 구성을 나타낸 블록도, 도 4a는 도 3의 제 1 신호 출력부의 구성을 나타낸 회로도, 도 4b는 도 3의 제 2 신호 출력부의 구성을 나타낸 회로도, 도 4c는 도 3의 제 3 신호 출력부의 구성을 나타낸 회로도, 도 5a 내지 도 5d는 본 발명에 따른 기준전압 조정방법을 설명하기 위한 그래프, 도 6은 본 발명의 제 2 실시예에 따른 반도체 메모리의 기준전압 생성장치의 구성을 나타낸 회로도, 도 7a는 도 6의 제 1 제어부의 구성을 나타낸 블록도, 도 7b는 도 6의 제 2 제어부의 구성을 나타낸 블록도이다.

- 제 1 실시예 -

본 발명의 제 1 실시예에 따른 반도체 메모리의 기준전압 생성장치는 도 2에 도시된 바와 같이, 온도 비례형 전압 발생부(10), 온도 반비례형 전압 발생부(20), 소정 제어신호에 따라 상기 온도 비례형 전압 발생부(10) 또는 상기 온도 반비례형 전압 발생부(20)의 전류량을 조정하여 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생부(300)를 포함한다.

상기 기준전압 발생부(300)는 상기 온도 비례형 전압 발생부(10)의 전류량을 조정하기 위한 제 1 조정부(310), 상기 온도 반비례형 전압 발생부(20)의 전류량을 조정하기 위한 제 2 조정부(320), 상기 제 1 조정부(310) 또는 제 2 조정부(320)를 제어하기 위한 선택신호를 출력하는 제어부(330), 및 상기 제 1 조정부(310)에 의해 조정된 전류량과 상기 제 2 조정부(320)에 의해 조정된 전류량에 따른 기준전압을 출력하는 기준전압 출력부(340)를 포함한다.

상기 제 1 조정부(310)는 상기 온도 비례형 전압 발생부(10)의 전원단과 상기 기준전압 출력부(340) 사이에 각 스위칭 소자(SM1 ~ SM8)를 통해 연결된 복수개의 전류 제어소자 즉, 트랜지스터(M1 ~ M8)를 포함한다. 그리고 상기 제 2 조정부(320)는 상기 온도 반비례형 전압 발생부(20)의 전원단과 상기 기준전압 출력부(340) 사이에 각 스위칭 소자(SK1 ~ SK8)를 통해 연결된 복수개의 전류 제어소자 즉, 트랜지스터(K1 ~ K8)를 포함한다. 이때 스위칭 소자(SM1 ~ SM8, SK1 ~ SK8)는 각각의 게이트에 상기 선택신호를 입력받는 트랜지스터로 구성할 수 있다.

상기 제 1 조정부(310)의 트랜지스터(M1 ~ M8)는 각각 사이즈가 다른 것 즉, 저항값이 다른 것을 사용하며, 그 저항값이 중간인 트랜지스터(예를 들어, M8)가 초기 기준전압 레벨을 생성하기 위한 기준 트랜지스터로 설정되어 있다. 상기 제 2 조정부(320)의 트랜지스터(K1 ~ K8) 역시 각각 사이즈가 다른 것 즉, 저항값이 다른 것을 사용하며, 그 저항값이 중간인 트랜지스터(예를 들어, K8)가 초기 기준전압 레벨을 생성하기 위한 기준 트랜지스터로 설정되어 있다.

상기 트랜지스터(M1 ~ M8, K1 ~ K8)의 저항값은 이미 작업자가 알고 있으며,상기 기준 트랜지스터(M8, K8)를 제외한 트랜지스터(M1 ~ M7, K1 ~ K7)는 저항값이 큰 순서 또는 작은 순서로 연결할 수 있다.

이때 종래기술에서 상술한 바와 같이, 온도 비례형 전압 발생부(10)의 온도계수(예를 들어 0.087mV/K)에 비해 온도 반비례형 전압 발생부(20)의 온도계수(예를 들어, -2.1mV/K)의 절대값이 훨씬 크다. 따라서 제 1 조정부(310)는 상기 온도 비례형 전압 발생부(10)의 전류량을 조정하므로 미세 단위의 기준전압 조정에 사용 되며, 제 2 조정부(320)는 상기 온도 반비례형 전압 발생부(20)의 전류량을 조정하므로 상기 제 1 조정부(310)에 비해 큰 단위의 기준전압 조정에 사용된다.

그리고 상기 제어부(330)는 도 3에 도시된 바와 같이, 제 1 제어신호(TM1 ~ TM3)에 따라 상기 온도 비례형 전압 발생부(10)의 전류량 또는 상기 온도 반비례형 전압 발생부(20)의 전류량을 각각 기설정된 레벨만큼 조정하기 위한 선택신호(DEC1 ~ DEC7)를 생성하는 선택부(331), 제 2 제어신호에 따라 상기 선택신호(DEC1 ~ DEC7)를 제 1 조정부(310) 또는 제 2 조정부(320)에 출력하는 제 1 신호 출력부(332), 상기 제 1 제어신호(TM1 ~ TM3) 및 제 2 제어신호에 따라 상기 제 1 조정부(310)의 기준 트랜지스터(M8)를 구동하기 위한 제 1 기준 선택신호를 생성하여 출력하는 제 2 신호 출력부(333), 및 상기 제 1 제어신호(TM1 ~ TM3) 및 제 2 제어신호에 따라 상기 제 2 조정부(320)의 기준 트랜지스터(K8)를 구동하기 위한 제 2 기준 선택신호를 생성하여 출력하는 제 3 신호 출력부(334)를 포함한다.

이때 상기 선택부(331)는 디코더(Decoder)로 구성되어, 제 1 제어신호 3 비트의 십진값에 해당하는 출력을 하이 레벨로 출력하고 나머지를 로우 레벨로 출력한다. 예를 들어, 제 1 제어신호가 TM1 = 0, TM2 = 0, TM3 = 1 이 되어 그 십진값이 1 이라면 DEC1 = 하이, DEC2 ~ DEC7 = 로우로 출력한다. 단, 초기 기준전압을 판단하기 위한 디폴트 동작시 제 1 제어신호의 십진값이 0(TM1 = 0, TM2 = 0, TM3 = 0)이 되도록 설정하며, 그 경우 상기 선택부(331)의 출력인 DEC1 ~ DEC7은 모두 로우가 된다.

그리고 상기 제 1 신호 출력부(332)는 상기 선택신호(DEC1 ~ DEC7) 각각을 상기 제 1 조정부(310) 또는 제 2 조정부(320)에 출력해야 하므로 도 4a에 도시된 것과 같은 구성이 7개 구비된다. 도 4a는 상기 선택신호 중에서 DEC1을 출력하기 위한 구성의 예를 도시한 것으로, 상기 제 2 제어신호 및 제 1 인버터(IV1)를 통해 반전된 제 2 제어신호에 따라 상기 DEC1을 상기 제 2 조정부(310)의 해당 스위칭 소자(SK1)로 출력하는 제 1 전달소자 즉, 패스 게이트(PG1), 상기 제 2 제어신호 및 제 1 인버터(IV1)를 통해 반전된 제 2 제어신호에 따라 상기 DEC1을 상기 제 1 조정부(310)의 해당 스위칭 소자(SM1)로 출력하는 제 2 전달소자 즉, 패스 게이트(PG2)를 포함한다. 이때 도 4a는 제 2 제어신호가 로우 이면 제 1 조정부(310)가 선택되고, 제 2 제어신호가 하이 이면 제 2 조정부(320)가 선택되도록 구성한 것이며, 간단한 회로변경을 통해 그 반대로 구성하는 것도 가능하다.

그리고 상기 제 2 신호 출력부(333)는 도 4b에 도시된 바와 같이, 상기 제 1 제어신호의 십진값이 0 일 경우와, 상기 제 1 제어신호의 십진값이 0 이 아니더라도 상기 제 2 제어신호에 의해 제 2 조정부(320)가 선택되었을 경우 제 1 조정부(310)의 기준 트랜지스터(M8)와 연결된 스위칭 소자(SM8)가 온 되도록 하는 로직회로로 구성된다. 그 회로구성을 살펴보면, 상기 제 1 제어신호 각각을 입력받는 제 1 노아 게이트(NOR1), 상기 제 1 노아 게이트(NOR1)의 출력과 제 2 제어신호를 입력받는 제 2 노아 게이트(NOR2), 및 상기 제 2 노아 게이트(NOR2)의 출력을 반전시켜 상기 스위칭 소자(SM8)로 출력하는 제 2 인버터(IV2)를 포함한다.

그리고 상기 제 3 신호 출력부(334)는 도 4c에 도시된 바와 같이, 상기 제 1 제어신호의 논리값이 소정값 즉, 0 일 경우와, 상기 제 1 제어신호의 논리값이 0 이 아니더라도 상기 제 2 제어신호에 의해 제 1 조정부(310)가 선택되었을 경우 제 2 조정부(320)의 기준 트랜지스터(K8)와 연결된 스위칭 소자(SK8)가 온 되도록 하는 로직회로로 구성된다. 그 회로구성을 살펴보면, 상기 제 1 제어신호 각각을 입력받는 제 3 노아 게이트(NOR3), 상기 제 3 노아 게이트(NOR3)의 출력과 제 3 인버터(IV3)를 통해 반전된 제 2 제어신호를 입력받는 제 4 노아 게이트(NOR4), 및 상기 제 4 노아 게이트(NOR4)의 출력을 반전시켜 상기 스위칭 소자(SK8)로 출력하는 제 4 인버터(IV4)를 포함한다.

상기 기준전압 출력부(340)는 일단이 상기 제 1 조정부(310) 및 제 2 조정부(320)와 공통 연결되고, 타단이 상기 온도 비례형 전압 발생부(10) 및 상기 온도 반비례형 전압 발생부(20)와 공통으로 접지된 저항(R3)을 포함한다.

이와 같이 구성된 본 발명의 제 1 실시예의 동작을 설명하면 다음과 같다.

먼저, 작업자는 조정작업을 수행하지 않은 초기 상태의 기준전압(VREF)이 상술한 ZTC를 만족하는지 즉, 온도에 상관없이 목표 전압이 출력되는지 판단해야 한다. 따라서 제 1 제어신호의 논리값을 TM1 = 0, TM2 = 0, TM3 = 0으로 설정하고, 도 3의 회로 구성상 제 2 제어신호는 하이 또는 로우 중에서 어떤 것으로 해도 상관이 없다. 이때 제 1 제어신호 및 제 2 제어신호 설정은 테스트 모드를 이용할 수 있다.

이때 도 3의 선택부(331)는 상기 제 1 제어신호의 논리값이 TM1 = 0, TM2 = 0, TM3 = 0이므로 모든 출력(DEC1 ~ DEC7)을 로우 레벨로 출력한다. 따라서 상기 제 2 제어신호에 상관없이 제 1 신호 출력부(332)에서 SM1 ~ SM7 및 SK1 ~ SK7 중 어디에도 하이 신호가 출력되지 못한다.

한편, 제 2 신호 출력부(333)의 제 1 노아 게이트(NOR1) 및 제 3 신호 출력부(334)의 제 3 NOR 게이트(NOR3)는 입력(TM1, TM2, TM3)의 논리값이 모두 0(Zero) 이므로 하이를 출력한다. 그리고 제 2 신호 출력부(333)의 제 2 인버터(IV2) 및 제 3 신호 출력부(334)의 제 4 인버터(IV4)는 제 2 제어신호의 레벨에 상관없이 각각 스위칭 소자(SM8)과 스위칭 소자(SK8)로 하이를 출력한다. 따라서 스위칭 소자(SM8, SK8)가 모두 온 되고 그에 따라 기준 트랜지스터(M8, K8)가 기준전압 출력부(340)와 연결되어 자신의 저항값에 따라 전류량을 조정하고, 상기 기준전압 출력부(340)는 기준전압(VREF)을 출력한다.

이어서 작업자는 상기 기준전압(VREF)이 목표 전압과 일치하는지 판단한다. 이때 각각의 온도계수에 따라 온도 비례형 전압 발생부(10)는 도 5a와 같은 전압 출력 특성을 나타낼 수 있고, 기준전압 출력부(340)의 저항(R3)은 도 5b와 같은 전압 출력 특성을 나타낼 수 있으며, 온도 반비례형 전압 발생부(20)는 도 5c와 같은 전압 출력 특성을 나타낼 수 있다. 따라서 기준 트랜지스터(M8, K8)를 정확히 매칭시키더라도 최종 출력되는 기준전압(VREF)은 상술한 온도계수의 차이와 기준 트랜지스터(M8, K8)의 저항값 등 여러가지 원인으로 인해 목표 전압과 다를 수 있다.

따라서 작업자는 상기 기준전압(VREF)이 목표 전압과 일치하지 않을 경우, 그 전압차이의 레벨에 따라 제 1 조정부(310)를 통해 기준전압(VREF)을 조정할지 아니면 제 2 조정부(320)를 통해 기준전압(VREF)을 조정할 것인지 판단한다.

즉, 상기 기준전압(VREF)과 목표 전압의 차이가 크지 않다고 판단될 경우 상 기 제 1 조정부(310)를 제어하여 기준전압 조정작업을 수행하며, 상기 기준전압(VREF)과 목표 전압의 차이가 크다고 판단될 경우 상기 제 2 조정부(320)를 제어하여 기준전압 조정작업을 수행한다. 다시 말해, 상기 전압의 차이가 제 1 조정부(310)에 의해 조정할 수 있는 범위인지 아니면 제 2 조정부(320)에 의해 조정할 수 있는 범위인지를 판단하는 것이다.

또한 상기 전압의 차이가 양(+)의 값일 경우 즉, 기준전압(VREF)이 목표 전압보다 클 경우, 그 전압 차이만큼 기준전압(VREF)을 강하시켜야 한다. 따라서 트랜지스터의 저항값은 이미 알고 있으므로 상기 전압 차이에 해당하는 전류량을 감소시킬 수 있도록 기준 트랜지스터(M8, K8)에 비해 큰 저항값을 갖는 트랜지스터를 기준전압 출력부(340)에 연결시킨다. 이와 반대로 상기 전압의 차이가 음(-)의 값일 경우 즉, 기준전압(VREF)이 목표 전압보다 작은 경우, 그 전압 차이만큼 기준전압(VREF)을 상승시켜야 한다. 따라서 트랜지스터의 저항값은 이미 알고 있으므로 상기 전압차이에 해당하는 전류량을 증가시킬 수 있도록 기준 트랜지스터(M8, K8)에 비해 작은 저항값을 갖는 트랜지스터를 기준전압 출력부(340)에 연결시킨다.

이때 기준전압(VREF)과 목표 전압의 차이가 커서 제 2 조정부(320)를 제어하여 기준전압(VREF)을 조정해야 하며, 전압 차이 레벨을 보상할 수 있는 저항값을 갖는 트랜지스터가 제 2 조정부(320)의 K1이라고 가정하여, 기준전압(VREF) 조정 동작을 설명하기로 한다.

따라서 작업자는 제 1 제어신호를 TM1 = 0, TM2 = 0, TM3 = 1로 설정하고, 제 2 제어신호는 하이로 설정한다. 이때 제 1 및 제 2 제어신호 설정은 테스트 모 드를 이용할 수 있다.

이때 도 3의 선택부(331)가 상기 제 1 제어신호를 디코딩하여 DEC1만 하이이고, DEC2 ~ DEC7는 로우인 선택신호를 출력한다.

그리고 제 1 신호 출력부(332)는 상기 하이 레벨의 DEC1을 제 2 제어신호에 따라 상기 제 2 조정부(320)의 스위칭 소자(SK1)에 출력하여 상기 스위칭 소자(SK1)를 온 시키고, 그에 따라 트랜지스터(K1)가 기준전압 출력부(340)와 연결된다. 이때 제 1 제어신호가 TM1 = 0, TM2 = 0, TM3 = 1이므로 제 3 신호 출력부(334)의 제 3 노아 게이트(NOR3)가 로우를 출력하며, 제 2 인버터(IV2)를 통해 제 2 제어신호가 로우로 반전되므로 제 4 노아 게이트(NOR4)가 하이를 출력하여, 제 3 인버터(IV3)에서 스위칭 소자(SK8)로 로우를 출력한다. 따라서 트랜지스터(M8)와 기준전압 출력부(340)의 연결은 해제된다.

한편, 제 1 제어신호가 TM1 = 0, TM2 = 0, TM3 = 1이므로 제 2 신호 출력부(333)의 제 1 노아 게이트(NOR1)가 로우를 출력하며, 제 2 제어신호가 하이이므로 제 2 노아 게이트(NOR2)가 로우를 출력하여, 제 1 인버터(IV1)에서 스위칭 소자(SM8)로 하이를 출력한다. 따라서 트랜지스터(M8)는 기준전압 출력부(340)와의 연결상태를 유지한다.

따라서 제 1 조정부(310)의 트랜지스터(M8)와 제 2 조정부(320)의 트랜지스터(K1)가 기준전압 출력부(340)에 연결되어 각각의 저항값에 따른 전류 제어동작을 수행하고 온도에 상관없이 일정한 ZTC 특성을 갖는 도 5d와 같은 기준전압(VREF)을 출력한다.

물론, 제 1 조정부(310) 및 제 2 조정부(320) 각각의 기준 트랜지스터(M8,K8)를 이용하여 전압 차이를 확인하고 미리 저항값을 알고 있는 트랜지스터를 연결시켜 기준전압 조정작업을 수행하므로 일회 조정만으로도 상기 도 5d와 같은 기준전압(VREF)을 얻을 수 있다. 그러나 그렇지 않은 경우가 발생하더라도 간단한 제어신호 변경만으로 상술한 조정작업을 반복할 수 있으므로 상기 도 5d와 같은 기준전압(VREF)을 쉽게 얻을 수 있다.

- 제 2 실시예 -

본 발명의 제 2 실시예에 따른 반도체 메모리의 기준전압 생성장치는 도 6에 도시된 바와 같이, 온도 비례형 전압 발생부(10), 온도 반비례형 전압 발생부(20), 소정 제어신호에 따라 상기 온도 비례형 전압 발생부(10) 및 상기 온도 반비례형 전압 발생부(20)의 전류량을 조정하여 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생부(400)를 포함한다.

상기 기준전압 발생부(400)는 상기 온도 비례형 전압 발생부(10)의 전류량을 조정하기 위한 제 1 조정부(410), 상기 온도 반비례형 전압 발생부(20)의 전류량을 조정하기 위한 제 2 조정부(420), 상기 제 1 조정부(410)를 제어하기 위한 선택신호를 출력하는 제 1 제어부(430), 상기 제 2 조정부(420)를 제어하기 위한 선택신호를 출력하는 제 2 제어부(440), 및 저항(R3)으로 이루어져 상기 제 1 조정부(410)에 의해 조정된 전류량 및 상기 제 2 조정부(420)에 의해 조정된 전류량에 따른 기준전압을 출력하는 기준전압 출력부(450)를 포함한다.

상기 제 1 조정부(410) 및 제 2 조정부(420)의 구성은 도 2에 도시된 본 발명의 제 1 실시예의 구성과 동일하므로 상세한 설명은 생략하기로 한다.

상기 제 1 제어부(430)는 제 1 제어신호(TM1 ~ TM3)에 따라 상기 온도 비례형 전압 발생부(10)의 전류량을 기설정된 레벨만큼 조정하기 위한 선택신호를 출력하는 제 1 선택부(431), 및 상기 제 1 제어신호(TM1 ~ TM3)가 소정 값일 경우 상기 기준 트랜지스터(M8)를 상기 기준전압 출력부(450)에 연결시키기 위한 스위칭 소자(SM8)를 구동시키는 제 1 기준 선택신호를 출력하는 제 2 선택부(432)를 포함한다.

이때 상기 제 1 선택부(431)는 디코더(Decoder)로 구성되어, 제 1 제어신호의 십진값에 해당하는 출력을 하이 레벨로 출력하고 나머지를 로우 레벨로 출력한다. 예를 들어, 상기 제 1 제어신호가 TM1 = 0, TM2 = 0, TM3 = 1이 되어 그 십진값이 1 이라면 SM1 = 하이, SM2 ~ SM7 = 로우로 출력한다. 단 초기 기준전압 판단 동작시 상기 제 1 제어신호의 십진값이 0(TM1 = 0, TM2 = 0, TM3 = 0)이 되도록 설정하며, 상기 십진값이 0 일 경우 상기 제 1 선택부(431)의 출력인 SM1 ~ SM7는 모두 로우 레벨이 된다. 그리고 제 2 선택부(432)는 노아 게이트(NOR11)로 구성되어, 상기 제 1 제어신호의 십진값이 0일 경우에만 스위칭 소자(SM8)로 하이를 출력한다. 즉, 상기 초기 기준전압 판단 동작시 상기 스위칭 소자(SM8)와 연결된 기준 트랜지스터(M8)를 기준전압 출력부(450)와 연결시킨다.

상기 제 2 제어부(440)는 제 2 제어신호(TM4 ~ TM6)에 따라 상기 온도 반비례형 전압 발생부(20)의 전류량을 기설정된 레벨만큼 조정하기 위한 선택신호를 출력하는 제 3 선택부(441), 및 상기 제 2 제어신호(TM4 ~ TM6)가 소정 값일 경우 상 기 기준 트랜지스터(K8)를 상기 기준전압 출력부(450)에 연결시키기 위한 스위칭 소자(SK8)를 구동시키는 제 2 기준 선택신호를 출력하는 제 4 선택부(442)를 포함한다.

이때 상기 제 3 선택부(441)는 디코더(Decoder)로 구성되어, 상기 제 2 제어신호(TM4 ~ TM6)의 십진값에 해당하는 출력을 하이 레벨로 출력하고 나머지를 로우 레벨로 출력한다. 예를 들어, 상기 제 2 제어신호가 TM4 = 0, TM5 = 0, TM6 = 1이 되어 그 십진값이 1 이라면 SK1 = 하이, SK2 ~ SK7 = 로우로 출력한다. 단, 초기 기준전압 판단 동작시 상기 제 2 제어신호의 십진값이 0(TM4 = 0, TM5 = 0, TM6 = 0)이 되도록 설정하며, 상기 십진값이 0 일 경우 상기 제 3 선택부(441)의 출력인 SK1 ~ SK7는 모두 로우 레벨이 된다. 그리고 제 4 선택부(442)는 노아 게이트(NOR12)로 구성되어, 상기 제 2 제어신호의 논리값이 0일 경우에만 스위칭 소자(SK8)로 하이를 출력한다. 즉, 상기 초기 기준전압 판단 동작시 상기 스위칭 소자(SK8)와 연결된 기준 트랜지스터(K8)를 기준전압 출력부(450)와 연결시킨다.

상기 기준전압 출력부(450)는 일단이 상기 제 1 조정부(410) 및 제 2 조정부(420)와 공통 연결되고, 타단이 상기 온도 비례형 전압 발생부(10) 및 상기 온도 반비례형 전압 발생부(20)와 공통으로 접지된 저항(R3)을 포함한다.

이와 같이 구성된 본 발명의 제 2 실시예의 동작을 설명하면 다음과 같다.

먼저, 작업자는 초기 기준전압 판단 동작시 별도의 조정 과정 없이 출력되는 기준전압이 상술한 ZTC를 만족하는지 즉, 온도에 상관없이 목표 전압이 출력되는지 판단해야 한다.

따라서 제 1 제어신호 및 제 2 제어신호의 십진값을 0(TM1 ~ TM3 = 0, TM4 ~ TM6 = 0)으로 설정한다. 이때 제 1 제어신호 및 제 2 제어신호 설정은 테스트 모드를 이용할 수 있다.

이때 도 7a의 제 1 제어부(430)의 제 1 선택부(431)는 상기 제 1 제어신호의 십진값이 0(TM1 = 0, TM2 = 0, TM3 = 0)이므로 모든 출력(SM1 ~ SM7)을 로우 레벨로 출력한다. 또한 도 7b의 제 2 제어부(440)의 제 1 선택부(441)는 상기 제 2 제어신호의 십진값이 0(TM4 = 0, TM5 = 0, TM6 = 0)이므로 모든 출력(SK1 ~ SK7)을 로우 레벨로 출력한다.

한편, 제 1 제어부(430)의 제 2 선택부(432)의 노아 게이트(NOR11)는 입력(TM1, TM2, TM3)의 논리값이 모두 0(Zero) 이므로 스위칭 소자(SM8)로 하이를 출력한다. 또한 제 2 제어부(440)의 제 4 선택부(442)의 노아 게이트(NOR12)는 입력(TM4, TM5, TM6)의 논리값이 모두 0(Zero) 이므로 스위칭 소자(SK8)로 하이를 출력한다.

따라서 스위칭 소자(SM8, SK8)가 온 되고 그에 따라 트랜지스터(M8, K8)가 기준전압 출력부(450)의 저항(R3)과 연결되어 전류 제어동작을 수행하고, 그에 따라 상기 기준전압 출력부(450)가 기준전압(VREF)을 출력한다.

이어서 작업자는 상기 출력되는 기준전압(VREF)이 목표 전압과 일치하는지 판단한다. 이때 기준 트랜지스터(M8, K8)를 정확히 매칭시키더라도 최종 출력되는 기준전압(VREF)은 상술한 온도계수의 차이와 기준 트랜지스터(M8, K8)의 저항값 등 여러 가지 원인으로 인해 상기 목표 전압과 다를 수 있다.

따라서 상기 기준전압(VREF)과 목표 전압의 차이가 미세하다고 판단될 경우 상기 제 1 조정부(410)를 제어하여 기준전압 조정작업을 수행하고, 상기 기준전압(VREF)과 목표 전압의 차이가 크다고 판단될 경우 상기 제 2 조정부(420)를 제어하여 기준전압 조정작업을 수행하며, 어느 한 쪽의 조정에 의해 정확한 기준전압(VREF) 생성이 어려울 경우 제 1 조정부(410) 및 제 2 조정부(420)를 동시에 제어하여 기준전압 조정작업을 수행한다.

또한 상기 전압의 차이가 양(+)의 값일 경우 즉, 기준전압(VREF)이 기설정 전압보다 클 경우, 그 전압 차이만큼 기준전압(VREF)을 강하시켜야 한다. 따라서 트랜지스터의 저항값은 이미 알고 있으므로, 상기 전압 차이에 해당하는 전류량을 감소시킬 수 있도록 제 1 조정부(410) 또는 제 2 조정부(420)에서 기준 트랜지스터(M8, K8)에 비해 큰 저항값을 갖는 트랜지스터를 기준전압 출력부(450)에 연결시킨다.

그리고 상기 전압의 차이가 음(-)의 값일 경우 즉, 기준전압(VREF)이 목표 전압보다 작은 경우, 그 전압 차이만큼 기준전압(VREF)을 상승시켜야 한다. 따라서 트랜지스터의 저항값은 이미 알고 있으므로 상기 전압차이에 해당하는 전류량을 증가시킬 수 있도록 제 1 조정부(410) 또는 제 2 조정부(420)에서 기준 트랜지스터(M8, K8)에 비해 작은 저항값을 갖는 트랜지스터를 기준전압 출력부(450)에 연결시킨다.

이때 초기 기준전압(VREF)과 목표 전압의 차이가 커서 이를 보상할 수 있는 저항값을 갖는 트랜지스터가 제 2 조정부(420)의 K1이며, 상기 K1을 사용하여 생성 한 기준전압이 목표전압과 미세한 차이가 존재하고, 이를 다시 보상할 수 있는 저항값을 갖는 트랜지스터가 제 1 조정부(410)의 M1이라 가정하여 본 발명의 제 2 실시예의 기준전압(VREF) 조정 동작을 설명하기로 한다.

따라서 작업자는 제 1 제어신호의 십진값을 1(TM1 = 0, TM2 = 0, TM3 = 1)로 설정하고, 제 2 제어신호의 십진값을 1(TM4 = 0, TM5 = 0, TM6 = 1)로 설정한다. 이때 제 1 제어신호 및 제 2 제어신호 설정은 테스트 모드를 이용할 수 있다.

이때 제 1 제어부(430)의 제 1 선택부(431)가 상기 제 1 제어신호를 디코딩하여 SM1으로 하이가 출력되고, SM2 ~ SM7로 로우가 출력되는 선택신호를 출력한다. 그리고 SM1으로 하이가 출력됨에 따라 도 6의 트랜지스터(M1)가 기준전압 출력부(450)에 연결된다. 이때 제 2 선택부(432)는 TM1 = 0, TM2 = 0, TM3 = 1이 입력되므로 SM8로 로우를 출력하고 그에 따라 트랜지스터(M8)와 상기 기준전압 출력부(450)의 연결이 해제된다.

한편, 제 2 제어부(440)의 제 3 선택부(441)가 상기 제 2 제어신호를 디코딩하여 SK1으로 하이가 출력되고, SK2 ~ SK7로 로우가 출력되는 선택신호를 출력한다. 그리고 SK1으로 하이가 출력됨에 따라 도 6의 트랜지스터(K1)가 기준전압 출력부(450)에 연결된다. 이때 제 4 선택부(442)는 TM4 = 0, TM5 = 0, TM6 = 1이 입력되므로 SK8로 로우를 출력하고 그에 따라 트랜지스터(K8)와 상기 기준전압 출력부(450)의 연결이 해제된다.

따라서 제 1 조정부(410)의 트랜지스터(M1)와 제 2 조정부(420)의 트랜지스터(K1)가 기준전압 출력부(340)에 연결되어 각각의 저항값에 따른 전류 제어동작을 수행하고 온도에 상관없이 일정한 ZTC 특성을 갖는 기준전압(VREF)을 출력한다.

물론, 제 1 조정부(310) 및 제 2 조정부(320) 각각의 기준 트랜지스터(M8,K8)를 이용하여 전압 차이를 확인하고 미리 저항값을 알고 있는 트랜지스터를 선택하여 조정작업을 수행하므로 일회 조정만으로도 ZTC 특성을 만족하는 기준전압(VREF)을 얻을 수 있지만, 그렇지 않더라도 간단한 제어신호 변경만으로 독립적인 제어는 물론 상술한 조정작업의 반복이 가능하므로 ZTC 특성을 만족하는 기준전압(VREF)을 쉽게 얻을 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

본 발명에 따른 반도체 메모리의 기준전압 생성장치는 온도 비례형 전압 발생부의 출력과 온도 반비례형 전압 발생부의 출력을 동시 또는 개별적으로 조정하여 온도변화 및 소자 간의 미스매치(Mismatch)에 상관없이 일정한 기준전압을 생성할 수 있으므로 이를 사용하는 시스템의 성능 및 신뢰성을 극대화할 수 있는 효과가있다.

Claims

삭제
온도 비례형 전압 발생수단;

온도 반비례형 전압 발생수단; 및

상기 온도 비례형 전압 발생수단 또는 상기 온도 반비례형 전압 발생수단의 전류량을 제어 신호에 따라 기설정된 레벨만큼 선택적으로 조정하여, 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생수단을 포함하며,

상기 기준전압 발생수단은 상기 온도 비례형 전압 발생부의 전류량을 조정하기 위한 제 1 조정부,

상기 온도 반비례형 전압 발생수단의 전류량을 조정하기 위한 제 2 조정부,

상기 제 1 조정부 또는 제 2 조정부를 제어하기 위한 선택신호를 출력하는 제어부, 및

상기 제 1 조정부에 의해 조정된 전류량 및 제 2 조정부에 의해 조정된 전류량에 따른 기준전압을 출력하는 기준전압 출력부를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 2 항에 있어서,

상기 제어부는 제 1 제어신호에 따라 상기 온도 비례형 전압 발생수단 또는 상기 온도 반비례형 전압 발생수단의 전류량을 각각 기설정된 레벨만큼 조정하기 위한 선택신호를 생성하는 선택부,

제 2 제어신호에 따라 상기 선택신호를 제 1 조정부 또는 제 2 조정부에 출력하는 제 1 신호 출력부,

상기 제 1 제어신호 및 제 2 제어신호에 따라 상기 제 1 조정부에 제 1 기준 선택신호를 출력하는 제 2 신호 출력부, 및

상기 제 1 제어신호 및 제 2 제어신호에 따라 상기 제 2 조정부에 제 2 기준 선택신호를 출력하는 제 3 신호 출력부를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 선택부는 디코더인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 1 신호 출력부는

상기 제 2 제어신호에 따라 상기 선택신호를 상기 제 2 조정부로 출력하는 제 1 전달소자, 및 상기 제 2 제어신호에 따라 상기 선택신호를 상기 제 1 조정부로 출력하는 제 2 전달소자를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 5 항에 있어서,

상기 제 1 및 제 2 전달소자는 패스 게이트인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 1 신호 출력부는 상기 선택신호의 비트 수에 해당하는 수 만큼 구비되는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 1 제어신호는 적어도 둘 이상의 테스트 모드 신호의 조합으로 이루어진 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 2 신호 출력부는 상기 제 1 제어신호가 소정 값일 경우와, 상기 제 2 제어신호에 의해 상기 제 2 조정부가 선택되었을 경우 상기 제 1 조정부로 상기 제 1 기준 선택신호를 출력하도록 구성됨을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 2 신호 출력부는 상기 제 1 제어신호 각각을 입력받는 제 1 노아 게이트,

상기 제 1 노아 게이트의 출력과 제 2 제어신호를 입력받는 제 2 노아 게이트, 및

상기 제 2 노아 게이트의 출력을 반전시켜 출력하는 제 1 인버터를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 3 신호 출력부는 상기 제 1 제어신호가 소정 값일 경우와, 상기 제 2 제어신호에 의해 상기 제 1 조정부가 선택되었을 경우 상기 제 2 조정부로 상기 제 2 기준 선택신호를 출력하도록 구성됨을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 3 항에 있어서,

상기 제 3 신호 출력부는 상기 1 제어신호 각각을 입력받는 제 1 노아 게이트,

상기 제 1 노아 게이트의 출력과 제 2 인버터를 통해 반전된 제 2 제어신호를 입력받는 제 2 노아 게이트, 및

상기 제 2 노아 게이트의 출력을 반전시켜 상기 스위칭 소자로 출력하는 제 1 인버터를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
온도 비례형 전압 발생수단;

온도 반비례형 전압 발생수단; 및

제 1 및 제 2 제어신호에 따라 상기 온도 비례형 전압 발생수단과 상기 온도 반비례형 전압 발생수단의 전류량을 독립적으로 조정하여 온도변화에 상관없이 일정한 기준전압을 출력하는 기준전압 발생수단을 포함하는 반도체 메모리의 기준전압 생성장치.
제 13 항에 있어서,

상기 기준전압 발생수단은 상기 온도 비례형 전압 발생수단의 전류량을 조정하기 위한 제 1 조정부,

상기 온도 반비례형 전압 발생수단의 전류량을 조정하기 위한 제 2 조정부,

상기 제 1 조정부를 제어하기 위한 선택신호를 출력하는 제 1 제어부,

상기 제 2 조정부를 제어하기 위한 선택신호를 출력하는 제 2 제어부, 및

상기 제 1 조정부에 의해 조정된 전류량 및 제 2 조정부에 의해 조정된 전류량에 따른 기준전압을 출력하는 기준전압 출력부를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 2 항 또는 제 14 항에 있어서,

상기 제 1 조정부는 상기 온도 비례형 전압 발생수단의 전원단과 기준전압 출력단 사이에 스위칭 소자를 통해 연결된 복수개의 전류 제어소자를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 15 항에 있어서,

상기 복수개의 전류 제어소자는 저항값이 다른 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 15 항에 있어서,

상기 복수개의 전류 제어소자는 저항값이 큰 순서 또는 작은 순서로 연결됨을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 15 항에 있어서,

상기 복수개의 전류 제어소자는 트랜지스터인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 2 항 또는 제 14 항에 있어서,

상기 제 2 조정부는 상기 온도 비례형 전압 발생부의 전원단과 기준전압 출력단 사이에 스위칭 소자를 통해 연결된 복수개의 전류 제어소자를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 19 항에 있어서,

상기 복수개의 전류 제어소자는 저항값이 다른 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 19 항에 있어서,

상기 복수개의 전류 제어소자는 저항값이 큰 순서 또는 작은 순서로 연결됨을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 19 항에 있어서,

상기 복수개의 전류 제어소자는 트랜지스터인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 14 항에 있어서,

상기 제 1 제어부는 제 1 제어신호에 따라 상기 온도 비례형 전압 발생부의 전류량을 각각 기설정된 레벨만큼 조정하기 위한 선택신호를 출력하는 제 1 선택부, 및

상기 제 1 제어신호에 따라 제 1 기준 선택신호를 출력하는 제 2 선택부를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 23 항에 있어서,

상기 제 1 선택부는 상기 제 1 제어신호를 디코딩하여 그에 따른 선택신호를 출력하는 디코더인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 23 항에 있어서,

상기 제 2 선택부는 상기 제 1 제어신호를 입력받고 그에 따른 제 1 기준 선택신호를 출력하는 노아 게이트인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 14 항에 있어서,

상기 제 2 제어부는 제 2 제어신호에 따라 상기 온도 반비례형 전압 발생부의 전류량을 각각 기설정된 레벨만큼 조정하기 위한 선택신호를 출력하는 제 1 선택부, 및

상기 제 2 제어신호에 따라 제 2 기준 선택신호를 출력하는 제 2 선택부를 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 26 항에 있어서,

상기 제 1 선택부는 상기 제 2 제어신호를 디코딩하여 그에 따른 선택신호를 출력하는 디코더인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 26 항에 있어서,

상기 제 2 선택부는 상기 제 2 제어신호를 입력받고 그에 따른 제 2 기준 선택신호를 출력하는 노아 게이트인 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.
제 2 항 또는 제 14 항에 있어서,

상기 기준전압 출력부는 일단이 상기 제 1 조정부 및 제 2 조정부와 공통 연결되고, 타단이 상기 온도 비례형 전압 발생부 및 상기 온도 반비례형 전압 발생부와 공통으로 접지된 저항을 포함하는 것을 특징으로 하는 반도체 메모리의 기준전압 생성장치.