KR20020042726A - 플루오로실세스퀴옥산 막의 증착 - Google Patents

플루오로실세스퀴옥산 막의 증착 Download PDF

Info

Publication number
KR20020042726A
KR20020042726A KR1020027004976A KR20027004976A KR20020042726A KR 20020042726 A KR20020042726 A KR 20020042726A KR 1020027004976 A KR1020027004976 A KR 1020027004976A KR 20027004976 A KR20027004976 A KR 20027004976A KR 20020042726 A KR20020042726 A KR 20020042726A
Authority
KR
South Korea
Prior art keywords
film
sio
silsesquioxane
integer
deposition
Prior art date
Application number
KR1020027004976A
Other languages
English (en)
Inventor
나이젤 피. 핵커
Original Assignee
크리스 로저 에이취.
얼라이드시그날 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스 로저 에이취., 얼라이드시그날 인코퍼레이티드 filed Critical 크리스 로저 에이취.
Publication of KR20020042726A publication Critical patent/KR20020042726A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C09D183/08—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen, and oxygen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

플루오로기가 실세스퀴옥산 케이지의 실리콘 원자에 결합되어 있는 구조를 가진 플루오로 치환된 실세스퀴옥산 박막의 어레이가 제공된다. 제 1 측면에서, 본 발명은 화학식 [F-SiO1.5]x[H-SiO1.5]y(여기서, x+y=n, n은 2 내지 30의 정수, x는 1 내지 n의 정수, y는 0 내지 n의 정수)를 갖는 기화된 물질을 포함하는 조성물을 제공한다. 또한, 이러한 전구체로부터 제조된 막과 이들 막을 포함하는 물건이 제공된다.

Description

플루오로실세스퀴옥산 막의 증착 {DEPOSITION OF FLUOROSILSESQUIOXANE FILMS}
발명의 배경
반도체는 고속 컴퓨터 및 무선 통신을 포함하는 전자 제품용 집적 회로에 널리 사용된다. 이러한 집적회로는 일반적으로 단결정 실리콘으로 제작되는 다수의 트랜지스터를 사용한다. 현재 많은 집적 회로는 상호접속을 위한 다수준(multiple level)의 금속화(metallization)를 포함한다. 단일 반도체 마이크로칩은 수천, 심지어 수백만의 트랜지스터를 지닐 수 있다. 논리상, 단일 마이크로칩은 또한 트랜지스터를 상호접속시키는 수백만개의 라인을 가질 수 있다. 디바이스 형태가 수축하고, 기능적 밀도가 증가함에 따라, 라인 간에 커패시턴스(capacitance)를 감소시키는 것이 필수적이게 된다. 라인 대 라인 커패시턴스는 지연 시간 및 누화가 디바이스 성능을 방해하는 지점으로 강화될 수 있다. 이러한 다수준 금속화 시스템내에서 커패시턴스를 감소시키는 것은 RC 상수, 누화 전압 및 라인 간의 전력 손실을 감소시킨다. 일반적으로, 실리콘 디옥사이드의 박막은 유전체 층으로서, 그리고 디바이스의 기능적 요소 간에 커패시턴스를 감소시키는데 사용된다.
이러한 유전체 박막은 스페이서를 절연시키는 리지드(rigid)로서 작용함으로써 인접하는 전도체 또는 전도 수준의 원치 않는 쇼팅(shorting)을 방지하거나, 수분 및 이동성 이온에 대한 배리어(barrier)로서 작용함으로써 금속 전도체의 부식 또는 산화를 방지하거나, 근접하게 이격된 전도체 간의 깊고 협소한 갭을 충전하거나, 평탄하지 않은 회로 표면 형태를 평탄화하는 것을 포함하여 많은 용도를 제공하여, 전도체의 수준이 비교적 평탄한 막 표면 상에 신뢰성있게 증착될 수 있게 된다. 중요한 한계는 일반적으로 ILD(interlevel dielectric) 및 PO(protective overcoat) 막은 하부에 있는 전도체를 파괴시키지 않도록 비교적 저온에서 형성되어야 한다는 점이다. 매우 중요하게 고려되어야 하는 또 다른 사항으로는 이러한 유전체 막이 실리콘 디옥사이드(k=3.9)와 비교하여, 낮은 상대 유전율 k, 보다 적은 전력 소비, 누화 및 인접하여 이격된 전도체에 대한 시그날 지연을 가져야 한다는 것이다.
최근, 실리콘 디옥사이드 이외의 물질을 사용하려는 시도가 이루어졌다. 주목할만한 물질로는 에어로겔 및 실세스퀴옥산과 같은 저밀도 물질이 포함된다. 실리콘 디옥사이드 에어로겔과 같은 다공성 유전체의 유전율은 1.2 정도로 낮을 수 있다. 이러한 저유전율은 RC 지연 시간의 감소를 초래한다. 그러나, 에어로겔을 제조하는 방법은 초임계적 건조 단계를 필요로 한다. 이러한 단계는 반도체 제작의 비용 및 복잡성을 증가시킨다.
하이드로젠 실세스퀴옥산(HSQ)로부터 증착된 막은 ILD 및 PO 적용에 바람직한 많은 특성을 갖는 것으로 밝혀졌다. 예를 들어, 문헌[Haluska et al. U.S. Pat. No. 4,756,977, July 12, 1998]은 하이드로젠 실세스퀴옥산 수지를 용매 중에 희석시키는 단계, 이를 코팅으로서 기판에 도포시키는 단계, 용매를 증발시키는 단계 및 공기 중에서 기판을 가열하므로써 코팅을 세라믹화시키는 단계를 포함하는 막 증착 기술을 개시하고 있다. 다른 것으로는, 수소 기체[Ballance et al., U.S. Pat. No. 5,320,868, June 14, 1994] 또는 불활성 기체[유럽 특허 출원 90311008.8]의 존재 하에서 이와 같은 코팅을 세라믹화시키므로써, 최종 막의 유전율이 공기 중에서 세라믹화시키는 것과 비교하여 낮아지고/지거나 안정화될 수 있음을 발견하였다. 이들 문헌 각각은 용매 중에 용해된 실세스퀴옥산 수지의 사용을 개시하고 있다. 형성된 실세스퀴옥산 용액은 스핀-온 코팅(spin-on coating) 기술에 의해 기판에 코팅된다. 이들 코팅이 경화후에 유용한 유전체층을 형성할지라도, 장치 크기가 점차 최소화됨에 따라, 단순한 하이드로젠 실세스퀴옥산막을 갖는 것 보다는 저유전율을 갖는 유용한 유전체 박막을 갖는 것이 필수적이다.
플루오르화된 실록산 성분을 포함하는 막은 저유전율을 가지며 집적 회로용으로 적합하다. 플루오르화된 막은 일반적으로 실리콘 함유 성분과 플루오르 원을 제공하는 소분자의 CVD에 의해 형성된다. 일반적으로 이 공정은 독성이면서 부식성인 플루오르 가스의 사용을 필요로 한다. 다른 방법은 탄소원이면서 플루오르 원인 화합물을 사용한다. 예를 들어, 리(Lee) 등의 1997년 8월 26일자 미국 특허 제 5,660,895호에는 실리콘 전구체로서 디실란, 및 플루오르원으로서 카본 테트라플루오라이드를 사용하여 실리콘 옥사이드 막의 저온 플라즈마 강화 CVD 방법이 기재되어 있다.
실세스퀴옥산 유전체 코팅의 화학 기상 증착에 대해서는 제한된 노력이 있어 왔으나[참조: 젠틀(Gentle)의 1994년 1월 18일자 미국 특허 제 5,279,661호, 기판상에 하이드로젠 실세스퀴옥산의 CVD를 개시], 플루오르화된 실세스퀴옥산으로부터 박막을 제조하고자 하는 노력은 보고된 바 없다.
CVD를 사용하여 기판에 증착될 수 있는 이들 막을 위한 상이한 조성물 및 전구체의 저 k 박막 어레이는 당해 중요한 진보를 나타낼 것이며, 계속되는 디바이스 소형화 방법을 제공할 것이다. 매우 놀랍게도, 본 발명은 이러한 막 및 전구체를 제공한다.
발명의 요약
실세스퀴옥산 케이지의 실리콘 원자에 결합된 플루오로기를 갖는 실세스퀴옥산은 저유전율 박막에 유용한 전구체인 것으로 밝혀졌다. 플루오르화된 실세스퀴옥산 케이지는 당해 공지된 기술을 사용하여 용이하게 제조되며, 이들 분자의 휘발성 분획은 CVD를 사용하여 기판에 증착될 수 있다. 이러한 기판으로의 증착 후에, 플루오르화된 실세스퀴옥산 층은 경화되어 저 k 유전체 층 또는 막을 생성시킨다.
첫번째 관점에서, 본 발명은 화학식[F-SiO1.5]x[H-SiO1.5]y(여기에서, x+y=n이고, n은 2 내지 30의 정수이고, x는 1 내지 n의 정수이고, y는 0 내지 n의 정수임)을 갖는 물질을 포함하는 조성물을 제공한다.
두번째 관점에서, 본 발명은 저 k 유전체 막을 형성시키는 방법을 제공한다. 이 방법은 화학식[F-SiO1.5]x[H-SiO1.5]y(여기에서, x+y=n이고, n은 2 내지 30의 정수이고, x는 1 내지 n의 정수이고, y는 0 내지 n의 정수임)을 갖는 물질을 기판 상에서 기화시키고 증착시키는 것을 포함한다.
세번째 관점에서, 본 발명은 화학식 [HaSiOb]c[FaSiOb]d를 갖는 물질을 포함하는 저 k 막을 제공한다. 상기 식에서, a는 1 이하이고, b는 1.5 이상이며, c, d 및 n은 독립적으로 10 보다 큰 정수로 구성된 군으로부터 선택된 수이다.
네번째 관점에서, 본 발명은 화학식 [HaSiOb]c[(F)aSiOb]d를 갖는 물질을 포함하는 저 k 막을 포함하는 물건을 제공한다. 상기 식에서, a는 1 이하이고, b는 1.5 이상이며, c, d 및 n은 독립적으로 10 보다 큰 정수로 구성된 군으로부터 선택된 수이다.
본 발명의 상기 목적 및 그 밖의 목적 및 이점은 하기 상세한 설명으로부터 명백하게 될 것이다.
도면의 간단한 설명
도 1은 본 발명의 플루오로 치환된 실세스퀴옥산의 3차원 구조식의 일군이다.
발명의 상세한 설명 및 바람직한 구현예
약어 및 정의
본원에서 "CVD"는 "화학 기상 증착"을 의미한다.
본원에서 사용되는 "FHSQ"는 "플루오르화된 하이드로젠 실세스퀴옥산"을 의미한다.
본원에서 사용되는 "FSQ"는 "플루오르화된 실세스퀴옥산"을 의미한다.
본원에서 사용되는 "FSX"는 "플루오르화된 실록산"을 의미한다.
본원에서 사용되는 "FHSX"는 "플루오르화된 하이드로젠 실록산"을 의미한다.
용어 "플루오르화된 실세스퀴옥산" 및 "플루오르화된 하이드로젠 실세스퀴옥산"은 화학식 [F-SiO1.5]x[H-SiO1.5]y(여기서, x+y=n, n은 2 내지 30의 정수이고, x는 1 내지 n의 정수이며, y는 0 내지 n의 정수임)을 갖는 다양한 실란 화합물을 설명하기 위해 사용된다. "플루오르화된 실세스퀴옥산"은 실질적으로 모든 실리콘 원자에 플루오로기가 부착된 실세스퀴옥산을 의미한다. "플루오르화된 하이드로젠 실세스퀴옥산"은 플루오르화 실리콘 원자 및 수소 함유 실리콘 원자의 혼합물을 가진 실세스퀴옥산을 의미한다. "실세스퀴옥산"은 본원에서 상기 종들 모두를 총칭적으로 언급하기 위해 사용된다.
이러한 구조에 의해 정확하게 표현되지 않는다고 하더라도, 이들 수지는 이들의 형성 또는 취급과 관련된 다양한 인자로 인해 0개 또는 2개의 수소 원자 또는 플루오로기가 부착된 소수의 실리콘 원자를 함유할 수 있다.
용어 "플루오르화된 실록산 막" 및 "플루오르화된 하이드로젠 실록산 막"은 증착된 실세스퀴옥산을 경화시킴으로써 생성된 막을 의미한다. 이러한 막은 일반식 [HaSiOb]c[FaSiOb]d을 지닌다. 상기 식에서, a는 1 이하이고; b는 1.5 이상이며; c, d 및 n은 10 보다 큰 정수로 구성된 군으로부터 독립적으로 선택된 수이다.
본원에 사용된 "저 k(low k)"는 SiO2막의 유전율 보다 낮은 유전율을 의미한다.
서론
본 발명은 완전히 플루오르화된 실세스퀴옥산 및 플루오르화된 하이드로젠 실세스퀴옥산의 휘발성 분획을 사용하여 다양한 기판상에 코팅을 형성시킬 수 있다는 발견을 기초로 한다. 화합물은 CVD에 의해 반도체 웨이퍼와 같은 기판상에 증착된다. 증착 후, 막을 경화시켜 저 k 유전체 막을 생성시킨다. 본원에 설명된 기술에 의해 생성된 막은 전자 디바이스와 같은 기판상의 보호층 및 유전체 층으로서 유용하다.
본 발명은 저 k 유전체 막을 형성시키는 방법을 제공한다. 또한, 저 k 막의 어레이 및 이러한 막을 형성시키기에 유용한 화합물이 제공된다.
화합물
첫 번째 일면에서, 본 발명은 화학식 [F-SiO1.5]X[H-SiO1.5]y(여기에서, x + y = n 이고, n은 2 내지 30의 정수이며, x는 1 내지 n의 정수이고, y는 0 내지 n의 정수임)을 지닌 기화된 물질을 포함하는 조성물을 제공한다. 현재 바람직한 플루오르 함량 %는 약 20% 내지 약 75%, 더욱 바람직하게는 약 10% 내지 50%이다.
본 발명의 실세스퀴옥산은, 높은 n값에서 케이지(cage) "T-n" 분자(예를 들어, T-8, T-10 등)로서 존재하는 플루오로 치환된 분자이다. 한 가지 바람직한 구현예에서, n은 2 내지 16의 정수이다. 한 가지 또 다른 바람직한 구현예에서, n은 8 내지 12의 정수이다.
이들 화합물은 당 분야에 공지된 많은 방법에 의해 합성될 수 있다. 예를 들어, FSQ는 F-Si-X3의 가수분해 및 축합에 의해 합성될 수 있다.
상기 제공된 화학식의 경우, X는 가수분해 도중에 제거되는 종을 나타낸다. 현재, 바람직한 X기는 할로겐, 알콕시기 및 아릴옥시기이고, 더욱 바람직하게는 할로겐이고, 더욱더 바람직하게는 Cl이다.
가수분해/축합 반응은 바람직하게는 완전히 축합된 FSQ 또는 FHSQ를 생성시키거나 가수분해 및/또는 축합은 부분 가수분해물(Si-OR, Si-Cl 등을 함유) 및/또는 부분 축합물(SiOH기를 함유)이 형성되도록 중간 지점에서 저지될 수 있다[참조: Olsson, Arkiv. Kemi. 13: 367-78 (1958); Barry et al., J. Am. Chem. Soc. 77: 4248-52 (1955); and Dittmar et al., L. Organomet. Chem. 489: 185-194 (1995)]. 한 바람직한 구현예에서, 반응은 실질적으로 완전히 축합된 실세스퀴옥산을 생성한다. ASQ 및 AHSG의 플루오르 함량은 가수분해 반응의 화학양론의 조작에 의해 조절될 수 있다.
가수분해/축합 반응은 다수의 다양한 반응 환경에서 수행될 수 있으며, 적합한 반응 조건을 선택하는 것은 충분히 당업자의 지식 범위에 속한다. 가수분해 및 축합 중합은 플루오로실란 단량체(또는 공중합의 경우 둘 모두의 단량체)를 수성 매질에 첨가함으로써 통상적인 장치를 사용하여 수행되는 것이 일반적이다. 수성 매질은 단순히 물일 수 있거나 수성 알코올일 수 있다. 또한, 유기 및/또는 무기 산 또는 염기와 같은 촉매가 반응 혼합물에 첨가될 수 있다. 예를 들어, 실란 알콕사이드가 실세스퀴옥산에 대한 전구체로서 사용되는 경우, 산성 촉매(예를 들어, HCl)를 사용하여 반응을 촉진시키는 것이 종종 바람직하다. 더욱이, 실란 할라이드가 전구체로서 사용되는 경우, 염기성 반응 환경이 종종 반응을 촉진시킨다 [참조: Wacker et al., U.S. Patent No. 5,047,492, September 10, 1991].
실란 단량체(예를 들어, FSiCl3, FSi(OEt)3, HSiCl3, HSi(OEt)3등)는 가수분해 혼합물에 순수한 상태로 첨가되거나, 먼저 용매(예를 들어, 헥산, 메틸렌 클로라이드, 메탄올 등)에 용해될 수 있다. 단량체(들)은 가수분해 및 축합을 보다 정밀하게 제어하기 위해 측정된 비율로 가수분해 매질에 첨가되는 것이 바람직하다. 2종 이상의 단량체가 사용된 한 바람직한 구현예에서, 단량체의 혼합물이 형성된 후, 이 혼합물이 가수분해 혼합물에 첨가된다.
또한, 가수분해 및 축합 중합 반응의 추가의 제어는 반응 온도를 약 0℃ 내지 약 50℃로 유지함으로써 가수분해 반응 매질의 온도의 조정을 통해 이루어질 수 있다. 바람직하게는, 가수분해 반응 매질의 온도는 약 0℃ 내지 약 5℃로 유지된다.
플루오르화 반응에 사용되는 몇가지 출발 하이드로젠 실세스퀴옥산은 시중에서 구입가능하다. 예를 들어, T-8 케이지는 시중에서 구입가능하다(Aldrich Chemical Co., Dow Corning, Hitachi). 또한, 하이드로젠 실세스퀴옥산의 다양한 제조 방법이 개발되어 왔다. 예를 들어, 본원에 참고문헌으로 인용된 콜린스(Collins) 등의 미국 특허 제 3,615,272호에는, 트리클로로실란을 벤젠술폰산 수화물 가수분해 매질중에서 가수분해시키고, 생성물을 물 또는 수성 황산으로 세척하는 것을 포함하여, 거의 완전히 축합된 하이드로젠 실세스퀴옥산(100-300ppm의 실라놀을 함유할 수 있음)을 제조하는 방법이 기재되어 있다. 유사하게는, 뱅크(Bank) 등의 미국 특허 제 5,010,159호(1991년 4월 23일)에는, 히드리도실란을 아릴술폰산 수화물 가수분해 매질중에서 가수분해시켜 수지를 형성시키고, 이를 중화제와 접촉시키는 것을 포함하여, 하이드로젠 실세스퀴옥산을 제조하는 방법이 기재되어 있다. 후자의 공정의 바람직한 구현예에서 사용된 산 대 실란의 비는 약 6/1이다.
더욱 정연한 실세스퀴옥산 케이지(예를 들어, T-10, -12 등)는 예를 들어, 옥타실세스퀴옥산 케이지와 플루오르화된 옥타실세스퀴옥산 케이지의 부분 전위(rearrangement)에 의해 제조될 수 있다. 이러한 전위 반응은 소듐 아세테이트, 소듐 시아네이트, 소듐 술파이트, 소듐 히드록사이드 및 포타슘 카보네이트와 같은 화합물에 의해 촉매된다. 반응은 일반적으로 유기 용매, 바람직하게는 아세톤중에서 수행된다[참조: Rikowski et al.Polyhedron 16:3357-3361(1997)].
수성 반응 매질로부터 실세퀴옥산 반응 생성물의 회수는, 통상적인 방법(예를 들어, 반응 생성물은 용해시키지만, 수성 반응 매질과는 혼화될 수 없는 유기 용매를 사용한 용매 추출법), 실세스퀴옥산 반응 생성물의 염석 등에 의해 수행될 수 있다. 그 후, 실세스퀴옥산 반응 생성물은 적절한 추출 용매의 여과 또는 증발에 의해 회수될 수 있다.
화합물은 크로마토그래피(예를 들어, 겔 침투, 실리카 겔, 역상, HPLC, FPLC 등), 결정화, 침전, 분별 증류, 한외 여과, 투석 등을 포함하는 유기화학 분야의 통상적인 방법에 의해 정제될 수 있다. 바람직한 구현예에서, 반응 물질은 분별 증류 및 침전에 의해 정제된다.
당해 분야에 공지된 분석 방법으로 화합물을 특성화시킬 수 있다. 유용한 방법으로는 분광측정 방법(예를 들어,1H,13C,19F NMR, 적외선), 질량 분석법, 분자량 표준물질에 대한 겔 침투 크로마토그래피, 원소 분석법, 융점 측정법 등이 있다. 바람직한 구현예에서, 화합물은 각각 이러한 방법을 포함하는 프로토콜에 의해 특성화될 수 있다.
전형적인 구현예에서, 플루오로트리클로로실란(~25g)을 약 0℃의 온도에서 증류수(~250mL) 및 비극성 용매(예를 들어, 헥산, 톨루엔)에 교반시키면서 적가하였다. 실란 첨가가 끝난 후, 반응물을 10분 내지 24시간 동안 교반시켰다. 수성 혼합물중에 침전물이 형성되면, 혼합물을 분별 증류 또는 원심분리에 의해 정제시켰다. 그 후, 헥산과 같은 유기 용매를 수성 반응 매질에 첨가하였다. 수성 매질로부터 반응 생성물을 추출하기에 충분한 시간 동안 반응 혼합물을 교반시켰다. 유기층을 수층으로부터 제거하고, 수성상을 유기 용매로 3회 세척하여 추가로 추출하였다(~3 x 100mL). 헥산 세척물을 원래의 유기상 추출물과 합하고, 합한 유기상 용액을 소듐 술페이트와 접촉시키므로써 건조시킨 후, 여과시켰다. 유기상 추출물로부터 용매를 증발시킨 후, 회수된 반응 생성물을 높은 진공하에 건조시켜 목적으로 하는 생성물을 수득하였다. 생성물은1H 및29Si NMR, 질량 분석법 및 원소 분석법에 의해 특성화할 수 있다. 생성물의 분자량을 폴리스티렌 캘리브래이션 표준물질과 같은 표준물질에 대한 GPC에 의해 측정하였다.
목적으로 하는 물리적 특성을 갖는 저 k 유전체 막은 트리클로로실란과 공중합된 플루오로실란의 공중합체를 사용하여 제조될 수 있다. 전형적인 구현예에서, FHSQ 단량체를 가수분해 축합에 의해 제조하였다. 이러한 구현예에서, 최종 생성물의 플루오로 함량은 플루오로실란 대 트리클로로실란의 화학량론적 비에 의해 조절된다. 따라서, 플루오르 대 수소의 비가 평균 3:1인 생성물을 제조하기 위해서, 플루오로트리클로로실란(3몰)과 트리클로로실란(1몰)을 혼합시키고, 혼합된 성분을 약 0℃의 온도에서 교반시키면서 증류수(~250mL)와 비극성 용매에 적가하였다. 약 10분 내지 약 24시간 동안 교반시킨 후, 헥산(~250mL)과 같은 유기 용매를 수성 반응 매질에 첨가하여 수성 매질로부터 반응 생성물을 추출하고, 반응 혼합물을 10분 동안 교반하였다. 반응 혼합물의 처리 및 생성물의 특징은 상기 단독중합체에 대해 설명된 것과 사실상 유사하다.
바람직한 구현예에서, FSQ 또는 FHSQ 중합체는 기상 증착에 의해 증착되나, 상기 설명된 몇가지 반응은 분자량이 너무 높아서 중합체를 유용한 양으로 증발시키지 못하는 FSQ 및 FHSQ 중합체를 생성시킬 수 있다. 보다 고분자량 분획을 남기면서, 휘발성 분획을 증발시키고 막을 형성하는데 사용할 수 있지만, 바람직한 구현예에서는, 이러한 화합물을 기상 증착에 사용하기 전에 고분자량 분자를 생성물 혼합물의 보다 휘발성 성분으로부터 제거한다.
고분자량 및 저분자량 분획의 분리는 예를 들어, 겔 침투 크로마토그래피, 고성능 액체 크로마토그래피(HPLC), 한외 여과, 분별 결정화 및 용매 분별 증류를 포함하는 많은 방법에 의해 수행될 수 있다. 각각의 이러한 방법은 널리 공지되어 있으며, 당업자라면 과도한 실험 없이 특정 혼합물에 대한 적합한 정제 프로토콜을고안해낼 수 있다. 다른 증착 방법이 사용되는 경우, 막 전구체의 휘발성은 별로 중요하지 않다.
바람직한 구현예에서, 기상 증착법을 이용하여, 생성물의 혼합물을 분별 증류시켜 본 발명의 증착 공정에서 기화될 수 있는 저분자량 종을 수득하였다. 중합체를 분별 증류시키는 임의의 통상적인 방법이 본원에 사용될 수 있다. 그러나, 임계점, 임계점에 부근 또는 임계점을 넘는 지점에서 다양한 유체를 사용하는 것이 특히 바람직하다. 이러한 공정은 문헌[Hanneman et al., U.S. Patent No. 5,118,530, June 2, 1992]에 기재되어 있다. 본원에 설명된 공정은 (1) 중합체의 분획을 용해시키기에 충분한 시간 동안 임계점, 임계점에 부근 또는 임계점을 넘는 지점에서 H-수지를 유체와 접촉시키고; (2) 잔여 중합체로부터 분획물을 함유하는 유체를 분리시키고; (3) 목적으로 하는 분획을 회수하는 것을 포함한다.
특히, 분별 증류 방법은 추출 용기를 실세스퀴옥산 생성물의 혼합물로 충전시키고, 용기를 통해 추출 유체를 통과시키는 것을 포함한다. 추출 유체 및 이것의 용해도 특성을 조절하여 단지 목적으로 하는 분자량 분획의 실세스퀴옥산만을 용해시켰다. 유체에 용해되지 않는 실세스퀴옥산 분획 및 겔 또는 오염물과 같은 기타 불용해성 물질을 남겨둔채 목적으로 하는 실세스퀴옥산 분획을 갖는 용액을 용기로부터 분리하였다. 그 후, 목적으로 하는 실세스퀴옥산 분획을 용매의 용해도 특성을 변화시킴으로써 용액으로부터 회수하고, 목적으로 하는 분획물을 침전시켰다. 그 후, 상기 침전물은 여과 또는 원심분리와 같은 공정에 의해 수집될 수 있다.
본 공정에 사용된 추출 유체는, 임계점, 임계점 부근 또는 임계점을 넘는 지점에서 목적으로 하는 실세스퀴옥산 분획만 용해시키고 나머지 분획은 용해시키지 않는 임의의 화합물을 포함한다. 그러나, 적합한 지점에 도달하는데 불필요한 방법이 요구되지 않도록 일반적으로 용매 화합물의 임계 온도 및 압력을 추가로 고려한다. 기능적인 특정 화합물의 예는 이산화탄소 및 에탄 또는 프로판과 같은 대부분의 저분자량 탄화수소를 포함하며, 여기에 제한되는 것은 아니다. 추가적인 분별 증류 방법은 카쯔토쉬(Katsutoshi) 등의 미국 특허 제 5,486,546호(1996. 1.13)에 기재되어 있다.
이러한 방법에 의해, 연구자는 FHSQ 또는 FSQ의 목적으로 하는 분획을 회수할 수 있다. 그러나, 본원에 기술된 분획을 수득하는 그 밖의 동등한 방법도 고려된다. 예를 들면, 본원의 용액 분별 증류 또는 승화 작용 같은 방법들이 있다[참조: Olsson et al., Arkiv. Kemi 13: 367-78 (1958)].
본 발명의 공정에 사용되는 실세스퀴옥산의 바람직한 분획은 중간 온도 및/또는 진공 조건하에서 휘발될 수 있는 것이다. 일반적으로, 이러한 분획은 상기 종의 약 75% 이상이 약 3000 미만의 분자량을 갖는 것들이다. 그러나, 본원에서는 상기 종의 약 75% 이상이 약 1800 미만의 분자량을 갖는 분획이 바람직하고, 상기 종의 약 75% 이상의 약 800 내지 1600의 분자량을 갖는 분획이 특히 바람직하다.
바람직한 구현예에서, 이러한 분자량 범위는 T-2 내지 T-30 케이지인 화합물에 해당한다. 기상 증착에 있어서, 바람직한 종은 T-2 내지 T-16인 화합물에 해당하고, 적용시 스핀에 있어서 바람직한 종은 T-12 내지 T-30에 해당한다.
또한, 쉽게 기화되지 않는 성분을 함유하는 실세스퀴옥산의 혼합물이 실세스퀴옥산 증기의 공급원으로써 본원에서 사용될 수 있음을 고찰하였다. 그러나, 이러한 혼합물의 기화는 비휘발성 종을 포함하는 잔류물을 잔류시킬 수 있다. 이러한 잔류물은 광범한 분자량을 가진 화합물을 함유하는 실세스퀴옥산 혼합물의 사용을 방해하지 않는다.
화학 기상 증착(CVD)
하나 이상의 본 발명의 화합물을 사용하여 막을 생성하기 위해 당 분야에 공지된 임의의 증착 방법이 사용될 수 있다. 일반적으로 사용되는 증착 기술에는 예컨대, 스프레잉(예컨대, 진공하에서 분무기), 스핀-온, 딥-코팅, 스퍼터링, CVD 등이 포함된다. 그 밖의 코팅 방법들은 당업자에게 자명할 것이다.
현재 CVD의 사용이 바람직하기 때문에, 제 2의 일면에서, 본 발명은 저 k 유전체 막을 형성시키는 방법을 제공한다. 상기 방법은 화학식 [F-SiO1.5]x[H-SiO1.5]y(여기서, x + y = n이고, n은 2 내지 30의 정수이고, x는 1 내지 n의 정수이고 y는 0 내지 n의 정수임)를 갖는 물질을 기화시키고 기판상에 증착시키는 것을 포함한다.
예시적인 구현예에서, 실세스퀴옥산의 바람직한 분획을 수득하고, 이것을 CVD 장치에 놓고, 기화시키고, 코팅될 기판을 함유하는 증착 챔버내로 도입시킨다. 기화는 실세스퀴옥산 샘플을 이의 기화점 이상으로 가열하거나, 진공을 사용하거나, 둘의 조합에 의해 수행될 수 있다. 일반적으로, 기화는 대기압하에서 50℃ 내지 300℃의 온도 또는 진공하에서 더 낮은 온도(실온에 가까운 온도)에서 수행된다.
본 발명의 방법에 사용된 실세스퀴옥산 증기의 양은 목적으로 하는 코팅을 증착시키기에 충분한 양이다. 이것은 목적으로 하는 코팅 두께, 코팅될 구역 등과 같은 인자에 따라 폭넓은 범위에 걸쳐 변화할 수 있다. 또한, 증기는 목적으로 하는 임의의 농도에 가까운 농도로 사용될 수 있다. 희석 증기가 사용되는 경우, 대체로 공기, 아르곤 도는 헬륨과 같은 임의의 적합한 가스와 혼합될 수 있다.
본 발명의 방법은 바람직한 코팅을 매우 다양한 두께로 증착시키기 위해 사용될 수 있다. 예를 들면, 약 단층에서부터 약 2 내지 3미크론을 초과하는 두께의 코팅이 가능하다. 최종 사용 분야가 이러한 더 두꺼운 박막을 보증하는 경우, 훨씬 두꺼운 막 두께가 가능하다. 적층된 박막의 다중 코팅은 응력 균열을 최소화시키기 위해, 두께가 4미크론 이상인 세라믹 막을 제조하는데 바람직하다.
또한 이들 코팅은, SiO2코팅, SiO2/개질 세라믹 옥사이드 층, 실리콘 함유 코팅, 실리콘 탄소 함유 코팅, 실리콘 질소 함유 코팅, 실리콘 질소 탄소 함유 코팅, 실리콘 산소 질소 함유 코팅 및/또는 다이아몬드 유사 탄소 코팅과 같은 기타 코팅을 덮거나, 이들에 의해 덮일 수 있다. 이러한 코팅 및 이들의 증착 메카니즘은 당 분야에 공지되어 있다. 예를 들어, 많은 부분이 할루스카(Haluska)의 문헌(참조: U.S. Patent No. 4,973,526, November 27, 1990)에 교시되어 있다.
본 발명의 막의 형성은 매우 다양한 기술에 의해 수행되며, 이 기술들은 개념적으로 2가지 그룹으로 나뉜다: (1) 기판과 기상 증착된 종과의 상호작용에 의한 막 성장; 및 (2) 기판 또는 막 물질에 변화를 일으키지 않으면서 증착에 의한 박막 형성[참조: Bunshah et al., Deposition Technologies for Films and Coatings, Noyes, Park Ridge, New Jersey, 1983; and Vossen et al., Thin Film Process, Academic Press, New York, New York, 1978].
제 2 그룹이 본 발명에 가장 적절하며 이에는 또 다른 3가지 서브클래스의 증착이 포함된다: (a) 화학 기상 증착, 또는 CVD, 여기에서는 필요한 성분을 함유하는 증기상 화학물질의 화학적 반응에 의해 기판상에 고체 막이 형성된다; (b) 물리적 기상 증착, 또는 PVD, 여기에서는 박막의 종이 공급원으로부터 물리적으로 제거되어 증기를 형성하고, 이것이 감압 구역을 통해 기판으로 수송되고, 여기에서 축합되어 박막을 형성한다; 및 (c) 액체로 기판을 코팅한 후 건조시켜 고체 박막을 형성한다. CVD 방법을 사용하여 단일 결정 박막을 형성시키는 경우, 이러한 방법을 에피택시(epitaxy)라 칭한다. PVD에 의한 박막의 형성에는 스퍼터링 및 증발 방법이 포함된다.
현재 3가지 주요 타입의 화학 기상 증착(CVD) 공정, 즉 대기압 CVD(APCVD), 저압 CVD(LPCVD) 및 플라즈마 강화 CVD(PECVD)가 존재한다. 이들 공정은 각각 장점 및 단점을 가지고 있다. 특정한 적용을 위해 적절한 CVD 공정 및 장치의 선택은 당업자의 능력으로 무난할 것이다.
대기압 CVD(APCVD) 장치는 약 400℃의 온도에서 질량 수송 제한된 반응 모드로 작동한다. 질량-수송 제한된 증착에서는, 증착 챔버의 온도 제어가 다른 방법에서 보다 덜 중요하다: 질량 수송 방법은 단지 온도에만 약하게 의존한다. 반응물의 도달율이 벌크 가스중의 이들의 농도에 직접적으로 비례하기 때문에, 웨이퍼에 인접한 벌크 가스중의 반응물의 균일한 농도를 유지시키는 것이 중요하다. 따라서, 웨이퍼를 가로지르는 일정한 두께의 박막을 보증하기 위해서, 질량 수송 제한된 체제로 작동하는 반응기는 모든 웨이퍼 표면이 동일한 흐름의 반응물을 공급하도록 설계되어야 한다. 가장 널리 사용되는 APCVD 반응기 설계는 웨이퍼를 수평으로 위치시키고 가스 스트림하에서 이들을 이동시킴으로써 반응물의 일정한 공급을 제공한다.
APCVD 반응기와는 대조적으로, 저압 CVD(LPCVD) 반응기는 반응 속도-제한된 모드로 작동한다. 반응 속도-제한된 조건하에서 수행되는 상기 공정에서는, 공정의 온도가 중요한 파라미터이다. 반응기를 통한 일정한 증착율을 유지시키기 위해, 반응기 온도는 반응기 및 모든 웨이퍼 표면에서 균일해야 한다. 반응 속도-제한된 조건하에서 증착된 종이 표면에 도달하는 속도는 일정한 온도 만큼 중요한 것이 아니다. 따라서, LPCVD 반응기는 변치않는 반응물의 유량을 웨이퍼 표면의 모든 위치에 공급하도록 설계될 필요는 없다.
예를 들어, 중간 진공(30 내지 250Pa 또는 0.25 내지 2.0torr) 및 고 온(550 내지 600℃)에서 작동하는 LPCVD 반응기의 저압하에서, 증착된 종의 확산도는 대기압에서 확산도의 약 1000배로 증가한다. 증가된 확산도는, 반응물이 확산되어야 할 거리가 압력의 제곱근 미만으로 증가하기 때문에 부분적으로 상쇄된다. 순수 효과는 기판 표면으로 반응물을 운반하고 기판 표면으로부터 부산물을 멀리 운반하는 데 한 차수 이상의 증가가 있다는 것이다.
LPCVD 반응기는 2개의 주된 구성으로 설계된다: (a) 수평 튜브 반응기; 및 (b) 수직 흐름 등온 반응기. 수평 튜브, 고온 벽 반응기는 VLSI 공정에서 가장 폭 넓게 사용되는 LPCVD 반응기이다. 그것은 폴리-Si, 실리콘 나이트라이드 및 도핑되거나 도핑되지 않은 SiO2막을 증착하는 데 사용된다. 이들은 우월한 경제성, 처리량, 균일성, 및 큰 직경(예를 들어, 150mm) 웨이퍼의 수용 능력 때문에, 매우 넓은 응용성을 갖는다.
수직 흐름 등온 LPCVD 반응기는 분배된 기체 공급 기술을 추가로 제공하여, 각 웨이퍼가 새로운 반응물의 동일한 공급을 수용하게 한다. 웨이퍼는 다시 나란히 적층되지만, 천공된 석영 케이지(cage)내에 놓인다. 케이지는 길고 천공된 석영 반응-기체 주입기 튜브들 아래에 위치되고, 하나의 튜브는 각 반응 기체를 위한 것이다. 기체는 주입기 튜브로부터 수직으로 케이지 천공을 관통하여, 웨이퍼를 지나, 웨이퍼 표면에 평행하게 케이지 아래의 배기 슬롯으로 흐른다. 케이지 천공의 크기, 수, 및 위치는 웨이퍼 표면으로의 반응 기체의 흐름을 제어하기 위하여 사용된다. 케이지 천공의 설계를 적절히 최적화함으로써, 각 웨이퍼는 동일한 양의 새로운 반응물을 수직으로 인접한 주입기 튜브로부터 공급받을 수 있다. 따라서, 이러한 설계는 단부-공급 튜브 반응기의 웨이퍼-대-웨이퍼(wafer-to-wafer) 반응물 소산 효과를 회피할 수 있으며, 어떠한 온도 램핑(ramping)도 요구되지 않고, 높은 균일성의 침착을 생성하며, 낮은 입자 오염을 달성한다.
제 3 주된 CVD 방법은 플라즈마 강화 CVD(PECVD)이다. 이 방법은 압력 관리체계 뿐만 아니라 에너지 입력 방법에 의해서도 분류될 수 있다. 화학 반응을 개시시키고 유지하기 위해 열 에너지에만 오로지 의존하기 보다는, PECVD는 rf-유도 글로 방전(glow discharge)을 이용하여 에너지를 반응물 기체내로 운반하며, 기판을 APCVD 또는 LPCVD 공정보다 낮은 온도로 유지시킨다. 기판상의 막 증착이 다른 방법에 의해 코팅을 수용하기에 충분한 열적 안정성을 갖지 않는 것을 고려하면, 낮은 기판 온도는 PECVD의 주된 이점이다. 또한, PECVD는 열적 반응을 이용하여 수득된 것에 비하여 증착 속도를 증가시킨다. 더욱이, PECVD는 독특한 조성 및 성질을 갖는 막을 생성할 수 있다. 양호한 접착성, 낮은 핀홀(pinhole) 밀도, 양호한 스텝 커버리지(step coverage), 적당한 전기적 성질, 및 미세-선 패턴 트랜스퍼공정(fine-line pattern transfer process)과의 양립성과 같은 바람직한 특성은 VLSI에서의 이러한 막의 적용을 가능하게 하였다.
RECVD는 rf 전력 밀도, 주파수 및 충격 계수(duty cycle)를 포함하는 몇가지 증착 파라미터의 제어 및 최적화를 요구한다. 증착 공정은 복잡하고 상호의존적 방식으로 이러한 파라미터 뿐만 아니라, 기체 조성, 유속, 온도 및 압력의 통상적인 파라미터에 의존한다. 게다가, LPCVD에서와 같이, PECVD 방법은 제한된 표면 반응이고, 따라서 적당한 기판 온도 조절이 균일한 막 두께를 보장하기 위하여 필요하다.
CVD 시스템은 통상 하기 요소를 포함한다: (a) 기체 공급원; (b) 기체 공급 라인; (c) 시스템으로 기체를 계량하기 위한 질량-흐름 조절기; (d) 반응 챔버 또는 반응기; (e) 막을 침착하고자 하는 웨이퍼를 가열시키고, 몇몇 시스템에서는 기타 수단에 의해 추가 에너지를 공급하기 위한 수단; 및 (f) 온도 센서. 또한, LPCVD 및 PECVD 시스템은 감소된 압력을 설정하고 챔버로부터 기체를 배기하기 위한 펌프를 포함한다.
바람직한 구현예에서, 본 발명의 막은 가열된 기판을 가진 CVD를 사용하여 생성된다.
경화(Curing)
제 3의 측면에서, 본 발명은 화학식 [HaSiOb]c[FaSiOb]d을 갖는 재료를 포함하는 저 k 유전체 막을 제공한다. 이 화학식에서, a는 1 이하이고; b는 1.5 이상이며; c, d 및 n은 10, 더욱 바람직하게는 100, 보다 바람직하게는 1000, 더욱 바람직하게는 10,000, 보다 바람직하게는 100,000 보다 큰 정수로 구성된 군으로부터 독립적으로 선택된 수이다.
바람직한 구현예에서, 상기 막에 대한 전구체는 화학식 [F-SiO1.5]x[H-SiO1.5]y(여기에서, x+y=n이고, n은 2 내지 30의 정수이며, x는 1 내지 n의 정수이고, y는 0 내지 n의 정수임)를 갖는 실세스퀴옥산이다. 상기 막은 기판상에 증착된 실세스쿠옥산 단량체의 막을 경화시킴으로써 형성된다.
경화 공정을 개시하기 전에, 막 리플로우(film reflow) 공정은 막의 표면을 평탄화하기 위해 수행될 수 있다. 코팅 후에, 실세스퀴옥산 막 리플로우는 기판의 온도를 120℃ 내지 200℃의 온도로, 전형적으로 약 5분간 상승시킴으로써 수행될수 있다. 이 단계는 공기중에서 또는 경화 환경에서, 편리한 압력(전형적으로 대기압)에서 수행될 수 있다. 대안적으로, 이 단계는 ILD 또는 PO 증착에 사용될 수 있는 대부분의 경화 조건하에서 하기 경화 단계와 조합될 수 있다.
선행 기술에서, 실세스퀴옥산-유도된 막을 다양한 환경에서 경화하여 다양한 특성을 가지도록 하여 왔다. 이들 환경은 공기, 암모니아, 질소/아르곤, 및 수소/질소를 포함한다. 또한, 일반적으로, 약 400℃의 온도 및 약 30분 내지 1시간의 경화 시간이 선행 기술에서 교시되어 있다. 특히, 공기중의 경화는 주로 Si-O 막을 생성하고, 암모니아중의 경화는 실리콘 옥시나이트라이드 타입 막을 생성하고 불활성 또는 환원 대기 중의 경화는 경화되지 않은 하이드로젠 실세스퀴옥산 고유의 Si-H 결합의 일부분을 보유하는 막을 생성시킨다.
본 발명은 본원에서 논의된 것 이외에 환원 또는 불활성 환경을 포함하여 모든 환경에서 건조되거나 경화된 실세스퀴옥산 막의 용도에 관한 것이다. 비-산화 상태에서 주의깊게 경화된 막도 결국, 장치의 디바이스의 추가 가공, 포장 또는 사용시 수분 및/또는 산소에 노출된다. 또한, 본 발명은 Pt(acac)2와 같은 VIII 족 촉매의 미량을 추가의 실세스퀴옥산 막 경화에 사용하는 증착 방법에 사용될 것으로 이해된다.
실세스퀴옥산 막의 형성은, 코팅된 기판을 적절히 상승된 온도로 처리 또는 UV 조사, 또는 입사 전자 빔에 의해 가공하여 실세스퀴옥산 분자 조성물을 실세스퀴옥산 박막으로 전환시킴으로써 수행된다. 상기 가교 전환은 약 0.5% 이상의 상대 습도를 함유하는, 바람직하게는 약 15% 내지 약 100% 상대 습도를 함유하는 수분-함유 대기중에서 수행된다. 명시된 수분 수준은 세라믹 박막을 형성하는 전체 가공 과정 동안 대기에 존재할 수 있거나, 선택적으로 일부 과정 동안에만 존재할 수 있다.
수분-함유 대기에 더하여 질소, 아르곤, 헬륨 등과 같은 불활성 기체가 존재하거나 공기, 산소, 염화 수소, 암모니아 등과 같은 반응성 기체가 존재할 수 있다.
본 발명의 첫번째 구현예에서, 코팅된 기판상의 실세스퀴옥산 분자의 전환은 코팅된 기판을 가열함에 의한 열가공을 통해 수행된다. 박막을 형성하기 위하여 가열시에 적용되는 온도는 적절해야 하고, 바람직하게는 약 100℃ 이상, 보다 더 바람직하게는 150℃ 이상이다. 일반적으로, 극도의 고온은 종종 기판, 예를 들어 특히 금속화된 전자 기판에 존재하는 다른 물질에 해롭고, 일반적으로 불필요하다. 약 150℃ 내지 약 700℃의 범위에서의 가온이 바람직하고,약 200℃ 내지 약 500℃의 범위에서의 가온이 보다 더 바람직하다. 정확한 온도는 사용된, 특정 치환된 오르가노실세스퀴옥산, 대기의 조성(상대 습도 포함), 가열 시간, 코팅 두께 및 코팅 조성 성분과 같은 인자에 따라 다르다. 적절한 조건의 선택은 당업자가 수행가능하다.
일반적으로 가열은 필요한 박막을 형성하기에 충분한 시간 동안 수행되어야 한다. 전형적으로 가열 기간은 약 6시간 이하의 범위이다. 약 2시간 미만의 가열 시간, 예를 들어, 약 0.1 내지 약 2시간이 바람직하다.
일반적으로 가열 과정은 주변 압력(즉, 대기압)에서 수행되나, 대기압 이하 또는 부분 진공 또는 초대기압 이 또한 적용가능하다. 일반적으로 대류식 오븐, 고속 열가공, 가열판, 또는 방사선 또는 마이크로파 에너지와 같은 임의의 가열 방법이 기능적이다. 더욱이, 가열 속도는 중요하지 않으나, 가능한 한 빠르게 가열하는 것이 가장 실용적이고 바람직하다.
본 발명의 대안적인 구현예에서, 실세스퀴옥산 박막의 형성은 코팅된 기판에 적외선(UV) 조사 및 전자 빔을 적용하여 수행된다. 코팅된 기판을 상기 조사에 노출하는 것은 코팅된 기판에서 실세스퀴옥산 분자의 필요한 가교 전환을 수행하는 것으로 밝혀졌다. 조사 처리는 통상 코팅된 기판을 열처리시 사용되는 승온으로 처리하지 않고 수행되지만, 필요한 경우 조사 및 열가공 처리를 조합하여 적용될 수 있다.
조사를 기초로 한 가공을 사용하여 형성된 실세스퀴옥산 박막은 일반적으로 통상 다른 조건은 동일하게 하여 열처리한 것보다 더 높은 SiO2함량을 가지는 특징을 보인다. 조사를 기초로 한 가공을 사용할 때의 이점은 조사의 선택적 집중화에 의해 기판상에 패턴화된 막을 생성시킬 수 있다는 것이다.
특성화
벌크 물질의 성질은 잘 특성화되어 있지만, 박막 형태의 동일 물질은 벌크 물질의 성질과 실질적으로 다른 특성을 가진다. 한가지 이유는 박막이 벌크 물질과 달리 표면 특성에 의해 강하게 영향을 받는다는 것이다. 박막은 그 정의처럼,벌크 물질에 비해 상당히 높은 표면 대 부피비를 가진다. 또한, 박막의 구조 및 이들의 제조 방법은 막 성질을 결정하는데 중요한 역활을 한다.
박막을 특성화하는 많은 공지된 기술이 있는데, 이는 스펙큘라 및 오프-스펙큘라 X-레이 및 중성자 반사, 에너지-분산성 X-레이 반사, 전 외부 반사 X-레이 형광 MeV 이온 분산 원자간력 현미경검사법 및 타원편광반사측정법을 포함한다[참조: Lin et al, Proc. ACS PMSE 77:626 (1997); Wolf et al., Silicon Processing for the VLSI ERA, Volume 1 (Process Technology) (Lattice Press, Sunset Beach, Calif. 1986), 본원에 참고문헌으로 삽입].
막 두께는 나노스펙(Nanospec) AFT와 같은 상업적으로 구입가능한 기기를 사용하여 결정한다. 굴절률을 위한 막 두께의 교정이 종종 필요하다. 박막의 굴절률은 타원편광반사측정법을 이용하여 측정된다. 상기 장치는 상업적으로 구입 가능하다(Rudolph). 기타 방법이 표면 조도, 막 통합성, 유전율 등 결정하는 데 이용된다. 하기에 상기 방법을 간단하게 기술한다. 당업자가 본 발명의 막의 목적하는 특성을 결정하기 위한 적절한 방법을 선택하는 것이 가능하다.
박막의 3차원적(out of plane) 열 팽창은 커패시턴스 셀을 이용하여 측정된다. 샘플을 사용하여 일정한 부위의 정확한 평행-평면 캐패시터의 커패시턴스를 측정하면, 측정된 커패시턴스는 실제 샘플 두께에 반비례한다. 상기 측정법은 통상 조절 습도의 조건에서 수행한다.
막의 표면 조도는 증착 과정의 무작위성의 결과이다. 실제 막은, 완전 평면 막보다 더 높은 에너지 상태를 보이지만, 거의 언제나 표면 조도를 나타낸다. 고온에서의 증착은 보다 낮은 표면 조도를 나타내는 경향이 있다. 이는 기판의 높은 온도로 인한 기판 이동도가 정점(peak) 및 골(valley)의 충전을 일으킬 수 있기 때문이다. 한편, 높은 온도는 또한 유리한 방향으로 계속 성장하고, 증가된 표면 조도를 일으킬 수 있는 결정면(crystal facet)의 발달을 일으킬 수 있다. 저온에서, 표면적에 의해 측정된 조도는 막 두께가 증가할수록 증가하는 경향이 있다. 또한, 셰도우잉(shadowing)을 유발하는 비스듬한 증착도 표면 조도를 증가시킨다. 에피택셜(epitaxial) 및 비정질(amorphous) 증착은, 측정된 표면적이 기하학적 면적과 거의 동일함을 보이는데 이는 매우 평평한 막의 존재를 암시한다. 이는 이들 막의 주사 전자 현미경촬영(SEM) 검사에 의해 확인되었다. 이와 같이, 바람직한 구현예에서 본 발명의 표면 조도는 SEM 및/또는 AFM에 의해 조사된다. 바람직한 구현예에서, 본 발명의 막은, 전자 현미경으로 관찰했을 때 일정하고 균열이 없다는 특징을 추가로 가진다.
본 발명의 막을 특성화하기 위해 적외선 분광법이 또한 사용될 수 있다. 예를 들어, FTIR 분광법은 상이한 경화 온도에서 형성된 막의 구조에 관한 정보를 제공한다. 상이한 경화 온도는 흔히 상이한 IR 스펙트럼을 갖는 막을 제공한다. 또한, 적외선 분광법은 박막의 실라놀 함량을 결정하는 데 사용될 수 있다.
막이 결정형 또는 비정질형 구조로 구성되는 것은, X-선 회절을 이용하여 결정할 수 있다.
본 발명의 막의 밀도는 막 전구체의 선택에 의해 달라질 수 있다. 다공성은 경화 단계중 실세스퀴옥산 분자의 가교중에 형성된다. 응축된 실세스퀴옥산 막의다공성은 경화 온도의 함수인 것으로 공지되어 있다: 두께 및 다공성 둘 모두는 치밀화(densification)으로 인해 경화 온도가 증가함에 따라 감소한다. 박막의 밀도는 이것의 물리적 구조에 대한 정보를 제공한다. 밀도는 바람직하게는 막을 칭량하고 이것의 부피를 측정함으로서 측정된다. 막이 증착 공정에서부터 다공성인 경우, 이것은 일반적으로 벌크 소재보다 더 낮은 밀도를 갖는다.
특정 막의 유전율은 당업자에 공지된 MOSCAP 방법에 의해 결정될 수 있다. 막이 회로연결 라인을 지닌 디바이스의 요소인 경우, 라인 대 라인 커패시턴스 측정은 예를 들어, 0.50/0.50 ㎛ 폭/간격 콤 구조물(comb structure)을 사용하여 수행될 수 있다. 유전율을 측정하기 위한 다른 방법이 본 발명의 막에 적용될 수 있다.
기판
코팅될 기판의 선택은 온도 및 증착 용기의 환경에서 열적 및 화학적 안정성에 대한 필요성에 의해서만 제한된다. 따라서, 기판은 예를 들어, 유리, 금속, 플라스틱, 세라믹 등이 될 수 있다. 그러나, 본원에서 특히 바람직한 것은 보호 또는 유전체 코팅을 제공하기 위해 전자적 디바이스를 코팅하는 것이다.
예시적인 구현예에서, 기판은 반도체 기판(예를 들어, 실리콘)이다. 기판은 예를 들어, 알루미늄-0.5% 구리 합금으로 형성된 전도체와 함께 기능화될 수 있다. 본 발명의 유전체 막은 전도층 위에 직접 증착될 필요가 없다(즉, 다른 유전체 층이 삽입되거나, 전도층이 본 발명의 유전체 막의 밑에 존재하지 않을 수 있다). 일반적으로, 유전체 막은 기판상에서 예를 들어, 실세스퀴옥산 막 전구체의 CVD에의해 증착되고, 후속하여 리플로우 및 막 경화 단계가 막을 최종 형태로 전환시키기 위해 조합될 수 있다. 리플로우 또는 경화(또는 이들 단계 사이) 중에, 막은 통상적으로 실세스퀴옥산 리플로우를 일으켜서 막의 평탄화를 강화하기에 충분한 시간 동안 120℃ 내지 200℃의 온도로 처리된다.
회로연결 라인을 지닌 이들 기판에서, 회로연결 라인을 형성하기 위해 금속층이 증착되고 에칭된다. 어떠한 수의 회로연결 라인 및 회로연결 라인 형태도 존재할 수 있다. 회로연결 라인은 통상 0.5-2.0미크론 정도의 수직 두께 및 설계에 따라 다르나, 일반적으로는 0.25-1미크론 범위의 수평 두께를 갖는다. 회로연결 라인의 형성 후, 약 0.2-5.0미크론의 두께를 지닌 본 발명의 막 또는 기타 막(예를 들어, 실리콘 디옥사이드)의 박층이 구조물의 표면위에 선택적으로 증착될 수 있다.
막을 혼입한 물건
다른 일면에서, 본 발명은 화학식 [HaSiOb]c[FaSiOb]d(여기에서, a는 1 이하이고; b는 1.5 이상이며; c, d 및 n은 10 보다 큰 정수로 구성된 군으로부터 독립적으로 선택된 수임)을 갖는 저 k 유전체 막을 포함하는 물건을 제공한다. 본 발명의 막은, 본질적으로 저 k 유전체 막이 유용한 임의의 디바이스 및 물건에 혼입될 수 있으나, 바람직한 구현예에서 물건은, 바람직하게는 반도체로서 기능하는 물질로 제조된 웨이퍼를 포함한다.
다양한 소재의 반도체 웨이퍼가 당업계에 공지되어 있으며, 실질적으로 모든이들 웨이퍼가 본 발명의 막으로 코팅하기에 적합하다. 바람직한 구현예에서, Si, SiON, SiN, SiO2, Cu, Ta, TaN 및 이들의 조합물, 보다 바람직하게는 Si, SiO2및 이들의 조합물로 구성된 군으로부터 선택된다.
다른 바람직한 구현예에서, 웨이퍼는 바람직하게는 구리, 티타늄, 티타늄 나이트라이드 및 이들의 조합물을 사용하여 금속화된다.
본원에 기술한 실시예 및 구현예는 단지 예시적인 목적일 뿐이며, 이것의 다양한 변형 및 변화가 당업자에게 자명하며, 이들 모두 본 발명의 본질 및 본원에 첨부된 청구범위에 포함되는 것으로 이해된다. 본원에 인용된 모든 문헌, 특허, 특허출원이 본원에 참고로서 통합된다.

Claims (23)

  1. 하기 화학식을 갖는 물질을 포함하는 조성물:
    [F-SiO1.5]x[H-SiO1.5]y
    상기 식에서,
    x + y = n;
    n은 2 내지 30의 정수이고;
    x는 1 내지 n의 정수이며;
    y는 0 내지 n의 수이다.
  2. 제 1항에 있어서, n이 6 내지 16의 정수로 구성된 군으로부터 선택된 수임을 특징으로 하는 조성물.
  3. 제 2항에 있어서, n이 8 내지 12의 정수로 구성된 군으로부터 선택된 수임을 특징으로 하는 조성물.
  4. 제 1항에 있어서, 기화된 물질의 약 75%가 약 3000달톤 미만의 분자량을 가짐을 특징으로 하는 조성물.
  5. 제 4항에 있어서, 기화된 물질의 약 75%가 약 1800달톤 미만의 분자량을 가짐을 특징으로 하는 조성물.
  6. 제 5항에 있어서, 기화된 물질의 약 75%가 약 1600달톤 미만의 분자량을 가짐을 특징으로 하는 조성물.
  7. 저 k 유전체 막을 형성하는 방법으로서, 상기 방법이
    (a) 하기 화학식을 갖는 막 전구체를 포함하는 물질을 기화시켜, 기화된 막 전구체를 형성시키는 단계:
    [F-SiO1.5]x[H-SiO1.5]y
    (상기 식에서,
    x + y = n;
    n은 2 내지 30의 정수이고;
    x는 1 내지 n의 정수이며;
    y는 0 내지 n의 정수임);
    (a) 기화된 막 전구체를 기판상에 증착시켜 증착된 막 전구체를 형성시키는 단계를 포함하는 방법.
  8. 제 7항에 있어서, n이 6 내지 16의 정수로 구성된 군으로부터 선택된 수임을특징으로 하는 방법.
  9. 제 8항에 있어서, n이 8 내지 12의 정수로 구성된 군으로부터 선택된 수임을 특징으로 하는 방법.
  10. 제 7항에 있어서, 기화된 물질의 약 75%가 약 3000달톤 미만의 분자량을 가짐을 특징으로 하는 방법.
  11. 제 10항에 있어서, 기화된 물질의 약 75%가 약 1800달톤 미만의 분자량을 가짐을 특징으로 하는 방법.
  12. 제 11항에 있어서, 기화된 물질의 약 75%가 약 1600달톤 미만의 분자량을 가짐을 특징으로 하는 방법.
  13. 제 7항에 있어서, 기화가 약 50℃ 내지 약 300℃의 온도에서 수행됨을 특징으로 하는 방법.
  14. 제 7항에 있어서 기화가 진공하에서 수행됨을 특징으로 하는 방법.
  15. 제 7항에 있어서, (c) 증착된 막 전구체를 경화시키는 단계를 추가로 포함함을 특징으로 하는 방법.
  16. 제 13항에 있어서, 경화가 열, 자외선 및 이들의 조합으로 된 군으로부터 선택된 한 요소에 의한 것임을 특징으로 하는 방법.
  17. 제 14항에 있어서, 경화가 약 150℃ 내지 약 700℃의 온도로 가열함으로써 수행됨을 특징으로 하는 방법.
  18. 제 17항에 있어서, 온도가 약 200℃ 내지 약 500℃임을 특징으로 하는 방법.
  19. 하기 화학식을 갖는 물질을 포함하는 저 k 유전체 막:
    [HaSiOb]c[FaSiOb]d
    상기 식에서,
    a는 1 이하이고;
    b는 1.5 이상이며;
    c 및 d는 10 보다 큰 정수로 구성된 군으로부터 독립적으로 선택된 수이다.
  20. 제 19항에 있어서, 막이 다공성 막임을 특징으로 하는 막.
  21. 제 19항에 있어서, 막이 약 0.1 내지 약 3의 유전율을 가짐을 특징으로 하는 막.
  22. 제 21항에 있어서, 막이 약 0.5 내지 약 2의 유전율을 가짐을 특징으로 하는 막.
  23. 하기 화학식을 갖는 물질을 포함하는 저 k 유전체 막을 포함하는 물건:
    [HaSiOb]c[FaSiOb]d
    상기 식에서,
    a는 1 이하이고;
    b는 1.5 이상이며;
    c 및 d는 10 보다 큰 정수로 구성된 군으로부터 독립적으로 선택된 수이다.
KR1020027004976A 1999-10-18 2000-10-18 플루오로실세스퀴옥산 막의 증착 KR20020042726A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/420,052 1999-10-18
US09/420,052 US6440550B1 (en) 1999-10-18 1999-10-18 Deposition of fluorosilsesquioxane films
PCT/US2000/028738 WO2001029141A1 (en) 1999-10-18 2000-10-18 Deposition of fluorosilsesquioxane films

Publications (1)

Publication Number Publication Date
KR20020042726A true KR20020042726A (ko) 2002-06-05

Family

ID=23664885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027004976A KR20020042726A (ko) 1999-10-18 2000-10-18 플루오로실세스퀴옥산 막의 증착

Country Status (6)

Country Link
US (3) US6440550B1 (ko)
EP (1) EP1230311A1 (ko)
JP (1) JP2003512390A (ko)
KR (1) KR20020042726A (ko)
AU (1) AU1571401A (ko)
WO (1) WO2001029141A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027407A (ko) * 2017-09-06 2019-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582777B1 (en) * 2000-02-17 2003-06-24 Applied Materials Inc. Electron beam modification of CVD deposited low dielectric constant materials
JP2002179795A (ja) * 2000-12-14 2002-06-26 Sumitomo Chem Co Ltd 感光性樹脂、レジスト組成物およびパターン形成方法
US6936537B2 (en) * 2001-06-19 2005-08-30 The Boc Group, Inc. Methods for forming low-k dielectric films
US6569932B2 (en) * 2001-07-06 2003-05-27 Benjamin S. Hsiao Blends of organic silicon compounds with ethylene-based polymers
US6881445B1 (en) * 2001-10-29 2005-04-19 Innovation Chemical Technologies, Ltd. Forming thin films on substrates using a porous carrier
EP1490454B1 (en) * 2002-01-17 2012-08-15 Silecs OY Method for making an integrated circuit device and corresponding integrated circuit device
EP1506327A1 (en) * 2002-05-23 2005-02-16 Universit de Sherbrooke Ceramic thin film on various substrates, and process for producing same
EP1595003A4 (en) 2003-01-22 2008-03-26 Honeywell Int Inc APPARATUS AND METHODS FOR IONIC DEPOSITION OF FILM OR THIN LAYER
JP4092220B2 (ja) * 2003-01-31 2008-05-28 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
DE10330022A1 (de) 2003-07-03 2005-01-20 Degussa Ag Verfahren zur Herstellung von Iow-k dielektrischen Filmen
US7141692B2 (en) * 2003-11-24 2006-11-28 International Business Machines Corporation Molecular photoresists containing nonpolymeric silsesquioxanes
US7195360B2 (en) * 2004-12-28 2007-03-27 3M Innovative Properties Company Prismatic retroreflective article and method
KR101303508B1 (ko) * 2004-12-28 2013-09-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 불소- 또는 규소-함유 프리즘을 갖는 프리즘 역반사 물품
US7399581B2 (en) 2005-02-24 2008-07-15 International Business Machines Corporation Photoresist topcoat for a photolithographic process
US7647175B2 (en) * 2005-09-09 2010-01-12 Rembrandt Technologies, Lp Discrete inertial display navigation
US20080221263A1 (en) * 2006-08-31 2008-09-11 Subbareddy Kanagasabapathy Coating compositions for producing transparent super-hydrophobic surfaces
JP5258241B2 (ja) * 2006-09-19 2013-08-07 日本エー・エス・エム株式会社 Ｕｖ照射チャンバーをクリーニングする方法
US20090111925A1 (en) * 2007-10-31 2009-04-30 Burnham Kikue S Thermal interface materials, methods of production and uses thereof
EP3040388B1 (en) 2014-12-31 2017-08-23 LG Display Co., Ltd. Touch sensitive device comprising electroactive film, display device comprising the same, and method of manufacturing the electroactive film
KR102431597B1 (ko) * 2014-12-31 2022-08-11 엘지디스플레이 주식회사 전기활성 필름을 포함하는 접촉 감응 소자, 이를 포함하는 표시 장치 및 전기활성 필름의 제조 방법
CN115925275A (zh) 2016-11-18 2023-04-07 宾夕法尼亚州立大学研究基金会 排斥液体和粘弹性物质以及防生物污染的涂层
TWI813691B (zh) 2018-05-23 2023-09-01 以色列商魯姆斯有限公司 包括具有部分反射內表面的光導光學元件的光學系統

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2637718A (en) 1948-04-16 1953-05-05 Montclair Res Corp Copolymers containing hydrogen bonded directly to silicon
US3615272A (en) 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
US4026868A (en) 1975-11-10 1977-05-31 General Electric Company Process for producing a low viscosity silicone resin
EP0046695B1 (en) 1980-08-26 1986-01-08 Japan Synthetic Rubber Co., Ltd. Ladder-like lower alkylpolysilsesquioxanes and process for their preparation
EP0076656B1 (en) 1981-10-03 1988-06-01 Japan Synthetic Rubber Co., Ltd. Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
JPS5898367A (ja) 1981-12-07 1983-06-11 Tokyo Denshi Kagaku Kabushiki シリコ−ン系被膜形成用組成物及びその製造方法
US4609751A (en) 1981-12-14 1986-09-02 General Electric Company Method of hydrolyzing chlorosilanes
US4670299A (en) 1984-11-01 1987-06-02 Fujitsu Limited Preparation of lower alkyl polysilsesquioxane and formation of insulating layer of silylated polymer on electronic circuit board
US4624870A (en) 1984-11-14 1986-11-25 General Electric Company Sodium free silicone resin coating compositions
US4723978A (en) 1985-10-31 1988-02-09 International Business Machines Corporation Method for a plasma-treated polysiloxane coating
JPS63108082A (ja) 1986-10-24 1988-05-12 Hitachi Chem Co Ltd 酸化ケイ素被膜形成用塗布液
US4756977A (en) 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4898907A (en) 1986-12-03 1990-02-06 Dow Corning Corporation Compositions of platinum and rhodium catalyst in combination with hydrogen silsesquioxane resin
US4822697A (en) 1986-12-03 1989-04-18 Dow Corning Corporation Platinum and rhodium catalysis of low temperature formation multilayer ceramics
US4753855A (en) 1986-12-04 1988-06-28 Dow Corning Corporation Multilayer ceramic coatings from metal oxides for protection of electronic devices
US4749631B1 (en) 1986-12-04 1993-03-23 Multilayer ceramics from silicate esters
US4911992A (en) 1986-12-04 1990-03-27 Dow Corning Corporation Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
US5008320A (en) 1986-12-04 1991-04-16 Dow Corning Corporation Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
US4808653A (en) 1986-12-04 1989-02-28 Dow Corning Corporation Coating composition containing hydrogen silsesquioxane resin and other metal oxide precursors
US4849296A (en) 1987-12-28 1989-07-18 Dow Corning Corporation Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
US4847162A (en) 1987-12-28 1989-07-11 Dow Corning Corporation Multilayer ceramics coatings from the ceramification of hydrogen silsequioxane resin in the presence of ammonia
JPH01185367A (ja) 1988-01-18 1989-07-24 Toshiba Silicone Co Ltd 表面処理されたポリメチルシルセスキオキサン粉末の製造方法
DE3837397A1 (de) 1988-11-03 1990-05-10 Wacker Chemie Gmbh Neue organooligosilsesquioxane
US5336532A (en) 1989-02-21 1994-08-09 Dow Corning Corporation Low temperature process for the formation of ceramic coatings
US5045592A (en) 1989-07-28 1991-09-03 Dow Corning Corporation Metastable silane hydrolyzates
US5085893A (en) 1989-07-28 1992-02-04 Dow Corning Corporation Process for forming a coating on a substrate using a silsesquioxane resin
US4999397A (en) 1989-07-28 1991-03-12 Dow Corning Corporation Metastable silane hydrolyzates and process for their preparation
US5010159A (en) 1989-09-01 1991-04-23 Dow Corning Corporation Process for the synthesis of soluble, condensed hydridosilicon resins containing low levels of silanol
CA2027031A1 (en) 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US5183684A (en) 1989-11-20 1993-02-02 Dow Corning Corporation Single and multilayer coatings containing aluminum nitride
US4973526A (en) 1990-02-15 1990-11-27 Dow Corning Corporation Method of forming ceramic coatings and resulting articles
US5262201A (en) 1990-06-04 1993-11-16 Dow Corning Corporation Low temperature process for converting silica precursor coatings to ceramic silica coatings by exposure to ammonium hydroxide or an environment to which water vapor and ammonia vapor have been added
US5116637A (en) 1990-06-04 1992-05-26 Dow Corning Corporation Amine catalysts for the low temperature conversion of silica precursors to silica
US5059448A (en) 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
US5091162A (en) 1990-10-01 1992-02-25 Dow Corning Corporation Perhydrosiloxane copolymers and their use as coating materials
US5063267A (en) 1990-11-28 1991-11-05 Dow Corning Corporation Hydrogen silsesquioxane resin fractions and their use as coating materials
US5118530A (en) 1990-11-28 1992-06-02 Dow Corning Corporation Use of hydrogen silsesquioxane resin fractions as coating materials
US5106604A (en) 1991-03-12 1992-04-21 Pradyot Agaskar Use of metal salts in the synthesis of oligomeric hydrogensilsesquioxanes via hydrolysis/condensation reactions
US5445894A (en) 1991-04-22 1995-08-29 Dow Corning Corporation Ceramic coatings
US5238787A (en) 1991-04-22 1993-08-24 Dow Corning Corporation Photodelineable coatings from hydrogen silsesquioxane resin
US5312684A (en) 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5165955A (en) 1991-05-28 1992-11-24 Dow Corning Corporation Method of depositing a coating containing silicon and oxygen
JPH04353521A (ja) 1991-05-30 1992-12-08 Toray Dow Corning Silicone Co Ltd オルガノポリシルセスキオキサンおよびその製造方法
US5145723A (en) 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
CA2088107A1 (en) 1992-02-24 1993-08-25 Ronald Howard Baney Silicone infiltrated ceramic nanocomposite coatings
US5210168A (en) 1992-04-02 1993-05-11 Dow Corning Corporation Process for forming siloxane bonds
EP0576166A2 (en) 1992-06-08 1993-12-29 General Electric Company Heat curable silicone hardcoat compositions
US5436029A (en) 1992-07-13 1995-07-25 Dow Corning Corporation Curing silicon hydride containing materials by exposure to nitrous oxide
US5310583A (en) 1992-11-02 1994-05-10 Dow Corning Corporation Vapor phase deposition of hydrogen silsesquioxane resin in the presence of nitrous oxide
JP3153367B2 (ja) 1992-11-24 2001-04-09 ダウ・コ−ニング・コ−ポレ−ション ポリハイドロジェンシルセスキオキサンの分子量分別方法
JP3174416B2 (ja) 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3174417B2 (ja) 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3210457B2 (ja) 1992-12-14 2001-09-17 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
US5258334A (en) 1993-01-15 1993-11-02 The U.S. Government As Represented By The Director, National Security Agency Process of preventing visual access to a semiconductor device by applying an opaque ceramic coating to integrated circuit devices
JP3465314B2 (ja) * 1993-02-23 2003-11-10 富士通株式会社 弗素含有水素シルセスキオキサンポリマーおよびその製造方法
JP3427412B2 (ja) * 1993-02-25 2003-07-14 富士通株式会社 弗素化ポリシロキサン類およびその製造方法
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5458912A (en) 1993-03-08 1995-10-17 Dow Corning Corporation Tamper-proof electronic coatings
TW492989B (en) 1993-03-19 2002-07-01 Dow Corning Stabilization of hydrogen silsesquioxane resin solutions
TW257785B (ko) 1993-05-17 1995-09-21 Dow Corning
US5510441A (en) 1993-07-15 1996-04-23 General Electric Company Process for producing octamethyltrisiloxane
US5320868A (en) 1993-09-13 1994-06-14 Dow Corning Corporation Method of forming SI-O containing coatings
US5441765A (en) 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
DE4337695A1 (de) 1993-11-04 1995-05-11 Wacker Chemie Gmbh Basenkatalysiertes Verfahren zur Herstellung von wasserstoffhaltigen Organopolysiloxanen
US6423651B1 (en) 1993-12-27 2002-07-23 Kawasaki Steel Corporation Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film
US5547703A (en) 1994-04-11 1996-08-20 Dow Corning Corporation Method of forming si-o containing coatings
JP3227321B2 (ja) 1994-12-01 2001-11-12 ブラザー工業株式会社 インク噴射装置
JP3542185B2 (ja) 1995-02-02 2004-07-14 ダウ コーニング アジア株式会社 シリコーンレジン、これを含む組成物およびその硬化方法
TW302525B (ko) 1995-02-28 1997-04-11 Hitachi Ltd
JPH08245792A (ja) 1995-03-10 1996-09-24 Mitsubishi Electric Corp シリコーンラダーポリマー、シリコーンラダープレポリマーおよびそれらの製造方法
US5618878A (en) 1995-04-07 1997-04-08 Dow Corning Corporation Hydrogen silsesquioxane resin coating composition
US5635240A (en) 1995-06-19 1997-06-03 Dow Corning Corporation Electronic coating materials using mixed polymers
WO1997010282A1 (en) 1995-09-12 1997-03-20 Gelest, Inc. Beta-substituted organosilsesquioxanes and use thereof
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
US6001949A (en) 1995-12-13 1999-12-14 Gun Ei Chemical Industry Co., Ltd. Novolak type phenolic resins and methods of manufacturing thereof
US5609925A (en) 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US5858544A (en) 1995-12-15 1999-01-12 Univ Michigan Spherosiloxane coatings
JPH09219448A (ja) * 1996-02-09 1997-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5707683A (en) 1996-02-22 1998-01-13 Dow Corning Corporation Electronic coating composition method of coating an electronic substrate, composition and article
US5660895A (en) 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
US6143647A (en) * 1997-07-24 2000-11-07 Intel Corporation Silicon-rich block copolymers to achieve unbalanced vias
US5707681A (en) 1997-02-07 1998-01-13 Dow Corning Corporation Method of producing coatings on electronic substrates
US6284677B1 (en) 1997-04-18 2001-09-04 United Semiconductor Corp. Method of forming fluorosilicate glass (FSG) layers with moisture-resistant capability
US6140163A (en) * 1997-07-11 2000-10-31 Advanced Micro Devices, Inc. Method and apparatus for upper level substrate isolation integrated with bulk silicon
JP4642165B2 (ja) * 1997-08-07 2011-03-02 日揮触媒化成株式会社 多孔質シリカ系被膜形成用塗布液、被膜付基材および短繊維状シリカ
US6117763A (en) * 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
US6126733A (en) * 1997-10-31 2000-10-03 Alliedsignal Inc. Alcohol based precursors for producing nanoporous silica thin films
US6046104A (en) * 1998-05-15 2000-04-04 Advanced Micro Devices, Inc. Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6265779B1 (en) 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6231989B1 (en) * 1998-11-20 2001-05-15 Dow Corning Corporation Method of forming coatings
US6165915A (en) 1999-08-11 2000-12-26 Taiwan Semiconductor Manufacturing Company Forming halogen doped glass dielectric layer with enhanced stability
US6197913B1 (en) * 1999-08-26 2001-03-06 Dow Corning Corporation Method for making microporous silicone resins with narrow pore-size distributions
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027407A (ko) * 2017-09-06 2019-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US6838124B2 (en) 2005-01-04
US20020127416A1 (en) 2002-09-12
JP2003512390A (ja) 2003-04-02
US6440550B1 (en) 2002-08-27
AU1571401A (en) 2001-04-30
US20050116347A1 (en) 2005-06-02
WO2001029141A1 (en) 2001-04-26
EP1230311A1 (en) 2002-08-14

Similar Documents

Publication Publication Date Title
KR100591917B1 (ko) 유기실세스퀴옥산 전구물질을 사용한 막 증착
KR20020042726A (ko) 플루오로실세스퀴옥산 막의 증착
KR100251819B1 (ko) 실리카 함유 세라믹 피복물을 기질 위에 형성시키는 방법
EP0442632B1 (en) Coatings for microelectronic devices and substrates
US7112615B2 (en) Porous material formation by chemical vapor deposition onto colloidal crystal templates
US5853808A (en) Method of using siloxane polymers
EP1217649B1 (en) Method for forming insulating film between interconnect layers in microelectronic devices
KR100232617B1 (ko) 역방향 열분해 공정에 의한 세라믹 피복물 형성방법
KR100333989B1 (ko) Si-O함유 피막의 형성방법
Lee et al. Structural control of oligomeric methyl silsesquioxane precursors and their thin‐film properties
JPH0623333B2 (ja) 低温でシリカ前駆体をシリカに転化する方法
WO2000041230A2 (en) Electron beam treatment of siloxane resins
CN101316945A (zh) 低介电常数薄膜的灰化/蚀刻损伤的抵抗性以及整体稳定性的改进方法
US20020136910A1 (en) Deposition of organosilsesquioxane films
JP2005517784A (ja) オルガノシロキサン
US5445894A (en) Ceramic coatings
JP2004172592A (ja) 糖類またはその誘導体を含有する多孔性層間絶縁膜を形成するための組成物
US5202152A (en) Synthesis of titanium nitride films
KR19990006686A (ko) 열적으로 안정한 유전성 피막
US20060014842A1 (en) Hybrid inorganic/organic low k dielectric films with improved mechanical strength
JPH0612773B2 (ja) 電子デバイス用ケイ素窒素含有被膜の形成方法
JP2006503165A (ja) オルガノシロキサン
US20040033371A1 (en) Deposition of organosilsesquioxane films
Silverman et al. Characterization of sol-gel derived tantalum oxide films
WO2020112782A1 (en) 1-methyl-1-iso-propoxy-silacycloalkanes and dense organosilica films made therefrom

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee