KR19990006686A - 열적으로 안정한 유전성 피막 - Google Patents

열적으로 안정한 유전성 피막 Download PDF

Info

Publication number
KR19990006686A
KR19990006686A KR1019980020820A KR19980020820A KR19990006686A KR 19990006686 A KR19990006686 A KR 19990006686A KR 1019980020820 A KR1019980020820 A KR 1019980020820A KR 19980020820 A KR19980020820 A KR 19980020820A KR 19990006686 A KR19990006686 A KR 19990006686A
Authority
KR
South Korea
Prior art keywords
coating
film
thickness
resin
silicon dioxide
Prior art date
Application number
KR1019980020820A
Other languages
English (en)
Inventor
제프리 니콜라스 브레머
정규하
찬단 쿠마 사하
Original Assignee
맥켈러 로버트 루이스
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥켈러 로버트 루이스, 다우 코닝 코포레이션 filed Critical 맥켈러 로버트 루이스
Publication of KR19990006686A publication Critical patent/KR19990006686A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • B05D3/0209—Multistage baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Paints Or Removers (AREA)

Abstract

본 발명은 열적으로 안정한 다층 피막을 제조하는 방법 및 이 방법에 의해 제조된 피막에 관한 것이다. 다층 피막은 수소 실세스퀴옥산으로부터 제조된 두께 1.25 내지 2.25㎛의 제 1 피막 및 이산화규소를 포함하는 두께 100㎚ 이상의 제 2 피막으로 이루어진다. 제 1 피막을 제조하는 방법은 충진제를 함유하지 않는 수소 실세스퀴옥산 수지 조성물을 기판에 도포시킨 후 수소 실세스퀴옥산 수지를, 두께가 1.25㎛ 내지 2.25㎛인 균열이 없는(crack-free) 피막을 생성시키기에 충분한 시간동안 150℃ 내지 500℃의 온도로 가열시킴을 포함한다. 이산화규소를 바람직하게는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD)에 의해 두께가 100㎚ 이상이 되도록 제 1 피막위에 침착시킴으로써 제 2 피막을 제조한다.

Description

열적으로 안정한 유전성 피막
본 발명은 수소 실세스퀴옥산(H-수지)으로부터 제조된 두께 1.25 내지 2.25㎛의 제 1 피막 및 이산화규소(SiO2)로 이루어진 두께 100㎚ 이상의 제 2 피막을 포함하는 열적으로 안정한 유전성 피복제를 제조하는 방법에 관한 것이다. 두께가 100㎚ 이상인 이산화규소 피막을 H-수지 피막에 도포시키면, 이 피막은 후속의 열 공정에서 잘 균열되지 않는다. 따라서, 열적으로 안정한 유전성 피막을 편리하게 제조할 수 있다.
반도체 소자상에 내부 레벨(interlevel) 유전체 및 패시베이션(passivation)을 위한 제한된 두께의 다층 피막을 형성하는 방법은 당해 분야에 잘 공지되어 있다. 미국 특허 제 5,145,723 호에 기술된 바와 같은 현재의 방법에서는, H-수지를 반도체 소자상에 스피닝(spinning)시키고, 임의의 용매를 제거하여 상기 소자상에 H-수지 막을 생성시킨다. 이어서 반도체 소자를 열판(150℃ 내지 350℃)에 놓음으로써 상기 막을 가열시켜 H-수지를 연화시키고 유동시키며, 마지막으로 막을 오븐에서 1시간동안 400℃ 내지 450℃로 가열시킴으로써 경화시킨다. 그러나, 이 방법은 H-수지 세라믹의 얇은 층(1.2㎛ 미만)을 갖는 균열 없는 피막의 제조에만 효과적이다. 이 얇은 층은 금속층을 적절하게 덮지 못하므로 적합한 내부 레벨 유전체를 제조하기 위해서는 상기 H-수지 세라믹 위에 두꺼운 SiO2층을 도포시킬 필요가 있다.
H-수지로부터 집적회로상에 다층 피막을 제조하는 또다른 방법은 미국 특허 제 4,756,977 호에 개시되어 있다. 미국 특허 제 4,756,977 호에 따르면, H-수지의 용매 용액을 소자에 도포시키고 이어서 용매를 제거하고 피막을 150℃ 내지 1000℃으로 가열시킴으로써 세라믹화시켜 제 1 층을 생성시킨다. 미국 특허 제 4,756,977 호에 의해 제조된, H-수지를 기재로 하는 피막은 두께가 3,000 내지 5,000Å(0.3 내지 0.5㎛)이다. 이어서 패시베이팅 피막을 H-수지 피막위에 도포시킨다. 패시베이팅 피막은 Si, SiN, SiC 또는 SiCN이다.
금속화층(metallization)을 적절하게 덮을 수 있을 정도로 두꺼운 피막을 H-수지로부터 제조하는 것이 바람직하다. 그러나, 현재의 가공 방법을 사용하여 두꺼운 피막을 제조할 경우, 이들은 바람직하지 못한 균열을 갖는다.
H-수지를 경화시키는 또다른 방법은 당해 분야에 공지되어 있지만, 이 방법들은 두께가 1.25㎛ 이상인 두꺼운 피막을 편리하게 제조하는 방법을 교시하거나 제시하지 않는다. 예를 들면 미국 특허 제 5,380,567 호, 제 5,370,904 호 및 제 5,370,903 호는 불활성 대기중에서 H-수지를 경화시킴을 개시한다. 미국 특허 제 5,380,567 호는 500℃ 내지 1000℃의 온도에서 불활성 대기중에서 H-수지를 경화시킴을 개시한다(피막의 두께는 0.2㎛이다). 미국 특허 제 5,370,904 호는 H-수지 막을 기판상에 형성시킨 후, 이 막을, 이산화규소 생성물중의 SiH 함량이 원래의 H-수지중의 SiH 함량의 80% 이하에 도달할때까지 250℃ 내지 500℃의 온도에서 불활성 대기중에서 가열시킴을 포함하는, 두꺼운 이산화규소 막의 제조 방법을 제공한다(피막의 두께는 1.0 내지 1.23㎛이다). 미국 특허 제 5,370,903 호는 H-수지 막을 기판상에 형성시킨 후, 이 막을, 이산화규소 생성물중의 SiH 함량이 원래의 H-수지중의 SiH 함량의 80% 이하에 도달할때까지 250℃ 내지 500℃의 온도에서 혼합 기체 대기(O2의 부피는 20% 이상)중에서 가열시킴을 포함하는, 두꺼운 이산화규소 막의 제조 방법을 제공한다(피막의 두께는 1.02 내지 1.10㎛이다).
또한, 미국 특허 제 5,059,448 호는 1㎛ 이하(0.13 내지 0.945㎛)의 피막을 제조하기 위한 급속 열 가공 방법을 사용한다. 이 특허에서는, H-수지 막을 고강도 방사선 조사에 노출시켜 막을 50℃ 내지 1000℃로 급속 가열시킨다.
또한 충진제를 H-수지에 첨가함으로써 보다 두꺼운 피막을 제조하여 왔다. 그러나, 충진제는 존재할 경우 피막의 성질에 영향을 미치기 때문에 이러한 피막들은 내부 레벨 유전체로서 적합하지는 않다. 예를 들면, 미국 특허 제 5,458,912 호는 실리카 전구체 및 충진제를 포함하는 피복재를 전자 소자상에 도포시키고 실리카 전구체를 실리카-함유 세라믹 매트릭스로 변환시키기에 충분한 온도로 가열시킴으로써 전자 소자상에 변경 불가능한 피막을 생성시키는 방법을 개시한다. 이렇게 생성된 피막의 두께는 20 내지 48㎛이다.
본 발명은 반도체 소자상에, 충진제를 사용하지 않고도 열에 안정하고 균열이 없는 다층 피막을 제조하고자 하는 것이다.
본 발명에 이르러, 경화 조건(시간, 온도 및 환경)을 조절할 경우, 두께가 1.25㎛ 이상인 균열이 없는 불용성 피막을 H-수지로부터 쉽게 제조할 수 있음이 예기치않게 발견되었다. 또한 두께가 1㎚ 이상인 이산화규소 층을 H-수지 피막위에 도포시킬 경우, 그 생성된 피막은 후속 열 가공 공정에 노출될때 여전히 균열을 갖지 않으면서도 놀라울정도로 안정함이 밝혀졌다.
본 발명은 열적으로 안정한 다층 피막의 제조 방법 및 이 방법에 의해 제조된 피막에 관한 것이다. 다층 피막은 H-수지로부터 제조된 두께 1.25㎛ 내지 2.25㎛의 제 1 피막 및 이산화규소(SiO2)를 포함하는 두께 100㎚ 이상의 제 2 피막으로 구성된다.
제 1 피막을 제조하는 방법은 충진제를 함유하지 않는 H-수지 조성물을 기판에 도포시키고 이어서 이 수지를, 두께가 1.25㎛ 내지 2.25㎛인 균열 없는 피막을 생성시키기에 충분한 시간동안 150℃ 내지 500℃의 온도로 가열시킴을 포함한다. 이산화규소를 제 1 피막위에 두께가 100㎚가 되도록 바람직하게는 PECVD에 의해 침착시킴으로써 제 2 피막을 제조한다. 이 다층 피막은 후속 열 가공 공정에 노출될 때 여전히 균열을 갖지 않으면서도 놀라울정도로 안정하다.
본 발명은 열적으로 안정한 다층 피막을 제조하는 방법 및 이 방법에 의해 제조된 피막에 관한 것이다. 다층 피막은 금속 또는 세라믹과 같은 임의의 기판상에 사용하기에 유용하나 특히 전자 기판상에 사용하기에 유용하다. 열적으로 안정한이란 피막이 경화 가공(4 사이클 이하) 및 어닐링(annealing) 공정(O2및 N2둘다)을 포함하는 후속 열 가공 공정(450℃ 이하의 온도)에 노출될 때 균열이 일어나지 않음을 말한다. 전자 기판이란 초점면 어레이(focal plane array), 광전자 소자, 광기전성 셀, 광학 소자, 트랜지스터-유사 소자, 3-D 소자, 절연체상 규소 소자, 초격자 소자 등을 포함하는 반도체 부품의 제조에 사용하기 위한 규소계 소자 및 갈륨 아르세나이드계 소자를 포함하는 말이다.
본원에서 제조된 다층 피막을 임의의 금속화층의 도포전에 웨이퍼에 도포시킬 수 있다. 이들을 또한 내부 레벨 유전체로서 금속화층위에 도포시키거나 집적회로를 완성하기 위한 최상부 패시베이션 피막으로서 도포시킬 수도 있다.
또한, 전자 기판은 아무것도 피복되지 않은 원래 상태이거나(즉 패시베이션 층이 없음), 제 1 패시베이션 층을 가질 수 있다. 이러한 제 1 패시베이션 층은 전형적으로는 CVD, PVD, PECVD 또는 졸-겔 방법에 의해 침착된 실리카, 질화규소, 탄화규소, 옥시질화규소, 옥시탄화규소, PSG, BPSG 등과 같은 세라믹 피막이다. 제 1 패시베이션 층 및 이들의 침착 방법은 당해 분야에 잘 공지되어 있다. 바람직하게는, 전자 기판은 300㎚ 이하, 바람직하게는 30㎚ 내지 300㎚의 두께를 갖는 실리카로 이루어진 제 1 패시베이션 층을 갖는다.
본 발명의 다층 피막의 제 1 층을, H-수지를 포함하고 충진제를 갖지 않는 조성물을 기판상에 도포시킴으로써 제조한다. 이 수지는 일반식 HSi(OH)x(OR)yOz/2(여기서, R은 각각 독립적으로 산소 원자를 통해 규소에 결합되어 가수분해성 치환체를 형성하는 유기 그룹 또는 치환된 유기 그룹이고; x는 0 내지 2이고; y는 0 내지 2이고; z는 1 내지 3이고; x와 y와 z의 합은 3이다)의 단위로 이루어진 하이드리도실록산 수지를 포함한다. R의 예는 메틸, 에틸, 프로필 및 부틸과 같은 알킬; 페닐과 같은 아릴; 및 알릴 또는 비닐과 같은 알케닐을 포함한다. 이 수지들은 본질적으로 완전히 축합된 (HSiO3/2)n(여기서 n은 8이상이다)이거나 부분적으로 가수분해되거나/되고(즉 Si-OR을 함유) 부분적으로 축합될 수 있다(즉 Si-OH를 함유). 수지들이 이 구조로 나타내어지지는 않아도 이들은 0 또는 2개의 수소 원자가 결합된 적은 개수(즉 10% 미만)의 규소 원자를 함유하거나, 이들 수지를 형성 또는 취급시에 포함된 다양한 요인에 의해 혼입된 적은 개수의 SiC 결합을 함유할 수 있다.
상기 H-수지 및 이들의 제조 방법은 당해 분야에 공지되어 있다. 예를 들면, 미국 특허 제 3,615,272 호는 벤젠설폰산 수화물 가수분해 매질중에서 트리클로로실란을 가수분해시키고 이어서 그 결과의 수지를 물 또는 황산 수용액으로 세척함을 포함하는 공정에 의해 거의 완전히 축합된 H-수지(100 내지 300ppm의 실란올을 함유할 수 있음)를 제조하는 방법을 제시한다. 이와 유사하게, 미국 특허 제 5,010,159 호는 아릴설폰산 수화물 가수분해 매질중에서 하이드리도실란을 가수분해시킴으로써 수지를 생성시키고 이 수지를 중화제와 접촉시킴을 포함하는 또다른 방법을 제공한다.
미국 특허 제 4,999,397 호 및 제 5,210,160 호에 기술된 바와 같은 기타 하이드리도실록산 수지, 산성, 알콜성 가수분해 매질에서 알콕시 또는 아실옥시 실란을 가수분해시킴으로써 제조한 것, JP-A-59-178749, 60-86017 및 63-107122에 기술된 것과 같은 기타 하이드리도실록산 수지 또는 임의의 기타 동등한 하이드리도실록산도 본 발명에 사용하기에 적합하다.
상기 H-수지의 특정 분자량 분획을 본 발명에 사용할 수 있다. 이를 제조하기 위한 분획 및 방법은 미국 특허 제 5,063,267 호 및 제 5,416,190 호에 교시되어 있다. 바람직한 분획은 중합체 화학종의 75% 이상이 1200 이상의 수 평균 분자량을 갖는 물질이며, 더욱 바람직한 분획은 중합체 화학종의 75% 이상이 1200 내지 100,000의 수 평균 분자량을 갖는 물질을 포함한다.
H-수지는 추가로 수지의 경화 속도 및 정도를 증가시키기 위해 백금, 로듐 또는 구리 촉매를 함유할 수 있다. 일반적으로, 임의의 백금, 로듐 또는 구리 화합물 또는 가용성 착체가 본 발명에 사용될 수 있다. 예를 들면, 플라튬 아세틸아세토네이트, 미시간주 미들랜드 소재의 다우 코닝 코포레이션(Dow Corning Corporation)에 의해 공급되는 로듐 촉매 RhCl3[S(CH2CH2CH2CH3)2]3 또는 쿠푸릭 나프테네이트가 적합하다. 이들 착체는 일반적으로는 H-수지의 중량을 기준으로 5 내지 1000ppm의 백금, 로듐 또는 구리의 양으로 사용된다. 본 발명에 유용한 백금 또는 로듐 촉매는 추가로 미국 특허 제 4,822,697 호에 기술되어 있다.
본 발명에서 세라믹 산화물 전구체를 H-수지와 조합하여 사용할 수 있다. 세라믹 산화물 전구체는 알루미늄, 티탄, 지르코늄, 탄탈, 니오브 및/또는 바나듐과 같은 다양한 금속의 화합물 뿐만 아니라 붕소 또는 인의 화합물과 같은 다양한 비-금속 화합물을 포함하며, 이 화합물들은 용액에 용해되고 가수분해된 후, 비교적 낮은 온도에서 열분해되어 세라믹 산화물을 형성할 수 있다.
상기 세라믹 산화물 전구체는 일반적으로 금속의 원자가에 따라 상기 금속 또는 비-금속에 결합된 하나이상의 가수분해가능한 그룹을 갖는다. 이 화합물이 용매에 가용성 또는 분산성인 한, 화합물에 포함된 가수분해가능한 그룹의 개수는 중요하지 않다. 이와 마찬가지로, 치환체가 시스템으로부터 가수분해되거나 열분해되어 나오기 때문에 가수분해가능한 치환체의 종류는 중요하지 않다. 전형적인 가수분해가능한 그룹은 메톡시, 프로폭시, 부톡시 및 헤톡시와 같은 알콕시; 아세톡시와 같은 아실옥시; 아세틸아세토네이트 또는 아미노 그룹과 같은, 산소를 통해 금속 또는 비-금속에 결합된 기타 유기 그룹이다. 따라서 구체적인 화합물에는 지르코늄 테트라아세틸아세토네이트, 티타늄 디부톡시 디아세틸아세토네이트, 알루미늄 트리아세틸아세토네이트, 테트라이소부톡시 티타늄 및 Ti(N(CH3)2)4이 포함된다. 본원에서 유용한 세라믹 산화물 전구체는 추가로 미국 특허 제 4,808,653 호 및 제 5,008,320 호 및 제 5,290,354 호에 교시된 바와 같이 기술되고 제조된다.
세라믹 산화물 전구체를 H-수지와 혼합시킬 때 일반적으로는 세라믹 산화물 전구체를 최종 피막이 세라믹 산화물 전구체 0.1 중량% 내지 30중량%를 함유하도록 하는 양으로 사용한다.
H-수지를 통상적으로 용매 분산액으로서 기판에 도포시킨다. 용매는 상기 수지를 용해시켜 피막에 영향을 미치지 않는 균질한 액체 혼합물을 형성하는 임의의 시약 또는 시약의 혼합물을 포함한다. 이 용매는 에틸 알콜 또는 이소프로필 알콜과 같은 알콜; 벤젠 또는 톨루엔과 같은 방향족 탄화수소; n-헵탄, 도데칸 또는 노난과 같은 알칸; 메틸 이소-부틸 케톤과 같은 케톤; 에스테르; 환상 디메틸폴리실록산 및 선형 디메틸폴리실록산(예를 들면 헥사메틸디실록산, 옥타메틸트리실록산 및 이들의 혼합물)과 같은 실록산 및 글리콜 에테르를 포함한다. 이 용매는 H-수지를 도포에 필요한 농도로 용해시키기에 충분한 양으로 존재한다. 전형적으로, 용매는 상기 수지 및 용매의 총 중량을 기준으로 20 내지 99중량%, 바람직하게는 50 내지 80중량%, 가장 바람직하게는 55 내지 75중량%의 양으로 존재한다.
H-수지를 도포시키는 구체적인 방법에는 스핀 피복법(spin coating), 딥 피복법(deep coating), 스프레이 피복법(spray coating), 플로우 피복법(flow coating), 스크린 프린팅(screen printing) 등이 포함된다. 바람직한 도포 방법은 스핀 피복법이다. 용매를 사용하는 경우, 용매를 피복된 기판으로부터 증발시켜 H-수지 막이 기판상에 침착되게 한다. 이어서 주위 환경에 노출시키는 것과 같은 단순 공기 건조법, 경화 공정의 초기 단계에서 진공을 적용하거나 약하게 가열하는 법(50℃ 이하)과 같은 증발에 적합한 임의의 수단을 사용한다. 스핀 피복법을 사용하는 경우에는, 스피닝된 것이 용매로부터 빠져나오기 때문에 추가의 건조를 최소로 해야 한다.
H-수지 막을 기판에 도포시킨 후, 이 H-수지 막을 특정 시간동안 150℃ 내지 500℃, 바람직하게는 200℃ 내지 400℃, 더욱 바람직하게는 300℃ 내지 380℃의 온도로 가열시킴으로써 경화시켜 균열이 없는 불용성 피막을 형성시킨다. 불용성 피막이란 H-수지를 침착시켜 막을 형성시키는 용매 또는 H-수지를 도포시키기에 유용한 것으로 상술된 용매에 본질적으로 용해되지 않는 피막을 말한다. 균열이 없는이란 1000배율 광학 현미경으로 관찰할때 조차도, 육안으로 볼 수 있는 임의의 균열이 관찰되지 않는 피막을 뜻한다.
대류 오븐, 급속 열 가공, 열판, 및 복사에너지 또는 마이크로에너지를 사용하는 것과 같은 임의의 가열 방법을 본원에서 사용할 수 있으며, 바람직하게는 열판을 사용한다. 사용된 방법은 막을 원하는 온도로 급속 가열시킬 수 있는 것이어야 한다.
피막을 가열시켜 경화시키는데 드는 시간은 가열 동안의 환경, 가열 온도(침지 온도), 가열 속도 및 H-수지 막의 두께에 따라 달라질 것이다. 침지 온도 및/또는 경화 환경에서의 산소의 농도가 클수록 경화 시간은 짧아질 것이다. 전형적으로, 피막을 1초 내지 2시간, 바람직하게는 5초 내지 30분동안 가열한다.
피막을 충분히 오래 가열시키지 않았거나 침지 온도로 너무 오랫동안 가열시킨 경우에는 균열이 생길 수도 있다. 본질적으로, 균열이 없는 피막을 생성시키는 일정 피막 두께에서 일정 침지 온도와 환경에서는 시간대(帶)(window of time)가 존재한다. 보다 낮은 침지 온도에서는 이 시간대가 더 커진다. 온도가 증가함에 따라 시간대는 감소된다. 환경에 존재하는 산소의 양이 증가함에 따라 시간대는 감소한다. 예를 들면 두께가 2㎛인 막의 경우, 막을 320℃에서 불활성 대기(O250ppm 미만)중에서 경화시킬 경우, 경화를 위한 시간대는 2분 내지 12분이다. 380℃에서, 경화를 위한 시간대는 0.01분 내지 5분이다.
피막을 충분히 오랫동안 가열시키지 않으면, 피막을 실온으로 냉각시킬 경우 균열이 생성될 것이다. 피막을 충분한 시간동안 추가로 가열시킴으로써 균열을 수선/수리할 수 있다고 생각된다. 피막을 너무 오랫동안 가열시키면, 피막을 실온으로 냉각시킬 경우 균열이 다시 생길 수 었다. 그러나, 이 후반 균열을 나중에 수선할 수는 없다.
H-수지 막을 경화시키는데 적합한 환경은 전형적으로는 질소, 아르곤, 헬륨과 같은 불활성 환경 또는 산소를 함유하는 환경(예를 들면 공기)이다. 환경내의 산소 함량이 증가함에 따라서, H-수지를 균열이 없는 피막으로 경화시키는데 요구되는 최소 시간이 감소될 것이다. 또한, 균열이 없는 피막이 생성되는 동안의 시간대가 좁아질 것이다. 보다 낮은 온도(예를 들면 330℃ 이하)에서 가열시킬 경우, 산소가 존재하여 경화를 가속화시키는 것이 바람직하다. 그러나, 보다 높은 온도(예를 들면 340℃ 이상)에서 가열시킬 경우, 불활성 대기를 사용하는 것이 바람직하다.
대기압, 대기압 초과의 압력(superatmospheric pressure) 또는 대기압 미만의 압력(subatmospheric pressure), 바람직하게는 대기압중에서 H-수지를 경화시킬 수 있다. 낮은 온도에서는 경화를 가속시키기 위해서 보다 높은 압력을 사용한다. 모든 온도에서 진공을 사용할 수 있다.
피막을 침지 온도로 가열시키는 속도는 균열이 없는 피막을 생성시키는데 중요한 역할을 한다. 가열 속도가 빠를 경우, 균열이 없는 피막을 생성시키는 시간대는 더 길어질 수 있고, 균열이 없는 피막을 생성시키기 위해서 보다 높은 침지 온도 및/또는 더 두꺼운 피막 두께가 필요할 것이다. 이와 대조적으로, 가열 속도가 느릴 경우, 균열이 없는 피막을 생성시키는 시간대는 더 짧아질 수 있고, 균열이 없는 피막을 생성시키기 위해서 보다 낮은 침지 온도 및/또는 감소된 피막 두께가 필요할 것이다.
본원에서는 단일 두께의 H-수지 막을 형성시킨 후, 이를 조절된 조건하에서 경화시킴으로써 두꺼운 피막을 생성할 수 있다. 얇은 H-수지 막을 형성시킨 후, 이를 조절된 조건하에서 경화시킨 후, 목적하는 두께가 얻어질때까지 공정을 되풀이함으로써 피막을 생성시킬 수도 있다.
본 발명의 제 1 층 피막은 1.25㎛, 바람직하게는 1.25㎛ 내지 2.25㎛, 가장 바람직하게는 1.5㎛ 내지 2.2㎛의 두께를 갖는다.
본원에서 생성된 불용성 피막의 화학적 조성 및 분자 구조는 완전히 연구되지는 않았다. 그러나, 본원에 청구된 경화 공정을 사용하여 제조된, 독특한 성질(두께, 균열이 없음 등)을 기본으로 하는 불용성 피막의 조성은, 공지된 경화 조건을 사용하여 제조된 불용성 피막의 조성과 다르다고 생각된다.
본 발명의 다층 피막의 제 2 층은 100㎚ 내지 2㎛ 이상, 바람직하게는 170㎚ 이상, 더욱 바람직하게는 200㎚ 이상 및 가장 바람직하게는 300㎚ 이상의 두께를 갖는 규소-함유 물질의 침착(예를 들면 CVD, PECVD 등)에 의해 생성된 이산화규소로 구성된다.
제 2 층을 도포시키는 방법은 중요하지 않으며, 이러한 피막을 열 화학 기상 증착(thermal chemical vapor deposition: TCVD), 광화학 기상 증착(photochemical vapor deposition), 플라즈마 화학 기상 증착(PECVD), 전자 사이클로트론 공명(electron cyclotron resonance: ECR) 및 제트 기상 증착(jet vapor deposition)과 같은 임의의 화학 기상 증착 방법에 의해 도포한다. 이들을 스퍼터링 또는 전자 빔 증발과 같은 물리 기상 증착 기법에 의해서도 편리하게 도포한다. 이 공정은 열 또는 플라즈마 형태의 에너지를 첨가하여 증발된 화학종을 형성시킴으로서 목적하는 반응을 유도시키거나, 에너지를 물질의 고체 샘플에 집중시킴으로써 그의 침착을 유도시킴을 포함한다. CVD에 의한 이산화규소 층의 제조 방법은 미국 특허 제 4,981,724 호에 보다 완전하게 기술되어 있다.
예를 들면, 열 화학 증착에 있어서, 목적하는 전구체 기체를 가열된 기판위로 통과시킴으로써 피막을 침착시킨다. 전구체 기체는 뜨거운 표면과 접촉하여 반응하고 피막을 침착시킨다. 전구체 기체 및 피막의 두께에 따라 수분 내지 수시간내에 피막을 형성시키는데에는 25℃ 내지 1,000℃의 기판 온도가 충분하다. 침착을 쉽게 하는 이러한 공정에 반응성 금속을 사용할 수도 있다.
PECVD 기법에서는, 전구체 기체를 플라즈마 장에 통과시킴으로써 반응시킨다. 반응성 화학종이 형성되고 기판에 집중되어 여기에 이들이 용이하게 접착된다. PECVD 공정이 열 CVD 방법보다 유리한 점은 전자의 방법에서는 기판 온도 및 가공 온도가 보다 낮다(즉 25℃ 내지 600℃)는 것이다.
PECVD 공정에 사용되는 플라즈마는 전기적 분출물, 라디오-주파수 또는 초음파 범위내의 전자기장, 레이저 또는 미립자 빔으로부터 유도된 에너지일 수 있다. 대부분의 플라즈마 증착 방법에서는, 보통의 전력 밀도(0.1 내지 5와트/㎤)에서 라디오 주파수(즉, 10KHz 내지 102MHz) 또는 초음파 에너지(즉, 0.1 내지 10GHz 또는 109Hz)를 사용하는 것이 바람직하다. 주파수, 전력 및 압력을 전구체 기체 및 사용된 장치에 맞게 조절한다.
이산화규소 층을 제조하기 위해서는, 전형적으로 반응된 규소-함유 전구체 기체 및 산소 공급원이 필요하다. 이산화규소 층을 제조하는데 사용되는 전구체 기체에는 실란; 디메틸실란 및 트리메틸실란과 같은 알킬실란; 테트라에틸오르토실리케이트(TEOS)와 같은 오르토실리케이트와 같은 알콕시실란; 트리클로로실란과 같은 할로실란; 실라사이클로부탄 등이 포함된다.
산소 공급원에는 공기, 산소, 오존, 이산화질소, 일산화질소 등이 포함된다.
헬륨 또는 아르곤의 캐리어 기체; 포스핀 또는 보란과 같은 도판트; 할로겐 또는 제 2 층에 목적하는 성질을 부여하는 임의의 기타 물질과 같은 다른 물질이 존재할 수 있다.
100㎚ 이상의 두께를 갖는 이산화규소의 층이 청구된 H-수지 피막위에 침착될 경우, 본 발명의 다층 피막이 후속 열 공정에 안정함을 발견하였다.
실험 방법
40중량%의 수소 실세스퀴옥산 수지(HSiO3/2)n을 포함하는 H-수지 조성물을 미국 특허 제 3,615,272 호에 따라 제조하였다. 9,800 내지 13,900의 수 평균 분자량을 갖고 저분자량 폴리디메틸실록산에 용해되는 H-수지 조성물을 하기 실시예에서 사용하였다.
10.2㎝(4인치)의 샘플 웨이퍼 수개를 2000rpm에서 40초동안 헤드웨이(Headway) 스핀 피복기를 사용하여 40 초동안 H-수지로 피복하였다. 실험에 사용된 웨이퍼는 100㎚의 PECVD 이산화규소(SiO2) 층을 갖는, 아무것도 피복되지 않은 원래의 웨이퍼(들)이었다.
사용된 경화 시스템은 열판, 배양 페트리(petri) 접시, 질소 유입구 및 적외선 온도 판독기를 갖는 변형된 유리 깔때기로 구성되었다. 열판을 우선 표 1에 열거된 온도보다 높은 온도인 20℃ 내지 30℃로 예비가열시켰다. 이어서, 질소 흐름이 경화 공정에 사용된 것의 2 내지 3배가 될때, 유리 깔때기를 들어올림으로써 스피닝된 웨이퍼를 페트리 접시에 도입시켰다. 웨이퍼의 표면을 목적하는 온도로 가열시키고(전형적으로 30 내지 50초가 소요됨), 질소 흐름을 감소시키고 웨이퍼를 목적하는 시간동안 상기 온도로 가열시켰다(표 1에 보고되어 있음). 피막을 공기중에서 경화시킬 경우, 질소 퍼징을 하지 않는다는 것만 제외하고 상기 경화 공정과 동일한 공정을 사용하였다.
경화 후, 웨이퍼와 깔때기를 함유하는 페트리 접시를 열판 표면으로부터 제거하고 급속 냉각시켰다. 피막 표면의 온도가 30℃ 미만이 될 때까지 질소 흐름을 유지하였다.
이어서 이산화규소 피막을 He와 N2O의 혼합물중 10% SiH4를 사용하여 PECVD에 의해 웨이퍼에 도포시켰다. 침착 동안의 웨이퍼 온도는 350℃였고 압력은 400kPa(3000 토르)였다.
결과 및 구체적인 공정 조건이 표 1에 도시되어 있다.
170㎚의 이산화규소 피막을 갖는 웨이퍼는 청결한 방에서는 생성되지 않았으며 피막은 입자를 함유하였다. 균열은 미미했고 입자 주변의 영역에서만 관찰되었다. 따라서, 두께가 100㎚ 이상인 이산화규소 피막으로 이루어진 다층 피막은 열적으로 안정할 것이라고 생각된다.
경화 조건 피막두께(㎛) SiO2선형 두께(㎚) 캡(Cap) 두께(㎚) 열 가공(균열있음(Y)/균열없음(N))
온도(℃) 시간(분) 대기 경화 사이클 450℃ 어닐링
1 4 N2 O2
350 0.33 N2 1.906 100 300 N N N N
350 0.42 N2 1.916 100 300 N N N N
350 0.5 N2 1.901 100 300 N N N N
350 0.75 N2 1.926 100 300 N N N N
350 1 N2 1.922 100 300 N N N -
350 0.5 공기 1.521 100 300 N N N -
350 1 공기 1.502 100 300 N N N -
350 2 공기 1.522 100 300 N N N -
250 1.5 공기 1.537 100 300 N N N N
250 2 공기 1.502 100 300 N N N N
250 1.5 공기 1.966 100 300 N N - -
250 1.5 공기 2.023 100 300 N N - -
250 2 공기 1.986 100 300 N N - -
360 1 N2 1.963 100 1000 N N N -
360 1 N2 1.877 100 1000 N N N -
360 1 N2 1.916 100 1000 N N N -
360 1 N2 2.035 100 1000 N N N -
340 2 N2 1.987 100 1000 N N N -
340 2 N2 2.007 100 1000 N N N -
340 2 N2 2.056 100 1000 N N N -
340 2 N2 1.947 100 1000 N N N -
320 2 N2 1.971 100 1000 N N N -
320 3 N2 2.009 100 1000 N N N -
350 0.33 N2 1.955 100 없음 N N Y -
350 1 N2 1.922 100 없음 N N Y -
250 2 공기 1.986 100 없음 N N Y -
350 2 공기 1.522 100 없음 N N Y -
340 2 N2 1.987 100 170 N N Y -
340 2 N2 2.007 100 170 N N Y -
360 1 N2 1.963 100 170 N N Y -
360 1 N2 1.877 100 170 N N Y -
- 란 데이터가 이용불가능함을 뜻한다.
본 발명의 방법에 의해서 충진제를 사용하지 않고도 반도체 소자상에, 열에 안정하고 균열이 없는 다층 피막을 제조할 수 있다.

Claims (7)

  1. 수소 실세스퀴옥산 수지를 포함하는, 충진제를 함유하지 않는 조성물을 기판상에 도포시켜 두께가 1.25㎛ 내지 2.25㎛인 막을 형성시키는 단계;
    상기 막을, 두께가 1.25㎛ 내지 2.25㎛인 균열이 없는 불용성 피막을 생성시키기에 충분한 시간동안 불활성 대기 또는 산소-함유 대기중에서 150℃ 내지 500℃의 온도로 가열시키는 단계; 및
    두께가 100㎚ 이상인 이산화규소 층을 상기 불용성 피막 위에 침착시키는 단계
    를 포함하는, 다층 피막의 제조 방법.
  2. 제 1 항에 있어서,
    충진제를 함유하지 않는 조성물이 또한 용매를 함유하고, 용매를 제거함으로써 막을 생성시키는 다층 피막의 제조 방법.
  3. 제 2 항에 있어서,
    충진제를 함유하지 않는 조성물이 50중량% 내지 80중량%의 용매를 함유하는 다층 피막의 제조 방법.
  4. 제 1 항에 있어서,
    불용성 피막의 두께가 1.5㎛ 내지 2.2㎛인 다층 피막의 제조 방법.
  5. 제 1 항에 있어서,
    이산화규소를 화학 기상 증착(chemical vapor deposition)에 의해 침착시키는 다층 피막의 제조 방법.
  6. 제 1 항에 있어서,
    이산화규소의 두께가 300㎚ 내지 2㎛인 다층 피막의 제조 방법.
  7. 제 1 항에 있어서,
    전자 기판이 그 위에 두께가 30㎚ 내지 300㎚인 제 1 패시베이션 층(primary passivation layer)을 갖는 다층 피막의 제조 방법.
KR1019980020820A 1997-06-06 1998-06-05 열적으로 안정한 유전성 피막 KR19990006686A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87056497A 1997-06-06 1997-06-06
US8/870,564 1997-06-06

Publications (1)

Publication Number Publication Date
KR19990006686A true KR19990006686A (ko) 1999-01-25

Family

ID=25355666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020820A KR19990006686A (ko) 1997-06-06 1998-06-05 열적으로 안정한 유전성 피막

Country Status (7)

Country Link
US (1) US6210749B1 (ko)
EP (1) EP0883164A3 (ko)
JP (1) JPH1116899A (ko)
KR (1) KR19990006686A (ko)
CA (1) CA2239347A1 (ko)
SG (1) SG70637A1 (ko)
TW (1) TW392288B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6440895B1 (en) * 1998-07-27 2002-08-27 Battelle Memorial Institute Catalyst, method of making, and reactions using the catalyst
JP3125781B2 (ja) * 1999-03-03 2001-01-22 ヤマハ株式会社 半導体装置の製法
US6472076B1 (en) 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
US6573131B2 (en) 2000-07-13 2003-06-03 The Regents Of The University Of California Silica zeolite low-k dielectric thin films and methods for their production
US7368804B2 (en) * 2003-05-16 2008-05-06 Infineon Technologies Ag Method and apparatus of stress relief in semiconductor structures
US20080249275A1 (en) * 2003-12-18 2008-10-09 Lichtenhan Joseph D Radiation shielding with polyhedral oligomeric silsesquioxanes and metallized additives
US7670961B2 (en) 2004-06-08 2010-03-02 Nxp B.V. Reduction of cracking in low-k spin-on dielectric films
FI20125989A (fi) * 2012-09-24 2014-03-25 Optitune Oy Menetelmä valosähköisen laitteen valmistamiseksi
US9123577B2 (en) * 2012-12-12 2015-09-01 Sandisk Technologies Inc. Air gap isolation in non-volatile memory using sacrificial films
TWI490254B (zh) 2013-12-31 2015-07-01 Ind Tech Res Inst 無機鈍化塗料、其形成方法、及所形成之無機鈍化保護膜

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615272A (en) 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
JPS59178749A (ja) 1983-03-30 1984-10-11 Fujitsu Ltd 配線構造体
JPS6086017A (ja) 1983-10-17 1985-05-15 Fujitsu Ltd ポリハイドロジエンシルセスキオキサンの製法
JPS63107122A (ja) 1986-10-24 1988-05-12 Fujitsu Ltd 凹凸基板の平坦化方法
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4822697A (en) 1986-12-03 1989-04-18 Dow Corning Corporation Platinum and rhodium catalysis of low temperature formation multilayer ceramics
US5008320A (en) 1986-12-04 1991-04-16 Dow Corning Corporation Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
US4808653A (en) 1986-12-04 1989-02-28 Dow Corning Corporation Coating composition containing hydrogen silsesquioxane resin and other metal oxide precursors
NL8802047A (nl) 1988-08-18 1990-03-16 Philips Nv Werkwijze voor het selectief op een substraat aanbrengen van een metaal uit de vloeistoffase met behulp van een laser.
US4981724A (en) * 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
US4999397A (en) 1989-07-28 1991-03-12 Dow Corning Corporation Metastable silane hydrolyzates and process for their preparation
US5010159A (en) 1989-09-01 1991-04-23 Dow Corning Corporation Process for the synthesis of soluble, condensed hydridosilicon resins containing low levels of silanol
CA2027031A1 (en) 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US4973526A (en) 1990-02-15 1990-11-27 Dow Corning Corporation Method of forming ceramic coatings and resulting articles
US5262201A (en) * 1990-06-04 1993-11-16 Dow Corning Corporation Low temperature process for converting silica precursor coatings to ceramic silica coatings by exposure to ammonium hydroxide or an environment to which water vapor and ammonia vapor have been added
US5063267A (en) 1990-11-28 1991-11-05 Dow Corning Corporation Hydrogen silsesquioxane resin fractions and their use as coating materials
US5145723A (en) 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
US5436029A (en) * 1992-07-13 1995-07-25 Dow Corning Corporation Curing silicon hydride containing materials by exposure to nitrous oxide
JP3153367B2 (ja) 1992-11-24 2001-04-09 ダウ・コ−ニング・コ−ポレ−ション ポリハイドロジェンシルセスキオキサンの分子量分別方法
JP3174416B2 (ja) * 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3174417B2 (ja) 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
US5387480A (en) 1993-03-08 1995-02-07 Dow Corning Corporation High dielectric constant coatings
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5456952A (en) * 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
DE4417405A1 (de) * 1994-05-18 1995-11-23 Inst Neue Mat Gemein Gmbh Verfahren zur Herstellung von strukturierten anorganischen Schichten
US5607773A (en) * 1994-12-20 1997-03-04 Texas Instruments Incorporated Method of forming a multilevel dielectric
US5684356A (en) * 1996-03-29 1997-11-04 Texas Instruments Incorporated Hydrogen-rich, low dielectric constant gate insulator for field emission device

Also Published As

Publication number Publication date
CA2239347A1 (en) 1998-12-06
JPH1116899A (ja) 1999-01-22
SG70637A1 (en) 2000-02-22
TW392288B (en) 2000-06-01
EP0883164A2 (en) 1998-12-09
EP0883164A3 (en) 2000-08-09
US6210749B1 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
EP0460868B1 (en) Amine catalysts for the low temperature conversion of silica precursors to silica
JP3701700B2 (ja) Ｓｉ−Ｏ含有皮膜の形成方法
EP0270369B1 (en) Multilayer ceramics from hydrogen silsesquioxane
EP0270241B1 (en) Multilayer ceramics from silicate esters
US5145723A (en) Process for coating a substrate with silica
US4753856A (en) Multilayer ceramic coatings from silicate esters and metal oxides
KR100251819B1 (ko) 실리카 함유 세라믹 피복물을 기질 위에 형성시키는 방법
US4911992A (en) Platinum or rhodium catalyzed multilayer ceramic coatings from hydrogen silsesquioxane resin and metal oxides
EP0270263B1 (en) Multilayer ceramic coatings from metal oxides for protection of electronic devices
KR100333989B1 (ko) Si-O함유 피막의 형성방법
US5753374A (en) Protective electronic coating
US6399210B1 (en) Alkoxyhydridosiloxane resins
JPH04300678A (ja) 逆方向熱分解処理
KR19990006686A (ko) 열적으로 안정한 유전성 피막
US5906859A (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
US5866197A (en) Method for producing thick crack-free coating from hydrogen silsequioxane resin
US5707681A (en) Method of producing coatings on electronic substrates
US4997482A (en) Coating composition containing hydrolyzed silicate esters and other metal oxide precursors
US5863595A (en) Thick ceramic coatings for electronic devices
KR19990036520A (ko) 낮은 유전율을 갖는 전자 피막
EP0849240B1 (en) Method of producing low dielectric ceramic-like materials
EP0857705B1 (en) Method of producing coatings on electronic substrates

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid