KR19990036520A - 낮은 유전율을 갖는 전자 피막 - Google Patents

낮은 유전율을 갖는 전자 피막 Download PDF

Info

Publication number
KR19990036520A
KR19990036520A KR1019980020822A KR19980020822A KR19990036520A KR 19990036520 A KR19990036520 A KR 19990036520A KR 1019980020822 A KR1019980020822 A KR 1019980020822A KR 19980020822 A KR19980020822 A KR 19980020822A KR 19990036520 A KR19990036520 A KR 19990036520A
Authority
KR
South Korea
Prior art keywords
coating
resin
substrate
dielectric constant
film
Prior art date
Application number
KR1019980020822A
Other languages
English (en)
Inventor
정규하
찬단 쿠마 사하
헤이-치앙 리오우
유판 리우
Original Assignee
맥켈러 로버트 루이스
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥켈러 로버트 루이스, 다우 코닝 코포레이션 filed Critical 맥켈러 로버트 루이스
Publication of KR19990036520A publication Critical patent/KR19990036520A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 전자 기판위에서 2.5 내지 2.8의 유전율(Dk)을 갖는 불용성 피막을 제조하는 방법에 관한 것이다. 이 방법은 수소 실세스퀴옥산 수지를 포함하는 조성물을 기판에 적용하여 기판위에 막을 형성하는 단계; 기판을 200℃ 내지 550℃의 온도에서 가열하는 단계(이때, 유전율 2.5 내지 2.8을 갖는 불용성 피막을 생산하기에 충분한 속도 및 시간동안 기판을 가열한다)를 포함한다.

Description

낮은 유전율을 갖는 전자 피막
본 발명은 2.9 미만, 바람직하게는 2.5 내지 2.8의 유전율(Dk)을 갖는 수소 실세스퀴옥산 수지(H-수지) 피막의 제조 방법에 관한 것이다. 이들 피막은 반도체 장치의 제조시에 층간 유전체 피막으로 유용하다.
층간 유전체 피막으로 사용하기 위해 후속 경화시킨, 물질위의 스핀으로 H-수지를 사용하는 것은 당해 분야에 공지되어 있다. 공지된 열 가공 및 경화 조건하에서(즉, 3개의 연속 고온 플레이트 각각에서 1 분간 유지시킨 후 질소 대기와 함께 로중에서 1 시간 유지시킴), 2.9 내지 3.0의 유전율을 얻는다.
2.9 내지 3.0의 유전율을 갖는 경화된 물질은 0.25 ㎛ 및 그 이상의 장치에 적합하다. 그러나, 이보다 더 작은 장치 구조물(즉, 0.13 내지 0.18 ㎛)에서는 이보다 더 낮은 유전율이 필요하다. 더 낮은 유전율을 제조하기 위해 H-수지를 경화시키는 여러 가지 방법이 제안되었다. 그러나, 이들 방법은 종종 낮은 유전율 피막을 제조하기 위해 고 비용의 까다로운 가공 단계를 필요로 한다. 예를 들면 미국 특허 제 5,441,765 호는 H-수지로부터 2.8 내지 4.5의 유전율을 갖는 피막을 생산하는 방법을 기술하고 있다. '765에 기술된 방법은 H-수지를 장치위에 적용하는 단계; Si-O 함유 세라믹 피막을 생산하기에 충분한 시간 동안 피복된 장치를 가열한 후 Si-O 함유 세라믹 피막을 수소 기체를 함유하는 어니일링 대기에 노출시키는 단계를 포함한다.
미국 특허 제 5,547,703 호는 또한 낮은 유전율 피막을 제조하는 방법을 청구하고 있다. 이 방법은 전자 기판위에 H-수지를 적용하는 단계; 암모니아 및 수분중에서 가열하는 단계; 이후 무수 암모니아중에서 가열하는 단계 및 최종 단계로 산소중에서 가열하여 피막을 어니일링하는 단계를 포함한다. 이 방법에 의해 제조한 피막의 유전율은 2.42 내지 4.92일 것으로 보고되었다.
이제, 본 발명에 의해 H-수지를 조절된 조건(가열 속도, 온도, 시간 및 환경)하에서 경화시킬 때, 낮은 유전율을 갖는 피막을 편리하게 제조할 수 있다는 사실을 밝혀냈다.
그러므로, 본 발명의 목적은 2.5 내지 2.8의 유전율을 갖는 불용성 피막을 H-수지로부터 제조하는 방법을 제공하는 것이다.
이러한 낮은 유전율의 피막을 제조하는데 사용된 한가지 방법은 (A) H-수지를 포함하는 조성물을 기판위에 적용하여 기판위에 막을 형성시키는 단계; 및 (B) 기판을 200℃ 내지 550℃의 온도에서 가열하는 단계(이때, 기판을 유전율 2.5 내지 2.8을 갖는 불용성 피막을 생산하기에 충분한 속도 및 시간동안 가열한다)를 포함한다. 본원에서 사용한 바와 같은 유전율(Dk)은 1 MHz에서의 유전율이다.
본원에서 유용한 H-수지는 화학식 HSi(OH)x(OR)yOZ/2의 단위로 구성된 하이드리도실록산 수지를 포함하며, 이때, 각각의 R은 독립적으로 유기 그룹이거나 또는 치환된 유기 그룹으로서, 이들은 산소 원자를 통해 실리콘에 결합될 때 가수분해가능한 치환체를 형성하고, x는 0 내지 2이고, y는 0 내지 2이고, z는 1 내지 3이고, x + y + z의 합은 3이다. R을 예를 들면 메틸, 에틸, 프로필 및 부틸과 같은 알킬, 페닐과 같은 아릴; 및 알릴 또는 비닐과 같은 알케닐을 들수 있다. 이들 수지는 본질적으로 완전히 축합된 (HSiO3/2)n(이때, n은 8 이상이다)일 수 있거나 또는 이들 수지는 단지 부분적으로 가수분해(즉, 약간의 Si-OR을 함유함)되고/되거나 부분 축합(즉, 약간의 Si-OH를 함유함)될 수 있다. 구조식에 나타내지 않았지만, 이들 수지는 또한 0 또는 2개의 수소 원자가 결합된 실리콘 원자를 소수(예를 들면, 10% 미만)을 함유할 수 있거나 또는 제조나 취급과 관련된 여러 가지 요인에 의해 SiC 결합을 소수 함유할 수 있다.
H-수지의 구조는 특별히 제한하지 않으며, 사다리 형태, 케이지 형태 또는 이들의 혼합물 형태로 일반적으로 공지된 것이 있을 수 있다. 상기 수소 실세스퀴옥산 수지 및 이들의 제조 방법은 당해 분야에 공지되어 있다. 예를 들면 미국 특허 제 3,615,272 호는 벤젠설폰산 수화물 가수분해 매질에서 트리클로로실란을 가수분해시킨 후 생성된 수지를 물 또는 수성 황산으로 세척함을 포함하는 공정에 의해 본질적으로 완전히 축합된 H-수지(100 내지 300 ppm 이하의 실란올을 함유할 수 있다)를 생산하는 방법을 나타낸다. 이와 유사하게, 미국 특허 제 5,010,159 호는 아릴설폰산 수화물 가수분해 매질에서 하이드로실란을 가수분해하여 수지를 제조한 후 이후 중화제와 접촉시킴을 포함하는 방법을 기술한다.
미국 특허 제 4,999,397 호 및 제 5,210,160 호에 기술된 것과 같은 기타 하이드리도실록산 수지, 산성, 알콜성 가수분해 매질에서 알콕시 또는 아실록시 실란을 가수분해하여 제조한 것; 일본-As 59-178749, 60-86017 및 63-107122에 기술된 것; 또는 임의의 기타 동등한 하이드리도실록산도 또한 본원에서 적절히 작용할 것이다.
본 발명의 바람직한 태양에서, 상기 H-수지의 특정 분자량 분획을 또한 사용할 수 있다. 상기 분획 및 이들의 제조 방법은 미국 특허 제 5,063,267 호 및 제 5,416,190 호에 교지되어 있다. 바람직한 분획은 중합체 종의 75% 이상이 1200 이상의 수 평균 분자량을 갖는 물질을 포함하고, 더욱 바람직한 분획은 중합체 종의 75% 이상이 1200 내지 100,000의 수 평균 분자량을 갖는 물질을 포함한다.
본 발명의 H-수지는 또한 피막의 일체성을 방해하지 않거나 또는 최종 피막의 유전율을 증가시키지 않는다면, 다른 성분들을 함유할 수 도 있다. 공지된 첨가제들은 미국 특허 제 4,822,697 호에 기술된 바와 같이 상기 수지의 경화 속도 및/또는 경화 양을 증가시키는 백금, 로듐 또는 구리 촉매와 같은 촉매를 포함한다. 세라믹 산화물 전구체들을 또한 H-수지와 조합하여 사용할 수 있다. 본원에 유용한 세라믹 산화물 전구체들은 알루미늄, 티탄, 지르코늄, 탄탈륨, 니오븀 및/또는 바나듐과 같은 각종 금속 화합물 뿐 아니라 다양한 비금속 화합물, 예를 들면 용액중에서 용해되고, 가수분해되고 비교적 저온에서 후속 단계로 열분해되어 세라믹 산화물을 형성할 수 있는 붕소 또는 인을 포함한다. 본원에 유용한 세라믹 산화물 전구체들은 미국 특허 제 4,808,653 호, 제 5,008,320 호 및 제 5,290,394 호에 더욱 기술되어 있으며 그로부터 더욱 유도할 수 있다.
H-수지는 전형적으로 용매 분산액으로 기판에 적용된다. 적합한 용매는 생성된 피막에 불리한 영향을 미치지 않고 상기 수지를 용해시켜 균질 액체 혼합물을 형성하는 임의의 시약 또는 시약의 혼합물을 포함한다. 이들 용매로는 에틸 알콜 또는 이소프로필 알콜과 같은 알콜; 벤젠 또는 톨루엔과 같은 방향족 탄화수소; n-헵탄, 도데칸 또는 노난과 같은 알칸; 메틸 이소부틸 케톤과 같은 케톤; 에스테르; 선형 디메틸폴리실록산(예를 들면, 헥사메틸디실록산, 옥타메틸디실록산 및 이들의 혼합물) 또는 환형 디메틸폴리실록산과 같은 글리콜 에테르 및 실록산을 들수 있다. 용매는 H-수지를 적용하는데 바람직한 농도로 용해시키기에 충분한 양으로 존재한다. 전형적으로, 용매는 상기 수지와 용매의 총 중량을 기준으로 20 내지 99 중량%, 바람직하게는 50 내지 95 중량%의 양으로 존재한다.
H-수지를 적용하기 위한 구체적인 방법은 스핀 피복, 침지 피복, 분무 피복, 흘림 피복, 스크린 인쇄 등을 들수 있다. 바람직한 적용 방법은 스핀 피복이다. 용매를 사용할 때는, 용매를 피복된 기판에서 증발시켜 기판위에 H-수지 막을 증착시킨다. 증발에 적합한 방법으로는 주위 환경에 노출시키므로써 간단히 공기 건조시키는 방법, 경화 공정의 초기 단계에 진공 또는 순한 가열(〈200℃)의 적용을 들수 있다. 주목할 점은 스핀 피복을 사용하는 경우에는, 스피닝 과정이 용매를 제거하기 때문에 추가 건조 방법이 최소화된다는 것이다.
기판에 적용한 후, 불용성 피막을 생산하기에 충분한 속도 및 시간동안 200℃ 내지 550℃의 온도에서 가열하므로써 H-수지를 Dk 2.5 내지 2.8을 갖는 불용성 피막으로 경화시킨다. "불용성 피막"이란 용어는 H-수지를 증착시켜 상기 막을 형성하는 용매 또는 H-수지를 적용하기 위해 본원에 유용한 것으로 상기에서 열거한 임의의 용매에 본질적으로 용해되지 않는 피막을 의미한다. 바람직하게는, 피막을 150℃ 내지 500℃의 온도로 가열한다. 피막의 두께가 약 1.5 내지 2.5 ㎛일 때, 200℃ 내지 400℃의 온도로 가열하는 것이 가장 바람직하다. 피막의 두께가 약 1.5 ㎛미만일 때, 280℃ 내지 380℃의 온도로 가열하는 것이 가장 바람직하다.
대류 오븐, 급속 열 가공, 고온 플레이트 및 방사 또는 마이크로파 에너지의 사용과 같은 임의의 가열 방법을 본원에 사용할 수 있다. 사용된 방법은 기판을 Dk 2.5 내지 2.8의 불용성 피막을 생산하기에 충분한 속도로 원하는 온도로 가열할 수 있어야 한다.
H-수지가 피복된 기판을 경화 온도로 가열하는 속도(즉, 변화 속도)는 Dk 2.5 내지 2.8을 갖는 불용성 피막을 얻는데 중요하다. 예를 들면, 수지가 피복된 기판을 너무 서서히 원하는 온도로 가열하는 경우, 본 발명의 피막을 얻지 못할 것이다. 기판 크기, 기류 속도, 피막 두께 및 가열 수단과 같은 수많은 요인이 가열 속도에 모두 영향을 미치기 때문에, 정량화한 가열 속도를 구체적으로 기술화하는 것은 불가능하다. 그러나, 본 발명의 피막에 맞은 속도는 보통 20℃/분 이상이다.
당해 분야의 숙련가들은 H-수지가 피복된 기판을 가열하는데 사용된 조건 및 수단을 기본으로하여 적절한 가열 속도를 결정할 수 있을 것이다. 예를 들면, 피막의 두께가 얇을수록 두꺼운 피막보다 더 빠른 속도로 원하는 온도로 가열하는 것이 필요하다는 것이 밝혀졌다. 기판이 클수록 보다 작은 기판과 동일한 가열 속도를 유지하는데 더 높은 경화 온도가 필요하다. 보다 고온의 질소 흐름은 피막의 가열 속도를 증가시키고 및 피막의 Dk를 감소시키는데 도움을 준다.
피막을 가열하여 경화시키는 시간은 가열중의 환경, 가열하는 온도(즉, 침지 온도), 가열 속도 및 H-수지 막의 두께에 따라 변할 것이다. 침지 온도가 높을수록 및/또는 경화 환경중에 산소의 농도가 높을수록, 경화 시간은 더 짧아질 것이다. 전형적으로, 피막을 1 초 내지 2 시간 동안, 바람직하게는 5 초 내지 30 분간 가열한다.
H-수지가 피복된 기판을 가열하는 환경은 질소, 아르곤 및 헬륨과 같은 불활성 환경 또는 공기와 같은 산소 함유 환경이 통상적이다. H-수지가 피복된 기판을 450℃ 미만의 온도에서 경화시킬 때 환경중에 공기, 과산화물, 오존 등과 같이 공급처와 무관하게 산소가 존재하는 것이 바람직하다.
바람직하게는, H-수지가 피복된 기판을 280℃ 내지 500℃의 온도에서 질소 함유 환경중에서 가열하여 Dk 2.5 내지 2.8을 갖는 불용성 피막을 생성시킨다. 금속-절연체-반도체(MIS) 커패시터상에서 Dk 측정을 수행하므로써 전환된 피막의 유전율을 측정했다. 0.15㎛의 알루미늄 전극을 불용성 피막의 박막이 피복된, 낮은 저항(ρ≤0.025Ω ㎝)의 실리콘 웨이퍼상에 전착시켜 MIS 커패시터를 제조했다. 그림자 마스크를 이용하여 직경이 3 내지 10 ㎜ 범위의 알루미늄 전극 점을 형성시켰다. 휴렛-팩커드TM4194A 임피던스(Impedance) 분석기를 사용하여 0.1 내지 1000 kHz의 주파수 범위에서 동일한 직경의 전극 점을 교차하는 임피던스를 측정했다. 임피던스 데이터를 시리즈 RLC 모델에 맞추고, 여기서 등가의 평행 커패시턴스 및 Dk를 계산했다. 임피던스가 표면 점 전극을 교차하기 때문에, Dk 측정을 위해 유전체의 두께를 2배를 사용했다.
H-수지는 충분한 속도 및 충분한 시간 동안 가열할 때, 유해한 화학적 변화를 일으키지 않고 경화하는 중에 체적 팽창을 경험한다는 이론이 있다. 예상치 못하게 경화된 피막에서 생성된 상기 유리 체적은 Dk를 감소시킨다. 본원에서 설명한 바와 같이, 피막의 팽창이 상기 수지가 경화되는 경화 온도, 시간, 가열 속도 및 환경에 영향을 미친다.
본원에서 생산한 불용성 피막은 Dk 2.5 내지 2.8, 바람직하게는 2.5 내지 2.75 및 더욱 바람직하게는 2.5 내지 2.7을 갖는다.
본원에서 생산한 불용성 피막을 임의의 기판위에서 제조할 수 있다. 그러나, 피막은 전자 기판에서 특히 유용하다. "전자 기판"이란 용어는 촛점 평면 배열, 광-전자 장치, 광기전력 셀, 광학 장치, 트랜지스터와 유사한 장치, 3-D 장치, 절연체상 실리콘 장치 및 초 격자 장치를 포함하는 반도체 소자를 제조할 때 사용하기 위한 실리콘 기재 장치 및 갈륨 아세나이드 기제 장치를 포함한다.
전자 기판은 맨 기판(즉, 수동태화가 없음)이거나 또는 기판에 일차 수동태화가 있을 수 있다. 상기 일차 수동태화는 실리카, 질화 실리콘, 탄화 실리콘, 옥시질화 실리콘, 옥시탄화 실리콘, PSG, BPSG 및 기타 화합물과 같은 세라믹 피막일 수 있다. 일차 수동태화 피막 및 이들의 제조 방법은 당해 분야의 숙련가들에게 공지되어 있다.
본원에서 제조한 피막을 웨이퍼에 적용한 후 임의의 금속 피복을 적용할 수 있다. 피막을 또한 금속 피복위에 인터레벨 또는 층간 유전체로 적용할 수 있거나 또는 피막을 상부 수동태화 피막으로 적용하여 장치의 제조를 완성할 수 있다.
이어서, 원하는 경우 추가 피막을 불용성 피막위에 적용할 수 있다. 여기에는 예를 들면 SiO2피막, 실리콘 함유 피막, 실리콘 탄소 함유 피막, 실리콘 질소 함유 피막, 실리콘 산소 질소 함유 피막, 실리콘 질소 탄소 함유 피막 및/또는 무정형 SiC:H, 다이아몬드 및 질화 실리콘의 증착(즉, CVD, PECVD, 등)에서 생성된 다이아몬드와 같은 피막이 포함될 수 있다. 이 피막의 적용 방법은 당해 분야에 공지되어 있고, 예를 들면 미국 특허 제 4,756,977 호 및 제 5,011,706 호에 보다 충분히 기술되어 있다.
추가 피막을 적용하는 방법은 중요하지 않으며, 상기 피막을 열 화학적 증착(TCVD), 광화학적 증착, 플라즈마에 의해 증대된 화학적 증착(PECVD), 전자 사이클로트론 공명(ECR) 및 제트 형 증착과 같은 임의의 화학적 증착 기법으로 적용한다. 또한 스퍼터링 또는 전자 비임 증발과 같은 물리적 증착 기법으로 적용할 수 도 있다. 이 공정은 열 또는 플라즈마 형태의 에너지를 기화된 종에 가하여 원하는 반응을 야기시키는 방법 또는 고형 물질 샘플에 에너지를 집중시켜 증착을 야기하는 방법을 포함한다. 추가 피막의 적용 방법은 중요하지 않다.
당해 분야의 숙련가들은 본원에 교지된 발명을 보다 더 잘 이해하고 인식하기 위해, 하기에 실시예를 나타낸다.
하기 실시예는 AXIC TygerTM박막 분석기를 사용하여 굴절율(RI)를 측정했다.
실시예 1
9,800 내지 13,900의 수 평균 분자량을 갖는 수소 실세스퀴옥산 수지(H-수지) 18 중량%를 포함하는 H-수지(HSiO3/2)n조성물을 미국 특허 제 3,615,272 호에 따라 제조했다. 상기 수지를 메틸 이소-부틸 케톤에 용해시키고, 2000 rpm으로 20 초 동안 헤드웨이(HeadwayTM) 스핀 피복기를 사용하여 10.2 cm (4 인치) 직경의 샘플 웨이퍼상에 피복했다.
웨이퍼상에서 피막을 경화시키기 위해, 환경 제어 이중 챔버 오븐을 사용했다. 상기 오븐은 챔버에 불활성 기체(질소)를 퍼지시키고, 환경을 저 산소 농도로 유지시킬 수 있다. 웨이퍼를 적하했다 뺐다하는 챔버를, 금속 구획으로 나누어진 기타 챔버의 온도 보다 훨씬 더 낮은 온도(〈200℃)에서 유지시켰다. 고온 챔버를 경화 온도로 예열했다. 고온 챔버로 유입되는 질소는 경화 온도에서 예열했지만, 저온 챔버에서는 질소에 대해 예열하지 않았다. 스핀 피복된 웨이퍼를 저온 챔버에 적하하고, 그후 챔버에 모두 질소 흐름을 퍼지했다. 산소 농도가 0.5% 수준에 이를때까지(전형적으로 문을 닫은 후 30 내지 40 초가 소요됨), 웨이퍼를 다음 고온 경화 챔버로 옮겼다. 계속 추적한 산소 농도가 0.1% 미만으로 나타나는 동안 웨이퍼를 경화 챔버에 2 분간 놓았다. 웨이퍼를 다시 적하/비적하 챔버로 옮기고, 200℃ 미만으로 냉각시킨 후 공기중으로 꺼냈다.
웨이퍼상의 H-수지 피막을 다양한 온도에서 가열했다(하기 표 1 참조). 웨이퍼상의 모든 피막을 2 분간(가열 시간을 포함하는 총 시간)경화시켰다. 결과를 하기 표 1에 나타낸다. 저온(350℃ 내지 390℃)에서 경화된 피막은 가열 속도가 적절하지 못하기 때문에 낮은 유전율을 생성하지 못한다고 생각된다.
수소 실세스퀴옥산 수지가 피복된 웨이퍼의 질소 경화 결과
웨이퍼 번호 온도(℃) 두께(Å) RI Dk(측정치)
1 350 4596 1.386 --
2 350 4682 1.394 --
3 360 4759 1.394 --
4 360 4657 1.391 --
5 370 4669 1.386 --
6 370 4683 1.388 --
7 380 4676 1.385 --
8 380 4706 1.385 --
9 390 4715 1.373 --
10 390 4720 1.385 --
11 400 4719 1.370 2.81
12 400 4606 1.375 2.76
13 410 4662 1.369 2.67
14 410 4645 1.371 2.72
15 420 4657 1.366 2.69
16 420 4764 1.373 2.69
17 430 4821 1.355 2.69
18 430 4884 1.351 2.70
19 440 4885 1.352 2.65
20 440 4891 1.357 2.69
21 450 4971 1.354 2.60
22 450 4877 1.363 2.59
23 460 4987 1.354 2.60
24 460 5059 1.353 2.68
25 470 4905 1.358 2.63
26 470 4823 1.368 2.55
27 480 4965 1.352 2.59
28 480 4969 1.347 2.61
29 490 4843 1.348 2.64
30 490 4979 1.351 2.67
1Å = 0.1 nm
실시예 2
9,800 내지 13,900의 수 평균 분자량을 갖는 H-수지(HSiO3/2)n40 중량%를 포함하는 H-수지 조성물을 미국 특허 제 3,615,272 호에 따라 제조했다. 상기 수지를 저 점도 폴리디메틸실록산(헥사메틸디실록산 30 부: 옥타메틸트리실록산 70 부)에 용해시키고, 10.2 cm(4 인치) 직경의 웨이퍼상에 피복했다. 1.6㎛의 피막을 갖는 모든 웨이퍼를 3000 rpm에서 40 초 동안 헤드웨이(HeadwayTM) 스핀 피복기를 사용하여 제조했다. 2.2㎛의 피막을 갖는 모든 웨이퍼를 2000 rpm으로 40 초 동안 헤드웨이(HeadwayTM) 스핀 피복기를 사용하여 제조했다.
상기에서 기술한 바와 같이 제조한, 웨이퍼상의 H-수지 피막을 다양한 온도에서 공기 환경중에서 고온 플레이트위에 경화시켰다(하기 표 2 참조). 결과를 하기 표 2에 나타낸다.
H-수지 피막에 대한 1 MHz 에서의 Dk 및 632.8 nm에서의 굴절율(RI)간의 관계를 다음과 같이 수립했다: Dk = 1+4.43(RI-1)+0.95(RI-1)2. 따라서, 굴절율을 측정하므로써, 유전율을 쉽게 예측할 수 있다.
수소 실세스퀴옥산 수지가 피복된 웨이퍼의 공기 경화 결과
웨이퍼 번호 온도(℃) 두께(Å) 경화시간(분) RI Dk(예상치)
1 230 22703 1 1.410 2.98
2 230 21575 2 1.411 2.98
3 230 23828 4 1.396 2.90
4 250 22395 1 1.400 2.92
5 250 22752 2 1.340 2.62
6 250 23465 4 1.360 2.72
7 270 22170 1 1.312 2.47
8 270 23130 2 1.320 2.51
9 270 23430 4 1.303 2.43
10 290 22760 1 1.337 2.60
11 290 23670 2 1.305 2.44
12 230 16032 1 1.326 2.55
13 230 16150 2 1.342 2.63
14 230 14764 4 1.359 2.71
15 250 16058 1 1.307 2.45
16 250 16106 2 1.300 2.41
17 250 16033 4 1.305 2.44
18 270 16579 1 1.321 2.52
19 270 16569 2 1.317 2.50
20 270 16411 4 1.297 2.40
21 290 16662 1 1.301 2.42
22 290 16609 2 1.303 2.43
23 290 16374 4 1.302 2.42
24 310 16523 1 1.296 2.39
25 310 16676 2 1.302 2.42
26 310 16712 4 1.294 2.38
27 330 16539 1 1.305 2.44
28 330 16604 2 1.293 2.38
29 330 16412 4 1.289 2.36
1Å = 0.1 nm
실시예 3
이 실시예에서는, 웨이퍼상의 2개의 H-수지 피막을 실시예 1의 방법에 따라 제조했다. 첫 번째 피막은 노에서 경화시키고, 두 번째 피막은 고온 플레이트상에서 경화시켰다. 두 피막을 모두 350℃의 질소 환경중에서 30 분간 경화시켰다. 결과를 하기 표 3에 나타낸다.
피막 두께의 비교 결과
두께 RI Dk(측정치) 가열 속도
노 경화 5222Å 1.381 2.87 약 20℃/분
고온 플레이트 경화 7523Å 1.360 2.72 약 20℃/초
1Å = 0.1 nm
실시예 4
이 실시예는 경화 및 유전율에 대한 웨이퍼 크기의 효과를 입증한다. 결과로부터 알수 있듯이, 웨이퍼의 크기가 작을수록 경화 온도가 낮은 것과 같이 웨이퍼의 크기가 클수록 동일한 가열 속도를 얻기 위해 더 높은 경화 온도가 필요하다.
웨이퍼 크기 질소를 유동시켜 오븐에서 경화 두께(Å) RI Dk(예상치)
4" 450℃, 2 분 5649 1.348 2.66
4" 460℃, 2 분 6444 1.343 2.63
8" 460℃, 2 분 4901 1.385 2.85
8" 490℃, 2 분 7064 1.346 2.65
1"= 2.54 cm,1Å = 0.1 nm
실시예 5
본 실시예는 경화 및 Dk에 대한 고온 질소 흘림 효과를 입증한다.
웨이퍼ID 질소를 흘리면서 오븐에서 경화시킴 두께(Å) RI Dk(예상치)
w1 350℃에서질소를 흘리면서 450℃에서 2 분간 경화시킴 4862 1.348 2.66
w2 300℃에서질소를 흘리면서 450℃에서 2 분간 경화시킴 4903 1.351 2.67
1Å = 0.1 nm
본 발명에 의해 H-수지를 조절된 조건(가열 속도, 온도, 시간 및 환경)하에서 경화시킬 때, 낮은 유전율을 갖는 피막을 편리하게 제조할 수 있다는 사실을 밝혀냈다.

Claims (3)

  1. 수소 실세스퀴옥산 수지를 포함하는 조성물을 기판에 적용하여 기판위에 막을 형성한 후, 막을 200℃ 내지 550℃의 온도에서 유전율 2.5 내지 2.8을 갖는 불용성 피막을 생산하기에 충분한 속도 및 시간동안 가열함을 포함하는 피막의 형성 방법.
  2. 제 1 항에 있어서,
    막을 1 초 내지 2 시간동안 가열하는 방법.
  3. 제 1 항에 있어서,
    조성물이 또한 용매를 함유하는 방법.
KR1019980020822A 1997-10-31 1998-06-05 낮은 유전율을 갖는 전자 피막 KR19990036520A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96250097A 1997-10-31 1997-10-31
US8/962,500 1997-10-31

Publications (1)

Publication Number Publication Date
KR19990036520A true KR19990036520A (ko) 1999-05-25

Family

ID=25505965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020822A KR19990036520A (ko) 1997-10-31 1998-06-05 낮은 유전율을 갖는 전자 피막

Country Status (6)

Country Link
EP (1) EP0917184A3 (ko)
JP (1) JPH11145130A (ko)
KR (1) KR19990036520A (ko)
CA (1) CA2239356A1 (ko)
SG (1) SG77637A1 (ko)
TW (1) TW439197B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110534A (en) * 1992-08-01 2000-08-29 Tadahiro Ohmi Method and apparatus for modifying surface material
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1197999B1 (en) * 1999-12-28 2010-02-17 JGC Catalysts and Chemicals Ltd. Method of forming low-dielectric-constant film, and semiconductor substrate with low-dielectric-constant film
TW582064B (en) * 2000-06-30 2004-04-01 Tokyo Electron Ltd Fabrication process of a semiconductor device
US6780499B2 (en) * 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
WO2004012252A1 (ja) * 2002-07-30 2004-02-05 Tokyo Electron Limited 絶縁膜の形成方法
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
JP2005161168A (ja) * 2003-12-01 2005-06-23 Tokyo Ohka Kogyo Co Ltd 被膜形成方法
TWI435454B (zh) 2010-10-25 2014-04-21 Au Optronics Corp 太陽能電池

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
US5456952A (en) * 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
US5707681A (en) * 1997-02-07 1998-01-13 Dow Corning Corporation Method of producing coatings on electronic substrates

Also Published As

Publication number Publication date
JPH11145130A (ja) 1999-05-28
EP0917184A3 (en) 2000-10-18
EP0917184A2 (en) 1999-05-19
CA2239356A1 (en) 1999-04-30
SG77637A1 (en) 2001-01-16
TW439197B (en) 2001-06-07

Similar Documents

Publication Publication Date Title
KR100730633B1 (ko) 다공성 실리카 박막을 제조하기 위한 플라즈마 가공
US6231989B1 (en) Method of forming coatings
US5145723A (en) Process for coating a substrate with silica
JP4374567B2 (ja) 多孔性低誘電率材料のための紫外線硬化処理
KR100251819B1 (ko) 실리카 함유 세라믹 피복물을 기질 위에 형성시키는 방법
US20020106500A1 (en) Plasma curing process for porous low-k materials
JP2003528021A (ja) 多孔質シリカ薄膜のプラズマ処理
US6399210B1 (en) Alkoxyhydridosiloxane resins
JPH02178330A (ja) 平面化ラダー型シルセスキオキサンポリマー絶縁層の形成方法
US6737117B2 (en) Hydrosilsesquioxane resin compositions having improved thin film properties
US5906859A (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
US20030157267A1 (en) Fluorine-free plasma curing process for porous low-k materials
US5707681A (en) Method of producing coatings on electronic substrates
KR19990036520A (ko) 낮은 유전율을 갖는 전자 피막
EP0935632B1 (en) Stable solutions of a silsesquioxane or siloxane resin and a silicone solvent
US5866197A (en) Method for producing thick crack-free coating from hydrogen silsequioxane resin
US6210749B1 (en) Thermally stable dielectric coatings
JP3939408B2 (ja) 低誘電率シリカ質膜
EP0849240B1 (en) Method of producing low dielectric ceramic-like materials
EP0857705B1 (en) Method of producing coatings on electronic substrates

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid