JPH11145130A - 低誘電率の電子被膜 - Google Patents

低誘電率の電子被膜

Info

Publication number
JPH11145130A
JPH11145130A JP10156533A JP15653398A JPH11145130A JP H11145130 A JPH11145130 A JP H11145130A JP 10156533 A JP10156533 A JP 10156533A JP 15653398 A JP15653398 A JP 15653398A JP H11145130 A JPH11145130 A JP H11145130A
Authority
JP
Japan
Prior art keywords
resin
coating
base material
temperature
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10156533A
Other languages
English (en)
Inventor
Kyuha Chung
チュン キュハ
Chandan Kumar Saha
クマー サハ チャンダン
Chan Ryu Fui
チャン リュウ フイ
Liu Yu-Fan
リゥ ユーフアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Publication of JPH11145130A publication Critical patent/JPH11145130A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Paints Or Removers (AREA)

Abstract

(57)【要約】 【課題】 誘電率が２．５〜２．８の不溶性被膜の製造
法を提供することである。 【解決手段】 その方法は、基材上に水素シルセスキオ
キサン樹脂組成物を塗布して基材上に膜を形成し；その
基材を２００℃〜５５０℃の温度で所定の速度で十分な
時間加熱して、誘電率が２．５〜２．８の不溶性被膜の
製造する工程から成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、誘電率（ＤＫ）が２．
９以下、望ましくは２．５〜２．８の水素シルセスキオ
キサン樹脂（Ｈ−樹脂）被膜の製造法である。これらの
被膜は半導体デバイスの製造における中間層誘電体被膜
として有用である。
【０００２】
【従来の技術】中層の誘電体被膜として後で硬化される
材料上のスピンとしてＨ−樹脂の使用は技術的に既知で
ある。既知の熱処理及び硬化条件（即ち、３枚の一連の
ホットプレートの各々に１分間保持し、続いて窒素雰囲
気の炉内で１時間保持）下で、誘電率２．９〜３．０が
得られる。
【０００３】誘電率が２．９〜３．０の硬化材料は、
０．２５μｍ及びそれ以上のデバイスに適する。しかし
ながら、さらに小型のデバイスにはより低い誘電率が必
要である。Ｈ−樹脂を硬化して低誘電率を与える２、３
の方法が提案されている。しかし、これらの方法は低Ｄ
Ｋ被膜を製造するのにしばしば困難で高価な処理を必要
とする。例えば、米国特許第５，４４１，７６５号は、
Ｈ−樹脂から硬化被膜が２．８〜４．５の誘電率を有す
る被膜を製造する方法を開示している。該特許に開示の
方法は、Ｈ−樹脂をデバイスに塗布し；塗布したデバイ
スを十分な時間加熱してＳｉ−Ｏ含有セラミック被膜を
生成し；しかる後にそのＳｉ−Ｏ含有セラミック被膜を
水素ガスを含有するアニール雰囲気にさらすことから成
る。
【０００４】米国特許第５，５４７，７０３号も低ＤＫ
被膜の製造法を特許請求している。その方法は、Ｈ−樹
脂を電子基板に塗布し；アンモニア及び水分中で加熱
し；しかる後に無水アンモニア中で加熱し；最後に酸素
中で加熱してその被膜をアニールすることから成る。こ
の方法で得られた被膜のＤＫは２．４２〜４．９２の間
にあると報告されている。
【０００５】
【発明が解決しようとする課題】Ｈ−樹脂を制御された
条件（加熱速度、温度、時間及び環境）下で硬化する
と、低誘電率を有する被膜が便利に生成されることがわ
かった。
【０００６】従って、本発明の目的は、Ｈ−樹脂から誘
電率が２．５〜２．８の不溶性被膜を製造する方法を提
供することである。
【０００７】
【課題を解決するための手段】これらの低ＤＫ被膜を製
造する本発明の方法は、（Ａ）水素シルセスキオキサン
樹脂から成る組成物を基材上に塗布して該基材上に膜を
形成し；（Ｂ）その基材を２００℃〜５５０℃の温度、
所定の速度で十分に加熱して、２．５〜２．８の誘電率
を有する不溶性被膜を製造する工程から成る。ここで用
いる誘電率（ＤＫ）は１ＭＨｚにおける誘電率である。
【０００８】本発明に有用なＨ−樹脂は、式ＨＳｉ（Ｏ
Ｈ）ｘ（ＯＲ）Ｏｚ／２（式中の各Ｒは、独立に酸素原
子を介してケイ素に結合したとき加水分解性置換基を形
成する有機基又は置換有機基であり、ｘ＝０〜２，ｙ＝
０〜２，ｚ＝０〜３，そしてｘ＋ｙ＋ｚ＝３である）の
単位から成るヒドリドシロキサン樹脂を含む。Ｒは、例
えば、メチル、エチル、プロピル及びブチルのようなア
ルキル；フェニルのようなアリール；及びアリル又はビ
ニルのようなアルケニルを含む。これらの樹脂は、完全
に縮合される（ＨＳｉＯ３／２）ｎ，ｎが８以上の場
合）、又はそれらは部分的加水分解（即ち、若干のＳｉ
−ＯＲを含有する）及び／又は部分的縮合（即ち、若干
のＳｉ−ＯＨを含有する）するのみである。この構造で
示されないけれども、これらの樹脂は少数（例えば、１
０％以下）のケイ素原子も含有し、それらの製造又は取
扱いに含まれる種々の要因のために、ケイ素原子が零又
は２つの水素原子を結合した、又は少数のＳｉＣ結合を
有する。
【０００９】Ｈ−樹脂の構造は、特に限定されず、一般
にはしご型、かご型、又はそれらの混合型として知られ
ているものである。上記Ｈ−樹脂及びそれらの製造法は
技術的に既知である。例えば、米国特許第３，６１５，
２７２号は、トリクロロシランをベンゼンスルホン酸水
和物加水分解媒質中で加水分解させ、次に生成した樹脂
を水や水性硫酸で洗浄することによって、ほぼ完全に縮
合したＨ−樹脂の製造法を示している。同様に、米国特
許第５，０１０，１５９号は、ヒドリドシランをアリ−
ルスルホン酸水和物加水分解媒質中で加水分解させて樹
脂を生成し、次にそれを中和剤と接触させることから成
る方法を記載している。
【００１０】他のヒドリドシロキサン樹脂、例えば、米
国特許第４，９９９，３９７号及び第５，２１０，１６
０号に記載のもの；酸性、アルコール加水分解媒質中で
アルコキシシラン又はアシルオキシシランを加水分解す
ることによって生成するもの；特願昭５９−１７８７４
９号、６０−８６０１７号及び６３−１０７１２２号に
記載のもの；又は他の同等のヒドリドシロキサンもここ
では適当に作用する。
【００１１】本発明の望ましい実施例に、上記Ｈ−樹脂
の特定の分子量部分も本発明に使用できる。かかる部分
及びそれらの製造法は米国特許第５，０６３，２６７号
及び第５，４１６，１９０号に教示されている。望まし
い部分は、重合物質の少なくとも７５％が少なくとも１
２００の数平均分子量を有する物質から成り、そしてさ
らに望ましい部分は、１２００と１００，０００の間の
数平均分子量を有する。 我々のＨ−樹脂は、他の成分
が被膜の完全性を妨げない又は最終被膜の誘電率を高め
ない限りこれら他の成分も含有できる。既知の添加物は
米国特許第４，８２２，６９７号に記載されている前記
樹脂の硬化速度及び／又は硬化の度合を高める白金、ロ
ジウム又は銅触媒のような触媒を含む。セラミック酸化
物の前駆物質もこのＨ−樹脂と併用できる。本発明に有
用なセラミックの酸化物前駆物質は、アルミニウム、チ
タン、ジルコニウム、タンタル、ニオブ及び／又はバナ
ジウムのような種々の金属の化合物、並びにホウ素又は
リンのような種々の非金属化合物（それらは溶液に溶解
し、加水分解し、続いて比較的低温で熱分解してセラミ
ック酸化物を生成する）を含む。有用なセラミック酸化
物の前駆物質はさらに米国特許４，８０８，６５３号、
第５，００８，３２０号及び第５，２９０，３５４号に
教示されていると共に製造されている。
【００１２】セラミック酸化物の前駆物質をＨ−樹脂と
併用する場合、一般に最終の塗料が０．１〜３０重量％
のセラミック酸化物の前駆物質を含有するような量で使
用される。
【００１３】Ｈ−樹脂は、普通基材に溶媒分散液として
塗布される。適当な溶媒は、前記樹脂を溶解して生成塗
料に影響を与えることなく均一な液体混合物を生成する
剤又は混合体を含む。これらの溶媒は、エチルアルコー
ルやイソプロピルアルコールのようなアルコール；ベン
ゼンやトルエンのような芳香族炭化水素；ｎ−ヘプタ
ン、ドデカン又はノナンのようなアルカン；メチルイソ
ブチルケトンのようなケトン；エステル；環状ジメチル
ポリシロキサン及び線状ジメチルポリシロキサンのよう
なシロキサン（例えば、ヘキサメチルジシロキサン、オ
クタメチルトリシロキサン及びそれらの混合体）を含
む。溶媒は、Ｈ−樹脂を溶解して塗布に必要な濃度にさ
せるのに十分な量で存在する。典型的に、溶媒は前記樹
脂と溶媒の全重量を基準にして２０〜９９重量％、望ま
しくは５０／９５重量％の量で存在する。
【００１４】Ｈ−樹脂を塗布する特定の方法は回転塗
り、浸せき塗り、吹付け塗り、流し塗り、ステンシル塗
り等を含む。好適な塗布法は回転塗りである。溶媒を使
用するとき、溶媒は塗工基材から蒸発させて基材上にＨ
−樹脂膜を付着させる。次に適当な蒸発手段、例えば、
周囲環境にさらした空気乾燥、真空又は熱（＜２００
℃）を加える。又は硬化過程の初期段階中に用いる。回
転塗りの場合には、回転が溶媒を追い出すので付加乾燥
法は最少にする。
【００１５】基材への塗布に続いて、Ｈ−樹脂膜は、２
００℃〜５５０℃の温度、所定の速度で不溶性被膜を形
成するのに十分な時間加熱することによって、２．５〜
２．８の誘電率を有する不溶性被膜に硬化させる。用語
「不溶性被膜」は、溶媒に本質的に溶けない被膜を意味
する、その溶媒からＨ−樹脂は析出して前記膜を成形又
は前記溶媒はＨ−樹脂の塗布用に有効に使用される。被
膜は１５０℃〜５００℃の温度で加熱することが望まし
い。被膜は約１．５〜２．５μｍの厚さを有するときに
は、２００℃〜４００℃の温度で加熱することが最適で
ある。被膜は１．５μｍ以下のときには、２８０℃〜３
８０℃の温度で加熱することが最適である。 熱対流
炉、迅速熱処理、ホットプレート、放射又はマイクロ波
エネルギーの使用のような加熱方法を本発明に使用でき
る。その使用方法は、ＤＫが２．５〜２．８の不溶性膜
を生成させるのに十分な速度で必要な温度に基材を迅速
に加熱できなければならない。
【００１６】Ｈ−樹脂を被覆した基材を硬化温度に加熱
する速度（即ち、立上り速度）は、ＤＫが２．５〜２．
８の不溶性膜を得るのに重要である。例えば、樹脂被覆
基材を必要な温度に余りゆっくり加熱すると、本発明の
被膜は得られない。基材のサイズ、ガス流量、被膜の厚
さ、及び加熱手段のような多数の要因が加熱速度に影響
するから、定量化した加熱速度を特定することはできな
い。しかし、我々の被膜の加熱速度は通常２０℃／分以
上である。
【００１７】当業者は、Ｈ−樹脂被覆基材の加熱に用い
る条件及び手段に基づいて適当な加熱速度をきめること
ができる。例えば、薄い被膜は厚い被膜よりも速い速度
で必要な温度に加熱する必要があることがわかった。大
きい基材は小さい基材と同じ加熱速度を維持するために
より高温にする必要がある。より熱い窒素流は、加熱速
度を高め、被膜のＤＫを下げる助けをする。
【００１８】被膜を加熱して硬化させる時間は、加熱中
の環境、加熱温度（ソーク温度）、加熱速度、及びＨ−
樹脂被膜の厚さに依存する。ソーク温度が高くなる及び
／又は硬化環境における酸素濃度が高くなる程、硬化時
間は短くなる。典型的に、被膜は１秒〜２時間、望まし
くは５秒〜３０分間加熱する。
【００１９】Ｈ−樹脂被覆基材を加熱する環境は、通常
窒素、アルゴン、ヘリウムのような不活性環境又は酸素
を含有する環境（例えば、空気）である。Ｈ−樹脂被覆
基材を４５０℃以下の温度で硬化するときには、空気、
過酸化物、オゾン、等のような酸素源に無関係に、その
環境に酸素が存在することが望ましい。
【００２０】Ｈ−樹脂被覆基材は、窒素含有環境下、２
８０℃〜５００℃の温度で加熱してＤＫが２．５〜２．
８の不溶性被膜を生成することが望ましい。転化被膜の
誘電率は、金属−絶縁体−半導体（ＭＩＳ）キャパシタ
についてＤＫの測定をすることによって決定した。ＭＩ
Ｓキャパシタは、不溶性被膜の薄膜を被覆した低抵抗率
（ρ≦０．０２５Ωｃｍ）シリコンウェーハ上に０．１
５μｍのアルミニウム電極を蒸着させることによって形
成した。シャド−マスクを利用して直径が３〜１０ｍｍ
のアルミニウム電極ドットを作った。インピーダンス・
アナライザー（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ（商
標）４１９４Ａ）を使用して周波数範囲０．１〜１００
０ｋＨｚに渡って同一の直径の電極ドットのインピーダ
ンス測定を行った。そのデータを一連のＲＬＣモデルに
当てはめ、それから等価平行容量及びＤＫを計算した。
インピーダンスは表面ドット電極間を特徴付けるから、
誘電体厚さを２度使用してＤＫの測定をした。
【００２１】Ｈ−樹脂は、十分な速度で、十分な期間加
熱されたとき、有害な化学変化をすることなく硬化中に
体積膨脹をすると理論付けられている。硬化被膜に生じ
るこの予想外の解放体積が、ＤＫの低下をもたらす。こ
こで説明したように、被膜の膨脹は、硬化温度、時間、
加熱速度、樹脂の硬化環境よって影響を受ける。本発明
による不溶性被膜は２．５〜２．８、望ましくは、２．
５〜２．７５、さらに望ましくは、２．５〜２．７のＤ
Ｋを有する。
【００２２】本法によって製造される不溶性被膜は、い
づれの基材上にも形成できるが、特に電子基板に有用で
ある。用語「電子基板」は、焦点面アレー、光電子デバ
イス、光電池、光デバイス、トランジスタのようなデバ
イス、３−Ｄデバイス、シリコン・オン・絶縁体デバイ
ス、超格子等を含む半導体コンポーネントの製造に使用
することを意図したシリコン−基デバイス、及びガリウ
ムヒ素−基デバイスを含むことを意味する。
【００２３】電子基材はむく（即ち、非不動態化）にす
ることができるし、又、基材は一次不動態化被膜をもつ
ことができる。かかる一次不動態化被膜は典型的にＣＶ
Ｄ，ＰＶＤ，ＰＥＣＶＤ又はゾルーゲル法によって蒸着
されたシリカ、窒化ケイ素、炭化ケイ素、オキシ窒化ケ
イ素、オキシ炭化ケイ素、ＰＳＧ，ＢＰＳＧ，等のよう
なセラミック被膜である。一次不動態化及び蒸着法は当
業者には既知である。ここで形成される被膜は、金属化
の前にウェ−ハに付加される。その被膜は、中間レベル
又は中間層の誘電体として金属化の上にも付加できる、
また被膜は最上部の不導体化被膜として付加してデバイ
スの形成を完了することもできる。
【００２４】必要ならば、不溶性被膜の上にさらに別の
被膜を付加できる。これらは、例えば、ＳｉＯ２被膜、
ケイ素含有被膜、ケイ素炭素含有被膜、ケイ素窒素含有
被膜、ケイ素酸素窒素含有被膜、及び／又はダイヤモン
ド状被膜（これらは、無定型ＳｉＣ：Ｈ、ダイヤモンド
及び窒化ケイ素の蒸着（即ち、ＣＶＤ，ＰＥＣＶＤ等）
から製造する）を含む。かかる被膜の付加法は技術的に
既知であり、例えば、米国特許第４，７５６，９７７号
及び第５，０１１，７０６号にさらに詳しく記載されて
いる。
【００２５】炭化ケイ素のようなさらに別の被膜の付加
方法は、重要ではなく、かかる被膜は、化学蒸着法、例
えば、熱化学蒸着法（ＴＣＶＤ）、光化学蒸着法、プラ
ズマ増進化学蒸着法（ＰＥＣＶＤ）、電子サイクロトロ
ン共鳴法（ＥＣＲ）及びジェット蒸着法によって蒸着さ
れる。スパッター又は電子ビーム蒸着法のような物理蒸
着法によっても蒸着できる。これらの方法は、熱やプラ
ズマの形態で蒸発物質にエネルギーを与えて必要な反応
をさせるか、又は材料の固体試料にエネルギーを集中さ
せてその蒸着をさせることを含む。さらに別の被膜を付
加する方法は、重要ではない。
【００２６】当業者が、ここに教示した本発明をさらに
良く理解できるように、次の実施例を提示する。次の実
施例において、屈折率（ＲＩ）は薄膜分析装置（ＡＸＩ
ＣＴｙｇｅｒ（商標））を使用して測定した。
【００２７】実施例 実施例１ ９，８００〜１３，９００の数平均分子量を有し、１８
重量％のＨ−樹脂（ＨＳｉＯ３／２）ｎから成る水素シ
ルセスキオキサン樹脂（Ｈ−樹脂）組成物を米国特許第
３，６１５，２７２号に従って調製した。該樹脂をメチ
ルイソブチルケトンに溶解させて、数個の１０．２ｃｍ
直径の試料ウェーハにＨｅａｄｗａｙ（商標）回転コー
タを使用して２０００ｒｐｍで２０秒間Ｈ−樹脂を被覆
した。ウェーハ上の被膜を硬化するために、環境制御二
重室炉を使用した。その炉は室に不活性ガス（窒素）を
パージングできかつ環境を低酸素濃度に維持できた。ウ
ェーハを出し入れした室は、金属仕切りで分けた他の室
より著しく低い温度（＜２００℃）に維持した。高温室
に流入する窒素は硬化温度に予熱したが、低温室の窒素
は予熱しなかった。次に回転塗りしたウェーハは、低温
室に入れて、両室に窒素流をパージした。酸素濃度が
０．５％レベル（典型的にドアを閉めた後３０〜４０秒
かかった）に達するしたら、ウェーハを次の高温硬化室
に移した。酸素濃度を０．１％以下連続的に監視しなが
ら、ウェーハを硬化室に２分間置いた。そのウェーハを
出し入れ室に戻して、空気中に取り出す前に２００℃以
下に冷却した。
【００２８】ウェーハ上のＨ−樹脂は種々の温度に加熱
した（表１参照）。ウェーハ上の被膜は全て２分間硬化
した（全時間は加熱に要する時間を含む）。結果を表１
に示す。低温（３５０℃〜３９０℃）での硬化は、加熱
速度が不適当であるので低ＤＫ被膜を与えないと考えら
れる。
【００２９】水素シルセスキオキサン樹脂被覆ウェーハ
の窒素硬化の結果
【表１】 実施例２ ９，８００〜１３，９００の数平均分子量を有し、４０
重量％のＨ−樹脂（ＨＳｉＯ３／２）ｎから成るＨ−樹
脂組成物を米国特許第３，６１５，２７２号に従って調
製した。該樹脂を低粘度のポリジメチルシロキサン（３
０部のヘキサメチルジシロキサン、７０部のオクタメチ
ルトリシロキサン）に溶解させて、１０．２ｃｍ直径の
試料ウェーハに被覆した。Ｈｅａｄｗａｙ（商標）回転
コータを使用して３０００ｒｐｍで４０秒間Ｈ−樹脂を
被覆して全て２．２μｍを被膜を有するウェーハを製造
した。
【００３０】上記のように調製したウェーハ上のＨ−樹
脂被膜は次に空気環境かホットプレート上で種々の温度
で硬化させた（表２参照）。結果を表２に示す。
【００３１】Ｈ−樹脂被膜について１ＭＨｚでのＤＫと
６３２．８ｎｍにおける屈折率との関係は次の如くであ
った： ＤＫ＝１＋４．４３（ＲＩ−１）＋０．９５（ＲＩ−
１）２ 従って、屈折率、誘電率を固定することによって容易に
予測できる。
【００３２】水素シルセスキオキサン樹脂被覆ウェーハ
の酸素硬化の結果
【表２】 実施例３ この実施例においては、実施例１の方法に従ってウェー
ハ上に２つのＨ−樹脂被膜を調製した。第１の被膜は炉
内て硬化させたが、第２の被膜はホットプレート上で硬
化させた。被膜は両者共３５０℃で３０分間窒素環境で
硬化させた。結果を表３に示す。
【００３３】被膜厚さ比較の結果
【表３】 実施例４ この実施例は、硬化及びＤＫに及ぼすウェーハ・サイズ
の影響を示す。表４に示すように、結果からわかるよう
に、大きいウェーハは、より低い設定温度で小さいウェ
ーハの加熱速度を得るにはより高い設定温度を必要とす
る。
【００３４】硬化及びＤＫに及ぼすウェーハ・サイズの
影響
【表４】 実施例５ この実施例は、硬化及びＤＫに及ぼす熱窒素流の影響を
示す。結果を表５に示す。
【００３５】硬化及びＤＫに及ぼす熱窒素流の影響
【表５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャンダン クマー サハ アメリカ合衆国ミシガン州48324 ウエス ト ブルームフィールド スプリングブル ック コート 33271 (72)発明者 フイ チャン リュウ アメリカ合衆国ミシガン州48640 ミッド ランド サーゲオン アベニュー 5808 (72)発明者 ユーフアン リゥ アメリカ合衆国ミシガン州48640 ミッド ランド サマーセット ドライブ 6000

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 水素シルセスキオキサン樹脂から成る組
    成物を基材上に塗布して該基材上に膜を形成し；しかる
    後に該膜を２００℃〜５５０℃の温度で所定の速度で十
    分な時間加熱して、２．５〜２．８の誘電率を有する不
    溶性被膜を製造する工程から成ることを特徴とする被膜
    の製造法。
  2. 【請求項２】 前記膜が１秒〜２時間の期間加熱される
    請求項１記載の方法。
  3. 【請求項３】 前記組成物が、溶媒も含有する請求項１
    記載の方法。
JP10156533A 1997-10-31 1998-06-05 低誘電率の電子被膜 Withdrawn JPH11145130A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96250097A 1997-10-31 1997-10-31
US08/962500 1997-10-31

Publications (1)

Publication Number Publication Date
JPH11145130A true JPH11145130A (ja) 1999-05-28

Family

ID=25505965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10156533A Withdrawn JPH11145130A (ja) 1997-10-31 1998-06-05 低誘電率の電子被膜

Country Status (6)

Country Link
EP (1) EP0917184A3 (ja)
JP (1) JPH11145130A (ja)
KR (1) KR19990036520A (ja)
CA (1) CA2239356A1 (ja)
SG (1) SG77637A1 (ja)
TW (1) TW439197B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110534A (en) * 1992-08-01 2000-08-29 Tadahiro Ohmi Method and apparatus for modifying surface material
JPWO2004012252A1 (ja) * 2002-07-30 2006-01-05 東京エレクトロン株式会社 絶縁膜の形成方法
CN100356521C (zh) * 2001-05-03 2007-12-19 国际商业机器公司 排序二相介电薄膜及含有该膜的半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
DE60043848D1 (de) * 1999-12-28 2010-04-01 Jgc Catalysts & Chemicals Ltd Methode zur herstellung eines dielektrischen films mit einer niedrigen dielektrizitätskonstante und halbleiteranordnung mit so einem film
DE60126906T2 (de) 2000-06-30 2007-11-08 Tokyo Electron Ltd. Herstellungsverfahren für ein halbleiterbauelement
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
JP2005161168A (ja) * 2003-12-01 2005-06-23 Tokyo Ohka Kogyo Co Ltd 被膜形成方法
TWI435454B (zh) 2010-10-25 2014-04-21 Au Optronics Corp 太陽能電池

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
US5456952A (en) * 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
US5707681A (en) * 1997-02-07 1998-01-13 Dow Corning Corporation Method of producing coatings on electronic substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110534A (en) * 1992-08-01 2000-08-29 Tadahiro Ohmi Method and apparatus for modifying surface material
CN100356521C (zh) * 2001-05-03 2007-12-19 国际商业机器公司 排序二相介电薄膜及含有该膜的半导体器件
JPWO2004012252A1 (ja) * 2002-07-30 2006-01-05 東京エレクトロン株式会社 絶縁膜の形成方法
JP4580235B2 (ja) * 2002-07-30 2010-11-10 東京エレクトロン株式会社 絶縁膜の形成方法

Also Published As

Publication number Publication date
SG77637A1 (en) 2001-01-16
CA2239356A1 (en) 1999-04-30
EP0917184A3 (en) 2000-10-18
KR19990036520A (ko) 1999-05-25
TW439197B (en) 2001-06-07
EP0917184A2 (en) 1999-05-19

Similar Documents

Publication Publication Date Title
JP3317998B2 (ja) シリカ前駆物質での下地のコーティング方法
TWI261543B (en) Low dielectric materials and methods for making same
JP3701700B2 (ja) Ｓｉ−Ｏ含有皮膜の形成方法
KR100251819B1 (ko) 실리카 함유 세라믹 피복물을 기질 위에 형성시키는 방법
JPH10107024A (ja) 電子装置に保護被膜を形成する方法
JP2003528021A (ja) 多孔質シリカ薄膜のプラズマ処理
JP2005503672A (ja) 多孔質低誘電率材料のプラズマ硬化法
JPH02178330A (ja) 平面化ラダー型シルセスキオキサンポリマー絶縁層の形成方法
US5906859A (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
EP0492826A2 (en) Reverse direction pyrolysis processing
JPH11145130A (ja) 低誘電率の電子被膜
US5707681A (en) Method of producing coatings on electronic substrates
US20060246303A1 (en) Coating composition and low dielectric siliceous material produced by using same
WO2004003938A2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
JPH1116898A (ja) 水素シルセスキオキサン樹脂から無割れ被膜の製造法
WO2001048806A1 (fr) Procede de production d'un film a faible constante dielectrique et substrat semi-conducteur pourvu de ce film a faible constante dielectrique
TW392288B (en) Thermally stable dielectric coatings
TW200307709A (en) Organosiloxanes
EP0849240B1 (en) Method of producing low dielectric ceramic-like materials
EP0857705B1 (en) Method of producing coatings on electronic substrates
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JPH11236530A (ja) シリカ系被膜形成用塗布液及びシリカ系被膜

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906