KR20020032362A - 배선 기판, 표시 장치, 반도체칩 및 전자 기기 - Google Patents

배선 기판, 표시 장치, 반도체칩 및 전자 기기 Download PDF

Info

Publication number
KR20020032362A
KR20020032362A KR1020010065646A KR20010065646A KR20020032362A KR 20020032362 A KR20020032362 A KR 20020032362A KR 1020010065646 A KR1020010065646 A KR 1020010065646A KR 20010065646 A KR20010065646 A KR 20010065646A KR 20020032362 A KR20020032362 A KR 20020032362A
Authority
KR
South Korea
Prior art keywords
wiring
metal
substrate
liquid crystal
guard
Prior art date
Application number
KR1020010065646A
Other languages
English (en)
Other versions
KR100454516B1 (ko
Inventor
아루가야스히토
야타베사토시
엔도고고
하라다노리히토
Original Assignee
구사마 사부로
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구사마 사부로, 세이코 엡슨 가부시키가이샤 filed Critical 구사마 사부로
Publication of KR20020032362A publication Critical patent/KR20020032362A/ko
Application granted granted Critical
Publication of KR100454516B1 publication Critical patent/KR100454516B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전기 저항값이 낮은 금속 재료를 이용하여 배선 패턴을 형성한 경우에 그 금속 배선에 부식이 발생하는 것을 방지하는 것으로, 기판(7c) 상에 복수의 금속 배선(14e)을 형성하여 이루어지는 배선 기판이다. 복수의 금속 배선(14e) 중 서로 이웃하는 적어도 한 쌍 사이에, ITO 등과 같은 도전성 산화물로 이루어지는 가드(guard) 배선(29)을 형성하여 개재시킨다. 각 금속 배선(14e)에 인가하는 전압이 V1 > V2 > V3 > V4일 때, 양극측으로 되는 금속 배선(14e)과 음극측으로 되는 금속 배선(14e) 간에는 가드 배선(29)이 개재되기 때문에, 양극측 금속 배선(14e)이 부식되는 것을 방지할 수 있다.

Description

배선 기판, 표시 장치, 반도체칩 및 전자 기기{WIRING SUBSTRATE, DISPLAY DEVICE, SEMICONDUCTOR CHIP, AND ELECTRONIC EQUIPMENT}
본 발명은 기판 상에 금속 배선을 형성하여 이루어지는 배선 기판, 그 배선 기판을 이용하여 구성되는 표시 장치, 상기 배선 기판에 적합하게 이용되는 반도체칩 및 상기 표시 장치 또는 상기 배선 기판을 이용한 전자 기기에 관한 것이다.
최근, 휴대형 컴퓨터, 휴대 전화기, 비디오 카메라 등과 같은 전자 기기의표시부에 액정 장치 등과 같은 표시 장치가 널리 이용되고 있다. 또한, 표시 장치 중 하나로서의 EL(Electro Luminescence) 장치도 표시부로서 이용되어 왔다. 액정 장치에서는 전기 광학 물질로서의 액정을 한 쌍의 전극 사이에 유지하여, 그들 전극에 인가하는 전압을 제어함으로써 액정의 배향을 제어하고, 이 액정의 배향 제어에 의해 해당 액정을 통과하는 광을 변조하고, 이것에 의해, 문자, 숫자 등과 같은 이미지를 외부에 표시한다.
또한, EL 장치에서는 전기 광학 물질로서의 EL 발광층을 한 쌍의 전극 사이에 유지하고, 그들 전극에 인가하는 전압을 제어하는 것에 의해 상기 EL 발광층에 공급되는 전류를 제어하여 EL 발광층으로부터의 발광을 제어함으로써, 문자, 숫자 등과 같은 이미지를 외부에 표시한다.
액정 장치나 EL 장치 등에서는 액정이나 EL 발광층 등을 사이에 유지하는 전극이 하나 또는 복수의 기판 상에 형성된다. 예컨대, 액정 장치에서는 서로 대향하여 배치되는 한 쌍의 기판 각각에 전극이 형성된다. 한 편, EL 장치에서는 하나의 기판 표면에 한 쌍의 전극이 EL 발광층을 사이에 유지하여 적층된다. 이들 표시 장치에서는 기판 상의 유효 표시 영역의 내부에 복수의 전극이 형성되고, 그 유효 표시 영역의 외부에는 상기 복수의 전극으로부터 연장되는 연장 배선이나, 그들 연장 배선과는 별도의 금속 배선이 형성된다. 유효 표시 영역 내에 형성되는 전극은 ITO 등과 같은 산화물인 것도 있고, APC 합금, Cr 등과 같은 금속인 것도 있다. 전극이 금속에 의해서 형성되는 경우에는, 그로부터 연장되는 연장 배선도 금속 배선이 된다.
유효 표시 영역의 외부로 연장되는 상기 연장 배선과는 별도의 금속 배선으로는, 예컨대, 기판 상에 반도체칩을 직접 실장하는 구조의 배선 기판, 소위 COG(Chip On Glass) 방식의 배선 기판에서 그 반도체칩의 입력측 단자, 예컨대 입력측 범프(bump)에 접속되는 금속 배선으로서, 외부 회로로부터 연장되는 FPC(Flexible Printed Circuit) 등에 접속되는 금속 배선이 고려된다.
상기 액정 장치나 EL 장치 등에 있어서, 종래, 기판 상에 형성되는 전극의 재료로서 ITO(Indium Tin Oxide) 등과 같은 도전성 산화물이 이용되는 것이나, 기판 상에 형성되는 금속 배선의 재료로서 APC, Cr 등과 같은 금속이 이용되는 것은 알려져 있다. APC라는 것은 Ag(은), Pd(팔라듐), Cu(구리)로 이루어지는 합금이다.
ITO는 전극 등의 재료로서 종래부터 널리 이용되고 있지만, 이 ITO는 전기 저항값이 높기 때문에, 이것을 기판 상에서 길게 배선하면, 전기 저항값이 높아져 구동 회로를 정상적으로 구동할 수 없게 된다는 문제가 있었다. 이 문제점을 해소하기 위해서 효율적이라고 생각되는 것이 APC, Cr 등과 같은 전기 저항값이 낮은 금속이다. 예컨대, ITO의 단위 면적당 저항값이 15Ω 정도인 데 비해, Cr의 단위 면적당 저항값은 1.5Ω 정도이며, APC의 단위 면적당 저항값은 0.1Ω 정도이다. 이와 같은 전기 저항값이 낮은 금속 재료를 이용하여 기판 상에 배선 패턴을 형성하면, 배선 패턴의 배선 길이를 길게 해도 전기 저항값을 낮게 억제할 수 있기 때문에 대단히 유리하다.
이상과 같이, 기판 상에 형성하는 배선 패턴을 APC, Cr 등과 같은 금속에 의해서 형성하면, 전기 저항값을 낮추는 것에 대해 매우 유리하지만, 그 한편으로 금속 배선이 부식에 의해 손상되어 배선 품질을 유지할 수 없게 된다는 또 다른 문제가 발생한다는 것을 알았다. 본 발명자는 이 금속 부식의 문제를 해소하기 위해서 여러 가지 실험을 하여 이하의 것을 알아 냈다. 즉, 기판 상의 복수의 금속 배선이 서로 이웃하여 배치되는 경우로서, 그들 금속 배선 중 서로 이웃하는 것 사이에 전위차가 발생할 때, 즉, 금속 배선 사이에 양극과 음극의 관계가 발생할 때에, 양극측의 금속 성분, 예컨대 Ag가 용해되기 때문이라고 생각된다.
본 발명은 종래의 배선 기판에 대한 상기한 문제점을 감안하여 이루어진 것으로서, 전기 저항값이 낮은 금속 재료를 이용하여 배선 패턴을 형성한 경우에도, 그 금속 배선에 부식이 발생하는 것을 방지하는 것을 목적으로 한다.
도 1은 본 발명에 따른 배선 기판을 이용하여 형성된 표시 장치의 일례인 액정 장치의 일 실시예를 분해 상태로 나타내는 사시도,
도 2는 도 1에 나타내는 액정 장치의 Ⅱ-Ⅱ선에 따른 측단면 구조를 나타내는 단면도,
도 3은 도 2에 나타내는 액정 장치에서 이용되는 반사막의 일부분을 나타내는 평면도,
도 4는 도 1에 나타내는 액정 장치에서 이용되는 배선 기판으로서, 본 발명에 따른 배선 기판의 일 실시예를 나타내는 평면도,
도 5는 본 발명에 따른 배선 기판의 다른 실시예를 나타내는 평면도,
도 6은 본 발명에 따른 배선 기판의 또 다른 실시예를 나타내는 평면도,
도 7은 본 발명에 따른 배선 기판의 또 다른 실시예를 분해 상태로 나타내는 평면도로서, 한 쌍의 배선 기판 요소를 각각 도시하는 도면,
도 8은 도 7에 나타내는 한 쌍의 배선 기판 요소를 조합시킨 상태를 나타내는 평면도,
도 9는 본 발명에 따른 배선 기판을 이용하여 형성된 표시 장치의 일례인 액정 장치의 다른 실시예를 나타내는 단면도,
도 10은 도 9에 나타내는 액정 장치에서 반사막으로도 기능하는 전극의 일 부분을 나타내는 평면도,
도 11은 본 발명에 따른 배선 기판의 또 다른 실시예를 나타내는 평면도,
도 12는 본 발명에 따른 반도체칩의 일 실시예 및 본 발명에 따른 배선 기판의 일 실시예를 나타내는 평면도,
도 13은 본 발명에 따른 배선 기판을 이용하여 형성된 표시 장치의 일례인 EL 장치의 일 실시예를 분해 상태로 나타내는 사시도,
도 14는 도 13에 나타내는 EL 장치의 ⅩⅣ-ⅩⅣ선에 따른 측단면 구조를 나타내는 단면도,
도 15는 본 발명에 따른 전자 기기의 일 실시예를 나타내는 블록도,
도 16은 본 발명에 따른 전자 기기의 다른 일 실시예를 나타내는 사시도,
도 17은 본 발명에 따른 배선 기판의 일 실시예를 나타내는 사시도.
도면의 주요 부분에 대한 부호의 설명
1 : 액정 장치(표시 장치)2 : 액정 패널
3a, 3b : 액정 구동용 IC(반도체칩)4 : FPC(배선 기판 요소)
6 : 조명 장치7a, 7b : 기판
7c : 기판 연장부 8 : 밀봉재(sealing member)
14a, 14b : 전극14c, 14d : 연장 배선
14e, 14f : 단자 배선23 : 수지 필름
27 : 금속 배선 단자29 : 가드 배선
32 : 도광체32a : 광취입면
32b : 광출사면 41 : 피복층
51 : 액정 장치59a, 59b : 범프(bump)(단자)
61 : 반도체칩63 : 배선
69a, 69b : 범프(단자)71 : EL 장치(표시 장치)
74a, 74b : 전극74a, 74d : 연장 배선
74e, 74f : 단자 배선75a, 75b : FPC
77 : 기판 B : 유효 표시 영역
H : EL 발광층 L : 액정
(1) 상기의 목적을 달성하기 위해서, 본 발명에 따른 제 1 배선 기판은, 기판 상에 복수의 금속 배선을 형성하여 이루어지는 배선 기판에 있어서, 상기 복수의 금속 배선 중 서로 이웃하는 적어도 한 쌍 사이에, 도전성 산화물로 이루어지는 가드 배선을 형성한 것을 특징으로 한다. 가드 배선은 복수의 금속 배선 사이의 전체에 걸쳐 마련할 수도 있고, 또는, 복수의 금속 배선 사이의 필요로 되는 일부분에 마련할 수도 있다.
이 구성의 배선 기판에 따르면, 서로 이웃하는 금속 배선 사이에 도전성 산화물로 이루어지는 가드 배선을 개재시키기 때문에, 서로 이웃하는 금속 배선 사이에 전위차가 발생하는 경우, 즉 양극과 음극의 관계가 발생하는 경우에도, 양극측의 금속 배선의 부식을 방지할 수 있고, 이에 따라, 배선 기판의 전기적 특성을 장기간에 걸쳐 양호하게 유지할 수 있다.
(2) 다음에, 본 발명에 따른 제 2 배선 기판은 서로 접속되는 한 쌍의 배선 기판 요소를 갖는 배선 기판에 있어서, 상기 한 쌍의 배선 기판 요소의 한 쪽에 형성된 복수의 금속 배선과, 상기 한 쌍의 배선 기판 요소의 다른 쪽에 형성되어 있으며 도전 산화물로 이루어지는 적어도 하나의 가드 배선을 갖고, 상기 한 쌍의 배선 기판 요소가 서로 접속됨으로써, 상기 복수의 금속 배선 사이에 상기 가드 배선이 위치하는 것을 특징으로 한다.
상기 배선 기판 요소로는, 예컨대, 배선 패턴이 형성된 유리 기판, 배선 패턴이 형성된 FPC(Flexible Printed Circuit), 배선 패턴이 형성되고, 또한, 반도체칩이 실장된 TAB(Tape Automated Bonding) 기판 등이 고려된다. 그리고, 상기 제 2 배선 기판은 그들 배선 기판 요소 중 적어도 2개를 서로 접속시킴으로써 형성되는 배선 기판이다. 접속 방법으로는, 예컨대, 수지 필름 중에 다수의 도전 입자를 분산시켜 형성된 ACF(Anisotropic Conductive Film:이방성 도전막)를 이용하는 방법이나, 납땜 등과 같은 각종 접속 방법을 채용할 수 있다.
상기 제 2 배선 기판에 따르면, 적어도 2개의 배선 기판 요소를 서로 접속시킨 상태에서, 서로 이웃하는 금속 배선 사이에 도전성 산화물로 이루어지는 가드배선이 개재되는 상태로 되기 때문에, 서로 이웃하는 금속 배선 사이에 전위차가 발생하는 경우, 즉 양극과 음극의 관계가 발생하는 경우에도, 양극측의 금속 배선의 부식을 방지할 수 있고, 이에 따라, 배선 기판의 전기적 특성을 장기간에 걸쳐 양호하게 유지할 수 있다.
상기 제 1 배선 기판 및 상기 제 2 배선 기판에서, 상기 가드 배선은 그 자신이 적절한 전위를 가져도 되고, 또는 전위를 갖지 않는 무전위 상태라도 무방하다. 이 가드 배선에 전위를 갖게 하는 경우에는, 서로 이웃하는 상기 한 쌍의 금속 배선 중의 양극측에 가드 배선을 접속시킴으로써, 가드 배선의 전위를 양극측 금속 배선과 동(同) 전위로 하는 것이 바람직하다. 이 구성에 따르면, 양극측 금속 배선은 서로 이웃하는 가드 배선에 대해서는 동 전위로 설정되고, 또한, 음극측 금속 배선에 대하여 양극으로 되는 것은 도전성 산화물로 이루어지는 가드 배선이기 때문에, 양극측 금속 배선에 부식이 발생하는 것을 확실하게 방지할 수 있다.
다음에, 상기 제 1 배선 기판 및 상기 제 2 배선 기판에서는, 상기 금속 배선 상의 일부 또는 전부에 상기 가드 배선과 동일한 도전 산화물을 적층하는 것이 바람직하다. 이에 따라, 금속 배선의 부식을 한층 더 확실하게 방지할 수 있다.
다음에, 상기 제 1 배선 기판 및 상기 제 2 배선 기판에서, 상기 금속 배선은 Au, Ag, Pd, Cu, Cr, Al, Nd, Ti 중 어느 하나 또는 그들을 포함하는 합금으로 할 수 있다. 구체적으로는, Ag 98%, Pd 1%, Cu 1%를 포함하는 합금인 APC 합금이나, 주로 Cr 단체(端體)에 의해 형성되는 금속이나, 그 밖의 금속을 이용할 수 있다. 이들의 금속 배선은 액정 장치, EL 장치 등과 같은 표시 장치에서, 액정, EL발광층 등과 같은 전기 광학 물질을 전기적으로 제어하기 위한 전극으로서 이용하거나, 광을 반사하는 반사막으로서 이용할 수 있다.
다음에, 상기 제 1 배선 기판 및 상기 제 2 배선 기판에서, 상기 가드 배선을 형성하는 상기 도전성 산화물은 ITO 또는 산화 주석을 포함하는 재료로 형성할 수 있다.
(3) 다음에, 본 발명에 따른 제 3 배선 기판은 기판 상에 형성된 복수의 금속 배선과, 상기 기판 상에 실장된 반도체칩을 갖는 배선 기판에 있어서, 상기 복수의 금속 배선 중 적어도 한 쌍 사이에 도전성 산화물로 이루어지는 가드 배선을 갖고, 해당 가드 배선은 상기 반도체칩의 고전압 단자에 접속되고, 해당 가드 배선에 서로 이웃하는 상기 금속 배선은 상기 반도체칩의 저전압 단자에 접속되는 것을 특징으로 한다.
이 제 3 배선 기판은, 예컨대 도 17에 도시하는 바와 같이, 기판(101)의 표면에 반도체칩(102)을 실장하는 구성의 배선 기판이다. 반도체칩(102)은, 보통, 외부 회로와의 사이에서 전기적인 접속을 취하기 위해서, 그 능동면(102a) 상에 다수의 단자(103), 예컨대 금속 범프를 갖는다. 본 발명의 배선 기판에서는 기판(101)상에 형성되는 복수의 금속 배선(104) 중 적어도 한 쌍 사이에 가드 배선(105)이 마련되고, 또한, 금속 배선(104)에 접속되는 반도체칩(102)의 단자(103)는 고전압 단자로 설정되고, 가드 배선(105)에 접속되는 단자(103)는 저전압 단자로 설정된다. 이 구성에 따르면, 금속 배선(104)이 양극측과 음극측에서 서로 이웃하는 것을 방지할 수 있고, 그 때문에, 금속 배선(104)이 부식에 의해서손상되는 것을 방지할 수 있다.
(4) 다음에, 본 발명에 따른 표시 장치는 유효 표시 영역 내에서 서로 대향하는 복수의 제 1 전극 및 제 2 전극과, 그들 전극 사이에 유지되는 전기 광학 물질과, 상기 유효 표시 영역의 외측에 배치된 복수의 금속 배선을 갖는 표시 장치에 있어서, 상기 복수의 금속 배선 중 서로 이웃하는 적어도 한 쌍 사이 및/또는 상기 복수의 전극 중 서로 이웃하는 적어도 한 쌍 사이에, 도전성 산화물로 이루어지는 가드 배선을 마련한 것을 특징으로 한다.
이 표시 장치는 구체적으로는 액정 장치, EL 장치 등으로서 구성할 수 있는 것이며, 액정 장치로서 구성하는 경우에는 상기 전기 광학 물질은 액정이며, 상기 복수의 제 1 전극 및 제 2 전극은 상기 액정을 사이에 유지하여 서로 대향하는 한 쌍의 기판의 표면에 각각 형성되고, 상기 한 쌍의 기판 중 적어도 한 쪽은 다른 쪽의 기판으로부터 연장되는 기판 연장부를 가지며, 상기 금속 배선은 상기 기판 연장부에 형성된다.
또한, 상기 표시 장치를 EL 장치로서 구성하는 경우에는, 상기 전기 광학 물질은 통전에 의해서 발광하는 EL 발광층을 포함하여 형성되고, 상기 복수의 제 1 전극 및 제 2 전극은 상기 EL 발광층을 사이에 유지하여 공통의 기판 상에 순차적으로 적층되며, 상기 금속 배선은 상기 유효 표시 영역 외측의 상기 기판 상에 형성된다.
이상의 표시 장치에 따르면, 유효 표시 영역의 외측에서 금속 배선간에 가드 배선이 개재되고, 및/또는, 유효 표시 영역의 내측에서 금속 전극간에 가드 배선이개재되기 때문에, 서로 이웃하는 금속 배선간에 전위차가 발생하여 그들 사이에 양극과 음극의 관계가 발생하는 경우나, 서로 이웃하는 금속 전극 사이에 전위차가 발생하여 그들 사이에 양극과 음극의 관계가 발생하는 경우에도, 양극측의 금속 배선 및 양극측의 금속 전극에 부식이 발생하는 것을 방지할 수 있으므로, 표시 장치를 구성하는 기판의 전기적 특성을 장기간에 걸쳐 양호하게 유지할 수 있으며, 그 때문에, 장기간에 걸쳐 양호한 표시 품질을 유지할 수 있다.
상기 구성의 표시 장치에서, 상기 가드 배선은 서로 이웃하는 상기 한 쌍의 금속 배선 중 양극측, 및/또는, 서로 이웃하는 상기 한 쌍의 금속 전극 중 양극측에 접속되는 것이 바람직하다. 이렇게 하면, 양극측 금속 배선 또는 양극측 금속 전극은 서로 이웃하는 가드 배선에 대해서는 동 전위로 설정되고, 또한, 음극측 금속 배선 또는 음극측 금속 전극에 대해 양극으로 되는 것은 도전성 산화물로 이루어지는 가드 배선이기 때문에, 양극측 금속 배선 또는 양극측 금속 전극에 부식이 발생하는 것을 확실하게 방지할 수 있다.
또한, 상기 구성의 표시 장치에서는 상기 금속 배선 상의 일부 또는 전부 및/또는 상기 금속 전극 상의 일부 또는 전부에, 상기 가드 배선과 동일한 도전 산화물이 적층되는 것이 바람직하다. 이에 따라, 금속 배선 또는 금속 전극의 부식을 한층 더 확실하게 방지할 수 있다.
다음에, 상기 구성의 표시 장치에서, 상기 금속 배선 및/또는 상기 금속 전극은 Au, Ag, Pd, Cu, Cr, Al, Nd, Ti 중 어느 하나 또는 그들을 포함하는 합금으로 할 수 있다. 구체적으로는, Ag 98%, Pd 1%, Cu 1%를 포함하는 합금인 APC 합금이나, 주로 Cr 단체로 형성되는 금속이나, 그 밖의 금속을 이용할 수 있다. 이들의 금속 배선은 액정 장치, EL 장치 등과 같은 표시 장치에서 액정, EL 발광층 등과 같은 전기 광학 물질을 전기적으로 제어하기 위한 전극으로서 이용하거나, 광을 반사하는 반사막으로서 이용할 수 있다.
다음에, 상기 구성의 표시 장치에서 상기 가드 배선을 형성하는 상기 도전성 산화물은 ITO 또는 산화 주석을 포함하는 재료로 형성할 수 있다.
(5) 다음에, 본 발명에 따른 반도체칩은 회로를 내장하고 외부를 향하여 복수의 단자, 예컨대, 범프가 노출되는 반도체칩에 있어서, 상기 복수의 단자는 교대로 배열된 저전압 단자와 고전압 단자를 포함하는 것을 특징으로 한다.
일반적으로 반도체칩에는 그 능동면에 금속 범프 등과 같은 단자가 복수 개 배열된다. 그리고, 유리 기판, 플라스틱 기판 등의 표면에 형성된 금속 배선이 이들의 단자에 접속된다. 이 경우, 본 발명과 같이, 반도체칩의 단자 열에서 저전압 단자와 고전압 단자가 교대로 나열되어 있으면, 고전압 단자에 도전성 산화막으로 이루어지는 가드 배선을 접속하고, 저전압 단자에 APC 합금 등과 같은 금속 배선을 접속함으로써, 기판 상에서 금속 배선과 산화막 가드 배선을 교대로 나열할 수 있고, 또한, 금속 배선을 고전압으로 설정하고 산화막 가드 배선을 저전압으로 설정할 수 있다.
이상으로부터, 기판 상에서 서로 이웃하는 금속 배선 사이에 도전성 산화물로 이루어지는 가드 배선을 개재시킬 수 있기 때문에, 서로 이웃하는 금속 배선 사이에 전위차가 발생하여 그들 사이에 양극과 음극의 관계가 발생하는 경우에도, 양극측의 금속 배선의 부식을 방지할 수 있고, 이에 따라, 표시 장치의 표시 품질을 장기간에 걸쳐 양호하게 유지할 수 있다.
상기 구성의 반도체칩에 있어서, 상기 저전압 단자에 금속 배선을 접속하고, 상기 고전압 단자에 도전성 산화물로 이루어지는 가드 배선을 접속하는 경우, 해당 가드 배선은 더미 배선, 즉 통전 기능은 실행하지 않는 배선에 의해서 구성할 수 있다.
(6) 다음에, 본 발명에 따른 전자 기기는 이미지를 표시하는 표시 장치와, 해당 표시 장치의 내부 및/또는 외부에 마련되는 배선 기판을 갖는 전자 기기에 있어서, 상기 배선 기판은 기판 상에 복수의 금속 배선을 형성하여 이루어지고, 상기 복수의 금속 배선 중 서로 이웃하는 적어도 한 쌍 사이에, 도전성 산화물로 이루어지는 가드 배선을 형성한 것을 특징으로 한다. 이러한 전자 기기로는, 예컨대, 휴대 전화기, 휴대형 컴퓨터, 비디오 카메라 등이 고려된다.
이 전자 기기에 따르면, 내장하는 배선 기판에서 서로 이웃하는 금속 배선간에 도전성 산화물로 이루어지는 가드 배선을 개재시키기 때문에, 서로 이웃하는 금속 배선간에 전위차가 발생하는 경우, 즉 양극과 음극의 관계가 발생하는 경우에도, 양극측 금속 배선의 부식을 방지할 수 있고, 이에 따라, 배선 기판의 전기적 특성을 장기간에 걸쳐 양호하게 유지할 수 있어, 그 결과, 전자 기기에서의 표시 기능을 장기간에 걸쳐 양호하게 유지할 수 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예 1)
도 1은 본 발명에 따른 배선 기판을 표시 장치의 일례인 액정 장치에 적용한 경우의 일 실시예를 나타내고 있다. 또, 액정 장치를 구동 방법에 의해서 구분하면, 단순 매트릭스 방식과 액티브 매트릭스 방식의 각 구동 방식이 있지만, 도 1에 나타내는 액정 장치는 단순 매트릭스 방식의 액정 장치이다. 또한, 액정 장치를 광 공급 방법에 의해서 구분하면, 반사형, 투과형 및 반투과 반사형 등과 같은 각 방식이 고려되지만, 도 1에 나타내는 액정 장치는 반투과 반사형의 액정 장치이다.
또, 반사형이란, 태양광, 실내광 등과 같은 외부광을 액정층의 이면측에서 반사시켜, 그 반사광을 광원으로서 이용하는 구조의 액정 장치이다. 또한, 투과형이란, 냉음극관이나 LED(Light Emitting Diode) 등과 같은 광원으로부터의 발광을 광원으로서 이용하여, 그 광을 액정층에 투과시키는 구조의 액정 장치이다. 또한, 반투과 반사형이란, 외부광이 충분히 채광될 수 있는 경우에는 상기 반사형에 의한 표시를 하고, 외부광이 불충분한 경우에는 상기 투과형에 의한 표시를 하는 구조의 액정 장치이다.
또한, 액정 장치를 색 표시 형태의 관점에서 구분하면, 흑백 표시, 풀 컬러(full color) 표시 등과 같은 각종 표시 형태가 고려되지만, 도 1에 나타내는 액정 장치는 풀 컬러를 표시하는 액정 장치이다. 즉, 도 1에 나타내는 액정 장치는 단순 매트릭스 구동 방식에 의한 반투과 반사형의 풀 컬러 표시 가능한 액정 장치이다.
도 1에서, 액정 장치(1)는 액정 패널(2)에 반도체칩으로서의 액정 구동용IC(3a, 3b)를 실장하고, 배선 접속 요소로서의 FPC(Flexible Printed Circuit)(4)를 액정 패널(2)에 접속하며, 또한 액정 패널(2)의 이면 측에 조명 장치(6)를 마련함으로써 형성된다.
액정 패널(2)은 제 1 기판(7a)과 제 2 기판(7b)을 밀봉재(8)에 의해 접합함으로써 형성된다. 밀봉재(8)는, 예컨대, 스크린 인쇄 등에 의해서 에폭시계 수지를 제 1 기판(7a) 또는 제 2 기판(7b)의 내측 표면에 고리 형상으로 부착시킴으로써 형성된다. 또한, 밀봉재(8)의 내부에는, 도 2에 도시하는 바와 같이, 도전성 재료에 의해서 구 형상 또는 원통 형상으로 형성된 도통재(9)가 분산 상태로 포함된다.
도 2에서 제 1 기판(7a)은 투명한 유리나 투명한 플라스틱 등에 의해서 형성된 판 형상의 기재(base member)(11a)를 갖는다. 이 기재(11a)의 내측 표면(도 2의 상측 표면)에는 반사막(12)이 형성되고, 그 위에 절연막(13)이 적층되며, 그 위에 제 1 전극(14a)이 화살표 A 방향으로부터 보아 스트라이프 형상(도 1 참조)으로 형성되고, 또한 그 위에 배향막(16a)이 형성된다. 또한, 기재(11a)의 외측 표면(도 2의 하측 표면)에는 편광판(17a)이 접착 등에 의해서 장착된다.
도 1에서는 제 1 전극(14a)의 배열을 알기 쉽게 나타내기 위해서, 그들의 스트라이프 간격을 실제보다도 매우 넓게 그리고 있기 때문에, 제 1 전극(14a)의 개수가 적게 그려지고 있지만, 실제로는 제 1 전극(14a)은 더 많은 개수가 기재(11a) 상에 형성된다.
도 2에서 제 2 기판(7b)은 투명한 유리나 투명한 플라스틱 등에 의해서 형성된 판 형상의 기재(11b)를 갖는다. 이 기재(11b)의 내측 표면(도 2의 하측 표면)에는 컬러 필터(18)가 형성되고, 그 위에 제 2 전극(14b)이 상기 제 1 전극(14a)과 직교하는 방향으로 화살표 A 방향으로부터 보아 스트라이프 형상(도 1참조)으로 형성되며, 또한 그 위에 배향막(16b)이 형성된다. 그리고, 기재(11b)의 외측 표면(도 2의 상측 표면)에는 편광판(17b)이 접착 등에 의해서 장착된다.
도 1에서는 제 2 전극(14b)의 배열을 알기 쉽게 나타내기 위해서 제 1 전극(14a)의 경우와 마찬가지로 그들의 스트라이프 간격을 실제보다도 매우 넓게 그리고 있기 때문에, 제 2 전극(14b)의 개수가 적게 그려지고 있지만, 실제로는 제 2 전극(14b)은 더 많은 개수가 기재(11b) 상에 형성된다.
도 2에서 제 1 기판(7a), 제 2 기판(7b) 및 밀봉재(8)에 의해 둘러싸이는 간극, 소위 셀 갭(cell gap) 내에는 액정, 예컨대, STN(Super Twisted Nematic) 액정 L이 봉입되어 있다. 제 1 기판(7a) 또는 제 2 기판(7b)의 내측 표면에는 미소하고 구형인 스페이서(19)가 다수 분산되고, 이들 스페이서(19)가 셀 갭 내에 존재함으로써 그 셀 갭의 두께가 균일하게 유지된다.
제 1 전극(14a)과 제 2 전극(14b)은 서로 직교 관계로 배치되고, 그들의 교차점은 도 2의 화살표 A 방향으로부터 보아 도트ㆍ매트릭스 형상으로 배열된다. 그리고, 그 도트ㆍ매트릭스 형상의 각 교차점이 하나의 화소를 구성한다. 컬러 필터(18)는 R(빨강), G(초록), B(파랑)의 각 색요소를 화살표 A 방향으로부터 보아 소정의 패턴, 예컨대, 스트라이프 배열, 델타 배열(delta configuration), 모자이크 배열 등의 패턴으로 배열시킴으로써 형성되어 있다. 상기한 하나의 화소는 그들 R, G, B의 각 하나씩에 대응하고 있고, R, G, B의 3색 화소가 하나의 유닛으로 되어 1 화소가 구성된다.
도트ㆍ매트릭스 형상으로 배열되는 복수의 화소를 따라 화소를 선택적으로 발광시킴으로써, 액정 패널(2)의 제 2 기판(7b) 외측에 문자, 숫자 등과 같은 이미지가 표시된다. 이렇게 하여 이미지가 표시되는 영역이 유효 화소 영역이고, 도 1 및 도 2에서 화살표 B로 도시되는 평면적인 직사각형 영역이 유효 표시 영역으로 되어 있다.
도 2에서, 반사막(12)은 APC 합금, Al(알루미늄) 등과 같은 광 반사성 재료에 의해 형성되고, 도 3에 평면적으로 도시하는 바와 같이, 제 1 전극(14a)과 제 2 전극(14b)의 교차점인 각 화소에 대응하는 위치에 개구(21)가 형성되어 있다. 결과적으로, 개구(21)는 도 2의 화살표 A 방향으로부터 보아 화소와 동일한 도트ㆍ매트릭스 형상으로 배열되어 있다.
제 1 전극(14a) 및 제 2 전극(14b)은, 예컨대, 투명 도전재인 ITO에 의해서 형성된다. 또한, 배향막(16a, 16b)은 폴리이미드계 수지를 균일한 두께의 막형상으로 부착시킴으로써 형성된다. 이들 배향막(16a, 16b)이 러빙 처리(rubbing process)를 받음으로써, 제 1 기판(7a) 및 제 2 기판(7b)의 표면 상에서의 액정 분자의 초기 배향이 결정된다.
도 1에서 제 1 기판(7a)은 제 2 기판(7b)보다도 넓은 면적으로 형성되어 있고, 이들 기판을 밀봉재(8)로 접합했을 때, 제 1 기판(7a)은 제 2 기판(7b)의 외측으로 연장되는 기판 연장부(7c)를 갖는다. 그리고, 이 기판 연장부(7c)에는 제 1전극(14a)으로부터 연장되는 연장 배선(14c), 밀봉재(8)의 내부에 존재하는 도통재(9)(도 2 참조)를 거쳐서 제 2 기판(7b) 상의 제 2 전극(14b)과 도통하는 연장 배선(14d), 액정 구동용 IC(3a)의 입력용 범프, 즉 입력용 단자에 접속되는 금속 배선(14e), 그리고 액정 구동용 IC(3b)의 입력용 범프에 접속되는 금속 배선(14f) 등과 같은 각종 배선이 적절한 패턴으로 형성된다.
본 실시예에서는 제 1 전극(14a)으로부터 연장되는 연장 배선(14c) 및 제 2 전극(14b)에 도통하는 연장 배선(14d)은 그들의 전극과 동일한 재료인 ITO, 즉 도전성 산화물에 의해서 형성된다. 또한, 액정 구동용 IC(3a, 3b)의 입력측의 배선인 금속 배선(14e, 14f)은 전기 저항값이 낮은 금속 재료, 예컨대, APC 합금에 의해서 형성된다. APC 합금은 주로 Ag를 포함하고, 부수적으로 Pd 및 Cu를 포함하는 합금, 예컨대, Ag 98%, Pd 1%, Cu 1%로 이루어지는 합금이다. APC 합금 이외에 Au, Cr, Al, Nd, Ti 등에 의해서 금속 배선(14e, 14f)을 형성할 수도 있다.
액정 구동용 IC(3a) 및 액정 구동용 IC(3b)는 ACF(Anisotropic Conductive Film:이방성 도전막)(22)에 의해서 기판 연장부(7c)의 표면에 접착되어 실장된다. 즉, 본 실시예에서는 기판 상에 반도체칩이 직접 실장되는 구조의, 소위 COG(Chip On Glass) 방식의 액정 패널로서 형성되어 있다. 이 COG 방식의 실장 구조에서는, ACF(22)의 내부에 포함되는 도전 입자에 의해서 액정 구동용 IC(3a, 3b)의 입력측 범프와 금속 배선(14e, 14f)이 도전 접속되고, 액정 구동용 IC(3a, 3b)의 출력 측 범프와 연장 배선(14c, 14d)이 도전 접속된다.
도 1에서, FPC(4)는 가요성 수지 필름(23)과, 칩 부품(24)을 포함하여 구성된 회로(26)와, 금속 배선 단자(27)를 갖는다. 회로(26)는 수지 필름(23)의 표면에 납땜, 그 밖의 도전 접속 방법에 의해서 직접 탑재된다.
또한, 금속 배선 단자(27)는 APC 합금, Cr, Cu, 그 밖의 도전 재료에 의해서 형성된다. FPC(4) 중 금속 배선 단자(27)가 형성된 부분은 제 1 기판(7a) 중 금속 배선(14e) 및 금속 배선(14f)이 형성된 부분에 ACF(22)에 의해서 접속된다. 그리고, ACF(22)의 내부에 포함되는 도전 입자의 움직임에 의해, 기판 측의 금속 배선(14e, 14f)과 FPC 측의 금속 배선 단자(27)가 도통된다.
FPC(4)의 반대 측의 근처 단부에는 외부 접속 단자(31)가 형성되고, 이 외부 접속 단자(31)가 도시되지 않은 외부 회로에 접속된다. 그리고, 이 외부 회로로부터 전송되는 신호에 근거하여 액정 구동용 IC(3a, 3b)가 구동되고, 제 1 전극(14a) 및 제 2 전극(14b)의 한 쪽에 주사 신호가 공급되며, 다른 쪽에 데이터 신호가 공급된다.
이것에 의해, 유효 표시 영역 B 내에 배열된 도트ㆍ매트릭스 형상의 화소가 개개의 픽셀마다 전압 제어되고, 그 결과, 액정 L의 배향이 개개의 화소마다 제어된다.
도 1에서, 소위 백 라이트로서 기능하는 조명 장치(6)는, 도 2에 도시하는 바와 같이, 아크릴 수지 등에 의해서 구성된 도광체(32)와, 그 도광체(32)의 광출사면(32b)에 마련된 확산 시트(33)와, 도광체(32)의 광출사면(32b)의 반대면에 마련된 반사 시트(34)와, 발광원으로서의 LED(Light Emitting Diode)(36)를 갖는다.
LED(36)는 LED 기판(37)에 지지되고, 그 LED 기판(37)은, 예컨대,도광체(32)와 일체적으로 형성된 지지부(도시하지 않음)에 장착된다. LED 기판(37)이 지지부의 소정 위치에 장착됨으로써, LED(36)가 도광체(32)의 측단면인 광취입면(32a)에 대향하는 위치에 놓여진다. 또, 참조 부호 38은 액정 패널(2)에 가해지는 충격을 완충하기 위한 완충재를 나타내고 있다.
LED(36)가 발광하면, 그 광은 광취입면(32a)으로부터 취입되어 도광체(32)의 내부로 유도되고, 반사 시트(34)나 도광체(32)의 벽면에서 반사되면서 전파되는 동안에 광출사면(32b)에서 확산 시트(33)를 통해서 외부에 평면광으로서 출사된다.
액정 장치(1)는 이상과 같이 구성되어 있기 때문에, 태양광, 실내광 등과 같은 외부광이 충분히 밝은 경우에는, 도 2에서, 제 2 기판(7b) 측에서 외부광이 액정 패널(2)의 내부로 취입되고, 그 광이 액정 L을 통과한 후에 반사막(12)에서 반사하여 다시 액정 L로 공급된다. 액정 L은 이것을 사이에 유지하는 전극(14a, 14b)에 의해서 R, G, B의 화소마다 배향 제어되어 있고, 따라서, 액정 L로 공급된 광은 화소마다 변조되며, 그 변조에 의해서 편광판(17b)을 통과하는 광과, 통과할 수 없는 광에 의해 액정 패널(2)의 외부로 문자, 숫자 등과 같은 이미지가 표시된다. 이것에 의해 반사형의 표시가 행하여진다.
한편, 외부광의 광량이 충분히 얻어지지 않는 경우에는, LED(36)가 발광하여 도광체(32)의 광출사면(32b)으로부터 평면광이 출사되고, 그 광이 반사막(12)에 형성된 개구(21)를 통해서 액정 L로 공급된다. 이 때, 반사형의 표시와 마찬가지로, 공급된 광이 배향 제어되는 액정 L에 의해서 화소마다 변조되고, 이것에 의해, 외부로 이미지가 표시된다. 그에 따라, 투과형의 표시가 행해진다.
본 실시예에 따른 액정 장치(1)에 대해서, 도 1에 나타내는 제 1 기판(7a)의 기판 연장부(7c) 상에 액정 구동용 IC(3a) 및 FPC(4)가 접속된 상태에서, 화살표 D에 상당하는 부분의 금속 배선의 접속 상황을 확대하여 나타내면, 도 4와 같다. 도 4에서, 기판 연장부(7c) 상에 마련된 각 금속 단자 배선(14e)은 APC 합금에 의해서 형성되어 있다. 또한, 본 실시예에서는, 이들의 금속 단자 배선(14e)에 다른 크기의 전압 V1∼V4가 인가되도록 되고 있고, 그들의 크기는, 예컨대
V1 > V2 > V3 > V4
의 관계로 설정되어 있다.
그리고, 인가 전압이 높은 금속 배선(14e)과 인가 전압이 낮은 금속 배선(14e)이 서로 이웃하는 경우에는, 그들의 금속 배선(14e) 사이에 도전성 산화물인 ITO에 의해서 형성된 가드 배선(29)이 개재되어 있다. 도 4에서는 V1과 V2 사이, V2와 V3 사이, 그리고 V3과 V4 사이에 각각 가드 배선(29)이 마련된 상태를 나타내고 있다. 또, 참조 부호 3a는 액정 구동용 IC이며, 참조 부호 39는 액정 구동용 IC(3a)에 형성된 범프, 즉 단자를 나타내고 있다.
금속 배선(14e)이 서로 이웃하는 경우에도, 그들에 인가되는 전압이 동일할 때에는, 그들의 금속 배선 사이에는 가드 배선이 마련되어 있지 않다. 도 4에서는 전압 V4가 복수개 서로 이웃하여 배열되어 있고, 그들 사이에는 가드 배선(29)이 마련되지 않는 상태를 나타내고 있다.
일반적으로, APC 합금으로 이루어지는 금속 배선(14e)이 이웃하고 있어, 그들의 사이에 전위차가 발생하는 경우, 즉, 그들의 금속 배선간에 양극과 음극의 관계가 발생하고 있는 경우, 하등의 조치도 실시되지 않으면, 고전압이 인가되는 양극측의 금속 배선(14e)이 부식에 의해서 손상되는 경우가 있다. 이에 비해, 본 실시예와 같이, 양극측 금속 배선과 음극측 금속 배선간에 도전성 산화물인 ITO를 개재시키면, 양극측 금속 배선(14e)에 부식이 발생하는 것을 방지할 수 있다.
특히, 본 실시예에서는, 양극측 금속 배선(14e)의 전체에 도전성 산화물인 ITO를 피복하기 때문에, 그 양극측 금속 배선의 부식을 한층 더 확실하게 방지할 수 있다. 또, 양극측 금속 배선(14e)에 피복시키는 ITO는 그 양극측 금속 배선의 전체가 아니라 그 일부라도 마찬가지의 효과를 얻을 수 있다. 또한, 본 실시예에서는, 양극측 금속 배선(14e)을 피복하는 ITO와 가드 배선(29)을 형성하는 ITO를 일체적으로 붙여 놓아, 가드 배선(29)이 양극측과 동 전위로 되어 있기 때문에 양극측 금속 배선(14e)에 부식이 발생하는 것을 한층 더 확실하게 방지할 수 있다.
이상과 같이, 금속 배선(14e)을 APC 합금에 의해서 형성하면, 이 APC 합금은 전기 저항값이 낮기 때문에, 금속 배선(14e)이 긴 패턴으로서 형성되는 경우에도 전체의 저항값을 낮게 억제할 수 있기 때문에, FPC(4) 상의 회로(26)와 액정 구동용 IC(3a) 사이에서 신호의 송수신을 안정적으로 행할 수 있게 된다. 또한, 금속 배선(14e)이 APC 합금에 의해서 형성되는 경우에는 양극측의 금속 배선이 부식에 의해서 손상될 가능성이 높기 때문이지만, 본 실시예와 같이 양극측 금속 배선과 음극측 금속 배선간에 도전성 산화물을 개재시킴으로써, 그와 같은 금속 배선의 부식의 문제도 해소할 수 있다.
또한, 도 4와 같이 양극측 금속 배선(14e)과 음극측 금속 배선(14e) 간에 도전성 산화물의 가드 배선(29)을 개재시킨다는 배선 구조는, 도 1에서의 액정 구동용 IC(3a)에 대한 금속 배선(14e)에만 적용하는 경우에 한정되지 않고, 다른 한 쪽의 액정 구동용 IC(3b)에 대한 금속 배선(14f)에 대하여도 마찬가지로 채용할 수 있다. 이 경우, 액정 구동용 IC(3b)는 FPC(4)로부터 멀리 떨어진 위치에 놓여지기 때문에, 금속 배선(14f)의 배선 길이는 길어지는 경향이 있다.
가령, 금속 배선(14f)에 상당하는 긴 배선 패턴을 ITO 등과 같은 산화물에 의해서 형성하는 것으로 하면, 그 긴 배선 패턴의 전기 저항값이 지나치게 높아져, 액정 구동용 IC(3b)를 안정적으로 구동할 수 없게 될 우려가 있다. 이에 비해, 본 실시예에서는 금속 배선(14f)을 전기 저항값이 낮은 APC 합금에 의해서 형성하고 있기 때문에, 금속 배선(14f)의 전기 저항값은 낮게 억제되고, 따라서, 액정 구동용 IC(3b)를 안정적으로 구동할 수 있다. 또한, 이 금속 배선(14f)에 대해서도 양극측 금속 배선과 음극측 금속 배선 사이에 도전성 산화물인 ITO를 개재시킬 수 있고, 이에 따라, 양극측 금속 배선에 부식이 발생하는 것을 확실하게 방지할 수 있다.
또, 가드 배선(29)의 길이는 필요에 따라 적절하게 설정할 수 있다. 예컨대, 도 4에 도시하는 바와 같이, 단자 배선(14e)과 거의 동일한 길이로 형성하거나, 또는, 단자 배선(14e)에 대해 부식이 발생하기 쉽다고 생각되는 부분에 대응하여 부분적으로 형성할 수도 있다.
(실시예 2)
도 5는 도 4에 나타낸 금속 배선의 변형예를 나타내고 있다. 도 5에 나타내는 복수의 금속 배선(14e)에 대해서 다른 크기의 전압 V1∼V4가 인가되는 것, 그리고, 고전압이 인가되는 양극측 금속 배선(14e)과 상대적으로 낮은 전압이 인가되는 음극측 금속 배선(14e)간에 도전성 산화물인 ITO로 이루어지는 가드 배선(29)이 개재 배치되는 것은, 도 4에 나타낸 실시예와 동일하다.
도 5에 나타내는 본 실시예가 도 4에 나타낸 실시예와 다른 점은 금속 배선(14e) 상으로부터 ITO를 제거한 것이다. 이와 같이, 금속 배선(14e) 상에 ITO를 적층하지 않는 경우에도, 양극측 금속 배선에 부식이 발생되는 것을 방지할 수 있다.
(실시예 3)
도 6은 도 4에 나타낸 금속 배선의 다른 변형예를 나타내고 있다. 도 6에 나타내는 복수의 금속 배선(14e)에 대해서 다른 크기의 전압 V1∼V4가 인가되는 것, 고전압이 인가되는 양극측 금속 배선(14e)과 상대적으로 낮은 전압이 인가되는 음극측 금속 배선(14e)간에 도전성 산화물인 ITO로 이루어지는 가드 배선(29)이 개재 배치되는 것, 그리고 금속 배선(14e) 상에 가드 배선(29)과 동일한 ITO가 적층 피복되는 것 등은, 도 4에 나타낸 실시예와 같다.
도 6에 나타내는 본 실시예가 도 4에 나타낸 실시예와 다른 점은 가드 배선(29)과 금속 배선(14e) 상의 ITO 피복층(41) 사이의 연결이 해제되어 있어, 가드 배선(29)이 전위가 없는 상태, 즉 무전위 상태에 놓여 있는 것이다. 이와 같이 가드 배선(29)을 무전위 상태로 둔 경우에도, 양극측 금속 배선에 부식이 발생하는 것을 방지할 수 있다.
(실시예 4)
도 7 및 도 8은 본 발명에 따른 배선 기판의 다른 실시예를 나타내고 있다. 단, 여기에 나타내는 배선 기판의 구조는 도 1에 나타내는 액정 장치(1)에서, 제 1 기판(7a)의 기판 연장부(7c)와 FPC(4)의 금속 배선 단자(27) 부분의 접속 부분에 적용된 것이다.
여기에 나타내는 실시예에서는, 도 7a에 나타내는 제 1 기판(7a)이 하나의 배선 기판 요소로서 기능하고, 도 7b에 나타내는 FPC(4)가 다른 하나의 배선 기판 요소로서 기능하며, 이들의 배선 기판 요소를, 도 8에 도시하는 바와 같이, 서로 접속시킴으로써, 구체적으로는 도 1에 도시하는 바와 같이, ACF(22)를 이용하여 FPC(4)를 제 1 기판(7a)의 기판 연장부(7c)에 접속함으로써, 일체로 된 제 1 기판(7a) 및 FPC(4)에 의해서 하나의 배선 기판이 구성된다.
본 실시예에서는, 도 7a에 도시하는 바와 같이, 기판 연장부(7c)의 표면에는 APC 합금 등과 같은 금속 재료에 의해서 금속 배선(14e)이 형성되고, 그들의 금속 배선(14e) 상에 도전성 산화물인 ITO에 의해서 형성된 피복층(41)이 적층된다. 한편, 기판 연장부(7c)에 접속되는 FPC(4)의 금속 배선 단자(27)에 대해서는 고전압이 인가되는 단자, 즉 양극측 단자와, 상대적으로 낮은 전압이 인가되는 단자, 즉음극 단자 간에 도전성 산화물인 ITO에 의해서 형성된 가드 배선(29)이 마련된다. 본 실시예에서는, 가드 배선(29)이 금속 배선 단자(27)에 접속되어 그들이 동 전위로 되어 있지만, 이 접속을 해제하여 가드 배선(29)을 무전위 상태로 둘 수도 있다.
본 실시예에서는 기판 연장부(7c) 상의 금속 배선(14e)과 FPC(4) 상의 금속 배선 단자(27)가 이상과 같이 구성되어 있기 때문에, 기판 연장부(7c)와 FPC(4)를 서로 접속하면, 도 8에 도시하는 바와 같이, 기판 연장부(7c) 상의 양극측 금속 배선(14e)과 음극측 금속 배선(14e) 간에 결과적으로 FPC(4) 상의 가드 배선(29)이 위치하게 된다. 이 결과, 양극으로 되었을 때에 부식되기 쉬운 APC 금속 등에 의해서 금속 배선(14e)이 형성되어 있는 경우에도 양극측 금속 배선(14e)과 음극측 금속 배선(14e) 사이에 위치하는 가드 배선(29)의 작용에 의해, 그와 같은 부식 문제를 해소할 수 있다.
(실시예 5)
도 9 및 도 10은 본 발명에 따른 표시 장치의 일례인 액정 장치의 다른 실시예를 나타내고 있다. 도 9는 도 1에 나타낸 액정 장치(1)의 측면 단면 구조를 나타내는 도면인 도 2에 대응하는 단면 구조를 나타내는 단면도이다. 도 9에 나타내는 액정 장치(51)의 개략적인 외관 구조는 도 1에 나타낸 앞선 실시예와 거의 동일하기 때문에, 이 액정 장치(51)에 대한 사시도 표시는 생략한다. 또한, 도 9에서 도 2와 동일한 부재는 동일한 부호를 이용하여 나타냄으로써 그 부재에 대한 설명은 생략한다.
도 9에 나타내는 본 실시예에 따른 액정 장치(51)는 단순 매트릭스 방식 및 반투과 반사형으로 풀 컬러 표시를 하는 방식의 액정 장치에 대해서 도 2에 나타낸 앞선 실시예와 같다. 본 액정 장치(51)가 도 2에 나타낸 액정 장치(1)와 다른 점은 도 2의 액정 장치(1)에서 이용한 내면 반사막(12) 대신에, 제 1 전극(14a) 그 자체를 광 반사성 재료, 예컨대, APC 합금, Cr 등에 의해서 형성함으로써, 제 1 전극(14a) 그 자체를 내면 반사막으로서 이용한 것이다. 즉, 본 실시예에서는 제 1 전극(14a) 그 자체가 산화물이 아닌 금속 배선으로서 형성되어 있다.
구체적으로는, 본 액정 장치(51)에서, 제 1 기판(7a)은 기재(11a)의 내측 표면(도 9의 상측 표면)에 화살표 A 방향으로부터 보아 스트라이프 형상의 제 1 전극(14a)을 형성하고, 그 위에 배향막(16a)을 형성하고, 또한 기재(11a)의 외측 표면(도 9의 하측 표면)에 편광판(17a)을 접착 등에 의해서 장착함으로써 형성된다. APC 합금 등에 의해서 형성된 제 1 전극(14a)에 대해서는, 도 10에 도시하는 바와 같이, 제 1 전극(14a)과 제 2 전극(14b)의 교차점인 각 화소에 대응하는 위치의 제 1 전극(14a) 그 자체에 개구(21)가 형성되어 있다. 결과적으로, 개구(21)는 도 9의 화살표 A 방향으로부터 보아, 화소와 동일한 도트ㆍ매트릭스 형상으로 배열되어 있다.
본 실시예에 따른 액정 장치(51)는 이상과 같이 구성되어 있기 때문에, 태양광, 실내광 등과 같은 외부광이 충분히 밝은 경우에는, 도 9에 있어서, 제 2 기판(7b) 측으로부터 외부광이 액정 패널(2)의 내부로 취입되고, 그 광이 액정 L을통과한 후에 제 1 전극(14a)에서 반사되어 다시 액정 L로 공급된다. 액정 L은 이것을 사이에 유지하는 전극(14a, 14b)에 의해서 R, G, B의 화소마다 배향 제어되어 있고, 따라서, 액정 L로 공급된 광은 화소마다 변조되고, 그 변조에 의해서 편광판(17b)을 통과하는 광과, 통과할 수 없는 광에 의해 액정 패널(2)의 외부에 문자, 숫자 등과 같은 이미지가 표시된다. 이것에 의해, 반사형의 표시가 행하여진다.
한편, 외부광의 광량이 충분히 얻어지지 않은 경우에는, LED(36)가 발광하여 도광체(32)의 광출사면(32b)으로부터 평면광이 출사되고, 그 광이 제 1 전극(14a)에 형성된 개구(21)를 통해서 액정 L로 공급된다. 이 때, 반사형의 표시와 마찬가지로, 공급된 광이 배향 제어되는 액정 L에 의해서 화소마다 변조되고, 이것에 의해 외부에 이미지가 표시된다. 이에 따라 투과형의 표시가 행해진다.
본 실시예에서는, 제 1 전극(14a)을 APC 합금 등과 같은 금속 배선으로서 형성했기 때문에, 도 1에서, 제 1 전극(14a)과 일체이고 밀봉재(8)의 외측으로 연장되는 연장 배선(14c)도 APC 합금 등과 같은 금속 배선으로서 형성되어 있다.
또한, 밀봉재(8) 중에 분산된 도통재(9)를 거쳐서 제 2 기판(7b) 상의 제 2 전극(14b)에 도통하는 연장 배선(14d)도 APC 합금 등과 같은 금속 배선으로서 형성되어 있다.
도 2에 나타낸 실시예에서는, 도 1의 기판 연장부(7c)에서 액정 구동용 IC(3a, 3b)의 출력 측 배선으로 되는 연장 배선(14c, 14d)은 ITO 즉 산화물에 의해서 형성되고, 입력측 배선으로 되는 금속 배선(14e, 14f)은 APC 합금 등과 같은 금속 배선에 의해서 형성되어 있었다. 그리고, 그들의 금속 배선(14e, 14f)에 대해서, 특히 양극측으로 되는 금속 배선에 부식이 발생하는 것을 방지하기 위해서, 도 4 내지 도 8 등에 나타낸 바와 같이, 양극측 금속 배선과 음극측 금속 배선 사이에 도전성 산화물로 이루어지는 가드 배선(29)을 개재시킨다는 배선 구조를 채용하여, 양극측 금속 배선의 부식을 방지했다.
이에 대하여, 도 9에 나타내는 본 실시예에서는 도 1에서 단자 측의 금속 배선(14e, 14f)에 한정되지 않고, 연장 배선(14c, 14d)도 금속 배선에 의해서 형성되어 있기 때문에, 연장 배선(14c, 14d)에 대해서도 양극으로서 작용하는 것에 의해 부식이 발생할 가능성이 있다. 이 부식을 방지하기 위해서, 도 9에 나타내는 본 실시예에 있어서는, 예컨대 도 11에 도시하는 바와 같이, 액정 구동용 IC(3a, 3b)의 출력 측 범프(59a)에 접속되는 금속 배선으로서의 연장 배선(14c, 14d)의 각 배선 사이에, ITO 등과 같은 도전성 산화물로 이루어지는 가드 배선(29)을 형성하고 있다.
또, 가드 배선(29)을 금속 배선의 연장 배선(14c, 14d)에 개재시키는 형태는 도 11에 나타낸 형태에 한정되지 않고, 도 4 내지 도 8 등에 나타낸 각종 배선 구조를 채용할 수도 있다. 또한, 연장 배선(14c)은 그대로 유효 표시 영역 B 내의 제 1 전극(14a)에 연결되어 있고, 제 1 전극(14a)도 금속 배선에 의해서 형성되어 있기 때문에, 가드 배선(29)은 연장 배선(14c)에 대응하는 부분에만 마련되는 것은 아니고, 제 1 전극(14a)에 대응하는 부분에까지 연장시킬 수도 있다. 또한, 도 11에서 액정 구동용 IC(3a, 3b)의 입력측 범프(59b)에 접속되는 배선에 대해서는, 도4 내지 도 8 등에 나타낸 배선 구조와 같은 배선 구조를 채용할 수 있다.
(실시예 6)
도 12는 본 발명에 따른 반도체칩의 일 실시예 및 반도체칩을 적합하게 사용할 수 있는 배선 기판의 일 실시예를 나타내고 있다. 또, 도 12에 나타내는 배선 구조는 반드시 도 1에 나타내는 액정 장치(1)에 한해서 적용되는 것이 아니지만, 가령 이 배선 구조를 도 1에 나타내는 액정 장치(1)의 액정 구동용 IC(3a) 부분에 적용한 경우를 생각하면, 도 12에 나타내는 구조는 도 1에서 화살표 E와 같이 제 1 기판(7a)의 이면 방향으로부터 액정 구동용 IC(3a)를 본 경우에 상당한다.
이후, 반도체칩(61)을 도 1의 액정 구동용 IC(3a)로서 이용하는 경우를 예로 들어 도 12에 근거하여 설명한다. 반도체칩(61)은 복수의 범프, 구체적으로는 복수의 출력 측 범프(69a) 및 복수의 입력측 범프(69b)를 갖는다. 이들 범프의 수는 도시한 예에 한정되지 않고, 보다 많이 또는 보다 적게 할 수 있다.
반도체칩(61)은 ACF(22)에 의해서 제 1 기판(7a)의 기재(11a)에 접착된다. 기재(11a)의 표면에는 복수의 연장 배선(14c)이 서로 간격을 두어 스트라이프 형상으로 형성된다. 이들의 연장 배선(14c)은 도 1에서 제 1 전극(14a)으로 연장된다. 또한, 반도체칩(61)에 대해서 연장 배선(14c)의 반대 측에서 기재(11a)의 표면에 복수의 단자 배선(14e)이 서로 간격을 두어 스트라이프 형상으로 형성된다.
연장 배선(14c) 및 단자 배선(14e)은 모두 APC 합금, Cr, Au, Al, Nd, Ti 등과 같은 금속에 의해서 형성된다. 그리고, 이들의 연장 배선(14c) 및 단자배선(14e) 중 서로 이웃하는 것 사이에는, 각각, ITO 등과 같은 도전성 산화물에 의해서 형성된 가드 배선(29)이 형성된다. 그리고, 반도체칩(61)의 내부에 형성되는 회로는 연장 배선(14c)에 접속되는 범프 및 단자 배선(14e)에 접속되는 범프 각각을 저전압 단자로 하여, 그들 저전압 범프에 서로 이웃하는 범프, 즉 가드 배선(29)에 접속되는 범프를 고전압 단자로 하도록 회로가 구성되어 있다. 도면에서는 각 고전압 범프가 배선(63)에 의해서 반도체칩(61)의 내부에서 동 전위의 고전압으로 설정되어 있는 상태를 나타내고 있다.
본 실시예에서는 연장 배선(14c)간에 배치된 가드 배선(29)은 통전에 기여하지 않는 더미 배선으로 형성되어 있지만, 이것을 하등의 신호를 전송하기 위한 신호선이나, 각종 전자 부품을 구동하기 위한 구동 전압을 통전하기 위한 통전선 등으로서 사용해도 좋은 것은 물론이다.
이상과 같이, 본 실시예에서는 반도체칩(61) 범프(69a)의 범프열 및 범프(69b)의 범프열이 저전압 단자와 고전압 단자를 교대로 배열함으로써 형성되고, 또한, 저전압 단자에 연장 배선(14c) 및 단자 배선(14e)을 접속하고, 그리고 고전압 단자에 가드 배선(29)을 접속하고 있다. 이러한 배선 구조에 따르면, 금속 배선(14c, 14e) 중 서로 이웃하는 것 사이에 도전성 산화물로 이루어지는 가드 배선(29)을 개재시키기 때문에, 이들의 금속 배선 중 양극으로서 작용하는 것에 부식이 발생하는 것을 방지할 수 있다.
또한 특히, 본 실시예에서는 반도체칩(61)의 범프열을 고전압 단자와 저전압 단자가 교대로 나열되도록 설정했기 때문에, 고전압 범프에 가드 배선(29)을 접속하는 것으로 해 두면, 금속 배선(14c) 및 금속 단자 배선(14e)에 부식이 발생하는 것을 더 한층 확실하게 방지할 수 있다.
(실시예 7)
도 13 및 도 14는 본 발명에 따른 표시 장치를 EL 장치로서 실현한 경우의 일 실시예를 나타내고 있다. 여기에 나타내는 EL 장치(71)는 액티브 소자를 이용하지 않는 단순 매트릭스 방식으로서, 단색의 EL 발광층을 이용하는 흑백 표시 방식의 EL 장치이다.
이 EL 장치(71)는 투명한 유리, 투명한 플라스틱 등에 의해서 형성된 기판(77)을 갖고, 그 기판(77)의 표면에는, 도 14에 도시하는 바와 같이, 화살표 A 방향으로부터 보아 스트라이프 형상의 제 1 전극(74a)이 형성되고, 그 위에 단색의 EL 발광층 H가 균일한 두께로 평면적으로 형성되며, 또한 그 위에 화살표 A 방향으로부터 보아 스트라이프 형상의 제 2 전극(74b)이 적층하여 형성된다. 제 1 전극(74a)과 제 2 전극(74b)은 서로 직교하는 관계로 되도록 형성되고, 그들의 교차점인 곳에 화소가 형성된다. 이들의 화소는 화살표 A 방향으로부터 보아 도트ㆍ매트릭스 형상으로 배열하는 것으로, 이 도트ㆍ매트릭스 형상으로 배열된 복수의 화소에 의해 유효 표시 영역 B가 형성된다.
제 1 전극(74a)은, 예컨대, ITO 등과 같은 투명 도전재에 의해서 형성된다. 또한, 제 2 전극(74b)은, 예컨대, APC합금, Cr, Au, Al, Nd, Ti 등과 같은 광 반사성 재료에 의해서 형성된다. 또한, 제 2 전극(74b)이 형성된 기판(77)의 표면에화살표 A로부터 보아 고리 형상으로 밀봉재(78)가 형성되고, 그 밀봉재(78)에 의해서 커버(79)가 장착된다.
도 13에서, 기판(77)의 표면에 형성된 제 1 전극(74a)은 밀봉재(78)의 외측으로 연장되는 연장 배선(74c)을 갖는다. 이 연장 배선(74c)은 액정 구동용 IC(73a)의 출력 단자, 즉 출력 범프에, 예컨대 ACF 등에 의해서 접속된다. 또한, 제 2 전극(74b)은 밀봉재(78)의 외측으로 연장되는 연장 배선(74d)을 갖는다. 이 연장 배선(74d)은 액정 구동용 IC(73b)의 출력 단자, 즉 출력 범프에, 예컨대 ACF 등에 의해 접속된다. 연장 배선(74c)은 제 1 전극(74a)과 동일한 ITO, 즉 도전성 산화물에 의해서 형성되고, 연장선(74d)은 제 2 전극(74b)과 동일한 APC 합금 등과 같은 반사성 금속에 의해서 형성되어 있다.
또한, 기판(77)의 근처 단부에는 단자 배선(74e, 74f)이 형성되어, 이들의 근처 단부에 FPC(75a, 75b) 등과 같은 배선 접속 요소가, 예컨대, ACF 등과 같은 도전 접합 요소에 의해서 접속되어 있다. 단자 배선(74e, 74f)은 각각 FPC(75a, 75b)에 형성된 단자 배선에 도통되고, 이에 따라 도시하지 않는 외부 회로에 의해서 액정 구동용 IC(73a, 73b)가 구동된다. 단자 배선(74e, 74f)은, 예컨대, APC 합금 등에 의해서 금속 배선으로서 형성되어 있다.
본 실시예의 EL 장치(71)는 이상과 같이 구성되어 있기 때문에, 제 1 전극(74a)과 제 2 전극(74b) 사이에 공급하는 전류를 화소마다 제어하여 각 화소를 선택적으로 발광시킴으로써, 유효 표시 영역 B 내에 문자, 숫자 등과 같은 이미지를 표시한다. 이 때, 제 2 전극(74b)은 반사막으로서도 기능한다.
본 실시예에 있어서는, 도 13에서, APC 합금 등에 의해 금속 배선으로서 형성된 연장 배선(74d), 단자 배선(74e) 및 단자 배선(74f)이, 특히 양극으로서 작용하는 것에 대해 부식을 발생시킬 우려가 있다. 이것을 방지하기 위해서 이들의 배선에 대해서는, 도 4 내지 도 8 및 도 12에서 금속 배선(14e)과 가드 배선(29)의 관계로서 설명한 바와 같이, 연장 배선(74d) 등과 같은 복수의 금속 배선 중 서로 이웃하는 것 사이에 도전성 산화물로 이루어지는 가드 배선을 개재시키고 있다. 구체적인 배선 구조는 도 4 내지 도 8 및 도 12에 나타낸 각종 구조로부터 선택하여 채용할 수 있다.
또, EL 장치로는 상기 실시예와 같은 단순 매트릭스 방식 이외에 액티브 매트릭스 방식, 즉, 각 화소를 TFT(Thin Film Transistor)나 TFD(Thin Film Diode)등과 같은 액티브 소자를 이용하여 구동하는 방식이 고려된다. 이 경우에는, 도 13 및 도 14에서, 기판(77)의 내측 표면에 도트ㆍ매트릭스 형상으로 배열되는 액티브 소자를 만들어 넣어, 제 1 전극(74a)을 도트ㆍ매트릭스 형상으로 배열되는 화소 전극으로서 형성하여, 그들의 화소 전극을 각 액티브 소자에 접속시킨다.
또한, EL 장치에는 상기 설명과 같은 흑백 표시 이외에 풀 컬러 표시를 하는 것이 있다. 이 풀 컬러 표시를 하는 구조로서는 각종 구조가 있지만, 그 하나로서, R(빨강), G(초록), B(파랑)의 각 색을 발광하는 EL 발광 화소를 평면적으로 나란하게 EL 발광층을 형성하는 구조가 고려된다.
본 발명과 같이, 복수의 금속 배선 사이에 도전성 산화물로 이루어지는 가드 배선을 개재시키는 구성은 상기한 바와 같은 액티브 매트릭스 방식의 EL 장치나,풀 컬러 표시 방식의 EL 장치 등과 같은 각종의 EL 장치에 대하여 적용할 수 있는 것은 물론이다.
(실시예 8)
도 15는 본 발명에 따른 전자 기기의 일 실시예를 나타내고 있다. 여기에 나타내는 전자 기기는 표시 정보 출력원(80), 표시 정보 처리 회로(81), 전원 회로(82), 타이밍 발생기(83), 그리고 표시 장치로서의 액정 장치(84)를 갖는다. 또한, 액정 장치(84)는 액정 패널(85) 및 구동 회로(86)를 갖는다. 액정 장치(84)는, 예컨대, 도 1에 나타낸 액정 장치(1)를 이용하여 구성할 수 있다.
표시 정보 출력원(80)은 ROM(Read Only Memory), RAM(Random Access Memory) 등과 같은 메모리, 각종 디스크 등과 같은 저장 장치, 디지탈 화상 신호를 동조 출력하는 동조 회로 등을 구비하여, 타이밍 발생기(83)에 의해서 생성된 각종의 클럭 신호에 근거해서, 소정 포맷의 화상 신호 등과 같은 표시 정보를 표시 정보 처리 회로(81)에 공급한다.
표시 정보 처리 회로(81)는 직렬-병렬 변환 회로나 증폭·반전 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등과 같은 주지의 각종 회로를 구비하여, 입력한 표시 정보의 처리를 실행하고, 그 화상 신호를 클럭 신호 CLK와 함께 구동 회로(86)로 공급한다. 구동 회로(86)는 주사선 구동 회로, 데이터선 구동 회로, 검사 회로 등을 포함하여 구성된다. 또한, 전원 회로(82)는 각 구성 요소에 소정의 전압을 공급한다.
도 16은 본 발명에 따른 전자 기기의 일 실시예인 휴대 전화기를 나타내고 있다. 이 휴대 전화기는 전기 제어계로서는 도 15에 나타내는 실시예를 이용하여 구성할 수 있다. 여기에 나타내는 휴대 전화기(90)는 복수의 조작 버튼(91)과 액정 장치(92)를 갖는다. 액정 장치(92)는, 예컨대 도 1에 나타낸 액정 장치(1)를 이용하여 구성할 수 있다.
도 15에 나타낸 전자 기기에서도, 도 16에 나타낸 전자 기기에서도, 액정 장치로서 도 1에 나타낸 액정 장치, 즉 배선 기판의 구조로서 도 4 내지 도 8 및 도 12 등에 도시한 것과 같은 금속 배선 사이에 도전성 산화물로 이루어지는 가드 배선을 개재시키는 배선 구조를 채용했기 때문에, 전극 부식에 의한 표시 품질의 저하를 방지할 수 있는 구조로 되어 있다.
또한, 도 15 및 도 16에 나타내는 전자 기기에 대해서는 그것에 내장되는 액정 장치에 한정되지 않고, 액정 장치 이외의 구성 요소 중에 배선 기판이 포함되는 경우에는, 그 배선 기판에 대해서도 도 4 내지 도 8 및 도 12 등에 도시한 것과 같은 배선 기판 구조를 채용할 수 있다.
(그 밖의 실시예)
이상, 바람직한 실시예를 들어 본 발명을 설명했지만, 본 발명은 그 실시예에 한정되는 것이 아니고, 특허 청구 범위에 기재된 발명의 범위 내에서 다양하게 변형할 수 있다.
예컨대, 도 1에 나타낸 액정 장치는 단순한 일례이고, 본 발명에 따른 배선구조를 적용할 수 있는 액정 장치는 도 1에 나타내는 구조 이외로도 여러가지 고려된다. 예컨대, 도 1의 액정 장치는 단순 매트릭스 방식의 구동 방법을 채용한 것이지만, 이것을 액티브 매트릭스 방식의 구동 방법으로 대신할 수도 있다.
또한, 도 1의 액정 장치에서는 하나의 기판인 제 1 기판(7a)에만 연장 배선(14c, 14d) 및 단자 배선(14e, 14f)을 형성했지만, 제 2 기판(7b)에도 제 1 기판(7a)의 외측으로 연장되는 기판 연장부를 형성하여, 제 1 기판(7a) 측의 기판 연장부와 제 2 기판(7b) 측의 기판 연장부 양쪽에 연장 배선이나 단자 배선 등을 형성할 수도 있다.
또한, 도 1이나 도 9의 액정 장치에서는 액정 패널(2)의 내면에 반사막을 배치한 구도의, 소위 내면 반사형의 액정 장치를 예로 들었지만, 반사막을 액정 패널의 외측에 배치하는 구조의, 소위 외면 반사형의 액정 장치에 대하여도 본 발명을 적용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 배선 기판, 표시 장치 및 전자 기기에 의하면, 서로 이웃하는 금속 배선 사이에 도전성 산화물로 이루어지는 가드 배선을 개재시키기 때문에, 서로 이웃하는 금속 배선 사이에 전위차가 발생하는 경우, 즉 양극과 음극의 관계가 발생하는 경우에도, 양극측의 금속 배선의 부식을 방지할 수 있고, 이에 따라, 배선 기판의 전기적 특성을 장기간에 걸쳐 양호하게 유지할 수 있다. 또한, 본 발명에 따른 반도체칩에 의하면, 상기한 바와 같은 배선구조를 용이하게 구축할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (17)

  1. 기판 상에 복수의 금속 배선을 형성하여 이루어진 배선 기판에 있어서,
    상기 복수의 금속 배선 중에 서로 이웃하는, 적어도 한 쌍 사이에 도전성 산화물로 이루어진 가드 배선을 형성한 것을 특징으로 하는 배선 기판.
  2. 서로 접속된 한 쌍의 배선 기판 요소를 갖는 배선 기판에 있어서,
    상기 한 쌍의 배선 기판 요소의 한 쪽에 형성된 복수의 금속 배선과,
    상기 한 쌍의 배선 기판 요소의 다른 쪽에 형성되어 도전 산화물로 이루어지는 적어도 하나의 가드 배선을 가지며,
    상기 한 쌍의 배선 기판 요소가 서로 접속됨으로써, 상기 가드 배선이 상기 복수의 금속 배선 사이에 위치하는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 가드 배선은 서로 이웃하는 상기 한 쌍의 금속 배선 중 양극측에 접속되는 것을 특징으로 하는 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 배선 상의 일부 또는 전부에 상기 가드 배선과 동일한 도전 산화물이 적층되는 것을 특징으로 하는 배선 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 배선은 Au, Ag, Pd, Cu, Cr, Al, Nd, Ti 중 어느 하나 또는 그들을 포함하는 합금인 것을 특징으로 하는 배선 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 산화물은 ITO 또는 산화 주석을 포함하는 것을 특징으로 하는 배선 기판.
  7. 기판 상에 형성된 복수의 금속 배선과 상기 기판 상에 실장된 반도체칩을 갖는 것을 특징으로 하는 배선 기판에 있어서,
    상기 복수의 금속 배선 중 적어도 한 쌍 사이에 도전성 산화물로 이루어지는 가드 배선을 가지며,
    해당 가드 배선은 상기 반도체칩의 고전압 단자에 접속되고, 해당 가드 배선에 서로 이웃하는 상기 금속 배선은 상기 반도체칩의 저전압 단자에 접속되는 것을 특징으로 하는 배선 기판.
  8. 유효 표시 영역 내에서 서로 대향하는 복수의 제 1 전극 및 제 2 전극과, 그들 제 1 전극과 제 2 전극에 의해 협지( 持)되는 전기 광학 물질과, 상기 유효 표시 영역의 외측에 배치된 복수의 금속 배선을 갖는 표시 장치에 있어서,
    상기 복수의 금속 배선 중 서로 이웃하는 적어도 한 쌍 사이 및/또는 상기 복수의 전극 중 서로 이웃하는 적어도 한 쌍 사이에 도전성 산화물로 이루어진 가드 배선을 마련한 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 전기 광학 물질은 액정이며,
    상기 복수의 제 1 전극 및 제 2 전극은 상기 액정을 사이에 두고 서로 대향하는 한 쌍의 기판 표면에 각각 형성되고,
    상기 한 쌍의 기판 중 적어도 한 쪽은 다른 쪽의 기판으로부터 연장되는 기판 연장부를 가지며,
    상기 금속 배선은 상기 기판 연장부에 형성되는 것을 특징으로 하는 표시 장치.
  10. 제 8 항에 있어서,
    상기 전기 광학 물질은 통전에 의해 발광하는 EL발광층을 포함하여 형성되고,
    상기 복수의 제 1 전극 및 제 2 전극은 상기 EL 발광층을 사이에 두고 공통의 기판 상에 순차적으로 적층되며,
    상기 금속 배선은 상기 유효 표시 영역 외측의 상기 기판 상에 형성되는 것을 특징으로 하는 표시 장치.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 가드 배선은 서로 이웃하는 상기 한 쌍의 금속 배선 또는 상기 한 쌍의 전극 중 양극측에 접속되는 것을 특징으로 하는 표시 장치.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 배선 상의 일부 또는 전부, 또는 상기 전극 상의 일부 또는 전부에 상기 가드 배선과 동일한 도전 산화물이 적층되는 것을 특징으로 하는 표시 장치.
  13. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 배선 또는 상기 전극은 Au, Ag, Pd, Cu, Cr, Al, Nd, Ti 중 어느 하나 또는 그들을 포함하는 합금인 것을 특징으로 하는 표시 장치.
  14. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 도전성 산화물은 ITO 또는 산화 주석을 포함하는 것을 특징으로 하는 표시 장치.
  15. 회로를 내장하고 외부를 향하여 복수의 단자가 노출된 반도체칩에 있어서,
    상기 복수의 단자는 교대로 배열된 저전압 단자와 고전압 단자를 포함하는 것을 특징을 하는 반도체칩.
  16. 제 15 항에 있어서,
    상기 저전압 단자에는 금속 배선이 접속되고, 상기 고전압 단자에는 도전성산화물로 이루어진 가드 배선이 접속되고, 해당 가드 배선은 더미(dummy) 배선인 것을 특징으로 하는 반도체칩.
  17. 상(像)을 표시하는 표시 장치와 해당 표시 장치의 내부 및/또는 외부에 마련되는 배선 기판을 갖는 전자 기기에 있어서,
    상기 배선 기판은 기판 상에 복수의 금속 배선을 형성하여 이루어지고, 상기 복수의 금속 배선 중 서로 이웃하는 적어도 한 쌍 사이에, 도전성 산화물로 이루어진 가드 배선을 형성한 것을 특징으로 하는 전자 기기.
KR10-2001-0065646A 2000-10-25 2001-10-24 배선 기판, 표시 장치, 및 전자 기기 KR100454516B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00326073 2000-10-25
JP2000326073A JP3695307B2 (ja) 2000-10-25 2000-10-25 配線基板、表示装置、半導体チップ及び電子機器

Publications (2)

Publication Number Publication Date
KR20020032362A true KR20020032362A (ko) 2002-05-03
KR100454516B1 KR100454516B1 (ko) 2004-11-05

Family

ID=18803329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065646A KR100454516B1 (ko) 2000-10-25 2001-10-24 배선 기판, 표시 장치, 및 전자 기기

Country Status (5)

Country Link
US (1) US7148427B2 (ko)
JP (1) JP3695307B2 (ko)
KR (1) KR100454516B1 (ko)
CN (1) CN1174279C (ko)
TW (1) TWI239420B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004317924A (ja) 2003-04-18 2004-11-11 Advanced Display Inc 表示装置および表示装置の製造方法
JP4788100B2 (ja) * 2003-12-19 2011-10-05 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および電子機器
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4824937B2 (ja) * 2005-03-14 2011-11-30 株式会社神戸製鋼所 電気配線対あるいは電極対の配置方法
JP2007003965A (ja) * 2005-06-27 2007-01-11 Mitsubishi Electric Corp 画像表示装置
CN100493293C (zh) * 2005-12-23 2009-05-27 群康科技(深圳)有限公司 平面显示器
JP4254883B2 (ja) * 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
KR101274939B1 (ko) * 2006-06-30 2013-06-18 엘지디스플레이 주식회사 구동회로 및 이를 구비한 액정모듈
TWI330279B (en) * 2006-09-20 2010-09-11 Au Optronics Corp Liquid crystal display panel
CN101546053B (zh) * 2008-03-24 2012-02-29 索尼公司 安装结构体、电光装置及电子设备
JP2009258655A (ja) * 2008-03-24 2009-11-05 Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器
JP2009251101A (ja) * 2008-04-02 2009-10-29 Dainippon Printing Co Ltd 表示装置用電極フィルムおよび表示装置用電極フィルムの製造方法
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5477109B2 (ja) * 2010-03-29 2014-04-23 株式会社デンソー 配線基板
KR101326970B1 (ko) * 2011-11-29 2013-11-13 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법
US9639214B2 (en) 2013-07-22 2017-05-02 Synaptics Incorporated Utilizing chip-on-glass technology to jumper routing traces
TWI634340B (zh) * 2016-12-30 2018-09-01 友達光電股份有限公司 積體電路結構、顯示器件模組及其檢測方法
KR102446077B1 (ko) * 2017-12-29 2022-09-21 엘지디스플레이 주식회사 전계 발광 표시장치
JP2019139073A (ja) 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR102579893B1 (ko) 2018-04-20 2023-09-18 삼성디스플레이 주식회사 표시 장치
JP6795014B2 (ja) * 2018-07-27 2020-12-02 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体
CN109116605A (zh) * 2018-09-14 2019-01-01 惠科股份有限公司 一种显示面板及其制造方法
KR102631177B1 (ko) * 2018-12-28 2024-01-29 엘지디스플레이 주식회사 전계 발광 조명장치
CN113841251A (zh) * 2020-04-23 2021-12-24 京东方科技集团股份有限公司 防腐蚀电路、阵列基板和电子装置
CN113589600B (zh) * 2021-06-24 2023-03-28 上海中航光电子有限公司 一种显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560177B2 (ja) * 1994-07-25 2004-09-02 カシオ計算機株式会社 液晶表示モジュール
JP3276545B2 (ja) * 1995-10-03 2002-04-22 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置
JPH09304785A (ja) * 1996-05-16 1997-11-28 Canon Inc 配線基板、その製造方法及び該配線基板を備えた液晶素子
JP3119586B2 (ja) * 1996-06-28 2000-12-25 日本電気株式会社 電荷転送装置及びその製造方法
JP3148129B2 (ja) * 1996-08-07 2001-03-19 株式会社日立製作所 アクティブマトリクス基板とその製法および液晶表示装置
JPH09120080A (ja) * 1996-10-03 1997-05-06 Seiko Epson Corp 液晶パネル構造
JPH10215039A (ja) 1997-01-31 1998-08-11 Toyota Motor Corp 電子回路用配線基板
JPH1138434A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 液晶表示装置
JP2000082588A (ja) * 1997-09-22 2000-03-21 Fuji Electric Co Ltd 有機発光素子およびその製造方法
JP3711398B2 (ja) * 1997-11-12 2005-11-02 カシオ計算機株式会社 配線基板
JP4153091B2 (ja) * 1998-07-10 2008-09-17 株式会社ルネサステクノロジ 半導体記憶装置
JP2000294897A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2000221537A (ja) 1999-02-02 2000-08-11 Seiko Epson Corp 電気光学装置、その製造方法並びにそれを備えた電子機器
JP2000252597A (ja) 1999-02-25 2000-09-14 Sanyo Electric Co Ltd プリント基板
JP3485087B2 (ja) * 1999-12-27 2004-01-13 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
JP2002134851A (ja) 2002-05-10
JP3695307B2 (ja) 2005-09-14
CN1174279C (zh) 2004-11-03
US7148427B2 (en) 2006-12-12
TWI239420B (en) 2005-09-11
KR100454516B1 (ko) 2004-11-05
CN1350201A (zh) 2002-05-22
US20020089634A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100454516B1 (ko) 배선 기판, 표시 장치, 및 전자 기기
TW583451B (en) Electrooptic device, driving IC, and electronic apparatus
KR100786479B1 (ko) 평판표시장치 및 이를 이용한 휴대용 표시기기
US7411224B2 (en) Light emitting diode module, backlight assembly having the same, and display device having the same
KR20030079777A (ko) 방열 부재, 조명 장치, 전기 광학 장치 및 전자 기기
KR100590984B1 (ko) 전기 광학 장치용 기판, 전기 광학 장치 및 전자 기기
KR20060085750A (ko) 표시장치
TW200530665A (en) Mounting structure, electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
KR100435796B1 (ko) 기판 단자 구조, 액정 장치 및 전자기기
US6831841B2 (en) Flexible substrate, electro-optical device and electronic device
KR101292569B1 (ko) 액정표시소자
JP2006133555A (ja) 電気光学装置及び電子機器
JP2005099619A (ja) 電気光学装置、およびこの電気光学装置を備えた電子機器
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
JP2002040458A (ja) 液晶装置および電子機器
JP5013524B2 (ja) バックライトユニット及び液晶表示装置
JP2004152984A (ja) 配線基板、電気光学装置及び電子機器
JP2005283829A (ja) 電気光学装置、および電子機器
JP2009031618A (ja) 液晶装置及び電子機器
KR100544817B1 (ko) 엘씨디 모듈
JP2006171388A (ja) 電気光学装置および電子機器
JP2002182205A (ja) 液晶表示装置
KR101274795B1 (ko) 액정 표시 장치 및 그 조립 방법
KR20070063242A (ko) 표시 장치
JP2004095873A (ja) 配線基板、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 16