KR20060085750A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20060085750A
KR20060085750A KR1020050006572A KR20050006572A KR20060085750A KR 20060085750 A KR20060085750 A KR 20060085750A KR 1020050006572 A KR1020050006572 A KR 1020050006572A KR 20050006572 A KR20050006572 A KR 20050006572A KR 20060085750 A KR20060085750 A KR 20060085750A
Authority
KR
South Korea
Prior art keywords
display panel
driving chip
anisotropic conductive
data
conductive film
Prior art date
Application number
KR1020050006572A
Other languages
English (en)
Inventor
황성용
오원식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050006572A priority Critical patent/KR20060085750A/ko
Priority to US11/202,464 priority patent/US7245015B2/en
Priority to TW094128940A priority patent/TW200627006A/zh
Priority to CNA200510098637XA priority patent/CN1811542A/zh
Priority to JP2005345603A priority patent/JP2006209083A/ja
Publication of KR20060085750A publication Critical patent/KR20060085750A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P20/00—Coating of foodstuffs; Coatings therefor; Making laminated, multi-layered, stuffed or hollow foodstuffs
    • A23P20/20—Making of laminated, multi-layered, stuffed or hollow foodstuffs, e.g. by wrapping in preformed edible dough sheets or in edible food containers
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L7/00—Cereal-derived products; Malt products; Preparation or treatment thereof
    • A23L7/10—Cereal-derived products
    • A23L7/196—Products in which the original granular shape is maintained, e.g. parboiled rice
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P10/00—Shaping or working of foodstuffs characterised by the products
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/127—Lubricants, e.g. during drilling of holes

Abstract

수율을 향상시킬 수 있는 표시장치가 개시된다. 표시장치에서, 표시패널은 패드를 통해 구동칩으로부터 구동신호를 입력받고, 구동신호에 응답하여 영상을 표시한다. 구동칩은 구동신호를 출력하는 단자를 갖는다. 표시패널과 구동칩은 이방성 도전 필름에 의해서 표시패널 상에 부착되고, 표시패널과 전기적으로 연결된다. 윤활층은 이방성 도전 필름의 표면 상에 형성되고, 표시패널 상에 구동칩을 부착하는 과정에서 발생하는 전기적인 접속 불량을 방지한다. 따라서, 표시장치의 수율을 향상시킬 수 있다.

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 분해 사시도이다.
도 2는 도 1에 도시된 디스플레이 유닛의 평면도이다.
도 3a는 도 2에 도시된 데이터 구동칩의 평면도이다.
도 3b는 구동칩이 실장되는 위치에 대응하는 TFT 기판을 나타낸 평면도이다.
도 4a는 데이터 구동칩과 표시패널의 결합 과정을 나타낸 단면도이다.
도 4b는 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 5a는 위치에 따른 이방성 도전 필름의 반발력을 나타낸 그래프이다.
도 5b는 위치에 따른 이방성 도전 필름에 가해진 응력을 나타낸 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 데이터 구동칩과 액정표시패널의 결합 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 유닛의 평면도이다.
도 8a는 데이터 구동칩과 표시패널의 결합 과정을 나타낸 단면도이다.
도 8b는 도 7에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 디스플레이 유닛 110 : 액정표시패널
112 : TFT 기판 120 : 데이터 구동칩
130 : 이방성 도전 필름 131 : 접착 수지
132 : 다수의 도전입자 140 : 윤활층
180 : 게이트 구동칩 200 : 연성 인쇄회로기판
400 : 백라이트 어셈블리 500 : 탑 샤시
1000 : 액정표시장치
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 수율을 향상시킬 수 있는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 영상을 표시하기 위한 디스플레이 유닛과 디스플레이 유닛에 광을 제공하기 위한 백라이트 어셈블리로 구성된다.
디스플레이 유닛은 데이터 신호와 게이트 신호에 응답하여 영상을 표시하는 액정표시패널, 데이터 신호를 출력하는 데이터 구동칩 및 게이트 신호를 출력하는 게이트 구동칩을 포함한다.
또한, 디스플레이 유닛은 칩 온 필름(Chip On Film; 이하 COF) 방식으로 데이터 구동칩이 실장된 데이터측 테이프 캐리어 패키지(Tape Carrier Package; 이하 TCP) 및 COF 방식으로 게이트 구동 칩이 실장된 게이트측 TCP를 구비한다. 이 경우, 데이터측 TCP와 게이트측 TCP는 아우터 리드 본딩(Outer Lead Bonding; OLB) 방식을 통해 액정표시패널에 부착된다.
이와 달리, 데이터 구동칩 및 게이트 구동칩은 칩 온 글라스(Chip On Glass; 이하 COG) 방식에 의해서 액정표시패널 상에 직접적으로 실장될 수 있다. COG 실장 방식에 의해 액정표시패널의 데이터 측에는 데이터 라인과 연결되는 데이터 구동칩이 실장되고, 게이트 측에는 게이트 라인과 연결되는 게이트 구동칩이 실장된다.
OLB 및 COG 공정에서는 이방성 도전 필름(Anisotropic Conductive Film)을 열 압착시킴으로써 서로 전기적으로 연결시킨다. 이 과정에서 이방성 도전 필름에 포함된 접착 수지의 반발력으로 인해서 전기적인 접속 불량이 발생한다. 특히, 구동칩과 TCP의 중심으로부터 멀어질수록 접착 수지의 반발력이 증가하기 때문에, 구동칩과 TCP의 길이가 길어진 제품에서는 접속 불량의 문제가 심각해진다.
따라서, 본 발명의 목적은 이방성 도전 필름에 의한 전기적인 접속 불량을 방지하여 수율을 향상시키기 위한 표시장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시장치는 표시패널, 구동칩, 이방성 도전 필름 및 윤활층을 포함한다.
상기 표시패널은 패드를 통해 구동신호를 입력받고, 상기 구동신호에 응답하여 영상을 표시한다. 상기 구동칩은 상기 구동신호를 출력하는 단자를 갖고, 상기 이방성 도전 필름은 상기 표시패널과 상기 구동칩과의 사이에 개재된다. 상기 윤활층은 상기 이방성 도전 필름의 표면 상에 형성된다.
본 발명의 다른 특징에 따른 표시장치는 표시패널, 연성 필름 이방성 도전 필름 및 윤활층을 포함한다.
상기 표시패널은 패드를 통해 구동신호를 입력받고, 상기 구동신호에 응답하여 영상을 표시한다. 상기 연성필름은 상기 구동신호를 상기 표시패널로 전송하는 도선을 갖는다. 상기 이방성 도전 필름은 상기 표시패널과 상기 연성필름과의 사이에 개재되고, 상기 윤활층은 상기 이방성 도전 필름의 표면 상에 형성된다.
이러한 표시장치에 따르면, 이방성 도전 필름의 표면 상에 형성된 윤활층은 표시패널 상에 구동칩을 부착하는 과정에서 발생하는 전기적인 접속 불량을 방지할 수 있고, 그 결과 표시장치의 수율을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 분해 사시도이고, 도 2는 도 1에 도시된 디스플레이 유닛의 평면도이다.
도 1을 참조하면, 액정표시장치(1000)는 디스플레이 유닛(100), 백라이트 어셈블리(400) 및 탑 샤시(500)를 포함한다. 상기 백라이트 어셈블리(400)는 상기 디스플레이 유닛(100)의 하부에 구비되어 광을 발생하고, 상기 디스플레이 유닛(100)은 상기 광을 이용하여 영상을 표시한다. 상기 탑 샤시(500)는 상기 디스플레이 유닛(100)을 상기 백라이트 어셈블리(400)에 고정한다.
상기 디스플레이 유닛(100)은 액정표시패널(110), 구동 회로기판(300), 연성 인쇄회로기판(200), 데이터 구동칩(120) 및 게이트 구동칩(180)을 구비한다. 상기 구동 회로기판(300)은 구동신호를 출력하고, 상기 연성 인쇄회로기판(200)은 상기 구동 회로기판(300)과 상기 액정표시패널(110)을 전기적으로 연결시킨다. 즉, 상기 연성 회로기판(200)은 상기 구동 회로기판(300)으로부터의 상기 구동신호를 상기 액정표시패널(110)로 제공한다.
상기 액정표시패널(110)은 박막 트랜지스터(Thin Film Transistor : 이하 TFT) 기판(112), 컬러필터 기판(114) 및 액정층(미도시)으로 이루어진다. 상기 컬러필터 기판(114)은 상기 TFT 기판(112)에 대향하여 결합하고, 상기 액정층은 상기 TFT 기판(112)과 상기 컬러필터 기판(114)과의 사이에 개재된다.
도 2에 도시된 바와 같이, 상기 TFT 기판(112)은 다수의 데이터 라인(DL), 다수의 게이트 라인(GL), 다수의 TFT(112a) 및 다수의 화소전극(112b)을 포함한다. 상기 다수의 데이터 라인(DL)은 상기 다수의 게이트 라인(GL)과 서로 절연되게 교차한다. 상기 다수의 데이터 라인(DL)과 상기 다수의 게이트 라인(GL)에 의해서 상기 TFT 기판(112)에는 매트릭스 형태로 다수의 화소 영역이 정의된다. 상기 다수의 화소영역에는 다수의 TFT(112a)가 각각 구비된다. 상기 각 TFT(112a)의 소오스 단자 및 게이트 단자에는 각각 대응하는 데이터 라인 및 게이트 라인이 연결되고, 드레인 단자에는 대응하는 화소 전극(112b)이 연결된다. 여기서, 상기 화소전극(112b)은 투명성 도전 물질로 이루어진다.
상기 컬러필터 기판(114)은 레드, 그린 및 블루 색화소(미도시)가 박막 공정에 의해 형성된 기판이며, 상기 컬러필터 기판(114)의 전면에는 투명한 도전성 재질로 이루어진 공통 전극(미도시)이 도포된다.
한편, 상기 데이터 구동칩(120)과 게이트 구동칩(180)은 COG 공정에 의해서 상기 TFT 기판(112) 상에 직접 실장된다. 상기 데이터 구동칩(120)은 상기 다수의 데이터 라인(DL)의 일단부에 인접하는 제1 주변영역(PA1)에 구비되고, 상기 게이트 구동칩(180)은 상기 다수의 게이트 라인(GL)의 일단부에 인접하는 제2 주변영역(PA2)에 구비된다. 여기서, 상기 데이터 구동칩(120)은 상기 다수의 데이터 라인(DL)에 전기적으로 연결되며, 상기 연성 인쇄회로기판(200)을 통해 인가된 상기 구동신호 중 데이터 신호를 상기 다수의 데이터 라인(DL)으로 제공한다. 상기 게이트 구동칩(180)은 상기 다수의 게이트 라인(GL)에 연결되며, 상기 연성 인쇄회로기판(200)을 통해 인가된 상기 구동신호 중 게이트 신호를 상기 다수의 게이트 라인(GL)에 순차적으로 제공한다.
본 발명의 일 실시예에서, 상기 데이터 및 게이트 구동칩(120, 180)은 다수개로 이루어진다.
다시 도 1을 참조하면, 상기 백라이트 어셈블리(400)는 램프 유닛(410), 도광판(420) 및 수납용기(450)를 포함한다. 상기 램프 유닛(410)은 광을 발생하는 램프(412) 및 램프 반사판(414)으로 이루어진다. 상기 도광판(420)은 상기 램프 유닛(410)으로부터 입사된 광의 경로를 변경하여 상기 액정표시패널(110) 방향으로 출사한다. 상기 수납용기(450)는 상기 램프 유닛(410)과 상기 도광판(420)을 수납한다.
또한, 상기 백라이트 어셈블리(400)는 다수의 광학 시트(430) 및 반사판(440)을 더 포함한다. 상기 다수의 광학 시트(430)는 상기 도광판(420)으로부터 상기 액정표시패널(110) 방향으로 출사되는 광의 정면 휘도 및 시야각 특성을 향상시 킨다. 본 발명의 일 예로, 상기 다수의 광학 시트(430)는 광의 확산을 위한 확산 시트 및 광의 집광을 위한 적어도 1매의 집광 시트로 이루어진다. 상기 반사판(440)은 상기 도광판(420)의 하부로 누설되는 광을 상기 도광판(420)으로 다시 반사시켜 광의 이용 효율을 향상시킨다.
본 발명의 일 실시예에서, 상기 백라이트 어셈블리(400)는 상기 램프(412)가 측면에 배치되는 에지 타입(Edge-Type)으로 구성되나, 다수의 상기 램프(412)가 상기 액정표시패널(110)의 하부에 배치되는 직하 타입(Direct-Type)으로 구성될 수 있다.
도 3a는 도 2에 도시된 데이터 구동칩의 평면도이고, 도 3b는 데이터 구동칩이 실장되는 위치에 대응하는 TFT 기판을 나타낸 평면도이다.
도 3a를 참조하면, 데이터 구동칩(120)은 몸체(121), 다수의 입력 단자(IT), 다수의 제1 출력 단자(OT1), 다수의 제2 출력단자(OT2) 및 다수의 제3 출력단자(OT3)를 포함한다.
상기 몸체(121)는 절연 물질로 이루어지며, 제1 및 제2 장변(121a, 121b)과 상기 제1 및 제2 장변(121a, 121b)에 수직한 제1 및 제2 단변(121c, 121d)을 갖는 직육면체 형상을 갖는다.
상기 다수의 입력 단자(IT)는 상기 몸체(121)의 일면으로부터 소정의 높이로 돌출되고, 상기 제1 장변(121a)에 인접한 제1 단부에서 상기 제1 장변(121a)을 따라 일렬로 배열된다. 상기 다수의 제1 출력 단자(OT1)는 상기 몸체(121)의 일면으로부터 돌출되고, 상기 제1 단부로부터 제1 단변(121c)을 따라 소정 거리로 이격되 는 제2 단부 즉, 제2 장변(121b)에 인접한 제2 단부에서 상기 제2 장변(121b)을 따라 일렬로 배열된다.
상기 다수의 제2 출력 단자(OT2)는 상기 몸체(121)의 일면으로부터 돌출되고, 상기 제1 단부에 수직한 제3 단부 즉, 상기 제1 단변(121c)과 인접한 제3 단부에서 상기 제1 단변(121c)을 따라 일렬로 배열된다. 상기 다수의 제3 출력 단자(OT3)는 상기 몸체(121)의 일면으로부터 돌출되고, 상기 제3 단부로부터 제1 및 제2 장변(121a, 121b)을 따라 소정 거리로 이격되는 제4 단부 즉, 상기 제2 단변(121d)과 인접한 제4 단부에 형성되며, 상기 제2 단변(121d)을 따라 일렬로 배열된다. 여기서, 상기 다수의 제2 및 제3 출력단자(OT2, OT3)는 상기 제3 및 제4 단부에서 각각 2열로 배열된다.
상기 다수의 제1 내지 제3 출력 단자(OT1, OT2, OT3)는 상기 다수의 입력 단자(IT)와 같은 형상 및 같은 크기로 형성될 수 있으나, 일반적으로 출력단자(OT1, OT2, OT3)의 총 개수가 입력단자(IT)의 개수보다 많기 때문에 상기 입력 단자(IT)보다 작은 크기로 형성된다.
도 3b를 참조하면, 상기 TFT 기판(112)은 데이터 구동칩(120)이 실장되는 실장 영역(MA)에 입력 패드(IP), 제1, 제2 및 제3 출력 패드(OP1, OP2, OP3)를 구비하고, 상기 실장 영역(MA)에 인접하여 입력 라인(IL) 및 다수의 데이터 라인(DL)을 구비한다.
상기 입력 패드(IP)는 상기 TFT 기판(112) 상에 일렬로 형성되며, 상기 입력 라인(IL)과 전기적으로 연결된다. 도면에 도시하지는 않았지만, 상기 입력 라인 (IL)은 연성 인쇄회로기판(200)으로부터 구동 신호를 입력받는다. 상기 입력 패드(IP)는 도 3a에 도시된 입력 단자(IT)와 일대일 대응하여 전기적으로 연결되고, 상기 구동 신호는 상기 입력 라인(IL), 입력 패드(IP) 및 입력 단자(IT)를 통해 상기 데이터 구동칩(120)으로 제공된다.
상기 제1 출력 패드(OP1)는 상기 TFT 기판(112) 상에서 상기 입력 패드(IP)와 소정 거리 이격되어 일렬로 형성되며, 상기 다수의 데이터 라인(DL) 중 제1 그룹(A1)과 전기적으로 연결된다. 상기 제1 출력 패드(OP1)는 도 3a에 도시된 제1 출력 단자(OT1)와 일대일 대응하여 전기적으로 연결된다.
상기 제2 출력 패드(OP2)는 상기 TFT 기판(112) 상에 상기 제1 출력 패드(OP1)와 수직한 방향으로 배열되며, 상기 다수의 데이터 라인(DL) 중 제2 그룹(A2)과 전기적으로 연결된다. 상기 제2 출력 패드(OP2)는 도 3a에 도시된 제2 출력 단자(OT2)와 일대일 대응하여 전기적으로 연결된다. 상기 제3 출력 패드(OP3)는 상기 제2 출력 패드(OP2)와 소정 거리 이격되고 상기 제1 출력 패드(OP1)와 수직한 방향으로 배열되며, 상기 다수의 데이터 라인(DL) 중 제3 그룹(A3)과 전기적으로 연결된다. 상기 제3 출력 패드(OP3)는 도 3a에 도시된 제3 출력 단자(OT3)와 일대일 대응하여 전기적으로 연결된다. 여기서, 상기 제2 및 제3 출력 패드(OP2, OP3) 각각은 2열로 배치된다.
상기 데이터 구동칩(120)은 상기 구동신호 중 데이터 신호를 상기 제1 내지 제3 출력단자(OT1, OT2, OT3)를 통해 출력한다. 상기 데이터 구동칩(120)으로부터 출력된 상기 데이터 신호는 상기 제1 내지 제3 출력패드(OP1, OP2, OP3)를 통해 상 기 다수의 데이터 라인(DL)의 제1 내지 제3 그룹(A1, A2, A3)으로 각각 제공된다.
도 2에 도시된 게이트 구동칩(130)과 상기 게이트 구동칩(180)이 실장되는 TFT 기판(112)의 실장 영역은 도 3a 및 도 3b에 도시된 상기 데이터 구동칩(120)과 상기 데이터 구동칩(120)이 실장되는 상기 TFT 기판(112)의 실장 영역(MA)과 동일한 구조를 갖는다.
도 4a는 데이터 구동칩과 표시패널의 결합 과정을 나타낸 단면도이고, 도 4b는 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 4a를 참조하면, 데이터 구동칩(120)은 COG 공정에 의하여 TFT 기판(112)의 실장영역(MA)에 실장된다. 즉, 상기 데이터 구동칩(120)과 상기 TFT 기판(112)과의 사이에 이방성 도전 필름(130)이 개재되면, 외부로부터의 온도 및 압력에 의하여 상기 데이터 구동칩(120)은 상기 TFT 기판(112)에 결합된다.
상기 이방성 도전 필름(130)은 접착 수지(131) 및 상기 접착 수지(131) 내에 불규칙적으로 분포되는 다수의 도전 입자(132)로 이루어진다. 상기 접착 수지(131)는 열 결화성 수지로 이루어지고, 상기 다수의 도전 입자(132)는 작은 구 형상을 갖는다.
상기 이방성 도전 필름(130)의 표면에는 윤활층(140)이 더 형성된다. 상기 윤활층(140)은 오일 또는 실리콘으로 이루어진다.
도 4b에 도시된 바와 같이, 외부로부터 가해진 압력에 의해서 상기 데이터 구동칩(120)과 상기 TFT 기판(112)의 거리가 좁혀진다. 따라서, 상기 데이터 구동칩(120)과 상기 TFT 기판(112)과의 사이에 개재된 상기 다수의 도전 입자(132)는 상기 데이터 구동칩(120)의 제1 출력 단자(OT1)와 상기 TFT 기판(112)의 제1 출력 패드(OP1)를 전기적으로 연결시킨다.
또한, 상기 접착 수지(131)는 외부로부터 가해진 열에 의해서 경화되어 상기 데이터 구동칩(120)을 상기 TFT 기판(112)에 고정시킨다.
상기 윤활층(140)은 COG 공정에서 상기 데이터 구동칩(120)에 대한 상기 접착 수지(131)의 반발력을 감소시키는 역할을 수행한다. COG 공정에서 상기 접착 수지(131)의 반발력이 감소되면, 외부로부터 가해진 압력에 의해서 상기 다수의 도전입자(132)는 용이하게 변형시킬 수 있다. 그 결과, 상기 데이터 구동칩(120)의 제1 출력 단자(OT1)와 상기 TFT 기판(112)의 제1 출력 패드(OP1)는 변형된 상기 다수의 도전입자(132)를 통해 전기적으로 연결될 수 있다. 따라서, 상기 데이터 구동칩(120)과 상기 TFT 기판(112)과의 사이에서 전기적인 접속 불량이 발생하는 것을 방지할 수 있다.
도 5a는 위치에 따른 이방성 도전 필름의 반발력을 나타낸 그래프이고, 도 5b는 위치에 따른 이방성 도전 필름에 가해진 응력을 나타낸 그래프이다.
도 5a 및 도 5b를 참조하면, 제1 그래프(G1)는 윤활층(140, 도 4b에 도시됨)을 구비하지 않은 종래의 액정표시장치에서 위치에 따라 측정한 접착 수지의 반발력을 나타내고, 제2 그래프(G2)는 상기 윤활층(140)을 구비하는 본 발명의 액정표시장치에서 위치에 따라 측정한 접착 수지(131, 도 4b에 도시됨)의 반발력을 나타낸다. 제3 그래프(G3)는 상기 윤활층(140)을 구비하지 않은 종래의 액정표시장치에서 위치에 따라 측정한 접착 수지에 가해진 응력(shear stress)을 나타내고, 제4 그래프(G4)는 상기 윤활층(140)을 구비하는 본 발명의 액정표시장치에서 위치에 따라 측정한 접착 수지(131)에 가해진 응력을 나타낸다.
상기 제1 및 제3 그래프(G1, G3)에 나타난 바와 같이, 데이터 구동칩(120, 도 4b에 도시됨)의 중심(0.0000mm)으로부터 멀어질수록 반발력과 응력은 모두 증가했다. 구체적으로, 상기 반발력과 응력은 0.0000mm와 0.0007mm와의 사이에서 거의 '0'으로 유지되다가 0.0007mm와 0.0011mm 사이에서 크게 증가했다.
일반적으로, 상기 데이터 구동칩(120)의 중심으로부터 멀어질수록 외부로부터 가해진 압력에 의한 상기 접착 수지(131)의 유동 속도가 증가한다. 유동 속도가 증가됨에 따라서 상기 접착 수지(131)의 반발력과 상기 접착 수지(131)에 가해지는 응력이 증가된다. 상기 접착 수지(131)의 반발력에 의해서 상기 데이터 구동칩(120)이 TFT 기판(112, 도 4b에 도시됨)으로부터 밀어 올려지고, 그 결과, 상기 데이터 구동칩(120)과 상기 TFT 기판(112) 사이에서 전기적인 접속 불량이 발생한다.
한편, 상기 제2 및 제4 그래프(G2, G4)에 나타난 바와 같이, 본 발명에서 상기 접착 수지(131)의 반발력과 상기 접착 수지(131)에 가해진 응력은 0.0000mm와 0.00012mm 사이에서 거의 '0'으로 유지됐다.
본 발명에서, 상기 데이터 구동칩(120)과 상기 이방성 도전 필름(130)과의 사이에 개재된 상기 윤활층(140)는 외부로부터 가해진 압력에 의한 상기 접착 수지(131)와 상기 데이터 구동칩(120)과의 마찰을 감소시킨다. 그 결과, 상기 데이터 구동칩(120)의 중심(0.0000mm)으로부터 멀어지더라도 상기 접착 수지(131)의 유동 속도가 증가하는 것을 방지할 수 있다. 그로 인해, 상기 접착 수지(131)의 반발력 을 감소시킬 수 있고, 외부로부터 제공된 압력은 상기 접착 수지(131) 내에 분포된 다수의 도전입자(132, 도 4b에 도시됨)에 정상적으로 제공된다. 따라서, 상기 데이터 구동칩(120)의 출력단자와 상기 TFT 기판(112)의 출력패드가 전기적으로 도통될 수 있고, 그 결과 상기 데이터 구동칩(120)과 상기 TFT 기판(112) 사이에서 발생되는 전기적인 접속 불량을 방지할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 데이터 구동칩과 액정표시패널의 결합 단면도이다.
도 6을 참조하면, 데이터 구동칩(120)과 마주하는 이방성 도전 필름(130)의 제1 면에는 제1 윤활층(140)이 형성되고, TFT 기판(112)과 마주하는 제2 면에는 제2 윤활층(150)이 형성된다.
상기 제1 윤활층(140)은 COG 공정에서 상기 데이터 구동칩(120)과 상기 이방성 도전 필름(130)과의 마찰을 감소시키고, 상기 제2 윤활층(150)은 상기 TFT 기판(112)과 상기 이방성 도전 필름(130)과의 마찰을 감소시킨다.
따라서, 상기 데이터 구동칩(120)과 상기 TFT 기판(112)에 대한 접착 수지(131)의 반발력을 감소시킬 수 있다. 그 결과, 다수의 도전 입자(132)는 상기 데이터 구동칩(120)의 제1 출력 단자(OT1)와 상기 TFT 기판(112)의 제1 출력 패드(OP1)를 전기적으로 연결시킬 수 있다. 이로써, 상기 데이터 구동칩(120)과 상기 TFT 기판(112)과의 사이에서 전기적인 접속 불량이 발생하는 것을 방지할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 유닛의 평면도이다. 단, 도 7에 도시된 구성 요소 중 도 2에 도시된 구성 요소와 동일한 구성 요소에 대 해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 디스플레이 유닛(100)은 액정표시패널(110), 데이터측 TCP(160), 게이트측 TCP(170), 데이터 구동칩(120), 게이트 구동칩(130), 데이터측 인쇄회로기판(Printed Circuit Board; 이하, PCB)(210) 및 게이트측 PCB(230)를 포함한다.
상기 액정표시패널은 TFT 기판(112), 컬러필터 기판(114) 및 액정층(미도시)으로 이루어진다. 상기 TFT 기판(112)은 다수의 데이터 라인(DL), 다수의 게이트 라인(GL), 다수의 TFT(112a) 및 다수의 화소전극(112b)을 포함한다. 상기 TFT 기판(112)은 다수의 데이터 라인(DL)의 일단부와 인접하는 제1 주변영역(PA1) 및 상기 다수의 게이트 라인(GL)의 일단부와 인접하는 제2 주변영역(PA2)을 구비한다.
상기 데이터측 TCP(210)의 제1 단부는 상기 TFT 기판(112)의 상기 제1 주변영역(PA1)에 부착되고, 제2 단부는 상기 데이터측 PCB(210)에 부착된다. 상기 게이트측 TCP(170)의 제1 단부는 상기 TFT 기판(112)의 상기 제2 주변영역(PA2)에 부착되고, 제2 단부는 상기 게이트측 PCB(230)에 부착된다. 따라서, 상기 데이터측 PCB(210)와 상기 TFT 기판(112)은 상기 데이터측 TCP(160)에 의해서 전기적으로 연결되고, 상기 게이트측 PCB(230)와 상기 TFT 기판(112)은 상기 게이트측 TCP(170)에 의해서 전기적으로 연결된다.
상기 데이터측 TCP(160) 상에는 상기 데이터 구동칩(120)이 실장되고, 상기 게이트측 TCP(170) 상에는 상기 게이트 구동칩(130)이 실장된다. 상기 데이터 구동칩(120)은 상기 데이터측 PCB(210)로부터 제공된 구동 신호 중 데이터 신호를 출력 하고, 상기 게이트 구동칩(130)은 상기 게이트측 PCB(230)로부터 제공된 구동 신호 중 게이트 신호를 출력한다.
상기 데이터측 TCP(160)와 상기 게이트측 TCP(170)는 OLB공정을 통해 상기 TFT 기판(112)에 부착된다.
도 8a는 데이터 구동칩과 표시패널의 결합 과정을 나타낸 단면도이고, 도 8b는 도 7에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 8a를 참조하면, 데이터측 TCP(160)와 TFT 기판(112)과의 사이에 이방성 도전 필름(130)이 개재되면, 외부로부터의 온도 및 압력에 의하여 상기 데이터측 TCP(160)는 상기 TFT 기판(112)에 결합된다.
상기 이방성 도전 필름(130)은 접착 수지(131) 및 상기 접착 수지(131) 내에 불규칙적으로 분포되는 다수의 도전 입자(132)로 이루어진다. 상기 이방성 도전 필름(130)의 표면에는 윤활층(140)이 더 형성된다. 상기 윤활층(140)은 오일 또는 실리콘으로 이루어진다.
도 8b에 도시된 바와 같이, 외부로부터 가해진 압력에 의해서 상기 데이터측 TCP(160)과 상기 TFT 기판(112)의 거리가 좁혀진다. 따라서, 상기 데이터측 TCP(160)과 상기 TFT 기판(112)과의 사이에 개재된 상기 다수의 도전 입자(132)는 상기 데이터측 TCP(160)의 일면에 형성된 출력리드(LD)와 상기 TFT 기판(112)의 제1 출력 패드(OP1)를 전기적으로 연결시킨다. 또한, 상기 접착 수지(131)는 외부로부터 가해진 열에 의해서 경화되어 상기 데이터 구동칩(120)을 상기 TFT 기판(112)에 고정시킨다.
상기 윤활층(140)은 OLB 공정에서 상기 데이터측 TCP(160)에 대한 상기 접착 수지(131)의 반발력을 감소시키는 역할을 수행한다. OLB 공정에서 상기 접착 수지(131)의 반발력이 감소되면, 외부로부터 가해진 압력에 의해서 상기 다수의 도전입자(132)는 용이하게 변형시킬 수 있다. 그 결과, 상기 데이터측 TCP(160)의 출력 리드(LD)와 상기 TFT 기판(112)의 제1 출력 패드(OP1)는 변형된 상기 다수의 도전입자(132)를 통해 전기적으로 연결될 수 있다. 따라서, 상기 데이터측 TCP(160)와 상기 TFT 기판(112)과의 사이에서 전기적인 접속 불량이 발생하는 것을 방지할 수 있다.
도면에 도시하지는 않았지만, 도 7에 도시된 게이트측 TCP(170)는 상술한 공정을 거쳐서 상기 TFT 기판(112)에 부착되며, 이 과정에서도 상기 게이트측 TCP와 상기 TFT 기판(112)과의 사이에는 이방성 도전 필름(130)과 윤활층(140)이 개재된다. 따라서, 상기 게이트측 TCP(170)와 상기 TFT 기판(112)과의 사이에서 전기적인 접속 불량이 발생하는 것을 방지할 수 있다.
이와 같은 표시장치에 따르면, 구동칩과 표시패널과의 사이에 개재되어 구동칩을 표시패널에 부착시키면서 전기적으로 연결시키는 이방성 도전 필름의 표면 상에는 윤활층이 형성되고, 상기 윤활층은 COG 또는 OLB 공정에서 이방성 도전 필름에 포함된 접착 수지의 반발력을 감소시킨다.
따라서, COG 또는 OLB 공정에서 상기 접착 수지의 반발력으로 인한 구동칩 또는 필름과 표시패널의 전기적인 접속 불량을 방지할 수 있고, 그로 인해 표시장 치의 수율을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. 패드를 통해 구동신호를 입력받고, 상기 구동신호에 응답하여 영상을 표시하는 표시패널;
    상기 구동신호를 출력하는 단자를 갖는 구동칩;
    상기 표시패널과 상기 구동칩과의 사이에 개재된 이방성 도전 필름; 및
    상기 이방성 도전 필름의 표면 상에 형성된 윤활층을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 윤활층은 상기 구동칩과 상기 이방성 도전 필름과의 사이 또는 상기 표시패널과 상기 이방성 도전 필름과의 사이 중 어느 하나에 개재되는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서, 상기 윤활층은 상기 표시패널과 상기 이방성 도전 필름과의 사이 및 상기 구동칩과 상기 이방성 도전 필름과의 사이에 개재되는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서, 상기 윤활층은 오일을 포함하는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서, 상기 윤활층은 실리콘을 포함하는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서, 상기 이방성 도전 필름은,
    상기 구동칩을 상기 표시패널에 고정시키는 접착 수지; 및
    상기 접착 수지내에 불규칙적으로 분포되고, 상기 패드와 상기 단자를 전기적으로 연결시키는 다수의 도전입자를 포함하는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 상기 구동칩은,
    장변 및 상기 장변에 수직한 단변을 갖는 베이스 몸체;
    상기 베이스 몸체의 일면에 형성되며, 상기 일면의 제1 단부에 상기 장변을 따라 배열되는 다수의 제1 단자;
    상기 제1 단부로부터 상기 단변을 따라 소정 거리로 이격하여 제2 단부에 형성되며, 상기 장변을 따라 배열되는 다수의 제2 단자;
    상기 제1 단부와 인접하는 제3 단부에 상기 단변을 따라 배열되는 다수의 제3 단자; 및
    상기 제3 단부로부터 상기 장변을 따라 소정 거리로 이격하여 제4 단부에 형성되며, 상기 단변을 따라 배열되는 다수의 제4 단자를 포함하는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서, 상기 다수의 제3 및 제4 단자는 상기 제3 및 제4 단부에서 각각 2열로 배열된 것을 특징으로 하는 표시장치.
  9. 제1항에 있어서, 상기 패드는,
    상기 표시패널의 게이트 라인으로부터 연장되어 상기 구동신호 중 게이트 신호를 입력받는 게이트 패드; 및
    상기 표시패널의 데이터 라인으로부터 연장되어 상기 구동신호 중 데이터 신호를 입력받는 데이터 패드를 포함하는 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서, 상기 구동칩은,
    상기 게이트 신호를 출력하는 게이트 구동칩; 및
    상기 데이터 신호를 출력하는 데이터 구동칩을 포함하는 것을 특징으로 하는 표시장치.
  11. 패드를 통해 구동신호를 입력받고, 상기 구동신호에 응답하여 영상을 표시하는 표시패널;
    상기 구동신호를 상기 표시패널로 제공하는 도선을 갖는 연성필름;
    상기 표시패널과 상기 연성필름과의 사이에 개재된 이방성 도전 필름; 및
    상기 이방성 도전 필름의 표면 상에 형성된 윤활층을 포함하는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서, 상기 윤활층은 상기 연성필름과 상기 이방성 도전 필름과의 사이 또는 상기 표시패널과 상기 이방성 도전 필름과의 사이 중 어느 하나에 개재되는 것을 특징으로 하는 표시장치.
  13. 제11항에 있어서, 상기 윤활층은 상기 표시패널과 상기 이방성 도전 필름과의 사이 및 상기 연성필름과 상기 이방성 도전 필름과의 사이에 개재되는 것을 특징으로 하는 표시장치.
  14. 제11항에 있어서, 상기 윤활층은 오일 또는 실리콘을 포함하는 것을 특징으로 하는 표시장치.
  15. 제11항에 있어서, 상기 이방성 도전 필름은,
    상기 연성필름을 상기 표시패널에 고정시키는 접착 수지; 및
    상기 접착 수지내에 불규칙적으로 분포되고, 상기 패드와 상기 도선을 전기적으로 연결시키는 도전입자를 포함하는 것을 특징으로 하는 표시장치.
  16. 제11항에 있어서, 상기 연성필름은 테이프 캐리어 패키지인 것을 특징으로 하는 표시장치.
  17. 제11항에 있어서, 상기 패드는,
    상기 표시패널의 게이트 라인으로부터 연장되어 상기 구동신호 중 게이트 신호를 입력받는 게이트 패드; 및
    상기 표시패널의 데이터 라인으로부터 연장되어 상기 구동신호 중 데이터 신호를 입력받는 데이터 패드를 포함하는 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 연성필름 상에 실장되어 상기 구동신호를 출력하는 구동칩을 더 포함하는 것을 특징으로 하는 표시장치.
  19. 제18항에 있어서, 상기 연성필름은,
    상기 구동칩 중 상기 게이트 신호를 출력하는 게이트 구동칩이 실장되고, 상기 게이트 신호를 상기 게이트 패드로 제공하는 게이트측 연성필름; 및
    상기 구동칩 중 상기 데이터 신호를 출력하는 데이터 구동칩이 실장되고, 상기 데이터 신호를 상기 데이터 패드로 제공하는 데이터측 연성필름을 포함하는 것을 특징으로 하는 표시장치.
KR1020050006572A 2005-01-25 2005-01-25 표시장치 KR20060085750A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050006572A KR20060085750A (ko) 2005-01-25 2005-01-25 표시장치
US11/202,464 US7245015B2 (en) 2005-01-25 2005-08-11 Display apparatus
TW094128940A TW200627006A (en) 2005-01-25 2005-08-24 Display apparatus
CNA200510098637XA CN1811542A (zh) 2005-01-25 2005-09-05 显示装置
JP2005345603A JP2006209083A (ja) 2005-01-25 2005-11-30 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050006572A KR20060085750A (ko) 2005-01-25 2005-01-25 표시장치

Publications (1)

Publication Number Publication Date
KR20060085750A true KR20060085750A (ko) 2006-07-28

Family

ID=36695921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006572A KR20060085750A (ko) 2005-01-25 2005-01-25 표시장치

Country Status (5)

Country Link
US (1) US7245015B2 (ko)
JP (1) JP2006209083A (ko)
KR (1) KR20060085750A (ko)
CN (1) CN1811542A (ko)
TW (1) TW200627006A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1762627A1 (de) 2005-09-09 2007-03-14 Qiagen GmbH Verfahren zur Aktivierung einer Nukleinsäure für eine Polymerase-Reaktion
TWI373081B (en) * 2008-09-09 2012-09-21 Prime View Int Co Ltd Flexible display panel
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR101146987B1 (ko) * 2010-05-03 2012-05-23 삼성모바일디스플레이주식회사 표시장치 및 표시장치에 구비된 구동칩실장용필름소자
KR20130091521A (ko) * 2012-02-08 2013-08-19 삼성디스플레이 주식회사 이방성 도전층을 포함하는 미세 전자 소자 및 미세 전자 소자 형성 방법
TW201613047A (en) * 2014-09-19 2016-04-01 Chunghwa Picture Tubes Ltd Bonding method for chips and driving chip of display
JP6402364B2 (ja) * 2015-03-27 2018-10-10 パナソニックＩｐマネジメント株式会社 部品実装ラインおよび部品実装方法
EP3369098A4 (en) * 2015-10-29 2019-04-24 Boe Technology Group Co. Ltd. ANISOTROPIC CONDUCTIVE FILM, CONNECTING STRUCTURE AND DISPLAY PANEL AND ITS MANUFACTURING METHOD
KR20170059062A (ko) * 2015-11-19 2017-05-30 삼성디스플레이 주식회사 표시 장치
CN105609007B (zh) * 2016-02-04 2019-01-04 京东方科技集团股份有限公司 一种显示装置及其绑定方法
KR101751407B1 (ko) * 2016-02-16 2017-07-11 단국대학교 산학협력단 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
KR20170113748A (ko) * 2016-03-24 2017-10-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105976748A (zh) * 2016-07-01 2016-09-28 武汉华星光电技术有限公司 显示面板驱动装置及显示装置
KR20180074264A (ko) 2016-12-23 2018-07-03 엘지디스플레이 주식회사 전자 장치 및 이를 포함하는 표시 장치
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
US11382209B2 (en) * 2018-05-07 2022-07-05 Canon Kabushiki Kaisha Method for manufacturing printed circuit board, printed circuit board, and electronic device
JP6561326B2 (ja) * 2018-08-27 2019-08-21 パナソニックＩｐマネジメント株式会社 部品実装ラインおよび部品実装方法
WO2021009811A1 (ja) * 2019-07-12 2021-01-21 シャープ株式会社 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US6710436B1 (en) * 2002-12-12 2004-03-23 Sun Microsystems, Inc. Method and apparatus for electrostatically aligning integrated circuits
US7333072B2 (en) * 2003-03-24 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
TWI271691B (en) * 2004-07-07 2007-01-21 Chi Mei Optoelectronics Corp Liquid crystal panel structure
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same

Also Published As

Publication number Publication date
US20060163724A1 (en) 2006-07-27
CN1811542A (zh) 2006-08-02
US7245015B2 (en) 2007-07-17
TW200627006A (en) 2006-08-01
JP2006209083A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
KR20060085750A (ko) 표시장치
US8934068B2 (en) Backlight assembly and method of assembling the same and liquid crystal display including backlight assembly
US8411229B2 (en) Backlight unit and liquid crystal display device having the same for improving image quality
KR101342652B1 (ko) 액정 표시 장치
US20070007539A1 (en) Light emitting diode module, backlight assembly and display device provided with the same
US7411224B2 (en) Light emitting diode module, backlight assembly having the same, and display device having the same
KR101119153B1 (ko) 표시장치
KR20050035970A (ko) 연성 인쇄회로기판 및 이를 이용한 액정표시장치
KR20100078296A (ko) 액정표시장치모듈
KR20100120407A (ko) 액정표시장치
US7473996B2 (en) Signal transfer film, display apparatus having the same and method of manufacturing the same
KR101292569B1 (ko) 액정표시소자
KR101722625B1 (ko) 백라이트 유닛 및 이를 이용한 액정표시장치
KR101321230B1 (ko) 액정표시장치
KR101313649B1 (ko) 액정표시소자
US20100117102A1 (en) Light emitting diodes and backlight unit having the same
KR20140036862A (ko) 엘이디를 사용하는 백라이트유닛 및 이를 포함하는 액정표시장치
KR20080001510A (ko) 액정표시소자
KR101634632B1 (ko) 발광소자기판과 연성회로기판의 연결구조 및 이를 포함하는 액정표시소자
KR100544817B1 (ko) 엘씨디 모듈
KR101539665B1 (ko) 백라이트 어셈블리 및 이를 갖는 액정표시장치
KR200160829Y1 (ko) 액정표시소자 모듈 구조
KR101684701B1 (ko) 백라이트 유닛 및 이를 구비한 액정표시장치
KR20080001503A (ko) 액정표시소자
KR20140058138A (ko) 발광다이오드 패키지 및 이를 포함하는 발광다이오드 어셈블리

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application