KR20020015981A

KR20020015981A - 비휘발성 반도체 기억장치

Info

Publication number: KR20020015981A
Application number: KR1020010051106A
Authority: KR
Inventors: 사에키타카히로
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 2000-08-23
Filing date: 2001-08-23
Publication date: 2002-03-02
Also published as: DE60126383D1; EP1182669B1; JP2002074999A; US6483745B2; KR100465122B1; US20020024844A1; EP1182669A2; DE60126383T2; TW522400B; EP1182669A3

Abstract

복수의 비휘발성 메모리 셀에 데이터 기입 동작, 데이터 독출 동작, 및 데이터 소거 동작을 행할 수 있는 비휘발성 반도체 기억장치가 제공된다. 비휘발성 반도체 기억장치는 복수의 각 메모리 셀로부터 독출된 데이터와 독출용 기준 소자를 사용하여 독출된 데이터를 비교하여 얻어진 제1 비교 결과, 복수의 각 메모리 셀로부터 독출된 데이터와 기입용 기준 소자로부터 독출된 데이터를 비교하여 얻어진 제2 비교 결과, 및 복수의 각 메모리 셀로부터 독출된 데이터와 소거용 기준 소자로부터 독출된 데이터를 비교하여 얻어진 제3 비교 결과를 출력하기 위한 데이터 비교 수단; 및 상기 데이터 비교 수단으로부터 얻어진 제1, 제2 및 제3 비교 결과에 기초하여, 복수의 메모리 셀 중 메모리 셀의 데이터 유지 불량을 검출하기 위한 데이터 유지 불량 검출 수단을 포함한다.

Description

비휘발성 반도체 기억장치{NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE}

본 발명은 예컨대, EEPROM(Electrically Erasable and Programmable Read-Only Memory) 디바이스 등의 비휘발성 반도체 기억장치에 관한 것이다.

종래, EEPROM형 메모리 디바이스는 메모리 셀을 구성하는 플로팅 게이트형 MOS 트랜지스터(이하, 간단히 "트랜지스터"라 함)의 플로팅 게이트에 챠지를 축적하고, 플로팅 게이트에 축적된 챠지량의 변화에 의해 야기되는 트랜지스터의 문턱 전압값 내의 변화를 사용하여, 데이터를 기억한다. 그러나, 실제 사용에서, 플로팅 게이트에 축적된 챠지가 플로팅 게이트와 트랜지스터의 전극을 절연하기 위해 제공된 절연층을 통해 이탈되는 현상이 발생한다. 이러한 현상은 예컨대, 절연층이 오버타임을 악화시켜, 데이터 유지 불량을 발생시키기 때문에 발생한다.

이러한 현상을 방지하기 위해, 일반적으로 다음 기술이 사용된다: (i)EEPROM형 메모리 디바이스의 제조 공정 기간 동안, 메모리 셀의 절연층이 강화되고, (ii)데이터의 소거용 및 기입용 전압 상태를 최적화하여, 데이터가 소거 또는 기입될 때, 절연층에 인가되는 스트레스를 최소화한다.

상기 기술(i,ii)의 일례가 일본 공개 특허 공보 제 96-190796호에 "데이터 리프레싱 기능을 갖는 플래시 메모리 및 플래시 메모리에 대한 데이터 리프레싱 방법"이라는 제목으로 개시되어 있다.

상기 공보에는 복수의 메모리 셀 중, 챠지가 플로팅 게이트로부터 이탈된 메모리 셀을 검출하여, 검출된 메모리 셀에 데이터를 재기입하는 방법이 기재되어 있다. 이 방법에 따르면, 소거용 기준 셀과 기입용 기준 셀이 사용된다. 소거용 기준 셀을 사용하여 기입 레벨에서 메모리 셀이 판정되고, 기입용 기준 셀을 사용하여 소거 레벨에서 메모리 셀이 판정되면, 상기 메모리 셀은 챠지가 플로팅 게이트로부터 이탈된 불량 메모리 셀로서 판정된다.

일반적으로, 플로팅 게이트로부터의 챠지 이탈은 EEPROM형 메모리 디바이스의 플로팅 게이트에 관한 불량 중에서 대부분 종종 발생한다. 이외의 불량은 메모리 셀의 플로팅 게이트에 축적된 챠지의 과도한 증가를 포함한다. 메모리 유지 불량을 검출하기 위한 상기 종래의 방법에 의하면, 챠지가 증가된 셀과 챠지가 이탈된 셀을 명백히 구별할 수 없으므로, 챠지의 증가가 챠지의 이탈으로 판정된다. 본 명세서에서, 메모리 셀의 플로팅 게이트로부터의 챠지가 이탈된 불량을 "챠지 이탈 불량"이라 하고, 챠지가 메모리 셀의 플로팅 게이트에 과도하게 증가된 불량은 "챠지 증가 불량"이라 한다. 챠지 이탈 불량 및 챠지 증가 불량은 모두 데이터 유지 불량이다.

챠지 이탈 불량 또는 챠지 증가 불량에 대해, 어떠한 대책도 취하지 않은 경우, 다음과 같은 문제가 발생한다. 메모리 디바이스가 제조된 직후, 메모리 디바이스의 데이터 유지 특성은 소정의 레벨을 갖지만, 디바이스의 플로팅 게이트의 절연층은 디바이스가 사용됨에 따라, 특히 데이터가 디바이스로부터 소거되거나 또는 디바이스에 기입될수록, 악화되는 경향이 있다. 메모리 디바이스의 데이터 유지 특성의 레벨은 점차 저하된다. 연장된 기간에 대해 확실하게 신뢰할 수 있는 메모리 디바이스를 제공하기 위해, 설계와 제조의 양 관점에서, 방대한 양의 노하우와 전문 지식의 축적이 필요하나, 이를 실현하는 것은 매우 어렵다.

본 발명의 일 관점에 따르면, 복수의 비휘발성 메모리 셀에 데이터 기입 동작, 데이터 독출 동작, 및 데이터 소거 동작을 실행할 수 있는 비휘발성 반도체 기억장치가 제공된다. 비휘발성 반도체 기억장치는 복수의 각 메모리 셀로부터 독출된 데이터와 독출용 기준 소자를 사용하여 독출된 데이터를 비교하여 얻어진 제1 비교 결과, 복수의 각 메모리 셀로부터 독출된 데이터와 기입용 기준 소자로부터 독출된 데이터를 비교하여 얻어진 제2 비교 결과, 및 복수의 각 메모리 셀로부터 독출된 데이터와 소거용 기준 소자로부터 독출된 데이터를 비교하여 얻어진 제3 비교 결과를 출력하기 위한 데이터 비교 수단; 및 상기 데이터 비교 수단으로부터 얻어진 제1, 제2 및 제3 비교 결과에 기초하여, 상기 복수의 메모리 셀 중, 메모리 셀의 데이터 유지 불량을 검출하기 위한 데이터 유지 불량 검출 수단을 포함한다.

본 발명의 일 실시예에서, 상기 데이터 비교 수단은 독출용 기준 소자, 기입용 기준 소자 및 소거용 기준 소자를 포함하는 기준 소자군; 및 하나의 입력단에서 EEPROM형의 복수의 각 메모리 셀에 접속되고, 또한 다른 입력단에서 기준 소자군에 접속된 센싱용 차동 증폭 수단을 포함한다.

본 발명의 일 실시예에서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 기입용 기준 소자의 문턱 전압값 사이에있는 경우, 상기 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 이탈 불량을 가짐을 판정한다.

본 발명의 일 실시예에서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 소거용 기준 소자의 문턱 전압값 사이에 있는 경우, 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 증가 불량을 가짐을 판정한다.

본 발명의 일 실시예에서, 상기 각 메모리 셀의 비선택 기간동안, 상기 각 메모리 셀로부터 통상의 데이터 독출이 행해지는 동안의 블랭크 기간동안, 및 전원이 켜지는 때 중 적어도 어느 하나에서, 상기 데이터 유지 검출 수단은 데이터 유지 불량을 검출한다.

본 발명의 일 실시예에서, 상기 복수의 메모리셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 기입용 기준 소자의 문턱 전압값 사이에 있는 경우, 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 이탈 불량을 가짐을 판정한다.

본 발명의 일 실시예에서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 소거용 기준 소자의 문턱 전압값 사이에있는 경우, 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 증가 불량을 가짐을 판정한다.

본 발명의 일 실시예에서, 상기 비휘발성 반도체 기억장치는 챠지 이탈 불량에 대응하는 메모리 셀 정보 및 챠지 증가 불량에 대응하는 메모리 셀 정보를, 기록 정보로서 저장하기 위한 기록 정보 저장 수단을 더 포함한다.

본 발명의 일 실시예에서, 비휘발성 반도체 기억장치는 복수의 메모리 셀 중, 메모리 셀이 챠지 이탈 불량을 갖는 경우, 메모리 셀에 데이터 재기입 동작을 행하기 위한 데이터 재기입 수단을 더 포함한다.

본 발명의 일 실시예에서, 메모리 셀이 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀하는 경우, 데이터 재기입 수단은 데이터 재기입 동작을 행한다.

본 발명의 일 실시예에서, 메모리 디바이스가 초저소비 전력 모드가 되는 경우, 데이터 재기입 수단은 데이터 재기입 동작을 행한다.

본 발명의 일 실시예에서, 메모리 디바이스가 초저소비 전력 모드가 되는 경우, 데이터 재기입 수단은 백업 용량 수단으로부터 전원을 공급함으로써, 데이터 재기입 동작을 행한다.

본 발명의 일 실시예에서, 비휘발성 반도체 기억장치는 백업 용량 수단으로부터 공급된 전원이 소정의 레벨 이하인 경우, 데이터 재기입 동작을 정지하기 위한 기입 정지 신호를 출력하는 전원 전압 감시 수단을 더 포함한다.

본 발명의 일 실시예에서, 비휘발성 반도체 기억장치는 데이터 검출을 위해 데이터 독출 동작이 행해지는 복수의 메모리 셀 중, 최종 메모리 셀의 최종 어드레스를 저장하는 최종 어드레스 저장 수단을 더 포함한다. 상기 데이터 유지 불량 검출 수단은 상기 최종 어드레스를 사용하여 데이터 독출 동작을 행함으로써, 데이터 유지 불량의 검출을 재개하기 위해 최종 어드레스 저장 수단에 저장된 어드레스를 사용한다.

본 발명의 다른 관점에 따르면, 정보 기기는 메모리 셀의 데이터 유지 불량을 검출하기 위해, 상기 비휘발성 반도체 기억장치를 사용한다.

상기와 같이, 본 발명에 따르면, 메모리 셀로부터 독출된 데이터와 독출용 기준 소자, 기입용 기준 소자 및 소거용 기준 소자 각각으로부터 독출된 데이터 사이의 비교 결과에 데이터 유지 불량을 검출한다. 따라서, 챠지 이탈 불량과 챠지 증가 불량을 서로 명백히 구별할 수 있다. 따라서, 축적된 방대한 양의 노하우를 전체적으로 요구하지 않고, 매우 신뢰할 수 있는 데이터 유지를 실현할 수 있다.

본 발명에 따르면, 기준 소자군과 센싱용 차동 증폭 수단을 사용하여, 데이터 비교 수단을 간단하고, 양호하게 구성할 수 있다.

본 발명에 따르면, 독출용 기준 소자 및 기입용 기준 소자를 사용하여, 이상하거나 또는 불량한 데이터 유지 특성을 갖는 메모리 셀을 검출한다. 따라서, 높은 정밀도로, 챠지 이탈 불량을 검출할 수 있다.

본 발명에 따르면, 독출용 기준 소자 및 소거용 기준 소자를 사용하여, 이상하거나 또는 불량한 데이터 유지 특성을 갖는 메모리 셀을 검출한다. 따라서, 높은 정밀도로, 챠지 증가 불량을 검출할 수 있다.

본 발명에 따르면, 메모리 디바이스의 전원이 켜지면, 데이터 유지가 정상적으로 행해지는지 또는 아닌지를 확인할 수 있다. 통상, 메모리 디바이스의 전원이 켜지면, 메모리 디바이스를 포함한 메모리 시스템은 안정된 개시를 위해 지연 기간이 제공된다. 이 지연 기간은 백그라운드 데이터 재기입 동작을 행하기 위해 사용된다. 따라서, 시간 확보가 어려운 백그라운드 재기입 동작에 대한 시간을 확실하게 얻을 수 있다. 또한, 메모리 디바이스의 비선택 기간, 및 통상의 데이터 독출이 메모리 셀로부터 행해지는 동안의 블랭크 기간동안, 데이터 유지 불량을 검출할 수 있다.

본 발명에 따르면, 메모리 셀이 챠지 이탈 불량을 가지면, 불량에 대한 구제를 위해, 메모리 셀에 데이터를 재기입할 수 있다.

메모리 시스템이 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀하면, 안정된 복귀를 위해, 메모리 시스템은 일반적으로 지연 기간이 제공된다. 본 발명에 따르면, 이 지연 기간은 백그라운드 데이터 재기입 동작을 행하기 위해 사용된다. 따라서, 시간 확보가 어려운 백그라운드 재기입 동작에 대한 시간을 확실하게 얻을 수 있다.

메모리 시스템이 초저소비 전력 모드가 되면, 메모리 시스템은 안정된 복귀를 위해 일반적으로 지연 기간이 제공된다. 본 발명에 따르면, 이 지연 기간은 백그라운드 데이터 재기입 동작을 행하기 위해 사용된다. 따라서, 시간 확보가 어려운 백그라운드 재기입 동작에 대한 시간을 확실하게 얻을 수 있다.

본 발명에 따르면, 메모리 디바이스는 초저소비 전력 모드에서 백그라운드 동작을 행하기 위해 요구되는 에너지 확보를 위해, 콘덴서 등의 내장된 백업 용량 수단을 갖는다. 따라서, 안정된 백그라운드 동작이 얻어져서, 안정된 백그라운드를 행할 수 있는 시간을 연장할 수 있다.

본 발명에 따르면, 전원 전압이 소정의 값보다 저하되면, 데이터 재기입 동작이 정지된다. 따라서, 좀더 안정되게, 데이터 재기입 동작을 행할 수 있다.

본 발명에 따르면, 챠지 이탈 불량 또는 챠지 증가 불량을 갖는 메모리에 관한 정보를 기록정보로서 기억한다. 기록 정보 저장 수단은 데이터를 1회만 기입할 수 있는 메모리를 사용하여 형성할 수 있다. 기록 정보 저장 수단으로부터의 정보를 나중에 제거함으로써, 좀더 높은 신뢰성을 갖는 디바이스의 개발에 중요한 정보(예컨대, 파라미터들)를 얻을 수 있다.

본 발명에 따르면, 챠지 이탈 불량 또는 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작이 중단되면, 주사된 최종 메모리 셀의 어드레스 정보가 예컨대, 워크 RAM에 저장된다. 백그라운드 동작을 다시 행할 수 있는 경우, 정보에 기초하여, 백그라운드 동작이 개시된 메모리 셀의 어드레스를 판정한다. 따라서, 효율적인 백그라운드 독출 동작을 행할 수 있다. 챠지 이탈 불량 또는 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작이 행해지는 동안, 전원이 꺼지면, 어드레스 주사 정보는 예컨대, EEPROM 영역에 저장된다. 전원이 다시 켜지고, 백그라운드 독출 동작이 재개되면, 이전 백그라운드 독출 동작까지의 어드레스 주사 정보를 EEPROM 영역으로부터 독출할 수 있고, 이전 백그라운드 독출 동작이 종료된 어드레스를 사용하여, 독출 동작이 개시된다. 따라서, 유효한 백그라운드 동작을 행할 수 있다.

따라서, 여기 설명된 발명은 챠지 이탈 불량과 챠지 증가 불량을 명백히 구별하는 비휘발성 반도체 메모리 디바이스를 제공할 수 있는 장점을 가지므로, 축적된 방대한 양의 노하우를 전체적으로 요구하지 않고, 매우 신뢰할 수 있는 데이터 유지를 상대적으로 쉽게 실현할 수 있다.

첨부 도면을 참조하여, 다음의 상세한 설명을 읽고 이해하는 당업자들에게, 본 발명의 여러 장점은 명백할 것이다.

도1은 본 발명의 일례에 따른 EEPROM형 메모리 디바이스의 구성을 도시하는 블록도;

도2는 도1에 도시한 EEPROM형 메모리 셀의 단면도;

도3은 도2에 도시한 메모리 셀을 구성하는 트랜지스터의 V-I특성을 도시하는 그래프;

도4는 메모리 셀의 게이트 이탈 불량 및 게이트 증가 불량을 설명하기 위해 사용되는 메모리 셀의 문턱 전압의 분포를 도시하는 그래프;

도5는 도1에 도시한 챠지 로스 구제 컨트롤 논리 회로의 일 구성예를 도시하는 블록도;

도6은 도1에 도시한 EEPROM형 메모리 디바이스의 동작을 도시하는 타이밍도;

도7은 메모리 디바이스를 통상의 데이터 독출로 즉시 복귀시키기 위한, 도5에 도시한 핫라인 회로의 동작을 도시하는 타이밍도;

도8은 긴 동작 사이클 시간동안, 백그라운드 독출 동작 및 백그라운드 기입 동작을 행하기 위한, 도1에 도시한 EEPROM형 메모리 디바이스의 동작을 도시하는 타이밍도;

도9는 본 발명에 따른 비휘발성 반도체 기억장치를 설치한 정보 기기의 기본구성을 도시하는 블록도이다.

이하, 첨부 도면을 참조하여, 본 발명을 도시된 예를 통해 설명한다. 다음 설명에서, 본 발명에 따른 비휘발성 반도체 기억장치를 EEPROM형 메모리 디바이스에 적용한다.

도1은 본 발명의 일례에 따른 EEPROM형 메모리 디바이스(1)의 구조를 도시하는 블록도이다. 도1은 편의상, 본 발명에 관계된 소자만을 도시하고, 그 이외의 소자는 생략한다. 예컨대, EEPROM형 메모리 디바이스는 통상의 데이터 기입 및 소거에 관계된 회로(예컨대, 절환된 커패시터 회로 등)를 필요로 하지만, 이 회로 등은 도1에 도시하지 않는다. 여기서, 챠지 이탈 검출 및 챠지 증가 불량의 검출, 및 챠지 이탈 검출에 대한 구제를 주로 설명한다.

도1에 도시한 바와 같이, 상기 EEPROM형 메모리 디바이스(1)(이하, 간단히 "메모리 디바이스(1)"이라 함)는 메모리 셀 어레이(2), 행 디코더(3X), 열 디코더(3Y), 데이터 비교 수단(4), 디바이스 컨트롤 논리 회로(5), 챠지 로스 구제 컨드롤 논리 회로(6), 챠지 로스/게인 기록 메모리(7), 전원 전압 감시 수단으로서의 레벨 감시 수단(8), 및 어드레스 전송 검출 회로(9)를 포함한다.

메모리 셀 어레이(2)는 매트릭스 내에 배열된 복수의 메모리 셀(21)을 포함한다. 각 메모리 셀(21)은 EEPROM형 메모리 셀이며, 비휘발성 메모리 트랜지스터로서 플로팅 게이트형 MOS 트랜지스터를 포함한다. 메모리 셀(21)은 컨트롤 게이트(CG) 및 컨트롤 게이트(CG)의 하방에 제공된 플로팅 게이트(FG)를 포함한다. 챠지는 플로팅 게이트(FG) 내에 축적되고, 플로팅 게이트(FG) 내에 축적된 챠지량의 변화에 의해 야기되는 트랜지스터의 문턱 전압값의 변화를 이용하여 데이터가 기억된다. 각 행의 메모리 셀(21)의 컨트롤 게이트(CG)는 공통 접속되어, 워드선(W)을 구성한다. 각 열의 메모리 셀(21)의 드레인(D)은 공통 접속되어, 비트선(B)을 구성한다. 매트릭스 내에 배열된 모든 메모리 셀(21)의 소스(S)는 그라운드에 공통 접속된다. 도2를 참조하여, 용어 "문턱 전압값(Vt)"은 본 명세서에서, 드레인(D)과 소스(S) 사이에 약 1V 정도의 전압이 인가된 경우, 하나의 메모리셀(21)의 드레인(D)과 소스(S) 사이에 흐르는 소정의 값(예컨대, 1㎂)을 갖는 전류의 제공이 요구되는 컨트롤 게이트(CG)에 인가되는 값으로서 정의한다.

도1에 되돌아가서, 행 디코더(3X)는 상기 메모리 셀(21)에 접속된 워드선(W)에 접속되어, 각 어드레스 입력 신호(A0∼An)의 행 선택 신호값에 따라, 소정의 워드선 선택 신호를 출력하며, 이는 입력 단자(31)에 입력된다. 열 디코더(3Y)는 상기 메모리 셀(21)에 접속된 비트선(B)에 접속되며, 데이터가 각 메모리 셀(21)에 기입되거나 또는 각 메모리 셀(21)로부터 독출되는 경우, 각 어드레스 입력 신호(A0∼An)(이는 입력 단자(31)에 입력됨)의 열 선택 신호값에 따라, 하나의 선택된 비트선(B)을 데이터 버스에 접속한다.

상기 데이터 비교 수단(4)을 설명하기 전에, 챠지 이탈 불량 및 챠지 증가 불량을 도3 및 도4를 참조하여, 상세히 설명한다. 다음 설명에서, 좀더 쉬운 이해를 위해, 본 발명에 따른 메모리 디바이스(1)의 소자에 대해 사용되는 참조부호를 사용한다. 예컨대, 일반적인 NOR 타입의 플래시 메모리에서, 메모리 셀(21)은 도3에 도시한 바와 같이, 전류-전압 특성을 나타낸다. 메모리 셀(21)로부터 데이터가 소거된 상태(소거 상태)에서, 메모리 셀(21)의 플로팅 게이트(FG)에는 어떠한 챠지도 저장되지 않는다. 따라서, 메모리 셀(21)은 도3의 프로파일(211)에 의해 나타낸 전류-전압 특성을 나타낸다. 데이터가 메모리 셀(21)에 기입된 경우(기입 상태)에서, 챠지가 메모리 셀(21)의 플로팅 게이트(FG)에 축적되고, 바이어스 전압이 인가되어, 컨트롤 게이트(CG)에 인가된 정의 전압과 역으로 행동한다. 따라서, 메모리 셀(21)은 도3의 프로파일(212)에 의해 나타낸 전류-전압 특성을 나타낸다. 즉, 도3에 도시한 바와 같이, 소거 상태의 메모리 셀(21)의 문턱 전압값(Vt)은 전압 포인트(213)가 된다. 기입 상태의 메모리 셀(21)의 문턱 전압값(Vt)은 전압 포인트(214)가 된다.

도4는 복수의 메모리 셀(21)을 포함하는 전체 메모리 셀 어레이(2)의 문턱 전압값(Vt)의 분포를 도시한다. 도4에서, 전체 메모리 셀(21)의 약 50% 정도가 소거 상태(이러한 메모리 셀(21)을 총체적으로 "소거셀군"이라 하고, 참조 부호(215)에 의해 나타냄)에 있고, 전체 메모리 셀(21)의 약 50% 정도가 기입 상태(이러한 메모리 셀(21)을 총체적으로 "기입셀군"이라 하고, 참조 부호(216)에 의해 나타냄)에 있다. 기입 셀의 전압값과 소거 셀의 전압값이 서로 명백히 구별되며, 독출되는 것을 보증하기 위해, 소거셀군(215)과 기입셀군(216)은 독출용 기준 문턱 전압값(Vt1)에 대해, 양의 측과 음의 측으로 각각 일정의 범위(전압 마진)내에 분포될 필요가 있다. 즉, 도4에 도시한 바와 같이, 소거용 전압 마진(217)과 기입용 전압 마진(218)이 요구된다. 따라서, 일반적으로 소거셀군(215)과 기입셀군(216)은 그 사이에 소거용 전압 마진(217)과 기입용 전압 마진(218)을 끼워 분포한다.

챠지 이탈 불량은 예컨대, 절연층의 악화에 의해, 기입 상태의 메모리 셀(21)의 플로팅 게이트(FG) 내에 축적된 챠지가 메모리 셀(21)로부터 이탈되는 현상이다. 따라서, 문턱 전압값(Vt)이 저하되고, 메모리 셀(21)의 일부는 분포의 관점에서, 도4(셀군(216a))의 화살표(A)에 의해 나타낸 방향으로 오프셋된다. 챠지 증가 불량은 챠지가 소거 상태의 메모리 셀(21)의 플로팅 게이트(FG) 내에 축적된 현상이다. 따라서, 일부의 메모리 셀(21)은 분포의 관점에서, 도4(셀군(215a))의화살표(B)에 의해 나타낸 방향으로 오프셋된다. 셀군(215a) 내에 포함된 메모리 셀(21)은 챠지 증가 불량을 갖고, 셀군(216a) 내에 포함된 메모리 셀(21)은 챠지 이탈 불량을 갖는다.

상기 현상을 전제로 하고, 다시 도1을 참조하여, 데이터 비교 수단(4)을 설명한다.

데이터 비교 수단(4)은 기준 트랜지스터(PT,RT,ET)를 포함하는 기준 트랜지스터군(참조 소자군으로서)과 센싱용 차동 증폭기(41)(센싱용 차동 증폭 수단)를 포함한다. 상기 센싱용 차동 증폭기(41)는 제1 내지 제3 비교 결과를 얻기 위해, 각 기준 전압과 센스 전압을 순차 비교하여, 데이터 출력 단자(42)를 통해 외부 디바이스에 제1 내지 제3 비교 결과를 출력한다. 입력 어드레스에 따라 행 디코더(3X)와 열 디코더(3Y)에 의해 선택된 메모리 셀(21)로부터 독출된 데이터에 기초하여, 센스 전압을 얻어, 풀드업(pulled-up) 센스선(SL)에 입력한다. 기준 트랜지스터(PT,RT,ET)를 통해, 기준 전압을 풀드업 기준선(Re)에 순차 입력한다. "풀드업" 라인은 레지스터를 통해, 전원에 라인을 접속한 결과로서, 상승된 전압을 갖는 라인을 의미한다.

기준 트랜지스터(PT)는 기입용 기준 트랜지스터이며, 기입용 문턱 전압 기준값(문턱 전압값(Vt2))을 결정하기 위해 사용된다. 이 예에서, 기준 트랜지스터(PT)는 메모리 셀(21)의 챠지 이탈 불량을 검출하기 위해 사용된다. 기준 트랜지스터(RT)는 독출용 트랜지스터이며, 독출용 문턱 전압 기준값(문턱 전압값(Vt1))을 결정하기 위해 사용된다. 이 예에서, 기준 트랜지스터(RT)는 메모리 셀(21)의 챠지 이탈 불량과 메모리 셀(21)의 챠지 증가 불량을 검출하기 위해 사용된다. 기준 트랜지스터(ET)는 소거용 기준 트랜지스터이며, 소거용 문턱 전압 기준값(문턱 전압값(Vt3))을 결정하기 위해 사용된다. 이 예에서, 기준 트랜지스터(ET)는 메모리 셀(21)의 챠지 증가 불량을 검출하기 위해 사용된다.

디바이스 컨트롤 논리 회로(5)는 메모리 디바이스(1)가 초저소비 전력 모드에 있는지 또는 통상의 전력 소비 모드에 있는지를 검출하고, 또한 메모리 디바이스(1)가 선택 모드에 있는지 또는 비선택 모드에 있는지를 검출함으로써, 메모리 디바이스(1)의 각종 컨트롤을 행한다.

챠지 로스 구제 컨트롤 논리 회로(6)는 데이터 유지 불량 검출 수단(67), 데이터 재기입 수단(68) 및 최종 어드레스 저장 수단(69)을 포함한다. 데이터 유지 불량 검출 수단(67)은 기준 트랜지스터(RT,PT,ET)의 컨트롤 게이트(CG)에 컨트롤 신호를 순차 출력하여, 센싱용 차동 증폭기(41)로부터 제1 내지 제3 비교 결과를 얻고, 제1 내지 제3 비교 결과에 기초하여 메모리 셀(21)의 데이터 유지 불량을 검출한다. 메모리 셀(21)이 챠지 이탈 불량을 갖는 것이 검출되면, 데이터 재기입 수단(68)은 검출된 메모리 셀(21)에 데이터를 재기입한다. 최종 어드레스 저장 수단(69)은 데이터 독출 동작이 데이터 유지 불량을 검출하기 위해 행해지는 최종 메모리 셀(21)의 어드레스를 저장한다. 메모리 디바이스(1)가 선택 모드에 있음을 나타내는 신호가 라인(66)을 통해 발송된다.

데이터 유지 불량 검출 수단(67)은 예컨대, 다음 방법으로 동작한다.

통상의 메모리 동작 중인 메모리 셀(21)로부터 독출된 데이터와 독출용 기준트랜지스터(RT)로부터 독출된 데이터를 비교한다. 상기 결과를 제1 비교 결과로서 제공하며, 이는 다음과 같이 결정된다. 메모리 셀(21)의 통상의 데이터 독출에 의해 얻어진 문턱 전압값(Vt)이 기준 트랜지스터(RT)의 문턱 전압값(문턱값(Vt1))에 비해 낮으면, 상기 데이터 유지 불량 검출 수단(67)은 메모리 셀(21)이 소거 상태에 있음을 판정한다. 상기 문턱 전압값(Vt)이 기준 트랜지스터(RT)의 문턱 전압 기준값(문턱값(Vt1))에 비해 높으면, 상기 데이터 유지 불량 검출 수단(67)은 메모리 셀이 기입 상태에 있음을 판정한다.

제2 비교 결과는 메모리 셀(21)로부터 독출된 데이터와 기입용 기준 트랜지스터(PT)로부터 독출된 데이터로부터 얻어진다. 제1 비교 결과가 기입 상태이고, 제2 비교 결과는 기입 상태가 아닌 경우; 즉, 메모리 셀(21)의 문턱 전압값(Vt1)이 독출용 기준 트랜지스터(RT)의 문턱값(Vt1)과 기입용 기준 트랜지스터(PT)의 문턱값(Vt2) 사이에 있으면, 데이터 유지 불량 검출 수단(67)은 메모리 셀(21)이 챠지 이탈 불량을 가짐을 판정한다. 제1 비교 결과가 기입 상태이고, 제2 비교 결과도 기입 상태인 경우, 데이터 유지 불량 검출 수단(67)은 메모리 셀(21)이 통상의 데이터 유지 상태에 있음을 판정한다.

제3 비교 결과는 메모리 셀(21)로부터 독출된 데이터와 소거용 기준 트랜지스터(ET)로부터 독출된 데이터로부터 얻어진다. 제1 비교 결과가 소거 상태이고, 제3 비교 결과는 비소거 상태가 아닌 경우; 즉, 메모리 셀(21)의 문턱 전압값(Vt)이 독출용 기준 트랜지스터(RT)의 문턱값(Vt1)과 소거용 기준 트랜지스터(ET)의 문턱값(Vt3) 사이에 있으면, 데이터 유지 불량 검출 수단(67)은 메모리 셀(21)이 챠지 증가 불량을 가짐을 판정한다. 제1 비교 결과가 소거 상태이고, 제3 비교 결과도 소거 상태이면, 데이터 유지 불량 검출 수단(67)은 메모리 셀(21)이 소거 상태의 통상의 데이터 유지 상태에 있음을 판정한다.

데이터 유지 불량 검출 수단(67)은 예컨대, 메모리 디바이스(1)(메모리 셀(21))의 비선택 기간, 선택 기간의 블랭크 기간 동안, 또는 전원이 켜지면, 데이터 유지 불량을 검출할 수 있다. 본 명세서에서, "비선택 기간"은 예컨대, 메모리 셀(21)로부터의 통상의 독출 데이터, 메모리 셀(21)로의 통상의 데이터 기입, 또는 메모리 셀(21)로부터의 통상의 데이터 소거에 대해, 메모리 디바이스(1)가 선택되지 않은 기간을 의미한다. "선택 기간"은 예컨대, 메모리 셀(21)로부터의 통상의 데이터 독출, 메모리 셀(21)로의 통상의 데이터 기입, 또는 메모리 셀(21)로부터의 통상의 데이터 소거에 대해, 메모리 디바이스(1)가 선택된 기간이다. "블랭크 기간"은 메모리 셀(21)로부터의 통상의 데이터 독출, 메모리 셀(21)로의 통상의 데이터 기입, 메모리 셀(21)로부터의 통상의 데이터 소거, 또는 메모리 셀(21)에 대한 그 이외의 메모리 동작 또는 그 이외의 메모리 동작이 종료된 후, 다음 메모리 셀(21)로부터의 통상의 데이터 독출, 다음 메모리 셀(21)로의 통상의 데이터 기입, 다음 메모리 셀(21)로부터의 통상의 데이터 소거, 또는 다음 메모리 셀(21)에 대한 그 이외의 메모리 동작이 개시되기 전의 선택 기간 내의 기간을 의미한다. "통상의 메모리 동작", "통상의 데이터 기입" 및 "통상의 데이터 독출"은 메모리 셀로부터 데이터를 독출하고, 메모리 셀에 데이터를 기입하고, 메모리 셀로부터 데이터를 소거하고, 또는 메모리 셀에 대한 그 이외의 메모리 동작을 행하는 통상의 메모리 동작을 의미하며, 이는 데이터 유지 불량에 대해 행해지지 않는다.

데이터 재기입 수단(68)은 예컨대, 메모리 디바이스(1)가 초저소비 전력 모드로부터 통상의 전력 소비 모드로 절환되거나, 또는 메모리 디바이스(1)가 초저소비 전력 모드가 되면, 데이터 재기입 동작을 행할 수 있다.

데이터 유지 불량 검출 수단(67)은 메모리 셀(21)로부터 독출된 통상의 데이터가 중단된 후, 통상의 데이터 독출이 재개되기 전, 데이터 유지 불량의 검출을 개시한다. 데이터 유지 불량 검출 수단(67)은 최종 어드레스 저장 수단(69)에 저장된 최종 어드레스의 메모리 셀(21)을 사용하여 데이터를 독출함으로써, 검출을 개시한다.

이러한 불량이 검출되면, 챠지 로스/게인 기록 메모리(7)에서, 메모리 셀(21)의 챠지 이탈 불량 또는 챠지 증가 불량에 관한 데이터 유지 불량 정보가 챠지 로스 구제 컨트롤 논리 회로에 의해 기억된다. 챠지 로스/게인 기록 메모리(7)와 챠지 로스 구제 컨트롤 논리 회로(6)는 기록 정보 저장 수단을 구성한다. 데이터 유지 불량 정보는 예컨대, 불량을 갖는 것이 검출된 메모리 셀(21)의 어드레스, 불량이 발생한 날짜(년/월/일)와 시간, 및 불량의 종별(예컨대, 챠지 이탈 불량 또는 챠지 증가 불량)을 포함한다. 데이터 유지 불량 정보는 메모리 디바이스(1)를 사용한 정보 기기 등의 제품이 소비자 등으로부터 반품될 때, 외부 디바이스로부터 특수 코맨드에 의해 독출되도록 설정된다. 챠지 로스/게인 기록 메모리(7)는 비휘발성이고, 1회만 데이터를 기입할 수 있는 어느 메모리로 할 수 있다.

레벨 감시 수단(8)은 백그라운드 기입 동작을 행하기 위해 사용되는 챠지를축적하기 위한 백업용 콘덴서부로서의 백업용 콘덴서(81)와, 백업용 콘덴서(81)의 단자 전압이 소정의 전압값 이하인지 아닌지를 감시하는 레벨 감시부(레벨 감시 회로)를 포함한다. 레벨 감시부(82)는 백업용 콘덴서(81)의 단자 전압이 소정의 전압값 이하이면, 전원 전압 저하 검출 신호를 챠지 로스 구제 컨트롤 논리 회로(6)의 데이터 재기입 수단(68)에 출력하고, 데이터 재기입 수단(68)이 전원 전압 저하 검출 신호를 수신하면, 백그라운드 기입 동작의 정지를 컨트롤한다.

어드레스 전송 검출 회로(9)는 다음과 같이 동작한다. 블랭크 기간에서, 어드레스 전송 검출 회로(9)는 챠지 이탈 불량 또는 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작이 완료됨을 검출한다. 데이터 독출 동작 기간이 종료된 후, 어드레스 전송이 어드레스 전송 검출 회로(9)에 의해 검출되면, 어드레스 전송 검출 회로(9)는 챠지 로스 구제 컨트롤 논리 회로(6)에 전송 검출 신호를 출력하여, 백그라운드 동작을 정지시키기 위해, 챠지 로스 구제 컨트롤 논리 회로(6)를 컨트롤한다. 본 명세서에서, "백그라운드 독출 동작"은 데이터 유지 불량을 검출하기 위해 행해지는 독출 동작을 의미한다. "백그라운드 기입 동작" 및 "백그라운드 재기입 동작"은 챠지 이탈 불량을 구제하기 위한 데이터의 기입 동작을 의미한다.

도5는 도1에 도시한 챠지 로스 구제 컨트롤 논리 회로(6)의 일 구성례를 도시한다. 도5에 도시한 바와 같이, 챠지 로스 구제 컨트롤 논리 회로(6)는 챠지 로스 구제 컨트롤 논리 코어(60), OR 게이트 논리 회로(65), 및 핫라인 회로(63)를 포함한다. 즉, 챠지 로스 구제 컨트롤 논리 회로(6)는 OR 게이트 논리 회로(65)와 핫라인 회로(63)를 포함하는 게이트 논리 회로를 포함한다. 게이트 논리 회로에 의해, 메모리 디바이스(1)가 비선택 기간으로부터 선택 기간으로 절환되면, 백그라운드 독출 동작이 정지될 수 있어서, 통상의 메모리 동작이 즉시 개시될 수 있다. 외부 디바이스로부터 메모리 디바이스(1)에 디바이스 선택 신호를 입력하기 위한 디바이스 선택 신호용 라인(511), 및 외부 디바이스로부터 메모리 디바이스(1)로 독출 신호를 입력하기 위한 독출 인에이블 신호용 라인(512)이 디바이스 컨트롤 논리 회로(5)의 입력측에 접속된다.

상기 구성을 갖는 메모리 디바이스(1)의 동작을 우선 개략 설명한 후, 상술한다.

메모리 디바이스(1)가 동작되기 전에, 각 기억 소자(트랜지스터)에 축적된 챠지량을 백그라운드 동작으로서, 모니터링한다. 어떤 원인에 의해 메모리 셀(21)의 플로팅 게이트(FG)로부터 챠지가 이탈된 것이 판명되면, 챠지 이탈 불량을 갖는 메모리 셀(21)에 데이터를 재기입하여, 챠지의 이탈에 대한 구제, 즉 챠지를 재주입한다(또한, 이 기입 동작을 "리프레싱 동작"이라 함).

챠지 이탈 불량의 검출은 외부 장치로부터의 어떤 동작을 요구하지 않는다. 메모리 셀(21)이 대기 상태 또는 비선택 상태에 있는 동안, 백그라운드 독출 동작을 행함으로써, 높은 정밀도에 의해, 챠지 이탈 불량을 고속으로 검출할 수 있다. 이 데이터 독출 동작은 다음과 같이 행해진다. 각 메모리 셀(21)로부터의 데이터를 독출용 기준 트랜지스터(RT)로부터의 데이터, 및 기입용 기준 트랜지스터(PT)로부터의 데이터와 비교한다. 독출용 기준 트랜지스터(RT)의 문턱 전압값(Vt1)에 비해 높고, 기입용 기준 트랜지스터(PT)의 문턱 전압값(Vt2)에 비해 낮은 문턱전압값(Vt)을 갖는 메모리 셀(21)이 검출되면, 이 메모리 셀(21)이 챠지 이탈 불량을 가짐을 판정할 수 있다. 그 이유는 이러한 문턱 전압값(Vt)은 존재할 수 없기 때문이다. 상기 챠지 이탈 불량의 검출은 예컨대, 다음 기간 내에 행할 수 있다.

첫째, 메모리 디바이스(1)의 비선택 기간동안, 메모리 셀(21)의 챠지 이탈 불량의 검출을 행할 수 있다. 이 경우, 메모리 디바이스(1)의 비선택 기간은 백그라운드 독출 동작을 행하기 위해, 충분히 길 필요가 있다. 따라서, 비선택 기간이 소정의 기간을 초월하면, 비선택 기간동안, 챠지 이탈 불량을 검출하는 독출 동작이 행해진다.

둘째, 메모리셀(21)의 선택 기간 내의 블랭크 기간동안, 메모리 셀(21)의 챠지 이탈 불량의 검출을 행할 수 있다. 메모리 셀(21), 기입용 기준 트랜지스터(PT) 및 독출용 기준 트랜지스터(RT)로부터 데이터를 독출한다. 독출용 기준 트랜지스터(RT)의 문턱 전압값에 비해 높고, 기입용 기준 트랜지스터(PT)의 문턱 전압값에 비해 낮은 문턱 전압값(Vt)을 갖는 메모리 셀(21)이 검출되면, 이 메모리 셀(21)이 챠지 이탈 불량을 가짐을 판정할 수 있다. 그 이유는 이러한 문턱 전압값은 존재할 수 없기 때문이다.

상기와 같이, 메모리 셀(21)의 챠지 이탈 불량이 검출되면, 리프레싱 동작으로서 다음의 방법으로, 동일 메모리 셀(21)에 데이터를 기입한다. 데이터 독출 동작에 비해, 데이터 기입 동작은 좀더 많은 에너지량이 요구되고, 시간이 좀더 걸린다. 따라서, 백그라운드 데이터 기입 동작을 행하는 것이 어렵다.

그러나, 챠지 이탈 불량의 발생 빈도는 매우 낮으므로, 백그라운드 데이터기입 동작이 구제에 대해 요구되는 빈도 또한 매우 낮다. 따라서, 메모리 디바이스(1)가 확실히 비선택 상태에 있고, 메모리 셀(21)의 챠지 이탈 불량의 구제를 위해 기입 동작을 행하기 위한 충분히 긴 기간동안, 데이터를 기입할 수 있다. 메모리 디바이스(1)가 초저소비 전력 모드가 되거나, 또는 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀하는 순간, 백그라운드 리프레싱 동작은 기입 동작을 행함으로써 실현될 수 있다. 여기서, "순간"은 마이크로초 단위이다.

데이터 재기입 동작에 의해 챠지 이탈 불량이 구제된 후, 챠지 이탈 불량이 구제됨을 나타내는 플래그를 메모리 디바이스(1)의 챠지 로스/게인 기록 메모리(7)(EEPROM 영역)에 기입할 수 있다. 이와 같이, 메모리 디바이스(1)를 사용하는 정보 기기 등의 제품이 불량에 의해 소비자로부터 반품되면, 챠지 이탈 불량과 실제 사용시에 발생하는 불량 사이의 상호 관계상의 어떤 정보를 얻을 수 있다. 또한, 메모리 디바이스(1)는 기본적으로 어떠한 챠지 이탈 불량도 발생되지 않아야 한다. 플래그를 포함하는 챠지 로스/게인 기록 메모리(7)로부터, 실제 사용시에 챠지 이탈 불량이 발생되는 빈도 또한 얻을 수 있다. 이러한 정보에 기초하여, 메모리 디바이스(1)의 진짜 데이터 유지 특성을 명확히 할 수 있으며, 이는 여전히 고신뢰성의 디바이스를 실현하는 노하우의 축적이 된다.

상기 백그라운드 기입 동작에 따르면, 데이터를 기입하기 위한 전원은 메모리 시스템(메모리 디바이스(1))으로부터 공급될 필요가 있다. 메모리 시스템의 몇몇 종류에서, 통상의 메모리 동작 기간으로부터, 백그라운드 기입 동작 기간 동안, 예컨대 초저소비 전력 모드 기간 동안, 상이한 전력의 레벨이 메모리 디바이스에공급된다. 특히, 메모리 시스템의 몇몇 종류는 백그라운드 기입 동작 기간 동안, 초저소비 전력 모드에 있을 수 있다. 이 경우, 메모리 시스템으로부터 추가 전력이 공급될 수 없다. 이러한 동작 환경 하에 부적합한 메모리 셀(21)에 백그라운드 기입 동작을 행하기 위해, 전기 에너지 축적 수단(백업 용량 수단)을 데이터를 기입하기 위해 제공할 수 있다. 특히, 백업 용량 수단은 메모리 디바이스(1)에 챠지를 축적하기 위한 백업용 콘덴서(81)(도1)일 수 있다. 통상의 메모리 동작 기간 동안, 백엉용 콘덴서(81)에 챠지가 축적된다. 예컨대, 메모리 시스템이 초저소비 전력 모드가 되고, 메모리 디바이스(1)도 초저소비 전력 모드가 되면, 백업용 콘덴서(81) 내의 챠지는 방전되지 않고, 그대로 축적된다. 메모리 디바이스(1)가 백그라운드 동작으로서 메모리 셀(21)의 챠지 이탈 불량의 검출을 행하거나, 또는 챠지 이탈 불량을 갖는 것이 검출된 메모리 셀(21)에 백그라운드 기입 동작을 행하는 동안, 백업용 콘덴서(81)에 축적된 전기 에너지를 사용할 수 있다.

지금까지, 챠지 이탈 불량을 설명했다. 소거 상태에 있는 메모리 디바이스(1)의 메모리 셀(21)의 플로팅 게이트에서 챠지량이 증가하는 챠지 증가 불량도 발생한다. 통상, 메모리 셀(21)이 플래시 EEPROM형 메모리 디바이스(1)로부터 선택적으로 소거될 수 없기 때문에, 이러한 불량을 구제하는 것은 불가능하다. 그럼에도 불구하고, 메모리 셀(21)의 문턱 전압값이 독출용 기준 트랜지스터(RT)의 문턱 전압값(Vt1)(도4)과 소거용 기준 트랜지스터(ET)의 문턱 전압값(Vt3)(도4) 사이에 있으면, 이러한 불량을 검출할 수 있다. 챠지 이탈 불량 뿐 아니라 챠지 증가 불량도 메모리 디바이스(1)의 신뢰성이 악화됨을 나타내는 파라미터이다. 상기와같이, 챠지 증가 불량은 구제할 수 없지만, 챠지 증가 불량상의 정보는 기록될 수 있다. 메모리 디바이스(1)를 사용한 정보 기기 등의 제품이 소비자로부터 반품되면, 챠지 증가 불량이 발생했는지 아닌지를 알 수 있으므로, 이는 메모리 디바이스(1)의 제품 프로세스를 향상시키는 파라미터로서 매우 유용하다.

이하, 메모리 디바이스(1)의 동작을 도1 내지 도9를 참조하여, 순서대로 상술한다.

메모리 디바이스(1)가 메모리 시스템의 요구로, 저소비 전력 모드가 된다고 가정한다. 통상, 메모리 디바이스(1)는 컨트롤 입력 단자(51)를 통해 초저소비 전력 모드가 되도록, 메모리 시스템에 의해 컨트롤된다. 이때, 디바이스 컨트롤 논리 회로(5)는 메모리 디바이스(1)를 초저소비 전력 모드로 놓고, 또한 챠지 이탈 불량 및 챠지 증가 불량의 검출 개시를 위한 스타트 신호를 라인(52)을 통해, 챠지 로스 구제 컨트롤 논리 회로(6)에 출력한다. 또한, 이러한 스타트 신호 출력 동작은 메모리 디바이스(1)가 초저소비 전력 모드에 놓여 있음을 챠지 로스 구제 컨트롤 논리 회로(6)에 알린다. 스타트 신호를 수신하자마자, 챠지 로스 구제 컨트롤 논리 회로(6)는 메모리 셀 어레이(2)로부터의 백그라운드 독출 동작을 즉시 개시한다. 도6을 참조하여, 이 동작을 좀더 상세히 설명한다.

도6은 도1에 도시한 메모리 디바이스의 동작을 나타내는 타이밍도이다. 도6에 도시한 바와 같이, 스타트 신호(521)가 라인(52)으로부터 입력되면, 챠지 로스 구제 컨트롤 논리 회로(6)는 챠지 이탈 불량 및 챠지 증가 불량의 검출을 개시한다. 특히, 챠지 로스 구제 컨트롤 논리 회로(6)는 스타트 신호(521)를 수신하자마자, 내부 어드레스의 생성을 개시한다. 또한, 챠지 로스 구제 컨트롤 논리 회로(6)는 챠지 이탈 불량 및 챠지 증가 불량을 검출하기 위해, 기준 트랜지스터(PT,RT,ET)에 각각 접속하기 위한 3개의 셀렉트 라인을 순차 선택한다.

좀더 상세하게, 챠지 로스 구제 컨트롤 논리 회로(6)는 생성된 내부 어드레스를 행 디코더(3X)와 열 디코더(3Y)에 라인(62)을 통해 출력함으로써, 메모리 셀 어레이(2)로부터의 백그라운드 독출 동작을 개시한다. 백그라운드 독출 동작이 개시되면, 챠지 로스 구제 컨트롤 논리 회로(6)는 셀렉트 라인(61)을 통해, 기준 트랜지스터(PT,ET,RT)를 순차 선택한다. 선택 순번은 중요하지 않지만, 여기서는 소거용 기준 트랜지스터(ET), 기입용 기준 트랜지스터(PT) 및 독출용 기준 트랜지스터(RT)의 순서대로 선택한다. 센싱용 차동 증폭기(41)로부터 출력된 데이터에 관해, "1"의 값은 소거를 나타내고, "0"의 값은 기입을 나타낸다.

도6에서, 내부 어드레스가 생성되어 기준 트랜지스터(ET,PT,RT)가 순차 선택되면, 챠지 로스 구제 컨트롤 논리 회로(6)는 소거용 기준 트랜지스터(ET)를 사용하여 독출된 "0"의 값, 기입용 기준 트랜지스터(PT)를 사용하여 독출된 "1"의 값, 및 독출용 기준 트랜지스터(RT)를 사용하여 독출된 "0"의 값을 얻는다. 도6에 도시한 메모리 셀(21)이 챠지 이탈 불량을 가짐을 안다. 메모리 셀(21)이 통상의 데이터 유지 상태에 있으면, 데이터 출력 라인(43)으로부터의 데이터는 소거용 기준 트랜지스터(ET)를 사용하여 독출된 "0"의 값, 기입용 기준 트랜지스터(PT)를 사용하여 독출된 "0"의 값, 및 독출용 기준 트랜지스터(RT)를 사용하여 독출된 "0"의 값을 갖는다.

챠지 이탈 불량 또는 챠지 증가 불량이 발견되지 않으면, 챠지 로스 구제 컨트롤 논리 회로(6)는 자동 인크리먼트(increment)를 행하여, 다음 내부 어드레스를 생성한다. 따라서, 메모리 셀 어레이(2) 내의 모든 메모리 셀(21)이 순차 주사되어, 그 데이터 유지 상태가 정상인지 또는 불량인지를 확인한다.

챠지 이탈 불량이 발견되면, 챠지 로스 구제 컨트롤 논리 회로(6)는 백그라운드 재기입 동작으로 들어가든지, 또는 불량을 갖는 메모리 셀(21)의 어드레스를 그 안에 저장할 수 있어서, 적당한 시기에 백그라운드 기입 동작을 행할 수 있다. 통상, 기입 동작은 메모리 셀(21)의 플로팅 게이트(FG)에 챠지를 주입하기 위한 전력이 요구된다. 예컨대, 휴대 전화 등의 메모리 시스템에서, 전력 공급의 부담이 과도해 질 수 있다. 전체 메모리 시스템이 초저소비 전력 모드가 되면, 필요한 레벨의 전력을 메모리 디바이스(1)에 공급할 수 없다. 이러한 상황을 다루기 위해, 다음의 3가지 방법으로 전력을 공급할 수 있다.

제1 전력 공급 방법(도6의 동작 상태예(1))에 따르면, 메모리 디바이스(1)는 백업용 콘덴서(81)를 포함한 백업 용량 수단을 내장하고 있다. 백그라운드 기입 동작은 백업용 콘덴서(81)로부터의 전력을 사용하여 행해진다. 그러나, 백그라운드 기입 동작이 계속되면, 백업용 콘데서(81)의 단자 전압이 저하된다. 단자 전압의 레벨은 레벨 감시부(레벨 감시 회로)(82)에 의해 감시된다. 콘덴서(81)의 단자 전압이 소정의 값 이하가 되면, 레벨 감시부(82)는 라인(83)을 통해, 챠지 로스 구제 컨트롤 논리 회로(6)에 레벨 저하를 나타내는 신호를 출력한다. 따라서, 챠지 로스 구제 컨트롤 논리 회로(6)는 백업용 콘덴서(81)의 단자 전압의 저하를 알린다. 그후, 레벨 감시부(82)는 백그라운드 기입 동작을 정지하기 위해, 챠지 로스 구제 컨트롤 논리 회로(6)를 컨트롤한다.

제2 전력 공급 방법(도6의 동작 상태예(2))에 따르면, 백그라운드 기입 동작이 가능한 기간동안, 예컨대 메모리 디바이스(1)가 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀하는 순간, 백그라운드 기입 동작은 챠지 로스 구제 콘트롤 논리 회로(6) 내의 최종 어드레스를 사용하여 행해진다. 메모리 디바이스(1)가 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀되면, 통상 메모리 디바이스(1)는 안정된 복귀를 위해 지연 기간이 제공될 필요가 있다. 지연 기간동안, 메모리 시스템의 전력 공급이 이 기간 내에 통상의 전력 공급 능력을 갖기 때문에, 전력의 관점에서, 백그라운드 기입 동작은 메모리 시스템(메모리 디바이스(1)를 포함)상에 인가된 전력 공급의 부담 없이 행해질 수 있다.

제3 전력 공급 방법에 따르면, 데이터 유지 불량을 갖는 메모리 셀(21)의 어드레스는 상기와 같이, 챠지 로스 구제 컨트롤 논리 회로(6) 내에 기억된다. 도6의 동작 상태예(2)와 상이하게, 메모리 디바이스(1)가 초저소비 전력 모드가 될 때, 백그라운드 기입 동작이 행해진다. 일반적으로, 어느 정도의 지연 기간 후, 메모리 시스템이 초저소비 전력 모드로 되는 순간, 메모리 시스템의 안정된 동작을 위해, 메모리 시스템의 전력 공급 능력은 저하되지 않는다. 이 지연 기간을 사용하여, 백그라운드 기입 동작을 행할 수 있다.

상기 방법 중 어느 것에 의해 백그라운드 기입 동작이 행해진 후, 메모리 셀(21)에 관한 기록은 다음과 같이 저장될 수 있다. 챠지 이탈 불량 및 챠지 증가불량 중 적어도 하나가 발견되면, 챠지 로스 구제 컨트롤 논리 회로(6)는 챠지 로스/게인 기록 메모리(7)에, 데이터 유지 불량 정보, 예컨대 데이터 유지 불량 및 종별 챠지 기억 불량(예컨대, 챠지 이탈 불량 및/또는 챠지 증가 불량)을 갖는 메모리 셀(21)의 어드레스를 저장한다. 메모리 디바이스(1)를 사용한 정보 기기 등의 제품이 소비자로부터 반품되면, 데이터 유지 불량 정보를 특수 코맨드를 사용하는 외부 디바이스에 의해 독출할 수 있다.

메모리 셀(21)이 챠지 증가 불량을 갖는 경우, 데이터 출력 라인(43)으로부터의 데이터는 소거용 기준 트랜지스터(ET)를 사용하여 독출된 "0"의 값, 기입용 기준 트랜지스터(PT)를 사용하여 독출된 "1"의 값, 및 독출용 기준 트랜지스터(RT)를 사용하여 독출된 "1"의 값을 갖는다. 챠지 증가 불량은 챠지 이탈 불량과 상이하게, 데이터 재기입에 의해 구제될 수 없다. 그 이유는 플래시 EEPROM형 메모리 디바이스(1)가 메모리 블록 내의 데이터를 일괄적으로만 소거할 수 있도록 하기 때문에, 챠지가 임의의 메모리 셀(21)로부터 강제적으로 제거될 수 없기 때문이다. 그러나, 챠지 로스/게인 기록 메모리(7)에 기억된 챠지 증가 불량의 발생상의 정보를 상기 방법으로 나중에 활용할 수 있다.

메모리 디바이스(1)가 초저소비 전력 모드로부터 통상의 전력 소비 모드로 일단 복귀된 후, 딥 파워 다운 모드가 되면, 메모리 디바이스(1)에 전력 공급이 중단되는 일 없이, 이전 백그라운드 데이터 독출 동작이 행해진 최종 메모리 셀(21)에서 동작이 개시될 수 있다. 이와 다르게, 최종 메모리 셀(21) 바로 다음의 메모리 셀(21)에서 동작이 개시될 수도 있다. 이를 실현하기 위해, 워크 RAM 영역이 챠지 로스 구제 컨트롤 논리 회로(6)에 제공되어, 최종 어드레스가 워크 RAM 영역에 저장된다. 메모리 디바이스(1)의 전원이 꺼지지 않으면, 기억 내용은 소거되지 않는다. 메모리 디바이스(1)가 다시 초저소비 전력 모드가 되면, 워크 RAM 영역(즉, 최종 어드레스)내에 저장된 내용이 독출되어, 챠지 이탈 불량 및 챠지 증가 불량을 검출하는 독출 동작이 최종 어드레스의 최종 메모리 셀(21)에서 개시될 수 있다.

상기 워크 RAM을 사용하는 대신, EEPROM형 메모리 셀을 사용할 수 있다. 이 경우, 메모리 디바이스(1)의 전력이 꺼진 후에도, 최종 어드레스를 저장할 수 있다. 따라서, 메모리 디바이스(1) 전원의 on/off에 상관없이, 챠지 이탈 불량 및 챠지 증가 불량을 검출하는 독출 동작이 최종 어드레스의 최종 메모리 셀(21)에서 개시될 수 있다.

초저소비 전력 모드 기간의 동작 이외에, 메모리 디바이스(1)의 비선택 기간에 백그라운드 기입 동작을 행할 수 있다. 메모리 디바이스(1)의 비선택 기간이 소정의 기간을 초과하면, 메모리 시스템(메모리 디바이스(1) 포함)이 메모리 디바이스(1)를 요구하지 않는 모드로 되어, 백그라운드 기입 동작이 문제없이 행해질 수 있음을 판단한다. 따라서, 메모리 시스템은 백그라운드 기입 동작을 가능하게 한다.

이 기간동안, 백그라운드 기입 동작을 행하는 것과 함께, 챠지 이탈 불량 및 챠지 증가 불량이 검출될 수 있다. 챠지 이탈 불량 또는 챠지 증가 불량에 대한 검출 동작을 행하거나, 또는 백그라운드 기입 동작을 행하는 동안, 상기 메모리 디바이스(1)가 선택 상태로 되면, 메모리 디바이스(1)가 통상의 메모리 동작 모드로 즉시 복구될 필요가 있다. 이를 실현하기 위해, 디바이스 컨트롤 논리 회로(5)가 메모리 디바이스(1)가 선택 상태임을 검출하면, 디바이스 컨트롤 논리 회로(5)는 메모리 디바이스(1)가 선택 상태에 있는지를 검출함을 나타내는 신호를 챠지 로스 구제 컨트롤 논리 회로(6)에 즉시 출력한다.

챠지 로스 구제 컨트롤 논리 회로(6)의 내부 회로 구성이 도5에 도시한 바와 같은 경우, 메모리 디바이스(1)는 즉시 통상의 메모리 동작으로 복귀될 수 있다. 메모리 디바이스(1)가 코맨드 입력 모드로 되돌아올 때, 이는 디바이스 컨트롤 논리 회로(5)에 의해서만 처리될 수 있으며, 코맨드 입력이 디바이스 컨트롤 논리 회로(5)에 의해 처리되는 동안, 백그라운드 동작은 챠지 로스 구제 컨트롤 논리 회로(6)에 의해 정지될 수 있다.

이 동작은 도7을 참조하여, 상세히 설명한다. 도7의 기간(D)에서, 메모리 디바이스(1)는 메모리 셀(21)의 챠지 이탈 불량의 구제를 위한 백그라운드 기입 동작을 행한다. 이때, 디바이스 셀렉트 신호와 독출 신호는 인에이블되도록 주장된다. 따라서, 메모리 디바이스(1)는 즉시 백그라운드 동작을 정지하여, 통상의 데이터 독출을 행해야 한다. 이는 OR 게이트 논리 회로(65)와 핫라인 회로(63)를 포함하는 게이트 논리 회로에 의해 실현된다. 디바이스 셀렉트 신호가 인에이블되고, 독출 신호가 인에이블되면, 백그라운드 인에이블 라인(64)(도5)은 즉시 디스에이블되어야 한다. 그러나, 백그라운드 인에이블 라인(64)은 복잡한 논리 회로를 형성하므로, 메모리 디바이스(1)의 동작에 영향을 미치지 않고, 백그라운드 인에이블 라인(64)을 순간적으로 디스에이블하는 것은 실질적으로 불가능하다. 따라서, 도7의 기간(E)에서, 비선택 기간이 종료한 후에도, 백그라운드 인에이블 라인(64)은 임의의 시간동안 인에이블 상태를 유지한다. 디렉트 독출 신호는 메모리 디바이스(1)의 셀렉트 신호와 독출 인에이블 신호로부터 생성되고, 디렉트 독출 신호는 독출용 기준 트랜지스터(RT)에 직접 입력된다. 핫라인 회로(63)는 메모리 디바이스(1)가 통상의 메모리 동작으로 즉시 복귀할 수 있도록 한다. 기간(F)에서, 백그라운드 컨트롤 회로로서의 챠지 로스 구제 컨트롤 논리 코어(60)가 완전히 안정되면, 백그라운드 인에이블 라인(64)으로부터의 신호는 디스에이블 상태로 되고, 기준 트랜지스터(PT,ET,RT)에 대한 셀렉트 라인(61)은 통상의 디바이스 컨트롤을 행하기 위한 컨트롤 회로에 의해 즉시 컨트롤된다.

상기 동작에서, 메모리 디바이스(1)는 백그라운드 동작으로부터 통상의 메모리 동작으로 순간적으로 전송될 수 있다. 메모리 디바이스(1)가 통상의 데이터 독출로 복귀하면, 상기의 핫라인 회로(63)가 추가 제공될 필요가 있다. 메모리 디바이스(1)가 통상의 메모리 동작의 다른 타입으로 복귀하면, 핫라인 회로(63)는 특별히 요구되지 않는다. 그 이유는 예컨대, 데이터 기입, 데이터 소거 및 상태 독출의 데이터 독출 이외의 통상의 메모리 동작의 그 이외의 타입이 코맨드를 사용한 메모리 시스템에 의해 모두 실행되기 때문이다. 코맨드는 통상의 디바이스 컨트롤을 행하기 위한 디바이스 컨트롤러에 의해 독립적으로 수신되며, 이는 챠지 로스 구제 컨트롤 논리 회로(6)로부터 분리된다. 디바이스 컨트롤러는 코맨드를 해석하여, 다음 동작(소거, 기입 등)을 행한다. 이 동작은 임의의 시간을 요구한다. 따라서, 기준 트랜지스터의 동작을 통상의 메모리 동작 모드에 순간적으로 절환하기 위한 특수 핫라인 회로(63)가 특별히 요구되지 않는다.

도7에서, "PV"는 프로그램 검사를 의미한다.

메모리 디바이스(1)가 매우 긴 데이터 독출 기간(예컨대, 수십 마이크로초의 단위)을 갖는 경우, 통상의 데이터 독출이 완료된 후, 메모리 디바이스(21)는 실질적으로 동작하지 않고, 각 메모리 셀(21)의 데이터를 독출용 기준 트랜지스터(RT), 기입용 기준 트랜지스터(PT) 및 소거용 기준 트랜지스터(ET)와 비교하여 독출한다. 이 동작을 도8의 타이밍도를 사용하여 설명한다.

도8에 도시한 바와 같이, 어드레스가 포인트(G)에 전송된다. 그 후, 디바이스 셀렉트 라인(511)과 독출 인에이블 라인(512)이 인에이블 상태가 된다. 도8의 기간(H)에서, 데이터 독출은 메모리 디바이스(1) 내부에서 행해진다. 데이터 독출의 사이클 타임은 수십 마이크로초인 반면, 데이터 독출에 요구되는 기간은 수백 나노세컨드이다. 따라서, 도8의 기간(H)에 나타낸 바와 같이, 데이터 독출은 사이클 타임에 비해 좀더 단기간에 메모리 디바이스(1)에서 종료된다. 데이터 독출이 완료된 후의 블랭크 기간에, 메모리 셀(21)의 챠지 이탈 불량 또는 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작이 행해진다. 어드레스 전송 검출 회로(9)는 데이터 독출 동작 기간(데이터 독출 기간)이 종료됨을 검출한다. 데이터 독출 동작 기간 후, 어드레스 전송이 어드레스 전송 검출 회로(9)에 의해 검출되면, 백그라운드 동작이 정지된다(도8의 포인트(i)).

통상의 데이터 독출이 완료된 후의 아이들링 기간(K)동안, 챠지 이탈 불량에 대한 구제를 위한 백그라운드 기입 동작이 행해진다(도8의 기간(j)). 독출 동작과상이하게, 기입 동작은 동일 데이터 독출 기간내에 종료되는 것이 바람직하다. 따라서, 백그라운드 기입 동작에 요구되는 기간이 아이들링 기간(K)에 비해 긴 경우, 백그라운드 기입 동작을 금지하는 알고리즘을 채용할 필요가 있다.

상기와 같이, 본 발명에 따르면, 메모리 셀(21)의 문턱 전압값이 독출용 기준 트랜지스터(RT)의 문턱 전압값과 기입용 기준 트랜지스터(PT)의 문턱 전압값 사이에 있을 때, 챠지 로스 구제 컨트롤 논리 회로(6)는 메모리 셀(21)이 챠지 이탈 불량을 가짐을 판정한다. 또한, 메모리 셀(21)의 문턱 전압값이 독출용 기준 트랜지스터의 문턱 전압값과 소거용 기준 트랜지스터(ET)의 문턱 전압값 사이에 있을 때, 챠지 로스 구제 컨트롤 논리 회로(6)는 메모리 셀(21)이 챠지 증가 불량을 가짐을 판정한다. 따라서, 챠지 이탈 불량을 챠지 증가 불량과 명백히 구별할 수 있다. 따라서, 예컨대 메모리 셀(21)이 챠지 이탈 불량을 갖는지 또는 챠지 증가 불량을 갖는지의 데이터 유지 상태의 검출을 높은 정밀도로 행할 수 있다.

메모리 디바이스(1)가 메모리 디바이스(1)에 백그라운드 기입 동작을 행하기 위해 충분히 긴 비선택 기간을 가지면(예컨대, 메모리 디바이스(1)가 비선택 기간일 때, 사이클 타임이 상대적으로 긴 경우), 챠지 이탈 불량을 갖는 메모리 셀(21)에 기입 동작을 행할 수 있다. 이와 같이, 시간 확보가 어려운 백그라운드 재기입 동작에 대한 시간을 얻을 수 있다. 메모리 디바이스(1)가 메모리 디바이스(1)에 백그라운드 기입 동작을 행하기 위해 충분히 긴 동작 사이클 타임을 가질 때, 통상의 데이터 독출이 메모리 디바이스(1)에 의해 행해지는 동안, 챠지 이탈 불량을 갖는 메모리 셀(21)에 재기입 동작을 행할 수 있다. 이와 같이, 시간 확보가 어려운 백그라운드 재기입 동작에 대한 시간을 얻을 수 있다. 메모리 시스템이 통상의 데이터 독출을 행하고, 메모리 디바이스(1)를 동작하기 위한 사이클 타임이 충분히 긴 경우, 메모리 디바이스(1)로부터의 통상의 데이터 독출이 종료된 후, 챠지 이탈 불량 및 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작을 행할 수 있다. 이와 같이, 백그라운드 독출 동작을 효율적으로 행할 수 있다.

상기와 같이, 본 발명에 따르면, 메모리 셀로부터 독출된 데이터와 독출용 기준 소자, 기입용 기준 소자 및 소거용 기준 소자 각각으로부터 독출된 데이터 사이의 비교 결과에 기초하여, 데이터 유지 불량을 검출한다. 따라서, 챠지 이탈 불량 및 챠지 증가 불량을 서로 명백히 구별할 수 있다. 따라서, 축적된 방대한량의 노하우를 전체적으로 요구하지 않고, 매우 신뢰할 수 있는 데이터 유지를 실현할 수 있다.

본 발명에 따르면, 메모리 디바이스의 전원이 켜지면, 데이터 유지가 정상적으로 행해지는지 또는 아닌지를 확인할 수 있다. 통상, 메모리 디바이스의 전원이 켜지면, 메모리 시스템은 안정된 개시를 위한 지연 기간이 제공된다. 이 지연 기간은 백그라운드 데이터 재기입 동작을 행하기 위해 사용될 수 있다. 따라서, 시간 확보가 어려운 백그라운드 재기입 동작을 위한 시간을 확실하게 얻을 수 있다. 또한, 메모리 디바이스의 비선택 기간 및, 메모리 셀로부터 통상의 데이터 독출이 행해지는 동안의 블랭크 기간동안, 데이터 유지 불량을 검출할 수 있다.

메모리 시스템이 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀하면, 안정된 복귀를 위해, 메모리 시스템은 일반적으로 지연 기간이 제공된다. 본 발명에 따르면, 이 지연 기간은 백그라운드 재기입 동작을 행하기 위해 사용된다. 따라서, 시간 확보가 어려운 백그라운드 재기입 동작에 대한 시간을 확실하게 얻을 수 있다.

본 발명에 따르면, 메모리 디바이스는 초저소비 전력 모드에서 백그라운드 동작을 행하기 위해 요구되는 에너지 확보를 위해, 콘덴서 등의 내장된 백업 용량수단을 갖는다. 따라서, 안정된 백그라운드 동작이 얻어지고, 안정된 백그라운드를 행할 수 있는 시간을 연장할 수 있다.

본 발명에 따르면, 챠지 이탈 불량 또는 챠지 증가 불량을 갖는 메모리에 관한 정보를 기록 정보로서 저장한다. 기록 정보 저장 수단은 데이터를 1회만 기입할 수 있는 메모리를 사용하여 형성할 수 있다. 기록 정보 저장 수단으로부터의 정보를 나중에 제거함으로써, 좀더 높은 신뢰성을 갖는 디바이스의 개발에 중요한 정보(예컨대, 파라미터들)를 얻을 수 있다.

본 발명에 따르면, 챠지 이탈 불량 또는 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작이 중단되면, 주사된 최종 메모리 셀의 어드레스 정보가 예컨대, 워크 RAM 영역에 저장된다. 백그라운드 동작이 다시 행해질 수 있을 때, 정보에 기초하여, 백그라운드 동작이 개시되는 메모리 셀의 어드레스를 판정한다. 따라서, 효율적인 백그라운드 독출 동작을 행할 수 있다. 챠지 이탈 불량 또는 챠지 증가 불량을 검출하기 위한 백그라운드 독출 동작이 행해지는 동안, 전원이 꺼지면, 어드레스 주사 정보가 예컨대, EEPROM 영역에 저장된다. 전원이 다시 켜지고, 백그라운드 독출 동작이 재개되면, 이전 백그라운드 독출 동작까지의 어드레스 주사 정보를 EEPROM 영역으로부터 독출할 수 있고, 이전 백그라운드 독출 동작이 종료된 어드레스를 사용하여, 독출 동작이 개시된다. 따라서, 유효한 백그라운드 동작을 행할 수 있다.

상기 예에서, 비휘발성 반도체 기억장치를 설명했다. 본 발명에 따른 비휘발성 반도체 기억장치를 예컨대, 휴대 전화 또는 컴퓨터 등의 정보 기기에 쉽게 설치하여, 본 발명의 효과를 제공할 수 있다. 예컨대, 도9에 도시한 바와 같이, 정보 기기(100)는 예컨대, RAM 또는 ROM(예컨대, 플래시 메모리) 등의 정보 기억부, 컨트롤 입력부, 예컨대 액정 표시장치 등의 초기 스크린 또는 정보 처리 결과를 표시하기 위한 표시부, 및 CPU(central processing unit)를 포함할 수 있다. 상기 CPU는 소정의 정보 처리 프로그램 또는 그 데이터에 기초하여, 컨트롤 입력부로부터 컨트롤 명령을 수신하자마자, 정보 기억부로부터 정보를 독출하거나 또는 정보 기억부에 정보를 기입(기억 동작)하거나 데이터를 전송함으로써, 각종 정보 처리를 행한다. 이 경우, 본 발명에 따른 비휘발성 반도체 메모리 디바이스를 정보 기억부에 쉽게 사용할 수 있다.

본 발명의 범위와 정신을 벗어나지 않고 당업자들에 의해 여러 가지 다른 변경이 용이하게 실시될 수 있을 것이다. 따라서, 첨부된 특허 청구의 범위는 본 명세서에서 기술된 내용으로 제한되는 것이 아니라, 더 넓게 해석되어야 한다.

Claims

복수의 비휘발성 메모리 셀에 데이터 기입 동작, 데이터 독출 동작, 및 데이터 소거 동작을 실행할 수 있는 비휘발성 반도체 기억장치에 있어서:

복수의 각 메모리 셀로부터 독출된 데이터와 독출용 기준 소자를 사용하여 독출된 데이터를 비교하여 얻어진 제1 비교 결과, 복수의 각 메모리 셀로부터 독출된 데이터와 기입용 기준 소자로부터 독출된 데이터를 비교하여 얻어진 제2 비교 결과, 및 복수의 각 메모리 셀로부터 독출된 데이터와 소거용 기준 소자로부터 독출된 데이터를 비교하여 얻어진 제3 비교 결과를 출력하기 위한 데이터 비교 수단; 및

상기 데이터 비교 수단으로부터 얻어진 제1, 제2 및 제3 비교 결과에 기초하여, 복수의 메모리 셀 중, 메모리 셀의 데이터 유지 불량을 검출하기 위한 데이터 유지 불량 검출 수단을 포함하는 비휘발성 반도체 기억장치.
제1항에 있어서, 상기 데이터 비교수단은:

독출용 기준 소자, 기입용 기준 소자 및 소거용 기준 소자를 포함하는 기준 소자군; 및

하나의 입력단에서 EEPROM형의 복수의 각 메모리 셀에 접속되고, 또한 다른 입력단에서 기준 소자군에 접속된 센싱용 차동 증폭 수단을 포함하는 비휘발성 반도체 기억장치.
제1항에 있어서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 기입용 기준 소자의 문턱 전압값 사이에 있는 경우, 상기 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 이탈 불량을 가짐을 판정하는 비휘발성 반도체 기억장치.
제1항에 있어서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 소거용 기준 소자의 문턱 전압값 사이에 있는 경우, 데이터 유지 불량 검출 수단이 메모리 셀이 챠지 증가 불량을 가짐을 판정하는 비휘발성 반도체 기억장치.
제1항에 있어서, 상기 각 메모리 셀의 비선택 기간동안, 상기 각 메모리 셀로부터 통상의 데이터 독출이 행해지는 동안의 블랭크 기간동안, 및 전원이 켜지는 때 중 적어도 어느 하나에서, 상기 데이터 유지 검출 수단이 데이터 유지 불량을 검출하는 비휘발성 반도체 기억장치.
제2항에 있어서, 상기 복수의 메모리셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 기입용 기준 소자의 문턱 전압값 사이에 있는 경우, 상기 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 이탈 불량을 가짐을 판정하는 비휘발성 반도체 기억장치.
제2항에 있어서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 소거용 기준 소자의 문턱 전압값 사이에 있는 경우, 상기 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 증가 불량을 가짐을 판정하는 비휘발성 반도체 기억장치.
제6항에 있어서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 소거용 기준 소자의 문턱 전압값 사이에 있는 경우, 상기 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 증가 불량을 가짐을 판정하는 비휘발성 반도체 기억장치.
제8항에 있어서, 챠지 이탈 불량에 대응하는 메모리 셀 정보 및 챠지 증가 불량에 대응하는 메모리 셀 정보를, 기록 정보로서 저장하기 위한 기록 정보 저장 수단을 더 포함하는 비휘발성 반도체 기억장치.
제3항에 있어서, 상기 복수의 메모리 셀 중, 메모리 셀의 문턱 전압값이 독출용 기준 소자의 문턱 전압값과 소거용 기준 소자의 문턱 전압값 사이에 있는 경우, 상기 데이터 유지 불량 검출 수단은 메모리 셀이 챠지 증가 불량을 가짐을 판정하는 비휘발성 반도체 기억장치.
제10항에 있어서, 챠지 이탈 불량에 대응하는 메모리 셀 정보 및 챠지 증가 불량에 대응하는 메모리 셀 정보를, 기록 정보로서 저장하기 위한 기록 정보 저장 수단을 더 포함하는 비휘발성 반도체 기억장치.
제3항에 있어서, 상기 복수의 메모리 셀 중, 메모리 셀이 챠지 이탈 불량을 갖는 경우, 메모리 셀에 데이터 재기입 동작을 행하기 위한 데이터 재기입 수단을 더 포함하는 비휘발성 반도체 기억장치.
제12항에 있어서, 메모리 셀이 초저소비 전력 모드로부터 통상의 전력 소비 모드로 복귀하는 경우, 상기 데이터 재기입 수단은 데이터 재기입 동작을 행하는 비휘발성 반도체 기억장치.
제12항에 있어서, 메모리 디바이스가 초저소비 전력 모드가 되는 경우, 상기 데이터 재기입 수단은 데이터 재기입 동작을 행하는 비휘발성 반도체 기억장치.
제14항에 있어서, 메모리 디바이스가 초저소비 전력 모드가 되는 경우, 상기 데이터 재기입 수단은 백업 용량 수단으로부터 전원을 공급함으로써, 데이터 재기입 동작을 행하는 비휘발성 반도체 기억장치.
제15항에 있어서, 백업 용량 수단으로부터 공급된 전원이 소정의 레벨 이하인 경우, 데이터 재기입 동작을 중단하기 위해 기입 중단 신호를 출력하는 전원 전압 감시 수단을 더 포함하는 비휘발성 반도체 기억장치.
제1항에 있어서, 데이터 검출을 위해 데이터 독출 동작이 행해지는 복수의 메모리 셀 중, 최종 메모리 셀의 최종 어드레스를 저장하는 최종 어드레스 저장 수단을 더 포함하며,

상기 데이터 유지 불량 검출 수단은 상기 최종 어드레스를 사용하여 데이터 독출 동작을 행함으로써, 데이터 유지 불량의 검출을 재개하기 위해 최종 어드레스 저장 수단에 저장된 어드레스를 사용하는 비휘발성 반도체 기억장치.
메모리 셀의 데이터 유지 불량을 검출하기 위해, 제1항에 따른 비휘발성 반도체 기억장치를 사용하는 정보 기기.