KR20020011265A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20020011265A
KR20020011265A KR1020000044642A KR20000044642A KR20020011265A KR 20020011265 A KR20020011265 A KR 20020011265A KR 1020000044642 A KR1020000044642 A KR 1020000044642A KR 20000044642 A KR20000044642 A KR 20000044642A KR 20020011265 A KR20020011265 A KR 20020011265A
Authority
KR
South Korea
Prior art keywords
polysilicon layer
layer
polysilicon
film
silicon nitride
Prior art date
Application number
KR1020000044642A
Other languages
English (en)
Other versions
KR100370156B1 (ko
Inventor
호원준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR20000044642A priority Critical patent/KR100370156B1/ko
Priority to JP2001119558A priority patent/JP2002057124A/ja
Publication of KR20020011265A publication Critical patent/KR20020011265A/ko
Application granted granted Critical
Publication of KR100370156B1 publication Critical patent/KR100370156B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

본 발명은 금속 실리사이드의 면저항(Sheet Resistance) 특성 및 열안정성을 향상시키는데 적당한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 제 1 폴리 실리콘층을 형성하는 단계와, 상기 반도체 기판에 질소 이온을 주입하여 제 1 폴리 실리콘층상에 SiN층을 형성하는 단계와, 상기 SiN층상에 제 2 폴리 실리콘층을 형성하는 단계와, 상기 제 2 폴리 실리콘층상에 고융점 금속막을 형성하는 단계와, 상기 반도체 기판에 열처리를 실시하여 상기 제 2 폴리 실리콘층과 고융점 금속막을 반응시키어 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 제조방법{method for manufacturing of semiconductor device}
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 금속 실리사이드의 면저항(Sheet Resistance) 특성 및 열안정성을 향상시키는데 적당한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 크기가 감소함에 따라 게이트, 소오스 및 드레인영역 등의 면적이 감소하기 때문만 아니라, 소자의 크기를 줄임에 따라 소오스와 드레인 접합을 보다 얇게 할 필요가 있기 때문에 고저항 영역이 초래된다는 사실이 중요하다.
따라서 소오스와 드레인영역과 다결정 실리콘영역의 저항을 본질적으로 줄이는 방법은 이러한 영역의 접촉에 금속 실리사이드를 형성하는 기술이 제안되고 있다.
한편, 측벽 공간이 게이트단을 정렬시키면서 소오스 및 드레인 영역과 게이트 실리사이드 영역을 동시에 형성하는 실리사이드 공정을 때때로 살리사이드 공정이라고 한다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 게이트 절연막(12)을 형성하고, 상기 게이트 절연막(12)상에 폴리 실리콘층(13)을 형성한다.
여기서 상기 폴리 실리콘층(13)은 625℃의 온도와 50.5Pa의 압력 및 SiH4가스 플로우(gas flow)에서 형성한다.
도 1b에 도시한 바와 같이, 상기 폴리 실리콘층(13)상에 티타늄(Ti) 또는 코발트(Co) 등의 금속막(14)을 증착한다.
한편, 상기 금속막(14)으로 Ti막을 사용할 때는 상기 폴리 실리콘층(13)의 표면을 아몰퍼스(Amorphous)화 하기 위해서 질량이 무거운 비소(Arsenic ; As) 이온을 주입한 후에 Ti막을 증착한다.
또한, 상기 금속막(14)으로 Co막을 사용할 때는 곧 바로 폴리 실리콘층(13)상에 Co막을 증착한다.
도 1c에 도시한 바와 같이, 상기 반도체 기판(11)에 열처리 공정을 실시하여 상기 금속막(14)과 금속 이온(Ti 또는 Co)과 폴리 실리콘층(13)의 실리콘 이온(Si)을 반응시키어 금속 실리사이드막(15)을 형성한다.
한편, 상기 금속 실리사이드막(15)이 티타늄 실리사이드막인 경우 전술한 바와 같이 폴리 실리콘층(13)의 표면에 As 이온을 주입하여 폴리 실리콘층(13)의 표면을 아몰퍼스화시킨 후에 Ti막을 증착하고, 열처리 공정을 실시하여 티타늄 실리사이드막을 형성한다.
이때 상기 폴리 실리콘층(13)에서 아몰퍼스화된 부분은 금속 실리사이드막(15)을 형성할 때 실시하는 열처리 효과로 다시 폴리 실리콘층(13)의그레인(grain)을 따라 크리스탈(crystal)로 변화된다.
그러나 상기 폴리 실리콘층(13)의 아몰퍼스화된 부분이 Ti막이 반응할 때 크리스탈 페이스(crystal phase)가 C49에서 C54로 변환될 확률이 낮아져 티타늄 실리사이드막의 저항 증가와 포토/에치(photo/etch) 공정에 의해 디파인(define)되는 선폭에 따른 저항이 증가한다.
또한, 상기 금속 실리사이드막(15)이 코발트 실리사이드막인 경우는 Ti막과 달리 열처리 반응시 Co원자가 폴리 실리콘층(13)으로 확산하여 Si원자와 반응하여 코발트 실리사이드막이 형성된다(티타늄 실리사이드막은 Si원자가 Ti막쪽으로 확산하여 반응한다.
이때 상기 Co원자는 폴리 실리콘층(13)의 그레인 바운드리(grain boundary)를 타고 빠르게 확산하기 때문에 형성되는 코발트 실리사이드막이 그레인 바운드리에 따라서 많이 형성되고, 그레인 바운드리 내부에서는 적게 형성되는 불균일한 프로파일(profile)을 갖는다.
도 2a 내지 도 2b는 종래의 폴리 실리콘층의 단면을 나타낸 TEM이고, 도 2c는 종래의 금속 실리사이드막 및 폴리 실리콘층의 단면을 나타낸 TEM이다.
도 2a에서와 같이, 티타늄 실리사이드막을 형성하기 위해 크리스탈 폴리 실리콘층(13)의 표면에 As를 주입하여 아몰펄스 폴리 실리콘층을 형성하면 크리스탈 폴리 실리콘층(13)의 그레인 바운드리에 의해 아몰펄스 폴리 실리콘층과 크리스탈 폴리 실리콘층(13)의 층간 경계는 보이지 않는다.
도 2b에서와 같이, 폴리 실리콘층(13)을 형성한 후에 아몰퍼스 폴리실리콘층을 연속으로 증착한 후에 열처할 경우에도 하부의 폴리 실리콘층의 그레인 구조의 모양을 따라서 상부의 아몰퍼스 폴리 실리콘층이 다시 재결정화된다.
도 2c에서와 같이, 코발트 실리사이드막을 형성한 후 폴리 실리콘층(13)의 그레인에 따라서 Co원자의 확산에 따른 불균일한 금속 실리사이드막(15)이 형성된다.
한편, 도 2c와 같은 불균일한 실리사이드막은 저항의 상승과 후속 열처리에 대한 불안정한 저항 상승을 의미한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, Ti-실리사이드의 경우 폴리 실리콘층에 Ti막을 증착하기 전에 폴리 실리콘층의 표면을 아몰퍼스화 시키기 위해 As이온을 주입하는 공정이 필요하다.
둘째, 열처리시 아몰퍼스화된 부분이 크리스탈로 변환할 때 C49에서 C54로 변환된 확률이 낮아 금속 실리사이드의 저항이 증가하고, 실리사이드 형성 이후의 열처리 온도에 매우 민감하게 반응하여 티타늄 실리사이드의 재결합 성장(agglomeration)을 가속화시켜 저항의 상승을 유발한다.
셋째, 코발트 실리사이드인 경우 금속 실리사이드를 형성하기 위한 열처리 과정에서 폴리 실리콘층의 그레인 바운드리로 Co원자의 빠른 확산과 그레인 내부에서의 상대적으로 느린 확산속도의 차이로 인하여 형성된 실리사이드가 불균일하여 저항이 상승한다.
넷째, 코발트 실리사이드를 형성한 후 후속 열처리 공정에서의 열안정성 부족으로 공정상의 제한과 저항이 상승한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 Ti 또는 Co 실리사이드 형성시 금속 실리사이드의 그레인 바운드리에서의 불균일한 형성으로 실리사이드의 면저항 특성이 열화되거나 열안정성이 떨어져 저항의 상승과 균일도가 저하되는 것을 방지하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2b는 종래의 폴리 실리콘층의 단면을 나타낸 TEM
도 2c는 종래의 금속 실리사이드막 및 폴리 실리콘층의 단면을 나타낸 TEM
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도 4는 본 발명과 종래 기술의 선폭에 따른 면저항 크기를 나타낸 그래프
도 5a 및 도 5b는 본 발명에 의한 폴리 실리콘층의 단면을 나타낸 TEM
도 5c는 본 발명에 의한 코발트 실리사이드막과 폴리 실리콘층의 단면을 나타낸 TEM
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 절연막
23 : 제 1 폴리 실리콘층 24 : SiN층
25 : 제 2 폴리 실리콘층 26 : 고융점 금속막
27 : 금속 실리사이드막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 제 1 폴리 실리콘층을 형성하는 단계와, 상기 반도체 기판에 질소 이온을 주입하여 제 1 폴리 실리콘층상에 SiN층을 형성하는 단계와, 상기 SiN층상에 제 2 폴리 실리콘층을 형성하는 단계와, 상기 제 2 폴리 실리콘층상에 고융점 금속막을 형성하는 단계와, 상기 반도체 기판에 열처리를 실시하여 상기 제 2 폴리 실리콘층과 고융점 금속막을 반응시키어 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(21)상에 게이트 절연막(22)을 형성하고, 상기 게이트 절연막(22)상에 제 1 폴리 실리콘층(23)을 형성한다.
여기서 상기 제 1 폴리 실리콘층(23)은 크리스탈(crystal) 폴리 실리콘층으로서, 일반적인 폴리 실리콘 증착장비인 LPCVD 노(furnace)에서 600 ~ 640℃의 증착온도와 200 ~ 700㏄/min 유량의 SiH4가스 플로우(Gas Flow) 및 20 ~ 80 파스칼(Pascal)의 공정압력 조건하에서 약 2000Å 두께로 형성한다.
이어, 연속적인 상태에서 단순히 불활성 기체인 질소 가스(N2)를 20 ~ 2000㏄/min으로 주입하여(이때 상기 SiH4가스의 주입은 중단한다) 상기 제 1 폴리 실리콘층(23)의 표면에 100Å 이하의 두께로 SiN층(24)을 형성한다.
여기서 상기 질소 가스(N2)를 주입할 때 노의 온도를 약 450 ~ 580℃까지 낮춘다.
한편, 본 실시예에서는 600 ~ 640℃의 온도에서 450 ~ 580℃까지 낮추어 지는데 약 1시간 이상이 소요된다.
도 3b에 도시한 바와 같이, 상기 SiN층(24)을 형성하기 위해 노의 온도를 450 ~ 580℃까지 낮춘 후에 노 내부의 압력은 대기압(상압)상태를 유지하고, 온도가 원하는 범위까지 낮춰지고 압력이 상압으로 유지된 상태에서 다시 질소 가스(N2) 주입을 중단한다.
이어, 상기 노 내부의 압력을 10 파스칼 이하로 만든 다음에 SiH4가스를 주입(플로우 비는 200 ~ 700㏄/min)하면서 공정압력은 20 ~ 80 파스칼로 유지시키어제 2 폴리 실리콘층(25)을 형성한다.
이때 상기 제 2 폴리 실리콘층(25)은 100 ~ 1000Å의 두께를 갖는 아몰퍼스 폴리 실리콘층이다.
도 3c에 도시한 바와 같이, 상기 제 2 폴리 실리콘층(25)상에 Ti 또는 Co 등의 고융점 금속막(26)을 증착한다.
도 3d에 도시한 바와 같이, 상기 반도체 기판에 열처리 공정을 실시하여 상기 제 2 폴리 실리콘층(25)과 고융점 금속막(26)을 반응시키어 금속 실리사이드막(27)을 형성한다.
즉, 본 발명은 일반적인 폴리 실리콘층의 형성공정에서 약 2000Å 두께를 갖는 크리스탈 제 1 폴리 실리콘층(23)을 형성한 후, 연속적으로 동일 노에서 약 500Å 두께를 갖는 아몰퍼스 제 2 폴리 실리콘층(25)을 적층하여 구성한다.
그리고 상기 크리스탈 제 1 폴리 실리콘층(23)과 아몰퍼스 제 2 폴리 실리콘층(25) 사이에는 SiN층(24)을 형성이 형성된 구조이다.
한편, 상기 크리스탈 제 1 폴리 실리콘층(23)과 아몰퍼스 제 2 폴리 실리콘층(25)이 적층된 구조는 600 ~ 640℃의 온도에서 상기 크리스탈 제 1 폴리 실리콘층(23)을 형성하고, 단순히 580℃ 이하의 온도를 유지하여 아몰퍼스 제 2 실리콘층(25)을 형성하여 적층된 구조로 형성하지 않는다.
즉, 상기 제 1 폴리 실리콘층(23)의 그레인(grain)이 씨드(seed)가 되어 아몰퍼스화 되지 않고, 다시 크리스탈 제 1 폴리 실리콘층(23)의 그레인 구조를 따라 폴리 크리스탈 구조로 변환된다.
본 발명의 구조는 제 1 폴리 실리콘층(23)을 형성한 후에 대기압으로 전환시 주입된 질소 가스에 의해 SiN층(24)을 형성함으로서 제 1 폴리 실리콘층(23)과 제 2 폴리 실리콘층(25)의 분리막으로 사용한다.
따라서 후속 제 2 폴리 실리콘층(25)을 형성할 때 제 1 폴리 실리콘층(23)상에 형성된 SiN층(24)에 의해 제 2 폴리 실리콘층(25)을 독립적으로 형성할 수 있다.
그리고 상기 SiN층(24)상에 독립적인 아몰펄스 제 2 폴리 실리콘층(25)은 금속 실리사이드 형성시 열처리에도 제 1 폴리 실리콘층(23)의 그레인 영향을 받지 않으므로 금속 실리사이드 형성시 저항이 증가하는 문제를 유발하지 않는다.
또한, 상기 SiN층(24)은 Co 원자의 확산을 막는 베리어(barrier)역할도 함께 하기 때문에 균일한 금속 실리사이드를 형성할 수 있다.
또한, Ti-실리사이드에서도 열처리에 의한 아몰퍼스 제 2 폴리 실리콘층(25)이 크리스탈화 하는 과정이 제 1 폴리 실리콘층(23)의 영향을 받지 않기 때문에 일반적인 폴리 실리콘의 그레인 사이즈(grain size)보다도 2 ~ 3배 이상 큰 그레인(large grain)으로 변환되므로 Ti-실리사이드의 저항 특성이 개선되며 선폭의 의존성이 작아지게 되며 후속 열안정이 좋아진다.
즉, 도 4는 본 발명과 종래의 라인 선폭과 면저항의 관계를 나타낸 그래프이다.
여기서 A는 본 발명에 의한 라인 선폭과 면저항(Rs)을 나타내고, B는 종래 의 라인 선폭과 면저항을 나타낸다.
도 4에서와 같이, 본 발명이 종래 보다 금속 실리사이드막의 면저항이 선폭에 따른 의존성이 작다는 것을 알 수 있다.
도 5a 및 도 5b는 본 발명에 의한 폴리 실리콘층의 단면을 나타낸 TEM이다.
도 5a 및 도 5b에서와 같이, 크리스탈 제 1 폴리 실리콘층(23)과 아몰펄스 제 2 폴리 실리콘층(25)의 경계가 뚜렷하게 나타난다.
한편, 도 5c는 본 발명에 의한 코발트 실리사이드막과 폴리 실리콘층의 단면을 나타낸 TEM이다.
도 5c에서와 같이, 크리스탈 폴리 실리콘층과 아몰퍼스 폴리 실리콘층이 적층된 폴리 실리콘층과 Co막이 반응하여 형성된 금속 실리사이드막(27)이 균일하게 형성되어 있다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 크리스탈 폴리 실리콘층과 아몰퍼스 폴리 실리콘층을 적층한 구조에 금속 실리사이드막을 형성할 때 금속 실리사이드막의 면저항 감소 및 균일도를 향상시킬 수 있다.
둘째, 아몰펄스 폴리 실리콘층이 후속 열처리 과정에서 C49에서 C54로 전환되지 않아 발생하는 열적 불안정성에 의한 저항 상승 효과를 방지할 수 있다.
셋째, 아몰펄스 폴리 실리콘층이 일반적인 크리스탈 폴리 실리콘층의 그레인 사이즈보다 2~3배 큰 그레인으로 변환되기 때문에 선폭에 따른 면저항의 증가 현상을 줄일 수 있다

Claims (6)

  1. 반도체 기판상에 절연막을 형성하는 단계;
    상기 절연막상에 제 1 폴리 실리콘층을 형성하는 단계;
    상기 반도체 기판에 질소 이온을 주입하여 제 1 폴리 실리콘층상에 SiN층을 형성하는 단계;
    상기 SiN층상에 제 2 폴리 실리콘층을 형성하는 단계;
    상기 제 2 폴리 실리콘층상에 고융점 금속막을 형성하는 단계;
    상기 반도체 기판에 열처리를 실시하여 상기 제 2 폴리 실리콘층과 고융점 금속막을 반응시키어 금속 실리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1, 제 2 폴리 실리콘층 및 SiN층은 동일 노에서 형성함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 폴리 실리콘층은 제 1 폴리 실리콘층보다 낮은 온도에 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 제 1 폴리 실리콘층은 600 ~ 640℃의 온도, 200 ~700㏄/min 유량의 SiH4가스 플로우, 20 ~ 80 파스칼의 공정압력에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 제 2 폴리 실리콘층은 노 내부의 압력을 10 파스칼 이하로 만든 다음에 200 ~ 700㏄/min 유량의 SiH4가스 플로우, 20 ~ 80 파스칼의 공정압력으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 SiN층은 질소 가스(N2)를 20 ~ 2000㏄/min 유량의 가스 플로우로 주입하여 100Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR20000044642A 2000-08-01 2000-08-01 반도체 소자의 제조방법 KR100370156B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20000044642A KR100370156B1 (ko) 2000-08-01 2000-08-01 반도체 소자의 제조방법
JP2001119558A JP2002057124A (ja) 2000-08-01 2001-04-18 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000044642A KR100370156B1 (ko) 2000-08-01 2000-08-01 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020011265A true KR20020011265A (ko) 2002-02-08
KR100370156B1 KR100370156B1 (ko) 2003-01-30

Family

ID=19681289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000044642A KR100370156B1 (ko) 2000-08-01 2000-08-01 반도체 소자의 제조방법

Country Status (2)

Country Link
JP (1) JP2002057124A (ko)
KR (1) KR100370156B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303651C (zh) * 2003-07-16 2007-03-07 旺宏电子股份有限公司 自对准接触窗形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707582B2 (ja) * 1988-03-31 1998-01-28 ソニー株式会社 半導体装置
JPH05291567A (ja) * 1992-04-14 1993-11-05 Toshiba Corp 半導体装置及びその製造方法
KR950009283B1 (ko) * 1992-08-24 1995-08-18 삼성전자주식회사 반도체장치의 제조방법
JP3440698B2 (ja) * 1996-06-24 2003-08-25 ソニー株式会社 半導体装置の製造方法
JPH10125617A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
JP3063703B2 (ja) * 1997-09-29 2000-07-12 日本電気株式会社 Ｍｏｓ型半導体装置およびその製造方法
JPH11274097A (ja) * 1998-03-20 1999-10-08 Sony Corp 半導体装置の製造方法
JPH11312803A (ja) * 1998-04-28 1999-11-09 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002057124A (ja) 2002-02-22
KR100370156B1 (ko) 2003-01-30

Similar Documents

Publication Publication Date Title
US6362086B2 (en) Forming a conductive structure in a semiconductor device
US6797602B1 (en) Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
US6091152A (en) Semiconductor device and method for fabricating the same
US5712181A (en) Method for the formation of polycide gate in semiconductor device
KR100407684B1 (ko) 반도체 소자의 제조 방법
JPH1187711A (ja) トランジスタ製造方法
JPH0878361A (ja) 半導体装置の製造方法
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
KR950003233B1 (ko) 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법
KR100631937B1 (ko) 텅스텐 게이트 형성방법
KR100370156B1 (ko) 반도체 소자의 제조방법
US6150248A (en) Method for fabricating semiconductor device
US6800553B2 (en) Method for manufacturing a silicide layer of semiconductor device
KR20010061783A (ko) 모스 트랜지스터의 제조방법
JPH118206A (ja) 半導体装置の製造方法
KR100914284B1 (ko) 반도체 소자의 듀얼 폴리게이트 및 그 형성방법
KR100282436B1 (ko) 반도체 소자의 제조방법
KR100755636B1 (ko) 반도체 소자의 제조 방법
KR102608340B1 (ko) 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법
KR100342867B1 (ko) 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법
KR100270185B1 (ko) 저저항 티타늄 실리사이드 층 형성 방법 및 그를 포함하는 반도체 디바이스
KR100549572B1 (ko) Ｌｄｄ용 버퍼막을 갖는 반도체장치의 트랜지스터 제조방법
KR20010008505A (ko) 금속 게이트전극을 갖는 트랜지스터의 제조방법
KR100447992B1 (ko) 반도체소자의게이트전극형성방법
JPH10223561A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 18