KR20010100943A - 디지털 텔레비전 수신기용 수평 동기 시스템 - Google Patents

Abstract

본 발명의 수평 동기 시스템은: 수평 동기 신호(1f_HINPUT)의 소오스(12); 제1 및 제2 고주파수 수평 구동 신호의 소오스(20, 28); 수평 동기 신호 및 제1 수평 구동 신호에 응답하여 제1 제어 전압(17)을 발생시키는 위상 검출기(14); 제2 제어 신호(25)의 소오스(22, 24); 및 상기 제1 고주파수에서 위상-로크 모드 동작을 위하여 상기 구동 신호의 소오스에 상기 제1 제어 신호(17)를 선택적으로 공급하고 상기 제2 고주파수에서 위상-언로크 모드 동작을 위하여 상기 구동 신호의 소오스에 상기 제2 제어 신호(25)를 공급하는 스위치(18)를 포함한다.

Description

디지털 텔레비전 수신기용 수평 동기 시스템{HORIZONTAL SYNCHRONIZATION FOR DIGITAL TELEVISION RECEIVER}

본 발명은 디지털 텔레비전 수신기의 수평 동기 시스템에 관한 것이다.

아날로그 비디오 신호는 NTSC 시스템에서 약 15.735㎑의 수평 동기 및 주사 주파수를 지닌다. 이러한 동기 및 주사 주파수는 PAL과 SECAM 시스템에서 서로 다르지만, 통상적으로는 서로 비교되고 있다. 시스템과 관계없이, 이것은 일반적으로 표준 수평 동기 및 주사 주파수로 불리고, 때로는 f_H또는 1f_H로 표시된다. 비월주사가 아니라 순차 주사하는 텔레비젼 수신기는 NTSC에서 표준 동기 주파수의 2배이고 2f_H라고 표시되는, 약 31.47㎑에서 동작한다. 이러한 텔레비전 수신기는 필드당 수평 라인의 수를 배가하는 디지털 회로를 사용하거나, 각각의 라인을 반복하거나 보간하여 아날로그 비디오 입력을 업컨버트(upconvert)한다. 위상 검출기는 1 f_H입력 비디오 신호와 함께 2 f_H편향 회로를 동기하는데 사용된다.

예컨대 MPEG2 포맷에서 비디오 신호를 처리하도록 설계된 디지털 텔레비전 수신기의 경우, 그것은 2.14 f_H인 약 33.75㎑에서 동작하는 수평 동기 회로를 지닐 수 있다. MPEG2 신호를 처리하기 위한 회로는 시간 기초 보정 기능을 포함하여 위상 검출기에 대한 필요를 극복한다. 대신, 마이크로프로세서에 응답하는 2진율 멀티플라이어(binary rate multiplier)가 오실레이터를 제어한다. 오실레이터는 수개의 카운터를 차례로 구동하여 오실레이터의 출력을 소정의 수평 구동 주파수로 하강 분할한다. 업컨버트된 비디오 데이터는 시간 기초 보정이 제공되는 방법으로 메모리에 기록되고 그로부터 판독된다.

2.14 f_H에서 동작하는 디지털 텔레비전 수신기에 있어서, 표준 1 f_H비디오는 2f_H대신에 2.14 f_H로 간단하게 업컨버트될 수 있고, 사실 업컨버젼이 아무 특별한 어려움을 주지는 않는다고 생각되었다. 그러나, 업컨버트된 비디오를 2.14 f_H에서 디스플레이할 경우 수많은 예상치 못한 문제가 발생하였다. 이러한 문제 중 하나는 예컨대 안테나, 비디오 카세트 리코더 및 DVD 플레이어에서 나온 편향 전압및 전류를 텔레비전 수신기 내에서 1f_HNTSC 신호 경로에서 결합하는 것 때문에 일어났다. 이것은 예컨대 회로 기판 상의 접지 루프에 의하여 텔레비전 수신기에 내부적으로 발생할 수 있는 신호 픽업 또는 결합과 유사하다. 텔레비전 수신기 또는 외부적으로 결합되는 구성 요소의 제3의 와이어 접지도 또한 이러한 신호 픽업에 기여할 수 있다. 이러한 조건 하에서, 2.14f_H편향 전류 및/또는 전압은 디스플레이되는 입력 NTSC 신호에 관하여 비동기이고 결합된 신호는 주사된 래스터 내에서 수평 바와 유사한 간섭으로 나타난다.

이러한 효과는 편향 회로를 2.14f_H에서 동작시키는 대신 2f_H에서 동작시킴으로써 감소시킬 수 있다는 것을 발견하였다. 이러한 조건에서, 결합된 간섭은 가시성(in visibilit)에서 감소하지만 여전히 존재하고 수직 바가 수평으로 이동함에 따라 래스터 내에서 볼 수 있다. 이것은 이동 바를 제외하고 수평 쉐이딩(in shading)과 유사한 것으로 주사를 위하여 로크되지 않는다. 업컨버전 프로세스가 디스플레이 섹션 출력의 수평 위상 관계를 진입 NTSC 신호로 유지하지 않기 때문에 바람직하지 않은 결합 신호가 이동한다. 업컨버트된 NTSC가 주파수에서 2f_H주사 래스터에 가까울 때 이러한 신호는 동일한 주파수가 아니고 그것은 위상에서 동기하지 않는다.

따라서, 이러한 문제의 해결은 예컨대 2.14 f_H, MPEG2 포맷에서 디지털 비디오 신호를 디스플레이하고, 예컨대 NTSC의 업컨버트되고 순차 주사 포맷에서 표준비디오 신호를 디스플레이할 수 있는 디지털 텔레비전 수신기가 될 것이다.

2.14f_H로가 아닌 f_H로의 업컨버트 주사로 인한 간섭의 가시성은, 진입하는 1f_H신호에 2f_H편향을 위상/주파수 로킹함으로써 감소시킬 수 있다. 이것은 결합 신호에 발생하는 편향을 래스터 디스플레이 상의 고정 간섭으로 감소시킨다. 이러한 해결 방법에 따르면, 1f_H비디오 입력 신호에서 얻어진 1f_H동기/구동 신호는 위상 검출기에서 2f_H편향 구동 펄스와 비교된다. 그런 다음 위상 검출기의 출력은 전압 제어 오실레이터의 주파수를 제어하는데 사용된다. MPEG2 비디오 신호에 대한 디스플레이 픽셀 클록은 VCO로부터 나오고, 그에 따라 그 주파수를 조절하는 것은 위상/주파수 로크에서 2f_H편향을 1f_HNTSC 입력 수평 동기 성분으로 가져가는 위상 로크 루프를 폐쇄하게 한다.

그러나, 이러한 해결책은 텔레비전 수신기가 예컨대 MPEG2 포맷의 2.14f_H에서의 디지털 비디오 신호와 NTSC, PAL 또는 SECAM 포맷의 2f_H에서의 아날로그 비디오 신호와 같이, 상이한 종류의 비디오 입력 신호를 위하여 2개의 상이한 수평 주사 주파수에서 텔레비전 수신기를 동작시켜야 한다는 필요성을 더 만들어낸다.

종래 기술에서 나타나는 문제를 해결하기 위한 본 발명의 배치에 따른 수평 동기 시스템은: 수평 동기 신호 소오스; 제1 및 제2 고주파수 수평 구동 신호 소오스; 제1 제어 전압 소오스; 제2 제어 전압 소오스을 포함하고, 상기 구동 신호 소오스은 상기 제1 제어 신호에 응답하여 상기 제1 고주파수에서 동작의 위상-로크 모드를 지니고 상기 제2 제어 신호에 응답하여 상기 제2 고주파수에서 동작의 위상-언로크 모드를 지닌다.

본 시스템은 또한 상기 수평 동기 신호 소오스의 제1 구동 신호를 위상 로크시키는 수단을 포함한다.

상기 구동 신호는 제어 가능한 오실레이터를 포함할 수 있다.

상기 오실레이터는 상기 제1 및 제2 제어 신호 모두에 응답하여 동일한 주파수에서 효과적으로 동작할 수 있다.

상기 구동 신호 소오스은 또한 오실레이터에 의하여 클록되고 상기 제1 및 제2 고주파수 각각에서 블랭킹(blanking)하는 동안 상이한 수의 샘플을 공급하는 카운터를 포함하는 것이 효과적이다.

종래 기술에서 나타나는 문제를 해결하기 위한 본 발명의 배치에 따른 또 다른 수평 동기 시스템은: 수평 동기 신호 소오스; 제1 및 제2 고주파수 수평 구동 신호 소오스; 상기 수평 동기 신호 및 상기 제1 수평 구동 신호에 응답하여 제1 제어 전압을 발생시키기 위한 위상 검출기; 제2 제어 신호 소오스; 및 상기 제1 고주파수에서 위상-로크 모드의 동작을 위하여 산기 제1 제어 신호를 상기 구동 신호 소오스으로 선택적으로 공급하고 상기 제2 고주파수에서 위상-언로크 모드의 동작을 위하여 상기 제2 제어 신호를 상기 구동 신호 소오스에 선택적으로 공급하기 위한 스위치를 포함한다.

구동 신호 소오스은: 전압 제어 오실레이터; 및 상기 제1 및 제2 고주파수에서 각각 블랭킹하는 동안 상이한 수의 샘플을 공급하기 위한 카운터를 포함할 수 있다.

상기 제2 제어 신호 소오스은:2진율 멀티플라이어; 및 2진율 멀티플라이어 필터를 포함할 수 있다.

본 시스템은 위상 로크 루프의 응답 속도를 제어하기 위하여, 상기 위상 검출기에 대한 입력으로서 펄스 폭 연장 타이밍 신호를 발생하고 상기 구동 신호에 응답하는 회로를 효과적으로 포함할 수 있다.

본 명세서의 바람직한 실시예에 따른 수평 동기 시스템은: f_H수평 동기 신호 소오스; nf_H및 mf_H수평 구동 신호 소오스(n≥2, m≥2이고, n은 정수); 상기 f_H수평 동기 신호 및 상기 nf_H수평 구동 신호에 응답하여 제1 제어 신호를 발생시키기 위한 위상 검출기; 제2 제어 신호 소오스; nf_H에서 위상-로크 모드 동작을 위하여 상기 제1 제어 신호를 상기 구동 신호 소오스에 선택적으로 공급하고 mf_H에서의 위상-언로크 모드 동작을 위하여 상기 제2 제어 신호를 상기 구동 신호 소오스에 공급하는 스위치를 포함한다. 여기에서 n은 2와 같을 수 있고, m은 2.14와 같을 수 있다.

상기 구동 신호 소오스 전압 제어 오실레이터; 및 상기 nf_H및 mf_H주파수에서 블랭킹하는 동안 샘플의 수를 변화시키기 위한 카운터를 포함할 수 있다.

도1은 본 발명의 구성에 따른 다중 주파수 수평 동기 시스템의 블록도이다.

도2는 도1에 도시하는 동기 시스템을 실시하기 위한 제1 실시예에 관한 개략도이다.

도3은 도1에 도시하는 동기 시스템을 실시하기 위한 제2 실시예에 관한 개략도이다.

도4는 도3의 위상 검출기의 동작을 설명하는데 유용한 파형을 도시한다.

본 발명의 배치에 따른 다중 주파수 수평 동기 시스템(10)에 대한 블록도가 도1에 도시되어 있다. 시스템은 오실레이터(20)에 대한 개방 루프 및 폐쇄 루프 제어 경로를 포함하는 선택 가능한 동작 모드를 지닌다. 오실레이터(20)는 예컨대 전압 제어 오실레이터(VCO) 또는 전압 제어 결정 오실레이터(VCXO)가 될 수 있다. 개방 루프 제어는 예컨대 MPEG2 포맷에서 디지털 비디오 신호를 디스플레이하는데 사용된다. 오실레이터(20)는 13.5㎒에서 동작하고, 다시 27㎒로 배가되어 81㎒ 픽셀 디스플레이 클록 및 MPEG2 시스템 클록을 위한 기준으로 사용된다.

개방 루프 제어 경로는 데이터 버스(40)를 통하여 디지털 주파수 제어값을 2진율 멀티플라이어(BRM)에 공급한다. 디지털 주파수 제어값은 BRM 필터(24)에 의하여 MPEG2 시스템 클록 제어 전압으로 변환된다. 라인(25) 상의 BRM 필터(24) 출력은 필터 소오스 스위치(18)에 대한 제1 입력이다. MPEG2 시스템 클록 제어 전압은 마이크로프로세서에 의하여 발생하는 2f_H/2.14f_H선택 신호에 응답하여 필터 소오스 스위치(18)에서 오실레이터(20)로 공급된다. BRM 필터 입력은 2.14f_H편향에 사용되는 제어 신호를 나타낸다. 선택 신호는 직접적인 와이어 결합으로 도시하고 있으나, 선택 신호는 데이터 버스(40)에 의하거나 직렬 데이터와 도시하고 있지 않은 SDA 및 SCL 신호를 지니는 종류의 제어 버스에 의하여 실행될 수도 있다.

클록 발생 및 카운터 회로(28)는 오실레이터(20)의 출력에 응답한다. 래스터 발생기는 클록 발생 및 카운터 회로(30)에 응답하고, 다음으로 디스플레이 회로(36)를 구동한다. 디스플레이 회로는 2.14f_H구동 신호를 발생시킨다. 본 발명의 바람직한 실시예에 있어서, 회로(28, 30, 36)는 ST 마이크로일렉트로닉스에서 구입 가능한 STi7000 집적 회로에서 구현된다.

폐쇄 루프 경로는 위상 검출기(14)를 포함한다. 예컨대 NTSC, PAL 또는 SECAM과 같은 표준 1f_H아날로그 비디오 신호가 디지타이저 및 동기 신호 분리기(12; digitizer and synchronizing signal separator)의 입력이다. 1f_H동기 신호는 위상 검출기(14)의 제1 입력이다. 디스플레이 회로(36)에 의하여 발생하는 구동 신호는 위상 검출기(14)에 제2 입력으로 피드백된다. 피드백 경로는 3개의 서로 다른 실시예를 나타내는 분기점(42)을 포함한다. 그 한가지 실시예에 있어서 경로(44)는 구동 신호에 대한 어떠한 수정도 없이 위상 검출기로 직접 들어간다. 이 경우, 위상 검출기는 모든 1f_H동기 신호를 다른 모든 구동 신호의 펄스와 비교한다. 1f_H입력 비디오 신호의 경우에, 구동 신호는 2f_H의 주파수를 지니게 될 것이다. 펄스 폭 연장 회로(46)에 의하여 나타내어지는 제2 실시예에 있어서, 구동 펄스는 예컨대 약 1㎲에서 약 9㎲로 연장된다. 분주기 회로(48)로 표시되는 제3 실시예에 있어서, 구동 신호는 2개로 분주된다. 회로(46, 48)로 표시되는 실시예는 결과적인 위상 로크 루프로 하여금 직접 경로(44)가 사용될 때보다 더 빠른 응답 시간에서 동작하도록 한다.

위상 검출기의 출력은 위상 검출기 필터에 의하여 집적화된다. 집적화된 출력은 라인(17)을 통하여 필터 소오스 스위치(18)에 제2 입력으로 공급되는 위상 로크 제어 전압이다. 위상 검출기 필터 입력은 2f_H편향에 사용되는 제어 신호를 나타낸다.

디지타이저(12)에 의하여 처리된 아날로그 비디오는 라인(15) 상에서 1f_H에서 2f_H업컨버전 회로(32)에 공급된다. 업컨버전은 디지털화된 비디오가 메모리에서 판독됨에 따라, 수평 라인의 수를 2배로 함으로써 실행될 수 있다. 또한, 업컨버전은 보간에 의하여 달성될 수도 있다. 업컨버트된 비디오 신호는 메모리(34)에서 판독되어 디스플레이 회로(34)로 들어가고 비디오 출력 신호(VIDEO OUT)으로 공급된다. 업컨버전 회로(32)는 또한 STi7000 집적 회로의 부분이 될 수 있다.

2.14f_H에서 동작하는 동안 위상 검출기(14)로 2.14f_H입력이 있게 될 것이다. 그리고 1f_H동기 신호가 디스플레이용으로 선택되지 않았다 하더라도, 1f_H동기 신호도 위상 검출기(14)에 인가될 수 있다. 그러나, 그 때 필터 소오스 스위치는 시스템 클록 제어 전압을 오실레이터에 공급하게 되고 위상 검출기의 출력(16)은 그것이 만약 존재한다면 효과적으로 무시될 것이다.

시스템이 2.14f_H구동 신호 대신에 2f_H구동 신호를 공급하는 경우 오실레이터는 동일한 클록 주파수에서 동작한다. 오실레이터 주파수를 변화시키는 것 대신, 클록 발생 및 카운터 회로(28)의 동작이 블랭킹하는 동안 샘플의 수를 변화시키는 것으로 수정된다. 현저한 차이는 2f_H구동 신호와 1f_H구동 신호가 위상 로크되어서, 언로크 동작으로 인하여 발생하는 노이즈를 제거하거나 또는 적어도 실질적으로 제거하게 된다.

도2는 도1에 도시하는 시스템(10)의 여러 가지 부분을 구현하기 위한 제1조의 실시예를 도시한다. 펄스 폭 연장 회로(46)는 CD4098 집적 회로(U2), CMOS 이중 원-샷(CMOS dual one-shot)으로 구현될 수 있다. 원-샷은 2f_H구동 펄스를 1㎲ 주기에서 9㎲ 주기로 연장하기 위하여 캐패시터(C3) 및 저항기(R2, R3)로 형성된 외부 타이밍 회로를 사용한다.

위상 검출기(14)는 위상 검출기를 포함하는 텔레비전 수평 프로세서인 MC1391 집적 회로(U3)에 의하여 구현될 수 있다. 원-샷(U2)의 출력은 저항기(R4, R5) 및 캐패시터(C4)에 의하여 필터링된 다음 U3의 핀(4)에 인가된다. 1f_H수평 동기 신호는 저항기(R1) 및 캐패시터(C1)에 의하여 필터링되고 U3의 핀(3)에 인가된다. 위상 검출기의 출력은 캐패시터(C5, C6) 및 저항기(R6)로 구성되는 적분기로 구현되는 위상 검출기 필터(16)로 인가된다. 적분기 출력의 전압은 TL082 동작-증폭기(U4)에 공급되는데, 여기 동작 증폭기(U4)에서 전압은 그 레인지가 VCO/VCXO 20에 맞추어지도록 크기를 조절한다. 필터 소오스 스위치(18)는 CD4053B 아날로그 멀티플렉서 집적 회로(U5)로 구현될 수 있다. 스위치(A)에 대한 하나의 입력 접점은 핀(13)상의 동작-앰프(U4)의 출력과 결합된다. 스위치(A)에 대한 다른 입력 접점은 저항기(R22)를 통하여 U5의 핀(13)상의 BRM 필터(24)와 결합한다. 트랜지스터(Q1)으로 구현된 스위치는 2f_H/2.14f_H제어 신호에 응답하여 U5의 핀(11) 상에서 전압을 제어하고, 그에 따라 스위치(A)의 동작을 제어한다. 스위치(A)는2.14f_H및 2f_H각각에서 동작하기 위하여 오실레이터(20)에 대한 제어원으로 BRM 필터 또는 위상 검출기 필터를 선택한다.

도3은 도1에 도시하는 시스템(10)의 여러 가지 부분을 실행하기 위한 제2조의 실시예를 도시한다. 도3의 실시예는 주파수를 제어하기 위하여 버랙터를 사용하는 VCXO 오실레이터에 특히 유용하다. 이 실시예는 위상 검출기의 출력을 VCXO 버랙터에 필요한 0 내지 15 볼트 범위 내에서 적접 발생하도록 함으로써, 도2의 위상 검출기와 스케일러를 효과적으로 조합하고, 그 결과 전체 구성 성분의 수를 줄인다. 이러한 접근에 있어서, 위상 검출기(14)는 CD4053B 아날로그 멀티플렉서(U6) 내에 구현되고, 여기에서 스위치(A)는 편향에 기초한 2f_H율에서 핀(13)의 15 볼트와 핀(12)의 접지 사이를 스위치한다. 도3의 펄스 폭 연장 회로(46)는 트랜지스터(Q2, Q3)로 구성되는 원-샷 회로 구성 성분에 의하여 구현된다. 저항기(R10, R11, R12, R13, R14)의 값은 도2에 도시하는 바와 같이, 약 1㎲ 입력 펄스에 응답하여 약 9㎲ 출력 펄스를 제공하도록 선택된다. 도2 및 도3에 도시하는 펄스 폭 연장 회로의 실시예가 교환 가능하다는 것은 이해할 수 있다. 스위치(A)에 대한 2f_H율 제어는 핀(11)에 인가되는 폭-연장 2f_H구동 펄스이다.

스위치(B)는 1f_H동기 성분에 응답하는 트랜지스터(Q4)에 의하여 제어된다. 스위치(B)의 출력은 핀(1)으로부터 캐패시터(C16, C17) 및 저항기(R18)로 구현되는 위상 검출기 필터(16)에 결합된다. 집적 전압은 핀(3) 상에서 스위치(C)의 하나의입력에 결합된다. BRM 필터 출력은 핀(5) 상에서 스위치(C)의 다른 입력에 결합된다. 스위치(C)는 VCXO 버랙터에 인가되는 전압을 1f_H비디오 신호 업컨버전 동작에 대한 위상 검출기 출력과 통상의 MPEG2 디코딩에 사용된 BRM 출력 사이에서 스위치시킨다. 이러한 접근에 있어서, 위상 검출기 필터 충전 및 방전 전류의 양은 우선적으로 저항기(R17)의 값, 본 명세서에서는 20K에 의하여 결정된다. 로크 조건에서 충전과 방전 전류의 평균값은 동일하다.

도4는 핀(15)에서의 전압, 핀(10)에서의 전압 및 저항(R17)을 통과하는 전류(이것은 또한 핀(1)에서의 전류임)를 도시한다. 핀(10)에서의 1f_H신호는 핀(15)에서의 2f_H신호의 다른 모든 펄스을 샘플링하고, 그에 따라 저항기(R17)/핀(1)에 양 및 음의 전류를 발생시킨다. 보다 구체적으로 말하면, 1f_H신호 펄스가 발생하는 경우, 적분기가 충전 또는 방전된다. 1f_H펄스가 발생하지 않는 경우, 적분기에 대한 입력이 부동한다. 핀(3)에서의 집적 회로는 VCXO 버랙터를 구동시키기 위하여 크기조정될 필요는 없다.

본원 발명에 따른 디지털 텔레비전 수신기는 예컨대 2.14f_H, MPEG2 포맷에서 디지털 비디오 신호를 디스플레이하고, 예컨대 NTSC의 업컨버트되고 순차 주사 포맷에서 표준 비디오 신호를 디스플레이할 수 있다. 또한 본원 발명에 따른 텔레비전 수신기는 MPEG2 포맷의 2.14f_H에서의 디지털 비디오 신호와 NTSC, PAL 및 SECAM포맷의 2f_H에서의 아날로그 비디오 신호와 같이, 상이한 종류의 비디오 입력 신호를 위하여 2개이 상이한 수평 주사 주파수에서 동작할 수 있다.

Claims (16)

1. 수평 동기 신호(13)의 소오스(12);

   제1(37) 및 제2(BRM(22)의 출력) 고주파수 수평 구동 신호의 소오스(20, 38);

   상기 수평 동기 신호 및 상기 제1 수평 구동 신호(37)에 응답하여 제1 제어 전압(17)을 발생시키는 위상 검출기(14);

   제2 제어 신호(25)의 소오스(22, 24); 및

   상기 제1 고주파수에서 위상-로크 모드 동작을 위하여 상기 구동 신호의 소오스에 상기 제1 제어 신호(17)를 선택적으로 공급하고 상기 제2 고주파수에서 위상-언로크 모드 동작을 위하여 상기 구동 신호의 소오스에 상기 제2 제어 신호(25)를 공급하는 스위치(18)

   를 포함하는 것을 특징으로 하는 수평 동기 시스템.
2. 제1항에 있어서, 상기 구동 신호의 소오스는:

   전압 제어 오실레이터(20); 및

   상기 제1 및 제2 고주파수에서 각각 블랭크하는 동안 상이한 수의 샘플을 공급하는 카운터(28)를 포함하는 시스템.
3. 제1항에 있어서, 상기 제2 제어 신호의 소오스는:

   2진율 멀티플라이어(22); 및

   2진율 멀티플라이어 필터(24)를 포함하는 시스템.
4. 제2항에 있어서, 상기 오실레이터(20)는 결정 오실레이터를 포함하는 시스템.
5. 제1항에 있어서, 상기 구동 신호에 응답하여 상기 위상 검출기에 대한 입력으로서 펄스 폭 연장 타이밍 신호를 발생시키는 회로(46)를 더 포함하는 시스템.
6. 제5항에 있어서, 상기 구동 신호에 응답하는 회로(46)는 원-샷(U2)를 포함하는 시스템.
7. 제1항에 있어서, 상기 위상 검출기는 멀티플렉서(U6)를 포함하는 시스템.
8. 제7항에 있어서, 상기 멀티플렉서는:

   전위를 통하여 결합되는 입력을 포함하고 상기 제1 구동 신호(Q2 콜렉터)에 응답하는 출력으로 상기 제1 고주파수에서 펄스(U6-15)를 발생시키는 제1 스위치(U6-A);

   상기 수평 동기 신호에 응답하여 상기 제1 고주파수 출력 펄스를 샘플링하기 위하여 결합되는 입력을 지니는 제2 스위치(U6-B);

   상기 샘플링된 펄스에 응답하여 상기 제1 제어 신호(17; U6-3)를 진행시키는 적분기(16); 및

   각각의 입력 접점(U6-3, U6-5)에 결합된 제1 및 제2 제어 신호를 지니고 상기 구동 신호의 상기 소오스(20, 38)에 결합된 출력(U6-4)을 지니는 제3 스위치(U6-C)를 포함하는 시스템.
9. f_H수평 동기 신호의 소오스(1f_HINPUT);

   n≥2, m≥2이고, n이 정수일 때, nf_H(37) 및 mf_H(BRM 출력) 수평 구동 신호의 소오스(20, 28);

   상기 f_H수평 동기 신호 및 상기 nf_H수평 구동 신호에 응답하여 제1 제어 신호(17)를 발생시키는 위상 검출기(14);

   제2 제어 신호(25)의 소오스(22, 24); 및

   nf_H에서 위상-로크 모드의 동작을 위하여 상기 제1 제어 신호(17)를 상기 구동 신호의 상기 소오스에 선택적으로 공급하고, mf_H에서 위상-언로크 모드 동작을 위하여 상기 제2 제어 신호(25)를 상기 구동 신호의 소오스에 공급하는 스위치(18)를 포함하는 수평 동기 시스템.
10. 제9항에 있어서,상기 구동 신호의 소오스는:

    전압 제어 오실레이터(20); 및

    상기 nf_H및 mf_H주파수에서 블랭킹하는 동안 샘플의 수를 변화시키는 카운터(28)를 포함하는 시스템.
11. 제9항에 있어서, n=2이고 m=2.14인 시스템.
12. 수평 동기 신호(1f_HINPUT)의 소오스;

    제1(17) 및 제2(BRM22의 출력) 고주파수 수평 구동 신호의 소오스(20, 28);

    제1 제어 전압(17)의 소오스(14, 16);

    제2 제어 전압(25)의 소오스(22, 24)를 포함하고,

    상기 구동 신호의 상기 소오스(20, 28)는, 상기 제1 제어 신호에 응답하여 상기 제1 고주파수에서 위상-로크 모드 동작을 지니고, 상기 제2 제어 신호에 응답하여 상기 제2 고주파수에서 위상-언로크 모드 동작을 지니는 수평 동기 시스템.
13. 제12항에 있어서, 상기 제1 구동 신호를 상기 수평 동기 소오스로 위상 로크시키는 수단(18)을 더 포함하는 시스템.
14. 제12항에 있어서, 상기 구동 신호의 상기 소오스는 제어 가능한 오실레이터(20)를 포함하는 시스템.
15. 제14항에 있어서, 상기 오실레이터(20)는 상기 제1 및 제2 제어 신호에 응답하여 동일한 주파수에서 동작하는 시스템.
16. 제14항에 있어서, 상기 구동 신호의 소오스는 상기 오실레이터(20)에 의하여 클록된 카운터(28)를 더 포함하고 상기 제1 및 제2 고주파수에서 각각 블랭킹하는 동안 서로 다른 수의 샘플을 공급하는 시스템.