CN1327342A - 数字电视接收机的水平同步 - Google Patents

Abstract

一种水平同步系统,包括:水平同步信号(1fh输入)源;第1和第2较高频率水平驱动信号源(20,28);响应水平同步信号和第1水平驱动信号产生第1控制电压(17)的相位检测器(14);第2控制信号(25)源(22,24);和选择地提供第1控制信号给工作在第1较高频率下的相位锁定模式的驱动信号源,和提供第2控制信号给工作在第2较高频率的相位非锁定模式的驱动信号源开关(18)。

Description

数字电视接收机的水平同步

本发明涉及数字电视接收机的水平同步。

在NTSC电视制式中模拟视频信号具有大约15.735KHz的水平同步和扫描频率。在PAL和NTSC制式中水平同步和扫描频率是不同的，但是通常是兼容的。不论什么制式，一般称之为标准水平同步和扫描频率，常用fh或1fh表示。在NTSC制式中，逐行扫描而非隔行扫描的电视接收机工作以两倍于标准同步频率的31.47KHz工作，常用2fh表示之。这样的电视接收机，使用每场加倍水平行数目的数字电路，重复每一行，或通过内插，上变频输入的模拟信号。使用相位检测器，用1fh的输入视频信号同步2fh的偏转电路。

数字电视接收机，例如设计用MPEG2格式处理视频信号的接收机，可以具有在2.14fh，约33.75KHz频率下工作的水平同步电路。处理MPEEG2信号的电路具有时基校正功能，从而不需要相位校正器。而是响应微处理器的二进制速率乘法器控制振荡器，该振荡器依次驱动数个计数器，以致分频该振荡器的输出，降至所需要的水平驱动频率。上变频的视频数据在提供时基校正的方式下写入一个存储器和从该存储器读出。

可以想象，在以2.14fh工作的数字电视接收机中，标准1fh的视频信号简单地上变频2.14fh频率，而不是2fh的频率；的确，上变频不存在具体的困难。然而，当显示2.14fh上变频视频信号时，遇到了未预料的问题。遇到的一个问题源于偏转电压和电流的耦合进入通至电视接收机的1fh NTSC的信号路径，例如来自于天线，来自视频盒式录相机和DVD播放机。这类似于信号拾取或耦合，它可以内部发生至电视接收机，例如通过电路板上的接地回路。电视接收机的第三接地线或外部连接元件的第三接地线也可以提供这种信号拾取，在这种情况下，2.14fh的偏转电流和/或电压与被显示的NTSC输入信号异步，和该耦合信号作为类似水平干扰带出现在扫描光栅上。

可以发现，通过以2fh而不是2.14fh频率运行偏转电路可以减小这种现象。在这种情况下，可以减少视觉耦合干扰，但仍有出现，可以在光栅上看到水平移动的垂直带，移动带除了未锁定在光栅上外，其它类似于水平阴影。由于上变频处理不维持显示部分输出对输入NTSC信号的水平相位关系，所以有不希望的耦合信号移动。当上变频的NTSC接近2fh扫描光栅的频率时，这些信号不是相同的频率，它们在相位上是不同步的。

因此，需要解决能够使数字电视接收机显示数字视频信号，例如以MPEG2格式，和2.14fh频率显示标准的视频信号，例如NTSC，上变频的逐行扫描格式的解决方案。

由于不是2.14fh，而是2fh的上变频扫描，通过相位/频率锁定2fh偏转在输入1fh信号上，可以进一步减少干扰的可视性。这就减少任何偏转产生的耦合信号在显示光栅上的稳定的干扰。根据这种解决方案，比较从1fh的视频输入信号得到的1fh的同步/驱动信号与相位检测器中的2fh偏转驱动脉冲。该相位检测器的相位输出然后用作控制压控振荡器的频率。MPEG2视频信号的显示像素时钟可以从VCO导出，因此，控制它的频率允许接近相位锁定环，从而由1fhNTSC水平同步分量得到相位/频率锁定中的2fh偏转频率。

然而，这种方案提出了进一步的问题，需要用两个不同的水平扫描频率操作电视接收机，以接收不同的视频输入信号，例如，在2.14fh下的MPEG2格式的数字视频信号和在2.14fh下的NTSC，PAL或SECAM格式的模拟视频信号。

解决面对现有技术问题的根据本发明方案的水平同步系统，包括：水平同步信号源；第一和第二较高频率的水平驱动信号源；第一控制电压源；第二控制信号源；和具有工作在响应所说第一控制信号的第一较高频率的相位锁定模式和工作在响应所说第二控制信号的第二较高频率下的相位非锁定模式的驱动信号源。

该系统还包括相位锁定第一驱动信号与所说的水平同步信号源的装置。

该驱动信号源控振荡器。

该振荡器可以有利地工作在响应第一和第二控制信号的相同频率下。

所说的驱动信号源可以有利地包括由振荡器驱动的时钟计数器，分别在第一和第二较高的频率下的消隐期间提供不同数目的取样值。

解决面对现有技术问题的根据本发明方案的另一个水平同步系统，包括：水平同步信号源；第一和第二较高频率的水平驱动信号源；响应所说的水平同步信号和第一水平驱动信号产生第一控制电压的相位检测器；第二控制信号源；和用以选择性地给工作在第一较高频率下的相位锁定模式的驱动信号源提供第一控制信号和选择性地给工作在第二较高频率下的相位非锁定模式的驱动信号源提供第二控制信号的开关。

该驱动信号源可以包括：压控振荡器；和分别在第一和第二较高的频率下的消隐期间提供不同数目取样的计数器。

该第二控制信号源包括：二进制速率乘法器；和二进制速率乘法器滤波器。

该系统有利地还包括为了控制相位锁定环的响应速度，响应所说的驱动信号产生脉冲宽度加宽定时信号作为所说的相位检测器的输入的电路。

根据本发明的优选实施例的水平同步系统包括：fh水平同步信号源；nfh和mfh水平驱动信号源，其中n≥2，m≥2，并且n是整数；产生一级控制信号响应fh水平同步信号和nfh水平驱动信号的相位检测器；第二控制信号源；和和用以选择性地给工作在nfh频率步的相位锁定模式的驱动信号源提供第一控制信号和给工作在mfh频率下的相位非锁定模式的驱动信号源提供第二控制信号的开关。系数n可以等于2和系数m可以等于2.14。

驱动信号源可以包括：压控振荡器；和在nfh和mfh频率下的消隐期间改变取样数目的计数器。

图1是根据本发明的倍频水平同步系统的方框图；

图2是实施图1中所示的同步系统的第一实施例的示意图；

图3是实施图1中所示的同步系统的第二实施例的示意图；

图4是用于解释图3中的相位检测器的工作的波形示图。

根据图1是所示的本发明方案的倍频水平同步系统10的方框图。该系统具有可选择的包括振荡器20的开环和闭环控制路径的的工作模式。振荡器20举例来说可以是压控振荡器(VCO)或压控晶体振荡器(VCXO)。开环控制用于显示数字视频信号，例如用MPEG2模式。振荡器20工作在13.5MHz，该频率然后倍频为27MHz.，并且用作81MHz像素显示时钟和MPEG2系统时钟。

在数据总线40上用微处理器(μp)26开环控制路径开始提供数字频率控制值给二进制速率乘法器(BRM)。通过BRM滤波器24，该数字频率控制值转换成MPEG2系统时钟控制电压。在线25上BRM滤波器24的输出是给滤波器源开关18的第一输入。响应由微处理器27产生的2fh/2.14fh选择信号27的滤波源开关18提供该MPEG2系统时钟控制电压给振荡器20。该BRM滤波输入表示用于2.14fh偏转的控制信号。该选择信号表示为直线连接，但选择控制还可以通过数据总线40或通过具有SDA和SCL信号的串行数据和控制总线执行，未画出。

时钟产生和计数电路28响应振荡器20的输出。光栅产生器响应时钟产生和计数电路30，并依次驱动显示电路36。该显示电路产生2.14fh的驱动信号。在目前的优选实施例中，电路28，30和36包含在可以从ST微电子公司得到的sti7000集成电路中。

闭环路径包括相位检测器14。例如NTSC，PAL或SECAM的标准1fh模拟视频信号输入到数字化和同步信号分离器12。1fh同步信号是相位检测器14的第一输入。由显示电路36产生的驱动信号作为第二输入反馈到相位检测器14。反馈路径包括表示三个不同实施例的支路点。在一个实施例中，驱动信号没有改进的情况下，路径44直接连到相位检测器。在这种情况下，相位检测器将比较每个1fh同步脉冲与驱动信号的每个其它的脉冲的相位。在1fh的输入视频信号中，驱动信号将具有2fh的频率。在出现脉冲宽度加宽电路46的第二实施例中，驱动脉冲被加宽，例如从约1微秒的宽度到约9微秒的宽度。在出现除法电路48的第三实施例中驱动信号被2除。存在电路46和48的实施例能够导致相位锁定环工作快于利用直接路径44。

相位检测器的输出由相位检测滤波器16积分。该积分输出是通过线17给滤波器源开关18的第二输入的相位锁定控制电压。相位检测器滤波器输入表示为用于2fh偏转的控制信号。

由数字化电路12处理过的模拟视频信号在线15上加到1fh至2fh上转换电路32。该上转换电路32可以加倍水平行数来实现，数字化的视频信号从存储器34中读出。另外，该上转换可以通过内插来实现。从存储器34中读出的上转换视频信号到显示电路36，然后作为视频输出信号提供。(VIDEOOUT)该上转换电路32还可以作为sti7000集成电路的部分。

在2.14fh工作期间将有2.14fh输入到相位检测器14，即使1fh的信号未为显示选出，1fh的同步信号也加到相位检测器14。然而，滤波器源开关将在那时提供MPEG2系统时钟控制电压给振荡器相位检测器输出，若有的话，将实际上忽略之。

当系统提供2fh驱动信号而不是2.14fh驱动信号时，振荡器工作在相同的时钟频率。不改变振荡器的频率，改进时钟产生和计数电路28的操作，以改变消隐期间的取样数。明显的区别在于2fh驱动信号和1fh输入信号是相位锁定的，因此消除，或者基本消除由于未锁定操作导致的噪声问题。

图2示出了实施图1中所示系统10的各种部分的第一实施例装置。脉冲宽度加宽电路46可以用CD4098集成电路U2，CMOS双单稳电路。该单稳电路利用了由电容C3和电阻R2和R3构成的外部定时电路，以加宽2fh驱动脉冲，从1微秒至9微秒的持续时间。

可以用包括相位检测器的电视水平处理器的MC1391集成电路U3实施相位检测器14。单稳U2的输出由电阻R4和R5以及电容C4滤波，然后加到U3的第4引线上。1fh的水平同步信号由电阻R1和电容C1滤波并且加到U3的第三引线上。相位检测器的输出加到相位检测滤波器16上，该滤波器是由电容C5和C6以及电阻R6构成的积分器实现的。该积分器的输出电压然后加到TL082运算放大器U4，在这里电压被确定比例，以匹配VCO/VCXO20的范围。滤波器源开关18可以用模拟乘法器集成电路U5 CD4053B实现。开关A的一个输入触点连接到运算放大器U4的输出第13引线上。开关A的其它输入触点通过电阻R22连接到BRM滤波器24的U5的第13引线上。由晶体管Q1实现的开关控制响应2fh/2.14fh控制信号的U5的第11引线上的电压，因而控制开关A的操作。开关A选择BRM滤波器或相位检测滤波器作为振荡器20的控制源以分别工作在2.14fh和2fh上。

图3示出了实施图1中所示系统10的各种部分的第二实施例装置。图3实施例具体地用于VCXO振荡器，它使用变容二极管控制频率。通过使相位检测器的输出直接产生VCXO变容二极管所需的0至15V的电压范围，该实施例有利地将相位检测器和图2的定标器结合在一起从而减少了元件的数量。在这个方法中，相位检测器14用于CD4053B模拟乘法器U6，在其中开关A以基于偏转的2fh的速率，在引线13的＋15伏和引线12上的地线之间转换。在图3中脉冲宽度加宽电路46由晶体管Q2和Q3构成的单稳电路实现。如图2所示，选择电阻R10，R11，R12，R13和R14的值以输出响应约1微秒输入脉冲提供约9微秒的输出脉冲。可以理解图2和图3所示的脉冲宽度加宽电路46的实施例是可以互换的。该开关A的2fh速率控制是加到引线11上的宽度加宽2fh驱动脉冲。

开关B是由响应1fh的同步分量的晶体管Q4控制的。开关B的输出从引线1加到由电容C16和C17以及电阻R18构成的相位检测滤波器16。该积分电压加到开关C的第3引线上的一个输入。该BRM滤波器输出加到开关C的第5引线上的另一个输入。开关C转换加到VCXO变容二极管上的电压在1fh视频信号上转换操作的相位检测输出与用于一般MPEG2解码的BRM输出之间变化。在这个方法中，相位检测器滤波器充电和放电电流的幅度最初由现时的电阻R17的20K值确定。在锁定情况下，充电和放电电流的平均值是相等的。

图4示出了在第5引线的电压，在第10引线的电压和通过电阻R17的电流，该电流还是第1引线处的电流。可以看到在第10引线的1fh信号取样在第15引线上2fh信号每隔一个的脉冲。更具体地说，当1fh信号的脉冲出现时，该积分器充电或放电。当1fh信号的脉冲不出现时，给积分器的输入浮动。在第3引线上的积分电流不需要与驱动VCXO的变容二极管成比例。

Claims (16)

1.水平同步系统包括：

水平同步信号(13)源(12)，其特征在于

第一(37)和第二(BRM22的输出)较高频率的水平驱动信号源(20，38)；

响应水平同步信号和第一水平驱动信号(37)产生第一控制电压(17)的相位检测器(14)；

第二控制信号(25)源(22，24)；和

给以第一较高频率下操作的相位锁定模式驱动信号源选择地提供第一控制信号(17)和给以第二较高频率下操作的相非锁定模式驱动信号源选择地提供第二控制信号(25)的开关(18)。

2.根据权利要求1的系统，其中所说的驱动信号源包括：

压控振荡器(20)；和

分别在第一和第二较高频率下的消隐期间提供不同数目的取样值的计数器(28)。

3.根据权利要求1的系统，其中所说的第二控制信号源包括：

二进制速率乘法器(22)；和

二进制速率乘法器滤波器(24)。

4.根据权利要求2的系统，其中所说振荡器(20)包括晶体振荡器。

5.根据权利要求1的系统还包括响应用于产生输入给相位检测器的脉冲宽度加宽定时信号的驱动信号的电路(46)。

6.根据权利要求5的系统，其中所说的响应驱动信号的电路(46)包括一个单稳电路(U2)。

7.根据权利要求1的系统，其中所说相位检测系统包括一个乘法器(U6)。

8.根据权利要求7的系统，其中所说乘法器包括：

具有跨接在电源上和以第1较高频率产生脉冲(U6-15)作为响应第1驱动信号(Q2集电极)输出的输入端的第1开关(U6-A)；

具有连接到响应水平同步信号取样第1较高频率输出脉冲的输入端的第2开关(U6-B)；

用于响应取样脉冲产生第1控制信号(17；U6-3)的积分器(16)；和

具有连接到分别的触点(U6-3，U6-5)的第1和第2控制信号和具有连接到驱动信号的信号源(20，38)的输出(U6-4)的第3开关(U6-c)。

9.一个水平同步系统包括：

水平同步信号(1fh输入)源；其特征在于

nfh(37)和mfh(BRM输出)水平同步驱动信号源(20，28)，其中n≥2，m≥2并且n是整数；

响应fh水平同步信号和nfh水平同步驱动信号产生第1控制信号(17)的相位检测器(14)；

第2控制信号(25)源(22，24)；和

用于选择地提供第一控制信号(17)至工作在nfh的相位锁定模式的驱动信号源和提供第2控制信号(25)至工作在mfh的非锁定模式的驱动信号源的开关(18)。

10.根据权利要求9的系统，其中驱动信号源包括：

压控振荡器(20)；和在mfh和mfh频率下的消隐期间改变取样数目的计数器(28)。

11.根据权利要求9的系统，其中n＝2和m＝2.14。

12.一个水平同步系统包括：

水平同步信号(1fh输入)源；

其特征在于第1(17)和第2(BRM22的输出)较高频率水平驱动信号源(20，28)；

第1控制电压(17)源(14，16)；

第2控制信号(25)源(22，24)；和具有响应第1控制信号工作在第1较高频率的相位锁定模式和响应第2控制信号工作在第2较高频率的相位非锁定模式的驱动信号源(20，28)。

13.根据权利要求12的系统，还包括用水平同步信号源相位锁定第1驱动信号的装置(18)。

14.根据权利要求12的系统，其中的驱动信号源包括可控振荡器(20)。

15.根据权利要求14的系统，其中所说的振荡器(20)工作在响应第1和第2控制信号二者的相同频率。

16.根据权利要求14的系统，其中所说的驱动信号源还包括由振荡器(20)定时和消隐期间分别在第1和第2较高频率下提供不同数目的取样值的计数器(28)。

Images