CN1319273C - 振荡器的相位控制 - Google Patents

振荡器的相位控制 Download PDF

Info

Publication number
CN1319273C
CN1319273C CNB011221682A CN01122168A CN1319273C CN 1319273 C CN1319273 C CN 1319273C CN B011221682 A CNB011221682 A CN B011221682A CN 01122168 A CN01122168 A CN 01122168A CN 1319273 C CN1319273 C CN 1319273C
Authority
CN
China
Prior art keywords
signal
phase
voltage
locked loop
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011221682A
Other languages
English (en)
Other versions
CN1337783A (zh
Inventor
R·D·阿尔特曼肖菲尔
M·E·克拉布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1337783A publication Critical patent/CN1337783A/zh
Application granted granted Critical
Publication of CN1319273C publication Critical patent/CN1319273C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/08—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using varactors, i.e. voltage variable reactive diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Abstract

一锁相环，包括：一可控振荡器(50，20)，需要具有给定偏压的控制信号来产生时钟信号；一积分器(16)，用于开发控制信号；一外部同步信号源(HOR.HYNC.)；第一和第二电压源(+15VDC，GND)，定义与给定偏压有关的电压电势；一第一开关(A)，连接到第一和第二电压源并响应时钟信号以开发一重新产生的具有由电压电势确定的峰峰电压的时钟信号；以及，一第二开关(B)，响应外部同步信号(CTRLB)，用于周期性地采样重新产生的时钟信号的部分并将所采样到的部分连接到积分器，所采样的部分对积分器充电和放电以产生具有足够大幅度的控制信号来提供给定的偏压，所述第一和第二开关(A，B)形成一相位检测器。

Description

振荡器的相位控制
技术领域
本发明涉及同步振荡器领域，尤其涉及具有用于产生按比例放大的(upwardly scaled)控制电压的相位检测器的锁相环。
背景技术
许多压控振荡器(VCO)、尤其是晶体振荡器(VCXO)，由变容二极管控制。变容二极管可以描述为一个反向偏压二极管，该反向偏压二极管展示出依赖于加在其上的反向偏压的幅度的电容。振荡器的谐振频率可以由偏压控制。不足以实现一给定操作频率或频率范围的偏压会带来严重的问题。这种情况显示在图6中，显示了一个锁相环。一相位检测器56将水平振荡器和水平同步部件的输出作为各个输入。电流在相位检测器的输出和积分器58之间流动，积分器58常常由所示的两个电容和电阻形成。
变容二极管62控制压控振荡器64。变容二极管例如需要高至+15伏DC的偏压，但是由积分器58开发的控制电压太小。因此，运算放大器插在积分器58和变容二极管62之间来按比例放大，也就是将控制电压的幅度增加到15伏、运算放大器的电源电压。对于单独的换算器(scaler)的需要增加了锁相环的复杂性和成本，并且此外还需要重新设计每一个锁相环。
对于相位检测器，有一个长期的需要，就是能在各种电压和/或在电压的不同范围上直接提供控制电压。此外，有一个长期需要，就是提供可以以一个简化的、价廉的结构使用这样一个相位检测器的锁相环，它可以容易地被修改以适应不同的所期望的电压和电压范围。
发明内容
根据本发明的结构，相位检测器的输出可以有利地直接产生VCO或VCXO变容二极管所需的电压范围。
根据本发明的结构的锁相环包括：需要具有给定偏压的控制信号用于产生一个时钟信号的装置；用于开发控制信号的一个积分器；一外部同步信号源；定义与给定偏压有关的电压电势的第一和第二电压源；连接到第一和第二电压源并响应时钟信号以开发一重新产生的具有由电压电势确定的峰峰电压的时钟信号的第一开关；以及，一第二开关，响应外部同步信号以周期性地采样重新产生的时钟信号的部分并将所采样到的部分连接到积分器，所采样的部分对积分器充电和放电以产生具有足够大幅度的控制电压来提供给定的偏压，从而时钟信号产生装置与外部同步信号同步。
锁相环可以有利地进一步包括：开发第一控制电压的积分器；第二控制电压源；一第三开关，在积分器和时钟信号产生装置之间定义了一个第一可变换(switchable)路径，并且在第二控制电压源和积分器之间定义了一个第二可变换路径，第一或第二可变换路径响应于控制电压源选择信号而闭合。第一控制电压可以连接到用于锁相操作模式的时钟信号产生装置，第二控制电压可以连接到用于未锁相操作模式的时钟信号产生装置。
第一、第二和第三开关有利地可以是模拟半导体开关，并且进一步地，可以在一积分电路中实施。
附图说明
图1是依据本发明结构的相位检测器的用方框形式部分地表示的电路图。
图2显示了用于说明图1中相位检测器操作的波形。
图3是包括依据本发明结构的相位检测器的切换源水平同步系统的方框图。
图4是说明图3中相位检测器和源开关的操作的电路图。
图5显示了用于说明图3中相位检测器的操作的波形。
图6显示了包括相位检测器和用于驱动变容二极管的振幅换算器的现有技术结构。
具体实施方式
依据本发明的结构，具有电压换算器的添加功能的相位检测器满足现有技术的长期需要来改进和简化锁相环的设计。结束了对单独的电压换算电路的需要。
图1显示了使用依据本发明结构的相位检测器将压控振荡器同步为视频信号的水平同步分量的锁相环10。压控振荡器(VCO)或压控晶体振荡器(VCXO)20由变容二极管50控制。此变容二极管需要一特定电压或电压范围来保证振荡器可以获得期望的操作频率。在此情况下，变容二极管需要的电压是+15伏DC。变容二极管50由积分器16开发的控制电压控制。积分器16由包括多个模拟开关的相位检测器14的输出电流充电和放电。例如，术语模拟开关想要包括可以在集成电路中实施的那种半导体开关。合适的集成电路的一个例子是多模拟开关集成电路，例如CD4053B模拟多路复用器U1或其等效物。相位检测器具有用于接收振荡器输出的第一输入。此输入是开关A的控制管脚。为了保证开关的正确操作，水平振荡器输出信号变换晶体管Q1开和关，晶体管Q1操纵此开关。相位检测器具有用于接收视频信号的水平同步分量的第二输入。此输入是开关B的控制管脚。为了保证开关的正确操作，水平振荡器输出信号变换晶体管Q4开和关，晶体管Q4操纵此开关。
在图1中为了显示的目的，假设振荡器和水平同步分量都有额定频率1fH，在NTSC制式中近似为15.735KHz。作为通常情况，也假设现有技术的相位检测器不能直接地产生象+15伏DC那么大的控制电压。
开关A的输入触点、管脚12和13分别接地和+15伏。开关A的公用触点、一个相应的管脚交替地连接到管脚12和13，分别地依次接地和+15伏。响应通过晶体管Q1的操作加到管脚11的水平振荡器输出信号来控制开关A。管脚15上的电压由图2中的最上面的波形显示。开关A的公用触点、一个相应的管脚被连接到开关B的公用触点、管脚15上作为输入信号。
开关B由连接到相应管脚的晶体管Q4响应于水平同步分量来控制。管脚15上的电压由图2中的最上面的波形显示。开关B的一个输出触点、管脚1连接到由电容C16和C17和电阻R18实现的积分器16。开关B的另一个输出触点、管脚2开路。相应管脚上的电压由图2中的中间的波形显示。
通过电阻R17和管脚1的电流由图2中的下面的波形显示。当相应管脚和15上的电压均为正时，充电和放电电流是正向的。当相应管脚上的电压为正同时管脚15上的电压为负时，充电和放电电流是反向的。当水平同步分量的脉冲出现时，积分器被充电或放电。当没有出现水平同步分量脉冲出现时，积分器的输入悬空。相位检测滤波器充电和放电电流的幅度主要由电阻R17的值来决定，目前为20K。在锁相条件中，充电和放电电流的平均值是相等的。从图2中可以看出，相应管脚上的同步信号对管脚15上振荡器信号的每一个脉冲采样，这样在电阻R17/管脚1上产生正的和负的电流。在管脚1上的积分电流不需要在幅度上按比例放大以驱动VCO或VCXO的变容二极管，因为需要的偏压有利地由管脚12和13之间的电势提供。
相位检测器的采样操作建议了一个用于描述锁相环的有用的替换。请求具有给定偏压的控制信号的用于产生时钟信号的装置可以实现为变容二极管和可控振荡器。积分器开发控制信号。外部同步信号源不必是一个水平同步分量。相位检测器可以具体化为第一和第二开关。第一和第二电压源，例如地和+15伏DC，定义了与给定偏压有关的电压电势。第一开关连接到第一和第二电压源并对时钟信号作出响应，用于开发一重新产生的具有由电压电势决定的峰峰电压的时钟信号。第二开关对外部同步信号作出响应，用于周期地采样重新产生的时钟信号的部分并且将采样的部分连接到积分器。所采样的部分，例如充电和放电该积分器以产生具有足够大的幅度的控制电压来提供给定的偏压。由第一和第二开关形成的相位检测器将时钟信号产生装置与外部同步信号同步。
结合图1和2解释的相位检测器可以有利地在多频水平同步系统中使用，如图3所示。系统100具有可选择的操作模式，包括对于振荡器20的开环和闭环控制路径。例如，振荡器20可以是压控振荡器(VCO)或压控晶体振荡器(VCXO)。振荡器由变容二极管50控制。开环控制用于显示数字视频信号，例如以MPEG2格式显示。振荡器20在13.5MHz上操作，然后加倍到27MHz，并且用作81MHz象素显示时钟和MPEG2系统时钟的参考频率。
开环控制路径开始于微处理器(μP)26，它将数字频率控制值通过数据总线40提供给二进制比率乘法器(BRM)。数字频率控制值由BRM滤波器24转换为MPEG2系统时钟控制电压。BRM滤波器24的输出是到滤波器源开关18的第一输入。MPEG2系统时钟控制电压从滤波器源开关18提供给振荡器20以响应由微处理器27产生的2fH/2.14fH选择信号。BRM滤波器输入表示用于2.14fH偏转的控制信号。选择信号显示为直接电缆连接，但是选择控制也可以由数据总线40或由此类包含SDA和SCL信号的串行数据和控制总线来实现，这里未显示。
时钟产生和计数电路28响应于振荡器20的输出。光栅发生器响应于时钟产生和计数电路28，并且依次驱动显示电路36。显示电路产生2.14fH驱动信号。在当前的最佳实施例中，电路28、30和36可以由可从ST Microelectronics得到的Sti7000集成电路来实现。
闭环路径包括相位检测器14。标准的1fH模拟视频信号，例如NTSC、PAL或SECAM，是到数字转换器和同步信号分离器12的输入。1fH同步信号是相位检测器14的第一输入。由显示电路36产生的驱动信号作为相位检测器14的第二输入被反馈。反馈路径包括显示了三个不同实施例的分支点42。在一个实施例中，路径44未经驱动信号的任何改变直接通向相位检测器。在所述相位检测器中，外部同步信号采样在驱动信号中的脉冲的一小部分。所述小部分与第一和第二频率的比率有关。在此情况中，相位检测器将每一个1fH同步脉冲的相位与2fH驱动信号的每隔一个脉冲比较。如果第二频率例如是3fH，外部同步信号在重新产生的时钟信号中每三个脉冲采样一次。在1fH输入视频信号的情况中，驱动信号将具有2fH的频率。在由脉冲宽度展宽电路46表示的第二实施例中，驱动脉冲被展宽，例如从近似1μsec的宽度到近似9μsec的宽度。在由分频电路48表示的第三实施例中，驱动信号被分成两个。由电路46和48表示的实施例使得产生的锁相环能够以比当使用直接路径44时更快的响应时间操作。
相位检测器的输出由相位检测滤波器积分。积分输出是通过线路17作为第二输入提供给滤波器源开关18的锁相环控制电压。相位检测滤波器输入代表用于2fH偏转的控制信号。
已经由数字转换器12处理的模拟视频在线路15上被提供给1fH到2fH上变频电路32。上变频可以通过在数字化视频从存储器34读出时加倍水平线的数量来实现。或者，上变频可以通过内插法来实现。上变频的视频信号从存储器34读取到显示电路36，然后作为视频输出信号(VIDEO OUT)被提供。上变频电路32也可以是Sti7000集成电路的一部分。
在以2.14fH操作期间，将有一输入到相位检测器14的2.14fH输入，并且可能有1fH同步信号也加到相位检测器14上，即使1fH信号没有被选择来显示。但是，那时滤波器源开关将会将MPEG2系统时钟控制电压应用到振荡器，并且如果有的话，相位检测器14的输出实际上将被忽略。
当系统用2fH驱动信号代替2.14fH驱动信号时，振荡器在相同的时钟频率上操作。替代改变振荡器频率，时钟产生和计数电路28的操作被修改以改变在消隐期间采样的数量。显著不同在于2fH驱动信号和1fH输入信号是锁相的。
图4显示了用于实现图3中所示的系统100的各个部分的电路示意图。此实施例有利地实现了在图1中所示的相位检测器，这样通过使相位检测器的输出直接地产生VCXO变容二极管需要的0到+15伏的范围来减少部件的数量。此外，滤波器源开关18也可以有利地在实现相位检测器的模拟多路复用器中实现。
相位检测器14和积分器16如结合图1所述的相连接，但具有如下不同。积分的控制电压连接到开关C的一个输入触点、管脚3。开关C的另一个输入触点、管脚5连接到来自BRM滤波器24的MPEG2系统时钟控制电压。开关C由晶体管Q5控制，响应来自μP26的2fH/2.14fH控制信号。开关C，有利地为U1的一部分，作为滤波器源开关18。2fH驱动信号是脉冲宽度展宽电路46的输入，所述电路实现为由晶体管Q2和Q3形成的部件一次性(one-shot)电路。电阻R10、R11、R12、R13和R14的值被选择来响应于大约1μsec输入脉冲而提供一大约9μsec的输出脉冲。展宽脉冲是用于操作开关A的控制管脚11的输入。
开关A在偏转的基础上以2fH速率在管脚13上的+15伏和管脚12上的地之间变换。开关B由晶体管Q4响应于1fH同步分量进行控制。开关C将加在VCXO变容二极管上的电压在用于1fH视频信号上变频操作的相位检测器输出与用在正常MPEG2译码中的BRM输出之间切换。
图5显示了管脚15上的电压、相应管脚上的电压和通过电阻R17上的电流，此电流也是管脚1上的电流。可以看到，相应管脚上的1fH信号对管脚15上的2fH信号的每隔一个脉冲进行采样，这样在电阻R17/管脚1上产生了正的和负的电流。管脚3上的积分电流不需要被换算以驱动VCO或VCXO的变容二极管。
应该理解，这里所讲的相位检测器除了可以用在锁相环中将振荡器和视频信号中的水平同步分量同步外，也可以将振荡器和外部同步信号同步。

Claims (25)

1、一锁相环，包括：
由控制信号控制的一个时钟信号发生器；
积分器，用于开发所述控制信号；
提供外部同步信号的同步信号发生器
第一电压源和第二电压源，定义用于所述控制信号的偏压；
第一开关，与所述第一和第二电压源连接，并且对所述时钟信号作出响应，用于开发具有由所述偏压确定的峰峰电压的重新产生的时钟信号；以及
第二开关，响应所述外部同步信号，用于周期地采样部分所述重新产生的时钟信号并且将所述采样部分连接到所述积分器，所述采样部分充电和放电所述积分器来产生具有足够大幅度的所述控制信号以提供所述偏压，
从而所述第一和第二开关形成相位检测器，用以将所述时钟信号发生器与所述外部同步信号同步。
2、如权利要求1所述的锁相环，其中：
所述外部同步信号具有第一频率；
所述时钟信号发生器以所述第一频率操作；以及，
所述第二开关采样所述重新产生的时钟信号的每一个脉冲。
3、如权利要求1所述的锁相环，其中：
所述外部同步信号具有第一频率；
所述时钟信号发生器以高于所述第一频率的第二频率操作；以及，
所述第二开关采样所述重新产生的时钟信号中的一部分脉冲，所述部分与所述第一和第二频率成比例。
4、如权利要求1所述的锁相环，其中：
所述外部同步信号是具有频率fH的水平同步信号；
所述时钟信号发生器以频率nfH操作，其中n≥2且n是整数；以及，
所述第二开关采样所述重新产生的时钟信号的每nth个脉冲。
5、如权利要求1所述的锁相环，其中所述第一和第二开关是模拟半导体开关。
6、如权利要求5所述的锁相环，其中所述第一和第二开关实现在一集成电路中。
7、如权利要求1所述的锁相环，其中所述第一和第二开关实现在一集成电路中。
8、如权利要求1所述的锁相环，其中所述用于产生所述时钟信号的装置包括一可控振荡器；以及
所述需要具有给定偏压的控制信号用于控制所述时钟信号发生器的装置包括一个响应于所述控制信号的变容二极管。
9、一种锁相环，包括：
由控制信号控制的一个时钟信号发生器；
积分器，用于开发所述控制信号；
第二控制信号源；
提供外部同步信号的同步信号发生器；
第一电压源和第二电压源，定义用于所述控制信号的偏压；
第一开关，与所述第一和第二电压源连接，并且对所述时钟信号作出响应，用于开发具有由所述偏压确定的峰峰电压的重新产生的时钟信号；以及
第二开关，响应所述外部同步信号，用于周期地采样部分所述重新产生的时钟信号并且将所述采样部分连接到所述积分器，所述采样部分充电和放电所述积分器来产生具有足够大幅度的所述控制信号以提供所述偏压，所述第一和第二开关形成相位检测器；和
第三开关，定义在所述积分器和所述时钟信号发生器之间的第一可变换路径，并且定义在所述第二控制信号源和所述时钟信号发生器之间的第二可变换路径，所述第一或所述第二可变换路径响应于控制信号源选择信号而闭合。
10、如权利要求9所述的锁相环，其中所述第一控制信号连接到用于锁相操作模式的所述时钟信号发生器，所述第二控制信号连接到用于未锁相操作模式的所述时钟信号发生器。
11、如权利要求10所述的锁相环，其中所述第二控制信号的所述源包括：
二进制比率乘法器(BRM)，用于设置所述第二控制信号；以及
BRM滤波器，用于响应于所述BRM产生所述第二控制信号。
12、如权利要求9所述的锁相环，其中：
所述水平同步分量具有fH的频率；
所述时钟信号发生器响应于第一模式的所述第一控制信号按nfH的频率操作，并且响应于第二模式的所述第二控制信号按mfH的频率操作，其中n≥2，m≥2，n是整数；以及
所述第二开关以所述第一操作模式采样所述重新产生的时钟信号的每nth个脉冲。
13、如权利要求12所述的锁相环，其中n＝2，m＞2。
14、如权利要求9所述的锁相环，其中所述第一、第二和第三开关是模拟半导体开关。
15、如权利要求14所述的锁相环，其中所述第一、第二和第三开关实现在集成电路中。
16、如权利要求9所述的锁相环，其中所述第一、第二和第三开关实现在集成电路中。
17、一锁相环，包括：
一用于开发控制电压的积分器；
一振荡器；
一用于响应于所述控制电压来控制所述振荡器的变容二极管，所述变容二极管需要一给定的偏压；
一水平同步信号源；
定义与所述给定偏压有关的电压电势的第一和第二电压源；
第一开关，连接到所述第一和第二电压源并且响应所述振荡器，用于开发具有由所述电压电势确定的峰峰电压的重新产生的振荡器信号；以及
第二开关，响应于所述水平同步信号，用于周期地采样所述重新产生的振荡器信号的部分并将所述采样部分连接到所述积分器，所述采样部分充电和放电所述积分器以产生具有足够大幅度的所述控制电压来提供所述给定偏压，
从而所述第一和第二开关形成一相位检测器来将所述振荡器与所述水平同步信号同步。
18、如权利要求17所述的锁相环，其中所述第一和第二开关是模拟半导体开关。
19、如权利要求18所述的锁相环，其中所述第一和第二开关实现在集成电路中。
20、如权利要求17所述的锁相环，其中所述第一和第二开关实现在集成电路中。
21、一种锁相环，包括：
一用于开发第一控制电压的积分器；
一第二控制电压源；
一振荡器；
一用于响应于所述控制电压来控制所述振荡器的变容二极管，所述变容二极管需要一给定的偏压；
一水平同步信号源；
定义与所述给定偏压有关的电压电势的第一和第二电压源；
第一开关，连接到所述第一和第二电压源并且响应所述振荡器，用于开发具有由所述电压电势确定的峰峰电压的重新产生的振荡器信号；以及
第二开关，响应于所述水平同步信号，用于周期地采样部分所述重新产生的振荡器信号并将所述采样部分连接到所述积分器，所述采样部分充电和放电所述积分器以产生具有足够大幅度的所述控制电压来提供所述给定偏压，所述第一和第二开关形成一相位检测器来将所述振荡器与所述水平同步信号同步；和
第三开关，定义在所述积分器和所述变容二极管之间的第一可变换路径，并且定义在所述第二控制电压源和所述变容二极管之间的第二可变换路径，所述第一或第二可变换路径响应于控制电压源选择信号而闭合。
22、如权利要求21所述的锁相环，其中所述第一控制电压连接到用于锁相操作模式的所述变容二极管并且所述第二控制电压连接到用于未锁相操作模式的所述变容二极管。
23、如权利要求21所述的锁相环，其中：
所述水平同步分量具有fH的频率；
所述振荡器响应于第一模式的所述第一控制信号按nfH的频率操作，并且响应于第二模式的所述第二控制信号按mfH的频率操作，其中n≥2，m≥2，n是整数；以及，
所述第二开关以所述第一操作模式采样所述重新产生的时钟信号的每nth个脉冲。
24、如权利要求23所述的锁相环，其中n＝2，m＞2。
25、如权利要求21所述的锁相环，其中所述第一、第二和第三开关是实现在一个集成电路中的模拟半导体开关。
CNB011221682A 2000-05-02 2001-05-02 振荡器的相位控制 Expired - Fee Related CN1319273C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56347800A 2000-05-02 2000-05-02
US563478 2000-05-02

Publications (2)

Publication Number Publication Date
CN1337783A CN1337783A (zh) 2002-02-27
CN1319273C true CN1319273C (zh) 2007-05-30

Family

ID=24250646

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011221682A Expired - Fee Related CN1319273C (zh) 2000-05-02 2001-05-02 振荡器的相位控制

Country Status (8)

Country Link
US (1) US6420918B2 (zh)
EP (1) EP1152537B1 (zh)
JP (1) JP2002010102A (zh)
KR (1) KR100860807B1 (zh)
CN (1) CN1319273C (zh)
DE (1) DE60126862T2 (zh)
MX (1) MXPA01004374A (zh)
MY (1) MY127109A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136109B2 (en) * 2002-03-22 2006-11-14 Pelco Self-adjusting pixel clock and method therefor
CN103313144A (zh) * 2013-07-01 2013-09-18 贵州中科汉天下电子有限公司 射频开关的控制方法
CN108880504B (zh) * 2017-05-16 2021-10-08 博通集成电路（上海）股份有限公司 用于激励晶体振荡电路的方法以及电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024343A (en) * 1974-05-27 1977-05-17 U.S. Philips Corporation Circuit arrangement for synchronizing an output signal in accordance with a periodic pulsatory input signal
US5459756A (en) * 1994-06-27 1995-10-17 Motorola, Inc. Sampling phase detector arrangement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662278A (en) * 1970-09-16 1972-05-09 Us Navy Automatic phase control circuit for tv system
US3821470A (en) * 1973-05-21 1974-06-28 Zenith Radio Corp Phase correction for horizontal oscillator in cmos form
NL169811C (nl) * 1975-10-03 1982-08-16 Philips Nv Beeldregelsynchronisatieschakeling, alsmede televisieontvanger daarvan voorzien.
JPH04207883A (ja) * 1990-11-30 1992-07-29 Fujitsu Ltd クロック同期方式
US5748252A (en) * 1996-02-20 1998-05-05 Delco Electronics Corporation Method and apparatus for synchronizing internal and external video signals
US5796392A (en) 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US6091304A (en) 1998-09-22 2000-07-18 Lg Information & Communications, Ltd. Frequency band select phase lock loop device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024343A (en) * 1974-05-27 1977-05-17 U.S. Philips Corporation Circuit arrangement for synchronizing an output signal in accordance with a periodic pulsatory input signal
US5459756A (en) * 1994-06-27 1995-10-17 Motorola, Inc. Sampling phase detector arrangement

Also Published As

Publication number Publication date
DE60126862T2 (de) 2007-10-31
KR20010100958A (ko) 2001-11-14
CN1337783A (zh) 2002-02-27
EP1152537A3 (en) 2003-04-09
US20020011884A1 (en) 2002-01-31
MXPA01004374A (es) 2004-09-10
EP1152537A2 (en) 2001-11-07
JP2002010102A (ja) 2002-01-11
US6420918B2 (en) 2002-07-16
EP1152537B1 (en) 2007-02-28
KR100860807B1 (ko) 2008-09-30
MY127109A (en) 2006-11-30
DE60126862D1 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
US5898328A (en) PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same
JP2982810B2 (ja) 信号発生回路
JP3520082B2 (ja) ビデオ処理のための表示ロックされたタイミング信号
US4498106A (en) Pulse generator for solid-state television camera
CN1319273C (zh) 振荡器的相位控制
JPH0677823A (ja) 周波数シンセサイザ
JP2003189117A (ja) 水平センタリング回路
JP3652009B2 (ja) クロックジェネレータ
CA2345559C (en) Horizontal synchronization for digital television receiver
US4737691A (en) Television apparatus for generating a phase modulated deflection current
JP2690358B2 (ja) ディスプレイ
EP0064298A2 (en) Pulse generating circuit for a television camera using solid state image sensor
JPH0556374A (ja) 液晶表示装置
EP0242123B1 (en) Television deflection apparatus
MXPA01004320A (en) Horizontal synchronization for digital television receiver
JPH0246145Y2 (zh)
JPS58154970A (ja) テレビジヨン受像機
JP3257439B2 (ja) 水平位置調整回路
JP3407213B2 (ja) 電源同期化装置
JP2846870B2 (ja) クランプ回路
JP2645039B2 (ja) 位相同期ループ回路
KR0164846B1 (ko) 디지탈 vcr에서의 자화면 영상신호 생성회로
JPH0433475A (ja) 水平位相同期回路
JPH05153565A (ja) 垂直駆動パルス発生回路
JPS60247378A (ja) 映像信号ａ／ｄ変換回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20100502