CN1181667C - 水平afc电路 - Google Patents

水平afc电路 Download PDF

Info

Publication number
CN1181667C
CN1181667C CNB011231513A CN01123151A CN1181667C CN 1181667 C CN1181667 C CN 1181667C CN B011231513 A CNB011231513 A CN B011231513A CN 01123151 A CN01123151 A CN 01123151A CN 1181667 C CN1181667 C CN 1181667C
Authority
CN
China
Prior art keywords
clock
circuit
write
horizontal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011231513A
Other languages
English (en)
Other versions
CN1335710A (zh
Inventor
���ŷ�
竹谷信夫
����һ
涉谷龙一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1335710A publication Critical patent/CN1335710A/zh
Application granted granted Critical
Publication of CN1181667C publication Critical patent/CN1181667C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)

Abstract

本发明提供一种使用于装载了阴极射线管(CRT)等显示装置的显示器中的CRT上没有水平弯曲且水平跳动较少的水平自动频率控制(AFC)电路。该AFC电路具备视频信号处理电路、同步分离电路、双输入的行存储器电路、水平驱动脉冲的Hout生成电路、作成与回扫脉冲相位一致的读出用时钟(RCK)的读出时钟作成电路、水平偏转驱动电路。因水平偏转驱动电路的温度或负载变化带来的显示图像水平位置的变动由行存储器吸收。

Description

水平AFC电路
技术领域
本发明涉及驱动阴极射线管(CRT)的水平偏转电路的水平AFC电路，特别地涉及能够抑制CRT管面上的水平弯曲以及水平跳动的水平自动频率控制(AFC)电路。
背景技术
水平自动频率控制(AFC)电路是驱动阴极射线管(CRT)显示装置时必不可少的电路。以下，参照附图对于以往的水平AFC电路进行说明。
图5是以往的水平AFC电路的构造框图。视频信号处理电路301将输入的视频信号309解调并且变换为YUV信号或RGB信号。同步分离电路302从输入的视频信号309中分离生成所必要的水平同步信号以及垂直同步信号。Hout电路304以来自同步分离电路302的水平(H)基准脉冲312为基础生成驱动水平偏转驱动电路307的水平驱动脉冲313。向视频信号驱动电路306输入来自视频信号处理电路301的YUV或RGB信号并且作成驱动CRT308的视频信号。向水平偏转驱动电路307输入来自Hout电路304的视频驱动脉冲313并且使得CRT308发生水平偏转。水平偏转驱动电路输出回扫脉冲311。H基准脉冲312与视频信号309同步。
图7是以往的Hout电路的构造框图。计数电路501从输入的H基准脉冲312中经规定时间之后输出H脉冲510。HSAW电路502从H脉冲510中生成进行斜升的H频率的锯齿波。HSAW电路503从基准脉冲312中生成进行斜升的H频率的锯齿波。比较器504比较从HSAW电路502中输出的HSAW波形511与从低通滤波器(LPF)508输出的直流电压514并且当HSAW波形511较大时输出高(H)电平。比较器505比较从HSAW电路503输出的HSAW波形512与从LPF508输出的直流电压514并且当HSAW波形512较大时输出高电平。当比较器504的输出为高电平时，则Reset-Set(RS)触发器506置零并且其输出的视频驱动脉冲313为低(L)电平，当比较器505的输出为高电平时，则设置的水平驱动脉冲313为高电平。乘法电路507将回扫脉冲311与H基准脉冲312进行乘法运算。LPF508滤去从乘法电路507输出的513的高频成分。
对于上述这样构成的水平AFC电路，以下，对于其动作进行说明。图6是用于说明以往的水平AFC电路的动作的图。同步分离电路302从视频信号309中输出水平频率为H的基准脉冲312。Hout电路304将该H基准脉冲312延迟规定时间并且生成H脉冲510，如上所述生成水平驱动脉冲313。水平驱动脉冲313输入到水平偏转驱动电路307并且输出回扫脉冲311。根据温度、负载的情况，对于回扫脉冲311的水平驱动脉冲313的延迟时间进行种种变换。通过该变化在CRT308上所显示的图像其水平位置发生移动。
为了防止上述情况，水平AFC电路使得回扫脉冲311与H基准脉冲312的相位一致。水平AFC电路通过乘法电路507、LPF508、比较器504，505、RS触发器506、水平偏转驱动电路307以环形电路而构成。例如，当回扫脉冲311比H基准脉冲312要迟时，输出513中比中心更下侧的波形的宽度比上侧的波形的宽度要大。因此，直流电压514降低，水平驱动脉冲311的位置比H基准脉冲312更早。由此，校正H校正脉冲312与回扫脉冲311之间的相位差并且显示在CRT308上的水平位置也不会发生移动。
然而，对于上述的AFC电路，具有下述的问题。Hout电路304是由模拟元件构成并且视频信号处理电路301、同步分离电路302是由数字电路构成，则由于容易受到数字电路的时钟妨碍并且容易受到电源电压变动的影响，因此，很难抑制水平驱动脉冲313中的跳动。
发明内容
本发明提供一种能够抑制阴极射线管(CRT)上显示的水平弯曲并且很难受到数字噪声影响且水平跳动较少的水平频率自动控制(AFC)电路。
该AFC电路由下述部件构成。
(a)从视频信号中生成与视频信号同步的水平(H)基准脉冲的同步分离电路。
(b)从同步分离电路中输出的信号中生成驱动CRT的水平偏转线圈的水平驱动脉冲的Hout电路。
(c)具有水平偏转线圈且通过输入水平驱动脉冲而引起CRT的水平偏转同时生成回扫脉冲的水平偏转驱动电路。
(d)将H基准脉冲作为起始点以写入用时钟写入视频信号的各行视频信号并且将回扫脉冲作为起始点以与回扫脉冲同步的读出用时钟(RCK)读出的行存储器。
(e)从回扫脉冲中生成RCK的读出时钟生成电路。
附图说明
图1是本发明实施形态的水平自动频率控制(AFC)电路的构造框图。
图2是该实施形态的水平AFC电路的读出时钟生成电路的构造框图。
图3是该实施形态的水平AFC电路的说明图。
图4是该实施形态的水平AFC电路的读出时钟生成电路的动作说明图。
图5是以往的水平AFC电路的构造框图。
图6是以往的水平AFC电路动作的说明。
图7是以往的Hout电路的构造框图。
具体实施方式
图1是本发明实施形态的水平自动频率控制(AFC)电路的构造框图。视频信号处理电路101将输入的视频信号109解调变换为YUV信号或RGB信号。同步分离电路102从输入的视频信号109中分离生成必要的水平同步信号以及垂直同步信号。行存储器103存储从视频信号处理电路101输出的信号。在存储器103中，以同步分离电路102作成的H基准脉冲114开始该信号的写入并且以写入用时钟(WCK)110写入该信号。在存储器103中，以来自水平偏转驱动电路107的回扫脉冲111开始写入的信号的读出并且以与回扫脉冲111相同相位的读出时钟生成电路105输出的读出用时钟(RCK)112而读出该信号。Hout生成电路104输入来自同步分离电路102的H基准脉冲114并且生成驱动水平偏转线圈的水平驱动脉冲113。读出时钟生成电路105输入来自水平偏转驱动电路107的回扫脉冲111并且生成与回扫脉冲111相位一致的RCK112。视频信号驱动电路106输入行存储器103的输出信号115并且作成驱动CRT108的视频信号。水平偏转驱动电路107输入来自Hout电路104的水平驱动脉冲113并且使得CRT108产生水平偏转。
WCK110是与输入视频信号的色副载波信号的副载波或者同步信号同步的信号。而WCK110也可以是不与色副载波信号或者同步信号同步的任意时钟。
以下，参照图1、图2、图3对于上述这样构成的水平AFC电路的动作进行说明。
图3是用于说明本发明实施例的动作的图。同步分离电路102输出与视频信号109同步的H基准脉冲114。Hout生成电路从脉冲114中生成延迟了规定时间的水平驱动脉冲113。由H基准脉冲114向行存储器103写入视频信号。
水平偏转驱动电路107输入水平驱动脉冲113并且输出回扫脉冲111。以回扫脉冲111的下降沿为基准从行存储器103中读出视频信号。因此，能够使得行存储器的输出信号115的相位与回扫脉冲111的相位完全一致，不论温度、负载条件如何变化，CRT108上显示的水平位置也不会移动。
图2表示从回扫脉冲111中生成RCK112的RCK生成电路105。延迟电路201～204使得输入信号延迟规定时间(1~4ns)。D触发器205～208保持启动端(EN)从高电平变为低电平时的输入(D)的状态。单反转与门209～212输入2个输入信号的其中之一并且另一方进行反转、输入并且进行与门逻辑运算。生成电路105还具备与门电路213～216以及或门电路217。延迟电路201～204输出信号225～228。D触发器205～208输出信号220～223。单反转与门电路209～212输出信号229～232。
图4是说明RCK生成电路105的动作的图。这里，延迟电路的延迟时间与其数的积必须比读出用时钟(WCK)110的周期要大。在图4中，为了简便化仅表示作为它们一部分的4个延迟电路。对于多个延迟电路201～204，在其前部的延迟电路201输入WCK。延迟电路201～204作为生成多个相位相互不同的时钟的多相位时钟生成电路发挥作用。
当回扫脉冲111的下降沿位于信号225的上升沿与信号226的上升沿之间时，在回扫脉冲111下降之后无论此前为何种状态，信号221都为高电平、信号222都为低电平。因此，仅单反转与门电路210的输出为高电平，作为RCK112选择信号225。即，单反转与门209～212、与门电路213～216以及或门电路217作为从延迟电路201～204分别输出的时钟中选择RCK112的选择电路发挥作用。这里，由于RCK112具有延迟电路的延迟时间的跳动而与回扫脉冲111的下降沿并不完全同步。然而，使得延迟电路201～204的延迟量为1～4ns这样小，即若使得为显示像素时钟周期的百分之几，则CRT108上的显示实际上不会发生移动。
如此，本实施形态的AFC电路没有使用模拟元件而是由数字元件构成。如此，由水平偏转驱动电路的温度变化或负载变化引起的水平位置变动由行存储器吸收，由于能够抑制CRT上的显示的水平弯曲并且很不容易受到数字噪声的影响，因此，水平跳动很少。

Claims (13)

1.一种水平自动频率控制电路，它具有阴极射线管以及使得所述阴极射线管发生水平偏转的水平偏转线圈，并且是用于显示输入所述阴极射线管的视频信号的显示装置之中的水平自动频率控制电路，其特征在于，具备，
从所述视频信号中生成与所述视频信号同步的水平基准脉冲的同步分离电路；
从所述水平基准脉冲中生成驱动所述水平偏转线圈的水平驱动脉冲的Hout生成电路；
输入所述水平驱动脉冲并且采用所述水平偏转线圈使得所述阴极射线管发生水平偏转并且生成回扫脉冲的水平偏转驱动电路；
将所述水平基准脉冲作为起始点以写入用时钟写入所述视频信号的各行视频信号，并且将所述回扫脉冲作为起始点以与所述回扫脉冲同步的读出用时钟读出的行存储器；
从所述回扫脉冲中生成读出用脉冲的读出时钟生成电路。
2.如权利要求1所述的水平自动频率控制电路，其特征在于，
从所述行存储器中用所述回扫脉冲的下降沿开始读出所述视频信号的各行视频信号。
3.如权利要求1所述的水平自动频率控制电路，其特征在于，
所述读出时钟生成电路根据所述回扫脉冲与所述写入用时钟生成所述读出用时钟。
4.如权利要求3所述的水平自动频率控制电路，其特征在于，
所述读出时钟生成电路根据所述回扫脉冲与所述写入用时钟的相位差改变所述写入用时钟的相位并且生成所述读出用时钟。
5.如权利要求3所述的水平自动频率控制电路，其特征在于，
所述读出时钟生成电路具备从所述写入用时钟中生成相互相位不同的多个时钟的多相位时钟生成电路，以及根据所述写入用时钟与所述回扫脉冲的相位差从所述多个时钟中选择输出所述读出用时钟的选择电路。
6.如权利要求5所述的水平自动频率控制电路，其特征在于，
多相位时钟生成电路具备输入所述写入用时钟的延迟电路，
所述选择电路根据所述写入用时钟与所述回扫脉冲的相位差从所述写入用时钟与所述延迟电路的输出中选择输出所述读出用时钟。
7.如权利要求5所述的水平自动频率控制电路，其特征在于，
所述多相位时钟生成电路具备向其前部的延迟电路输入所述写入用时钟的串联连接的多个延迟电路，
所述选择电路根据所述写入用时钟与所述回扫脉冲的相位差，从所述写入用时钟与所述多个延迟电路的输出中选择输出所述读出用时钟。
8.如权利要求1所述的水平自动频率控制电路，其特征在于，
还具备将所述视频信号解调变换成为YUV信号与RGB信号之一的视频信号处理电路，并且在所述行存储器中写入所述视频信号处理电路的输出。
9.如权利要求1所述的水平自动频率控制电路，其特征在于，
还具备输入所述行存储器的输出并且生成驱动所述阴极射线管的视频信号的视频信号驱动电路。
10.如权利要求1所述的水平自动频率控制电路，其特征在于，
所述写入用时钟与所述水平基准脉冲同步。
11.如权利要求1所述的水平自动频率控制电路，其特征在于，
所述写入用时钟是与所述水平基准脉冲不同步的任意时钟。
12.如权利要求1所述的水平自动频率控制电路，其特征在于，
所述视频信号具有色副载波信号的副载波，所述写入用时钟与所述副载波同步。
13.如权利要求1所述的水平自动频率控制电路，其特征在于，
所述视频信号具有色副载波信号的副载波，所述写入用时钟是与所述副载波不同步的任意时钟。
CNB011231513A 2000-07-10 2001-07-10 水平afc电路 Expired - Fee Related CN1181667C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP208080/2000 2000-07-10
JP2000208080A JP2002023678A (ja) 2000-07-10 2000-07-10 水平ａｆｃ回路

Publications (2)

Publication Number Publication Date
CN1335710A CN1335710A (zh) 2002-02-13
CN1181667C true CN1181667C (zh) 2004-12-22

Family

ID=18704725

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011231513A Expired - Fee Related CN1181667C (zh) 2000-07-10 2001-07-10 水平afc电路

Country Status (6)

Country Link
US (1) US6731344B2 (zh)
JP (1) JP2002023678A (zh)
KR (1) KR100721805B1 (zh)
CN (1) CN1181667C (zh)
CA (1) CA2352546C (zh)
MY (1) MY124517A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8457614B2 (en) 2005-04-07 2013-06-04 Clearone Communications, Inc. Wireless multi-unit conference phone

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131272A (en) * 1980-03-18 1981-10-14 Sony Corp Time-axis correcting device
JPS6488589A (en) * 1987-09-30 1989-04-03 Toshiba Corp Image memory controller
JPH01132284A (ja) * 1987-11-18 1989-05-24 Sanyo Electric Co Ltd 画像メモリ制御装置
US4987491A (en) * 1989-01-20 1991-01-22 Sanyo Electric Co., Ltd. Jitter compensation circuit for processing jitter components of reproduced video signal
JP2714112B2 (ja) * 1989-03-10 1998-02-16 株式会社日立製作所 テレビジョン受像機
TW376642B (en) * 1996-05-07 1999-12-11 Matsushita Electric Ind Co Ltd Video signal processing apparatus
KR100283574B1 (ko) * 1996-08-27 2001-03-02 윤종용 모니터 화면 사이즈 제어 회로 및 그 제어방법
KR100281531B1 (ko) * 1998-07-01 2001-03-02 윤종용 디스플레이 장치의 고압 발생 회로
US6018408A (en) * 1999-03-26 2000-01-25 Samsung Electronics Co., Ltd. Laser projection display apparatus

Also Published As

Publication number Publication date
CA2352546A1 (en) 2002-01-10
CA2352546C (en) 2010-04-27
MY124517A (en) 2006-06-30
JP2002023678A (ja) 2002-01-23
KR20020014675A (ko) 2002-02-25
US20020041342A1 (en) 2002-04-11
KR100721805B1 (ko) 2007-05-25
CN1335710A (zh) 2002-02-13
US6731344B2 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
KR100583445B1 (ko) 포맷변환을위한멀티스캔비디오타이밍발생기
EP1056285A2 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
US6144410A (en) Telecine signal conversion method and an up-converter
US4316219A (en) Synchronizing circuit adaptable for various TV standards
JPS62102671A (ja) ２画面テレビ受像機
JPH05244573A (ja) 画像信号処理装置及び方法
JPH0535959B2 (zh)
CN1210945C (zh) 同步信号产生电路
US4970588A (en) Video monitoring apparatus with plural inputs
CN1181667C (zh) 水平afc电路
US4797743A (en) Video memory control device
CN1168310C (zh) 信号处理装置和方法
JPH0817008B2 (ja) 映像信号時間軸補正装置
US4412250A (en) Memory-type sync generator with reduced memory requirements
JP2874187B2 (ja) 液晶ディスプレイ装置
US4635116A (en) Video signal delay circuit
JPH05292476A (ja) 汎用走査周期変換装置
JP3756203B2 (ja) 記憶回路およびフラットパネル駆動回路
JP2822469B2 (ja) テレビ受像機
JPH0546134A (ja) 映像表示装置
JP4733829B2 (ja) 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス
CA1321017C (en) Method and apparatus for the recording and replay of interlaced signals
JP3244422B2 (ja) 走査線変換回路
JP2727583B2 (ja) 画像メモリの駆動方法及び表示装置
KR100594237B1 (ko) 주사방식 변환장치 및 주사방식 변환방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20110710