KR20010077865A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20010077865A
KR20010077865A KR1020000053348A KR20000053348A KR20010077865A KR 20010077865 A KR20010077865 A KR 20010077865A KR 1020000053348 A KR1020000053348 A KR 1020000053348A KR 20000053348 A KR20000053348 A KR 20000053348A KR 20010077865 A KR20010077865 A KR 20010077865A
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor substrate
insulated circuit
hole
connecting conductor
Prior art date
Application number
KR1020000053348A
Other languages
English (en)
Other versions
KR100516815B1 (ko
Inventor
이와사키토시히로
와카미야케이이치로
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010077865A publication Critical patent/KR20010077865A/ko
Application granted granted Critical
Publication of KR100516815B1 publication Critical patent/KR100516815B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

절연회로 기판에 대한 반도체 기판 상의 전극 패드의 접속 신뢰성을 향상시키기 위한 반도체장치에서는, 반도체 기판(3)의 전극 패드(1)가, 절연회로 기판(11)의 개구(23)를 통해 배면의 단자 전극(15)에 대향하도록 실장되고, 개구(23)를 통과하는 접속용 도체(5)에 의해 전극 패드(1)와 단자 전극(15)을 접속한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 기판의 절연회로 기판에의 실장기술에 관한 것이다. 특히, 반도체 기판 상의 전극 패드와 절연회로 기판 상의 단자 전극을, 절연회로 기판에 설치된 스루홀을 통해 접속용 도체에 의해 접속한 반도체 장치 및 그것의 제조방법에 관한 것이다.
도 8은, 종래의 반도체장치에 있어서, 반도체 기판을 절연회로 기판 상에 실장한 접속부 근방의 단면도를 나타낸 것이다.
도 8에 있어서, 3은 반도체 기판, 1은 반도체 기판(3)의 전극 패드, 25는 전극 패드(1)에 설치된 접속용 기저 금속막, 7은 반도체 기판(3)의 보호 절연막, 11은 절연회로 기판, 15는 절연회로 기판(11)의 단자 전극, 31은 전극 패드(1)와 단자 전극(11)을 전기 접속하는 범프(공정 땜납), 21은 반도체 기판(1)과 절연회로 기판(11) 사이를 밀봉하는 밀봉 수지, 27은 솔더 레지스트를 나타내고, 30'는 이들을 포함한 종래의 반도체 장치를 나타내고 있다.
도 8을 참조하면, 종래의 반도체장치(30')에서는, 반도체 기판(3)의 전극 패드(1)에 설치된 접속용 기저 금속막(25)과, 절연회로 기판(11) 상의 단자 전극(15) 상에 설치된 범프(31)(공정 땜납)가 대응하도록 위치결정된 후에, 범프(31)를 용융접촉하여 접속용 기저 금속막(25)과 접합시킨다. 그후, 절연회로 기판(11)과 반도체 기판(3) 사이를 밀봉 수지(21)로 밀봉하고 있다.
이와 같은 반도체장치에 있어서, 디바이스의 고집적화에 따른 반도체 기판(3) 상의 전극 패드(1)의 협피치화가 진행되면, 반도체 기판(3)과 절연회로 기판(11)의 틈이 좁아진다. 이 때문에, 반도체 기판(3)과 절연회로 기판(11)의 열팽창의 미스매치가 발생할 우려가 있어, 범프(31)에 생긴 응력이 증대한다고 하는 문제점이 있었다.
본 발명은 상기한 것과 같은 문제점을 해소하기 위해 이루어진 것으로, 절연회로 기판에 설치된 스루홀을 이용하여, 반도체 기판 상의 전극 패드를 절연회로 기판의 단자 전극에 접속용 도체를 개재하여 접속하는 디바이스 구조를 실현하는 것이다.
이것에 의해, 절연회로 기판에 대한 반도체 기판 상의 전극 패드의 접속 신뢰성을 향상시킬 수 있다. 동시에, 반도체 디바이스의 고집적화에 따른 전극 패드의 협피치화에 대해서도, 절연회로 기판에 대한 반도체 기판 상의 전극 패드의 접속 신뢰성을 확보할 수 있게 된다.
도 1은 본 발명의 실시예 1에 관한 반도체장치에 있어서, 반도체 기판과 절연회로 기판과의 접속부 근방의 단면도,
도 2는 본 발명의 실시예 1에 관한 반도체장치의 제조방법을 설명하기 위한 반도체 기판과 절연회로 기판과의 접속부 근방의 단면도,
도 3은 본 발명의 실시예 2에 관한 반도체장치에 있어서, 반도체 기판과 절연회로 기판과의 접속부 근방의 단면도,
도 4는 본 발명의 실시예 2에 관한 반도체장치의 제조방법을 설명하기 위한 반도체 기판과 절연회로 기판과의 접속부 근방의 소자단면도,
도 5는 본 발명의 실시예 3에 관한 반도체장치에 있어서의 반도체 기판과 절연회로 기판과의 접속부 근방의 단면도,
도 6은 본 발명의 실시예 3에 관한 반도체장치의 제조방법을 설명하기 위한 반도체 기판과 절연회로 기판과의 접속부 근방의 단면도,
도 7은 본 발명의 실시예 4에 관한 반도체장치의 절연회로 기판에 평행한 면으로 자른 스루홀 근방의 평면도,
도 8은 반도체 기판을 절연회로 기판 상에 실장한 종래의 반도체장치에 있어서 반도체 기판과 절연회로 기판과의 접속부 근방의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 전극 패드 3: 반도체 기판
5, 5a, 5b, 5c: 접속용 도체
7: 보호 절연막 9: 비도전성 수지
11: 절연회로 기판 13: 배선층
15: 단자 전극 17: 외부단자용 전극
19: 외부 단자 21: 밀봉 수지
23: 개구(스루홀 또는 비아홀)
25: 접속용 기저 금속막 30: 반도체장치
31: 범프(공정(共晶) 땜납)
본 발명의 일면에 관한 반도체장치는,
전극 패드가 형성된 반도체 기판과,
주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고, 상기 전극 패드에 대응하는 위치에서, 주면과 배면의 사이, 또는 배면에 단자 전극이 형성되고, 상기 주면으로부터 상기 단자 전극에 이르는 개구가 형성된 절연회로 기판과,
상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는,
전극 패드가 형성된 반도체 기판과,
주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고,상기 전극 패드에 대응하는 위치에 개구가 형성되며, 이 개구의 내벽면에 단자 전극이 형성된 절연회로 기판과,
상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는,
전극 패드가 형성된 반도체 기판과,
주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고, 상기 전극 패드에 대응하는 위치에 개구가 형성되며, 주면과 배면 사이의 중간의 평면에서, 또는 배면의 평면에서, 상기 개구에 접촉하여 상기 개구의 주면에 단자 전극이 형성된 절연회로 기판과,
상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는,
전극 패드가 형성된 반도체 기판과,
주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고, 상기 전극 패드에 대응하는 위치에 개구가 형성되며, 상기 배면의 상기 개구의 근처에 단자 전극이 형성된 절연회로 기판과,
상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치 중에서 어느 한개에 있어서, 상기 절연회로 기판이, 주면, 배면, 또는 주면과 배면의 중간층에 있어서, 합쳐서 2층 이상의 배선층을 구비한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치에 있어서, 상기 주면 또는 중간층의 2층 이상의 배선층이, 상기 개구부에 있어서 상기 접속용 도체에 전기적으로 접속된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치 중에서 어느 한개에 있어서, 성기 접속용 도체가 동일한 재질의 연속체에 의해 형성된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치 중에서 어느 한개에 있어서, 상기 접속용 도체가 2종 이상의 재질을 적층하여 형성된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치에 있어서, 상기 접속용 도체가, 상기 반도체 기판의 전극 패드에 접합된 괴상의 제 1 도체 부분과, 이 제 1 도전 부분으로부터 상기 절연회로 기판의 단자 전극에 이르는 선 형태의 제 2 도체 부분으로 이루어진 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치에 있어서, 상기 절연회로 기판의 배면측으로부터 상기 접속용 도체를 밀봉하는 밀봉 수지를 구비한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치 중에서 어느 한개에 있어서, 상기 개구는, 그것의 단면 형상이 원형, 타원형, 대략 사각형을포함하는 소망하는 형상으로 형성된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치 중에서 어느 한개에 있어서, 상기 접속용 도체는, 상기 개구의 내면에 적어도 일부가 접촉하도록 형성되거나, 또는 접촉하지 않도록 형성된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치에 있어서, 상기 개구의 상기 접속용 도체와의 틈은, 빈 틈이거나 또는 일부가 비도전성 수지가 설치된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치 중에서 어느 한개에 있어서, 상기 반도체 기판과 상기 절연회로 기판 사이에 비도전성 수지가 설치된 것이다.
본 발명의 또 다른 일면에 관한 반도체장치는, 상기한 반도체장치에 있어서, 상기 비도전성 수지에 의해 상기 반도체 기판과 상기 절연회로 기판이 고착된 것이다.
본 발명의 일면에 관한 반도체장치의 제조방법은, 주면과 배면을 갖는 절연회로 기판에, 주면측으로부터, 배면 또는 주면과 배면 사이에 설치된 단자 전극에 이르는 개구를 형성하는 공정과, 전극 패드가 형성된 반도체 기판을 상기 전극 패드와 상기 개구가 대응하도록 하여, 상기 반도체 기판을 상기 절연회로 기판에 탑재하는 공정과, 상기 전극 패드와 상기 단자 전극을 상기 개구를 통하는 접속용 도체로 접속하는 공정을 포함한 것이다.
본 발명의 또 다른 일면에 관한 반도체장치의 제조방법은, 상기한 제조방법에 있어서, 상기 접속용 도체를 미리 상기 반도체 기판의 전극 패드 상에 형성하는 공정과, 상기 비도전성의 수지를 미리 상기 절연회로 기판 상에 설치하는 공정을 포함하는 것이다.
본 발명의 또 다른 일면에 관한 반도체장치의 제조방법은, 상기한 제조방법에 있어서, 상기 접속용 도체의 일부를 미리 상기 반도체 기판의 전극 패드 상에 형성하는 동시에, 상기 접속용 도체의 다른 일부를 미리 상기 절연회로 기판의 개구 내부에 형성하는 공정과, 상기 비도전성의 수지를 미리 상기 절연회로 기판 상에 설치하는 공정을 포함하는 것이다.
본 발명의 또 다른 일면에 관한 반도체장치의 제조방법은, 반도체 기판의 전극 패드 상에 접속용 도체를 형성하는 공정과,
주면과 배면을 갖고, 배면에 단자 전극을 갖는 절연회로 기판에 개구를 설치하는 공정과,
상기 전극 패드 상의 접속용 도체가 상기 절연회로 기판의 주면측의 상기 개구 내부에 위치하도록 하여 상기 반도체 기판을 상기 절연회로 기판에 탑재하는 공정과,
상기 접속용 도체와 상기 단자 전극를 상기 개구를 거쳐 전기적으로 접속하는 공정과,
상기 절연회로 기판의 배면으로부터 상기 접속용 도체와 상기 단자 전극을 수지밀봉하는 공정을 포함하는 것이다.
본 발명의 또 다른 일면에 관한 반도체장치의 제조방법은, 상기한 제조방법에 있어서, 상기 전극 패드 상의 접속용 도체가 상기 절연회로 기판의 개구의 내벽에 접촉하여 고정되도록 상기 반도체 기판을 상기 절연회로 기판에 탑재하는 것이다.
본 발명의 또 다른 일면에 관한 반도체장치의 제조방법은, 상기한 제조방법에 있어서, 상기 전극 패드 상의 접속용 도체가 상기 절연회로 기판의 개구의 내벽에 접촉하지 않도록 상기 반도체 기판을 상기 절연회로 기판에 탑재하는 것이다.
(실시예 )
이하, 본 발명의 실시예에 대해 도면을 참조하여 상세히 설명한다. 이때, 도면 중에서, 동일 또는 해당하는 부분에는 동일한 부호가 붙여져 있으며, 경우에 따라 그것의 설명을 간략화 내지 생략한다.
실시예 1:
이하, 본 발명의 실시예 1을 도면을 참조하여 설명한다.
도 1a∼도 1d는, 본 발명의 실시예 1에 따른 반도체장치에 있어서, 반도체 기판과 절연회로 기판의 접속부 근방의 단면도이다. 또한, 도 1e는 도 1a∼도 1d의 반도체장치의 평면도의 개념도를 일반적으로 나타낸 것이다.
도 1a∼도 1d에 있어서, 3은 반도체 기판, 1은 반도체 기판(3)의 전극 패드, 7은 반도체 기판(3)의 보호 절연막을 나타낸다. 보호막(7)은, 예를 들면 글래스 코드막(7a)과 폴리이미드막(7b)의 적층막으로서 형성되어 있지만, 이와 같은 구성에 한정되는 것은 아니다.
또한, 11은 절연회로 기판, 13은 절연회로 기판(11)의 배선층, 15는 절연회로 기판(11)의 단자 전극, 17은 절연회로 기판(11)의 외부 단자용 전극, 19는 외부 단자, 23은 절연회로 기판(11)에 설치된 개구(이 예에서는 스루홀)를 나타낸다. 더구나, 5는 스루홀(23)에 설치된 접속용 도체, 9는 반도체 기판(3)과 절연회로 기판(11) 사이에 설치된 비도전성 수지이며, 30은 이들을 포함하는 반도체장치를 나타낸다.
도 1a에 나타낸 것과 같이, 본 실시예의 제 1 예의 반도체장치(30)에서는, 반도체 기판(3)은, 그것의 표면에 전극 패드(1)가 설치되고, 그것의 주면은 보호 절연막(7)으로 덮여져 있다. 절연회로 기판(11)은, 반도체 기판에 대향하는 표면(주면)과, 그것의 반대측의 이면(배면)에 각각 배선층(13)을 갖고 있다, 또한, 반도체 기판(3)의 전극 패드(1)에 대응하는 위치에 스루홀(23)이 설치되고, 스루홀(23)의 저부, 즉, 절연회로 기판(11)의 배면에는 단자 전극(15)이 형성되어 있다.
이와 같은 반도체 기판(3)을 절연회로 기판(11)에 탑재하고, 반도체 기판(3)의 전극 패드(1)와 절연회로 기판(11)의 단자 전극(15)을 스루홀(23)에 탑재한 접속용 도체(5)를 거쳐 전기적으로 접속하고 있다. 더구나, 반도체 기판(3)과 절연회로 기판(11)의 틈에 비도전성 수지(9)를 설치하여 밀봉하고 있다.
도 1a에 나타낸 것과 같이, 이 반도체장치(30)에서는, 절연회로 기판(11)의 반도체 기판(3)이 탑재되어 있는 면과 반대측(배면)에 단자 전극(15)을 설치하고, 이 단자 전극(15)의 위치에서 절연회로 기판(11)에 스루홀(23)을 설치하고 있다.그리고, 이 스루홀(23)을 통과하는 접속용 도체에 의해, 반도체 기판(3)의 전극 패드(1)와 절연회로 기판(11)의 단자 전극(15)을 접속하고 있다.
이것에 의해, 절연회로 기판(11)의 두께만큼 많은 접속용 도체(5)의 높이를 확보할 수 있다. 동시에, 반도체 기판(3)과 절연회로 기판(11) 사이의 열팽창의 미스매칭에 기인하여 생기는 접속용 도체(5) 내부에서의 응력을 저하시킬 수 있다.
이때, 접속용 도체(5)는 동일한 재질의 연속체에 의해 형성되어 있어도 좋으며, 또는 제조방법에 따라서는, 복수 종류의 재질을 이어 늘리도록 구성하여도 좋다. 즉, 적층 구조라도 된다.
또한, 접속용 도체(5)와 절연회로 기판(11)의 단자 전극(15)과의 접속은 방열을 목적으로 하는 것은 아니다. 따라서, 접속용 도체(5)에 접속된 단자 전극(15)이 외부 단자(19)에 열전도적으로 접속하고 있을 필요는 없다. 또한, 단자 전극(15)이 노출되어 있을 필요는 없으며, 보호막 등으로 덮여져 있어도 된다.
또한, 도 1a에 나타낸 것과 같이, 이 반도체장치(30)에서는, 절연회로 기판(11)의 이면 2층에 배선층(13)을 형성하고 있기 때문에, 절연회로 기판(11)의 배선층(13)의 자유도를 향상시킬 수 있다. 또한, 도 1a의 좌단에 나타낸 것과 같이, 절연회로 기판(11)의 반도체 기판(3)측(주면)에, 외부단자용 전극(170을 설치하고 있으며, 스루홀을 통해 외부 단자(19)를 접속하고 있다.
또한, 반도체 기판(3)과 절연회로 기판(11) 간의 사이에 비도전성 수지(9)를 배치하고 있다. 이것에 의해, 반도체 기판(3)과 절연회로 기판(11)의 열팽창의 미스매칭에 기인하여 생기를 응력을 완화시킬 수 있다.
다음에, 도 1b에 나타낸 것과 같이, 본 실시예의 제 2 예에서는, 절연회로 기판(11)이 복수의 기판으로 구성되어 있으며, 절연회로 기판(11)의 중간의 두께의 위치에서, 기판의 층 사이에 단자 전극(15)을 설치하고 있다. 그리고, 절연회로 기판(11)에는, 이것의 중간의 단자 전극(15)까지 개구(이 경우에는 비아홀)(23)가 형성되어 있다.
그리고, 반도체 기판(3)의 전극 패드(1)와 절연회로 기판(11)의 중간 위치의 단자 전극(15)이 비아홀(23)에 설치된 접속용 도체(5)에 의해 접속되어 있다.
이와 같이, 절연회로 기판(11)이 2층 이상의 기판으로 구성되어 있는 경우에도, 도 1a의 경우와 마찬가지의 작용·효과를 실현할 수 있다.
즉, 본 실시예는, 2층 이상의 다층 구조의 절연회로 기판(11)에고 적응할 수 있어, 반도체 기판(3)과 절연회로 기판(11)의 전기적 접속을 행하는 접속용 도체(5)에 생기는 응력을 저하시킬 수 있다.
다음에, 도 1c에 나타낸 것과 같이, 본 실시예의 제 3 예에서는, 절연회로 기판(11)이 2층의 기판으로 구성되고, 각각의 표면에 배선층(13)이 형성되어 있다. 절연회로 기판(11)의 반도체 기판(3)측과 반대층(배면)에 단자 전극(15)이 설치되고, 그곳에 이르는 스루홀(23)이 형성되어 있다. 반도체 기판(3)의 전극 패드(1)와 절연회로 기판(11)의 전극 단자(15)는, 스루홀(23)에 설치된 접속용 도체(5)로 전기적으로 접속되어 있다. 이때, 절연회로 기판(11)의 중간층의 배선(13)도 접속 도체(5)와 전기적으로 접속된다. 즉, 스루홀(23)을 사용하여 절연회로 기판(11)의 2층의 배선층을 접속하고 있다. 이와 같은 구조에 의해서도, 도 1a에 나타낸 케이스와 동일한 작용·효과를 실현할 수 있다.
다음에, 도 1d에 나타낸 것과 같이, 본 실시예의 제 4 예에서는, 도 1a에 나타낸 것과 같은 절연회로 기판(11)의 스루홀(23)을 관통한 접속용 도체(5)와, 스루홀을 관통하지 않는 통상적인 접속용 도체(5)의 양쪽을 구비하고 있다. 전극 패드(1)는, Al(알루미늄)을 주체로 성되고, 전극 패드(1)의 주변은 절연 수지(PI)에 의해 피복되어 있다.
이때, 이상의 본 실시예에서, 스루홀(23)의 내면과 접속용 도체(5)의 틈은, 빈 틈이어도, 비도전성 수지가 배치되어 있어도 좋다. 또한, 그것의 혼합이라도 좋다. 또한, 접속용 도체(5)가 일부에만 스루홀(23)의 내면에 접촉되어도 좋다. 접속용 도체(5)가 스루홀(23)에 충만하여 고정화되는 것보다도, 접속용 도체(5)에 미치는 응력을 완화시킬 수 있다.
다음에, 도 1e는, 본 실시예의 반도체장치(30)를 절연회로 기판(11)의 배면측에서 본 평면도이다. 절연회로 기판(11)의 거의 중심선 상에 단자 전극(25)이 배치되고, 그것의 양측에 기판 전극(19)이 배치되며, 양자가 배선(13)으로 접속되어 있다.
이때, 본 실시예에 있어서, 절연회로 기판(11)으로서는, 양면에 각각 배선층(13)을 구비한 1층 이상의 기판을, 다른 기판과 동시에 적층한 다층 구조의 절연회로 기판이라도 좋다.
다음에, 본 실시예에 1에 관한 반도체장치의 제조방법을 설명한다.
도 2a, 도 2b는, 본 발명이 본 실시예 1에 따른 반도체장치의 제조방법을 설명하기 위한 도면으로, 반도체장치에 있어서 반도체 기판과 절연회로 기판의 접속부 근방의 단면도이다.
본 실시예의 반도체장치의 제조방법의 제 1 예에서는, 도 2a에 나타낸 것과 같이, 반도체 기판(3)의 표면에 설치된 전극 패드(1) 상에만 접속용 도체를 형성하고, 절연회로 기판(11)과 반도체 기판(3)의 틈을 충전하기 위해 비도전성 수지(9)를 절연회로 기판(11) 상에 설치한 후에, 접속용 도체(5)와 단자 전극(15)에 대응하도록 가열압착을 행한다. 도시된 화살표는, 상측으로부터 반도체 기판(3)을 절연회로 기판(11)의 방향으로 가압하는 상태를 나타내고 있다.
이때, 접속용 도체(5)는 절연회로 기판(11)의 스루홀(23)의 벽면에는 접합되지 않고, 단자 전극(15)과 접합된다. 스루홀(23)이 아닌 경우에 비해, 접속용 도체(5)는 절연회로 기판(11)만큼 놓은 구조로 된다.
다음에, 도 2b에 나타낸 것과 같이, 본 실시예의 반도체장치의 제조방법의 제 2 예에서는, 반도체 기판(3)의 표면에 설치된 전극 패드(1)의 위, 및 절연회로 기판(11)의 단자 전극(15)의 위, 즉 스루홀(23) 내부에, 접속용 도체(5)를 각각 형성하고, 비도전성 수지(9)를 사이에 끼워 양쪽의 접속용 도체가 대응하도록 가열압착을 행한다. 이것에 의해, 전극 패드(1)와 단자 전극(15)이 접속용 도체(5)를 개재하여 접속된다. 이때, 이와 같은 제조방법에서는, 전극 패드(1) 위 및 단자 전극(15) 위의 각각에 형성된 접속용 도체(5)의 재질을 변화시킬 수도 있다.
통상적으로, 전극 패드(1)가 협피치로 됨에 따라서, 반도체 기판(3) 위의 전극 패드(1)에 형성할 수 있는 접속용 도체(5)는 직경이 작아지는 동시에, 그것의높이도 낮게 형성되게 된다.
본 실시예에서는, 사전에, 절연회로 기판(11)의 스루홀(23) 내부에도 한쪽의 접속용 도체(5)를 형성한 후에, 반도체 기판(3)의 전극 패드(1) 상의 접속용 도체(5)와 압착하고, 전극 패드(1)와 단자 전극(15)을 접속한다. 이것에 의해 접속용 도체(5)의 높이를 확보하여, 접속의 안정성을 향상시킬 수 있다.
전극 패드(1) 상에 접속용 도체(5)를 형성하는 방법으로서는, 공정 땜납이나 Au(금) 등을 사용한 범프 스터드 본딩(bump stud bonding)이나, 막형성 기술 등을 적용할 수 있다.
또한, 절연회로 기판(11)에 스루홀(23)을 형성하는 방법으로서는, 레이저 가공 등을 적용할 수 있다.
또한, 절연회로 기판(11)과 반도체 기판(3)의 틈을 충전하는 방법으로서는, 에폭시계의 수지 필름 형태로 공급된 비도전성 수지(9)를 가열가압하는 기술 등을 적용할 수 있다.
또한, 전극 패드(1) 및 단자 전극(15)의 적어도 어느 하나의 표면에서, 접속용 도체(5)의 접합성을 가미하여, 다층 박막을 형성하여도 좋다.
이상 설명한 것과 같이, 실시예 1에 따르면, 절연회로 기판(11)에 설치된 개구(23)(스루홀 또는 비아홀)를 이용하여 접속용 도체(5)의 높이를 증가시킬 수 있다.
또한, 개구(23)를 개재하여 절연회로 기판(11)의 반도체 기판(3)으로부터 먼 측으로 이면의 단자 전극(15)에 접속용 도체(5)를 접속하는 것에 의해, 접속용 도체(5)의 응력의 증가를 회피할 수 있다.
또한, 스루홀(23)과 접속용 도체(5)의 틈을 루즈하게 하는 것에 의해, 접속용 도체(5)에 걸리는 응력을 억제할 수 있다. 한편, 스루홀(23)의 벽면을 접합 에리어로 하는 경우에는 반도체 기판(3)과 절연회로 기판(11)의 접합강도를 증가시킬 수 있다.
이상과 같은 결과, 절연회로 기판(11)에 대한 반도체 기판(3) 상의 전극 패드(1)의 접속 신뢰성을 향상시킬 수 있다. 동시에, 반도체 디바이스의 고집적화에 따른 전극 패드(1)의 협피치화에 대해서도, 절연회로 기판(11)과 반도체 기판(3) 상의 전극 패드(1)의 접속 신뢰성을 확보할 수 있게 된다.
실시예 2:
이하, 본 발명의 실시예 2를 도면에 근거하여 설명한다.
도 3a∼도 3f는, 본 발명의 실시에 2에 따른 반도체장치에 있어서, 반도체 기판과 절연회로 기판의 접속부 근방의 단면도이다.
도 3a∼도 3f에 있어서, 3은 반도체 기판, 1은 반도체 기판(3)의 전극 패드, 7은 반도체 기판(3)의 보호 절연막을 나타낸다. 보호막(7)은, 예를 들면 글래스 코팅막(7a)과 폴리이미드막(7d)의 적층막으로서 형성되어 있지만, 이와 같은 구조에 한정되는 것은 아니다.
또한, 11은 절연회로 기판, 13은 절연회로 기판(11)의 배선층, 15는 절연회로 기판(11)의 단자 전극, 23은 절연회로 기판(11)에 설치된 개구(스루홀 또는 비아홀)를 나타낸다. 더구나, 5는 개구(23)에 설치된 접속용 도체, 9는 반도체 기판(3)과 절연회로 기판(11) 사이에 충전된 비도전성 수지이며, 30은 이들을 포함하는 반도체장치를 나타낸다.
도 3a에 나타낸 것과 같이, 본 실시예의 제 1 예의 반도체장치(30)는, 절연회로 기판(11)의 스루홀(23)의 벽면에 형성된 단자 전극(15)을, 반도체 기판(3) 상의 전극 패드(1)에 접속용 도체(5)를 개재하여 접속하고 있다. 이것에 의해, 단자 전극(15)의 접합 에리어를 증가시켜, 접속용 도체(5)의 높이의 증가를 도모할 수 있어, 접합 신뢰성을 향상시킬 수 있게 된다.
다음에, 도 3b에 나타낸 것과 같이, 본 실시예의 제 2 예에서는, 반도체 기판(3)의 전극 패드(1)에 접합된 접속용 도체(5)와, 절연회로 기판(11)의 단자 전극(15)에 접합된 접속용 도체(5)를 서로 다른 재질로 형성하고, 접속용 도체(5) 전체로서는 복수 종류의 재질을 적층하여 접합한 형태로 형성하는 것도 가능하다.
다음에, 도 3c에 나타낸 것과 같이, 본 실시예의 제 3 예에서는, 절연회로 기판(11)의 단자 전극(15)이 절연회로 기판(11)의 표면과 이면에서 스루홀(23)의 주위에 형성되어 있지만, 스루홀(23)의 내면에는 형성되어 있지 않다. 이와 같이 생산성을 고려하여, 스루홀(23)의 벽면을 접합 에리어로 하지 않은 구조로 할 수도 있다.
이상의 도 3a, 도 3b 및 도 3c의 구조에서는, 절연회로 기판(11)에의 반도체 기판(3)의 탑재를 접속용 도체(5)로만 행하고 있다. 즉, 보호막(7)으로 피복된 반도체 기판(3)은, 절연회로 기판(11)에 직접적으로 접촉되어 있고, 그 사이에 비도전성 수지는 개재되지 않는다.
또한, 도 3a 및 도 3c에 나타낸 구조에서는, 반도체 기판(3)과 절연회로 기판(11)의 고정을 치구에 의해, 또는 반도체 기판(3)과 절연회로 기판(11)의 밀착력을 사용하여 행해도 좋다.
또한, 도 3b에 나타낸 디바이스 구조에서는, 상기한 것과 동일한 방법, 또는 반도체 기판(3)에 형성된 돌기물(예를 들면, 접속용 도체(5))을 사용하여 반도체 기판(3)과 절연회로 기판(11)의 고정을 행하고 있다. 많은 경우, 전극 패드(1) 상에 형성된 접속용 도체(5)와 스루홀(23)의 접촉을 사용하여 반도체 기판(3)과 절연회로 기판(11)의 고정을 행하고 있다.
다음에, 도 3d 및 도 3e에 나타낸 것과 같이, 본 실시예의 제 4 예 및 제 5 예에서는, 반도체 기판(3)과 절연회로 기판(11) 사이에 비도전성 수지(9)를 충전한 구조로 하고 있다. 이때, 도 3d에서는, 절연회로 기판(11)의 단자 전극(15)이 스루홀(23)의 내면에 설치되고, 스루홀(23)은 관통하고 있다. 도 3e에서는, 단자 전극(15)이 스루홀(23)의 저면을 막도록 절연회로 기판(11)의 배면에 형성되어 있다.
다음에, 도 3f에 나타낸 것과 같이, 본 실시예의 제 6 예에서는, 절연회로 기판(11)이 복수의 기판으로 형성되고, 중간의 위치에 단자 전극(15)과 배선층(13)이 형성되어 있다. 그리고, 중간 위치의 단자 전극(15)에 이르는 비아홀(23)이 형성되고, 이 비아홀(23)에 접속용 도체(5)가 설치되어 전극 패드(1)와 단자 전극(15)이 접속되어 있다. 또한, 이것에 의해 절연회로 기판(11)의 복수의 배선층(13)이 접속용 도체(5)와 접속되어 있다.
도 3d∼도 3f의 예에서는, 반도체 기판(3)의 전극 패드(1)로부터 절연회로 기판(11)의 개구 내부의 단자 전극(15)에 접속용 도체(5)가 연장되어 있지만, 이 접속용 도체(5)는 비도전성 수지(9)의 위치에서는 개구가 연장선 상으로부터 일부 외측에 튀어나와 접속용 도체(5)와 확실하게 고정·접속되어 있다. 또한, 이 경우, 비도전성 수지(9)는 감광성 수지일 필요는 없으며, 일반적인 접착성을 나타내는 수지도 좋다.
이때, 본 실시예에서, 절연회로 기판(11)은, 단자 전극(15)을 구비한 기판과, 다른 기판을 적층한 다층 구조의 절연회로 기판이라도 좋다.
다음에, 본 발명의 실시예 2에 관한 반도체장치의 제조방법을 설명한다.
도 4는, 본 발명의 실시예 2에 관한 반도체장치의 제조방법을 설명하기 위한 반도체 기판과 절연회로 기판의 접속부 근방의 단면도이다. 도면 중에서, 좌측의 도면의 중앙의 화살표는, 반도체 기판(3)을 절연회로 기판(1)을 향해 가압하는 것을 나타내고 있다. 또한, 좌우의 도면의 중간의 화살표는, 프로세스가 좌측의 상태로부터 우측의 상태로 진행하는 것을 나타내고 있다.
도 4a에 나타낸 것과 같이, 본 발명의 실시예 2에 관한 반도체장치의 제조방법의 제 1 예에서는, 반도체 기판(3)의 표면에 설치된 전극 패드(1)와, 절연회로 기판(11)의 스루홀(23) 및 단자 전극(15)이 대응하도록 위치 결정된 후에, 접속용 도체(5)를 스루홀(23) 내부에 삽입하는 것에 의해, 도 3a에 나타낸 디바이스 구조를 실현하고 있다.
다음에, 도 4b에 나타낸 것과 같이, 본 실시예의 제조방법의 제 2 예에서는,반도체 기판(3)의 표면의 전극 패드(1) 상에 접속용 도체(5)를 접합시켜 놓는다. 이 접속용 도체(5)를 절연회로 기판(11)의 스루홀(23)에 대응하도록 위치 결정한 후에, 접속용 도체(5)를 스루홀(23) 내부에 삽입한다. 이것에 의해, 접속용 도체(5)와 단자 전극(15)을 접합시키는 동시에, 반도체 기판(3)과 절연회로 기판(11)의 고정을 행하여, 도 3a에 나타낸 디바이스 구조를 실현하고 있다.
다음에, 도 4c에 나타낸 것과 같이, 본 실시예의 제조방법의 제 3 예에서는, 반도체 기판(3)의 표면의 전극 패드(1) 상에 접속용 도체(5)를 접합시켜 놓는다. 이 접속용 도체(5)와 절연회로 기판(11)의 스루홀(23)을 위치결정한 후에, 접속용 도체(5)를 스루홀(23) 내부에 삽입하여 스루홀(23) 저면의 단자 전극(15)에 접촉시킨다. 이것에 의해, 접속용 도체(5)와 단자 전극(15)의 접합을 행한다. 또한, 반도체 기판(3)과 절연회로 기판(11) 사이에 비도전성 수지를 충전하고, 반도체 기판(3)과 절연회로 기판(11)의 고정을 행하여, 도 3e에 나타낸 디바이스 구조를 실현하고 있다.
다음에, 도 4d에 나타낸 것과 같이, 본 실시예의 제조방법의 제 4 예에서는, 반도체 기판(3)의 표면의 전극 패드(1) 상에 접속용 도체(5)를 접합시켜 놓는다. 한편, 절연회로 기판(11) 상에는 비도전성 수지(9)(필름)를 적재하여 놓는다. 접속용 도체(5)를 절연회로 기판(11)의 스루홀(23)에 대응하도록 위치결정한 후에, 접속용 도체(5)를, 비도전성 수지(9)의 스루홀(23)의 위치에 접촉시켜, 가열하여 압입한다. 이것에 의해, 접속용 도체(5)와 단자 전극(15)의 접합을 도모하는 동시에, 반도체 기판(3)과 절연회로 기판(11)의 고정을 행하여, 도 3d에 나타낸 디바이스 구조를 실현하고 있다.
다음에, 도 4e에 나타낸 것과 같이, 본 실시예의 제조방법의 제 5 예에서는, 반도체 기판(3)의 표면에 설치된 전극 패드(1) 상에 접속용 도체(5)를 접합시켜 놓는다. 한편, 절연회로 기판(11) 위에는 비도전성 수지(9)(필름)를 적재하여 놓는다. 접속용 도체(5)를 절연회로 기판(11)의 스루홀(23)에 대응하도록 위치결정한 후에, 접속용 도체(5)를 비도전성 수지(9)의 스루홀(23)의 위치에 접촉하고, 가열하여 압입한다. 이 경우, 접속용 도체(5)의 양을 적게 해 두면, 접속용 도체(5)가 스루홀(23)의 전체를 충전하는데에는 미치지 않는다. 그래서, 절연회로 기판(5)의 반대측에서 스루홀(23)에 다른 접속용 도체(5)를 삽입하고, 반도체 기판(3)측의 접속용 도체(5)와 접합한다. 이것에 의해, 접속용 도체(5)와 단자 전극(15)을 접합한다. 또한, 비도전성 수지(9)에 의해, 반도체 기판(3)과 절연회로 기판(11)의 고정을 행한다. 이 경우, 본 실시예의 제조방법에서는, 스루홀(23)에 사전에 접속용 도체(5)를 설치해 놓는 방법도 가능하다.
이때, 본 실시예의 제조방법에서는, 스루홀(23)에 사전에 접속용 도체(5)를 설치해 두는 방법도 가능하다.
이상의 방법에서는, 비도전성 수지(9)의 스루홀(23)에 대응시킨 위치의 에칭 등이 생략되어, 비교적 용이하게 제조할 수 있다.
이때, 이상의 실시예에서, 스루홀(23)의 내면과 접속용 도체(5)와의 간격은, 빈 틈이어도, 비도전성 수지가 배치되어 있어도 좋다. 또한, 그것의 혼합이어도 좋다. 또한, 접속용 도체(5)가 일부에만 스루홀(23)의 내면에 접촉되어 있어도 좋다. 접속용 도체(5)가 스루홀(23)에 충만하여 고정화하는 것보다도, 접속용 도체(5)에 미치는 응력을 완화할 수 있다.
실시예 3:
이하, 본 발명의 실시예 3을 도면에 근거하여 설명한다.
도 5a∼도 5c는, 본 발명의 실시예 3에 따른 반도체장치에 있어서, 반도체 기판과 절연회로 기판의 접속부 근방의 단면도이다.
도 5a∼도 5c에 있어서, 3은 반도체 기판, 1은 반도체 기판(3)의 전극 패드, 7은 반도체 기판(3)의 보호 절연막을 나타낸다. 보호막(7)은, 예를 들면 글래스 코팅막(7a)과 폴리이미드막(7b)의 적층막으로서 형성되어 있지만, 이와 같은 구조에 한정되는 것은 아니다.
또한, 11은 절연회로 기판, 23은 절연회로 기판(11)에 설치된 개구(이 경우, 스루홀), 13은 절연회로 기판(11)의 개구(23)의 근방에 배치된 배선층, 15는 마찬가지로 개구(23)의 근방에 배치된 절연회로 기판(11)의 단자 전극을 나타낸다. 더구나, 5a는 전극 패드(1)에 접합된 접속용 도체, 5c는 접속용 도체(5a)에 접합된 접속용 도체, 5b는 접속용 도체 5a 또는 5c와 단자 전극(15)을 접속하는 접속용 도체이며, 5a, 5b, 5c을 함께 접속용 도체(5)로 한다. 이때, 접속용 도체(5b)는, 배선(13)을 걸쳐 개구(23) 근방의 단자 전극(15)에 접속되어 있다. 또한, 9는 반도체 기판(3)과 절연회로 기판(11) 사이에 충전된 비도전성 수지이고, 21은 스루홀(23)을 충전하여 접속용 도체 5a, 5b 및 단자 전극(15)을 밀봉하는 밀봉 수지, 30은 이들을 포함하는 반도체장치를 나타낸다.
도 5a에 나타낸 것과 같이, 본 실시예의 제 1 예의 반도체장치(30)는, 반도체 기판(3)의 전극 패드(1) 위에 접속용 도체(5)를 접합하고, 절연회로 기판(11)의 스루홀(23)의 위치에 대향시키고 있다. 절연회로 기판(11)은, 반도체 기판(3)을 탑재하는 측의 반대측, 즉, 반도체 기판(3)으로부터 먼 쪽의 표면(배면) 위에, 스루홀(23)의 근방에 단자 전극(15)을 구비하고 있다. 그리고, 비도전성 수지(9)를 반도체 기판(3)과 절연회로 기판(11) 사이에 충전하고, 양자를 고정하고 있다. 그리고, 접속용 도체(5a)와 단자 전극(15)을, 스루홀(23)에 플렉서블한 접속용 도체(5b)를 통과하여 접속하고, 접속용 도체(5a, 5b)와 단자 전극(15)을 밀봉 수지(21)로 밀봉하고 있다.
이것에 의해, 전극 패드(1)∼접속용 도체(5a, 5b) 사이의 접합 신뢰성을 도모할 수 있다.
또한, 접속용 도체 5b의 길이를 변화시켜 최적화하는 것에 의해, 절연회로 기판(11)에 있어서 배선층(13)의 설계가 용이해진다.
다음에, 도 5b에 나타낸 것과 같이, 본 실시예의 제 2 예의 반도체장치(30)에서는, 스루홀(23)에 플렉서블한 접속용 도체(5B)를 통하여, 접속용 도체 5a와 사이에 중간의 접속 부재(5c)를 삽입하여 접속한다. 그 이외는 도 5a와 동일하기 때문에, 설명을 생략한다.
다음에, 도 5c에 나타낸 것과 같이, 본 실시예의 제 3 예의 반도체장치(30)에서는, 도 5b와 유사한 구조이지만, 반도체 기판(3)과 절연회로 기판(11) 사이에충전된 비도전성 수지(9)와, 접속용 도체 5a∼5c를 밀봉하는 밀봉수지(21)가 일체로 형성되어 있다. 이것은 반도체 기판(3)과 절연회로 기판(11)을 가고정해 두고, 밀봉수지(21)를 충전하여 반도체 기판(3)과 절연회로 기판(11) 사이를 고정하도록 한 구조이다.
이와 같은 구조에서도, 도 2a, 도 2b와 동일한 작용·효과를 얻을 수 있다.
다음에, 본 발명의 실시예 3에 관한 반도체장치의 제조방법을 설명한다.
도 6은, 본 발명의 실시예 3에 관한 반도체장치의 제조방법을 설명하기 위한 반도체 기판과 절연회로 기판의 접속부 근방의 단면도이다. 도면 중에서, 좌측의 도면의 가운데 화살표는, 반도체 기판(3)을 절연회로 기판(11)을 향해 가압하는 것을 나타내고 있다. 또한, 좌우의 도면의 중간의 화살표는, 프로세스가 좌측의 상태로부터 우측의 상태로 진행하는 것을 나타내고 있다.
도 6a에 나타낸 것과 같이, 본 실시예의 반도체장치의 제조방법의 제 1 예에서는, 먼저, 반도체 기판(3) 상의 전극 패드(1)에 접속용 도체 5a를 접합한다. 이 접속용 도체(5a)가 절연회로 기판(11)의 스루홀(23)에 대응하도록 위치결정하고, 절연회로 기판(11) 상에 적재된 비도전성 수지(9)에, 반도체 기판(3)측으로부터 접속용 도체(5)를 삽입하여 관통시키는 것에 의해, 반도체 기판(3)을 절연회로 기판(11)에 탑재한다. 그리고, 플렉서블한 접속용 도체(5b)를 접속부재(5c)를 거쳐 접속 도체(5a)에 접속하고, 타단을 단자 전극(15)과 전기적으로 접속한다. 그후에, 접속용 도체(5a, 5b, 5c)를 밀봉수지(21)로 밀봉하는 것에 의해, 도 5b에 나타낸 디바이스 구조를 실현하고 있다.
이때, 이 제조방법에 있어서, 구체적으로는, 절연회로 기판(11)과 반도체 기판(3)의 위치를 맞춘 후에, 절연회로 기판(11)의 스루홀(23) 내부에서 와이어 형태의 접속용 도체 5b를 접속 도체 5a에 와이어 본딩하는 방법이 있다. 이것에 의해 도 5a의 형태의 것을 제조할 수 있다.
또한, 와이어 본딩의 방법에 의해, 본딩부에 접속 부재 5c와 같은 괴상의 부재를 형성하면, 접합이 강고하게 된다.
더구나, 절연회로 기판(11)과 반도체 기판(3)을 위치맞춤한 후, 절연회로 기판(11) 건너 접속용 도체 5a 위에 접속용 도체 5c를 형성한 후, 절연회로 기판(11)의 배면으로부터 접속용 도체 5b를 접속용 도체 5c에 접속하도록 하여도 좋다.
이와 같은 제조방법에 의해 도 5b의 형상을 갖는 것을 제조할 수 있다.
또한, 도 6b에 나타낸 것과 같이, 본 실시예의 반도체장치의 제조방법의 제 2 예에서는, 반도체 기판(3) 상의 전극 패드(1)에 형성된 접속용 도체(5)를 절연회로 기판(11)의 스루홀(23)에 대응하도록 위치결정하고, 반도체 기판(3)측으로부터 접속용 도체(5)를 스루홀(23)에 삽입한 상태에서, 반도체 기판(3)과 절연회로 기판(11)을 가고정한다.
그리고, 플렉서블한 접속용 도체 5b를, 접속용 부재 5c를 사용하여, 접속용 도체 5a에 접속하고, 타측의 단자를 단자 전극(15)에 접속한다. 그후에, 비도전성 수지(21)를 스루홀(23)을 통해 반도체 기판(3)과 절연회로 기판(11) 사이에 충전하고, 또한 접속용 도체(5a, 5b, 5c)를 밀봉하는 것에 의해, 도 5c에 나타낸 디바이스 구조를 실현하고 있다.
이상 설명한 본 실시예의 제조방법에 따르면, 스루홀(23) 내부에서 패드 전극(1)에 대해서는 아니고, 패드 전극(1) 위에 접합된 접속용 도체 5a 또는 5c에 대해 와이어 본딩 등의 방법에 의해 접속용 도체 5b를 접속하면 되기 때문에, 접속작업이 용이하게 된다. 따라서, 스루홀(23)의 직경이 적어도 접속작업이 용이하다.
본 실시예에서, 반도체 기판(3)과 절연회로 기판(11)의 지지를 행하는 방법으로서는, 반도체 기판(3)과 절연회로 기판(11) 사이에 비도전성 수지(9)를 충전하는 방법, 또는, 치구를 사용하는 방법, 또는 반도체 기판(3)과 절연회로 기판(11)의 밀착력을 이용하는 방법, 예를 들면 반도체 기판(3)에 형성된 돌기물을 사용하는 방법 등을 사용할 수 있다. 반도체 기판(3)에 형성된 돌기물을 사용하는 방법에서는, 많은 경우, 반도체 기판(3)의 전극 패드(1) 위에 형성된 접속용 도체(5)와 스루홀(23)의 접촉을 사용한다.
실시예 4:
이하, 본 발명의 실시예 4를 도면에 근거하여 설명한다.
도 7a∼도 7d는, 본 발명의 실시예 4에 따른 반도체장치에 있어서, 절연회로 기판과 접속용 도체의 관계를 나타낸 단면도이다.
도 7a∼도 7d는, 절연회로 기판(11)에 평행한 면에서 잘린 스루홀(23) 근방의 단면도이다. 도 7a, 도 7b는 스루홀(23)과 접속용 도체(5)의 접촉 유무를 나타내고 있다. 도 7c, 도 7d는 스루홀(23)의 형상과 접속용 도체(5)의 크기의 관계를 나타내고 있다.
도 7a∼도 7d에 있어서, 5는 접속용 도체, 11은 절연회로 기판, 23은 스루홀, 24는 스루홀(23)과 접속용 도체(5)의 틈 또는 그 틈에 설치된 비도전성 수지를 나타내고 있다.
도 7a에 나타낸 것과 같이, 본 실시예의 제 1 예에서는, 접속용 도체(5)가 스루홀(23)의 내면에 부분적으로, 구체적으로는 4점에서, 접촉하고 있다. 이와 같이 접촉 부분이 존재하는 경우, 반도체 기판(3)과 절연회로 기판(11)의 공정 내에서의 지지를, 접속용 도체(5)와 절연회로 기판(11)의 접촉을 사용하여 행할 수 있다.
다음에, 도 7b에 나타낸 것과 같이, 본 실시예의 제 2 예에서는, 접속용 도체(5)의 직경이 스루홀(23)의 직경보다도 작아, 접속용 도체(5)는 스루홀(23)의 내면에 접촉하지 않는다. 이와 같은 접촉 부분이 존재하지 않는 경우, 반도체 기판(3)과 절연회로 기판(11)의 공정 내에서의 지지를, 영자 사이의 돌기 부분 등을 사용하여 밀착력 또는 치구에 의한 고정방법을 사용하여 행한다. 이 예와 같이, 접속용 도체(5)가 스루홀(23)과 접촉하지 않는 경우에는, 접속용 도체(5)가 스루홀(23)에 의한 구속력을 받지 않아, 응력 집중점을 없앨 수 있는 이점이 있다.
이때, 스루홀(23)과 접속용 도체(5) 사이의 틈은, 빈 틈이어도 좋으며, 또한, 비도전성 수지가 충전되어 있어도 좋다. 탄력성이 있는 쪽이, 접속용 도체(5)에 응력이 가해지는 것을 억제할 수 있다.
다음에, 도 7c에 나타낸 것과 같이, 본 실시예의 제 3 예에서는, 접속용 도체(5)의 피치가 넓은 방향으로 스루홀(23)의 형상을 길게 하고 있다. 스루홀(23)의 평면 형상은 접속용 도체(5)의 특히 근방의 구속력을 결정한다. 접속용 도체(5)가 스루홀(23) 내부의 단자 전극(15)에 젖어퍼지는 경우, 접합 면적을 크게 얻기 때문에 피치가 넓은 방향으로 스루홀(23)의 면적을 어느 정도 크게 잡게 된다. 또한, 스루홀(23)을 길게 하는 방향은, 접속용 도체(5)에 걸리는 열응력을 완화시키는 방향으로 잡을 수도 있다. 접속용 도체(5)에 걸리는 응력은, 이 예와 같이, 접속용 도체(5)가 스루홀(23)의 내면에 접촉하지 않고, 밀봉수지(21)에 접촉하고 있는 쪽이 완화시킬 수 있다.
다음에, 도 7d에 나타낸 것과 같이, 본 실시예의 제 4 예에서는, 스루홀(23)의 형상을 길게 하고, 2개의 접속용 도체(5)를 한 개의 스루홀(23)의 가운데로 통하고 있다. 이와 같이, 접속용 도체(5)의 피치가 좁을 때 등에는, 2개 이상의 접속용 도체(5)를 1개의 스루홀(23)을 통해 접속하도록 하여도 된다.
이것에 의해, 스루홀(23)을 고립한 전극 패드(1)로도, 또는 근접하여 복수인 전극 패드(1)로도 유연하게 대응할 수 있는 형상으로 할 수 있다.
이상의 예에서는, 스루홀(23)의 단면 형상이 원형과 직사각형인 경우를 나타내었지만, 이것은 그 이외에, 필요에 따라 정사각형형, 타원형 등의 소망하는 형상으로 선택할 수 있다.
이상, 본 실시예에서 설명한 스루홀(23)과 접속용 도체(5)의 관계는, 실시예 1∼3의 반도체장치에, 필요에 따라 어떤 관계로 적용할 수 있다.
이때, 본 발명이 상기한 각 실시예에 한정되는 것은 아니며, 본 발명의 기술사상의 범주 내에 있어서, 각 실시예는 적절히 변경될 수 있는 것은 명백하다.
또한, 상기한 구성부재의 수, 위치, 형상 등은 상기한 실시예에 한정되지 않고, 본 발명을 실시하는데 적합한 수, 위치, 형상 등으로 할 수 있다.
본 발명은 이상과 같이 구성되어 있어, 절연회로 기판(11)에 반도체 기판(3)을 탑재할 때, 절연회로 기판(11)의 반도체 기판(3)의 탑재측과는 반대측의 표면에 형성된 단자 전극에, 스루홀(23)을 통해 접속용 도체(5)를 접속한다.
이것에 의해, 스루홀을 이용하여 접속용 도체의 높이를 증가시킬 수 있다.
또한, 스루홀을 이용하기 때문에, 접속용 도체의 응력의 증가를 회피할 수 있다.
또한, 스루홀 벽면을 접합 에리어로 하는 것에 의해 반도체 기판과 절연회로 기판의 접합강도를 증가시킬 수 있다.
그 결과, 절연회로 기판에 대한 반도체 기판 상의 전극 패드의 접속 신뢰성을 향상시킬 수 있다.
또한, 반도체 디바이스의 고집적화에 따른 전극 패드의 협피치화에 대해서도 절연회로 기판에 대한 반도체 기판 상의 전극 패드의 접속 신뢰성을 확보할 수 있게 된다.

Claims (3)

  1. 전극 패드가 형성된 반도체 기판과,
    주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고, 상기 전극 패드에 대응하는 위치에서, 주면과 배면의 사이, 또는 배면에 단자 전극이 형성되고, 상기 주면으로부터 상기 단자 전극에 이르는 개구가 형성된 절연회로 기판과,
    상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것을 특징으로 하는 반도체장치.
  2. 전극 패드가 형성된 반도체 기판과,
    주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고, 상기 전극 패드에 대응하는 위치에 개구가 형성되며, 이 개구의 내벽면에 단자 전극이 형성된 절연회로 기판과,
    상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것을 특징으로 하는 반도체장치.
  3. 전극 패드가 형성된 반도체 기판과,
    주면과 배면을 갖고, 주면이 상기 반도체 기판의 전극 패드에 대향하여 배치되고, 상기 전극 패드에 대응하는 위치에 개구가 형성되며, 상기 배면의 상기 개구의 근처에 단자 전극이 형성된 절연회로 기판과,
    상기 개구 내부를 통하여, 상기 반도체 기판의 전극 패드와 상기 절연회로 기판의 단자 전극 사이를 접속하는 접속용 도체를 구비한 것을 특징으로 하는 반도체장치.
KR10-2000-0053348A 2000-02-08 2000-09-08 반도체장치 KR100516815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-30651 2000-02-08
JP2000030651 2000-02-08

Publications (2)

Publication Number Publication Date
KR20010077865A true KR20010077865A (ko) 2001-08-20
KR100516815B1 KR100516815B1 (ko) 2005-09-26

Family

ID=18555636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0053348A KR100516815B1 (ko) 2000-02-08 2000-09-08 반도체장치

Country Status (3)

Country Link
US (1) US6404059B1 (ko)
KR (1) KR100516815B1 (ko)
TW (1) TW462096B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093701B2 (en) 2002-04-16 2012-01-10 Renesas Electronics Corporation Semiconductor device manufacturing method and electronic equipment using same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157791B1 (en) 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7245023B1 (en) 2004-06-11 2007-07-17 Bridge Semiconductor Corporation Semiconductor chip assembly with solder-attached ground plane
US8441123B1 (en) * 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
JP3248149B2 (ja) 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH1056040A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置およびその製造方法
JPH10154772A (ja) * 1996-11-25 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージ
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JPH11224918A (ja) * 1997-12-03 1999-08-17 Mitsui High Tec Inc 半導体装置及びその製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093701B2 (en) 2002-04-16 2012-01-10 Renesas Electronics Corporation Semiconductor device manufacturing method and electronic equipment using same

Also Published As

Publication number Publication date
US6404059B1 (en) 2002-06-11
TW462096B (en) 2001-11-01
KR100516815B1 (ko) 2005-09-26

Similar Documents

Publication Publication Date Title
US6028358A (en) Package for a semiconductor device and a semiconductor device
US8697492B2 (en) No flow underfill
KR100645415B1 (ko) 반도체장치및그제조방법
KR20000005915A (ko) 반도체장치와그제조방법
US5107329A (en) Pin-grid array semiconductor device
KR20000011282A (ko) 반도체장치및그제조방법
JP2000277649A (ja) 半導体装置及びその製造方法
KR100516815B1 (ko) 반도체장치
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0558657B2 (ko)
JP7310161B2 (ja) 半導体装置及びその製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2001298043A (ja) 半導体装置およびその製造方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP2012227320A (ja) 半導体装置
JP2001118951A (ja) 半導体装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JPH10321758A (ja) 半導体装置
JP2001244615A (ja) 配線基板とそれを用いた半導体装置およびその製造方法
JPH04269841A (ja) 半導体装置
JPH07226454A (ja) 半導体装置
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JP3237910B2 (ja) 可撓性基板の端子構造
JP2580607B2 (ja) 回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030226

Effective date: 20050129

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee