TW462096B - Semiconductor device and fabrication method thereof - Google Patents

Semiconductor device and fabrication method thereof Download PDF

Info

Publication number
TW462096B
TW462096B TW089118600A TW89118600A TW462096B TW 462096 B TW462096 B TW 462096B TW 089118600 A TW089118600 A TW 089118600A TW 89118600 A TW89118600 A TW 89118600A TW 462096 B TW462096 B TW 462096B
Authority
TW
Taiwan
Prior art keywords
electrode
substrate
mentioned
conductor
insulated circuit
Prior art date
Application number
TW089118600A
Other languages
English (en)
Inventor
Toshihiro Iwasaki
Keiichiro Wakamiya
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW462096B publication Critical patent/TW462096B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

4 620 9 6 五'發明說明（1) [發明所屬之技術領域] 本發明有關於將半導體基板組裝到絕緣電路基板之組裝 技術。亦即，本發明有關於經由設在絕緣電路基板之穿通 孔’利用連接用導體，用來連接半導體基板上之電極焊接 點和絕緣電路基板上之端子電極之半導體裝置及其製造方 法。 [習知之技術] 圖8表示習知之半導體裝置中之將半導體基板組裝在絕 緣電路基板上之連接部近傍之剖面圖。 在圖8中，元件編號3是半導體基板，丨是半導體基板3之 電極焊接點，25是設在電極焊接點1之連接用底層金屬 膜’ 7是半導體基板3之保護絕緣膜，：π是絕緣電路基板， 1 5是絕緣電路基板丨丨之端子電極，3】是用來電連接電極焊 接點1和端子電極〗丨之塊形物（共晶嬋劑），2 1是用以密封 半導體基板1和絕緣電路基板Π之密封樹脂，2 7是抗焊 劑’ 3 0 ’是包含該等之習知之半導體裝置。 參照圖8 ’在習知之半導體裝置3 〇，中，將設在半導體基 板3之電極焊接點1之連接用底層金屬膜2 5 ’和設在絕緣電 路基板11上之端子電極15之塊形物3][(共晶焊劑）定位成為 對應之方式，然後使塊形物3丨溶融用來與連接用底層金屬 膜2 5接合。然後，以密封樹脂2丨密封絕緣電路基板丨丨和半 導體基板3。 [發明所欲解決之問題] 在此種半導體中，當隨著裝置之高積體化使半導體基板
W3]2\2D-CODE\89-]l\S9118600.ptd 第5頁 五、發明說明（2) 3上之電極焊接點1之間距變狹時，半導體基板3和絕緣電 路基板11之間隙亦變狹。因此，會有半導體基板3和絕緣 電路基板U之熱膨脹不匹配之問題發生，在塊形物3 1產生 之應力會增大為其問題s 本發明用來解決上述之問題，所實現之裝置構造是利用 設在絕緣電路基板之穿通孔，經由連接用導體用來將半導 體基板上之電極焊接點連接到絕緣電路基板之端子電極。 利用此種方式可以提高半導體基板上之電極連接點對絕 緣電路基板之連接可靠度，同時’對於隨著半導體裝置之 高積體化而造成之電極焊接點之間距之變狹，亦可以確保 半導體基板上之電極焊接點對絕緣電路基板之連接可靠 度。 [解決問題之手段] 本發明是一種半導體裝置，其中具備有： 半導體基板’形成有電極焊接點； 絕緣電路基板，具有主面和背面，主面被配置成面對上 述半導體基板之電極焊接點，在與上述之電極烊接點 之位置，於主面和背面之間，或於背面，形成有端子電 極，從上述之主面到上述之端子電極形成有開口； 連接用導體，經由上述之開口，用來連接上述 體基 板之電極焊接點和上述絕緣電路基板之端子電極。 另外，本發明是一種半導體裴置，其中具有： 半導體基板’形成有電極焊接點. 絕緣電路基板
具有主面和背面，主面被配置成面對上
\\312\2D-OODE\89-11\89118600. ptd $ 6頁 462096 五 '發明說明（3) 述半導體基板之電極焊接點，在與上述電極烊接 位置形成有開口，在該開口之内壁面形成有端子 連接用導體’經由上述之開口，用來連接上述 板之電極焊接點和上述絕緣電路基板之端子電極 另外，本發明是一種半導體裝置，其中具備有 半導體基板，形成有電極焊接點； 絕緣電路基板，具有主面和背面，主面被配置 述半導體基板之電極焊接點，在與上述之電極焊 之位置形成有開口，在主面和背面之間之中間之 在背面之平面，於上述開口之周圍形成有接合上 端子電極；和 連接用導體，經由上述之開口，用來連接上述 板之電極焊接點和上述絕緣電路基板之端子電極 另外，本發明是一種半導體裝置，其中具備有 半導體基板，形成有電極焊接點； ”色、.彖電路基板，具有主面和背面，主面被配置 述半導體基板之電極焊接點，在與上述之焊接點 置形成有開口，在上述背面之上述開口之近邊形 電極；和 連接用導體，經由上述之開口，用來連接上述 基板之電極焊接點和上述絕緣電路基板之端子電 另外’本發明之半導體裴置是使上述之絕緣電 主面’背面’或主面和背面之中間層，具備有重 上之配線層。 點對應之 電極；和 半導體基 成面對上 接點對應 平面，或 述開口之 半導體基 成面對上 對應之位 成有端子 之半導體 極0 路基板在 疊2層以
\\312\2D-CODE\89-ll\89118600.ptd 第7頁 Λ 6 20 9 6 五、發明說明（4) 另外，太处 2層以上之本發明之半導體裝置是使上述之主面或中間声之 用導體。線層，在上述之開口部電連接到上述之連^接 同:ί之導體裝置是使上述之連接用導體由相 種2二士 Hi裝置是使上述之連接用導體由2 另外 貝積層而形成。 成包含有.\發：之半導體裝置是使上述之連接用導體之構 電極焊接:：Λ第二接合在上述半導體基 伸到上述絕绩；線ί之第2導體部份，從該第1導體部份延 ^ ^ 、·彖電路基板之端子電極。 述絕緣電i ϊ r之半導體裝置是具備有密封樹脂用來從上 另外，法基板之$面侧密封上述之連接用導體。 狀為包導體裝置是使上述開口形成其剖面形 至少有上述之連接用導體形成 導】：門”明之半導體裝置是使上述開口與上述連接用 導：=間隙疋空隙’或是設置有非導電性樹脂， 接i發明之半導體裝置是在上述之半導體基板和上 述之，.色緣電路基板之間設置非導電性樹p。 用Γ固卜父發明ί半導體裝置是利用上“非導電性樹脂 用來固疋上述之半導體基板和上述之絕緣電路基板。 另外，本發明是一種半導體裝置之製造方法，其中所包
\\312\2D-CODE\89-11 \89118600.Ptd 第8頁 462096 五、發明說明（5) 含之工程有：在具有主面和背面之絕緣電 口，該開口從主面側達到被配置 "开 夕硿旱Φ月 或主面盥背面之間 3开:有】二之半導體基板裝載在上述之絕… 接點與上述開口對應；#經由上述開口 2使上述電極知 上述之電極焊接點和上述之端子電^ 4接用導體連接 另外，本發明之半導體裝置之製造方法所 有：預先在上述之半導體基板之電極焊接 3 之=用導體；和在上述之絕緣電‘之上=上< 之非導電性之樹脂。 双上預先6又置上迷 另外’本發明之半導體裝置之製造方法所包含之工程 有·在上述半導體基板之電極焊 和在上述絕緣電：基二 ΐ:ί=ί 之另外一❹；和在上述之絕緣 電路基板上預先設置上述之非導電性之樹脂。 另外’本發明是一種丰導體维 含之工程有：種牛導體裝置之製造方法，其中所包 體基板之電極焊接點上形成連接用導體； 路基板，設置^ ; Μ具有端子電極之絕緣電 將上述之半導體基板裝載在上述之 述電極焊接點上之遠桩用道駚从#巴界电略魯攸仗工 面側之上述開3 體位於上述絕緣電路基板之主 經由上4之開口電連接上迷之連接用㈣和i述之端子
4 6209 6 五、發明說明（6) 電極；和 從上述之絕緣電路基板之背面’以樹脂密封上述之連 用導體和上述之端子電極。 另外，本發明之半導體裝置之製造方法是將上述之半導 體基板裝載在上述之絕緣電路基板，使上述之電極焊接點 上之連接用導體被固定成為接觸在上述絕緣電路基板之開 口之内壁。 另外，本發明之半導體裝置之製造方法是將上述之半導 體基板裝載在上述之絕緣電路基板，使上述之電極焊接點 上之連接用導體被固定成為不接觸在上述絕緣電路基板之 開口之内壁。 [發明之實施形態] 下面將參照圖面用來詳細的說明本發明之實施形態。另 外，在圖中之相同或相當之部份附加相同之元件編號，依 照情況之不同將其說明簡化或省略s 實施形態1. 下面將參照圖面用來詳細的本發明之實施形態1。 圖1(a)〜（d)疋本發明之實施形態1之半導體裝置中之半 導體基板和絕緣電路基板之連接部近傍之剖面圖。另外， 圖1(e)表示圖1(a)〜（d)之半導體裝置之上面圖之概念 圖。 在圖1(a)〜（d)中，元件編號3表示半導體基板，丨表示 半導體基板3之電極焊接點，7表示半導體基板3之保護絕 緣膜。保護膜7例如可以形成為由玻璃塗膜&和聚醯亞胺
4 620 9 G 五、發明說明（7) --- 膜7 b構成之積層膜，但是並不只限於此種構造。 另外元件編號11表示絕緣電路基板，；[3是絕緣電路基 板11之配線層’ 1 5是絕緣電路基板1 1之端子電極，1 7是絕 緣電路基板11之外部端子用電極，1 9是外部端子，2 3是設 在絕緣^路基板1 1之開口（在本實例中為穿通孔）。另外， 几件編號5表示設置在穿通孔23之連接用導體，9是設置在 半導體基板3和絕緣電路基板11之間之非導電性樹脂，30 表不包含有該等之半導體裝置。 如圖Ua)所示，在本實施形態之第一實例之半導體裝置 3〇中’半導體基板3在其表面設有電極焊接點j，其周圍被 保護絕緣膜7覆蓋。絕緣電路基板11具有：表面（主面），面 對半導體基板3 ’·和配線層! 3，分別位於其相反側之背 面&另外，在與半導體基板3之電極焊接點】對應之位置設 有牙通孔2 3，在穿通孔3 2之底部，亦即，在絕緣電路基板 11之背面形成有端子電極15。 將此種半導體基板3裝載在絕緣電路基板1 1 ’使半導體 基板3之電極焊接點和絕緣電路基板丨丨之端子電極1 5，經 由設置在穿通孔23之連接用導體5產生電連接。另外，在 t Ϊ體ί板3和絕緣電路基板1 1之間隙設置非導性樹脂9藉 以進仃密封。 之ΪΓΛ):示半導體裝置30中’在絕緣電路基板11 之裝載有半導體基板3之面之相反面（背面），設置端子電 極1 5，在該端子電極i 5之位置之絕緣電路基板丨1設置穿通 孔23。另外，利用通過該穿通孔23之連接用導體°，用來使
五、發明說明（8) 半導體基板3之電極焊接 1 5連接。 1和絕緣電路基板11之端子電極 利用此種方式，可以墟 電路基板11之厚度部份因接用導體5之高度多出絕緣 3和絕緣電路基板可以降低由於半導體基板 產生之應力。 /脹之不匹配在連接用導體5内 另外，連接用導體5亦可 或依照製造方法之不同使冬錄材/之連續體形成， 即，可以成為積層構造。之材質構成堆疊之方式。亦 連和絕緣電路基板11之端子電極15之 子電極15不…傳U= 用導體5之端 子m h :: 式連接到外部端子19。另外，端 電極1 5不-疋要路ά，亦可以以保護膜等覆蓋。 :外，如圖1(a)所示，在該半導體裝置3〇中，因為在絕 '甘路基板11之表面/背面2層形成配線層13，所以絕緣電 土板11之配線層1 3之自由配置之程度可以提高。另外， 如圖1(a)之左端所示，在絕緣電路基板η之半導體基板3 側（主面），設置外部端子用電極17，經由穿通孔連接外部 端子19。 另外，在半導體基板3和絕緣電路基板11之間配置非導 電性樹脂9。利用此種方式可以緩和由於半導體基板3和絕 緣電路基板11之熱膨脹之不匹配所引起之應力。 其次’如圖1 (b)所示，在本實施形態之第二實例中，絕 緣電路基板11由多個基板構成’在絕緣電路基板〗丨之中間
89H8600.ptd
第12頁 ^ 620 9 6 五、發明說明（9) 之厚度之位置’於基板之層間設置端子電極15 另外在 :緣：路基板η形成達到該中間之端子電極!…夕口’ 處之情況為通孔）2 3。 另外’半導體基板3之電極焊接點1和絕緣電路基板丨丨之 中間位置之端子電極1 5，經由設置在通孔23之連二用導體 5產生連接。 依照此種方式’在絕緣電路基板1〗由2層以上之其板構 成之情況時，亦可以實現與圖1(a)之情況相同之作"用和效 果。 亦即，本實施形態亦可適於2層以上之多層構造之絕 電路基板1 1，用以進行半導體基板3和絕緣電路基板1〗之 電連接之連接用導體所產生之應力可以降低。 其次，如圖1 (c)所示，在本實施形態之第三實 緣電路基板11由2層之基板構成，在各個之表面形成配線 層1 3。在絕緣電路基板1〗之半導體基板3側之相反側 面）設置端子電極1 5，形成達到該處之穿通孔23。 基板3之電極焊接點1和絕緣電路基板丨丨之電極端子丨5， 用設置在穿通孔23之連接用導體5進行電連接。這 緣電路基板11之中間層之配線13亦與連接導體5電連 亦即，使用穿通孔23用來連接絕緣電路基板丨丨之2層之 線層。利用此種構造亦可以實現與圖1(a)所示情況相同 作用和效果。 其次，如圖1 (d)所示，在本實施形態之第四實例中，且 備有圖1 (a)所示之穿通絕緣電路基板丨丨之穿通孔23之連接
4 620 9 6 五、發明說明（ίο) 用導體5，和未穿通該穿通孔之诵赍 電極焊接點1構成以A1 (銘）為主體 =用導體H。 絕緣樹脂⑺）被覆。 $冑電極焊接點1之周邊以 另/卜’在以上之本實施形態中，穿通孔23之内面和連接 用導體5之間之間隙可以是空隙，玄 疋二味 亦可以配置非導性樹 脂。另外’亦可以是該等之混合 七 才扣σ 另外，亦可以以使連接 用導體5只有-部份接觸在穿通孔23之内面。當與使連接 用導體5充滿在穿通孔23進行固化之情況比較時，可以緩 和施加在連接用導體5之應力。 其次，圖1(e)是從絕緣電路基板^背面㈣本實㈣ 態之半導體裝置30之平面圖。在絕緣電路基板以大致中 心線上配置端子電極1 5，在其兩側配置基板電極! 9，以配 線1 3連接該兩者。 另外’在本實施形態中，絕緣電路基如亦可以使用多 層構造之絕緣電路基板，將在兩面分別具有配線13之1層 以上之基板，積層在其他之基板。 下面將說明本發明之實施形態1之半導體裝置之製造方 法。 圖2(a)、（b)用來說明本發明之本實施形態1之半導體 置之製造方法’圖中表示半導體襄置之半導體基板和絕緣 電路基板之連接部近傍之剖面圖。 本實施形態之半導體裝置之製造方法之第一實例如圖 2 (a)所示’只在設於半導體基板3之表面之電極焊接點1上 形成連接用導體5 ’將用以充填在絕緣電路基板丨丨和半導
462096 五、發明說明（π) 體基板3之間隙之非導電性樹脂9設在絕緣電路基板I〗上， ^使連接用導體5與端子電極1 5對應之方式進行加熱壓 著。圖中之箭頭表示從上方將半導體基板3朝向絕緣電路 基板11之方向按壓之狀態。 这時，連接用導體5不接合在絕緣電路基
2巧壁面’以接合在端子細5。當與未具有/通H f月况比幸义f 連接用導體5高出絕緣電路基板1 1之部 份。 %其次’如圖2^(b)所示，在本實施形態之半導體裝置之製 j方法之第二實例中，在設於半導體基板3之表面之電極 焊接點1之上’和絕緣電路基板11之端子電極15之上，亦 即在穿通孔23内’分別形成連接用導體5 ’以雙方之連接 用導體5包夾非導電性樹脂9之方式，進行加熱壓著。利用 此種方式，經由連接用導體5連接電極焊接點丨和端子電極 1 5。另外，在此種製造方法中，分別形成在電極焊接點^ 上和端子電極15上之連接用導體5之材質亦可以使用不 之材質。 通常，隨著電極焊接點之間距之變狹，可形成在半導體 基板3上之電極焊接點1之連接用導體5之直徑就變小，而 且其高度亦變低。 ，在本實施形態中，預先在絕緣電路基板丨丨之穿通孔23内 形成一方之連接用導體5，然後在半導體基板3之電極焊接 點1之上壓著連接用導體5，用來連接電極焊接點丨和端子 電極15。利用此種方式可以確保連接用導體5之高度，和
\\312\2D-CODE\89-m8911S600.ptd 第15頁 462096
、另外’絕緣電路基板Π和半導體基板3之間隙之充填方 法可以使用對以環氧系之樹脂膜狀供給之非導電性樹脂9 進行加熱加壓之技術等。 另外’亦可以在電極焊接點i和端子電極i 5之任何一方 之表面’形成多層薄膜’藉以改良連接用導體5之接合 性。 α 依照以上所說明之實施形態丨時，利用設在絕緣電路基 板1 1之開口 23(穿通孔或通孔）可以增加連接用導體5之高 另外，經由開口 23將連接用導體5連接到遠離絕緣電 基板11之半導體基板3之背面之端子電極15，可以 接用導體5之應力之增加。 兄迷 /另外，經由使穿通孔23和連接用導體5之間隙成為寬 鬆，可以用來抑制施加在連接用導體5之應力。另外一 面:在以穿通孔23之壁面作為接合區域之情況時，可以婵 加半導體基板3和絕緣電路基板1之接合強度。 曰 上述之結果是可以提高半導體基板3上之%極 絕緣電路基板η之連接可靠度。同時，對於隨著 置之尚積體化使電極焊接點1之間距變狹之情況，亦叮、^
4 6209 6 五、發明說明（13) 電路基板11和半導體基板3上之電極焊接點1之連 接可罪度。 實施形熊2 下面將根據圓面用來說明本發明之實施形態2。 :3(a)〜⑴是本發明之實施形態2之半導體裝置中之半 導，基板和絕緣電路基板之連接部近傍之剖面圖。
Siy(a)〜（f)中，元件編號3是半導體基板〗是半導 電極焊接點，7是半導體基板3之保護絕緣膜。 fij7例如由玻璃塗膜7a和聚醯亞胺膜7b形成積層膜， 仁疋並不只限於使用此種構造。 π f ΐΐ件編號11是絕緣電路基板，13是絕緣電路基板 之配線層，〗5是絕緣電路基板u之 絕緣電路基板11之開口（穿通又在 ,a A „ 〇〇 ± 1芽璁孔或通孔）。另外，兀件編號 絕绫雷政其' 連接用導體，9是充填在半導體基板3和 導體裝置^板1 1之間之非導電性樹脂，3〇是包含該等之半 β Π。,)所示，本實施形態之第一實例之半導體裝置3〇 1使在絕緣電路基板丨丨之穿通孔23之壁面之 1 m 基板3上之電極焊接點 來Λ /可以增加端子電極15之接合區域，用 來增加連接用導體5之高度，藉以提高接合可靠度。 •^次’如圖3(b)所示’在本實施形態之第二實例中，接 :it導體基板3之電極焊接點1之連接用導體5，和接合 在，，邑、.彖電路基板11之端子電極j 5之連接用導體5以不同之
4 6 20 9 6
多種之材質成為互相 材質形成，連接用導體5全體積層有 接合之形式。 其次，如圖3(c)所示，a 士杳 緣電路基板η之端=極==態之第三實例* ’絕 面，形成在穿通孔23之周圍；=路基板表二/背 面。依照此種方式，在考岸到生產：成在穿’ ？之内 d ^ & 到生產效率時，亦可以成為不 乂牙通孔2 3之壁面作為接合區域之構造。 驶上之圖3⑷、⑻、⑷之構造中，半導體基板3之 電路1 基板U只以連接用導體5進行。亦即，被 Α/之半導體基板3直接接合在絕緣電路基板，在 其間未存在有非導電性樹脂。 办^ ' U)和（C)所示之構造中，可以利用夾具用 來固疋半導體基板3和絕緣電路基板丨】，亦可以使用半 體基板3和絕緣電路基板11之密著力進行。 另外，，在圖3(b)所示之裝置構造中，使用與上述者同樣 之方法或形成在半導體基板3之突起物（例如連接用導體 I) 用來進行半導體基板3和絕緣電路基板11之固定。大 部份之情況是使用形成在電極焊接點丨上之連接用導體5和 通孔23之接觸’用來進行半導體基板3和絕緣電路笑拓 Π之固定。 饥 ★其次’如圖3 (d)和（e )所示，在本實施形態之第4實例和 第實例中形成為在半導體基板3和絕緣電路基板11之間 充填有非導電性樹脂9之構造。另外，在圖3(d)中，絕緣 電路基板11之端子電極15設在穿通孔23之内面，穿通該穿
6 2 Ο 9 6 五、發明說明
通=23。在圖3(e)中，端子電極15形成在絕緣電路基板I! 之奇面，成為阻塞穿通孔23之底面之方式。 其次，如圖3⑴所示，在本實施形態之第六實例中，絕 基板U由多個基板形成，在中間之位置形成有端子 山;〇配線層1 3。另外，形成有通孔23達到中間位置之 立而子電極，在s亥通孔2 3設有連接用導體5用來連接電極焊 ^點1和端子電極15。另外，利用此種方式使絕緣電路基 板11之多個配線層1 3與連接用導體5連接。 在圖3(d)〜（f)之實例中，連接用導體5從半導體基板3 之電極焊接點1延伸到絕緣電路基板U之開口内之端子電 5，但是該連接用導體5亦可以在非導電樹脂9之位置， 從開^口之延長線上突出到一部份外側，藉以與連接用導體 5匕確實的固定和連接。另夕卜’在此種情況時，#導電性樹 脂9不一定要為感光性樹脂，可以使用一般之具有接著性 之樹脂。 另外，在本實施形態中絕緣電路基板丨丨亦可以使用由具 備有端子電極15之基板和其他之基板積層而成之多層構造 之絕緣電路基板。 下面將s兒明本發明之實施形態2之半導體裝置之製造方 法0 圖4疋用以說明本發明之實施形態2之半導體裝置之製造 方法之半導體基板和絕緣電路基板之連接部近傍之剖面 圖。在該圖中，左侧之圖中之箭頭表示將半導體基板3朝 向絕緣電路基板11按壓。另外，左右圖之中間之箭頭表示
462096 五、發明說明（16)
其處理從左側之狀態朝向右側之狀態進行D 如圖4(a)所示，在本發明之實施形態2之半導體裝置之 製造方法之第一實例中，對設在半導體基板3之表面之電 極焊接點1 ’和絕緣電路基板11之穿通孔2 3和端子電極1 5 進行定位使其成為對應之方式，經由將連接用導體5插入 到穿通孔23内，用來實現圖3(a)所示之裝置構造。 其次，如圖4 (b)所示，在本實施形態之製造方法之第二 實例中’使連接用導體5接合在半導體基板3之表面之電極 焊接點1上。將該連接用導體5定位成與絕緣電路基板丨丨之 穿通孔23對應，將連接用導體5插入到穿通孔23内。利用 此種方式使連接用導體5和端子電極15接合，和進行半導 體基板3與絕緣電路基板11之固定，藉以實現圖3(a)所示 之裝置構造。 其次，如圖4(c)所示，在本實施形態之製造方法之第三 實例中，使連接用導體5接合在半導體基板3之表面之電極 焊接點1上。對該連接用導體5和絕緣電路基板〗丨之穿通孔 23進行定位，將連接用導體5插入到穿通孔23内使其接觸 在穿通孔23之底面之端子電極15。利用此種方式進行連接 二子電極15之接合。另夕卜，在半導體基板3和絕 '彖電路基板1 1之間充填非導電性樹脂，藉 =和，緣電路基板U之固定，用來實現圖仏）所^之裝土 置構造。 其次’如圖4 (d)所示
一 丨小#个1跑形態之製造方法之第E 貫例中，使連接用導@ 5接合在主t 巧等拉b接口在丰導體基板3之表面之電相
U3l2\2d-code\89-ll\8911S600.ptd 第20頁 462096 五、發明說明（]7) 焊接點1上。另外一方面，將非導電性樹脂9 (臈）裝載在絕 緣電路基板1 1之上。將連接用導體5定位成與絕緣電路基 板1 1之穿通孔23對應，使連接用導體5接觸在非導電性樹 脂9之穿通孔23之位置，進行加熱和壓入。利用此種方式 使連接用導體5和端子電極1 5接合，和進行半導體基板3和 絕緣電路基板11之固定，藉以實現圖3(d)所示之褒置構 造。 其次’如圖4(e)所示，在本實施形態之製造方法之第五 實例中，使連接用導體5接合在設於半導體基板3之表面之 電極焊接點1上。另外一方面，將非導電性樹鹿9 (膜）裝載 在絕緣電路基板11之上。將連接用導體5定位成與絕緣電 路基板1 1之穿通孔23對應’使連接用導體5接觸在非導電 性树知9之穿通孔2 3之位置，進行加熱和壓入。在此種情 況’當連接用導體5之量變少時’連接用導體5不能充滿穿 通孔2 3之全體。因此’從絕緣電路基板丨丨之相反側將另外 之連接用導體5插入到穿通孔23，用來與半導體基板3側之 連接用導體5接合。利用此種方式使連接用導體5和電極端 子1 5接合。另外’利用非導電性樹脂9用來進行半導體基 板3和絕緣電路基板丨i之固定。在此種情況，連接用導體5 可以使用2種不同之材料。 另外，在本實施形態之製造方法中，亦可以使用在穿通 孔2 3預先設置連接用導體5之方法。 在以上之方法中，省略與非導電性樹脂9之穿通孔23對 應之位置之蝕刻等，可以使製造比較容易。
462096
另外，在上述之本實施形態中，穿通孔23之 用導體5之間之間隙可以是空隙，亦可配置非導電二連接 脂。另外，亦可以是其混合。另外，亦 十 5只以一部份接觸在穿通孔2 3之内面。每與 用導體 充滿穿通孔23和進行固化之情07可；用導體5 連接用導體5之應力。 了以緩和施加在 實施形熊3. 下面將根據圖面用來說明本發明之實施形態3。 = 5 (a)〜（c)是本發明之實施形態3之半導體裝置中 ‘體基板和絕緣電路基板之連接點近傍之剖面圖。 + 在圖5(a)〜（c)中，元件編號3是半導體基板㈧ 體基板3之電極焊接點’ 7是半導體基板3之保護絕緣膜導 保護膜7例如由玻璃塗膜73和聚醯亞胺膜7b形成積声膜j 但是並不只限於使用此種構造。 ' 另外，元件編號11是絕緣電路基板，23是設在絕緣電路 基板11之開口（在此處之情況為穿通孔3是被配置在絕 緣電路基板11之開口 2 3之近傍之配線層，；[5是被配置在該 開口 23之近傍之絕緣電路基板丨丨之端子電極。另外，5a ^ 接合在電極;ί于接點1之連接用導體，5 c是接合在連接用導 體5a之連接用導體，5b是用來連接該連接用導體5a或以和 端子電極15之連接用導體，5a，5b，和5c —起構成連接用 導體5。另外’連接用導體5b跨越配線13連接到開口 23近 傍之端子電極1 5 〇另外，元件編號9是充填在半導體基板3 和絕緣電路基板11之間之非導電性樹脂，2丨是密封樹脂，
d 620 9 6 五、發明說明（19) 充填在穿通孔23 ’用來密封連接用導體5a，5b和端子電極 15 ’30是包含該等之半導體裝置。 如圏5 (a)所示，本實施形態之第一實例之半導體裂置3 〇 是使連接用導體5a接合在半導體基板3之電極焊接點1上， 面對絕緣電路基板1 1之穿通孔23之位置。絕緣電路基板1 j 在震载半導體基板3之側之相反侧，亦即在遠離半導體基 板3之表面（背面）之上，於穿通孔23之近邊具備有端子^ 極。另外，將非導電性樹脂9充填在半導體基板3和絕緣電 路基板11之間，用來對兩者進行固定。另外，經由軟性連 接用導體5b用來使連接用導體5a和端子電極15連接在穿通 ^23，然後以密封樹脂21密封連接用導體“，π和端子電 〜連接用導體5a，5b 利用此種方式可以提高電極焊接點j 端子電極15之間之接合可靠度。 另外，經由變化連接用導體51)之長 用二：、緣電路基板"之配線層13之設：變m ’巧 間之連接構件5= ί導體5b通過穿通孔23，網 接。其他之接用導體5a之間藉以進行達 其次，如圖，故其說明加以省略 體裝置3。中，具有與；5(b)類似:例之半 密封連接用半導體I”1之非導電性樹脂9，和用 體5a〜5c之密封樹脂21形成為—體。用
462096 五、發明說明（20) ~一- 暫時固半導體基板3和絕緣固定基板1 1，經由將密封樹脂 2 1充填到半導體基板3和絕緣電路基板1 i之間用來對其進 行固定。 利用此種構造亦可以獲得與圖2(a)、（b)同樣之效果。 下面將說明本發明之實施形態3之半導體裝置之製造方 法。 圖6是用來說明本發明之半導體裝置之製造方法之半導 體基板和絕緣電路基板之連接部近傍之剖面圖^在該圖 中，左側之圖中之箭頭表示將半導體基板3朝向絕緣電路 基板11按壓。另外，左右圖之中間之箭頭表示處理從左側 之狀態朝向左側之狀態進行。 如圖6 ( a )所示，在本實施形態之半導體裝置之製造方法 之第一實例中，首先’使連接用導體5a接合在半$體基板 3上之電極焊接點1。將該連接用導體5 a定位成與絕緣電路 基板11之穿通孔23對應’從半導體基板3側將連接用導體5 插入到被裝載在絕緣電路基板11上之非導電性樹脂9將其 穿通’用來將半導體基板3裝載在絕緣電路基板11。然' 後’經由連接構件5c使軟性連接用導體5b連接在連接導體 5a ’和使另外一端與端子電極1 5電連接。然後，以密封樹 脂21密封連接用導體5a，5b，5c用來實現圖5(b)所示之裝置 構造。 ^ 另外’在此種製造方法中’實質上是將絕緣電路基板工1 和半導體基板3定位後，在絕緣電路基板11之穿通孔2 3 内’將線狀之連接用導體5b接線在連接用導體5a。利用此
五、發明說明（21) 〜 _ "m製造具有圖5u)之形狀者。 另外’利用接線之方 件5c之塊狀之構件，^，假如在接線部形成如同連接構 S T以使其接合變Λ雄ΙΪ1。 另外’亦可以在將絕緣夂為強固 後，跨越絕緣電路灵姑彳]1路基板11和半導體基板3定位 田道^姊c 暴板11的在連接用導體5a $卜布Λ、'查：& 用導體5c，然後從絕緣體5a之上形成連接 連接在該連接用導體^。路土板11之月面使連接用導體5b 此種方法可以製造圖5⑴之形狀者。 造方法之^在本實施形態之半導體裝置之製 接點1之、i蛀田道，將形成在半導體基板3上之電極焊 對廍ΛΓΛ導定位成與絕緣電路基板u之穿通孔23 後二m體ΐ板3、側將連接用導體5插入到穿通孔23 〜、 吟固定半導體基板3和絕緣電路基板1 1。 、“:後使用連接用構件5c使軟性之連接用導體5b連接在 用導體5a ’藉以使另外一方之端部連接在端子電極 1 5。然後將非導電性樹脂21經由穿通孔23充填在半導體基 板3和絕緣電路基板丨丨之間，和將連接用導體5^51。密 封’用來實現圖5 (c)所示之裝置構造。 依照以上所說明之實施形態之製造方法時，在穿通孔2 3 内’利用不是對電極焊接點1 ’而是對接在電極焊接點1上 之連接用導體5 a或5 c進行接線之方法，用來連接該連接用 導體5 b ’所以連接作業變為容易。因此，即使穿通孔2 3之 直徑變小時，連接作業亦很容易。 本實施形態中之進行半導體基板3和絕緣電路基板11之
462096
呆持之方法可以使用將非導電性樹脂9充 和絕緣電路甚4c 1 1 具在平導體基板3 用半間之方法，或使用央具之方法，或利 使ΐi 電路基板〗]之密著力之方法，例如 使用升y成在+導體基板 在半導體某缸q & ^^之犬起物之方去專。在使用形成 α 之犬起物之方法中，大部份之情、況9推田 形成在半導體其 丨切 < ㈡况疋使用 卞守歧基板3之電極焊接點1上之連 通孔23之接觸。 咬接用导體5和牙 f施形態4. 下面將根據圖面用來說明本發明之實施形態4。 半導』2置(2)二剖面圓’用*表示本發明之實施形態4之 、 、、'邑緣電路基板和連接用導體之關係。 通?m:u)是以與絕緣電路基板11平行之面切開之穿 iL /Λ之剖面圖。圖7(a)、（b)表示穿通孔與連接用 ϋ之有無接觸D圖7(0、（d)表示穿通孔 接用導體b之大小之關係。 ^狀/、連 在圖7(a)〜（d)中，元件編號5是連接用導體，n是絕 路基板，23是穿通孔，24是穿通孔23和連接用導體5之 間隙或是設在該間隙之非導電性樹脂。 如圖7(a)所示，在本實施形態之第—實例中，連接用 體5部份的（實質上以4點）接合在穿通孔23之内面。當存在 有此種接觸部份之情況時，使用連接用導體5和絕緣電路 基板11之接觸，可以用來進行半導體基板3和絕緣電路基 板11之工程進行時之保持。 其次，如圖7 (b)所示，在本實施形態之第二實例中，使
462096 五、發明說明（23) 連接用導體5之直徑小於穿通孔23之直徑，用來使連接用 導體5不會接合在穿通孔23之内面。當未存在有此種接觸 部份時，可以使用兩者間之突起部份等之密著力，或利用 夾具之固疋方法，用來進行半導體基板3和絕緣電路基板 1 1之工程進行時之保持。依照本實例之方式，在連接用導 體5未與穿通孔23接觸之情況時，連接用導體5不受穿通孔 之限制’不會有應力集中點為其優點。 另外’穿通孔23和連接用導體5之間隙可以是空隙，亦 可以充填非導電性樹脂。在彈性力方面，可以抑制應力集 中在連接用導體5。 其次，如圖7(c)所示，在本實施形態之第三實例申，在 連接用導體5之間距之寬度方向，使穿通孔23之形狀變 長。穿通孔23之平面形狀用來決定連接用導體5之近傍之 限制力。在連接用導體5擴大到穿通孔2 3内之端子電極1 5 之彳;j况％，因為接合面積變大，所以在間距之寬度方向穿 通孔23之面積會有某種程度之變大。另外，在使穿通孔23 變長之方向’可以緩和施加在連接用導體5之熱應力。施 加在連接用導體5之應力，如本實施之方式，經由使連接 用導體5不接觸在穿通孔23之内面，接合在密封樹脂2丨可 以獲得緩和。 其次’如圖7(d)所示，在本實施形態之第四實例中，使 穿通孔23之形狀變長，使2個之連接用導體5通過1個之穿 通孔23之中。利用此種方式’在連接用導體5之間距變狹 時，亦可以使2個以上之連接用導體5通過j個之穿通孔2 3
^62096 五、發明說明（24) 的進行連接。 利用此種方式’即使在使穿通孔23成為弧 點1或是接近多個之電極焊接點丨時，亦 屬極知接 因應之形狀。 万了以形成能夠彈性 在以上之實例中所示之情況是穿孔23之剖面形狀 和長方形’但是除此之外亦可以依照需要的 ς 橢圓形等之所希望之形狀。 、揮正方形’ 本實施形態所說明之穿通孔和連接用導體5之關係 以依照需要的適用在實施形態i〜3之半導體褒置。’、、 另外，本發明並不只限於上述之各個實施形態 明之精神之範圍内，各個實施形態可以適當的變 白0 另外，上述之構成構件之數目、位置、形狀等並不口、限 於上述之實施形態，在實施本發明時亦可以之 目、位置、形狀等。 乂成举乂仏之數 [發明之效果] 本發明依照上述方式構成，當將半導體基板3裝載在絕 緣電路基板11時，使連接用導體5經由穿通孔23連接在絕 緣電路基板11之裝載有半導體基板3側之相反侧之表面所 形成之端子電極。 依照此種方式’利用穿通孔可以增加連接用導體之高 度。 另外，因為利用穿通孔，所以可以避免連接用導體之應 力之增加。
第28頁 α 620 9 6
另外，利用穿通孔壁面作為接人 道鉀Α4~银D區域’所以可以增加半 導體基板和絕緣電路基板之接合強度。 其結果是可以提高半導艚其& 〇. ^ ^ 导體基板上之電極焊接點對絕緣電 路基板之連接可靠度。 門隨著半導體裝置之高積體化使電極烊接點之 對絕緣電路基板之連接可靠度。 电極坏接點 [元件編號之說明] 1 電極焊接點 3 半導體基板 5, 5a, 5b, 5c 連接用導體 7 保護絕緣膜 9 非導電性樹脂 11 絕緣電路基板 13 酉己線層 15 端子電極 17 外部端子用電極 19 外部端子 21 密封樹脂 23 開口（穿通孔或通孔） 25 連接用底層金屬膜 30 半導體裝置 31 塊形物（共晶焊劑）
462096
圖1(a)〜（e)是本發明之實施形態！之半導體裝置之半 體基板和絕緣電路基板之連接部近傍之剖面圖。 圖2(a)、（b)是用來說明本發明之實施形態！之半 置之製造方法之半導體基板和絕緣電路基板之連接 之剖面圖。 σ丨近傍 圖3(a)〜（f)是本發明之實施形態2之半導體裝置之 體基板和絕緣電路基板之連接部近傍之剖面圖。 圖4(a)〜（e)是用來說明本發明之實施形態2之半 置之製造方法之半導體基板和絕緣電路基板之連 之剖面圖。 < 1芳 圖5(a)〜（c)是本發明之實施形態3之半導體裝 體基板和絕緣電路基板之連接部近傍之剖面圖。 牛導 圖6(a)〜（b)是用來說明本發明之實施形態3之半導 置之製造方法之半導體基板和絕緣電路基板之； 之剖面圖。 *丨可1旁 圖7(a)〜（d)是本發明之實施形態4之半導體裝置之與絶 緣電路基板平行之面切開之穿通孔近傍之上面圓。 圖8是將半導體基板組裝在絕緣電路基板上之習知之半 導體裝置中《半導體基板和％緣電路基板之連接部近傍之 剖面圖。
U3]2\2D-00DE\89-n\89ll8600.ptd 第30頁

Claims (1)

  1. 462096
    1· 一種半導體裝置， 半導體基板’形成有 絕緣電路基板，具有 述半導體基板之電極焊 之位置，於主面和背面 極’從上述之主面到上 連接用導體，經由上 板之電極焊接點和上述 2· —種半導體裝置， 半導體基板，形成有 絕緣電路基板，具有 述半導體基板之電極焊 位置形成有開口，在該 連接用導體，經由上 板之電極焊接點和上述 3. —種半導體裝置， 半導體基板，形成有 絕緣電路基板，具有 述半導體基板之電極焊 之位置形成有開口，在 在背面之平面，於上述 端子電極；和 連接用導體，經由上 丹将徵是具備有： 電極焊接點； 主面和背面， 接點，在與上 之間，或於背 述之端子電極 述之開口 ，用 絕緣電路基板 其特徵是具有 電極焊接點； 主面和背面， 接點，在與上 開口之内壁面 述之開口 ，用 絕緣電路基板 其特徵是具備 電極焊接點； 主面和背面， 接點，在與上 主面和背面之 開口之周圍形 主面被配置成面對上 述之電極焊接點對應 面，形成有端子電 形成有開口；和 來連接上述半導體基 之端子電極。 主面被配置成面對上 述電極焊接點對應之 形成有端子電極Γ和 來連接上述半導體基 之端子電極。 有： 主面被配置成面對上 述之電極焊接點對應 間之中間之平面，或 成有接合上述開口之 述之開口，用來連接上述半導體基
    462096 六、申請專利範圍 板之電極谭接點和上述絕緣電路基板之端子電極 4 ·，一種半導體裝置，其特徵是具備有： 半導體基板，形成有電極焊接點； 、.、：>:電路基板’具有主面和背面，主面被配置戏 达半導體基板之電極焊接點，在與上述之焊接點對上 置形成有開口 ’在上述背面之上述開口之近邊形之位 電極；和 Λ有峭子 ，接用導體，經由上述之開口，用來連接上述 基板之電極焊接點和上述絕緣電路基板之端子f極，導體 如申μ專利範圍第丨至4項中任一項之半導體裴 中上述之絕緣電路基板在主面、冑面 j 間層’具備有重疊2層以上之配線層。 牙面之中 面Λ範圍第5項之半導體裝置，其中上述之主 面或中間層之2層以上之配線層，在上述之開口部 到上述之連接用導體。 接 7.如中凊專利範圍第i至4項中任—項 中上述之連接用導體由相同材質之連續體形成。 8 如申s月專利|巳圍第j至4項中任一 v述m體是由2種以上之材質積層而上 .如叫專利範圍第4項之半導體裝置，其中上述之連 導體之構成包含有：塊狀之第1導體部份，接合在上述 t導體基板之電極焊接點；和線狀之第2導體部份，從該 導體部份延伸到上述絕緣電路基板之端子電極。
    \\3J2\2D-〇C»E\89-11\89118600.ptd 第32頁 1 0.如申請專利範圍第4項之半導體裝置，其中具備有密 六、申請專利^ —-- 封樹脂用xb 用導體。來從上述絕緣電路基板之背面側密封上述之連接 其中上V申凊專利範圍第1至4項中任一項之半導體裝置， 似四古ί之開口形成其剖面形狀為包含圓形、橢圓形，近 似四方形之所希望之形狀。 12 I 其中上、，申凊專利範圍第1至4項中任一項之半導體裝置， 右胜道2開口與上述連接用導體之間隙是空隙，或是設置 导電性樹脂。 13 其中在上申請專利範圍第1至4項中任一項之半導體裝置’ 非導# ΐ述之半導體基板和上述之絕緣電路基板之間設置 守电性樹脂。 程種半導體裝置之製造方法，其特徵是所包含之工 主i ί ΐ主面和背面之絕緣電路基板形成開口，該開口從 將上、^到被配置在背面或主面與背面之間之端子電極； 電極ϋ半導體基板裝載在上述之絕緣電路基板，形成有 口對應；ΐ之半導體基板成為使上述電極焊接點與上述開 經由上逑開口以連接用導體連接上述 述之端子電極。 义之電極烊接點和上 15’ 種半導體裝置之製造方法，兑特傲βτ 程有. 付微疋所包含之工 在半導體基板之電極焊接點上形成連接用導體. 在具有主面和背®，而且在背面具有端子電極之絕緣電
    \\312\2D-C0DE\89-11\89118600.ptd 第33頁 462096
    路基板，設置開口； 將上述之半導體基板裝載在上述之絕緣電 述電極焊接點上之連接用導體位於上述絕 土板’使上 面側之上述開口内； '電路基板之主 經由上述之開口電連接上述之連接用 電極；和 導體和 上述之端子 從上述之絕緣電路基板之背面，以樹脂 用導體和上述之端子電極。 3密封上述之連接
    \\312\2D-CODE\89-mS9118600. ptd 第34頁
TW089118600A 2000-02-08 2000-09-11 Semiconductor device and fabrication method thereof TW462096B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000030651 2000-02-08

Publications (1)

Publication Number Publication Date
TW462096B true TW462096B (en) 2001-11-01

Family

ID=18555636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089118600A TW462096B (en) 2000-02-08 2000-09-11 Semiconductor device and fabrication method thereof

Country Status (3)

Country Link
US (1) US6404059B1 (zh)
KR (1) KR100516815B1 (zh)
TW (1) TW462096B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943056B2 (en) 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
US7157791B1 (en) 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7245023B1 (en) 2004-06-11 2007-07-17 Bridge Semiconductor Corporation Semiconductor chip assembly with solder-attached ground plane
US8441123B1 (en) * 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
JP3248149B2 (ja) 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH1056040A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置およびその製造方法
JPH10154772A (ja) * 1996-11-25 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージ
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JPH11224918A (ja) * 1997-12-03 1999-08-17 Mitsui High Tec Inc 半導体装置及びその製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages

Also Published As

Publication number Publication date
KR20010077865A (ko) 2001-08-20
US6404059B1 (en) 2002-06-11
KR100516815B1 (ko) 2005-09-26

Similar Documents

Publication Publication Date Title
JP5347222B2 (ja) 半導体装置の製造方法
JP7441287B2 (ja) 半導体装置
TWI305038B (en) Semiconductor device and manufacturing method thereof
US8575745B2 (en) Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
TW200535961A (en) Solderable top metallization and passivation for source mounted semiconductor die
TW451370B (en) Semiconductor device and manufacturing method thereof
WO2017187998A1 (ja) 半導体装置
TW462096B (en) Semiconductor device and fabrication method thereof
US9899300B2 (en) Semiconductor device
JP2009164176A (ja) 半導体発光装置
JPH07179832A (ja) 導電性接着剤
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JPH06104369A (ja) 多層リードフレーム
JP2003124251A5 (zh)
JP2006066551A5 (zh)
JP3395926B2 (ja) 電極装置
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JPH0448769A (ja) 半導体装置
TWI364831B (en) Semiconductor package substrate, method for fabricating the same, and package structure
JP2020088183A (ja) 配線基板及び電子装置
TWI292212B (en) Substrate for electrical device
TWI234858B (en) Manufacturing process and structure of package substrate
JP2001298043A (ja) 半導体装置およびその製造方法
JPH01287903A (ja) 積層型シートコイル
JPH034556A (ja) ハイブリッドモジュールのリード接続方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees