JPH10321758A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10321758A
JPH10321758A JP9132696A JP13269697A JPH10321758A JP H10321758 A JPH10321758 A JP H10321758A JP 9132696 A JP9132696 A JP 9132696A JP 13269697 A JP13269697 A JP 13269697A JP H10321758 A JPH10321758 A JP H10321758A
Authority
JP
Japan
Prior art keywords
conductive particles
resin
electrodes
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9132696A
Other languages
English (en)
Inventor
Jiichi Hino
滋一 樋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP9132696A priority Critical patent/JPH10321758A/ja
Publication of JPH10321758A publication Critical patent/JPH10321758A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Abstract

(57)【要約】 【課題】 バンプ電極を有する半導体ペレットとパッド
電極を有する配線基板とを導電性粒子を分散させた異方
性導電樹脂で、バンプ電極とパッド電極とを電気的に接
続すると同時に半導体ペレットと配線基板とを接着する
ようにした半導体装置では、バンプ電極とパッド電極の
間に安定的に導電性粒子を位置させることができないた
め、電気的接続不良となることがあった。 【解決手段】 バンプ電極14を有する半導体ペレット
11とパッド電極17を有する配線基板15とを対向さ
せ、この対向面間に導電性粒子19を分散させた樹脂1
8を供給し、バンプ電極14とパッド電極17間に導電
性粒子19を介在させて接着したフリップチップ構造の
半導体装置において、バンプ電極14とパッド電極17
間に位置する樹脂18中の導電性粒子19の分散密度を
他の部分の分散密度より大きく設定した半導体装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ペレット
を、その電極を配線基板上のパッド電極に直接的に接続
して一体化した構造の半導体装置に関する。
【0002】
【従来の技術】小型の電子機器を実現するために、電子
部品は高機能化、高集積化を図りつつ小型化されてい
る。電子部品の一種である半導体装置は一般的には樹脂
で外装したものが用いられるが、外装なしのベアチップ
を用い、これを直接配線基板に組み込むことにより一層
の小型化を図っている。この一例を図6から説明する。
図において、1は半導体ペレットで、内部に多数の半導
体素子(図示せず)が形成されて内部接続され電子回路
を構成した半導体基板1aの一主面に絶縁膜(図示せ
ず)を形成し、この絶縁膜に窓明けしてこの窓明け部分
に内部素子と電気的に接続された下地電極1bを形成
し、この下地電極1bに金のバンプ電極1cを形成した
ものである。下地電極1bは一般的にチタン、ニッケル
の二層構造が用いられ、メッキ、蒸着等の手段により金
を積層してバンプ電極1cが形成される。2は樹脂やセ
ラミックスなどの絶縁材料からなる絶縁基板2a上に銅
箔などからなる導電パターン(図示せず)を形成した配
線基板で、導電パターン上の、半導体ペレット1のバン
プ電極1cと対応する位置にはパッド電極2bが形成さ
れている。このパッド電極2bには銅箔の防食のために
例えばニッケルメッキされ、さらに電気的接続を確実に
するため金メッキされている。この半導体ペレット1と
配線基板2とはバンプ電極1cとパッド電極2bとが重
合するように対向配置されている。3は樹脂3aに導電
性粒子3bを分散した異方性導電樹脂で、半導体ペレッ
ト1と配線基板2の対向配置に先立って、対向面間に供
給され、両者を電気的、機械的に接続する接着剤として
作用する。この半導体装置4は、配線基板2上の半導体
ペレット1が対向する領域に異方性導電樹脂3の層を形
成しておいて、配線基板2のパッド電極2b上に反転し
た半導体ペレット1のバンプ電極1cを重ね合わせて加
熱圧着し、この状態を所定時間保持して樹脂3の硬化を
促進させ電気的機械的な接続作業を完了する。このと
き、異方性導電樹脂3中の導電性粒子3bはバンプ電極
1cとパッド電極2b間に入り込んで両電極に食い込
み、樹脂のうすばりによる電気的な遮断を防止し電気的
接続をより確実にするとともに半導体ペレット1と配線
基板2を機械的に接続する。
【0003】
【発明が解決しようとする課題】しかしながら、半導体
ペレット1の下面が樹脂3に接触すると樹脂3全体が押
し拡げられ、この樹脂3の移動とともに導電性粒子3b
も移動する。一方、バンプ電極1cの下端がパッド電極
2bに近接して間隔が狭くなると異方性導電樹脂3は通
過断面積の広いバンプ電極1c、1c間に集中し、この
異方性導電樹脂3の流れによってバンプ電極1c下面に
位置していた導電性粒子3bが樹脂3aとともに引き込
まれるため、バンプ電極1cとパッド電極2b間に滞留
する導電性粒子3bの量は不安定で、バンプ電極1cと
パッド電極2b間に導電性粒子が無いと樹脂ばりにより
各電極1c、2bは電気的に完全に遮断され、これを改
善するために導電性粒子3bの分散量を増加させるとバ
ンプ電極1c間及びパッド電極2b間に短絡が生じ易く
なるという虞もあった。
【0004】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、一主面上に多数のバン
プ電極を形成した半導体ペレットとバンプ電極に対応し
てパッド電極を形成した配線基板とを対向させ、この対
向面間に導電性粒子を分散させた樹脂を供給し、バンプ
電極とパッド電極間に導電性粒子を介在させて加圧接着
したフリップチップ構造の半導体装置において、バンプ
電極とパッド電極間に位置する樹脂中の導電性粒子の分
散密度を他の部分の分散密度より大きく設定したことを
特徴とする。
【0005】
【発明の実施の形態】本発明によるフリップチップ構造
の半導体装置は、バンプ電極とパッド電極間に位置する
樹脂中の導電性粒子の分散密度を他の部分の分散密度よ
り大きく設定したことを特徴とするが、前記バンプ電極
とパッド電極の少なくとも一方に導電性粒子を拘持する
拘持部を形成し、拘持部に導電性粒子を確保して接続を
確実にすることができる。この拘持部は粗面に形成し
て、この粗面部分に拘持された導電粒子をバンプ電極及
びパッド電極に食い込ませることによって各電極間を電
気的に接続することができる。また一直線上に沿って配
列されたパッド電極の内側でかつパッド電極間に導電性
粒子を分散させた樹脂をパッド電極上にガイドする凸部
を形成し、導電性粒子が必要とされる部分に導電性粒子
を集中させることもできる。
【0006】
【実施例】以下に本発明の実施例を図1に示す半導体装
置から説明する。図において、11は半導体ペレット
で、内部に多数の半導体素子が形成されて内部接続され
電子回路を構成した半導体基板12の一主面12aに絶
縁膜(図示せず)を形成し、この絶縁膜の要部に窓明け
し、この窓明け部分に内部素子と電気的に接続された下
地電極13を形成し、この下地電極13上に通常のメッ
キ方法でバンプ電極14を形成している。このバンプ電
極14の端面にはメッキ操作により粗面14aが形成さ
れている。15は配線基板で、例えばエポキシ樹脂から
なる絶縁基板16に銅箔を積層し、この銅箔を所定のパ
ターンにエッチングして導電パターンを形成し、この導
電パターン上で半導体ペレット11のバンプ電極14と
対応する位置にパッド電極17を形成している。この半
導体ペレット11と配線基板15とは対向配置され、バ
ンプ電極14とパッド電極17とが重合され、加熱加圧
されて接続される。18は樹脂18a中に導電性粒子1
9を分散した異方性導電樹脂で、バンプ電極14とパッ
ド電極17の接続に先立って、配線基板15上に供給さ
れ、導電性粒子19を介してバンプ電極14とパッド電
極17とを電気的に接続し、半導体ペレット11と配線
基板15の対向面間を接着する。この半導体装置の製造
方法を以下に説明する。先ず、パッド電極17が位置決
めされて載置された配線基板15上の半導体ペレット1
1が対向する領域にスクリーン印刷法などにより所定厚
さの異方性導電樹脂18の層を形成する。次に図2に示
すように吸着装置(図示せず)により半導体ペレット1
1を表裏反転しバンプ電極14を下にして移動させ、移
動経路中間でバンプ電極14の位置を画像認識してその
位置を検出し、配線基板15のパッド電極17と位置合
わせして各電極14、17を重合させる。この重合作業
時にバンプ電極14下端の粗面14a部分が先行して異
方性導電樹脂18に挿入され、この領域の導電性粒子1
9を粗面14aの凹凸部分に拘持する。このバンプ電極
14の体積は異方性導電樹脂18の体積に比して十分小
さいため、バンプ電極14が異方性導電樹脂18内に挿
入されても、樹脂18aはほとんど移動せず、バンプ電
極14直下の導電性粒子19もほとんど動かず、粗面1
4aに拘持されそのまま押し下げられる。そして、半導
体ペレット11の下面が異方性導電樹脂18に接触して
これを押し拡げると樹脂18aは外方に移動し通過断面
積の広いバンプ電極14、14間に集中し間隔が狭いバ
ンプ電極14とパッド電極17の樹脂を引き込もうとす
るが、導電性粒子19は粗面14aの凹部に収容され、
拘持されたまま各電極14、17によって挟持され確実
に電気的接続を行うことができる。上記導電性粒子19
は粒径が3〜7μmが適当で、これより粒径が小さい
と、重合作業の最終段階で導電性粒子19のバンプ電極
14での拘持が困難になり、逆に粒径が大きすぎると、
バンプ電極14間及びパッド電極17間の耐電圧低下、
短絡などの問題を生じる。また、粗面14aは深さは加
圧状態で導電性粒子19の粒径の1/3〜1/2で、凹
部面積が1個乃至数個の導電性粒子を拘持できるように
形成することが望ましい。上記凹部は粗面14aで形成
したが、図3に示すようにバンプ電極14の端面に内方
から外方に向かって縮径する凹部14bを形成したもの
でもよい。このとき、凹部の底14cを粗面にすること
が望ましい。この凹部14bは図2で説明した粗面14
aと同様に、樹脂18中に挿入されると凹部14b内に
導電性粒子19が位置するが、さらに半導体ペレット1
1によって押圧され外方に移動する樹脂18中の導電性
粒子19は径大部から取り込まれ径小部側へ向かって移
動する間に密になり、バンプ電極14がパッド電極17
に近接すると移動が停止され、高密度状態で各電極1
4、17を電気的に接続することができる。図4、図5
は本発明の他の実施例を示す。図において図1と同一物
には同一符号を付し重複する説明を省略する。図中相異
するのは、図に示すように配線基板15上で環状に配列
されたパッド電極17の内側領域に導電性粒子19を分
散させた樹脂18をパッド電極17上にガイドする凸部
20、21を形成した点にある。凸部20、2122
は、例えばエポキシ樹脂をスクリーン印刷法により平面
形状が三角形状に形成されている。この凸部20、21
は底辺が隣り合うパッド電極17、17間を閉塞し、隣
り合う凸部20、20間および20、21間にパッド電
極17が臨むように配置され、半導体ペレット11と配
線基板15の対向間隔よりやや低く形成されている。こ
の半導体装置の製造方法は図1半導体装置と同様である
が、バンプ電極14とパッド電極17を重合するため
に、半導体ペレット11を配線基板15に近接させる
と、半導体ペレット11が樹脂18を押圧し外方に押し
拡げると、この樹脂18は凸部20、21によってガイ
ドされ、バンプ電極14とパッド電極17間に集中して
流れる。バンプ電極14はパッド電極17に近接し対向
間隔が狭められると、電極14、17間の異方性導電樹
脂18の流動性が急激に低下し、多数の導電性粒子19
は電極14、17間に取り残され、余剰の樹脂18aは
隣り合うバンプ電極14、14間からバンプ電極14の
外方に流出し、各電極14、17は導電性粒子19を介
して電気的に接続される。尚、この実施例では矩形状に
配列されたパッド電極17の図示点線で示すコーナ部2
2にも突起を形成することができる。この凸部20、2
1はパッド電極17の配列位置、形状に応じて適宜その
形状、寸法を変更できる。また、バンプ電極14の下端
面は図1実施例と同様に粗面にすることもできる。
【0007】
【発明の効果】以上のように、本発明によれば導電性粒
子を分散させた樹脂のバンプ電極とパッド電極の重合部
における分散密度を高めることができるから半導体ペレ
ットと配線基板の接着と同時に電気的な接続も確実にで
きる。
【図面の簡単な説明】
【図1】 本発明の実施例を示す半導体装置の側断面図
【図2】 図1半導体装置の製造方法を説明する側断面
【図3】 図1半導体装置のバンプ電極の変形例を示す
要部拡大平面図
【図4】 本発明の他の実施例を示す配線基板の要部平
面図
【図4】 図4の配線基板のA−A部での半導体装置の
側断面図
【図6】 従来の半導体装置を示す側断面図
【符号の説明】
11 半導体ペレット 12 半導体基板 14 バンプ電極 14a 粗面 15 配線基板 17 パッド電極 18 異方性導電樹脂 18a 樹脂 19 導電性粒子
【手続補正書】
【提出日】平成9年7月9日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】 本発明の実施例を示す半導体装置の側断面図
【図2】 図1半導体装置の製造方法を説明する側断面
【図3】 図1半導体装置のバンプ電極の変形例を示す
要部拡大平面図
【図4】 本発明の他の実施例を示す配線基板の要部平
面図
【図5】 図4の配線基板のA−A部での半導体装置の
側断面図
【図6】 従来の半導体装置を示す側断面図
【符号の説明】 11 半導体ペレット 12 半導体基板 14 バンプ電極 14a 粗面 15 配線基板 17 パッド電極 18 異方性導電樹脂 18a 樹脂 19 導電性粒子

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】一主面上に多数のバンプ電極を形成した半
    導体ペレットと前記バンプ電極に対応してパッド電極を
    形成した配線基板とを対向させ、この対向面間に導電性
    粒子を分散させた樹脂を供給し、バンプ電極とパッド電
    極間に導電性粒子を介在させて加圧接着したフリップチ
    ップ構造の半導体装置において、 前記バンプ電極とパッド電極間に位置する樹脂中の導電
    性粒子の分散密度を他の部分の分散密度より大きく設定
    したことを特徴とする半導体装置。
  2. 【請求項2】前記バンプ電極とパッド電極の少なくとも
    一方に前記導電性粒子の拘持部を形成したことを特徴と
    する請求項1に記載の半導体装置。
  3. 【請求項3】前記拘持部が粗面で、この拘持された導電
    粒子がバンプ電極及びパッド電極に食い込み各電極間を
    電気的に接続することを特徴とする請求項2に記載の半
    導体装置。
  4. 【請求項4】一直線上に沿って配列されたパッド電極の
    内側に導電性粒子を分散させた樹脂をパッド電極上にガ
    イドする凸部を形成したことを特徴とする請求項1に記
    載の半導体装置。
JP9132696A 1997-05-23 1997-05-23 半導体装置 Pending JPH10321758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9132696A JPH10321758A (ja) 1997-05-23 1997-05-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9132696A JPH10321758A (ja) 1997-05-23 1997-05-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH10321758A true JPH10321758A (ja) 1998-12-04

Family

ID=15087416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9132696A Pending JPH10321758A (ja) 1997-05-23 1997-05-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH10321758A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416343C (zh) * 2004-01-21 2008-09-03 友达光电股份有限公司 增加金属连线可靠度的结构
CN100458508C (zh) * 2006-06-12 2009-02-04 友达光电股份有限公司 信号传输组件及应用其的显示装置
JP2009295857A (ja) * 2008-06-06 2009-12-17 Optrex Corp Icチップと外部配線との接続構造およびicチップ
CN109799660A (zh) * 2019-03-20 2019-05-24 武汉华星光电技术有限公司 液晶显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416343C (zh) * 2004-01-21 2008-09-03 友达光电股份有限公司 增加金属连线可靠度的结构
CN100458508C (zh) * 2006-06-12 2009-02-04 友达光电股份有限公司 信号传输组件及应用其的显示装置
JP2009295857A (ja) * 2008-06-06 2009-12-17 Optrex Corp Icチップと外部配線との接続構造およびicチップ
CN109799660A (zh) * 2019-03-20 2019-05-24 武汉华星光电技术有限公司 液晶显示装置

Similar Documents

Publication Publication Date Title
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JPH10303252A (ja) 半導体装置
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JPH11289024A (ja) 半導体装置及びその製造方法
JPH01205544A (ja) 集積回路装置の組立テープ
JP2000332055A (ja) フリップチップ実装構造及び実装方法
US6380614B1 (en) Non-contact type IC card and process for manufacturing same
JPH01226160A (ja) 電子部品接続用の端子装置および端子の製造方法
JPH1116949A (ja) Acf接合構造
JP2000277649A (ja) 半導体装置及びその製造方法
JPH10321758A (ja) 半導体装置
JP2001015629A (ja) 半導体装置及びその製造方法
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
KR100516815B1 (ko) 반도체장치
CN113764292B (zh) 半导体装置及其制造方法
JP2004363319A (ja) 実装基板及び半導体装置
JP3395926B2 (ja) 電極装置
JP3239004B2 (ja) 半導体装置及びその製造方法
JP2001237365A (ja) 接続用端子の接合方法、半導体装置の製造方法および半導体装置
JPH10125730A (ja) 実装構造体およびその製造方法
JPH10144728A (ja) 表面実装部品及びこれを用いたプリント配線板
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1187898A (ja) チップ実装用配線板