KR20010077572A - 엘렉트로 루미네센스 셀 구동회로 - Google Patents

엘렉트로 루미네센스 셀 구동회로 Download PDF

Info

Publication number
KR20010077572A
KR20010077572A KR1020000005453A KR20000005453A KR20010077572A KR 20010077572 A KR20010077572 A KR 20010077572A KR 1020000005453 A KR1020000005453 A KR 1020000005453A KR 20000005453 A KR20000005453 A KR 20000005453A KR 20010077572 A KR20010077572 A KR 20010077572A
Authority
KR
South Korea
Prior art keywords
transistor
pixel signal
cell
amount
line
Prior art date
Application number
KR1020000005453A
Other languages
English (en)
Other versions
KR100566813B1 (ko
Inventor
배성준
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000005453A priority Critical patent/KR100566813B1/ko
Priority to US09/918,827 priority patent/US6570338B2/en
Publication of KR20010077572A publication Critical patent/KR20010077572A/ko
Priority to US10/835,579 priority patent/USRE43354E1/en
Application granted granted Critical
Publication of KR100566813B1 publication Critical patent/KR100566813B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels

Abstract

본 발명은 그레이 스케일 레벨들을 구분하기 위한 화소신호의 전류 차를 증가시키기에 적합한 EL 셀 구동회로에 관한 것이다.
EL 셀 구동회로는: 게이트 라인과 데이터 라인과의 교차부에 기저전압라인과 접속된 상태로 설치되어진 EL 셀; EL 셀에 공급되는 전류량을 조절하기 위한 제1 트랜지스터; 데이터 라인으로부터의 화소신호를 충전하여 그 충전되어진 화소신호를 제1 트랜지스터의 제어 전극에 인가하는 전압 충전 소자; 게이트 라인 상의 신호에 응답하여 상기 데이터 라인 상의 화소신호를 전압 충전 소자에 선택적으로 충전되게끔 하는 충전 제어 수단; 및 제1 트랜지스터에 전류 미러를 이루게끔 접속되어 데이터 라인으로부터의 화소신호에 응답하여 제1 트랜지스터를 흐르는 전류량을 결정하기 위하여 제1 트랜지스터에서의 전류량의 변화량 보다 크게 변하는 전압 충전 소자 상의 화소신호의 전류량에 응답하게끔 제1 트랜지스터의 채널 폭 보다 수배 내지 수십배 큰 채널 폭을 가지는 제2 트랜지스터를 구비하는 것을 특징으로 한다.

Description

엘렉트로 루미네센스 셀 구동회로{Circuit for Electro Luminescence Cell}
본 발명은 엘렉트로 루미네센스(Electro Luminescence; 이하 "EL"이라 함) 패널에 관한 것으로, 특히 EL 패널 상에 매트릭스 형태로 배열되어진 EL 셀들 각각을 구동하기 위한 EL 셀 구동회로에 관한 것이다.
통상의 EL 패널은 전기적 신호를 빛의 에너지로 변환함으로써 비디오(또는 영상) 신호에 상응하는 화상을 표시하게 된다. 이러한 EL 패널은 게이트 라인들 및 데이터 라인들의 교차부들 각각에 배열되어진 EL 셀들을 구비한다. EL 셀들 각각은 데이터 라인으로부터의 화소 신호에 응답하여 그 화소 신호의 크기에 상응하는 빛을 발생하게 된다. EL 셀 각각에 화소 신호를 안정되게 인가하기 위하여, EL 패널은 라인 단위로 순차적으로 스캔되게 되는 셀 구동회로들을 가지게 된다. 이들 EL 셀 구동회로들 각각은 게이트 라인 상의 제어신호에 응답하여 데이터 라인 상의 화소신호를 샘플링한 다음 프레임 기간 동안 홀딩하여 화소 신호가 EL 셀에 안정되게 인가되게 한다.
이와 같은 화소신호의 샘플링 및 홀딩 동작을 수행하는 통상의 EL 셀 구동회로는 도1에 도시된 바와 같이, 기저전압라인에 접속되어진 EL 셀(ELC), 제1 및 제2 노드(N1,N2) 사이에 접속되어진 제1 PMOS 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)(MP1)와, 게이트 라인(GL), 제2 노드(N2) 및 EL 셀(ELC) 사이에 접속되어진 제2 PMOS TFT(MP2)와, 제1 및 제2 노드(N1,N2) 사이에 접속되어진 캐패시터(C1)를 구비한다.
캐패시터(C1)는 데이터 라인(DL)으로부터 화소신호가 인가될 때, 화소신호의 전압을 충전하여 그 충전되어진 화소전압을 제1 PMOS TFT(MP1)의 게이트 전극들에 공통적으로 공급한다. 제1 PMOS TFT(MP1)는 캐패시터(C1)에 충전되어진 화소전압에 의해 턴-온됨으로써 공급전압라인(VDDL)으로부터 제1 노드(N1)를 경유하여 공급되는 공급전압(VDD)이 EL 셀(ELC)에 공급되게 한다. 이 때, 제1 PMOS TFT(MP1)는 화소신호의 전압레벨에 따라 자신의 채널 폭을 가변시켜 EL 셀(ELC)에 공급되는 전류 량이 조절되게 한다. 그러면, EL 셀(ELC)은 제1 PMOS TFT(MP1)로부터 인가되는 전류 량에 상응하는 량의 빛을 발생하게 된다. 제2 PMOS TFT(MP2)는 게이트라인(GL)으로부터 인가되는 도2에 도시된 바와 같은 게이트 신호(GLS)에 응답하여 제2 노드(N2)를 EL 셀(ELC)에 선택적으로 접속시킨다. 이를 상세히 하면, 제2 PMOS TFT(MP2)는 게이트 신호(GLS)가 로우논리로 인에이블되는 기간에 제2 노드(N2)를 EL 셀(ELC)에 접속시켜 화소신호가 캐피시터(C1)에 충전될 수 있게 한다. 다시 말하여, 제2 PMOS TFT(MP2)는 게이트 라인(GL) 상의 게이트 신호(GLS)가 인에이블 되는 기간에 캐패시터(C1)의 전류 통로를 형성시키게 된다. 캐패시터(C1)는 게이트가 인에이블되는 기간에 화소신호를 충전하여 제1 PMOS TFT(MP1)의 게이트 전극 상의 전압이 드레인 전극 상의 전압 보다 충전되어진 화소신호의 전압레벨 만큼 낮아지게 한다. 이에 따라, 제1 PMOS TFT(MP1)는 화소신호의 전압레벨에 따라 채널 폭을 조절하여 제1 노드(N1)로부터 EL 셀(ELC) 쪽으로 흐르는 전류 량을 결정하게 된다.
또한, 통상의 EL 셀 구동회로는 게이트 라인(GL) 상의 게이트 신호에 응답하는 제3 PMOS TFT(MP3)와, 게이트 바 라인(/GL)으로부터의 반전된 게이트 신호(/GLS)에 응답하는 제4 PMOS TFT(MP4)를 추가로 구비한다.
제3 PMOS TFT(MP3)는 로우논리의 게이트신호가 게이트 라인(GL)으로부터 공급되는 기간에 턴-온되어 제1 노드(N1)에 접속되어진 캐패시터(C1) 및 제1 PMOS TFT(MP1)의 소오스 전극이 데이터 라인(DL)에 접속되게 한다. 이를 상세히 하면, 제3 PMOS TFT(MP3)는 로우논리의 게이트 신호(GLS)(도2)에 응답하여 데이터 라인(DL) 상의 화소 신호를 제1 노드(N1) 쪽으로 전송하는 역할을 하게 된다. 결과적으로, 제3 PMOS TFT(MP3)는 게이트 라인(GL) 상의 게이트 신호가 로우논리를유지하는 기간 턴-온 되어 화소신호가 제1 및 제2 노드(N1,N2) 사이에 접속되어진 캐패시터(C1)에 충전되게 한다. 제4 PMOS TFT(MP4)는 게이트 바 라인(/GL)으로부터 로우논리의 반전된 게이트 신호(/GLS)(도2)가 자신의 게이트 전극 쪽으로 공급되는 기간에 턴-온되어 캐패시터(C1) 및 제1 PMOS TFT(MP1)의 소오스 전극이 접속되어진 제1 노드(N1)를 공급전압라인(VDDL)에 접속시킨다. 제4 PMOS TFT(MP4)가 턴-온 되어진 기간에 공급전압라인(VDDL) 상의 공급전압(VDD)은 제1 노드(N1) 및 제1 PMOS TFT(MP1)를 경유하여 EL 셀(ELC)에 공급됨으로써, EL 셀(ELC)이 화소신호의 전압레벨에 따른 량의 빛을 발생하게 한다.
이러한 통상의 EL 셀 구동회로에서는, 게이트 라인(GL) 상의 게이트 신호가 로우논리로 인에이블되는 기간에 제1 PMOS TFT(MP1)에 흐르는 화소신호의 전류 량에 의해 제1 PMOS TFT(MP1)를 경유하여 EL 셀(ELC)에 공급되는 전류 량이 결정되기 때문에 최대 휘도를 얻기에 필요한 최대 전류 량(즉, 화소신호의 전류 마진)이 적을 수밖에 없다. 이로 인하여, 영상신호의 그레이 스케일 레벨간의 전류 차가 수 ㎂ 정도로 매우 적게 된다. 그러나, EL 패널 상에 배열되어진 EL 셀들에 화소신호의 전류를 수㎂ 정도로 정밀하게 조절하기 위한 패널 구동 IC(Integrated Circuit) 칩은 현실적으로 제작되기 매우 곤란한 실정이다. 결과적으로, 통상의 EL 셀 구동회로는 EL 패널에 적용되기 곤란하였을 뿐만 아니라 EL 패널도 그레이 스케일의 화상을 표시하기 곤란하였다.
따라서, 본 발명의 목적은 그레이 스케일 레벨들을 구분하기 위한 화소신호의 전류 차를 증가시키기에 적합한 EL 셀 구동회로를 제공함에 있다.
본 발명의 다른 목적은 그레이 스케일의 화상을 표시하기에 적합한 EL 패널을 제공함에 있다.
도 1 은 종래의 엘렉트로 루미네센스 셀을 구동하는 회로도.
도 2 는 본 발명의 실시 예에 따른 엘렉트로 루미네센스 셀의 구동 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
C1 : 캐패시터 ELC : EL 셀
MP1 내지 MP4 : 제1 내지 제4 PMOS TFT
상기 목적을 달성하기 위하여 본 발명의 실시 예에 따른 EL 셀 구동회로는: 게이트 라인과 데이터 라인과의 교차부에 기저전압라인과 접속된 상태로 설치되어진 EL 셀; EL 셀에 공급되는 전류량을 조절하기 위한 제1 트랜지스터; 데이터 라인으로부터의 화소신호를 충전하여 그 충전되어진 화소신호를 제1 트랜지스터의 제어 전극에 인가하는 전압 충전 소자; 게이트 라인 상의 신호에 응답하여 상기 데이터 라인 상의 화소신호를 전압 충전 소자에 선택적으로 충전되게끔 하는 충전 제어 수단; 및 제1 트랜지스터에 전류 미러를 이루게끔 접속되어 데이터 라인으로부터의 화소신호에 응답하여 제1 트랜지스터를 흐르는 전류량을 결정하기 위하여 제1 트랜지스터에서의 전류량의 변화량 보다 크게 변하는 전압 충전 소자 상의 화소신호의 전류량에 응답하게끔 제1 트랜지스터의 채널 폭 보다 수배 내지 수십배 큰 채널 폭을 가지는 제2 트랜지스터를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 EL 패널은 게이트 라인들과 데이터 라인들과의 교차부들 각각에 기저전압라인과 접속되게끔 설치되어진 다수의 EL 셀들과 이들 EL 셀들을 구동하기 위하여 상기 게이트 라인 및 상기 데이터 라인에 다수의 셀 구동회로들을 구비한다. 셀 구동회로들 각각은: 게이트 라인과 데이터 라인과의 교차부에 기저전압라인과 접속된 상태로 설치되어진 EL 셀; EL 셀에 공급되는 전류량을 조절하기 위한 제1 트랜지스터; 데이터 라인으로부터의 화소신호를 충전하여 그 충전되어진 화소신호를 제1 트랜지스터의 제어 전극에 인가하는 전압 충전 소자; 게이트 라인 상의 신호에 응답하여 데이터 라인 상의 화소신호를 전압 충전 소자에 선택적으로 충전되게끔 하는 충전 제어 수단; 및 제1 트랜지스터에 전류 미러를 이루게끔 접속되어 데이터 라인으로부터의 화소신호에 응답하여 제1 트랜지스터을 흐르는 전류량을 결정하기 위하여 제1 트랜지스터에서의 전류량의 변화량 보다 크게 변하는 전압 충전 소자 상의 화소신호의 전류량에 응답하게끔 제1 트랜지스터의 채널 폭 보다 수배 내지 수십배 큰 채널 폭을 가지는 제2 트랜지스터를 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도3을 참조하여 상세히 설명하기로 한다.
도3은 본 발명의 실시 예에 따른 EL 셀 구동회로를 도시한다. 도3에 도시된 EL 셀 구동회로는 기저전압라인(GNDL)에 접속되어진 EL 셀(ELC), 제1 노드(N1) 및 공급전압라인(VDDL) 사이에 전류 미러를 형성하게 접속되어진 제1 및 제2 PMOS TFT(MP1,MP2)와, 이들 제1 및 제2 PMOS TFT(MP1,MP2)의 게이트 전극들이 공통적으로 접속되어진 제2 노드(N2)와 공급전압라인(VDDL) 사이에 접속되어진 캐패시터(C1)를 구비한다.
캐패시터(C1)는 데이터 라인(DL)으로부터 화소신호가 인가될 때, 화소신호의 전압과 공급전압라인(VDDL) 상의 공급전압(VDD)과의 차이에 상응하는 차전압을 충전하여 그 차전압을 제1 및 제2 PMOS TFT(MP1,MP2)의 게이트 전극들에 공통적으로 공급한다. 제1 PMOS TFT(MP1)는 캐패시터(C1)에 충전되어진 차전압에 의해 턴-온됨으로써 공급전압라인(VDDL) 상의 공급전압(VDD)이 EL 셀(ELC)에 공급되게 한다. 이 때, 제1 PMOS TFT(MP1)는 화소신호의 전압레벨에 따라 자신의 채널 폭을 가변시켜 공급전압라인(VDDL)으로부터 EL 셀(ELC)에 공급되는 전류량이 조절되게 한다. 그러면, EL 셀(ELC)은 공급전압라인(VDDL)으로부터 제1 PMOS TFT(MP1)를 경유하여 인가되는 전류량에 상응하는 량의 빛을 발생하게 된다. 한편, 제2 PMOS TFT(MP2)는 데이터 라인(DL)으로부터 화소신호가 인가될 때, 공급전압라인(VDDL)으로부터 자신을 경유하여 데이터 라인(DL) 쪽으로 흐르는 전류량을 조절하여 제1 PMOS TFT(MP1)를 통해 EL 셀(ELC) 쪽으로 흐르게 될 전류량을 결정하게 된다.
이렇게 제1 PMOS TFT(MP1)를 통해 흐르는 전류량을 결정하는 제2 PMOS TFT(MP2)는 제1 PMOS TFT(MP1)의 채널 폭 보다 수배 내지 수십배 정도 크게 형성된다. 이들 제1 및 제2 PMOS TFT(MP1,MP2)의 채널 폭의 비는 예를 들면, 1:3 내지 1:20 범위의 비율이 적용될 수 있다. 반대로 채널 폭 비율을 3:1 내지 10:1 범위로 적용할 경우에는 소비전력 측면에서 유리하다. 이렇게 제1 및 제2 PMOS TFT(MP1,MP2)의 채널 폭이 다르게 됨으로써 그레이 스케일 레벨들을 구분하기 위한 화소신호의 전류 량의 차이를 수십 ㎂ 정도로 커지게 한다. 이러한 화소신호에 의하여 제2 PMOS TFT(MP2)를 경유하여 흐르는 전류량이 수십 ㎂ 정도의 차이로 변하더라도 제2 PMOS TFT(MP2) 보다 수배 내지 수십배 좁은 채널 폭을 가지는 제1 PMOS TFT(MP1)를 통해 EL 셀(ELC)에 공급되는 전류량은 수 ㎂ 정도의 차이로 변하게 된다. 이에 따라, 데이터 라인(DL)을 구동하는 EL 패널 구동 IC 칩은 그레이 스케일의 비디오 신호 또는 영상신호에 대응하는 화소신호를 발생할 수 있게끔 제작될 수 있게 된다. 나아가, 이러한 데이터 라인 구동 IC 칩에 의해 EL 패널은 그레이 스케일의 화상을 표시할 수 있게 된다.
본 발명의 실시 예에 따른 EL 셀 구동회로는 게이트 라인(GL) 상의 게이트 신호에 공통적으로 응답하는 제3 및 제4 PMOS TFT(MP3,MP4)를 추가로 구비한다. 제3 PMOS TFT(MP3)는 로우논리의 게이트신호가 게이트 라인(GL)으로부터 공급되는 기간에 턴-온되어 제1 노드(N1)에 접속되어진 제3 PMOS TFT(MP2)의 드레인 전극이 데이터 라인(DL)에 접속되게 한다. 다시 말하여, 제3 PMOS TFT(MP3)는 로우논리의 게이트 신호에 응답하여 데이터 라인(DL) 상의 화소 신호를 제1 노드(N1) 쪽으로 전송하는 역할을 하게 된다. 제4 PMOS TFT(MP4)도 게이트 라인(GL)으로부터 로우논리의 게이트 신호가 자신의 게이트 전극 쪽으로 공급되는 기간에 턴-온되어 제1 및 제2 PMOS TFT(MP1,MP2)의 게이트 전극들과 캐패시터(C1)의 일측 단자가 접속되어진 제2 노드(N2)를 제1 노드(N1)를 경유하여 데이터 라인(DL)에 접속되게 한다. 다시 말하여, 제3 및 제4 PMOS TFT(MP3,MP4)는 게이트 라인(GL) 상의 게이트 신호가 로우논리를 유지하는 기간 턴-온 되어 화소신호가 제2 노드(N2) 및 공급전압라인(VDDL) 사이에 접속되어진 캐패시터(C1)에 충전되게 한다.
상술한 바와 같이, 본 발명에 따른 EL 셀 구동회로는 전류미러를 구성하는 두 개의 PMOS TFT들중 화소 신호에 응답하는 PMOS TFT의 채널 폭이 EL 셀에 공급되는 전류량을 조절하는 다른 PMOS TFT의 채널 폭 보다 수배 내지 수십배 ??게 함으로써 그레이 스케일 레벨을 구별하기 위한 화소신호의 전류량의 차이를 커지게 할 수 있다. 이에 따라, 본 발명에 따른 EL 셀 구동회로는 그레이 스케일의 화상을 구현하기 적합한 화소신호를 발생할 수 있는 데이터 라인 구동 IC 칩이 제작될 수 있게 함은 물론 이거니와 EL 패널이 그레이 스케일의 화상을 표시할 수 있게 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (3)

  1. 게이트 라인과 데이터 라인과의 교차부에 기저전압라인과 접속된 상태로 설치되어진 EL 셀;
    상기 EL 셀에 공급되는 전류량을 조절하기 위한 제1 트랜지스터;
    상기 데이터 라인으로부터의 화소신호를 충전하여 그 충전되어진 화소신호를 상기 제1 트랜지스터의 제어 전극에 인가하는 전압 충전 소자;
    상기 게이트 라인 상의 신호에 응답하여 상기 데이터 라인 상의 상기 화소신호를 상기 전압 충전 소자에 선택적으로 충전되게끔 하는 충전 제어 수단; 및
    상기 제1 트랜지스터에 전류 미러를 이루게끔 접속되어 상기 데이터 라인으로부터의 화소신호에 응답하여 상기 제1 트랜지스터를 흐르는 전류량을 결정하기 위하여 상기 제1 트랜지스터에서의 전류량의 변화량 보다 크게 변하는 상기 전압 충전 소자 상의 화소신호의 전류량에 응답하게끔 상기 제1 트랜지스터의 채널 폭 보다 수배 내지 수십배 큰 채널 폭을 가지는 제2 트랜지스터를 구비하는 것을 특징으로 하는 EL 셀 구동회로.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 트랜지스터의 채널 폭의 비율이 1:3 내지 1:20 범위의 비율인 것을 특징으로 하는 EL 셀 구동회로.
  3. 제 1항에 있어서,
    상기 EL 셀 구동회로를 구비하는 것을 특징으로 하는 EL 패널.
KR1020000005453A 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로 KR100566813B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000005453A KR100566813B1 (ko) 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로
US09/918,827 US6570338B2 (en) 2000-02-03 2001-08-01 Driving circuit for electro-luminescence cell
US10/835,579 USRE43354E1 (en) 2000-02-03 2004-04-30 Driving circuit electroluminescence cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000005453A KR100566813B1 (ko) 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로

Publications (2)

Publication Number Publication Date
KR20010077572A true KR20010077572A (ko) 2001-08-20
KR100566813B1 KR100566813B1 (ko) 2006-04-03

Family

ID=19644205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005453A KR100566813B1 (ko) 2000-02-03 2000-02-03 일렉트로 루미네센스 셀 구동회로

Country Status (2)

Country Link
US (2) US6570338B2 (ko)
KR (1) KR100566813B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475002B1 (ko) * 2001-11-09 2005-03-11 샤프 가부시키가이샤 표시장치 및 그의 구동방법
KR100511787B1 (ko) * 2002-07-22 2005-09-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시패널의 구동 장치 및 방법
KR100614479B1 (ko) * 2003-02-21 2006-08-22 세이코 엡슨 가부시키가이샤 전자 장치, 전기 광학 장치 및 전자 기기
US7106281B2 (en) 2001-08-25 2006-09-12 Lg.Philips Lcd Co., Ltd. Apparatus and method for driving electro-luminescence panel
KR100643563B1 (ko) * 2002-03-26 2006-11-10 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100975797B1 (ko) * 2001-09-21 2010-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
US7903051B2 (en) 2003-11-25 2011-03-08 Lg Display Co., Ltd. Electro-luminescence display device and driving method thereof

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030847B2 (en) * 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US7061451B2 (en) * 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
KR100433216B1 (ko) * 2001-11-06 2004-05-27 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동장치 및 방법
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
KR100511788B1 (ko) * 2002-08-28 2005-09-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시패널의 데이터 구동장치
JP2004109991A (ja) * 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP4311340B2 (ja) * 2004-11-10 2009-08-12 ソニー株式会社 定電流駆動装置
KR100907391B1 (ko) * 2008-03-31 2009-07-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI613639B (zh) * 2016-09-06 2018-02-01 友達光電股份有限公司 可切換式畫素電路及其驅動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616153B2 (ja) * 1990-06-20 1997-06-04 富士ゼロックス株式会社 Ｅｌ発光装置
US5235253A (en) * 1990-11-27 1993-08-10 Fuji Xerox Co., Ltd. Thin-film electroluminescent device drive circuit
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
JP3144166B2 (ja) 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
US5559402A (en) * 1994-08-24 1996-09-24 Hewlett-Packard Company Power circuit with energy recovery for driving an electroluminescent device
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH08241057A (ja) * 1995-03-03 1996-09-17 Tdk Corp 画像表示装置
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH11272235A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812739D0 (en) * 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
KR100675622B1 (ko) * 1999-08-16 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광표시장치
KR100679097B1 (ko) * 2000-02-03 2007-02-05 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 셀 구동회로와 이를 이용한 엘렉트로 루미네센스 패널
US6528950B2 (en) * 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106281B2 (en) 2001-08-25 2006-09-12 Lg.Philips Lcd Co., Ltd. Apparatus and method for driving electro-luminescence panel
KR100975797B1 (ko) * 2001-09-21 2010-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
US7915830B2 (en) 2001-09-21 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8378578B2 (en) 2001-09-21 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8604704B2 (en) 2001-09-21 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100475002B1 (ko) * 2001-11-09 2005-03-11 샤프 가부시키가이샤 표시장치 및 그의 구동방법
KR100643563B1 (ko) * 2002-03-26 2006-11-10 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100511787B1 (ko) * 2002-07-22 2005-09-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시패널의 구동 장치 및 방법
KR100614479B1 (ko) * 2003-02-21 2006-08-22 세이코 엡슨 가부시키가이샤 전자 장치, 전기 광학 장치 및 전자 기기
US7903051B2 (en) 2003-11-25 2011-03-08 Lg Display Co., Ltd. Electro-luminescence display device and driving method thereof

Also Published As

Publication number Publication date
US6570338B2 (en) 2003-05-27
US20020014852A1 (en) 2002-02-07
USRE43354E1 (en) 2012-05-08
KR100566813B1 (ko) 2006-04-03

Similar Documents

Publication Publication Date Title
KR100566813B1 (ko) 일렉트로 루미네센스 셀 구동회로
KR100710279B1 (ko) 엘렉트로 루미네센스 패널
US6911964B2 (en) Frame buffer pixel circuit for liquid crystal display
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
JP4081852B2 (ja) 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置
JP5037795B2 (ja) 表示装置
TW200300922A (en) Pixel circuit for light emitting element
KR100667664B1 (ko) 화소 회로의 구동 방법, 화소 회로 및 전자 기기
KR101331211B1 (ko) 액정 표시 장치
KR20080101556A (ko) 방전회로를 포함하는 액정표시장치 및 이의 구동방법
EP3522144A1 (en) Pixel driver circuit, drive method therefor, and display device
KR100608743B1 (ko) 액정 디스플레이의 구동 장치
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
JP2006017967A (ja) アクティブマトリクス型表示装置
JP2003330412A (ja) アクティブマトリックス型ディスプレイ及びスイッチ回路
KR100670333B1 (ko) 유기 전계발광 표시장치
KR100679097B1 (ko) 엘렉트로 루미네센스 셀 구동회로와 이를 이용한 엘렉트로 루미네센스 패널
CN100479018C (zh) 显示设备的驱动电路和驱动方法
CN101471030B (zh) 显示装置
KR101201112B1 (ko) 액정표시장치
KR100675318B1 (ko) 일렉트로 루미네센스 패널의 구동회로
JP2006053347A (ja) 表示装置
KR100623841B1 (ko) 일렉트로 루미네센스 패널 및 그 구동방법
JP2004054239A (ja) 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器
KR100643040B1 (ko) 유기전계발광소자 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13