JP2006053347A

JP2006053347A - 表示装置

Info

Publication number: JP2006053347A
Application number: JP2004234901A
Authority: JP
Inventors: Kazuyoshi Kawabe; 和佳川辺
Original assignee: Eastman Kodak Co
Current assignee: Eastman Kodak Co
Priority date: 2004-08-11
Filing date: 2004-08-11
Publication date: 2006-02-23
Also published as: WO2006020468A1; EP1776690A1

Abstract

【課題】有機ＥＬ表示装置の画素内に電流を十分な書き込みを行う。
【解決手段】画素内に電流データを供給するためのデータライン１０７に、画素回路の他に、前記電流データの一部を流す補助回路１１０を接続する。これによって、データライン１０７に十分な大きな電流を流しても、画素内に所望の微小階調電流を書き込むことができる。
【選択図】図３

Description

本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを１つの画素回路として、この画素回路をマトリクス状に配置したアクティブマトリクス型の表示装置に関する。

近年、情報化が進展し、携帯情報端末にも、かつてのパーソナルコンピューターに匹敵する処理能力を要求されるようになってきた。これに伴い、映像表示装置にも高精細化、高品質化が要求され、薄型、軽量、高視野角、低消費電力なものが望まれている。

この要求に応えるべく、ガラス基板上にマトリクス状に薄膜能動素子（薄膜トランジスタ、Ｔhin Film ＴrＡnsisＴor、または単にＴFＴ）を形成し、その上にＴＦＴによって駆動が制御される電気光学素子を形成した表示装置（ディスプレイ）の開発がさかんに行われている。

薄膜能動素子を形成する基板はアモルファスシリコンやポリシリコンなどの半導体膜を成膜後、パターニングし、メタルで配線接続した形態が主流である。薄膜能動素子の電気的特性の違いから、アモルファスシリコンを利用する場合は別に駆動用のＩＣ（InＴegrＡＴed ＣirＣuiＴ）を必要とし、ポリシリコンを利用する場合は駆動用の回路を基板上に形成できるという特徴がある。

現在、広く用いられている液晶ディスプレイ（Liquid ＣrysＴＡl DisplＡy、または単にLＣD）では、大型なものに関しては、前者のアモルファスシリコンタイプが普及しているが、中・小型では後者の高精細化に向くポリシリコンタイプが主流になりつつある。

自己発光型で、薄型、軽量、高視野角といった特長を有するエレクトロルミネッセンス型（有機ＥＬ）ディスプレイは、ポリシリコンタイプのみ量産されている。

一般に、有機ＥＬ素子は、ＴＦＴと組み合わせることによって、その電圧電流制御作用を利用し、電流が制御される。ここでいう電流電圧制御作用とは、ＴＦＴのゲート端子に電圧を印加して、ソース・ドレイン間の電流を制御する作用のことをいう。有機ＥＬ素子に駆動電流を供給するＴＦＴのゲート端子の電圧を輝度データ（階調データ）に応じたものにセットすることで、輝度データに応じた駆動電流を有機ＥＬ素子供給して、発光強度を調整することができ、所望の階調を表示することが可能となる。

しかし、このような構成を採用しているため、有機ＥＬ素子の発光強度はＴＦＴの特性に非常に敏感に影響を受ける。特に、ポリシリコンＴＦＴ、中でも低温ポリシリコンと呼ばれる低温プロセスで形成されるポリシリコンＴＦＴは、隣接画素間においても比較的大きな電気的特性の違いが生じることが確認されており、有機ＥＬディスプレイの表示品質、特に画面内の表示均一性を劣化させる大きな要因の一つとなっている。

これを改善する従来技術が、特許文献１に開示されている。この従来技術は、図１２に示すように、有機ＥＬ素子２９０を電流駆動するＴＦＴ２６０が、データライン２２０に流す階調電流を流すように制御する手段を開示している。

すなわち、データライン２２０には、電流源２３０によって階調電流が供給される。選択（セレクト）ライン２１０には、ＰチャネルＴＦＴ２５０のゲートが接続され、このＴＦＴ２５０のソースはデータライン２２０に接続され、ドレインはＰチャネルの駆動ＴＦＴ２６０のソースに接続されている。また、駆動ＴＦＴ２６０のソースゲート間は保持容量２８０で接続されている。駆動ＴＦＴ２６０のドレインは有機ＥＬ素子２９０のアノードに接続され、有機ＥＬ素子２９０のカソードはグランドに接続されている。

駆動ＴＦＴ２６０のソースには、ゲートがセレクトライン２１０、ドレインが電源に接続されたＮチャネル型ＴＦＴ２７０のソースが接続され、駆動トランジスタＴＦＴ２６０のゲートには、ＰチャネルＴＦＴ２４０のソースが接続されている。このＴＦＴ２４０のドレインは、駆動ＴＦＴ２６０のドレインに接続され、ゲートはセレクトライン２１０に接続されている。

この図１２に示す従来技術の回路においては、セレクトライン２１０が”Ｈｉｇｈ”の時に、ＴＦＴ２７０がオンして、保持容量２８０の一端を電源電圧とし、その後セレクトライン２１０が”Ｌｏｗ”になることで、ＴＦＴ２７０がオフし、ＴＦＴ２５０、２４０がオンする。これによって、駆動ＴＦＴ２６０はドレインゲート間が短絡され、データライン２２０に流れる階調電流が駆動ＴＦＴ２６０に流れ、保持容量２８０に、駆動ＴＦＴ２６０がデータライン２２０に流れた階調電流を流す電圧がセットされる。すなわち、階調電流に応じた電圧が保持容量２８０に書き込まれる。従って、駆動ＴＦＴ２６０は、次にアクセスされるまで、有機ＥＬ素子２９０に、前記階調電流を流し続けるため、所望の階調を得ることができる。このように、階調電流を流しているときのゲート電圧がセットされるため、駆動ＴＦＴ２６０のしきい値などの特性が変化しても、有機ＥＬ素子２９０に供給する駆動電流は階調電流と同様のものにできる。

特表２００２−５１４３２０

この従来例において、データライン２２０に着目すると、データライン２２０にはセレクトライン２１０や、その他の電極との配線間交差容量が存在する。この交差容量はディスプレイのサイズや解像度に依存するが、少なくとも数ｐFから数十ｐFの値を有すると考えるのが一般的である。

交差容量Ｃのデータラインの電位を、データ電流ｉでΔＶ変化させる時間ΔＴはΔＴ＝Ｃ＊ΔＶ／ｉで表せる。交差容量Ｃ＝１０ｐF、データ電流ｉ＝０．１μＡとし、ΔＶ＝３Ｖとすると、ΔＴ＝３００μｓとなり、ＱＶＧＡ（３２０×２４０）の解像度の１水平期間が約６０μｓであることを考慮すると、０．１μＡ程度の微小電流では、書き込みが間に合わないため、書き込み不足による表示むらが発生する。

さらに、高解像度なパネルの場合、つまり水平期間が６０μｓよりも短い期間しか確保できないパネルではその影響が顕著である。

本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ電流を供給するデータラインと、前記データラインへの前記データ電流の供給を制御するデータドライバと、前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給する選択ラインと、前記選択ラインに選択信号を供給するゲートドライバと、前記データラインに接続される補助回路と、を有し、前記補助回路は前記データラインに供給された前記データドライバからのデータ電流の一部を流すことが可能であることを特徴とする。

また、前記補助回路は、電流供給力が画素回路と比較して大きいことが好適である。

また、前記補助回路は、１つのデータラインに対し異なる電流供給力を有する複数の補助回路から構成されることが好適である。

また、前記補助回路は、スイッチを介しデータラインに接続され、１水平期間に少なくとも１回、前記データラインに接続されることが好適である。

また、前記データドライバは同じデータ電圧に対し、複数のデータ電流を前記データラインに供給することが可能であり、１水平期間中に前記複数のデータ電流を切り替えることが好適である。

また、前記複数のデータ電流は、前記データラインに、１水平期間の前半に画素に書き込むデータ電流より大きい電流として供給されることが好適である。

また、前記ゲートドライバは複数の選択ラインを同時に選択することが好適である。

また、本発明は、電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ電流を供給するデータラインと、前記データラインへの前記データ電流の供給を制御するデータドライバと、前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給する選択ラインと、前記選択ラインに選択信号を供給するゲートドライバと、を有し、前記ゲートドライバは複数の選択ラインを同時に選択することで、前記データラインに供給された前記データドライバからのデータ電流の複数の画素回路に同時に流すことを特徴とする。

補助回路または複数ラインを選択して電流データを書き込むことで、データラインに供給された電流データは、書き込み選択画素以外にも流すことができる。従って、データラインに大きな電流を流しても、選択画素には微小な電流を書き込むように制御することができる。これにより、配線容量を高速に駆動でき、水平期間内に微小電流を画素内に書き込むことが可能となる。

また、補助回路のトランジスタサイズを変える、あるいは選択ライン数を変えることで選択画素に流す電流の割合を可変することができる。このため、大型、高解像度なパネルにも容易に対応可能となる。

以下、図面を用いて本発明の実施の形態を詳細に説明する。

（１）第１実施形態
＜全体構成＞
図１には、本実施形態における有機ＥＬディスプレイの全体構成図が示されている。有機ＥＬディスプレイ１は、画素に有機ＥＬ素子とＴＦＴを配置したアクティブマトリクス型表示アレイ１０１、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４、データ制御バス１１２を介してデータドライバ１０２にビデオ信号と制御信号を供給するとともに、ゲート制御バス１１３を介してゲートドライバ１０３に制御信号を供給する制御回路１０６、データドライバ１０２からの階調データ電流もしくはプリチャージ回路１０４からのプリチャージ電圧を画素に供給するデータライン１０７、ゲートドライバ１０３からの第１の選択電位を供給する第１選択ライン１０８、ゲートドライバ１０３からの第２の選択電位を供給する第２選択ライン１０９、データライン１０７に流れるデータドライバ１０２からの階調電流の一部を流すための補助回路１１０、及びＲＧＢの映像データ及びクロック等が入力される入力バス１１１を有して構成される。

制御回路１０６の制御によって、ゲートドライバ１０３は、第１および第２選択ライン１０８，１０９の駆動を制御するとともに、データドライバ１０２からデータライン１０７への階調電流の供給を制御する。また、プリチャージ回路１０４によるデータライン１０７へのプリチャージ電圧の供給および補助回路１１０のデータライン１０７への接続も制御回路１０６が制御する。

また、表示アレイ１０１、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４、補助回路１１０で表示デバイス１０５が構成され、低温ポリシリコンプロセスを適用すれば、これらの回路はガラス基板上に形成できる。

＜画素回路構成＞
次に、図２を用いて、アクティブマトリクス型表示アレイ１０１内にマトリクス状に配置されている、本実施形態で用いる画素回路の構成について説明する。

画素回路は、有機ＥＬ素子２０１、有機ＥＬ素子２０１を電流駆動する駆動ＴＦＴ２０２、駆動ＴＦＴ２０２のゲート端子とドレイン端子を接続するダイオードスイッチＴＦＴ２０３、有機ＥＬ素子２０１を点灯するか否か（電流を流すか流さないか）を制御する点灯制御ＴＦＴ２０４、データライン１０７からの階調電流を画素内へ供給制御するゲートＴＦＴ２０５、保持容量２０６、有機ＥＬ素子２０１に電流を供給する電流供給ライン２１１、保持容量２０６の一方の端子電位を所定値に固定する固定電位ライン２１２を有して構成される。固定電位ライン２１２は電流供給ライン２１１と接続してもよい。

駆動ＴＦＴ２０２のソース端子は電流供給ライン２１１に、ドレイン端子は点灯制御ＴＦＴ２０４のソース端子とダイオードスイッチＴＦＴ２０３のソース端子に、ゲート端子は保持容量２０６の固定電位ライン２１２に接続されていない片方の端子とゲートＴＦＴ２０５のドレイン端子、ダイオードスイッチＴＦＴ２０３のドレイン端子に接続される。

点灯制御ＴＦＴ２０４のゲート端子は第１選択ライン１０８に接続され、ドレイン端子は有機ＥＬ素子２０１のアノードに接続される。

ゲートＴＦＴ２０５のゲート端子は第１選択ライン１０８に、ソース端子はデータライン１０７に接続される。

ダイオードスイッチＴＦＴ２０３のゲート端子は第２選択ライン１０９に接続される。

電流供給ライン２１１、固定電位ライン２１２、有機ＥＬ素子のカソード電極はすべての画素で共有されている。

なお、駆動ＴＦＴ２０２、ダイオードスイッチＴＦＴ２０３、点灯制御ＴＦＴ２０４はＰチャネルＴＦＴであり、ゲートＴＦＴ２０５はＮチャネル型ＴＦＴである。

データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４、補助回路１１０を用いて図２の画素回路を制御する方法に関しては後述するが、以下に図２の画素を用いて有機ＥＬ素子を駆動する方法を説明する。

＜画素回路駆動方法＞
Ａ．プリチャージ
まず、第２選択ライン１０９を非アクティブ、第１選択ライン１０８をアクティブとすると、ダイオードスイッチＴＦＴ２０３がオフ、ゲートＴＦＴ２０５がオン、点灯制御ＴＦＴ２０４がオフする。その間、データライン１０７にプリチャージ電位を供給すると、保持容量２０６にプリチャージ電位が書き込まれ、初期状態になる。このプリチャージ電位は有機ＥＬ素子２０１が消灯するレベル、つまり電流が流れないレベルとする。図２の画素回路は階調電流を書き込む直前は、常にこの初期状態となるように制御する。つまり、駆動ＴＦＴ２０２のゲート電位とデータライン１０７の電位はプリチャージ電位となるようにする。

Ｂ．電流データ書き込み
次に、第２選択ライン１０９をアクティブとすると、ダイオードスイッチＴＦＴ２０３がオンし、駆動ＴＦＴ２０２のゲート端子とドレイン端子が接続され、ＭＯＳダイオードとなる。この状態で、データライン１０７に階調電流を流すと、その電流は、電流供給ライン２１１から駆動ＴＦＴ２０２のソース端子からドレイン端子を通り、ダイオードスイッチＴＦＴ２０３のソース端子からドレイン端子を経由し、ゲートＴＦＴ２０５を通ってデータライン１０７に流れる。

これにより、駆動ＴＦＴ２０２のゲート端子には、データライン１０７に流した階調電流を駆動ＴＦＴ２０２が流すゲート電位が生成される。この電位が安定した後、第２選択ライン１０９を非アクティブとすると、ダイオードスイッチＴＦＴ２０３がオフし、階調電流の経路が断たれ、次いで第１選択ライン１０８を非アクティブとすると、ゲートＴＦＴ２０５がオフし保持容量２０６に前記ゲート電位が保持され、次にアクセスされるまで、前記ゲート電位により決定される電流、すなわちデータライン１０７に供給した階調電流を駆動ＴＦＴ２０２が有機ＥＬ素子２０１へ流し続ける。

図２の画素回路のように、ゲートＴＦＴ２０５をＮ型、ダイオードスイッチＴＦＴ２０３をＰ型とすると、ゲートＴＦＴ２０５が“Ｈｉｇｈ”でアクティブ、ダイオードスイッチＴＦＴ２０３が“Ｌｏｗ”でアクティブとなる。したがって、この構成では、両ＴＦＴは、互いに逆の極性で制御されるため、保持容量２０６に保持された電位は選択ライン１０８、１０９の選択電位による変動を受けにくくなる。

すなわち、階調電流の書き込み時には、第１選択ライン１０８は“Ｈｉｇｈ”、第２選択ライン１０９は“Ｌｏｗ”となるため、保持容量に与える影響が互いにキャンセルされ、選択解除時にも、第１選択ライン１０８は“Ｌｏｗ”、第２選択ライン１０９は“Ｈｉｇｈ”となるため、同様にキャンセルされる。

このように、画素回路を、複数の選択ラインを互いに逆極性で制御する構成にすると、保持容量２０６に保持される電位の変動を抑制することができる。

次に、図２の画素回路がマトリクス状に配置された表示アレイ１０１を前述のように駆動するために用いるデータドライバ１０２、プリチャージ回路１０４、補助回路１１０について、図３を用いてその内部構成を説明する。

＜データドライバ＞
データドライバ１０２は、シフトレジスタ３０１、パルスイネーブル回路３０２、ビデオスイッチ３０３、電圧電流変換回路３０４、データスイッチ３０５、ＲＧＢのビデオ信号ライン３１１、ドライバセレクトライン３１２（ＥＡ、ＥＢ）、出力イネーブルライン３１３（ＯＡ、ＯＢ）を有して構成される。

シフトレジスタ３０１は、入力パルスをクロックに同期して順次シフトレジスタ１からｎまでシフトする。出力端子Ｈｉ（ｉ＝１〜ｎ）には入力パルスをシフトしたパルスが出力され、それぞれのパルスイネーブル回路３０２に入力される。

パルスイネーブル回路３０２は、ドライバセレクトラインＥＡ、ＥＢによってシフトレジスタ出力をイネーブルする。

ビデオスイッチ３０３、電圧電流変換回路３０４、およびデータスイッチ３０５は、ＲＧＢそれぞれ系統Ａ及び系統Ｂの２系統用意されている。まず、ドライバセレクト信号ラインＥＡ、ＥＢにより、パルスイネーブル回路３０２を介してイネーブルされたシフトレジスタのシフトパルスによって、系統Ａ、系統Ｂいずれかのビデオスイッチ３０３がオンし、ビデオ信号ライン３１１がＡ、Ｂいずれかの電圧電流変換回路３０４に接続される。

例えば、シフトレジスタ１の出力Ｈ１が“Ｈｉｇｈ”、ＥＡを“Ｈｉｇｈ”、ＥＢを“Ｌｏｗ”とすると、シフトレジスタ１のパルスイネーブル回路３０２はシフトレジスタのシフトパルスを系統Ａのビデオスイッチ３０３へ伝播し、その系統Ａのビデオスイッチは、系統Ａの電圧電流変換回路ＲＡ１、ＧＡ１、ＢＡ１の入力を、ビデオ信号ラインＲ、Ｇ、Ｂと接続し、ビデオデータをそれぞれの電圧電流変換回路内へ取り込む。

シフトパルスが最後のシフトレジスタｎまで行き渡り、水平ラインのデータが系統Ａ及び系統Ｂいずれかの電圧電流変換回路３０４にサンプルされると、サンプルした系統のＯＡもしくはＯＢの出力イネーブルラインをアクティブにし、データライン１０７とアクティブにされた系統の電圧電流変換回路３０４の出力を接続し、データライン１０７を駆動する。

ＥＡを“Ｈｉｇｈ”とした上記の例に従えば、シフトレジスタｎまでシフトパルスが行き渡ったのち、ＯＡをアクティブとすることで、データライン１０７を系統Ａの電圧電流変換回路３０４で駆動することになる。

系統Ａの電圧電流変換回路３０４がデータライン１０７を駆動する間、系統ＡのセレクトラインＥＡを非アクティブ、系統Ｂのセレクト信号ＥＢをアクティブとし、シフトレジスタパルスを系統Ｂに伝播することでビデオ信号ライン３１１上のデータを今度は系統Ｂの電圧電流変換回路３０４へ取り込み、データライン１０７へ階調電流を供給するというように、交互に系統を切り替えることで、滞りなく各ラインデータに対応した階調電流データをデータライン１０７に供給することができる。

このような形態のデータドライバ１０２において、ビデオ信号ライン３１１に着目すると、その接続先はビデオスイッチ３０３を介して電圧電流変換回路３０４である。したがって、ビデオ信号ライン３１１の配線負荷は、ビデオスイッチ３０３によって接続された電圧電流変換回路３０４の入力インピーダンスに等しく、非常に小さい。これはビデオ信号ライン３１１上の信号をより高速に電圧電流変換回路３０４に転送できることを意味し、より高解像度なパネルを駆動するのに適している。

＜電圧電流変換回路＞
電圧電流変換回路３０４は、図２のように駆動ＴＦＴ２０２をＰチャネル型ＴＦＴで構成した場合、例えば図５に示すＮチャネル型ＴＦＴで構成するのが望ましい。

最も簡単な回路は、図５（Ａ）に示す例である。５０１はＮチャネル型の電圧電流変換ＴＦＴ、５０２は保持容量である。

電圧電流変換ＴＦＴ５０１は、シフトレジスタ３０１のシフトパルスと、ドライバセレクトラインＥＡ、ＥＢにより制御される。ビデオスイッチ３０３により、ビデオ信号ライン（データバス）３１１上のビデオデータ（階調電圧）をサンプルし、サンプルした電圧レベルが保持容量５０２に保持される。そして、この保持容量５０２に保持された電圧が電圧電流変換ＴＦＴ５０１のゲート電圧としてセットされるため、サンプルした電圧レベル（階調電圧）に応じて電流値を決定する。

上述したように、ドライバセレクトラインＥＡ、ＥＢによって、電圧電流変換回路３０４における系統Ａまたは系統Ｂのいずれかが選択され、一ライン分の階調電圧が該当ラインのＡ系統またはＢ系統の電圧電流変換回路３０４に順次サンプルされる。一ライン分のサンプルをし終えると、出力イネーブルラインＯＡ、ＯＢにより制御されるデータスイッチ３０５により、系統Ｂまたは系統Ａの階調電圧のサンプルが行われない方の電圧電流変換回路３０４がデータライン１０７に接続される。従って、電圧電流変換ＴＦＴ５０１が、保持容量５０２にサンプルされている階調電圧に対応する階調電流でデータライン１０７が駆動される。

電圧電流変換ＴＦＴ５０１は、例えば低温ポリシリコンＴＦＴプロセスで形成されると、均一な電圧電流変換特性を得ることが困難であるため、図５（ｂ）に示すように、リセットＴＦＴ５０３、５０４及びリセット容量５０５を追加し、電圧電流変換ＴＦＴ５０１のＶＴｈ補正を行うことでより電圧電流変換特性の均一性を向上できる。

リセットＴＦＴ５０３は、ゲートが制御ラインに接続され、ソース・ドレインが電圧電流変換ＴＦＴ５０１のゲートドレイン間に接続されている。また、リセットＴＦＴ５０４は、ゲートが制御ラインに接続され、ソース・ドレインが保持容量５０２の両端に接続されている。また保持容量５０２は、リセット容量５０５を介し電圧電流変換ＴＦＴ５０１のゲートに接続されている。

＜閾値電圧ＶＴｈ補正＞
リセットＴＦＴ５０３、５０４及びリセット容量５０５を用いて電圧電流変換ＴＦＴ５０１のＶＴｈを補正する手順について説明する。

まず、シフトレジスタに入力パルスを入力する前、すなわちビデオスイッチ３０３をオフとし、データスイッチ３０５をオフして、制御ラインを”Ｈｉｇｈ”としてリセットＴＦＴ５０３、５０４をオンすると、ＴＦＴ５０１に流れていた電流はやがてゼロに近づく。すなわち、リセット容量５０５に電圧電流変換ＴＦＴ５０１のＶＴｈが書き込まれる。

次いで、リセットＴＦＴ５０３、５０４をオフし、シフトレジスタに入力パルスを入力し、順次ビデオ信号ライン（データバス）３１１上の階調電圧データを保持容量５０２に取り込むことで電圧電流変換ＴＦＴ５０１のゲート電位Ｖｇｓは、階調電圧をＶｄとすると、Ｖｇｓ＝ＶＴｈ＋Ｖｄに設定される。

このように、図５（ｂ）の回路によれば、電圧電流変換ＴＦＴ５０１のゲート電圧（ゲートソース間電圧）をＶｇｓ＝ＶＴｈ＋Ｖｄに設定することができ、電圧電流変換のばらつきを低減できる。なお、電圧電流変換ＴＦＴ５０１は変換特性の均一性を向上させるため、リセットＴＦＴ５０３、５０４などと比較してより大きく設計することが望ましい。

このデータドライバ１０２は以上の説明で述べた機能、もしくはそれに準ずる機能を有するデータドライバＩＣを代わりに用いることもできる。

＜プリチャージ回路＞
再び図３において、プリチャージ回路１０４は、プリチャージスイッチ３０６、プリチャージイネーブルライン３１４（ＰＲＥ）、プリチャージ電位供給ライン３１５を有して構成され、プリチャージイネーブルラインＰＲＥをアクティブにすることで、プリチャージスイッチ３０６がオンされ、プリチャージ電位供給ライン３１５のプリチャージ電圧ＶＰＲＥがデータライン１０７に供給され、データライン１０７がプリチャージ電位ＶＰＲＥでプリチャージされる。

＜補助回路＞
補助回路１１０は、各データライン１０７に接続、非接続を制御される個々の補助回路３０７、およびスイッチをオンオフして補助回路３０７をデータライン１０７に接続してアクティブとするか否かを制御する補助回路イネーブルライン３１６を有して構成される。

個々の補助回路３０７は、図８に示されるように、図２の画素回路において、有機ＥＬ素子２０１、点灯制御ＴＦＴ２０４を略し、ダイオードスイッチＴＦＴ２０３のゲート端子をダイオードスイッチＴＦＴ２０３がオンするレベルに固定し、第１の補助回路選択ライン３１６によりイネーブルされる図８（Ａ）に示される回路、もしくはダイオードスイッチＴＦＴ２０３のゲート端子を第２の補助回路選択ライン３１７に接続した図８（ｂ）に示す回路で構成される。なお、補助回路３０７においては、画素回路へのデータ書き込み時にのみ電流を流せばよいため、保持容量２０６は省略してもよい。

図８（Ａ）の回路によれば、補助回路３０７がデータライン１０７に接続された場合には、ダイオードスイッチＴＦＴ２０３が常時オンであるため、駆動ＴＦＴ２０２はダイオード接続されている。そこで、補助回路イネーブルライン３１６を“Ｈｉｇｈ”にすることで、ゲートＴＦＴ２０５をオンし、電源ライン２１１からの電流がデータライン１０７に流れる。従って、補助回路イネーブルライン３１６を制御することで、補助回路３０７をデータライン１０７に接続するか否かを制御することができる。

ここで、補助回路内の駆動ＴＦＴ２０２は、画素回路と比較し、同じゲート電圧に対して電流値が異なる（電流供給力が異なる）構成とする。これは、トランジスタサイズを変えることで容易に実現可能である。

例えば、補助回路の駆動ＴＦＴの電流供給力を、画素回路の駆動ＴＦＴの駆動力に対し、（ｘ−１）倍（ただしｘは１以上の実数）とすると、補助回路として図８（ｂ）を用いた場合、あるラインの画素に階調電流を流す際、第１、第２の選択ライン１０８、１０９をアクティブにすると同時に、第１、第２の補助回路イネーブルライン３１６、３１７を同時にアクティブとすると、データライン１０７によって画素内の駆動ＴＦＴのゲート端子と補助回路の駆動ＴＦＴのゲート端子が接続される。

この際、画素回路の駆動ＴＦＴ２０４にｉの電流が流れたとすると、補助回路内の駆動ＴＦＴ２０２には電流供給力に応じた電流、すなわち（ｘ−１）*ｉが流れるため、データライン１０７にはその合計ｘ*ｉの電流が流れることになる。

仮にｉ＝０．１μＡ、補助回路の駆動ＴＦＴ２０２の電流供給力を画素回路の９倍とすると、データライン１０７には１０*ｉ＝１μＡ流れることになる。データライン１０７の配線容量Ｃ＝１０ｐＦ、電圧変化ΔＶ＝３Ｖとすると、それに要する時間ΔＴ＝Ｃ*ΔＶ／ｉ＝３０μｓとなり、解像度ＱＶＧＡのパネルの一水平期間６０μｓ以内に書き込みを終えることができる値となり、かつその間に０．１μＡの微小電流を画素内に供給できる。従って、データドライバ１０２は、補助回路１１０を設けた場合に、設けない場合に比べ、１０倍のデータ電流を供給すればよい。なお、これはデータドライバ１０２における電圧電流変換ＴＦＴ５０１の能力の設定で容易に達成できる。

補助回路３０７の駆動ＴＦＴ２０２の電流供給力は、画素回路のそれに対し、倍率を任意に決定することができるため、解像度、データラインの配線容量に応じて最適な値を設定することができる。つまり、より大型で、高解像度なパネルにおいて、配線容量が大きい場合にはより倍率を高く設定することで、微小電流を水平期間内に画素内に書き込むことができる。これはアモルファスシリコン基板を用いた大型のパネルであっても例外なく電流書き込みを水平期間内に完了できることを意味する。

さらに、補助回路イネーブルライン３１６を制御することで、水平期間内において補助回路３０７を接続する期間を制御することも可能である。

また、図６に示すように、１つのデータライン１０７に対し補助回路３０７を複数設け、それぞれに対応する複数の補助回路イネーブルラインをアクティブ、非アクティブに制御し、電流供給力を切り替えても良い。

図６（Ａ）は、同等な電流供給力を有する補助回路３０７を複数備え、イネーブルラインＳＵＢＡ、Ｂ、Ｃで制御可能な構成例であり、（ｂ）は２のべき乗に電流供給力の異なる補助回路３０７を複数備え、イネーブルラインＳＵＢ０、１、２で制御可能としている構成例が示されている。

図６（Ａ）は、冗長構成で例えば回路不良を回避する目的で用いても良いし、特性のばらつきを複数の補助回路３０７を用いて均一化する目的で用いても良い。すなわち、１つの補助回路３０７が不良である場合に他の補助回路３０７を利用したり、列毎の特性や、画素毎の特性の相違に対応して、補助回路３０７を接続する個数を制御して均一化してもよい。このように、必要とする補助回路３０７を１以上選択することで、データライン１０７に流れるデータ電流を大きなものとして、画素回路へのデータ電流の書き込みを早期に完了することができる。

図６（ｂ）の構成は、例えば４つのべき乗構成の場合、２の４乗＝１６通りの電流供給力選択可能な補助回路を構成でき、ＳＵＢ０〜２を制御することで、補助回路３０７に流れる電流量を設定して、より細かい調整制御が可能である。

ところで、一般に配線容量の影響を受け易い画素は、データドライバから遠方のラインであるため、この補助回路３０７はデータドライバの遠端に設けることが望ましいであろう。

例えば、データドライバ１０２から遠方にあたるアクティブマトリクス型表示アレイ１０１内に形成しても良いし、その周辺の回路として形成しても良い。

＜ゲートドライバ＞
次に、図４を用いてゲートドライバ１０３の内部構成を説明する。ゲートドライバ１０３は、シフトレジスタ４０１、第１イネーブル回路４０２、第２イネーブル回路４０３、第１バッファ４０４、第２バッファ４０５、第１、第２イネーブル制御ライン４１１（Ｅ１、Ｅ２）を有して構成される。

各ラインの第１、第２イネーブル回路４０２、４０３の１入力は各シフトレジスタ出力Ｖｉ（ｉ＝０〜ｎ）に接続され、第１イネーブル回路４０２の他の１入力は第１イネーブル制御ラインＥ１へ、第２イネーブル回路４０３の他の１入力は第２イネーブル制御ラインＥ２へ接続され、シフトレジスタ出力ＶｉとＥ１、Ｅ２により、それぞれ第１選択ライン１０８、第２選択ライン１０９の状態を制御する。

Ｖｎが“Ｈｉｇｈ”で、Ｅ１が“Ｈｉｇｈ”、Ｅ２が“Ｈｉｇｈ”のとき、第ｎラインの第１選択ライン１０８は“Ｈｉｇｈ”、第２選択ライン１０９は“Ｌｏｗ”となり、画素内のゲートＴＦＴ１０５、ダイオードスイッチＴＦＴ２０３を互いに逆極性でオンする。

Ｖｎが“Ｌｏｗ”か、もしくはＥ１が“Ｌｏｗ”、Ｅ２が“Ｌｏｗ”で、第ｎラインの第１選択ライン１０８は“Ｌｏｗ”、第２選択ライン１０９は“Ｈｉｇｈ”となり、画素内のゲートＴＦＴ１０５、ダイオードスイッチＴＦＴ２０３を互いに逆極性でオフする。

Ｅ１、Ｅ２を常に”Ｈｉｇｈ”としておいても、シフトレジスタ出力Ｖｎのみで第１、第２選択ラインを互いに逆極性で同時にアクティブ、非アクティブにできる。

＜駆動方法＞
上記、データドライバ１０２、ゲートドライバ１０３、プリチャージ回路１０４、補助回路１１０を用いて、アクティブマトリクス型表示アレイ１０１内の各画素回路を駆動する駆動方法について図７のタイミングチャートを用いて説明する。

７０１はゲートドライバ１０３における第ｋ段のシフトレジスタ出力Ｖｋのパルス、７０２は第ｋ＋１段のシフトレジスタ出力パルス、７０３は第１イネーブルラインＥ１のパルス、７０４は第２イネーブルラインＥ２のパルス、７０５は補助回路イネーブルライン３１６のパルス、７０６は系統Ａの出力イネーブルラインＯＡのパルス、７０７は系統Ｂの出力イネーブルラインＯＢのパルス、７０８はプリチャージイネーブルラインＰＲＥのパルス、７０９はデータライン１０７のデータ信号である。

シフトレジスタによりシフトされた第ｋラインのパルス７０１が”Ｈｉｇｈ”の期間であるＴｋ−Ｔｋ＋１では、その前半でデータドライバの出力イネーブルラインＯＡ、ＯＢはともに非アクティブ、プリチャージイネーブルラインＰＲＥはアクティブとなり、データライン１０７にプリチャージ電位ＶＰＲＥが供給されている。この間に第１イネーブル制御ラインＥ１が”Ｈｉｇｈ”となるため、まず画素にプリチャージ電位ＶＰＲＥが書き込まれる。

次に、プリチャージイネーブルラインＰＲＥが非アクティブとなり、出力イネーブルラインＯＡがアクティブとなるため、データライン１０７には系統Ａの階調電流データが供給されている。この間、第２イネーブルラインと補助回路イネーブルラインがともに”Ｈｉｇｈ”であるため、系統Ａの階調電流データは補助回路と画素回路に流れ、補助回路の電流供給力に応じて画素回路に間接的な階調電流が流れる。

補助回路３０７の電流供給力が画素回路の９倍であれば、系統Ａが供給した電流が１μＡのときに、画素回路にはその１０分の１である０．１μＡの電流が流れる。

このようなタイミングで、すべてのラインを繰り返すことでデータライン１０７にはより大きな電流を流し、水平期間内で各ラインの画素に間接的に微小な電流データを書き込むことができる。なお、次の水平期間では、データライン１０７には、系統Ｂの階調電流データが供給される。

（２）第２実施形態
＜電圧電流変換回路＞
図９に、本第２実施形態の電圧電流変換回路が示されている。図９（Ａ）の電圧電流変換回路３０４は、図５（Ａ）の構成に加え、第２の電圧電流変換ＴＦＴ９０１、第２のデータスイッチ９０２、さらに図９（ｂ）では、図５（ｂ）の構成に、第２の電圧電流変換ＴＦＴ９０１、第２のデータスイッチ９０２を付加するとともに、第３のリセットＴＦＴ９０３を付加している。

第２電圧電流変換ＴＦＴ９０１のゲート端子は第１電圧電流変換ＴＦＴ５０１のゲート端子に接続され、ソース端子は電源ラインＶＳＳに、ドレイン端子は第２データスイッチの一端に接続されている。第２データスイッチ９０２の他の一端はデータライン１０７と接続され、第２出力イネーブルライン（図示せず）により第２データスイッチ９０２がオンオフ制御され、第２電圧電流変換ＴＦＴ９０１のドレイン端子がデータライン１０７に接続、非接続とされる。したがって、データライン１０７は第１データスイッチ３０５と第２データスイッチ９０２を制御することで、第１、第２の電圧電流変換ＴＦＴ５０１、９０１のいずれかで駆動される。

図９（ｂ）には、第２電圧電流変換ＴＦＴ９０１のゲート端子とドレイン端子を接続する第３リセットスイッチＴＦＴ９０３が配置されている。また、第３リセットスイッチＴＦＴ９０３のゲート端子は第１、第２リセットＴＦＴのゲート端子と接続されているため、第１、第２電圧電流変換ＴＦＴ５０１、９０１のＶＴｈ補正を同時に行うことが可能である。なお、ＶＴｈ補正方法は第１実施形態と同じであるため説明は省略する。

第１、第２電圧電流変換ＴＦＴ５０１、９０１は互いに同じゲート電位に対し、電流供給力が異なる構成とする。後の説明のため、ここでは第１電圧電流変換ＴＦＴ５０１が第２電圧電流変換ＴＦＴ９０１に対し、（ｘ−１）倍の電流供給力を有するものとする。

＜駆動方法＞
図１０は、本実施形態の駆動方法を示すタイミングチャートである。１００１は補助回路イネーブルラインのパルス、１００２は系統Ａの第１出力イネーブルラインに供給される制御パルス、１００３は系統Ａの第２出力イネーブルラインに供給される制御パルス、１００４は系統Ｂの第１出力イネーブルラインに供給される制御パルス、１００５は系統Ｂの第２イネーブルラインに供給される制御パルスである。

第１出力イネーブルパルス１００２はデータスイッチ３０５をオンし、第１電圧電流変換ＴＦＴ５０１の出力をデータラインに出力するための制御パルスで、第２イネーブルパルスはデータスイッチ９０２をオンし、第２電圧電流変換ＴＦＴ９０１の出力をデータラインに出力するための制御パルスである。

第ｋ段のシフトレジスタ出力Ｖｋが”Ｈｉｇｈ”である、第ｋラインの選択期間Ｔｋ−Ｔｋ＋１において、出力イネーブルラインがいずれも非アクティブで、プリチャージイネーブルラインＰＲＥがアクティブの期間は、データライン７０１はプリチャージ電位が供給されているため、第１イネーブルラインＥ１がアクティブになると、画素にプリチャージ電位が書き込まれる。

次いで、補助回路イネーブルラインＳＵＢ、及び系統Ａの第１出力イネーブルラインＯＡ１がアクティブとなり、第１電圧電流変換ＴＦＴがｘ*ｉの電流をデータライン１０７に流すと、補助回路には（ｘ−１）*ｉの電流が流れ、画素回路にはｉの電流が流れる。この後、第１出力イネーブルラインＯＡ１、及び補助回路イネーブルラインＳＵＢを非アクティブ、第２出力イネーブルラインＯＡ２をアクティブとし、第２電圧電流変換ＴＦＴでデータライン１０７に電流ｉを流すと、この間、画素回路のみデータライン１０７に接続されているため、電流ｉが直接画素回路に書き込まれる。

このように駆動すると、データライン１０７はｘ*ｉの電流で駆動を加速し、この間、画素回路は間接的な電流ｉで書き込まれ、残りの期間では、画素回路のみ、所望の電流ｉを直接書き込むといった駆動が可能となる。

このように２段階で電流を書き込む利点は次に説明するとおりである。

第ｋラインの選択期間ＴｋＴｋ＋１の前半において、第１電圧電流変換ＴＦＴ５０１で画素に書き込む電流ｉは、補助回路の駆動ＴＦＴと画素回路の駆動ＴＦＴに特性上の差があると、厳密には所望の電流ｉと一致しない。

そこで、本実施形態では、１度目の書き込みで所望の電流に近い値を書き込み、２度目の書き込みでより正確に所望の電流ｉを書き込むことを可能とした。

こうすることで、補助回路と画素回路の特性差に影響を受けることなく、より高速に、正確な階調電流を画素に書き込むことができる。

（３）第３実施形態
＜駆動方法＞
図１１は、本実施形態の駆動方法を説明するゲートドライバ１０３のタイミングチャートである。

１１０１はシフトレジスタ４０１に入力する入力パルス、１１０２はシフトクロックである。１１０３は第１段のシフトレジスタ出力Ｖ１の出力パルスで、シフトクロック１１０２により、パルスが順次シフトされ、第ｋ段の出力パルス１１０４、第ｋ＋１段の出力パルス１１０５、第ｋ＋２段の出力パルス１１０６、第ｋ＋３段の出力パルス１１０７が生成される。ここでは図示していないが、第１、第２イネーブルラインＥ１、Ｅ２には両方とも”Ｈｉｇｈ”を入力しているものとする。

入力パルス１１０１として、図１１では４クロック周期幅のパルスが入力されているため、第ｋラインの選択期間Ｔｋ−Ｔｋ＋１では、第ｋラインと、さらにｋ＋１、ｋ＋２、ｋ＋３の合計４ラインが同時に選択されている。

この間、データライン１０７に４*ｉのデータ電流を流すと、第ｋ、ｋ＋１、ｋ＋２、ｋ＋３の駆動ＴＦＴの電流供給力が等しいため、第ｋラインにはその４分の１であるデータ電流ｉが書き込まれる。

入力パルスとして、パルス幅がｎクロック周期幅であるパルスを入力すると、同時に選択するラインがｎラインとなるため、データライン１０７にｎ*ｉのデータ電流を流せば、画素回路内にそのｎ分の１であるデータ電流ｉが流れる。

ｎ＝１０とし、１μＡのデータ電流で１０ｐＦのデータラインを駆動すると、３Ｖの電圧変化を３０μｓで完了できるため、ＱＶＧＡの解像度でも、１水平期間内に０．１μＡのデータ電流を画素に書き込むことができる。

画素回路に対して６倍の電流供給力を有する補助回路と併用すれば、４ラインを同時選択すると、画素内にはデータラインに流れる電流の１０分の１が書き込まれ、上記と同じ結果が得られることは言うまでもない。

この方法は、専用の補助回路を用いる場合と異なり、データを書き込むラインを含め、複数のラインを選択することで、画素回路を補助回路として代用し、かつ入力パルス幅を変化させることで、電流供給力を可変できる利点がある。

なお、複数選択するラインは図１１に示すように隣接する選択ラインである必要は必ずしもなく、数ラインの間隔を空けても、任意の間隔を空けてもよい。また、この実施形態では、自己の画素についての電流データが書き込まれた後、次に他の画素の電流データが書き込まれるまでが、正しいデータによる発光となる。

有機ＥＬディスプレイ全体構成図である。ＴＦＴ画素回路である。データドライバ、プリチャージ回路及び補助回路の内部構成図である。ゲートドライバの内部構成図である。実施形態１の電圧電流変換回路内部構成図である。複数の補助回路構成例である。実施形態１のパネル駆動タイミングチャートである。補助回路内部構成図である。実施形態２の電圧電流変換回路内部構成図である。実施形態２のパネル駆動タイミングチャートである。実施形態３のゲートドライバ駆動タイミングチャートである。従来例説明図である。

符号の説明

１０１アクティブマトリクス型表示アレイ、１０２データドライバ、１０３ゲートドライバ、１０４プリチャージ回路、１０５表示デバイス、１０６制御回路、１０７データライン、１０８第１選択ライン、１０９第２選択ライン、１１０補助回路、１１１入力バス、１１２データ制御バス、１１３ゲート制御バス、２０１有機ＥＬ素子、２０２駆動ＴＦＴ、２０３ダイオードスイッチＴＦＴ、２０４点灯制御ＴＦＴ、２０５ゲートＴＦＴ、２０６保持容量、２１１電流供給ライン、２１２固定電位ライン、３０１，４０１シフトレジスタ、３０２イネーブル回路、３０３ビデオスイッチ、３０４電圧電流変換回路、３０５（第１）データスイッチ、３０６プリチャージスイッチ、３１１ビデオ信号ライン、３１２セレクトライン、３１３出力イネーブルライン、３１４プリチャージイネーブルライン、３１５プリチャージ電位ライン、３１６第１補助回路イネーブルライン、３１７第２補助回路イネーブルライン、４０２第１イネーブル回路、４０３第２イネーブル回路、４０４第１バッファ、４０５第２バッファ、５０１（第１）電圧電流変換ＴＦＴ、５０２保持容量、５０３（第１）リセットＴＦＴ、５０４（第２）リセットＴＦＴ、５０５リセット容量、９０１第２電圧電流変換ＴＦＴ、９０２第２データスイッチ、９０３第３リセットＴＦＴ。

Claims

電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ電流を供給するデータラインと、
前記データラインへの前記データ電流の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給する選択ラインと、
前記選択ラインに選択信号を供給するゲートドライバと、
前記データラインに接続される補助回路と、
を有し、
前記補助回路は前記データラインに供給された前記データドライバからのデータ電流の一部を流すことが可能であることを特徴とする表示装置。
請求項１に記載の表示装置において、
前記補助回路は、電流供給力が画素回路と比較して大きいことを特徴とする表示装置。
請求項１または２に記載の表示装置において、
前記補助回路は、１つのデータラインに対し異なる電流供給力を有する複数の補助回路から構成されることを特徴とする表示装置。
請求項１〜３のいずれか１つに記載の表示装置において、
前記補助回路は、スイッチを介しデータラインに接続され、１水平期間に少なくとも１回、前記データラインに接続されることを特徴とする表示装置。
請求項１〜４のいずれか１つに記載の表示装置において、
前記データドライバは同じデータ電圧に対し、複数のデータ電流を前記データラインに供給することが可能であり、１水平期間中に前記複数のデータ電流を切り替えることを特徴とする表示装置。
請求項５に記載の表示装置において、
前記複数のデータ電流は、前記データラインに、１水平期間の前半に画素に書き込むデータ電流より大きい電流として供給されることを特徴とする表示装置。
請求項１〜６のいずれか１つに記載の表示装置において、
前記ゲートドライバは複数の選択ラインを同時に選択することを特徴とする表示装置。
電流駆動されるダイオード型発光素子と前記ダイオード型発光素子を制御する複数の薄膜トランジスタとを１つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ電流を供給するデータラインと、
前記データラインへの前記データ電流の供給を制御するデータドライバと、
前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給する選択ラインと、
前記選択ラインに選択信号を供給するゲートドライバと、
を有し、
前記ゲートドライバは複数の選択ラインを同時に選択することで、前記データラインに供給された前記データドライバからのデータ電流の複数の画素回路に同時に流すことを特徴とする表示装置。