KR100643040B1 - 유기전계발광소자 및 그 구동방법 - Google Patents

유기전계발광소자 및 그 구동방법 Download PDF

Info

Publication number
KR100643040B1
KR100643040B1 KR1020030099938A KR20030099938A KR100643040B1 KR 100643040 B1 KR100643040 B1 KR 100643040B1 KR 1020030099938 A KR1020030099938 A KR 1020030099938A KR 20030099938 A KR20030099938 A KR 20030099938A KR 100643040 B1 KR100643040 B1 KR 100643040B1
Authority
KR
South Korea
Prior art keywords
current
precharge
transistor
amplifying
signal
Prior art date
Application number
KR1020030099938A
Other languages
English (en)
Other versions
KR20050068478A (ko
Inventor
이한상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030099938A priority Critical patent/KR100643040B1/ko
Priority to US10/825,242 priority patent/US7889157B2/en
Priority to DE102004064324.5A priority patent/DE102004064324B3/de
Priority to DE102004021069.1A priority patent/DE102004021069B4/de
Priority to GB0409740A priority patent/GB2409753B/en
Priority to FR0404656A priority patent/FR2864678B1/fr
Priority to TW093114779A priority patent/TWI288901B/zh
Priority to CNB2004100426744A priority patent/CN100463036C/zh
Priority to JP2004191814A priority patent/JP4180546B2/ja
Publication of KR20050068478A publication Critical patent/KR20050068478A/ko
Application granted granted Critical
Publication of KR100643040B1 publication Critical patent/KR100643040B1/ko
Priority to JP2008054577A priority patent/JP4711448B2/ja
Priority to US12/951,696 priority patent/US8026909B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명에 따른 유기전계발광소자는 데이터신호가 입력되는 신호선과, 상기 신호선과 교차하여 화소영역을 정의하는 주사선을 포함하는 유기전계발광패널과; 상기 신호선의 일단에 연결되어, 상기 데이터신호가 입력되기 전에 입력전류를 증폭한 증폭전류를 상기 신호선에 공급하는 전류증폭부를 포함한다.

Description

유기전계발광소자 및 그 구동방법{Organic Electroluminescent Device And Driving Method Thereof}
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역의 구성을 나타내는 회로도.
도 2는 종래의 유기전계발광소자의 구성을 도시한 구성도.
도 3은 본 발명의 제 1 실시예에 따른 유기전계발광소자의 구성을 도시한 구성도.
도 4는 본 발명의 제 2 실시예에 따른 유기전계발광소자의 구동신호를 도시한 타이밍도.
도 5a는 본 발명의 제 3 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역의 회로도.
도 5b는 본 발명의 제 3 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 프리차지부의 회로도.
도 5c는 본 발명의 제 3 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 전류증폭부의 회로도.
도 5d는 도 5c의 전류증폭기의 상세한 회로도.
도 6a는 본 발명의 제 4 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 전류증폭부의 회로도.
도 6b는 도 6a의 전류증폭기의 상세한 회로도.
도 7a는 본 발명의 제 5 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역의 회로도.
도 7b는 본 발명의 제 5 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 프리차지부의 회로도.
도 7c는 본 발명의 제 5 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 전류증폭부의 회로도.
도 8a는 본 발명의 제 6 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 전류증폭부의 회로도.
도 8b는 도 8a의 전류증폭기의 상세한 회로도.
<도면의 주요부분에 대한 부호의 설명>
110 : 유기전계발광패널 120 : 시그널드라이버
130 : 스캔드라이버 140 : 제어부
150 : 프리차지(precharge)부 160 : 전류증폭부
180 : 구동회로부
본 발명은 유기전계발광소자(Organic Electroluminescent Device; OELD)에 관한 것으로, 특히 유기전계발광소자(OELD)의 구동방법에 관한 것이다.
새로운 평판디스플레이 중 하나인 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. 이러한 유기전계발광 소자를 유기발광다이오드(Organic Light Emitting Diode; OLED)라고 부르기도 한다.
상기 유기전계발광 소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
특히, 액티브 매트릭스 방식에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(CST ; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 인가해 주도록 함으로써, 게이트 배선 수에 관계없이 한 화면 동안 계속해서 구동한다.
따라서, 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역의 구성을 나타내는 회로도이다.
도시한 바와 같이, 제 1 방향으로 주사선(scan line)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 형성되며, 서로 일정간격 이격된 신호선(signal line) 및 전력선(power line)이 형성되어 있어, 하나의 화소영역(pixel region)을 정의한다.
상기 주사선 및 신호선의 교차지점에는 어드레싱 엘리먼트(addressing element)인 스위칭 박막트랜지스터(TS ; Switching TFT)가 형성되어 있고, 이 스위칭 박막트랜지스터(TS)와 연결되어 스토리지 캐패시터(CST)가 형성되어 있고, 상기 스위칭 박막트랜지스터(TS) 및 스토리지 캐패시터(CST)의 연결부 및 전력선과 연결되어, 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(TD)가 형성되어 있고, 이 구동 박막트랜지스터(TD)에는 제 1 전극이 연결되어 있고, 이 제 1 전극은 정전류 구동방식의 유기전계발광 다이오드(DEL ; Electroluminescent Diode)를 통해 제 2전극과 연결되어 있다.
상기 스위칭 박막트랜지스터(TS)는 구동 박막트랜지스터(TD)의 게이트 전압을 제어하고, 스토리지 캐패시터(CST)는 구동 박막트랜지스터(TD)에 인가되는 전압을 저장하는 역할을 한다.
이하, 상기 액티브 매트릭스형 유기전계발광 소자의 구동원리에 대해서 설명한다.
상기 액티브 매트릭스 방식에서는 게이트 신호를 선택된 스위칭 박막트랜지스터의 게이트에 인가하면, 스위칭 박막트랜지스터가 온상태가 되고, 데이터 신호가 이 스위칭 박막트랜지스터를 통과하여, 구동 박막트랜지스터와 스토리지 캐패시터에 인가되며, 구동 박막트랜지스터가 온상태로 되면, 전원 공급선으로부터 전류가 구동 박막트랜지스터의 게이트를 통하여 유기전계발광층에 인가되어 발광하게 된다.
이때, 상기 데이터 신호의 크기에 따라, 구동 박막트랜지스터의 개폐정도가 달라져서, 구동 박막트랜지스터를 통하여 흐르는 전류량을 조절하여 계조표시를 할 수 있게 된다.
그리고, 비선택 구간에는 스토리지 캐패시터에 충전된 데이터 신호가 구동 박막트랜지스터에 계속 인가되어, 다음 화면의 신호가 인가될 때까지 지속적으로 유기전계발광 소자를 발광시킬 수 있다.
이러한 유기전계발광소자의 구동회로를 도면을 참조하여 설명하기로 한다.
도 2는 종래의 유기전계발광소자의 구성을 도시한 구성도이다.
도 2에 도시한 바와 같이, 매트릭스 형태로 배치되는 다수의 화소영역에 형성되는 유기전계발광다이오드(도 1의 DEL) 및 박막트랜지스터(도 1의 TS, TD )를 포함하는 유기전계발광패널(10)은 각종 IC(integrated circuit)를 구비한 외부의 시그널드라이버(signal driver; 20), 스캔드라이버(scan driver; 30), 제어부(40)에 의하여 구동된다.
즉, 유기전계발광패널(10)은 일측에 배치되는 시그널드라이버(20)와 제 1 연결선(22)을 통하여 연결되고, 또 다른 일측에 배치되는 스캔드라이버어(30)와 제 2 연결선(32)을 통하여 연결된다.
도시하지는 않았지만, 제 1 연결선(22)은 스위칭박막트랜지스터(도 1의 TS)의 소스전극에 연결되는 유기전계발광패널(10)의 신호선과 연결되고, 제 2 연결선(32)은 스위칭박막트랜지스터(도 1의 TS)의 게이트전극과 연결되는 유기전계발광패널(10)의 주사선과 연결된다.
제어부(40)는 제 3 연결선(42)을 통하여 시그널드라이버(20)와 연결되고, 시그널드라이버(20)는 제 4 연결선(24)을 통하여 스캔드라이버(30)와 연결된다.
상기 유기전계발광소자의 구동에 대하여 간략히 설명하면, 제어부(40)에서 디스플레이에 필요한 각종 신호를 생성하여 시그널드라이버(20)에 전달하면, 시그널드라이버(20)는 전달받은 신호 중 일부는 제 1 연결선(22)을 통하여 유기전계발광패널(10)에 전달하고 또 다른 일부는 제 4 연결선(24)을 통하여 스캔드라이버(30)에 전달한다.
스캔드라이버(30)는 전달받은 신호를 이용하여 제 2 연결선(32)에 순차적으로 신호를 전달하는데, 제 2 연결선(32) 각각은 스위칭박막트랜지스터(도 1 의 TS)의 게이트전극에 연결되어 있으므로 제 2 연결선(32)에 신호가 전달되면 스위칭박막트랜지스터(도 1 의 TS)가 ON된다. 이때, 시그널드라이버(20)가 디스플레이하고자하는 데이터신호를 제 1 연결선(22)으로 전달하여 유기전계발광다이오드(도 1의 DEL)를 구동함으로써 화상을 구현하게 된다.
한편, 상기 유기전계발광소자는 하나의 화소영역에 스위칭박막트랜지스터(도 1의 TS)와 구동박막트랜지스터(도 1의 TD)를 각각 하나씩 구비하고 있는데, 이러한 유기전계발광소자는 그 구성이 간단하여 제조가 용이하다는 장점이 있는 반면, 시그널드라이버(20), 스캔드라이버(30), 제어부(40)를 포함하는 외부 구동회로에서 출력되는 전압에 의하여 박막트랜지스터를 구동하는 전압구동방식이어서 박막트랜지스터의 문턱전압(threshold voltage; Vth) 변화에 따른 균일성의 문제가 있다.
상기 문제점을 해결하기 위하여, 본 발명에서는 각 화소영역의 박막트랜지스터를 구동회로에서 출력되는 전류에 의하여 구동하는 전류구동방식의 유기전계발광소자 및 그 구동방법을 제공하고자 한다.
특히, 본 발명에 따른 전류구동방식의 유기전계발광소자는 하나의 화소영역에 4개의 박막트랜지스터를 구비하고, 구동전류원을 크게 할 수 있는 프리차지(precharge)부와 전류증폭부를 더욱 포함함으로써 신호가 화소영역의 박막트랜지스터에 충방전되는 시간을 단축시킬 수 있다.
상기 목적을 달성하기 위하여, 본 발명은 데이터신호가 입력되는 신호선과, 상기 신호선과 교차하여 화소영역을 정의하는 주사선을 포함하는 유기전계발광패널과; 상기 신호선의 일단에 연결되어, 상기 데이터신호가 입력되기 전에 입력전류를 증폭한 증폭전류를 상기 신호선에 공급하는 전류증폭부를 포함하는 유기전계발광소자를 제공한다.
상기 유기전계발광소자는 상기 신호선의 타단에 연결되어, 상기 신호선에 프리차지(precharge)전류를 공급하는 프리차지부를 더욱 포함할 수 있고, 상기 데이터신호와 상기 전류증폭부의 입력전류를 출력하는 구동회로부를 더욱 포함할 수 있다.
상기 프리차지부는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 및 2 프리차지트랜지스터를 포함하며, 상기 제 1 프리차지트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 프리차지트랜지스터의 게이트전극은 상기 제 1 프리차지트랜지스터의 드레인전극에 연결되고, 상기 제 1 프리차지트랜지스터의 드레인전극은 상기 제 2 프리차지트랜지스터의 소스전극에 연결되고, 상기 제 2 프리차지트랜지스터의 게이트전극에는 상기 데이터신호가 입력되기 전 일정시간동안 ON되는 프리차지신호가 입력되고, 상기 제 2 프리차지트랜지스터의 드레인전극은 상기 신호선에 연결된다.
상기 유기전계발광패널은 상기 신호선과 주사선에 연결되는 제 1 및 2 스위칭박막트랜지스터와, 상기 제 2 스위칭박막트랜지스터와 연결되는 제 1 및 2 구동박막트랜지스터, 스토리지캐패시터와, 상기 제 2 구동박막트랜지스터에 전력을 공급하는 전력선과, 상기 제 2 구동박막트랜지스터를 통하여 상기 전력을 공급받는 유기전계발광다이오드를 더욱 포함할 수 있다.
상기 전류증폭부는 상기 신호선에 병렬로 연결되는 제 1 및 2 스위치와, 상기 제 1 스위치에 연결되는 전류증폭기와, 상기 전류증폭기 및 제 2 스위치에 연결되는 전류원을 포함하고, 상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되고, 상기 제 2 스위치는 상기 프리차지신호와 반대극성을 갖는 반프리차지신호에 따라 개폐된다.
상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 같거나 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같다.
한편, 상기 전류증폭기는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 내지 4 증폭트랜지스터를 포함하며, 상기 제 1 및 2 증폭트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 증폭트랜지스터의 드레인전극은 상기 제 1 및 2 증폭트랜지스터의 게이트전극과 상기 전류원에 연결되고, 상기 제 3 증폭트랜지스터의 소스전극은 상기 제 2 증폭트랜지스터의 드레인전극과 상기 제 3 및 4 증폭트랜지스터의 게이트전극과 연결되고, 상기 제 3 및 4 증폭트랜지스터의 드레인전극은 저전압원(VSS)에 연결되고, 상기 제 4 증폭트랜지스터의 소스 전극은 상기 제 1 스위치에 연결된다.
상기 제 1 증폭트랜지스터를 흐르는 전류보다 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류보다 상기 제 4 증폭트랜지스터를 흐르는 전류가 크도록 상기 제 1 내지 4 증폭트랜지스터의 W/L비가 설계될 수 있다.
상기 전류증폭부는 상기 신호선에 연결되는 전류증폭기와, 상기 전류증폭기에 연결되는 전류원을 포함한다.
상기 전류증폭기는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 내지 5 증폭트랜지스터와 제 1 스위치를 포함하며, 상기 제 1 및 2 증폭트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 증폭트랜지스터의 드레인전극은 상기 제 1 및 2 증폭트랜지스터의 게이트전극과 상기 전류원에 연결되고, 상기 제 3 증폭트랜지스터의 드레인전극은 상기 제 2 증폭트랜지스터의 드레인전극과 상기 제 3 내지 5 증폭트랜지스터의 게이트전극과 연결되고, 상기 제 3 내지 5 증폭트랜지스터의 소스전극은 저전압원(VSS)에 연결되고, 상기 제 1 스위치의 양단은 상기 제 4 및 5 증폭트랜지스터의 드레인전극에 각각 연결되고, 상기 제 5 증폭트랜지스터의 드레인전극은 상기 신호선에 연결된다.
상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되고, 상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같다.
상기 제 1 증폭트랜지스터를 흐르는 전류보다 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류보다 상기 제 4 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 4 증폭트랜지스터를 흐르는 전류는 상기 프리차지전류와 같고, 상기 제 5 증폭트랜지스터를 흐르는 전류는 상기 화소전류와 같도록 상기 제 1 내지 5 증폭트랜지스터의 W/L비가 설계될 수 있다. .
한편, 상기 프리차지부는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 및 2 프리차지트랜지스터를 포함하며, 상기 제 1 프리차지트랜지스터의 소스전극은 저전압원(VSS)에 연결되고, 상기 제 1 프리차지트랜지스터의 게이트전극은 상기 제 1 프리차지트랜지스터의 드레인전극에 연결되고, 상기 제 1 프리차지트랜지스터의 드레인전극은 상기 제 2 프리차지트랜지스터의 드레인전극에 연결되고, 상기 제 2 프리차지트랜지스터의 게이트전극에는 상기 데이터신호가 입력되기 전 일정시간동안 ON되는 프리차지신호가 입력되고, 상기 제 2 프리차지트랜지스터의 소스전극은 상기 신호선에 연결된다.
상기 유기전계발광패널은 상기 신호선과 주사선에 연결되는 제 1 및 2 스위칭박막트랜지스터와, 상기 제 2 스위칭박막트랜지스터와 연결되는 제 1 및 2 구동박막트랜지스터, 스토리지캐패시터와, 상기 제 2 구동박막트랜지스터에 전력을 공급하는 전력선과, 상기 제 2 구동박막트랜지스터를 통하여 상기 전력을 공급받는 유기전계발광다이오드를 더욱 포함할 수 있다.
상기 전류증폭부는 상기 신호선에 병렬로 연결되는 제 1 및 2 스위치와, 상 기 제 1 스위치에 연결되는 전류증폭기와, 상기 전류증폭기 및 제 2 스위치에 연결되는 전류원을 포함한다.
상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되고, 상기 제 2 스위치는 상기 프리차지신호와 반대극성을 갖는 반프리차지신호에 따라 개폐된다.
상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 같거나 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같다.
상기 전류증폭부는 상기 신호선에 연결되는 전류증폭기와, 상기 전류증폭기에 연결되는 전류원을 포함한다.
상기 전류증폭기는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 내지 5 증폭트랜지스터와 제 1 스위치를 포함하며, 상기 제 1 및 2 증폭트랜지스터의 소스전극은 저전압원(VSS)에 연결되고, 상기 제 1 증폭트랜지스터의 드레인전극은 상기 제 1 및 2 증폭트랜지스터의 게이트전극과 상기 전류원에 연결되고, 상기 제 3 증폭트랜지스터의 드레인전극은 상기 제 2 증폭트랜지스터의 드레인전극과 상기 제 3 내지 5 증폭트랜지스터의 게이트전극과 연결되고, 상기 제 3 내지 5 증폭트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 스위치의 양단은 상기 제 4 및 5 증폭트랜지스터의 드레인전극에 각각 연결되고, 상기 제 5 증폭트랜지스터의 드레인전극은 상기 신호선에 연결된다.
상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되고, 상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 상기 제 1 스위칭박막트랜 지스터를 흐르는 화소전류의 합과 같다.
상기 제 1 증폭트랜지스터를 흐르는 전류보다 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류보다 상기 제 4 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 4 증폭트랜지스터를 흐르는 전류는 상기 프리차지전류와 같고, 상기 제 5 증폭트랜지스터를 흐르는 전류는 상기 화소전류와 같도록 상기 제 1 내지 5 증폭트랜지스터의 W/L비가 설계된다.
상기 전류증폭부와 상기 프리차지부는 상기 유기전계패널에 내장될 수 있다.
한편, 상기 목적을 달성하기 위하여, 본 발명은 유기전계발광패널의 주사선을 선택하여 게이트신호를 입력하는 단계와; 상기 주사선과 교차하여 화소영역을 정의하는 신호선에 데이터신호를 입력하는 단계와; 상기 신호선이 상기 데이터신호에 가까운 전위를 갖도록 상기 데이터신호가 입력되기 전에 상기 신호선에 증폭전류를 입력하는 단계를 포함하는 유기전계발광소자의 구동방법을 제공한다.
상기 증폭전류는 상기 신호선에 연결된 프리차지부와 전류증폭부에 의하여 입력되고, 상기 프리차지부와 전류증폭부는 상기 유기전계발광패널에 내장될 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 제 1 실시예에 따른 유기전계발광소자의 구성을 도시한 구성도이다.
도 3에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 유기전계발광소자는 유기전계발광패널(110)과, 프리차지(precharge)부(150), 전류증폭부(160), 시그널드라이버(120), 스캔드라이버(130), 제어부(140)를 포함하는 구동회로부(180)로 구성된다.
유기전계발광패널(110)에는 신호선(125)과 주사선(135)에 의하여 정의되는 다수의 화소영역(P)이 매트릭스형태로 배열되어 있고, 도시하지는 않았지만, 각 화소영역(P)에는 2개의 스위칭박막트랜지스터, 2개의 구동박막트랜지스터, 그리고 이들에 연결된 유기전계발광다이오드가 형성되어 있다.
프리차지부(150)와 전류증폭부(160)는 각각 제 1 연결선(152)과 제 2 연결선(162)을 통하여 유기전계발광패널(110)에 연결되며, 제 1 연결선(152)과 제 2 연결선(162)은 각각 유기전계발광패널(110)의 신호선(125)과 주사선(135)에 연결된다.
시그널드라이버(120)는 제 3 연결선(122)을 통하여 프리차지부(150)에 연결되고, 스캔드라이버(130)는 제 4 연결선(132)을 통하여 유기전계발광패널(110)에 연결된다.
제어부(140)는 제 5 연결선(142)을 통하여 시그널드라이버(120)에 연결되고, 시그널드라이버(120)는 제 6 연결선을 통하여 스캔드라이버(130)에 연결된다.
상기 유기전계발광소자의 구동을 설명하면, 제어부(140)에서 디스플레이에 필요한 각종 신호를 생성하여 시그널드라이버(120)에 전달하면, 시그널드라이버(120)는 전달받은 신호 중 일부는 제 3 연결선(122)을 통하여 프리 차지부(150)에 전달하고 또 다른 일부는 제 6 연결선(124)을 통하여 스캔드라이버(130)에 전달한다.
스캔드라이버(130)는 전달받은 신호를 이용하여 제 2 연결선(132)에 순차적으로 신호를 전달하는데, 제 2 연결선(132) 각각은 유기전계발광패널(110)의 스위칭박막트랜지스터(미도시)의 게이트전극에 연결되어 있어서 제 2 연결선(132)에 신호가 전달되면 스위칭박막트랜지스터(미도시)가 ON된다. 이때, 시그널드라이버(120)가 디스플레이하고자하는 데이터신호를 스위칭박막트랜지스터(미도시)의 소스전극에 전달하여 유기전계발광다이오드(미도시)를 구동하게 된다.
종래와 달리 본 발명에 따른 유기전계발광소자에서는, 데이터신호가 스위칭박막트랜지스터(미도시)에 입력되기 시작하는 시각 전의 프리차지구간(precharge period)동안, 프리차지부(150)와 전류증폭부(160)가 구동회로부(180)로부터 출력되는 소정 신호의 전류값을 증폭하여 유기전계발광패널(110)의 신호선(125)에 입력함으로써, 신호선(125)이 원하는 전압 근처의 값을 갖도록 한다.
신호선(125)이 데이터신호가 신호선(125)으로 입력되기 이전에 이미 원하는 전압 근처의 값을 가지고 있으므로, 프리차지구간 이후에 시그널드라이버(120)에서 출력되는 데이터신호가 신호선(125)을 통하여 구동박막트랜지스터(미도시)에 전달되는 시간을 단축시킬 수 있다.
한편, 상기 프리차지부는 사용하지 않고 전류증폭부만 사용한 경우에도, 데이터신호가 입력되기 전에 신호선에 증폭된 전류를 흘려서 신호선이 원하는 전압 근처의 값을 갖도록 하여 데이터신호가 구동박막트랜지스터에 전달되는 시간을 단 축시킬 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 유기전계발광소자의 구동신호를 도시한 타이밍도이다.
도 4에 도시한 바와 같이, 유기전계발광패널(도 3의 110)의 N번째 주사선과 (N+1)번째 주사선에는 각각 N 게이트클럭(GCLKN)과 (N+1)게이트클럭(GCLKN+1)에 따라 게이트신호가 순차적으로 입력되고, 그에 따라 N번째 주사선에 연결된 스위칭박막트랜지스터와 (N+1)번째 주사선에 연결된 스위칭박막트랜지스터가 순차적으로 ON된다.
우선 N번째 주사선이 선택된 경우, 데이터클럭(DCLK)에 따라 제 1 구간(t1)동안 데이터신호(VIDEO)가 신호선(도 3의 125)을 통하여 스위칭박막트랜지스터로 입력된다.
본 발명에서는 상기 제 1 구간(t1) 전의 일정구간을 프리차지구간(t2)으로 설정하는데, 이때 프리차지신호(ENA_PRE)에 따라 프리차지부(도 3의 150)와 전류증폭부(160)가 동작하여 증폭된 전류를 신호선(도 3의 125)에 입력하게 된다.
따라서, 데이터신호(VIDEO)가 입력되는 제 1 구간(t1) 전 프리차지구간(t2)동안에, 신호선(도 3의 125)은 이미 고전류로 원하는 전압 근처의 값을 가지고 있게 되고, 데이터신호(VIDEO)가 입력되는 제 1 구간(t1)의 초기에 데이터신호(VIDEO)가 구동박막트랜지스터를 원하는 만큼 ON/OFF하는데 걸리는 시간을 종래보다 단축시킬 수 있으며, 이는 원하는 화면을 적정시간에 디스플레이 할 수 있음을 의미한다.
도 5a, 5b, 5c는 각각 본 발명의 제 3 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역, 프리차지부, 전류증폭부의 회로도이고, 도 5d는 도 5c의 전류증폭기의 상세한 회로도이다.
도 5a에 도시한 바와 같이, 신호선(125)과 주사선(135)에 의하여 정의되는 화소영역(P)에는 제 1 및 2 스위칭박막트랜지스터(TS1, TS2), 제 1 및 2 구동박막트랜지스터(TD1, TD2), 스토리지캐패시터(CST)와 유기전계발광다이오드(D EL)가 배치된다.
더 상세히, 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)는 신호선(125)에 직렬고 연결되고, 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)의 게이트전극은 각각 주사선(135)에 연결된다. 제 1 및 2 구동박막트랜지스터(TD1, TD2)의 게이트전극은 스토리지캐패시터(CST)의 한쪽 전극에 연결되고, 스토리지캐패시터(CST)의 또 다른 전극은 전력선(145)과 연결된다. 제 2 구동박막트랜지스터(TD2)는 유기전계발광다이오드(DEL)에 연결되어 전력선(145)으로부터의 전류 공급을 제어함으로써 화상을 구현한다.
상기 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)와 제 1 및 2 구동박막트랜지스터(TD1, TD2)는 모두 P타입 트랜지스터를 사용한다.
상기 각 소자의 동작을 살펴보면, 상기 주사선(135)이 선택되어 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)가 ON되면 신호선(125)으로 데이터신호가 입력되어 제 1 및 2 구동박막트랜지스터(TD1, TD2)의 게이트전극과 스토리지캐패시터(C ST)의 한쪽 전극에 충전된다. 제 2 구동박막트랜지스터(TD2)는 충전된 데이터신호에 따라 ON 전류의 양이 달라지므로 전력선(145)으로부터 공급되는 전류의 양을 제어할 수 있다.
신호선(125)의 제 1 단(125a)에는 도 5b의 프리차지부가 연결되어 있고, 신호선(125)의 제 2 단(125b)에는 도 5c의 전류증폭부가 연결되어 있다.
도 5b의 프리차지부는 고전압원(VDD)에 직렬 연결된 P타입의 제 1 및 2 프리차지트랜지스터(TP1, TP2)를 포함한다. 제 2 프리차지트랜지스터(TP2)의 게이트전극에는 프리차지신호(ENA_PRE)가 입력되어 프리차지구간(도 4의 t2)동안 신호선(도 5a의 125)에 프리차지전류(IPRE)를 공급한다. 여기서 제 1 및 2 프리차지트랜지스터(TP1, TP2)는 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류가 흐를 수 있도록 W/L비를 크게 제작할 수 있다.
도 5c의 전류증폭부는 전류증폭기(165), 제 1 및 2 스위치(S1, S2), 전류원(185)을 포함한다.
제 1 스위치(S1)는 프리차지신호(ENA_PRE)에 따라 개폐되고, 제 2 스위치(S2)는 프리차지신호(ENA_PRE)와 반대극성을 갖는 반프리차지신호(ENA_PRE_BAR)에 따라 개폐된다. 따라서, 증폭전류(ICA)는 프리차지구간(도 4의 t2)에서는 전류증폭기(165)를 통과하여 흐르고, 데이터신호(도 4의 VIDEO)가 입력되는 제 1 구간(도 4의 t1)에서는 전류증폭기(165)를 통과하지 않고 흐른다.
전류증폭기(165)는 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보내며 외부의 고전압원(VDD)과 연결되어 있다.
전류원(185)은 구동회로부(도 3의 180)의 집적회로(IC)로서 전류증폭부에 전류를 공급하는 역할을 한다.
이러한 전류증폭부를 흐르는 증폭전류(ICA)는 프리차지신호(ENA_PRE)가 ON될 경우 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류가 되며, 화소영역의 제 1 스위칭박막트랜지스터(도 5a의 TS1)를 흐르는 화소전류(IPIX ) 및 프리차지부의 프리차지전류(IPRE)와 (IPRE + IPIX = ICA ) 또는 (IPRE = ICA)의 관계를 갖는다.
도 5d는 도 5c의 전류증폭기의 일예를 도시한 회로도이다.
도 5d에 도시한 바와 같이, 전류증폭기는 제 1 내지 4 증폭트랜지스터(TCA1, TCA2, TCA3, TCA4)로 이루어질 수 있다.
제 1 및 2 증폭트랜지스터(TCA1, TCA2)는 P타입이고, 제 3 및 4 증폭트랜지스 터(TCA3, TCA4)는 N타입이다.
제 1 및 2 증폭트랜지스터(TCA1, TCA2)는 서로 게이트전극이 연결된 채로 고전압원(VDD)에 병렬연결 되어있다. 제 3 증폭트랜지스터(TCA3)는 제 2 증폭트랜지스터(TCA2)에 직렬연결 되어 있고, 제 3 및 4 증폭트랜지스터(TCA3, T CA4)의 게이트전극은 서로 연결되어 있다.
전류증폭기는 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보내므로, 제 2 증폭트랜지스터(TCA2)를 흐르는 전류(I1)가 입력전류(IIN) 및 출력전류(I OUT)와 (IIN ≤ I1 ≤ IOUT)의 관계를 갖도록 제 1 내지 4 증폭트랜지스터(TCA1, T CA2, TCA3, TCA4)의 W/L비를 설정한다.
이상과 같이, 본 발명의 제 3 실시예에 따른 유기전계발광소자에서는 프리차지부와 전류증폭부를 이용하여 데이터신호가 입력되기 전 일정구간(프리차지구간; t2) 동안 신호선에 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류를 흐르게 하여 신호선의 전위를 원하는 전압 근처 값으로 만든다. 따라서, 이후 데이터신호가 충전되는 시간을 단축시킬 수 있다.
한편, 상기 프리차지부는 사용하지 않고 전류증폭부만 사용한 경우에도, 데이터신호가 입력되기 전에 신호선에 증폭된 전류를 흘려서 신호선이 원하는 전압 근처의 값을 갖도록 하여 데이터신호가 구동박막트랜지스터에 전달되는 시간을 단축시킬 수 있다.
도 6a는 본 발명의 제 4 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 전류증폭부의 회로도이고, 도 6b는 도 6a의 전류증폭기의 상세한 회로도이다.
본 발명의 제 4 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역과 프리차지부는, 도 5a 및 5b에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역과 프리차지부를 적용할 수 있다.
도 6a의 전류증폭부는 전류증폭기(265)와 전류원(285)을 포함한다.
전류증폭기(265)는 프리차지신호(ENA_PRE)에 따라 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보내며 외부의 고전압원(VDD)과 연결되어 있다.
전류원(285)은 구동회로부(도 3의 180)의 집적회로(IC)로서 전류증폭부에 전류를 공급하는 역할을 한다.
이러한 전류증폭부를 흐르는 증폭전류(ICA)는 프리차지신호(ENA_PRE)가 ON될 경우 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류가 되며, 화소영역의 제 1 스위칭박막트랜지스터(도 5a의 TS1)를 흐르는 화소전류(IPIX ) 및 프리차지부의 프리차지전류(IPRE)와 (IPRE + IPIX = ICA )의 관계를 갖는다.
도 6b는 도 6a의 전류증폭기의 일예를 도시한 회로도이다.
도 6b에 도시한 바와 같이, 전류증폭기는 제 1 내지 5 증폭트랜지스터(TCA1, TCA2, TCA3, TCA4, TCA5)로 이루어질 수 있다.
여기서, 제 1 및 2 증폭트랜지스터(TCA1, TCA2)는 P타입이고, 제 3 내지 5증폭트랜지스터(TCA3, TCA4, TCA5)는 N타입이다.
제 1 및 2 증폭트랜지스터(TCA1, TCA2)는 서로 게이트전극이 연결된 채로 고전압원(VDD)에 병렬연결 되어있다. 제 3 증폭트랜지스터(TCA3)는 제 2 증폭트랜지스터(TCA2)에 직렬연결 되어 있고, 제 3 내지 5 증폭트랜지스터(TCA3, T CA4, TCA5)의 게이트전극은 서로 연결되어 있다.
제 4 및 5 증폭트랜지스터(TCA4, TCA5) 사이에는 제 1 스위치(S1)가 배치되어 프리차지신호(ENA_PRE)에 따라 개폐된다.
전류증폭기는 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보내는데, 입력전류(IIN), 제 2 증폭트랜지스터(TCA2)를 흐르는 전류(I1), 제 4 증폭트랜지스터(T CA4)를 흐르는 전류(I2), 출력전류(IOUT), 제 1 스위칭박막트랜지스터(도 5a의 TS1 )를 흐르는 화소전류(IPIX), 프리차지부의 프리차지전류(IPRE)가 (IIN ≤ I1 ≤ I2 = IPRE, IOUT = IPIX)의 관계를 갖도록 제 1 내지 5 증폭트랜지스터(TCA1, TCA2, T CA3, TCA4, TCA5)의 W/L비를 설계함으로써 가능하다.
이상과 같이, 본 발명의 제 4 실시예에 따른 유기전계발광소자에서는 프리차 지부와 전류증폭부를 이용하여 데이터신호가 입력되기 전 일정구간(프리차지구간; t2) 동안 신호선에 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류를 흐르게 하여 신호선의 전위를 원하는 전압 근처 값으로 만든다. 따라서, 이후 데이터신호가 충전되는 시간을 단축시킬 수 있다.
한편, 상기 프리차지부는 사용하지 않고 전류증폭부만 사용한 경우에도, 데이터신호가 입력되기 전에 신호선에 증폭된 전류를 흘려서 신호선이 원하는 전압 근처의 값을 갖도록 하여 데이터신호가 구동박막트랜지스터에 전달되는 시간을 단축시킬 수 있다.
도 7a, 7b, 7c는 각각 본 발명의 제 5 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역, 프리차지부, 전류증폭부의 회로도이다.
도 7a에 도시한 바와 같이, 신호선(325)과 주사선(335)에 의하여 정의되는 화소영역(P)에는 제 1 및 2 스위칭박막트랜지스터(TS1, TS2), 제 1 및 2 구동박막트랜지스터(TD1, TD2), 스토리지캐패시터(CST)와 유기전계발광다이오드(D EL)가 배치된다.
여기서, 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)는 P타입이고, 제 1 및 2 구동박막트랜지스터(TD1, TD2), 스토리지캐패시터(CST)는 N타입이다.
더 상세히, 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)는 신호선(325)에 직렬 고 연결되고, 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)의 게이트전극은 각각 주사선(335)에 연결된다. 제 1 및 2 구동박막트랜지스터(TD1, TD2)의 게이트전극은 스토리지캐패시터(CST)의 한쪽 전극에 연결되고, 스토리지캐패시터(CST)의 또 다른 전극은 전력선(345)과 연결된다. 제 2 구동박막트랜지스터(TD2)는 유기전계발광다이오드(DEL)에 연결되어 전력선(345)으로부터의 전류 공급을 제어함으로써 화상을 구현한다.
상기 각 소자의 동작을 살펴보면, 상기 주사선(335)이 선택되어 제 1 및 2 스위칭박막트랜지스터(TS1, TS2)가 ON되면 신호선(325)으로 데이터신호가 입력되어 제 1 및 2 구동박막트랜지스터(TD1, TD2)의 게이트전극과 스토리지캐패시터(C ST)의 한쪽 전극에 충전된다. 제 2 구동박막트랜지스터(TD2)는 충전된 데이터신호에 따라 ON 전류의 양이 달라지므로 전력선(345)으로부터 공급되는 전류의 양을 제어할 수 있다.
신호선(325)의 제 1 단(325a)에는 도 7b의 프리차지부가 연결되어 있고, 신호선(325)의 제 2 단(325b)에는 도 7c의 전류증폭부가 연결되어 있다.
도 7b의 프리차지부는 저전압원(VSS)에 직렬 연결된 제 1 및 2 프리차지트랜지스터(TP1, TP2)를 포함한다.
여기서는 제 1 프리차지트랜지스터(TP1)는 N타입인 반면, 제 2 프리차지트랜 지스터(TP2)는 P타입이다.
제 2 프리차지트랜지스터(TP2)의 게이트전극에는 프리차지신호(ENA_PRE)가 입력되어 프리차지구간(도 4의 t2)동안 신호선(도 7a의 325)에 프리차지전류(IPRE)를 공급한다. 여기서 제 1 및 2 프리차지트랜지스터(TP1, TP2)는 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류가 흐를 수 있도록 W/L비를 크게 제작할 수 있다.
도 7c의 전류증폭부는 전류증폭기(365), 제 1 및 2 스위치(S1, S2), 전류원(385)을 포함한다.
제 1 스위치(S1)는 프리차지신호(ENA_PRE)에 따라 개폐되고, 제 2 스위치(S2)는 프리차지신호(ENA_PRE)와 반대극성을 갖는 반프리차지신호(ENA_PRE_BAR)에 따라 개폐된다. 따라서, 증폭전류(ICA)는 프리차지구간(도 4의 t2)에서는 전류증폭기(365)를 통과하여 흐르고, 데이터신호(도 4의 VIDEO)가 입력되는 제 1 구간(도 4의 t1)에서는 전류증폭기(365)를 통과하지 않고 흐른다.
전류증폭기(365)는 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보낸다.
전류원(385)은 구동회로부(도 3의 180)의 집적회로(IC)로서 전류증폭부에 전류를 공급하는 역할을 한다.
이러한 전류증폭부를 흐르는 증폭전류(ICA)는 그 방향이 제 3 실시예의 경우와 반대이고, 프리차지신호(ENA_PRE)가 ON될 경우 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류가 되며, 화소영역의 제 1 스위칭박막트랜지스터(도 7a의 TS1)를 흐르는 화소전류(IPIX) 및 프리차지부의 프리차지전류(I PRE)와 (IPRE + IPIX = ICA) 또는 (IPRE = ICA)의 관계를 갖는다.
이상과 같이, 본 발명의 제 5 실시예에 따른 유기전계발광소자에서는 프리차지부와 전류증폭부를 이용하여 데이터신호가 입력되기 전 일정구간(프리차지구간; t2) 동안 신호선에 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류를 흐르게 하여 신호선의 전위를 원하는 전압 근처 값으로 만든다. 따라서, 이후 데이터신호가 충전되는 시간을 단축시킬 수 있다.
한편, 상기 프리차지부는 사용하지 않고 전류증폭부만 사용한 경우에도, 데이터신호가 입력되기 전에 신호선에 증폭된 전류를 흘려서 신호선이 원하는 전압 근처의 값을 갖도록 하여 데이터신호가 구동박막트랜지스터에 전달되는 시간을 단축시킬 수 있다.
도 8a는 본 발명의 제 6 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 전류증폭부의 회로도이고, 도 8b는 도 8a의 전류증폭기의 상세한 회로도이다.
본 발명의 제 6 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역과 프리차지부는, 도 7a 및 7b에 도시된 본 발명의 제 5 실시예에 따른 유기전계발광소자의 하나의 신호선에 연결되는 유기전계발광패널의 화소영역과 프리차지부를 적용할 수 있다.
도 8a의 전류증폭부는 전류증폭기(465)와 전류원(485)을 포함한다.
전류증폭기(465)는 프리차지신호(ENA_PRE)에 따라 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보낸다.
전류원(485)은 구동회로부(도 3의 180)의 집적회로(IC)로서 전류증폭부에 전류를 공급하는 역할을 한다.
이러한 전류증폭부를 흐르는 증폭전류(ICA)는 프리차지신호(ENA_PRE)가 ON될 경우 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류가 되며, 화소영역의 제 1 스위칭박막트랜지스터(도 7a의 TS1)를 흐르는 화소전류(IPIX ) 및 프리차지부의 프리차지전류(IPRE)와 (IPRE + IPIX = ICA )의 관계를 갖는다.
도 8b는 도 8a의 전류증폭기의 일예를 도시한 회로도이다.
도 8b에 도시한 바와 같이, 전류증폭기는 제 1 내지 5 증폭트랜지스터(TCA1, TCA2, TCA3, TCA4, TCA5)로 이루어질 수 있다.
여기서, 제 1 및 2 증폭트랜지스터(TCA1, TCA2)는 N타입이고, 제 3 내지 5증폭트랜지스터(TCA3, TCA4, TCA5)는 P타입이다.
제 1 및 2 증폭트랜지스터(TCA1, TCA2)는 서로 게이트전극이 연결된 채로 저전 압원(VSS2)에 병렬연결 되어있다. 제 3 증폭트랜지스터(TCA3)는 제 2 증폭트랜지스터(TCA2)에 직렬연결 되어 있고, 제 3 내지 5 증폭트랜지스터(TCA3, TCA4 , TCA5)의 게이트전극은 서로 연결되어 있다.
제 4 및 5 증폭트랜지스터(TCA4, TCA5) 사이에는 제 1 스위치(S1)가 배치되어 프리차지신호(ENA_PRE)에 따라 개폐된다.
전류증폭기는 입력전류(IIN)를 증폭하여 출력전류(IOUT)를 내보내는데, 입력전류(IIN), 제 2 증폭트랜지스터(TCA2)를 흐르는 전류(I1), 제 4 증폭트랜지스터(T CA4)를 흐르는 전류(I2), 출력전류(IOUT), 제 1 스위칭박막트랜지스터(도 7a의 TS1 )를 흐르는 화소전류(IPIX), 프리차지부의 프리차지전류(IPRE)가 (IIN ?? I1 ?? I2 = IPRE, IOUT = IPIX)의 관계를 갖도록 제 1 내지 5 증폭트랜지스터(TCA1, TCA2, T CA3, TCA4, TCA5)의 W/L비를 설계함으로써 전류증폭이 가능하다.
이상과 같이, 본 발명의 제 6 실시예에 따른 유기전계발광소자에서는 프리차지부와 전류증폭부를 이용하여 데이터신호가 입력되기 전 일정구간(프리차지구간; t2) 동안 신호선에 구동회로부의 집적회로에서 출력되는 전류보다 수 내지 수십 배 큰 고전류를 흐르게 하여 신호선의 전위를 원하는 전압 근처 값으로 만든다. 따라서, 이후 데이터신호가 충전되는 시간을 단축시킬 수 있다.
한편, 상기 프리차지부는 사용하지 않고 전류증폭부만 사용한 경우에도, 데이터신호가 입력되기 전에 신호선에 증폭된 전류를 흘려서 신호선이 원하는 전압 근처의 값을 갖도록 하여 데이터신호가 구동박막트랜지스터에 전달되는 시간을 단축시킬 수 있다.
상기 본 발명의 제 1 내지 6 실시예에 따른 유기전계발광소자에 있어서, 프리차지부와 전류증폭부는 유기전계발광패널과는 독립적인 외부회로로 구성될 수도 있고, 혹은 유기전계발광패널의 화소영역에 형성되는 스위칭박막트랜지스터 및 구동박막트랜지스터와 같이 유기전계발광패널에 내장되어 구성될 수도 있다.
본 발명에 따른 유기전계발광소자 및 그 구동방법은 상기 실시예에 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도 내에서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 다양한 변화와 변형이 가능하다는 것은 명백하며, 이러한 변화와 변형이 본 발명에 속함은 첨부된 청구 범위를 통해 알 수 있다.
이상과 같이, 본 발명에 따른 유기전계발광소자 및 그 구동방법에 의하면, 하나의 화소영역에 4개의 박막트랜지스터를 구비하고, 구동전류원을 크게 할 수 있는 프리차지(precharge)부와 전류증폭부를 더욱 포함함으로써 신호가 화소영역의 박막트랜지스터에 충방전되는 시간을 단축시킬 수 있다.
또한 전류구동방식이므로 박막트랜지스터의 문턱전압(threshold voltage; Vth) 변화에 따른 균일성 문제가 방지된다.

Claims (29)

  1. 데이터신호가 입력되는 신호선과, 상기 신호선과 교차하여 화소영역을 정의하는 주사선을 포함하는 유기전계발광패널과;
    상기 신호선의 일단에 연결되고, 서로 직렬연결된 제1프리차지트랜지스터와 제2프리차지트랜지스터를 이용하여 상기 데이터신호가 입력되기 전에 제1입력전류를 증폭한 프리차지(precharge)전류를 상기 신호선에 공급하는 프리차지부
    를 포함하는 유기전계발광소자.
  2. 제 1 항에 있어서,
    상기 신호선의 타단에 연결되어, 상기 신호선에 제2입력전류를 증폭한 증폭전류를 공급하는 전류증폭부를 더욱 포함하는 유기전계발광소자.
  3. 제 2 항에 있어서,
    상기 데이터신호와, 상기 제1입력전류 및 제2입력전류를 출력하는 구동회로부를 더욱 포함하는 유기전계발광소자.
  4. 제 3 항에 있어서,
    상기 제1 및 제2프리차지트랜지스터는 각각 게이트전극, 소스전극, 드레인전극을 포함하며, 상기 제 1 프리차지트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 프리차지트랜지스터의 게이트전극은 상기 제 1 프리차지트랜지스터의 드레인전극에 연결되고, 상기 제 1 프리차지트랜지스터의 드레인전극은 상기 제 2 프리차지트랜지스터의 소스전극에 연결되고, 상기 제 2 프리차지트랜지스터의 게이트전극에는 상기 데이터신호가 입력되기 전 일정시간동안 ON되는 프리차지신호가 입력되고, 상기 제 2 프리차지트랜지스터의 드레인전극은 상기 신호선에 연결되는 유기전계발광소자.
  5. 제 4 항에 있어서,
    상기 유기전계발광패널은 상기 신호선과 주사선에 연결되는 제 1 및 2 스위칭박막트랜지스터와, 상기 제 2 스위칭박막트랜지스터와 연결되는 제 1 및 2 구동박막트랜지스터, 스토리지캐패시터와, 상기 제 2 구동박막트랜지스터에 전력을 공급하는 전력선과, 상기 제 2 구동박막트랜지스터를 통하여 상기 전력을 공급받는 유기전계발광다이오드를 더욱 포함하는 유기전계발광소자.
  6. 제 5 항에 있어서,
    상기 전류증폭부는 상기 신호선에 병렬로 연결되는 제 1 및 2 스위치와, 상 기 제 1 스위치에 연결되는 전류증폭기와, 상기 전류증폭기 및 제 2 스위치에 연결되는 전류원을 포함하는 유기전계발광소자.
  7. 제 6 항에 있어서,
    상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되고, 상기 제 2 스위치는 상기 프리차지신호와 반대극성을 갖는 반프리차지신호에 따라 개폐되는 유기전계발광소자.
  8. 제 7 항에 있어서,
    상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 같거나 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같은 유기전계발광소자.
  9. 제 8 항에 있어서,
    상기 전류증폭기는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 내지 4 증폭트랜지스터를 포함하며, 상기 제 1 및 2 증폭트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 증폭트랜지스터의 드레인전극은 상기 제 1 및 2 증폭트랜지스터의 게이트전극과 상기 전류원에 연결되고, 상기 제 3 증폭트랜지스터의 소스전극은 상기 제 2 증폭트랜지스터의 드레인전극과 상기 제 3 및 4 증폭트랜지스터의 게이트전극과 연결되고, 상기 제 3 및 4 증폭트랜지스터의 드레인전극은 저전압원(VSS)에 연결되고, 상기 제 4 증폭트랜지스터의 소스 전극은 상기 제 1 스위치에 연결되는 유기전계발광소자.
  10. 제 9 항에 있어서,
    상기 제 1 증폭트랜지스터를 흐르는 전류보다 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류보다 상기 제 4 증폭트랜지스터를 흐르는 전류가 크도록 상기 제 1 내지 4 증폭트랜지스터의 W/L비가 설계되는 유기전계발광소자.
  11. 제 5 항에 있어서,
    상기 전류증폭부는 상기 신호선에 연결되는 전류증폭기와, 상기 전류증폭기에 연결되는 전류원을 포함하는 유기전계발광소자.
  12. 제 11 항에 있어서,
    상기 전류증폭기는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 내지 5 증폭트랜지스터와 제 1 스위치를 포함하며, 상기 제 1 및 2 증폭트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 증폭트랜지스터의 드레인전극은 상기 제 1 및 2 증폭트랜지스터의 게이트전극과 상기 전류원에 연결되고, 상기 제 3 증폭트랜지스터의 드레인전극은 상기 제 2 증폭트랜지스터의 드레인전극과 상기 제 3 내지 5 증폭트랜지스터의 게이트전극과 연결되고, 상기 제 3 내지 5 증폭트랜지스터의 소스전극은 저전압원(VSS)에 연결되고, 상기 제 1 스위치의 양단은 상기 제 4 및 5 증폭트랜지스터의 드레인전극에 각각 연결되고, 상기 제 5 증폭트랜지스터의 드레인전극은 상기 신호선에 연결되는 유기전계발광소자.
  13. 제 12 항에 있어서,
    상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되는 유기전계발광소자.
  14. 제 13 항에 있어서,
    상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같은 유기전계발광소자.
  15. 제 14 항에 있어서,
    상기 제 1 증폭트랜지스터를 흐르는 전류보다 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류보다 상기 제 4 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 4 증폭트랜지스터를 흐르는 전류는 상기 프리차지전류와 같고, 상기 제 5 증폭트랜지스터를 흐르는 전류는 상기 화소전류와 같도록 상기 제 1 내지 5 증폭트랜지스터의 W/L비가 설계되는 유기전계발광소자.
  16. 제 3 항에 있어서,
    상기 제1 및 제2프리차지트랜지스터는 각각 게이트전극, 소스전극, 드레인전극을 포함하며, 상기 제 1 프리차지트랜지스터의 소스전극은 저전압원(VSS)에 연결되고, 상기 제 1 프리차지트랜지스터의 게이트전극은 상기 제 1 프리차지트랜지스터의 드레인전극에 연결되고, 상기 제 1 프리차지트랜지스터의 드레인전극은 상기 제 2 프리차지트랜지스터의 드레인전극에 연결되고, 상기 제 2 프리차지트랜지스터의 게이트전극에는 상기 데이터신호가 입력되기 전 일정시간동안 ON되는 프리차지신호가 입력되고, 상기 제 2 프리차지트랜지스터의 소스전극은 상기 신호선에 연결되는 유기전계발광소자.
  17. 제 16 항에 있어서,
    상기 유기전계발광패널은 상기 신호선과 주사선에 연결되는 제 1 및 2 스위칭박막트랜지스터와, 상기 제 2 스위칭박막트랜지스터와 연결되는 제 1 및 2 구동박막트랜지스터, 스토리지캐패시터와, 상기 제 2 구동박막트랜지스터에 전력을 공급하는 전력선과, 상기 제 2 구동박막트랜지스터를 통하여 상기 전력을 공급받는 유기전계발광다이오드를 더욱 포함하는 유기전계발광소자.
  18. 제 17 항에 있어서,
    상기 전류증폭부는 상기 신호선에 병렬로 연결되는 제 1 및 2 스위치와, 상기 제 1 스위치에 연결되는 전류증폭기와, 상기 전류증폭기 및 제 2 스위치에 연결되는 전류원을 포함하는 유기전계발광소자.
  19. 제 18 항에 있어서,
    상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되고, 상기 제 2 스위치는 상기 프리차지신호와 반대극성을 갖는 반프리차지신호에 따라 개폐되는 유기전계발광소자.
  20. 제 19 항에 있어서,
    상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 같거나 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같은 유기전계발광소자.
  21. 제 17 항에 있어서,
    상기 전류증폭부는 상기 신호선에 연결되는 전류증폭기와, 상기 전류증폭기에 연결되는 전류원을 포함하는 유기전계발광소자.
  22. 제 21 항에 있어서,
    상기 전류증폭기는 각각 게이트전극, 소스전극, 드레인전극을 포함하는 제 1 내지 5 증폭트랜지스터와 제 1 스위치를 포함하며, 상기 제 1 및 2 증폭트랜지스터의 소스전극은 저전압원(VSS)에 연결되고, 상기 제 1 증폭트랜지스터의 드레인전극은 상기 제 1 및 2 증폭트랜지스터의 게이트전극과 상기 전류원에 연결되고, 상기 제 3 증폭트랜지스터의 드레인전극은 상기 제 2 증폭트랜지스터의 드레인전극과 상기 제 3 내지 5 증폭트랜지스터의 게이트전극과 연결되고, 상기 제 3 내지 5 증폭트랜지스터의 소스전극은 고전압원(VDD)에 연결되고, 상기 제 1 스위치의 양단은 상기 제 4 및 5 증폭트랜지스터의 드레인전극에 각각 연결되고, 상기 제 5 증폭트랜지스터의 드레인전극은 상기 신호선에 연결되는 유기전계발광소자.
  23. 제 22 항에 있어서,
    상기 제 1 스위치는 상기 프리차지신호에 따라 개폐되는 유기전계발광소자.
  24. 제 23 항에 있어서,
    상기 프리차지신호가 ON되는 경우, 상기 증폭전류는 상기 프리차지전류와 상기 제 1 스위칭박막트랜지스터를 흐르는 화소전류의 합과 같은 유기전계발광소자.
  25. 제 24 항에 있어서,
    상기 제 1 증폭트랜지스터를 흐르는 전류보다 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 2 및 3 증폭트랜지스터를 흐르는 전류보다 상기 제 4 증폭트랜지스터를 흐르는 전류가 크고, 상기 제 4 증폭트랜지스터를 흐르는 전류는 상기 프리차지전류와 같고, 상기 제 5 증폭트랜지스터를 흐르는 전류는 상기 화소전류와 같도록 상기 제 1 내지 5 증폭트랜지스터의 W/L비가 설계되는 유기전계발광소자.
  26. 제 10, 15, 20, 25 항 중 어느 하나의 항에 있어서,
    상기 전류증폭부와 상기 프리차지부는 상기 유기전계패널에 내장되는 유기전계발광소자.
  27. 유기전계발광패널의 주사선을 선택하여 게이트신호를 입력하는 단계와;
    상기 주사선과 교차하여 화소영역을 정의하는 신호선에 데이터신호를 입력하는 단계와;
    상기 신호선이 상기 데이터신호에 가까운 전위를 갖도록 상기 데이터신호가 입력되기 전에 서로 직렬연결된 제1프리차지트랜지스터와 제2프리차지트랜지스터를 이용하여 상기 신호선에 프리차지전류를 입력하는 단계
    를 포함하는 유기전계발광소자의 구동방법.
  28. 제 27 항에 있어서,
    상기 프리차지전류는 상기 신호선에 연결된 프리차지부와 전류증폭부에 의하여 입력되는 유기전계발광소자의 구동방법.
  29. 제 28 항에 있어서,
    상기 프리차지부와 전류증폭부는 상기 유기전계발광패널에 내장되는 유기전계발광소자의 구동방법.
KR1020030099938A 2003-12-30 2003-12-30 유기전계발광소자 및 그 구동방법 KR100643040B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020030099938A KR100643040B1 (ko) 2003-12-30 2003-12-30 유기전계발광소자 및 그 구동방법
US10/825,242 US7889157B2 (en) 2003-12-30 2004-04-16 Electro-luminescence display device and driving apparatus thereof
DE102004021069.1A DE102004021069B4 (de) 2003-12-30 2004-04-29 Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Ansteuerung
DE102004064324.5A DE102004064324B3 (de) 2003-12-30 2004-04-29 Elektrolumineszenz-Anzeigevorrichtung
GB0409740A GB2409753B (en) 2003-12-30 2004-04-30 Electro-luminescence display device and driving apparatus thereof
FR0404656A FR2864678B1 (fr) 2003-12-30 2004-04-30 Dispositif d'affichage a electroluminescence et procede de commande de celui-ci
TW093114779A TWI288901B (en) 2003-12-30 2004-05-25 Electro-luminescence display device and driving apparatus thereof
CNB2004100426744A CN100463036C (zh) 2003-12-30 2004-05-31 电致发光显示装置及其驱动方法
JP2004191814A JP4180546B2 (ja) 2003-12-30 2004-06-29 エレクトロルミネセンスの表示装置とその駆動方法
JP2008054577A JP4711448B2 (ja) 2003-12-30 2008-03-05 エレクトロルミネセンスの表示装置とその駆動方法
US12/951,696 US8026909B2 (en) 2003-12-30 2010-11-22 Electro-luminescence display device and driving apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099938A KR100643040B1 (ko) 2003-12-30 2003-12-30 유기전계발광소자 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050068478A KR20050068478A (ko) 2005-07-05
KR100643040B1 true KR100643040B1 (ko) 2006-11-10

Family

ID=37259032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099938A KR100643040B1 (ko) 2003-12-30 2003-12-30 유기전계발광소자 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100643040B1 (ko)

Also Published As

Publication number Publication date
KR20050068478A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US10269296B2 (en) Active-matrix display device, and active-matrix organic electroluminescent display device
US7365714B2 (en) Data driving apparatus and method of driving organic electro luminescence display panel
US7924245B2 (en) Electro-luminescence display device with data driver capable of applying current and voltage signals and driving method thereof
KR100734808B1 (ko) 임계 전압 보상을 갖는 화소 구동 회로
US8810485B2 (en) Display device and method of driving the same
US8531361B2 (en) Organic light emitting diode display and method of driving the same
JP4504926B2 (ja) 有機電界発光表示装置及びその動作方法
US8610648B2 (en) Display device comprising threshold voltage compensation for driving light emitting diodes and driving method of the same
KR100830296B1 (ko) 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
KR101285537B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US6693383B2 (en) Electro-luminescence panel
US8040297B2 (en) Emission control driver and organic light emitting display having the same
TWI431591B (zh) 影像顯示裝置
US20050052365A1 (en) Organic electroluminescence display panel and display apparatus using thereof
KR101452210B1 (ko) 표시 장치 및 그 구동 방법
JP2000276108A (ja) アクティブ型ｅｌ表示装置
US20080158205A1 (en) Display device and driving method thereof
KR101495342B1 (ko) 유기발광다이오드 표시장치
KR100811988B1 (ko) 발광제어구동부, 발광제어신호 구동방법 및 그를 이용한유기전계발광표시장치
JP4843203B2 (ja) アクティブマトリクス型表示装置
JP4889205B2 (ja) アクティブマトリクス型表示装置
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
KR100643040B1 (ko) 유기전계발광소자 및 그 구동방법
WO2022118458A1 (ja) 表示装置および画素回路
KR100741979B1 (ko) 유기 전계발광 표시장치의 화소회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 14