KR100734808B1 - 임계 전압 보상을 갖는 화소 구동 회로 - Google Patents

임계 전압 보상을 갖는 화소 구동 회로 Download PDF

Info

Publication number
KR100734808B1
KR100734808B1 KR1020050069367A KR20050069367A KR100734808B1 KR 100734808 B1 KR100734808 B1 KR 100734808B1 KR 1020050069367 A KR1020050069367 A KR 1020050069367A KR 20050069367 A KR20050069367 A KR 20050069367A KR 100734808 B1 KR100734808 B1 KR 100734808B1
Authority
KR
South Korea
Prior art keywords
storage capacitor
signal
terminal
scan
reference signal
Prior art date
Application number
KR1020050069367A
Other languages
English (en)
Other versions
KR20060048924A (ko
Inventor
두-젠 펭
시-펭 후앙
Original Assignee
탑폴리 옵토일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 탑폴리 옵토일렉트로닉스 코포레이션 filed Critical 탑폴리 옵토일렉트로닉스 코포레이션
Publication of KR20060048924A publication Critical patent/KR20060048924A/ko
Application granted granted Critical
Publication of KR100734808B1 publication Critical patent/KR100734808B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

임계 전압 및 EL 전력 보상을 갖는 화소 구동회로가 제공된다. 상기 화소 회로는 저장 커패시터, 전송 회로, 구동 소자, 및 스위칭 회로를 포함한다. 전송 회로는 데이터 신호 또는 가변 기준 신호를 저장 커패시터의 제 1 노드에 전송한다. 구동 소자는 제 1 고정 전위에 결합된 제 1 단자 및 저장 커패시터의 제 2 노드에 결합된 제 2 단자를 갖는다. 스위칭 회로는 구동 소자의 제 3 단자 및 저장 커패시터의 제 2 노드에 결합된다. 스위칭 회로는 하나의 시간 기간에 구동 소자가 다이오드-접속(diode-connect)되도록 제어될 수 있어, 구동 전류가 또 다른 시간 기간에 디스플레이 소자에 출력되도록 한다.
임계 전압, EL 전력 보상, 가변 기준 신호

Description

임계 전압 보상을 갖는 화소 구동 회로{Pixel driving circuit with threshold voltage compensation}
도 1은 AMOLES 디스플레이 내의 각 화소를 위한 종래의 2TIC(2개의 트랜지스터 및 1개의 커패시터) 회로의 구조를 도시하는 회로도.
도 2는 본 발명의 일 실시예에 따른 화소 구동 회로의 구조를 도시하는 회로도.
도 3은 도 2에 도시된 화소 구동 회로에 대한 스캔 라인(Scan) 및 기준 신호(VD)의 스캔 신호의 타이밍을 도시하는 타이밍도.
도 4는 종래 회로에서의 Vth 변화에 대한 전류 변화의 퍼센티지 및 본 발명의 일 실시예에 따른 화소 구동 회로에서의 Vth 변화에 대한 전류 변화의 퍼센티지를 도시하는 도면.
도 5는 본 발명의 실시예에 따른 디스플레이 장치를 구동시키기 위한 방법을 도시하는 흐름도.
도 6은 본 발명의 일 실시예에 따른 패널 디스플레이의 구조를 도시하는 블록도.
도 7은 본 발명의 또 다른 실시예에 따른 화소 구동 회로를 도시하는 회로 도.
도 8은 도 7에 도시된 화소 구동 회로에 대한 스캔 신호들(Scan) 및 기준 신호(VD)의 타이밍을 도시하는 타이밍도.
도 9는 본 발명의 일 실시예예 따른 기준 신호 발생기의 구조 및 각 논리(logic)에서의 그 동작을 도시하는 논리도.
도 10은 본 발명의 또 다른 실시예에 따른 기준 신호 발생기의 구조 및 각 논리에서의 그 동작을 도시하는 논리도.
도 11은 본 발명의 또 다른 실시예에 따른 화소 구동 회로를 도시하는 회로도.
도 12는 도 11에 도시된 화소 구동 회로에 대한 스캔 신호들(Scan) 및 기준 신호(VD)의 타이밍을 도시하는 타이밍도.
도 13은 도 6에 개시된 패널 디스플레이를 포함하는 전자 장치의 개략도.
본 발명은 패널 디스플레이 내의 회로에 관한 것으로, 특히 임계 전압 및 전기발광(EL) 전력 보상을 갖는 화소 구동 회로에 관한 것이다.
활성 매트릭스 유기 광 방출 다이오드(active matrix organic emitting diode: AMOLED) 디스플레이들은 현재 차세대 평면 패널 디스플레이들로 떠오르고 있다. 활성 매트릭스 액정 디스플레이(AMLCD)에 비해, AMOLED 디스플레이는 보다 높은 콘트라스트비, 보다 넓은 시야각, 백라이트가 없는 보다 얇은 모듈, 낮은 소비전력, 및 낮은 가격과 같은 많은 이점들을 갖는다. 전압원에 의해 구동되는 AMLCD 디스플레이와는 달리, AMOLED 디스플레이는 EL 장치를 구동시키기 위해 전류원을 필요로 한다. EL 장치의 밝기는 그에 의해 도통되는 전류에 비례한다. 전류 레벨의 변화들은 AMOLED 디스플레이의 밝기 균일성에 큰 영향을 미친다. 그러므로, 화소 구동 회로의 품질은 디스플레이 품질에 중요하다.
도 1은 AMOLED 디스플레이 내의 각 화소를 위한 종래의 2T1C(2개의 트랜지스터들 및 1개의 커패시터) 회로를 도시한다. 신호(Scan)가 트랜지스터(M1)를 턴온(turn on)시키고, 도 1에서 Vdata로서 도시된 데이터는 p 타입 트랜지스터(M2)의 게이트에 로딩(load)되어, 커패시터(Cst)에 저장된다. 그러므로, 광을 방출하도록 EL 장치를 구동시키는 일정한 전류가 존재할 것이다. 통상, AMOLED에서, 전류원은 도 1에 도시된 바와 같이, 데이터 전압(Vdata)에 의해 게이트되고, Vdd 및 전기발광(EL) 장치의 애노드에 접속된 소스 및 드레인을 갖는 p 타입 TFT(도 1에서 M2)에 의해 각각 구현된다. 그러므로, Vdata에 대한 EL 장치의 밝기는 아래의 관계식을 갖는다.
밝기 ∝ 전류 ∝ (Vdd - Vdata - Vth)2
여기서, Vth는 M2의 임계 전압이고, Vdd는 전원 전압이다.
통상적으로, 저온 폴리실리콘(low temperature polysilicon: LTPS) 처리로 인해 LPTS 타입 TFT에 대해 Vth의 변화가 존재하므로, Vth가 적절히 보상되지 않으면, 밝기 불균일의 문제가 AMOLED 디스플레이에서 노출되는 것으로 고려된다. 더욱이, 전력 라인 상의 전압 강하는 또한 밝기 불균일 문제를 야기한다. 이러한 문제점들을 해소하기 위해, 디스플레이 불균일을 개선하기 위해 Vth 및 Vdd를 갖는 화소 구동 회로의 구현이 요구된다.
발명의 개요
본 발명의 실시예들은 임계 전압 및 EL 전력 보상을 갖는 화소 구동 회로를 개시한다. 화소 전류에 영향을 미치며, 스위치 임계 전압에서와 같은 변화들을 일으키는 입력 전압 또는 전원 전압의 변화들 또는 둘 모두의 변화들은 보상되고, 구동 전류는 거의 영향을 받지 않으며, 회로 설계에의 의존성은 Vth(Vdd)에 무관하다. 그러므로, 각 화소의 밝기는 Vth(Vdd)에 무관하다.
본 발명의 일부 실시예들에 따른 임계 전압 보상을 갖는 화소 구동 회로는 저장 커패시터, 전송 회로, 구동 트랜지스터, 및 스위칭 회로를 포함한다. 전송 회로는 데이터 신호 또는 가변 기준 신호를 저장 커패시터의 제 1 노드에 전송한다. 구동 트랜지스터는 제 1 고정 전위에 결합된 제 1 단자 및 저장 커패시터의 제 2 노드에 결합된 제 2 단자를 갖는다. 스위칭 회로는 구동 트랜지스터의 제 3 단자 및 저장 커패시터의 제 2 노드에 결합된다. 스위칭 회로는 구동 트랜지스터 다이오드를 접속시키도록 제어될 수 있다.
본 발명의 일 실시예에 따라 디스플레이 장치를 구동하기 위한 방법은 데이터 신호, 제 1 트랜지스터의 임계 전압, 및 고정 전위를 저장 커패시터에 로딩하는 단계를 포함한다. 로딩된 데이터 신호, 제 1 커패시터의 로딩된 임계 전압, 및 로딩된 고정 전위는 임계치에 무관한 구동 전류 또는 고정 전위를 디스플레이 장치에 제공하기 위해 제 1 트랜지스터에 결합된다.
도 2는 본 발명의 제 1 실시예에 따른 임계 전압 및 전력 보상을 갖는 화소 구동 회로의 구조를 도시하는 회로도이다. 화소 구동 회로(200)는 저장 커패시터(Cst), 전송 회로(210), 구동 트랜지스터(221), 및 스위칭 회로(220)를 포함한다. 전송 회로(210)는 저장 커패시터(Cst)의 제 1 노드(A)에 결합되어, 데이터 신호(Data) 또는 가변 기준 신호(VD)를 전송한다. 가변 기준 신호(VD)는 펄스 기준 신호일 수 있다. 구동 트랜지스터(221)는 PMOS 트랜지스터이고, 제 1 고정 전위에 결합된 제 1 단자(소스) 및 저장 커패시터의 제 2 노드(B)에 결합된 제 2 단자(게이트)를 갖는다. 특히, 제 1 고정 전위는 전원 전위(VDD)이다. 스위칭 회로(220)는 구동 트랜지스터(221)의 제 3 단자(드레인) 및 저장 커패시터의 제 2 노드(B)에 결합된다. 스위칭 회로(220)는 구동 트랜지스터(221)를 다이오드 접속시키도록 제어될 수 있다. 디스플레이 장치 EL은 스위칭 회로(220)에 결합된다. 바람직하게는, 디스플레이 장치 EL은 전기발광 장치일 수 있다. 또한, 디스플레이 장치 EL의 캐소드는 제 2 고정 전위에 결합된다. 특히, 제 2 고정 전위는 접지 전위(VSS)이다.
본 발명의 실시예에 따른 전송 회로(210)는 도 2에 도시된 바와 같이, 제 1 트랜지스터(211) 및 제 2 트랜지스터(213)를 포함한다. 도 2에서, 제 1 및 제 2 트랜지스터들은 각각 PMOS 및 NMOS 트랜지스터이다. 제 1 트랜지스터(211)의 제 1 단자(소스)는 데이터 신호(Data)를 수신한다. 제 1 트랜지스터(211)의 제 2 단자(게이트) 및 제 3 단자(드레인)는 각각 제 1 스캔 라인(Scan) 및 저장 커패시터(Cst)의 제 1 노드에 접속된다. 제 2 트랜지스터(213)의 제 1 단자(드레인)는 가변 기준 신호(VD)를 수신한다. 제 2 트랜지스터(213)의 제 2 단자(게이트) 및 제 3 단자(소스)는 제 2 스캔 라인(ScanX) 및 저장 커패시터(Cst)의 제 1 노드(A)에 접속된다. 특히, 제 1 트랜지스터(211) 및 제 2 트랜지스터(213)는 박막 트랜지스터들이다. 바람직하게는, 박막 트랜지스터들은 높은 전류 구동 능력을 제공하는 폴리실리콘 박막 트랜지스터들이다. 제 1 스캔 라인(Scan)이 로우(low)로 될 때 전송 회로(210)는 데이터 신호(Data)를 저장 커패시터(Cst)의 제 1 노드에 전송한다. 제 2 스캔 라인(ScanX)이 하이로 될 때, 전송 회로(210)는 가변 기준 신호(VD)를 저장 커패시터의 제 1 노드(A)에 전송한다.
본 발명의 실시예에 따른 스위칭 회로(220)는 도 2에 도시된 바와 같이, 제 3 트랜지스터(223) 및 제 4 트랜지스터(225)를 포함한다. 도 2에 도시된 바와 같이, 제 3 및 제 4 트랜지스터들은 각각 NMOS 및 PMOS 트랜지스터들이다. 제 3 트랜 지스터의 제 1 단자(소스)는 디스플레이 장치 EL의 애노드에 접속되고, 반면에 제 3 트랜지스터(223)의 제 2 단자(게이트) 및 제 3 단자(드레인)는 각각 제 2 스캔 라인(ScanX) 및 구동 트랜지스터(221)의 제 3 단자(드레인)에 접속된다. 제 4 트랜지스터(225)의 제 1 단자(드레인)는 구동 트랜지스터(221) 및 제 3 트랜지스터(223)의 제 3 단자들(드레인)에 결합된다. 제 4 트랜지스터(225)의 제 2 단자(소스)는 저장 커패시터(Cst)의 제 2 노드(B) 및 구동 트랜지스터(221)의 제 2 단자(게이트)에 결합된다. 제 4 트랜지스터(225)의 제 3 단자(게이트)는 제 1 스캔 라인(Scan)에 접속된다. 특히, 제 3 트랜지스터(223) 및 제 4 트랜지스터(225)는 박막 트랜지스터들이다. 바람직하게는, 박막 트랜지스터들은 높은 전류 구동 능력을 제공하는 폴리실리콘 박막 트랜지스터들이다. 제 1 스캔 라인이 로우로 될 때, 스위칭 회로의 제 4 트랜지스터(225)는 구동 트랜지스터(221)를 다이오드 접속된 트랜지스터로 만든다.
도 3은 도 2에 도시된 화소 구동 회로(200)를 위한 제 1 및 제 2 스캔 라인들(Scan, ScanX)과 가변 기준 신호(VD)의 신호들의 타이밍도를 도시한다. 화소 구동 회로의 이전 방출 모드로부터, 신호(VD)가 하이로 되고, 신호들(Scan 및 ScanX)이 하이로 유지될 때, 도 2의 화소 구동 회로(200)는 방전 모드(302)에서 동작된다. 이 방전 모드에서, 고 레벨 기준 신호(VD)는 저장 커패시터(Cst)의 노드(A)에 입력되어, 트랜지스터들(223,225)을 턴온시킨다. 그러므로, 저장 커패시터(Cst)에 저장된 전하는 이 방전 모드(302)에서 방전된다. 저장 커패시터(Cst)의 방전은 후속 단계들에서 다이오드 접속된 구동 트랜지스터(221) 및 제 4 트랜지스터(225)의 정상적인 동작을 보장한다.
저장 커패시터(Cst)의 방전에 이어서, 스캔 라인들(Scan, ScanX)이 로우로 되고, 이어서 화소 구동 회로(200)는 스캔 모드(304)로 들어간다. 제 1 및 제 2 스캔 라인들(Scan,ScanX)이 로우로 될 때, 트랜지스터들(211,225)은 턴온되고, 반면에 트랜지스터들(213,223)은 턴오프된다. 트랜지스터들(211,225)이 턴온되므로, 저장 커패시터(Cst)의 제 1 노드(A)에서의 전압(VA)은 데이터 신호(Data)의 전압(Vdata)과 같고, 저장 커패시터(Cst)의 제 2 노드(B)에서의 전압(VB)은 Vdd - Vth와 같고, 여기서 Vth는 구동 트랜지스터(221)의 임계 전압이다. 그러므로, 저장 커패시터의 양단에 저장된 전압은 VA - VB = Vdata - Vdd + Vth 이다.
제 1 스캔 라인(Scan) 및 제 2 스캔 라인(ScanX)이 하이로 될 때, 스캔 모드(304)는 종료되고, 화소 구동 회로(200)는 방출 모드(306)로 들어간다. 또한, 실질적으로 스캔 모드(306)의 종료 시에, 기준 신호(VD)는 로우로 된다. 제 1 스캔 라인(Scan)이 하이로 유지되고, 제 2 스캔 라인(ScanX)이 또한 하이로 될 때, 트랜지스터들(221,225)은 턴오프되고, 반면에 트랜지스터들(213,223)은 턴온된다. VD가 OV로 되고, 트랜지스터(213)가 턴온되므로, 저장 커패시터(Cst)의 제1 노드(A)에서의 전 압(VA)이 0V가 된다. 저장 커패시터(Cst)의 전압은 즉시 변하지 못하고, 저장 커패시터(Cst)의 제 2 노드(B)에서의 전압(VB)은 Vdd - Vdata - Vth가 된다. 디스플레이 장치를 통해 흐르는 전기 전류는 (Vsg - Vth)2에 비례하므로, Vdata 2에 비례한다. 그러므로, 디스플레이 장치를 통해 흐르는 전류는 구동 트랜지스터(221)의 구동 전원 전위 Vdd뿐만 아니라, 구동 트랜지스터(221)의 임계 전압(Vth)에 무관하다. 화소 구동 회로가 화소의 방출들을 제어하므로, 상술한 동작은 반복된다.
도 4는 종래 기술 및 본 발명의 실시예에 따른 화소 구동 회로(200)를 위한 Vth 변화에 대해 전류 전화의 퍼센티지를 도시한다. 임계 전압 Vth=1.4V 가 표준으로서 주어진다. 종래 기술에서, 임계 전압(Vth)이 1.4V에서 벗어날 때, 전류 변화가 현저해 진다. 본 발명의 실시예에 따른 화소 구동 회로(200)에 의한 전류 변화는 종래 기술에 비해 무시할 수 있다.
도 7은, 도 1의 제 1 스캔 라인(Scan) 및 제 2 스캔 라인(ScanX)이 함께 묶여지고 동일한 신호(Scan)에 의해 제어된다는 것을 제외하고는, 도 2에 도시된 화소 구동 회로와 유사한 구조를 개시하는 본 발명의 제 2 실시예를 도시한다. 도 8은 도 7에 도시된 화소 구동 회로(700)를 위한 스캔 라인들의 신호(Scan)와 가변 기준 신호(VD)의 타이밍도를 도시한다.
도 11은 이하에 언급된 것을 제외하고는 도 2에 도시된 화소 구동 회로와 유 사한 구조를 개시하는 본 발명의 제 3 실시예를 도시한다. 도 12는 도 11에 도시된 화소 구동 회로를 위한 스캔 신호들(Scan, ScanX)과 기준 신호(VD)의 타이밍을 도시하는 타이밍도이다. 도 2와 도 11의 차이는 제 2 스캔 라인(ScanX)에 의해 제어되는 트랜지스터들이 정반대 타입이라는 것이다. 그러므로, 도 12에 도시된 제 2 스캔 라인(ScanX)의 신호 또한 도 11의 화소 구동 회로를 작동시키도록 반전된다. 본 실시예에서, 도 12에 도시된 바와 같이, 3개의 모드들이 제공된다. 그 동작은 제 1 실시예에 대한 설명과 유사하므로, 추가적으로 설명할 필요가 없음을 숙련자는 이해할 것이다.
여기서, 본 발명은 또한 기준 신호 발생기의 실시예들을 제공한다. 기준 신호 발생기의 일 실시예는 도 9에 도시된 바와 같이 2개의 NAND 게이트들(930,950) 및 두 개의 AND 게이트들(910,970)을 포함한다. 신호들(VSR1 및 VRS2)은 제 1 AND 게이트(910)의 두 개의 입력들(911,913)에 전송되며, 여기서 VRS1 및 VRS2는 게이트 구동기 회로에서 수직 이동 레지스터들에 의해 발생된 신호들을 나타낸다. 제 1 AND 게이트(910)의 출력 신호 및 제 1 인에이블 신호(ENBV1)는 각각 제 1 NAND 게이트(930)의 제 1 및 제 2 입력(931,933)에 전송되어, 제 1 스캔 신호(ScanX)를 발생시킨다. 제 1 AND 게이트(910)의 출력 신호 및 인테이블 신호들(ENBV1,ENBV2)은 제 2 NAND 게이트(950)의 입력들(951,953)에 전송된다. 결국, 제 2 NAND 게이트(950)는 제 2 스캔 신호(Scan)를 발생시킨다. 제 1 AND 게이트(910)의 출력 신호 및 제 2 인에이비블 신호(ENBV2)는 각각 제 1 AND 게이트(970)의 제 1 및 제 2 입 력(971,973)에 전송되어 기준 신호(VD)를 제공한다.
도 10은 기준 신호 발생기의 또 다른 실시예를 도시한다. 기준 신호 발생기의 본 실시예는 두 개의 NAND 게이트들(110,120) 및 하나의 AND 게이트(130)를 포함한다. 신호들(VSR1,VSR2,ENBV1)은 제 1 NAND 게이트(110)의 입력들(111,113,115)에 전송되어, 제 1 스캔 신호(ScanX)를 제공한다. 신호들(VSR1,VSR2,ENBV1,ENBV2)은 제 2 NAND 게이트(120)의 입력들(121,123,125,127)에 전송된다. 결국, 제 2 NAND 게이트(120)는 제 2 스캔 신호(Scan)를 발생시킨다. 신호들(VSR1,VSR2,ENBV2)은 AND 게이트(130)의 입력들(131,133,135)에 전송되어, 신호(VD)를 발생시킨다.
또한, 본 발명의 실시예는 또한 패널 디스플레이를 제공한다. 도 6에 도시된 바와 같이, 패널 디스플레이(600)는 화소 어레이(610) 및 제어기(640)를 포함한다. 화소 어레이(610)는 도 2에 도시된 복수의 화소 구동 회로들을 포함한다. 제어기는 화소 어레이에 동적으로 결합되어, 저장 커패시터, 전송 회로, 구동 소자, 및 스위칭 회로의 동작들을 제어한다. 또한, 본 발명의 실시예들은 도 13에 도시된 바와 같이, 도 6에 개시된 패널 디스플레이를 포함하는 전자 장치를 제공한다.
도 5는 본 발명에 따른 디스플레이 장치를 구동시키기 위한 방법의 실시예를 도시한다. 구동 방법은 방전 모드 동안 저장 커패시터를 방전시키는 것으로 시작한다(단계 510). 방전 모드는 스캔 모드 전에 일어나며, 바람직하게는, 기준 신호의 제 1 스위칭으로 시작하여 스캔 모드의 시작 시에 종료된다. 그 후에, 데이터 신호, 구동 커패시터(221)의 임계 전압, 및 고정 전위는 스캔 모드 동안 저장 커패시터에 로딩된다(단계 520). 결국, 로딩된 데이터 신호, 제 1 트랜지스터의 로딩된 임계 전압, 및 로딩된 고정 전위는 제 1 트랜지스터에 결합되어, 디스플레이에 임계 또는 고정 전위에 무관한 구동 전류를 제공한다(단계 530). 특히, 디스플레이 장치는 일 실시예에 따른 전기발광 장치이다. 스캔 모드는 기준 신호의 제 2 스위칭이 일어나고 화소 구동 회로가 방출 모드에 들어갈 때 실질적으로 완료된다.
바람직하게는, 기준 신호의 제 2 스위칭은 개선된 디스플레이 품질이 얻어질 수 있도록 스캔 모드의 종료 전에 일어난다. 또한, 구동 트랜지스터의 게이트는 저장 커패시터에 접속되고, 구동 트랜지스터의 소스는 고정 전위에 접속된다. 특히, 고정 전위는 전원 전위이다.
본 발명의 실시예들은 임계 전압 보상을 갖는 화소 구동 회로를 제공한다. 임계 전압 또는 전원 전위 또는 둘 모두의 변화들 보상되고, 구동 회로는 Vth(Vdd)에 무관하다. 그러므로, 각 화소의 밝기는 Vth(Vdd)에 무관하다.
본 발명이 여러 가지 실시예들로 예로써 설명되었지만, 본 발명은 개시된 실시예들에 제한되지 않음을 이해할 것이다. 반대로, 본 발명은 (기술분야의 당업자에게 명백한 바와 같이) 다양한 변형예들을 포괄하도록 의도된다. 그러므로, 첨부된 청구의 범위는 이러한 변형예들 모두를 포함하도록 최광으로 해석되어야 한다.
본 발명은 임계 전압 및 EL 전력 보상을 갖는 화소 구동 회로를 제공한다.

Claims (24)

  1. 화소 구동 회로에 있어서,
    제 1 및 제 2 노드를 갖는 저장 커패시터;
    상기 저장 커패시터의 제 1 노드에 결합된 전송 회로로서, 데이터 신호 또는 가변 기준 신호를 상기 저장 커패시터의 제 1 노드에 전송하는, 상기 전송 회로;
    제 1 고정 전위에 결합된 제 1 단자, 상기 저장 커패시터의 제 2 노드에 결합된 제 2 단자, 및 구동 전류를 출력하기 위한 제 3 단자를 갖는 구동 소자; 및
    상기 구동 소자의 제 3 단자 및 상기 저장 커패시터의 제 2 노드에 결합된 스위칭 회로로서, 상기 구동 소자가 하나의 시간 기간에 다이오드-접속(diode-connect)되도록 할 수 있고, 상기 구동 전류가 또 다른 시간 기간에 디스플레이 소자에 출력되도록 하는, 상기 스위칭 회로를 포함하고,
    상기 데이터 신호는 전압 구동 신호인, 화소 구동 회로.
  2. 제 1항에 있어서, 상기 구동 소자는 PMOS 트랜지스터인, 화소 구동 회로.
  3. 제 1항에 있어서, 상기 가변 기준 신호는 펄스된 기준 신호(pulsed reference signal)인, 화소 구동 회로.
  4. 제 1항에 있어서, 상기 전송 회로는,
    상기 데이터 신호를 수신하는 제 1 단자, 제 1 스캔 라인에 접속된 제 2 단 자, 및 상기 저장 커패시터의 제 1 노드에 결합된 제 3 단자를 갖는 제 1 트랜지스터; 및
    상기 가변 기준 신호를 수신하는 제 1 단자, 제 2 스캔 라인에 접속된 제 2 단자, 및 상기 저장 커패시터의 제 1 노드에 결합된 제 3 단자를 갖는 제 2 트랜지스터를 포함하는, 화소 구동 회로.
  5. 제 4항에 있어서, 상기 제 1 및 제 2 트랜지스터들은 각각 PMOS 및 NMOS 트랜지스터인, 화소 구동 회로.
  6. 제 4항에 있어서, 상기 제 1 및 제 2 트랜지스터들은 PMOS 트랜지스터들인, 화소 구동 회로.
  7. 제 5항에 있어서, 상기 제 1 및 제 2 스캔 라인들은 각각 동일한 극성의 펄스들을 갖는, 화소 구동 회로.
  8. 제 6항에 있어서, 상기 제 1 및 제 2 스캔 라인들은 각각 서로 다른 극성들의 펄스들을 갖는, 화소 구동 회로.
  9. 제 7항 또는 제 8항에 있어서, 상기 제 2 스캔 라인은 상기 제 1 스캔 라인보다 늦은 펄스-오버 타이밍(pulse-over timing)을 갖는, 화소 구동 회로.
  10. 제 5항에 있어서, 상기 제 1 및 제 2 스캔 라인들은 함께 묶여진, 화소 구동 회로.
  11. 제 1항에 있어서, 상기 스위칭 회로는,
    상기 디스플레이 소자에 접속된 제 1 단자, 제 2 스캔 라인에 접속된 제 2 단자, 및 상기 구동 소자의 제 3 단자에 접속된 제 3 단자를 갖는 제 3 트랜지스터; 및
    상기 구동 소자 및 상기 제 3 트랜지스터의 제 3 단자들에 결합된 제 1 단자, 상기 저장 커패시터의 제 2 노드 및 상기 구동 소자의 제 2 단자에 결합된 제 2 단자, 및 제 1 스캔 라인에 접속된 제 3 단자를 갖는 제 4 트랜지스터를 포함하는, 화소 구동 회로.
  12. 제 11항에 있어서, 상기 제 3 및 제 4 트랜지스터들은 각각 NMOS 및 PMOS 트랜지스터인, 화소 구동 회로.
  13. 제 11항에 있어서, 상기 제 3 및 제 4 트랜지스터들은 PMOS 트랜지스터들인, 화소 구동 회로.
  14. 제 1항에 있어서, 상기 제 1 고정 전위는 전력 공급 전위(power supply potential)인, 화소 구동 회로.
  15. 제 1항에 있어서, 상기 전송 회로에 결합된 기준 신호 발생기를 더 포함하는, 화소 구동 회로.
  16. 제 15항에 있어서, 상기 기준 신호 발생기는,
    수직 이동 레지스터들(vertical shift registers)로부터 신호들을 수신하는 2개의 입력들을 가지며, 출력 신호를 발생시키는 제 1 AND 게이트;
    상기 제 1 AND 게이트로부터 출력 신호를 수신하는 제 1 입력 및 제 1 인에이블 신호를 수신하는 제 2 입력을 가지며, 상기 제 2 스캔 라인을 위한 제 1 스캔 신호를 발생시키는 제 1 NAND 게이트;
    상기 제 1 AND 게이트로부터의 출력 신호, 상기 제 1 인에이블 신호, 제 2 인에이블 신호를 각각 수신하는 3개의 입력들을 가지며, 상기 제 1 스캔 라인을 위한 제 2 스캔 신호를 발생시키는 제 2 NAND 게이트; 및
    상기 제 1 AND 게이트로부터 출력 신호를 수신하는 제 1 입력 및 상기 제 2 인에이블 신호를 수신하는 제 2 입력을 가지며, 기준 신호를 발생시키는 제 2 AND 게이트를 포함하는, 화소 구동 회로.
  17. 제 15항에 있어서, 상기 기준 신호 발생기는,
    수직 이동 레지스터들로부터 신호들을 수신하는 2개의 입력들 및 제 1 인에 이블 신호를 수신하는 제 3 입력을 가지며, 상기 제 2 스캔 라인을 위한 제 1 스캔 신호를 발생시키는 제 1 NAND 게이트;
    수직 이동 레지스터들로부터 신호들을 수신하는 2개의 입력들 및 상기 제 1 인에이블 신호와 제 2 인에이블 신호를 각각 수신하는 2개의 입력들을 가지며, 상기 제 1 스캔 라인을 위한 제 2 스캔 신호를 발생시키는 제 2 NAND 게이트; 및
    수직 이동 레지스터들로부터 신호들을 수신하는 2개의 입력들 및 제 2 인에이블 신호를 수신하는 제 3 입력을 가지며, 기준 신호를 발생시키는 AND 게이트를 포함하는, 화소 구동 회로.
  18. 구동 소자 및 저장 커패시터를 갖는 디스플레이 소자를 구동시키기 위한 방법에 있어서,
    기준 신호를 인가함으로써 스위칭가능 회로를 통해 상기 저장 커패시터를 방전시키는 단계;
    상기 구동 소자의 임계 전압 및 데이터 신호를 상기 저장 커패시터에 로딩(loading)하는 단계; 및
    임계치 독립 구동 전류(threshold-independent driving current)를 상기 디스플레이 소자에 제공하기 위해 상기 로딩된 데이터 신호 및 로딩된 임계 전압을 상기 구동 소자에 결합시키는 단계를 포함하고,
    상기 데이터 신호는 전압 구동 신호인, 디스플레이 소자 구동 방법.
  19. 제 18항에 있어서,
    상기 로딩 단계에서, 상기 데이터 신호 및 상기 제 1 트랜지스터의 상기 임계 전압과 함께, 고정 공급 전위(fixed supply potential) 또한 상기 저장 커패시터에 로딩되고,
    상기 결합 단계에서, 상기 로딩된 데이터 신호 및 상기 로딩된 임계 전압과 함께, 로딩된 고정 공급 전위 또한 상기 구동 소자에 결합되는, 디스플레이 소자 구동 방법.
  20. 제 19항에 있어서, 상기 저장 커패시터를 방전시키는 단계는, 상기 기준 신호가 상기 로딩 단계 전에 고 레벨을 갖는 상기 저장 커패시터에 인가될 때에 시작하는, 디스플레이 소자 구동 방법.
  21. 제 19항에 있어서, 상기 로딩 단계는, 상기 데이터 신호가 상기 저장 커패시터에 인가되도록 활성 스캔 라인이 스위치 소자에 인가될 때에 스캔 모드로 시작하는, 디스플레이 소자 구동 방법.
  22. 제 18항에 있어서, 상기 로딩된 데이터 신호, 상기 로딩된 임계 전압, 및 상기 로딩된 고정 전위를 상기 구동 소자에 결합시키는 단계는, 상기 기준 신호가 저 레벨을 갖는 상기 저장 커패시터에 인가된 후에 상기 스캔 모드로 시작하는, 디스플레이 소자 구동 방법.
  23. 제 21항 또는 제 22항에 있어서, 상기 기준 신호는 스위치 소자를 통해 상기 저장 커패시터에 인가되기 전에 그의 상태를 변경하는, 디스플레이 소자 구동 방법.
  24. 제 18항에 있어서, 상기 고정 전위는 전력 공급 전위인, 디스플레이 소자 구동 방법.
KR1020050069367A 2004-08-02 2005-07-29 임계 전압 보상을 갖는 화소 구동 회로 KR100734808B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US59816804P 2004-08-02 2004-08-02
US60/598,168 2004-08-02
US63440104P 2004-12-07 2004-12-07
US60/634,401 2004-12-07
US11/173,820 US7616177B2 (en) 2004-08-02 2005-07-01 Pixel driving circuit with threshold voltage compensation
US11/173,820 2005-07-01

Publications (2)

Publication Number Publication Date
KR20060048924A KR20060048924A (ko) 2006-05-18
KR100734808B1 true KR100734808B1 (ko) 2007-07-03

Family

ID=35355728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069367A KR100734808B1 (ko) 2004-08-02 2005-07-29 임계 전압 보상을 갖는 화소 구동 회로

Country Status (5)

Country Link
US (1) US7616177B2 (ko)
EP (1) EP1624437A3 (ko)
JP (1) JP4398413B2 (ko)
KR (1) KR100734808B1 (ko)
TW (1) TWI313442B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP2007148222A (ja) * 2005-11-30 2007-06-14 Hitachi Displays Ltd 画像表示装置
US20070126728A1 (en) * 2005-12-05 2007-06-07 Toppoly Optoelectronics Corp. Power circuit for display and fabrication method thereof
KR100719666B1 (ko) * 2006-04-04 2007-05-18 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR100719670B1 (ko) * 2006-04-06 2007-05-18 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
JP4145937B2 (ja) * 2006-04-24 2008-09-03 セイコーエプソン株式会社 液晶装置、その制御回路および電子機器
TWI371018B (en) * 2006-05-09 2012-08-21 Chimei Innolux Corp System for displaying image and driving display element method
US7782278B2 (en) * 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
KR101373736B1 (ko) 2006-12-27 2014-03-14 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US7847767B2 (en) * 2007-01-17 2010-12-07 Himax Technologies Limited Pixel circuit
JP5332109B2 (ja) * 2007-02-06 2013-11-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP4281019B2 (ja) 2007-02-19 2009-06-17 ソニー株式会社 ディスプレイ装置
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
US7985978B2 (en) 2007-04-17 2011-07-26 Himax Technologies Limited Display and pixel circuit thereof
KR101407302B1 (ko) * 2007-12-27 2014-06-13 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
KR100922071B1 (ko) 2008-03-10 2009-10-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI402803B (zh) * 2008-12-23 2013-07-21 Univ Nat Chiao Tung The pixel compensation circuit of the display device
KR20110011940A (ko) * 2009-07-29 2011-02-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI413053B (zh) * 2009-10-09 2013-10-21 Innolux Corp 平面顯示裝置及其驅動方法
CN102405492B (zh) * 2010-04-05 2015-07-15 株式会社日本有机雷特显示器 有机电致发光显示装置及其控制方法
TWI438752B (zh) * 2011-05-26 2014-05-21 Innolux Corp 畫素結構及具有該畫素結構的顯示系統
KR102008469B1 (ko) * 2013-02-27 2019-08-08 삼성디스플레이 주식회사 표시 장치의 검사 장치, 방법 및 컴퓨터 판독 가능한 기록 매체
CN103354077B (zh) 2013-05-31 2017-02-08 上海和辉光电有限公司 一种像素驱动电路及显示面板
KR102035301B1 (ko) * 2013-07-15 2019-10-23 삼성디스플레이 주식회사 화소회로, 이를 이용한 표시장치 및 표시장치의 구동 방법
KR102396288B1 (ko) 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI562119B (en) * 2014-11-26 2016-12-11 Hon Hai Prec Ind Co Ltd Pixel unit and driving method for driving the pixel unit
CN104575389A (zh) * 2015-01-29 2015-04-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN105118438B (zh) * 2015-09-21 2017-07-25 京东方科技集团股份有限公司 像素驱动电路、方法、像素电路和显示装置
JP6653551B2 (ja) 2015-11-09 2020-02-26 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
US10347185B2 (en) 2017-08-24 2019-07-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode (OLED) pixel circuits, driving method thereof, and OLED displays
CN107331351B (zh) * 2017-08-24 2023-08-29 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2002169510A (ja) 2000-09-20 2002-06-14 Seiko Epson Corp アクティブマトリクス型表示装置の駆動回路及び電子機器及び電子装置の駆動方法及び電子装置
KR20040033248A (ko) * 2002-10-11 2004-04-21 소니 가부시끼 가이샤 액티브 매트릭스 표시장치 및 그 구동방법
KR20050051300A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341790A (ja) 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
US7119770B2 (en) * 2001-08-17 2006-10-10 Lg Electronics Inc. Driving apparatus of electroluminescent display device and driving method thereof
JP4230744B2 (ja) 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
KR100490622B1 (ko) 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
US7173585B2 (en) * 2004-03-10 2007-02-06 Wintek Corporation Active matrix display driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2002169510A (ja) 2000-09-20 2002-06-14 Seiko Epson Corp アクティブマトリクス型表示装置の駆動回路及び電子機器及び電子装置の駆動方法及び電子装置
KR20040033248A (ko) * 2002-10-11 2004-04-21 소니 가부시끼 가이샤 액티브 매트릭스 표시장치 및 그 구동방법
KR20050051300A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법

Also Published As

Publication number Publication date
TW200606781A (en) 2006-02-16
JP4398413B2 (ja) 2010-01-13
JP2006048041A (ja) 2006-02-16
EP1624437A2 (en) 2006-02-08
TWI313442B (en) 2009-08-11
US7616177B2 (en) 2009-11-10
KR20060048924A (ko) 2006-05-18
US20060023551A1 (en) 2006-02-02
EP1624437A3 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100734808B1 (ko) 임계 전압 보상을 갖는 화소 구동 회로
US20210407376A1 (en) Pixel circuit, driving method, and display apparatus
US6535185B2 (en) Active driving circuit for display panel
CN109584808B (zh) 像素驱动电路、显示装置及驱动方法
US8111216B2 (en) Display system and pixel driving circuit thereof
US20170263187A1 (en) Organic light-emitting pixel driving circuit, driving method thereof, and organic light-emitting display panel
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US7561128B2 (en) Organic electroluminescence display device
JP5266667B2 (ja) 画素およびディスプレイパネル
US8665182B2 (en) Emission control driver and organic light emitting display device using the same
KR20180004369A (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
KR100604057B1 (ko) 화소 및 이를 이용한 발광 표시장치
US7173582B2 (en) Current drive circuit and image display device
US20100128021A1 (en) Pixel and organic light emitting display device using the same
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR101231846B1 (ko) 유기발광다이오드 표시소자 및 그의 구동 방법
KR20090073688A (ko) 발광 표시 장치 및 그 구동 방법
TWI410928B (zh) 畫素結構、顯示面板及其驅動方法
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법
KR20100073440A (ko) 제어 드라이버 및 이를 구비한 표시장치
KR100434326B1 (ko) 전계발광 디스플레이 패널의 구동방법
KR100469347B1 (ko) 전계발광 디스플레이 패널
KR101151287B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법
KR100643040B1 (ko) 유기전계발광소자 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140611

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150608

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170614

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190614

Year of fee payment: 13