KR100734808B1 - Pixel driving circuit with threshold voltage compensation - Google Patents

Pixel driving circuit with threshold voltage compensation Download PDF

Info

Publication number
KR100734808B1
KR100734808B1 KR1020050069367A KR20050069367A KR100734808B1 KR 100734808 B1 KR100734808 B1 KR 100734808B1 KR 1020050069367 A KR1020050069367 A KR 1020050069367A KR 20050069367 A KR20050069367 A KR 20050069367A KR 100734808 B1 KR100734808 B1 KR 100734808B1
Authority
KR
South Korea
Prior art keywords
method
terminal
signal
storage capacitor
circuit
Prior art date
Application number
KR1020050069367A
Other languages
Korean (ko)
Other versions
KR20060048924A (en
Inventor
두-젠 펭
시-펭 후앙
Original Assignee
탑폴리 옵토일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US59816804P priority Critical
Priority to US60/598,168 priority
Priority to US63440104P priority
Priority to US60/634,401 priority
Priority to US11/173,820 priority patent/US7616177B2/en
Priority to US11/173,820 priority
Application filed by 탑폴리 옵토일렉트로닉스 코포레이션 filed Critical 탑폴리 옵토일렉트로닉스 코포레이션
Publication of KR20060048924A publication Critical patent/KR20060048924A/en
Application granted granted Critical
Publication of KR100734808B1 publication Critical patent/KR100734808B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes

Abstract

임계 전압 및 EL 전력 보상을 갖는 화소 구동회로가 제공된다. The pixel driver circuits is provided with a threshold voltage and EL power compensation. 상기 화소 회로는 저장 커패시터, 전송 회로, 구동 소자, 및 스위칭 회로를 포함한다. The pixel circuit includes a storage capacitor, a transferring circuit, a driving element, and a switching circuit. 전송 회로는 데이터 신호 또는 가변 기준 신호를 저장 커패시터의 제 1 노드에 전송한다. Transmission circuit transmits a data signal or a variable reference signal to the first node of the storage capacitor. 구동 소자는 제 1 고정 전위에 결합된 제 1 단자 및 저장 커패시터의 제 2 노드에 결합된 제 2 단자를 갖는다. The drive element has a second terminal coupled to a second node of the first terminal and a storage capacitor coupled to a first fixed potential. 스위칭 회로는 구동 소자의 제 3 단자 및 저장 커패시터의 제 2 노드에 결합된다. The switching circuit is coupled to a second node of the storage capacitor and the third terminal of the drive element. 스위칭 회로는 하나의 시간 기간에 구동 소자가 다이오드-접속(diode-connect)되도록 제어될 수 있어, 구동 전류가 또 다른 시간 기간에 디스플레이 소자에 출력되도록 한다. The switching circuit is the driving element in a time period diode so that the output on the display device to be controlled can be connected (diode-connect), the drive current is still another time period.
임계 전압, EL 전력 보상, 가변 기준 신호 Threshold voltage, EL power compensation, a variable reference signal

Description

임계 전압 보상을 갖는 화소 구동 회로{Pixel driving circuit with threshold voltage compensation} Pixel driving circuit with threshold voltage compensation {Pixel driving circuit with threshold voltage compensation}

도 1은 AMOLES 디스플레이 내의 각 화소를 위한 종래의 2TIC(2개의 트랜지스터 및 1개의 커패시터) 회로의 구조를 도시하는 회로도. Figure 1 is a conventional 2TIC (2 transistors and 1 capacitor) for the pixels of the display AMOLES circuit diagram showing the structure of a circuit.

도 2는 본 발명의 일 실시예에 따른 화소 구동 회로의 구조를 도시하는 회로도. Figure 2 is a circuit diagram showing a structure of a pixel driving circuit according to an embodiment of the present invention.

도 3은 도 2에 도시된 화소 구동 회로에 대한 스캔 라인(Scan) 및 기준 신호(V D )의 스캔 신호의 타이밍을 도시하는 타이밍도. Figure 3 is a timing chart showing the timing of the scan signal of the scan line (Scan) and the reference signal (V D) to the pixel driving circuit shown in Fig.

도 4는 종래 회로에서의 V th 변화에 대한 전류 변화의 퍼센티지 및 본 발명의 일 실시예에 따른 화소 구동 회로에서의 V th 변화에 대한 전류 변화의 퍼센티지를 도시하는 도면. Diagram 4 shows a percentage of current change in the V th change in the pixel driving circuit according to the percentage and an embodiment of the invention of the current change in the V th change in the conventional circuit.

도 5는 본 발명의 실시예에 따른 디스플레이 장치를 구동시키기 위한 방법을 도시하는 흐름도. Figure 5 is a flow diagram illustrating a method for driving a display device according to an embodiment of the invention.

도 6은 본 발명의 일 실시예에 따른 패널 디스플레이의 구조를 도시하는 블록도. Figure 6 is a block diagram showing a structure of a display panel according to an embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 화소 구동 회로를 도시하는 회로 도. 7 is a circuit diagram showing a pixel driving circuit according to still another embodiment of the present invention.

도 8은 도 7에 도시된 화소 구동 회로에 대한 스캔 신호들(Scan) 및 기준 신호(V D )의 타이밍을 도시하는 타이밍도. Figure 8 is a timing chart showing the timing of the scan signal to the pixel driving circuit (Scan) and the reference signal (V D) shown in Fig.

도 9는 본 발명의 일 실시예예 따른 기준 신호 발생기의 구조 및 각 논리(logic)에서의 그 동작을 도시하는 논리도. 9 is a logic diagram illustrating the operation of the structure and each logic (logic) of the one ExamplesExamples reference signal generator according to the present invention.

도 10은 본 발명의 또 다른 실시예에 따른 기준 신호 발생기의 구조 및 각 논리에서의 그 동작을 도시하는 논리도. 10 is a logic diagram showing the structure and operation of the logic in each of the reference signal generator according to still another embodiment of the present invention.

도 11은 본 발명의 또 다른 실시예에 따른 화소 구동 회로를 도시하는 회로도. 11 is a circuit diagram showing a pixel driving circuit according to still another embodiment of the present invention.

도 12는 도 11에 도시된 화소 구동 회로에 대한 스캔 신호들(Scan) 및 기준 신호(V D )의 타이밍을 도시하는 타이밍도. Figure 12 is a timing chart showing the timing of the scan signal to the pixel driving circuit (Scan) and the reference signal (V D) shown in Fig.

도 13은 도 6에 개시된 패널 디스플레이를 포함하는 전자 장치의 개략도. 13 is a schematic diagram of an electronic device comprising the disclosed panel display in Fig.

본 발명은 패널 디스플레이 내의 회로에 관한 것으로, 특히 임계 전압 및 전기발광(EL) 전력 보상을 갖는 화소 구동 회로에 관한 것이다. The present invention relates to a circuit in a panel display and, more particularly, to a pixel driving circuit with threshold voltage and electroluminescent (EL) power compensation.

활성 매트릭스 유기 광 방출 다이오드(active matrix organic emitting diode: AMOLED) 디스플레이들은 현재 차세대 평면 패널 디스플레이들로 떠오르고 있다. Active matrix organic light-emitting diode (active matrix organic emitting diode: AMOLED) displays are currently emerging next generation of flat panel displays. 활성 매트릭스 액정 디스플레이(AMLCD)에 비해, AMOLED 디스플레이는 보다 높은 콘트라스트비, 보다 넓은 시야각, 백라이트가 없는 보다 얇은 모듈, 낮은 소비전력, 및 낮은 가격과 같은 많은 이점들을 갖는다. With respect to the active matrix liquid crystal display (AMLCD), AMOLED display has many advantages, such as higher contrast ratio, wider viewing angle, thinner module without backlight, low power consumption, and low cost. 전압원에 의해 구동되는 AMLCD 디스플레이와는 달리, AMOLED 디스플레이는 EL 장치를 구동시키기 위해 전류원을 필요로 한다. Unlike the AMLCD display, which is driven by a voltage source, AMOLED display requires a current source to drive an EL device. EL 장치의 밝기는 그에 의해 도통되는 전류에 비례한다. Brightness of the EL device is proportional to the current conducted by them. 전류 레벨의 변화들은 AMOLED 디스플레이의 밝기 균일성에 큰 영향을 미친다. Changes in the current level will have a big impact on brightness uniformity of the AMOLED display. 그러므로, 화소 구동 회로의 품질은 디스플레이 품질에 중요하다. Therefore, the quality of a pixel driving circuit is critical to display quality.

도 1은 AMOLED 디스플레이 내의 각 화소를 위한 종래의 2T1C(2개의 트랜지스터들 및 1개의 커패시터) 회로를 도시한다. Figure 1 illustrates a conventional 2T1C (2 transistors and 1 capacitor) circuit for each pixel in the AMOLED display. 신호(Scan)가 트랜지스터(M1)를 턴온(turn on)시키고, 도 1에서 V data 로서 도시된 데이터는 p 타입 트랜지스터(M2)의 게이트에 로딩(load)되어, 커패시터(C st )에 저장된다. Signal (Scan) is and the transistor (M1) turn on (turn on), the data shown as V data in Figure 1 are load (load) to the gate of the p-type transistor (M2), is stored in the capacitor (C st) . 그러므로, 광을 방출하도록 EL 장치를 구동시키는 일정한 전류가 존재할 것이다. Therefore, there will be a constant current driving the EL device to emit light. 통상, AMOLED에서, 전류원은 도 1에 도시된 바와 같이, 데이터 전압(V data )에 의해 게이트되고, V dd 및 전기발광(EL) 장치의 애노드에 접속된 소스 및 드레인을 갖는 p 타입 TFT(도 1에서 M2)에 의해 각각 구현된다. In general, in the AMOLED, a current source is shown in Figure 1, and a gate by the data voltage (V data), V dd, and electroluminescence (EL) p-type TFT with source and drain connected to the anode of the device (Fig. 1 is implemented in each by M2). 그러므로, V data 에 대한 EL 장치의 밝기는 아래의 관계식을 갖는다. Therefore, the brightness of the EL device of the V data has a relation below.

밝기 ∝ 전류 ∝ (V dd - V data - V th ) 2 Brightness current α α (V dd - V data - V th) 2

여기서, V th 는 M2의 임계 전압이고, V dd 는 전원 전압이다. Here, V th is the threshold voltage of M2, V dd is a power supply voltage.

통상적으로, 저온 폴리실리콘(low temperature polysilicon: LTPS) 처리로 인해 LPTS 타입 TFT에 대해 V th 의 변화가 존재하므로, V th 가 적절히 보상되지 않으면, 밝기 불균일의 문제가 AMOLED 디스플레이에서 노출되는 것으로 고려된다. Typically, the low-temperature polysilicon: If the (low temperature polysilicon LTPS) due to the treatment, so the change in V th exists for LPTS type TFT, V th is not properly compensated, the problem of brightness non-uniformity is considered to be exposed at the AMOLED display . 더욱이, 전력 라인 상의 전압 강하는 또한 밝기 불균일 문제를 야기한다. Moreover, the voltage drop on the power line also causes the brightness non-uniformity problem. 이러한 문제점들을 해소하기 위해, 디스플레이 불균일을 개선하기 위해 V th 및 V dd 를 갖는 화소 구동 회로의 구현이 요구된다. In order to solve these problems, the implementation of the pixel drive circuit having a V th and V dd is required to improve the display unevenness.

발명의 개요 Summary of the Invention

본 발명의 실시예들은 임계 전압 및 EL 전력 보상을 갖는 화소 구동 회로를 개시한다. Embodiments of the invention disclose a pixel driving circuit with threshold voltage and EL power compensation. 화소 전류에 영향을 미치며, 스위치 임계 전압에서와 같은 변화들을 일으키는 입력 전압 또는 전원 전압의 변화들 또는 둘 모두의 변화들은 보상되고, 구동 전류는 거의 영향을 받지 않으며, 회로 설계에의 의존성은 V th (V dd )에 무관하다. Affect the pixel current, and switches the threshold changes in both the voltage change in the input voltage or changes in supply voltage, causing the like from, or both, are compensated, the driving current does not substantially influence, the dependence of the circuit design is V th it is independent to (V dd). 그러므로, 각 화소의 밝기는 V th (V dd )에 무관하다. Therefore, the brightness of each pixel is independent of V th (V dd).

본 발명의 일부 실시예들에 따른 임계 전압 보상을 갖는 화소 구동 회로는 저장 커패시터, 전송 회로, 구동 트랜지스터, 및 스위칭 회로를 포함한다. Pixel driving circuit with threshold voltage compensation according to some embodiments of the present invention comprises a storage capacitor, a transferring circuit, a driving transistor, and a switching circuit. 전송 회로는 데이터 신호 또는 가변 기준 신호를 저장 커패시터의 제 1 노드에 전송한다. Transmission circuit transmits a data signal or a variable reference signal to the first node of the storage capacitor. 구동 트랜지스터는 제 1 고정 전위에 결합된 제 1 단자 및 저장 커패시터의 제 2 노드에 결합된 제 2 단자를 갖는다. The driving transistor has a second terminal coupled to a second node of the first terminal and a storage capacitor coupled to a first fixed potential. 스위칭 회로는 구동 트랜지스터의 제 3 단자 및 저장 커패시터의 제 2 노드에 결합된다. The switching circuit is coupled to a second node of the third terminal, and a storage capacitor of the driver transistor. 스위칭 회로는 구동 트랜지스터 다이오드를 접속시키도록 제어될 수 있다. The switching circuit may be controlled so as to connect the driving transistor diode.

본 발명의 일 실시예에 따라 디스플레이 장치를 구동하기 위한 방법은 데이터 신호, 제 1 트랜지스터의 임계 전압, 및 고정 전위를 저장 커패시터에 로딩하는 단계를 포함한다. A method for driving a display device in accordance with one embodiment of the present invention comprises the steps of loading a threshold voltage, and fixing potential of the data signal, the first transistor in the storage capacitor. 로딩된 데이터 신호, 제 1 커패시터의 로딩된 임계 전압, 및 로딩된 고정 전위는 임계치에 무관한 구동 전류 또는 고정 전위를 디스플레이 장치에 제공하기 위해 제 1 트랜지스터에 결합된다. The loaded threshold voltage of the loaded data signal, a first capacitor, and loaded fixed potential are coupled to the first transistor to provide a display-independent driving current or fixed potential to the threshold device.

도 2는 본 발명의 제 1 실시예에 따른 임계 전압 및 전력 보상을 갖는 화소 구동 회로의 구조를 도시하는 회로도이다. 2 is a circuit diagram showing a structure of a pixel driving circuit having threshold voltage and power compensation according to a first embodiment of the present invention. 화소 구동 회로(200)는 저장 커패시터(C st ), 전송 회로(210), 구동 트랜지스터(221), 및 스위칭 회로(220)를 포함한다. The pixel driving circuit 200 includes a storage capacitor (C st), transmission circuit 210, a driving transistor 221, and the switching circuit 220. 전송 회로(210)는 저장 커패시터(C st )의 제 1 노드(A)에 결합되어, 데이터 신호(Data) 또는 가변 기준 신호(V D )를 전송한다. Transmit circuitry 210 is coupled to a first node (A) of the storage capacitor (C st), and transmits the data signal (Data) or a variable reference signal (V D). 가변 기준 신호(V D )는 펄스 기준 신호일 수 있다. A variable reference signal (V D) may be an pulse basis. 구동 트랜지스터(221)는 PMOS 트랜지스터이고, 제 1 고정 전위에 결합된 제 1 단자(소스) 및 저장 커패시터의 제 2 노드(B)에 결합된 제 2 단자(게이트)를 갖는다. The driving transistor 221 is a PMOS transistor and has a second terminal (gate) coupled to a first terminal (source) and a second node (B) of the storage capacitor coupled to a first fixed potential. 특히, 제 1 고정 전위는 전원 전위(V DD )이다. Specifically, the first fixed potential is a power source potential (V DD). 스위칭 회로(220)는 구동 트랜지스터(221)의 제 3 단자(드레인) 및 저장 커패시터의 제 2 노드(B)에 결합된다. Switching circuit 220 is coupled to a third terminal (drain) and a second node (B) of the storage capacitor of the driver transistor 221. 스위칭 회로(220)는 구동 트랜지스터(221)를 다이오드 접속시키도록 제어될 수 있다. The switching circuit 220 may be controlled to a diode-connected driving transistor 221. 디스플레이 장치 EL은 스위칭 회로(220)에 결합된다. The display device EL is coupled to the switching circuit 220. 바람직하게는, 디스플레이 장치 EL은 전기발광 장치일 수 있다. Preferably, the display device EL can be an electroluminescent device. 또한, 디스플레이 장치 EL의 캐소드는 제 2 고정 전위에 결합된다. In addition, the cathode of the display device EL is coupled to a second fixed potential. 특히, 제 2 고정 전위는 접지 전위(V SS )이다. In particular, the second fixed potential is a ground potential (V SS).

본 발명의 실시예에 따른 전송 회로(210)는 도 2에 도시된 바와 같이, 제 1 트랜지스터(211) 및 제 2 트랜지스터(213)를 포함한다. Transmission circuit 210 according to an embodiment of the present invention includes a first transistor 211 and second transistor 213 as shown in FIG. 도 2에서, 제 1 및 제 2 트랜지스터들은 각각 PMOS 및 NMOS 트랜지스터이다. 2, the first and second transistors are respectively PMOS and NMOS transistors. 제 1 트랜지스터(211)의 제 1 단자(소스)는 데이터 신호(Data)를 수신한다. A first terminal (source) of the first transistor 211 receives a data signal (Data). 제 1 트랜지스터(211)의 제 2 단자(게이트) 및 제 3 단자(드레인)는 각각 제 1 스캔 라인(Scan) 및 저장 커패시터(C st )의 제 1 노드에 접속된다. A second terminal (gate) and a third terminal (drain) of the first transistor 211 is connected to the first node of each of the first scan line (Scan) and the storage capacitor (C st). 제 2 트랜지스터(213)의 제 1 단자(드레인)는 가변 기준 신호(V D )를 수신한다. A first terminal (drain) of the second transistor 213 receives a variable reference signal (V D). 제 2 트랜지스터(213)의 제 2 단자(게이트) 및 제 3 단자(소스)는 제 2 스캔 라인(ScanX) 및 저장 커패시터(C st )의 제 1 노드(A)에 접속된다. A second terminal (gate) and a third terminal (source) of the second transistor 213 is connected to the first node (A) of a second scan line (ScanX) and a storage capacitor (C st). 특히, 제 1 트랜지스터(211) 및 제 2 트랜지스터(213)는 박막 트랜지스터들이다. In particular, the first transistor 211 and second transistor 213 are thin film transistors. 바람직하게는, 박막 트랜지스터들은 높은 전류 구동 능력을 제공하는 폴리실리콘 박막 트랜지스터들이다. Preferably, the thin film transistors are polysilicon thin-film transistor that provides a high current driving capability. 제 1 스캔 라인(Scan)이 로우(low)로 될 때 전송 회로(210)는 데이터 신호(Data)를 저장 커패시터(C st )의 제 1 노드에 전송한다. The first scan line transmission circuit 210 when (Scan) is to be at a low (low) transmits a data signal (Data) to the first node of the storage capacitor (C st). 제 2 스캔 라인(ScanX)이 하이로 될 때, 전송 회로(210)는 가변 기준 신호(V D )를 저장 커패시터의 제 1 노드(A)에 전송한다. When the second scan line (ScanX) becomes high, the transfer circuit 210 transfers the variable reference signal (V D) to the first node (A) of the storage capacitor.

본 발명의 실시예에 따른 스위칭 회로(220)는 도 2에 도시된 바와 같이, 제 3 트랜지스터(223) 및 제 4 트랜지스터(225)를 포함한다. The switching circuit 220 in accordance with an embodiment of the present invention includes a third transistor 223 and fourth transistor 225, as shown in FIG. 도 2에 도시된 바와 같이, 제 3 및 제 4 트랜지스터들은 각각 NMOS 및 PMOS 트랜지스터들이다. 2, the third and fourth transistors are each NMOS and PMOS transistors. 제 3 트랜 지스터의 제 1 단자(소스)는 디스플레이 장치 EL의 애노드에 접속되고, 반면에 제 3 트랜지스터(223)의 제 2 단자(게이트) 및 제 3 단자(드레인)는 각각 제 2 스캔 라인(ScanX) 및 구동 트랜지스터(221)의 제 3 단자(드레인)에 접속된다. A third transistor of the first terminal (the source) is connected to the anode of the display device EL, while the third second terminal (gate) and a third terminal (drain) of each second scan line of the transistor 223 ( the third is connected to the terminal (drain) of ScanX) and the drive transistor 221. 제 4 트랜지스터(225)의 제 1 단자(드레인)는 구동 트랜지스터(221) 및 제 3 트랜지스터(223)의 제 3 단자들(드레인)에 결합된다. A first terminal (drain) of the fourth transistor 225 is coupled to the third terminal of the driving transistor 221 and third transistor 223 (the drain). 제 4 트랜지스터(225)의 제 2 단자(소스)는 저장 커패시터(C st )의 제 2 노드(B) 및 구동 트랜지스터(221)의 제 2 단자(게이트)에 결합된다. A second terminal (source) of the fourth transistor 225 is coupled to a second terminal (gate) of the second node (B) and a drive transistor 221 of the storage capacitor (C st). 제 4 트랜지스터(225)의 제 3 단자(게이트)는 제 1 스캔 라인(Scan)에 접속된다. A third terminal (gate) of the fourth transistor 225 is connected to the first scan line (Scan). 특히, 제 3 트랜지스터(223) 및 제 4 트랜지스터(225)는 박막 트랜지스터들이다. In particular, the third transistor 223 and fourth transistor 225 are thin film transistors. 바람직하게는, 박막 트랜지스터들은 높은 전류 구동 능력을 제공하는 폴리실리콘 박막 트랜지스터들이다. Preferably, the thin film transistors are polysilicon thin-film transistor that provides a high current driving capability. 제 1 스캔 라인이 로우로 될 때, 스위칭 회로의 제 4 트랜지스터(225)는 구동 트랜지스터(221)를 다이오드 접속된 트랜지스터로 만든다. When the first scan line is low, the fourth transistor 225 of the switching circuit is made of a transistor connected diode a driving transistor 221.

도 3은 도 2에 도시된 화소 구동 회로(200)를 위한 제 1 및 제 2 스캔 라인들(Scan, ScanX)과 가변 기준 신호(V D )의 신호들의 타이밍도를 도시한다. Figure 3 illustrates a timing diagram of signals of the first and second scan lines (Scan, ScanX) and a variable reference signal (V D) for the pixel driving circuit 200 shown in FIG. 화소 구동 회로의 이전 방출 모드로부터, 신호(V D )가 하이로 되고, 신호들(Scan 및 ScanX)이 하이로 유지될 때, 도 2의 화소 구동 회로(200)는 방전 모드(302)에서 동작된다. From a previous emission mode of the pixel driving circuit, the signal (V D) is high, the signal when maintained at (Scan and ScanX) is high, the pixel driving circuit 200 of Figure 2 is operating in the discharge mode (302) do. 이 방전 모드에서, 고 레벨 기준 신호(V D )는 저장 커패시터(C st )의 노드(A)에 입력되어, 트랜지스터들(223,225)을 턴온시킨다. In this discharge mode, a high level reference signal (V D) is inputted to the node (A) of the storage capacitor (C st), thereby turning on the transistors (223 225). 그러므로, 저장 커패시터(C st )에 저장된 전하는 이 방전 모드(302)에서 방전된다. Therefore, the discharge in the discharge mode 302, the charge stored in the storage capacitor (C st). 저장 커패시터(C st )의 방전은 후속 단계들에서 다이오드 접속된 구동 트랜지스터(221) 및 제 4 트랜지스터(225)의 정상적인 동작을 보장한다. Discharge of the storage capacitor (C st) is to ensure the proper operation of the diode-connected in the subsequent step drive transistor 221 and the fourth transistor (225).

저장 커패시터(C st )의 방전에 이어서, 스캔 라인들(Scan, ScanX)이 로우로 되고, 이어서 화소 구동 회로(200)는 스캔 모드(304)로 들어간다. Then stored in the discharge of the capacitor (C st), the scan lines (Scan, ScanX) is low, then the pixel driving circuit 200 enters a scan mode (304). 제 1 및 제 2 스캔 라인들(Scan,ScanX)이 로우로 될 때, 트랜지스터들(211,225)은 턴온되고, 반면에 트랜지스터들(213,223)은 턴오프된다. The first and second scan lines (Scan, ScanX) when this goes low, the transistors (211 225) is turned on, while the transistors (213 223) is turned off. 트랜지스터들(211,225)이 턴온되므로, 저장 커패시터(C st )의 제 1 노드(A)에서의 전압(VA)은 데이터 신호(Data)의 전압(V data )과 같고, 저장 커패시터(C st )의 제 2 노드(B)에서의 전압(V B )은 V dd - V th 와 같고, 여기서 V th 는 구동 트랜지스터(221)의 임계 전압이다. Since the transistors (211 225) is turned on, equal to the storage capacitor first node (A) voltage (VA) is the data signal voltage (V data) of (Data) in the (C st), a storage capacitor (C st) voltage (V B) at the second node (B) is V dd - equal to V th, where V th is the threshold voltage of the drive transistor 221. 그러므로, 저장 커패시터의 양단에 저장된 전압은 V A - V B = V data - V dd + V th 이다. Therefore, the voltage stored across the storage capacitor is V A - is V dd + V th - V B = V data.

제 1 스캔 라인(Scan) 및 제 2 스캔 라인(ScanX)이 하이로 될 때, 스캔 모드(304)는 종료되고, 화소 구동 회로(200)는 방출 모드(306)로 들어간다. The first scan line (Scan) and the second scan line, a scan mode (304) when (ScanX) is to be at a high ends, and the pixel driving circuit 200 enters a discharge mode 306. The 또한, 실질적으로 스캔 모드(306)의 종료 시에, 기준 신호(V D )는 로우로 된다. Further, in the substantially end of the scan mode 306, the reference signal (V D) is low. 제 1 스캔 라인(Scan)이 하이로 유지되고, 제 2 스캔 라인(ScanX)이 또한 하이로 될 때, 트랜지스터들(221,225)은 턴오프되고, 반면에 트랜지스터들(213,223)은 턴온된다. The first scan line (Scan) is maintained to be high, when the second scan line (ScanX) are also to be high, the transistors (221 225) is turned off, while the transistors (213 223) is turned on. V D 가 OV로 되고, 트랜지스터(213)가 턴온되므로, 저장 커패시터(C st )의 제1 노드(A)에서의 전 압(V A )이 0V가 된다. V D is to OV, because the transistor 213 is turned on, and the voltage (V A) is 0V in a first node (A) of the storage capacitor (C st). 저장 커패시터(C st )의 전압은 즉시 변하지 못하고, 저장 커패시터(C st )의 제 2 노드(B)에서의 전압(V B )은 V dd - V data - V th 가 된다. Voltage is not changed immediately, the storage capacitor (C st), voltage (V B) at the second node (B) of the storage capacitor (C st) is V dd - is the V th - V data. 디스플레이 장치를 통해 흐르는 전기 전류는 (V sg - V th ) 2 에 비례하므로, V data 2 에 비례한다. Electrical current flowing through the display device - proportional to (V sg V th) 2, proportional to V 2 data. 그러므로, 디스플레이 장치를 통해 흐르는 전류는 구동 트랜지스터(221)의 구동 전원 전위 V dd 뿐만 아니라, 구동 트랜지스터(221)의 임계 전압(V th )에 무관하다. Therefore, the current flowing through the display device as well as the drive power supply voltage V dd of the driving transistor 221, is independent of the threshold voltage (V th) of the drive transistor 221. 화소 구동 회로가 화소의 방출들을 제어하므로, 상술한 동작은 반복된다. Since the pixel drive circuit controls the emission of the pixel, the above operation is repeated.

도 4는 종래 기술 및 본 발명의 실시예에 따른 화소 구동 회로(200)를 위한 V th 변화에 대해 전류 전화의 퍼센티지를 도시한다. Figure 4 shows the percentage of the current call to the prior art, and V th variation for the pixel driving circuit 200 according to an embodiment of the invention. 임계 전압 V th =1.4V 가 표준으로서 주어진다. The threshold voltage V th = 1.4V is given as the standard. 종래 기술에서, 임계 전압(V th )이 1.4V에서 벗어날 때, 전류 변화가 현저해 진다. In the prior art, when the threshold voltage (V th) is free from 1.4V, the current variation becomes remarkable. 본 발명의 실시예에 따른 화소 구동 회로(200)에 의한 전류 변화는 종래 기술에 비해 무시할 수 있다. The current change by the pixel driving circuit 200 according to an embodiment of the present invention is negligible in comparison to the prior art.

도 7은, 도 1의 제 1 스캔 라인(Scan) 및 제 2 스캔 라인(ScanX)이 함께 묶여지고 동일한 신호(Scan)에 의해 제어된다는 것을 제외하고는, 도 2에 도시된 화소 구동 회로와 유사한 구조를 개시하는 본 발명의 제 2 실시예를 도시한다. Figure 7, Figure 1 of the first scan line (Scan) and the second scan line (ScanX) is enclosed is similar to the pixel driving circuit shown in and is, FIG except that controlled by the same signal (Scan) with It shows a second embodiment of the present invention which discloses a structure. 도 8은 도 7에 도시된 화소 구동 회로(700)를 위한 스캔 라인들의 신호(Scan)와 가변 기준 신호(V D )의 타이밍도를 도시한다. Figure 8 shows a timing chart of the signal (Scan) with a variable reference signal (V D) of the scan lines for the pixel drive circuit 700 shown in Fig.

도 11은 이하에 언급된 것을 제외하고는 도 2에 도시된 화소 구동 회로와 유 사한 구조를 개시하는 본 발명의 제 3 실시예를 도시한다. Figure 11 and shows a third embodiment of the invention discloses a pixel drive circuit that resemble the structure shown in Figure 2 except as explained below. 도 12는 도 11에 도시된 화소 구동 회로를 위한 스캔 신호들(Scan, ScanX)과 기준 신호(V D )의 타이밍을 도시하는 타이밍도이다. 12 is a timing chart showing the timing of the pixels of the scan signal to the drive circuit (Scan, ScanX) and the reference signal (V D) shown in Fig. 도 2와 도 11의 차이는 제 2 스캔 라인(ScanX)에 의해 제어되는 트랜지스터들이 정반대 타입이라는 것이다. 2 the difference of Figure 11 is that the transistors have the opposite type which is controlled by the second scan line (ScanX). 그러므로, 도 12에 도시된 제 2 스캔 라인(ScanX)의 신호 또한 도 11의 화소 구동 회로를 작동시키도록 반전된다. Therefore, the addition signal of the second scan line (ScanX) shown in Figure 12 is inverted to operate the pixel drive circuit of Fig. 본 실시예에서, 도 12에 도시된 바와 같이, 3개의 모드들이 제공된다. In this embodiment, as shown in Figure 12, it is provided with the three modes. 그 동작은 제 1 실시예에 대한 설명과 유사하므로, 추가적으로 설명할 필요가 없음을 숙련자는 이해할 것이다. The operation is similar to the description of the first embodiment, it will be appreciated the skilled person that there is no need for further explanation.

여기서, 본 발명은 또한 기준 신호 발생기의 실시예들을 제공한다. Here, the invention also provides embodiments of the reference signal generator. 기준 신호 발생기의 일 실시예는 도 9에 도시된 바와 같이 2개의 NAND 게이트들(930,950) 및 두 개의 AND 게이트들(910,970)을 포함한다. One embodiment of the reference signal generator and for example comprises a 2 the two NAND gates (930 950), and two AND gates (910 970) as shown in FIG. 신호들(VSR1 및 VRS2)은 제 1 AND 게이트(910)의 두 개의 입력들(911,913)에 전송되며, 여기서 VRS1 및 VRS2는 게이트 구동기 회로에서 수직 이동 레지스터들에 의해 발생된 신호들을 나타낸다. Signals (VSR1 and VRS2) are sent to the two inputs of the AND gate 1 910 (911 913), wherein VRS1 and VRS2 represents the signals generated by the vertical transfer register in the gate driver circuit. 제 1 AND 게이트(910)의 출력 신호 및 제 1 인에이블 신호(ENBV1)는 각각 제 1 NAND 게이트(930)의 제 1 및 제 2 입력(931,933)에 전송되어, 제 1 스캔 신호(ScanX)를 발생시킨다. The first output signal and the first enable signal (ENBV1) of the AND gate 910 is transmitted to the first and second inputs (931 933) of the first NAND gate 930, respectively, a first scan signal (ScanX) to generate. 제 1 AND 게이트(910)의 출력 신호 및 인테이블 신호들(ENBV1,ENBV2)은 제 2 NAND 게이트(950)의 입력들(951,953)에 전송된다. Claim 1 AND output signals and the gate signals of the table (910) (ENBV1, ENBV2) is transmitted to the input of the NAND gate 2 950 (951 953). 결국, 제 2 NAND 게이트(950)는 제 2 스캔 신호(Scan)를 발생시킨다. As a result, the second NAND gate 950 generates a second scan signal (Scan). 제 1 AND 게이트(910)의 출력 신호 및 제 2 인에이비블 신호(ENBV2)는 각각 제 1 AND 게이트(970)의 제 1 및 제 2 입 력(971,973)에 전송되어 기준 신호(VD)를 제공한다. First providing a reference signal (VD) is transferred to first and second inputs (971 973) of the first AND gate 910 output signal and the second of this bibeul signal (ENBV2) is a first AND gate 970, each do.

도 10은 기준 신호 발생기의 또 다른 실시예를 도시한다. Figure 10 illustrates another embodiment of a reference signal generator. 기준 신호 발생기의 본 실시예는 두 개의 NAND 게이트들(110,120) 및 하나의 AND 게이트(130)를 포함한다. This embodiment of the reference signal generator comprises two NAND gates of the 110, 120 and one AND gate (130). 신호들(VSR1,VSR2,ENBV1)은 제 1 NAND 게이트(110)의 입력들(111,113,115)에 전송되어, 제 1 스캔 신호(ScanX)를 제공한다. Signals (VSR1, VSR2, ENBV1) is transmitted to the input of the first NAND gate 110 (111 113 115), it provides a first scan signal (ScanX). 신호들(VSR1,VSR2,ENBV1,ENBV2)은 제 2 NAND 게이트(120)의 입력들(121,123,125,127)에 전송된다. Signals (VSR1, VSR2, ENBV1, ENBV2) is transmitted to the input of the NAND gate 2 120 (121 123 125 127). 결국, 제 2 NAND 게이트(120)는 제 2 스캔 신호(Scan)를 발생시킨다. As a result, the second NAND gate 120 generates a second scan signal (Scan). 신호들(VSR1,VSR2,ENBV2)은 AND 게이트(130)의 입력들(131,133,135)에 전송되어, 신호(VD)를 발생시킨다. Signals (VSR1, VSR2, ENBV2) is transmitted to the input of the AND gate 130 (131 133 135), generates a signal (VD).

또한, 본 발명의 실시예는 또한 패널 디스플레이를 제공한다. In addition, embodiments of the present invention also provide a panel display. 도 6에 도시된 바와 같이, 패널 디스플레이(600)는 화소 어레이(610) 및 제어기(640)를 포함한다. 6, the panel display 600 comprises a pixel array 610 and a controller 640. 화소 어레이(610)는 도 2에 도시된 복수의 화소 구동 회로들을 포함한다. The pixel array 610 comprises a plurality of the pixel driving circuit shown in Fig. 제어기는 화소 어레이에 동적으로 결합되어, 저장 커패시터, 전송 회로, 구동 소자, 및 스위칭 회로의 동작들을 제어한다. The controller is dynamically coupled to the pixel array and controls the storage capacitor, a transferring circuit, a driving element, and the operation of the switching circuit. 또한, 본 발명의 실시예들은 도 13에 도시된 바와 같이, 도 6에 개시된 패널 디스플레이를 포함하는 전자 장치를 제공한다. Further, as examples are shown in Figure 13 of the present invention, there is provided an electronic device comprising the disclosed panel display in Fig.

도 5는 본 발명에 따른 디스플레이 장치를 구동시키기 위한 방법의 실시예를 도시한다. Figure 5 illustrates an embodiment of a method for driving a display device according to the present invention. 구동 방법은 방전 모드 동안 저장 커패시터를 방전시키는 것으로 시작한다(단계 510). The driving method begins with discharging a storage capacitor during a discharge mode (step 510). 방전 모드는 스캔 모드 전에 일어나며, 바람직하게는, 기준 신호의 제 1 스위칭으로 시작하여 스캔 모드의 시작 시에 종료된다. Discharge mode occurs before the scan mode, preferably, beginning with the first switching of the reference signal ends at the start of a scan mode. 그 후에, 데이터 신호, 구동 커패시터(221)의 임계 전압, 및 고정 전위는 스캔 모드 동안 저장 커패시터에 로딩된다(단계 520). Thereafter, the threshold voltage, and fixing potential of the data signal, the drive capacitor 221 is loaded into the storage capacitor during the scan mode (step 520). 결국, 로딩된 데이터 신호, 제 1 트랜지스터의 로딩된 임계 전압, 및 로딩된 고정 전위는 제 1 트랜지스터에 결합되어, 디스플레이에 임계 또는 고정 전위에 무관한 구동 전류를 제공한다(단계 530). And after all, the loaded threshold voltage, and loading the fixed potential of the loaded data signal, the first transistor provides the drive current independent of threshold or fixed potential to be a display coupled to the first transistor (step 530). 특히, 디스플레이 장치는 일 실시예에 따른 전기발광 장치이다. In particular, the display device is an electroluminescent device in accordance with one embodiment. 스캔 모드는 기준 신호의 제 2 스위칭이 일어나고 화소 구동 회로가 방출 모드에 들어갈 때 실질적으로 완료된다. Scan mode, the second switching of the reference signal occurs and the pixel driving circuit is substantially complete when entering the discharge mode.

바람직하게는, 기준 신호의 제 2 스위칭은 개선된 디스플레이 품질이 얻어질 수 있도록 스캔 모드의 종료 전에 일어난다. Preferably, the second switching of the reference signal occurs before the end of the scan mode so that the improved display quality can be obtained. 또한, 구동 트랜지스터의 게이트는 저장 커패시터에 접속되고, 구동 트랜지스터의 소스는 고정 전위에 접속된다. The gate of the driving transistor is connected to the storage capacitor, the source of the driving transistor is connected to a fixed potential. 특히, 고정 전위는 전원 전위이다. In particular, the fixed potential is a power source potential.

본 발명의 실시예들은 임계 전압 보상을 갖는 화소 구동 회로를 제공한다. Embodiments of the invention provide a pixel driving circuit with threshold voltage compensation. 임계 전압 또는 전원 전위 또는 둘 모두의 변화들 보상되고, 구동 회로는 V th (V dd )에 무관하다. The threshold voltage or the power supply potential or a change in both the compensation and the driving circuit is independent of V th (V dd). 그러므로, 각 화소의 밝기는 V th (V dd )에 무관하다. Therefore, the brightness of each pixel is independent of V th (V dd).

본 발명이 여러 가지 실시예들로 예로써 설명되었지만, 본 발명은 개시된 실시예들에 제한되지 않음을 이해할 것이다. While the invention has been described by way of example in various embodiments, the present invention will be understood not limited to the disclosed embodiments. 반대로, 본 발명은 (기술분야의 당업자에게 명백한 바와 같이) 다양한 변형예들을 포괄하도록 의도된다. On the contrary, the invention is intended to cover various modifications (as is apparent to those skilled in the art). 그러므로, 첨부된 청구의 범위는 이러한 변형예들 모두를 포함하도록 최광으로 해석되어야 한다. Therefore, the scope of the appended claims is to be accorded the broadest interpretation so as to include all of such modifications.

본 발명은 임계 전압 및 EL 전력 보상을 갖는 화소 구동 회로를 제공한다. The present invention provides a pixel driving circuit with threshold voltage and EL power compensation.

Claims (24)

  1. 화소 구동 회로에 있어서, In the pixel drive circuit,
    제 1 및 제 2 노드를 갖는 저장 커패시터; The storage capacitor having a first and a second node;
    상기 저장 커패시터의 제 1 노드에 결합된 전송 회로로서, 데이터 신호 또는 가변 기준 신호를 상기 저장 커패시터의 제 1 노드에 전송하는, 상기 전송 회로; The transmission circuit as the transmission circuit coupled to the first node of the storage capacitor, for transferring a data signal or a variable reference signal to the first node of said storage capacitor;
    제 1 고정 전위에 결합된 제 1 단자, 상기 저장 커패시터의 제 2 노드에 결합된 제 2 단자, 및 구동 전류를 출력하기 위한 제 3 단자를 갖는 구동 소자; The drive device having a third terminal for outputting a second terminal, and a drive current coupled to the second node of the first terminal, wherein the storage capacitor coupled to a first fixed potential; And
    상기 구동 소자의 제 3 단자 및 상기 저장 커패시터의 제 2 노드에 결합된 스위칭 회로로서, 상기 구동 소자가 하나의 시간 기간에 다이오드-접속(diode-connect)되도록 할 수 있고, 상기 구동 전류가 또 다른 시간 기간에 디스플레이 소자에 출력되도록 하는, 상기 스위칭 회로를 포함하고, A switching circuit coupled to the second node of the third terminal and the storage capacitor of the driving element, the driving element is a diode in a single time period can be connected (diode-connect), the drive current is further to be output to the display device in the time period, and includes the switching circuit,
    상기 데이터 신호는 전압 구동 신호인, 화소 구동 회로. The data signal is a voltage drive signal, the pixel drive circuit.
  2. 제 1항에 있어서, 상기 구동 소자는 PMOS 트랜지스터인, 화소 구동 회로. The method of claim 1, wherein the driving element is a PMOS transistor, the pixel drive circuit.
  3. 제 1항에 있어서, 상기 가변 기준 신호는 펄스된 기준 신호(pulsed reference signal)인, 화소 구동 회로. The method of claim 1 wherein the variable reference signal is a pixel drive circuit which, based on the pulse signal (pulsed reference signal).
  4. 제 1항에 있어서, 상기 전송 회로는, The method of claim 1, wherein the transmission circuit comprises
    상기 데이터 신호를 수신하는 제 1 단자, 제 1 스캔 라인에 접속된 제 2 단 자, 및 상기 저장 커패시터의 제 1 노드에 결합된 제 3 단자를 갖는 제 1 트랜지스터; A first transistor having a third terminal coupled to a first terminal, a first second end connected to the character scan line for receiving the data signal, and a first node of the storage capacitor; And
    상기 가변 기준 신호를 수신하는 제 1 단자, 제 2 스캔 라인에 접속된 제 2 단자, 및 상기 저장 커패시터의 제 1 노드에 결합된 제 3 단자를 갖는 제 2 트랜지스터를 포함하는, 화소 구동 회로. A first terminal, a second scanning line connected to the second terminal, and a pixel driving circuit comprising a second transistor having a third terminal coupled to a first node of the storage capacitor for receiving the variable reference signal.
  5. 제 4항에 있어서, 상기 제 1 및 제 2 트랜지스터들은 각각 PMOS 및 NMOS 트랜지스터인, 화소 구동 회로. The method of claim 4, wherein said first and second transistors are respectively PMOS and NMOS transistors of the pixel driving circuit.
  6. 제 4항에 있어서, 상기 제 1 및 제 2 트랜지스터들은 PMOS 트랜지스터들인, 화소 구동 회로. The method of claim 4, wherein said first and second transistors, which are PMOS transistors, and the pixel drive circuit.
  7. 제 5항에 있어서, 상기 제 1 및 제 2 스캔 라인들은 각각 동일한 극성의 펄스들을 갖는, 화소 구동 회로. The method of claim 5, wherein the first and second scan lines, the pixel driving circuit each having the same polarity pulse.
  8. 제 6항에 있어서, 상기 제 1 및 제 2 스캔 라인들은 각각 서로 다른 극성들의 펄스들을 갖는, 화소 구동 회로. The method of claim 6, wherein the first and second scan lines, the pixel driving circuit each having pulses of different polarity.
  9. 제 7항 또는 제 8항에 있어서, 상기 제 2 스캔 라인은 상기 제 1 스캔 라인보다 늦은 펄스-오버 타이밍(pulse-over timing)을 갖는, 화소 구동 회로. Claim 7 or claim 8, wherein the second scan line is the first pulse late than the first scan line pixel drive circuit having an over-timing (pulse-over timing),.
  10. 제 5항에 있어서, 상기 제 1 및 제 2 스캔 라인들은 함께 묶여진, 화소 구동 회로. The method of claim 5, wherein the first and second scan lines are tied together, the pixel drive circuit.
  11. 제 1항에 있어서, 상기 스위칭 회로는, The method of claim 1, wherein the switching circuit comprises:
    상기 디스플레이 소자에 접속된 제 1 단자, 제 2 스캔 라인에 접속된 제 2 단자, 및 상기 구동 소자의 제 3 단자에 접속된 제 3 단자를 갖는 제 3 트랜지스터; A third transistor having a third terminal connected to the third terminal of the second terminal, and the drive element connected to a first terminal, a second scanning line connected to the display element; And
    상기 구동 소자 및 상기 제 3 트랜지스터의 제 3 단자들에 결합된 제 1 단자, 상기 저장 커패시터의 제 2 노드 및 상기 구동 소자의 제 2 단자에 결합된 제 2 단자, 및 제 1 스캔 라인에 접속된 제 3 단자를 갖는 제 4 트랜지스터를 포함하는, 화소 구동 회로. Connected to the second terminal, and a first scan line coupled to the drive element and the second terminal of the second node and the driving element of the first terminal, wherein the storage capacitor coupled to the third terminal of the third transistor the pixel driving circuit comprising a fourth transistor having a third terminal.
  12. 제 11항에 있어서, 상기 제 3 및 제 4 트랜지스터들은 각각 NMOS 및 PMOS 트랜지스터인, 화소 구동 회로. 12. The method of claim 11, wherein the third and fourth transistors are each NMOS and a PMOS transistor, the pixel drive circuit.
  13. 제 11항에 있어서, 상기 제 3 및 제 4 트랜지스터들은 PMOS 트랜지스터들인, 화소 구동 회로. 12. The method of claim 11, wherein the third and fourth transistors are PMOS transistors, which are the pixel drive circuit.
  14. 제 1항에 있어서, 상기 제 1 고정 전위는 전력 공급 전위(power supply potential)인, 화소 구동 회로. The method of claim 1, wherein the first fixed potential is a power supply potential (power supply potential), the pixel drive circuit.
  15. 제 1항에 있어서, 상기 전송 회로에 결합된 기준 신호 발생기를 더 포함하는, 화소 구동 회로. The method of claim 1, wherein the pixel driving circuit further comprises a reference signal generator coupled to the transmission circuit.
  16. 제 15항에 있어서, 상기 기준 신호 발생기는, 16. The method of claim 15, wherein the reference signal generator comprises:
    수직 이동 레지스터들(vertical shift registers)로부터 신호들을 수신하는 2개의 입력들을 가지며, 출력 신호를 발생시키는 제 1 AND 게이트; Having two inputs receiving signals from vertical shift register (vertical shift registers), of claim 1 AND gate generating an output signal;
    상기 제 1 AND 게이트로부터 출력 신호를 수신하는 제 1 입력 및 제 1 인에이블 신호를 수신하는 제 2 입력을 가지며, 상기 제 2 스캔 라인을 위한 제 1 스캔 신호를 발생시키는 제 1 NAND 게이트; A first NAND gate which has a second input for receiving a first input and a first enable signal for receiving the output signal from the first AND gate generating a first scan signal for the second scan line;
    상기 제 1 AND 게이트로부터의 출력 신호, 상기 제 1 인에이블 신호, 제 2 인에이블 신호를 각각 수신하는 3개의 입력들을 가지며, 상기 제 1 스캔 라인을 위한 제 2 스캔 신호를 발생시키는 제 2 NAND 게이트; A second NAND gate which has three inputs receiving the output signal, the first enable signal, the second enable signal from the first AND gate, respectively, generating a second scan signal for the first scan line .; And
    상기 제 1 AND 게이트로부터 출력 신호를 수신하는 제 1 입력 및 상기 제 2 인에이블 신호를 수신하는 제 2 입력을 가지며, 기준 신호를 발생시키는 제 2 AND 게이트를 포함하는, 화소 구동 회로. Wherein a first input and the second person has a second input for receiving an enable signal, the pixel drive circuit comprising a second AND gate generating a reference signal for receiving an output signal from the AND gate.
  17. 제 15항에 있어서, 상기 기준 신호 발생기는, 16. The method of claim 15, wherein the reference signal generator comprises:
    수직 이동 레지스터들로부터 신호들을 수신하는 2개의 입력들 및 제 1 인에 이블 신호를 수신하는 제 3 입력을 가지며, 상기 제 2 스캔 라인을 위한 제 1 스캔 신호를 발생시키는 제 1 NAND 게이트; To two inputs receiving signals from vertical shift registers and the first and a third input for receiving an enable signal, a first NAND gate generating a first scan signal for the second scan line;
    수직 이동 레지스터들로부터 신호들을 수신하는 2개의 입력들 및 상기 제 1 인에이블 신호와 제 2 인에이블 신호를 각각 수신하는 2개의 입력들을 가지며, 상기 제 1 스캔 라인을 위한 제 2 스캔 신호를 발생시키는 제 2 NAND 게이트; Has two inputs and the first enable signal and a second input for receiving a second enable signal, respectively, which receive signals from the vertical transfer register, for generating a second scan signal for the first scan line the NAND gate 2; And
    수직 이동 레지스터들로부터 신호들을 수신하는 2개의 입력들 및 제 2 인에이블 신호를 수신하는 제 3 입력을 가지며, 기준 신호를 발생시키는 AND 게이트를 포함하는, 화소 구동 회로. Two inputs receiving signals from vertical shift registers and a second and a third input for receiving a second enable signal, which includes an AND gate generating a reference signal, the pixel drive circuit.
  18. 구동 소자 및 저장 커패시터를 갖는 디스플레이 소자를 구동시키기 위한 방법에 있어서, A method for driving a display device having a driving element and a storage capacitor,
    기준 신호를 인가함으로써 스위칭가능 회로를 통해 상기 저장 커패시터를 방전시키는 단계; The step of discharging the storage capacitor through a switchable circuit by applying a reference signal;
    상기 구동 소자의 임계 전압 및 데이터 신호를 상기 저장 커패시터에 로딩(loading)하는 단계; Loading (loading) the threshold voltage and the data signal of the driving device to said storage capacitor; And
    임계치 독립 구동 전류(threshold-independent driving current)를 상기 디스플레이 소자에 제공하기 위해 상기 로딩된 데이터 신호 및 로딩된 임계 전압을 상기 구동 소자에 결합시키는 단계를 포함하고, A threshold independent drive current (threshold-independent driving current), and includes the step of coupling the loaded data signal and the threshold voltage of the load in order to provide to the display element to said driving element,
    상기 데이터 신호는 전압 구동 신호인, 디스플레이 소자 구동 방법. The data signal voltage driving signal of the display element driving method.
  19. 제 18항에 있어서, 19. The method of claim 18,
    상기 로딩 단계에서, 상기 데이터 신호 및 상기 제 1 트랜지스터의 상기 임계 전압과 함께, 고정 공급 전위(fixed supply potential) 또한 상기 저장 커패시터에 로딩되고, In the loading step, with the threshold voltage of the data signal and the first transistor, a fixed supply potential (fixed supply potential) also being loaded into the storage capacitor,
    상기 결합 단계에서, 상기 로딩된 데이터 신호 및 상기 로딩된 임계 전압과 함께, 로딩된 고정 공급 전위 또한 상기 구동 소자에 결합되는, 디스플레이 소자 구동 방법. In the bonding step, with the data signal and the loaded threshold voltage of the load, the loaded fixed supply potential Further, the display device driving method to be coupled to the drive element.
  20. 제 19항에 있어서, 상기 저장 커패시터를 방전시키는 단계는, 상기 기준 신호가 상기 로딩 단계 전에 고 레벨을 갖는 상기 저장 커패시터에 인가될 때에 시작하는, 디스플레이 소자 구동 방법. 20. The method of claim 19 wherein the step of discharging the storage capacitor, the display element drive method, starting when said reference signal is applied to the storage capacitor having a high level before the loading step.
  21. 제 19항에 있어서, 상기 로딩 단계는, 상기 데이터 신호가 상기 저장 커패시터에 인가되도록 활성 스캔 라인이 스위치 소자에 인가될 때에 스캔 모드로 시작하는, 디스플레이 소자 구동 방법. 20. The method of claim 19 wherein the loading step includes: a display device driving method in which the data signal is an active scan lines to be applied to the storage capacitor begins with a scan mode when it is applied to the switch element.
  22. 제 18항에 있어서, 상기 로딩된 데이터 신호, 상기 로딩된 임계 전압, 및 상기 로딩된 고정 전위를 상기 구동 소자에 결합시키는 단계는, 상기 기준 신호가 저 레벨을 갖는 상기 저장 커패시터에 인가된 후에 상기 스캔 모드로 시작하는, 디스플레이 소자 구동 방법. 19. The method of claim 18, wherein the loaded data signal, the loaded threshold voltage, and coupling the fixed potential of the load on the driving element, the later is the reference signal applied to said storage capacitor with a low level , a display device driving method that begins with the scan mode.
  23. 제 21항 또는 제 22항에 있어서, 상기 기준 신호는 스위치 소자를 통해 상기 저장 커패시터에 인가되기 전에 그의 상태를 변경하는, 디스플레이 소자 구동 방법. Claim 21 according to any one of claims 22, wherein the reference signal is stored, a display device driving method for changing its state before it is applied to the capacitor through the switching element.
  24. 제 18항에 있어서, 상기 고정 전위는 전력 공급 전위인, 디스플레이 소자 구동 방법. The method of claim 18 wherein the fixed potential is the power supply voltage of the display element driving method.
KR1020050069367A 2004-08-02 2005-07-29 Pixel driving circuit with threshold voltage compensation KR100734808B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US59816804P true 2004-08-02 2004-08-02
US60/598,168 2004-08-02
US63440104P true 2004-12-07 2004-12-07
US60/634,401 2004-12-07
US11/173,820 US7616177B2 (en) 2004-08-02 2005-07-01 Pixel driving circuit with threshold voltage compensation
US11/173,820 2005-07-01

Publications (2)

Publication Number Publication Date
KR20060048924A KR20060048924A (en) 2006-05-18
KR100734808B1 true KR100734808B1 (en) 2007-07-03

Family

ID=35355728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069367A KR100734808B1 (en) 2004-08-02 2005-07-29 Pixel driving circuit with threshold voltage compensation

Country Status (5)

Country Link
US (1) US7616177B2 (en)
EP (1) EP1624437A3 (en)
JP (1) JP4398413B2 (en)
KR (1) KR100734808B1 (en)
TW (1) TWI313442B (en)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101324756B1 (en) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method thereof
JP2007148222A (en) * 2005-11-30 2007-06-14 Hitachi Displays Ltd Image display apparatus
US20070126728A1 (en) * 2005-12-05 2007-06-07 Toppoly Optoelectronics Corp. Power circuit for display and fabrication method thereof
KR100719666B1 (en) * 2006-04-04 2007-05-11 삼성에스디아이 주식회사 Data driver and organic light emitting display using the same
KR100719670B1 (en) * 2006-04-06 2007-05-11 삼성에스디아이 주식회사 Data driver and organic light emitting display using the same
JP4145937B2 (en) * 2006-04-24 2008-09-03 セイコーエプソン株式会社 Liquid crystal device, its control circuit and electronic device
TWI371018B (en) * 2006-05-09 2012-08-21 Chimei Innolux Corp System for displaying image and driving display element method
US7782278B2 (en) * 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
KR101373736B1 (en) 2006-12-27 2014-03-14 삼성디스플레이 주식회사 Display device and driving method thereof
US7847767B2 (en) * 2007-01-17 2010-12-07 Himax Technologies Limited Pixel circuit
JP5332109B2 (en) * 2007-02-06 2013-11-06 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4281019B2 (en) * 2007-02-19 2009-06-17 ソニー株式会社 Display device
KR100873078B1 (en) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 Pixel, Organic Light Emitting Display Device and Driving Method Thereof
US7985978B2 (en) * 2007-04-17 2011-07-26 Himax Technologies Limited Display and pixel circuit thereof
KR101407302B1 (en) * 2007-12-27 2014-06-13 엘지디스플레이 주식회사 Luminescence dispaly and driving method thereof
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
KR100922071B1 (en) 2008-03-10 2009-10-16 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Using the same
TWI402803B (en) * 2008-12-23 2013-07-21 Univ Nat Chiao Tung The pixel compensation circuit of the display device
KR20110011940A (en) * 2009-07-29 2011-02-09 삼성모바일디스플레이주식회사 Organic light emitting display device and driving method thereof
TWI413053B (en) * 2009-10-09 2013-10-21 Innolux Corp Flat display and driving method thereof
JP5560206B2 (en) * 2010-04-05 2014-07-23 パナソニック株式会社 Organic EL display device and control method thereof
TWI438752B (en) * 2011-05-26 2014-05-21 Innolux Corp Pixel structure and display system utilizing the same
KR102008469B1 (en) * 2013-02-27 2019-08-08 삼성디스플레이 주식회사 Test apparatus of display, method and computer readable medium
CN103354077B (en) 2013-05-31 2017-02-08 上海和辉光电有限公司 Pixel drive circuit and display panel
KR102035301B1 (en) * 2013-07-15 2019-10-23 삼성디스플레이 주식회사 A Pixel Circuit, Display Device and Display Device Driving Method Using the same
KR20160049408A (en) 2014-10-27 2016-05-09 삼성디스플레이 주식회사 Organic light emitting diode display device
TWI562119B (en) * 2014-11-26 2016-12-11 Hon Hai Prec Ind Co Ltd Pixel unit and driving method for driving the pixel unit
CN104575389A (en) * 2015-01-29 2015-04-29 京东方科技集团股份有限公司 Pixel circuit, driving method of pixel circuit, display panel and display device
CN105118438B (en) * 2015-09-21 2017-07-25 京东方科技集团股份有限公司 Pixel-driving circuit, method, image element circuit and display device
JP2017090624A (en) 2015-11-09 2017-05-25 株式会社ジャパンディスプレイ Display device and method for driving display device
US10347185B2 (en) 2017-08-24 2019-07-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode (OLED) pixel circuits, driving method thereof, and OLED displays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2002169510A (en) 2000-09-20 2002-06-14 Seiko Epson Corp Driving circuit for active matrix display and electronic apparatus as well as method of driving electronic device, and electronic device
KR20040033248A (en) * 2002-10-11 2004-04-21 소니 가부시끼 가이샤 Active-matrix display device and method of driving the same
KR20050051300A (en) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 Light emitting display device, and display panel and driving method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341790A (en) 2001-05-17 2002-11-29 Toshiba Corp Display pixel circuit
US7119770B2 (en) * 2001-08-17 2006-10-10 Lg Electronics Inc. Driving apparatus of electroluminescent display device and driving method thereof
JP4230744B2 (en) 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 Display device
JP3899886B2 (en) * 2001-10-10 2007-03-28 株式会社日立製作所 Image display device
US7071932B2 (en) * 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
KR100490622B1 (en) 2003-01-21 2005-05-17 삼성에스디아이 주식회사 Organic electroluminescent display and driving method and pixel circuit thereof
US7173585B2 (en) * 2004-03-10 2007-02-06 Wintek Corporation Active matrix display driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2002169510A (en) 2000-09-20 2002-06-14 Seiko Epson Corp Driving circuit for active matrix display and electronic apparatus as well as method of driving electronic device, and electronic device
KR20040033248A (en) * 2002-10-11 2004-04-21 소니 가부시끼 가이샤 Active-matrix display device and method of driving the same
KR20050051300A (en) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 Light emitting display device, and display panel and driving method thereof

Also Published As

Publication number Publication date
JP4398413B2 (en) 2010-01-13
EP1624437A3 (en) 2009-07-15
EP1624437A2 (en) 2006-02-08
KR20060048924A (en) 2006-05-18
TW200606781A (en) 2006-02-16
TWI313442B (en) 2009-08-11
US20060023551A1 (en) 2006-02-02
JP2006048041A (en) 2006-02-16
US7616177B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
KR100559078B1 (en) Active matrix light emitting diode pixel structure and method
KR100602352B1 (en) Pixel and Light Emitting Display Using The Same
CN100461246C (en) Pixel circuit and light emitting display comprising the same
DE60110664T2 (en) Active control circuit for display fields
US7515126B2 (en) Driving circuit for display device, and display device
US9601057B2 (en) Pixel circuit, organic electroluminesce display panel and display device
KR100515305B1 (en) Light emitting display device and display panel and driving method thereof
KR100544092B1 (en) Display device and its driving method
US7109952B2 (en) Light emitting display, light emitting display panel, and driving method thereof
US8743096B2 (en) Stable driving scheme for active matrix displays
US7365714B2 (en) Data driving apparatus and method of driving organic electro luminescence display panel
KR100732828B1 (en) Pixel and Organic Light Emitting Display Using the same
CN1193333C (en) Display device, portable equipment and substrate
KR100469871B1 (en) Display device
KR101080351B1 (en) Display device and driving method thereof
KR100560780B1 (en) Pixel circuit in OLED and Method for fabricating the same
US7038392B2 (en) Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
EP1347436A2 (en) Display and driving method thereof
US20100073267A1 (en) Image display device
US6580408B1 (en) Electro-luminescent display including a current mirror
CN100593185C (en) Organic EL pixel circuit
US7839364B2 (en) Pixel circuit of organic light emitting display
CN102063861B (en) Image element circuit, organic light emitting diode display and driving method thereof
JP5078236B2 (en) Display device and driving method thereof
JP5080733B2 (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140611

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150608

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170614

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190614

Year of fee payment: 13