KR20080101556A - 방전회로를 포함하는 액정표시장치 및 이의 구동방법 - Google Patents

방전회로를 포함하는 액정표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20080101556A
KR20080101556A KR1020070048798A KR20070048798A KR20080101556A KR 20080101556 A KR20080101556 A KR 20080101556A KR 1020070048798 A KR1020070048798 A KR 1020070048798A KR 20070048798 A KR20070048798 A KR 20070048798A KR 20080101556 A KR20080101556 A KR 20080101556A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
voltage
signal
power supply
Prior art date
Application number
KR1020070048798A
Other languages
English (en)
Other versions
KR101390315B1 (ko
Inventor
홍영기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070048798A priority Critical patent/KR101390315B1/ko
Publication of KR20080101556A publication Critical patent/KR20080101556A/ko
Application granted granted Critical
Publication of KR101390315B1 publication Critical patent/KR101390315B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 전원-오프(power-off)시에 발생하는 화면잔상 불량을 개선한 방전회로를 포함하는 액정표시장치의 구동장치 및 이의 구동방법에 관한 것이다.
본 발명의 실시예에 의하면, 액정표시장치의 전원-오프(power-off)시에 액정패널의 각 게이트배선을 통하여 게이트하이신호와 근접한 전위의 방전신호를 공급함으로써, 박막트랜지스터와 연결된 액정캐패시터 및 저장캐패시터에 충전된 전하를 보다 빠르게 방전하게 된다.
따라서, 액정표시장치의 전원-오프시에 화면에 잔상이 남는 현상을 방지할 수 있다.
전원전압(VCC), 게이트하이신호(VGH), 게이트로우신호(VGL)

Description

방전회로를 포함하는 액정표시장치 및 이의 구동방법{LCD including Discharging circuit and driving method of the same}
도 1a는 종래의 액정표시장치에서 한 화소의 등가회로도이다.
도 1b는 도 1a의 화소를 포함하는 액정패널과, 구동회로와, 전원부의 신호흐름을 개략적으로 도시한 블록도이다.
도 2는 박막트랜지스터의 구동특성을 도시한 그래프이다.
도 3은 종래에 제안된 액정표시장치에 구비되는 방전회로의 일 예를 도시한 도면이다.
도 4는 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.
도 5는 도 4에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.
도 6은 본 발명의 제2 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.
도 7은 도 6에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.
도 8은 도 7에 도시한 방전회로와 다른 형태의 일 예를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 액정패널 120 : 구동회로부
130 : 타이밍컨트롤러 140 : 게이트구동회로
150 : 소스구동회로 160 : 전원공급부
180 : 방전회로
본 발명은 액정표시장치에 관한 것으로서, 전원-오프(power-off)시에 발생하는 화면잔상 불량을 개선한 방전회로를 포함하는 액정표시장치 및 이의 구동방법에 관한 것이다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용한 화상구현원리를 갖는 바, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열방향에 따라 굴절율이 다른 광학적 이방성과 전기장 내에 놓일 경우 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다.
이에, 액정표시장치는 상술한 액정을 사이에 두고 서로 마주보는 면에 투명 전계생성전극이 형성된 한 쌍의 기판을 대면 합착시킨 액정패널(Liquid crystal panel)과, 구비되는 구동회로를 통해 액정패널의 두 전계생성전극 사이의 전기장 크기에 따라 액정의 배열방향을 인위적으로 조절한다.
상기 액정패널은, 복수개의 X 배선과 Y 배선을 매트릭스 형태로 교차시켜서 화상의 계조를 표현하는 최소의 단위인 화소를 구성하고, 상기 X,Y 배선에 각각 공통전압 및 데이터전압을 순차적으로 공급하여 화상을 표시하는 수동형 매트릭스(Passive Matrix; PM)방식과, 상기 화소에 스위칭 소자를 구비하여 각 화소를 각각 개별적으로 제어할 수 있는 능동형 매트릭스(Active Matrix; AM)방식이 있으며, 현재는 능동형 매트릭스 방식이 주류를 이루고 있다.
상기 능동형 매트릭스 방식에서는 상기 X, Y 배선이 상기 스위칭소자의 게이트단 및 소스단과 연결되기 때문에, 이하의 설명에서는 각각을 게이트배선 및 소스배선이라 하도록 한다.
또한, 상기 스위칭소자의 드레인단은 액정캐패시터 및 저장캐패시터와 연결된다.
도 1a는 종래의 액정표시장치에서 한 화소의 등가회로도이고, 도 1b는 도 1a의 화소를 포함하는 액정패널과, 구동회로와, 전원부의 신호흐름을 개략적으로 도시한 블록도이다.
액정패널(1)은 다수의 화소(P)를 포함하며, 상기 화소(P)는, 서로 교차하는 게이트배선(GL) 및 소스배선(DL)과, 공통전압(Vcom)을 인가받는 액정캐패시터(Clc) 및 저장캐패시터(Cst)와, 게이트단 및 소스단이 상기 게이트 및 소스배선(GL, DL)과 각각 연결되고, 드레인단이 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)와 연결되는 박막트랜지스터(TFT)로 구성된다.
또한, 게이트 및 소스구동회로(4, 5)는 외부시스템의 제어에 따라 액정패널(1)을 구동하기 위한 게이트하이신호, 공급되는 비디오(Video)신호를 시간적, 공간적으로 변환하여 다수의 신호배선을 통하여 개개의 화소(P)에 해당하는 데이터전압을 공급한다.
전원부(6)는 게이트 및 소스구동회로(4, 5)에 구동을 위한 다수의 동작전압을 생성하여 각 장치에 공급하며, 특히 액정패널(1)에는 상기 화소에 공급되는 공통전압(Vcom)을 생성하여 공급한다.
이하, 도면을 참조하여 종래의 액정표시장치의 신호흐름에 따른 구동형태를 보다 상세하게 설명하면 다음과 같다.
먼저 전원부(6)는, 공통전압(Vcom)을 생성하여 액정패널(1)에 공급하며, 전원전압(VCC), 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 생성하여 게이트구동회로(4)에 공급하고, 전원전압(VCC), 구동전압(VDD) 및 상기 데이터신호(Vdata)의 변환기준신호인 감마전압(GMA)을 생성하여 소스구동회로(5)에 공급한다.
이후, 게이트구동회로(4)로부터 게이트배선(GL)을 통해 게이트하이신호(VGH)가 액정패널(1)에 인가되면, 게이트단이 상기 게이트배선(GL)과 연결되는 박막트랜지스터(TFT)는 턴-온된다. 또한, 소스구동회로(5)로부터 소스배선(DL)을 통해 데이터신호(Vdata)가 액정패널(1)에 인가되면, 각 박막트랜지스터(TFT)의 소스단에 데이터신호(Vdata)가 인가되고, 이에 따라 상기 턴-온된 박막트랜지스터(TFT)의 드레인단과 연결된 액정캐패시터(Clc)의 양단간 전압차가 변화되어 액정의 빛 굴절율이 달라짐으로서 영상의 계조를 표시하게 된다.
여기서, 액정캐패시터(Clc)의 일단에는 데이터신호(Vdata)가 인가되고, 다른단에는 전원부(6)로부터 생성되는 공통전압(Vcom)이 인가된다.
이후, 상기 게이트구동회로(4)로부터 게이트배선(GL)을 통해 게이트로우신호(VGL)가 액정패널(1)에 인가되어 박막트랜지스터(TFT)는 턴-오프하게 되고, 이에 따라 액정캐패시터(Clc)에 저장된 전하가 박막트랜지스터(TFT)를 통해 빠져나가지 못하게 되어 한 프레임동안 액정캐패시터(Clc)의 양단간 전압차를 유지한다. 이때, 저장캐패시터(Cst)는 액정캐패시터(Clc)와 동시에 충전되어 박막트랜지스터(TFT)가 턴-오프시에 누설전류(leakage current)로 의한 액정캐패시터(Clc)의 전압강하를 줄이는 역할을 함으로써 한 프레임동안 안정적으로 계조 표현을 하게 된다.
이러한 구동은 박막트랜지스터(TFT)의 구동특성에 기인한 것이다.
도 2는 박막트랜지스터의 구동특성을 도시한 그래프로서, 게이트-소스간 전압차(VGS)에 따른 드레인-소스간 전류(IDS)량을 도시한 그래프이다.
도시한 바와 같이, 박막트랜지스터(TFT)는 게이트단에 턴-온전압(VON)이 인가되었을 때, 이에 대응하는 턴-온전류(ION)가 드레인-소스단에 흐르게 되어 액정 캐패시터(Clc)에 인가되도록 한다.
또한, 게이트단에 턴-오프전압(VOFF)이 인가되면, 0에 가까운 턴-오프전류(IOFF)만을 흐르게 함으로써 저장 캐패시터(Cst)에 인가된 전하가 빠져나가지 못하도록 한다.
이러한 액정표시장치는 전원-오프(power-off)시에 잔상이 남는 문제점이 있다. 즉, 구동중인 액정표시장치의 전원전압이 차단되게 되면, 대부분의 게이트배선(GL1 내지 GLn)에는 게이트로우신호(VGL)가 인가되어 있는 상태로서 박막트랜지스터(TFT)는 턴-오프상태이므로, 결국 저장캐패시터(Cst)에 잔류전하가 남아있게 된다.
이러한 문제점을 극복하기 위하여, 게이트구동회로의 출력단에 방전회로를 구비하여 전원-오프시 액정캐패시터(Clc)에 충전된 전하를 방전하는 방법이 제안되었다.
도 3은 종래에 제안된 액정표시장치에 구비되는 방전회로의 일 예를 도시한 도면이다.
도시한 바와 같이, 종래의 방전회로(38)는 캐패시터(C1), 다이오드(D1) 및, PMOS(P-channel Metal Oxide Silicon)트랜지스터로 구성된다. 여기서, 캐패시터(C1) 및 다이오드(D1)를 통해 전원-오프(power-off) 여부를 감지하고, PMOS 트랜지스터(T1)를 통해 게이트배선으로 접지전압(GND)을 인가하여 저장캐패시터(도 1의 Cst)에 충전된 전하를 방전하는 구조이다.
이는, 전원-오프시에 액정패널의 박막트랜지스터의 게이트전극을 접지전압(GND) 전위로 만들어서 드레인-소스전류를 크게 하는 것으로서, 이는 박막트랜지스터가 완전히 턴-온되기 위한 게이트구동신호(VGH)가 인가될 때보다 드레인-소스전류의 크기가 작아서 방전속도가 느리며, 이에 따라 잔상제거 속도도 느리다는 단점이 있다.
본 발명은 액정표시장치의 전원-오프시에 발생하는 잔상을 제거하기 위한 방전회로를 포함하는 액정표시장치 및 이의 구동방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 방전회로는, 제1 내지 제3 전압단을 통해 제1 내지 제3 전압을 각각 공급하는 전원공급부와 연결되는 구동회로로서, 입력단이 상기 제1 전압단과 연결되는 인버터와; 게이트가 상기 인버터의 출력단과 연결되고, 소스가 접지되는 제1 스위칭소자와; 게이트가 상기 제1 스위칭소자의 드레인과 연결되고, 소스 및 드레인이 각각 상기 제2 및 제3 전압단과 연결되는 제2 스위칭소자와; 제1 단이 상기 제2 전압단 및 상기 제2 스위칭소자의 소스와 연결되고, 제2 단이 상기 제1 스위칭소자의 드레인 및 상기 제2 스위칭소자의 게이트와 연결되는 제1 저항을 포함하는 것을 특징으로 한다.
상기 제1 스위칭소자는 NMOS(N-channel Metal Oxide Transistor)인 것을 특징으로 한다.
상기 제2 스위칭소자는 PMOS(P-channel Metal Oxide Transistor)인 것을 특징으로 한다.
상기 제1 전압은 액정표시장치의 전원전압이고, 상기 제2 전압 및 제3 전압 은 각각 액정표시장치에 구비되는 박막트랜지스터의 턴-온 및 턴-오프 전압인 것을 특징으로 한다.
상기 제2 스위칭소자는, 소스와 일 전극이 연결되는 캐패시터를 더욱 포함하고, 상기 캐패시터는 타 전극이 접지되는 것을 특징으로 한다.
제1 스위칭소자의 드레인단 및 제2 스위칭소자의 게이트 사이에 연결되는 제2 저항을 더욱 구비하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 액정표시장치는, 게이트배선 및 데이터배선이 교차하는 지점에 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 액정캐패시터 및 저장캐패시터를 포함하는 액정패널과; 상기 박막트랜지스터의 턴-온 및 오프신호인 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 공급하는 게이트구동회로와; 상기 액정캐패시터 및 저장캐패시터에 데이터전압을 인가하는 소스구동회로와; 상기 전원전압(VCC)에 대응하여, 상기 박막트랜지스터를 턴-온하여 상기 데이터전압을 방전시키는 방전회로와; 상기 전원전압(VCC), 게이트하이신호(VGH), 게이트로우신호(VGL)를 생성하는 전원공급부를 포함하는 것을 특징으로 한다.
상기 방전회로는, 상기 게이트배선과 연결되고, 상기 전원전압(VCC)이 차단될 경우에 방전신호를 생성하여 상기 박막트랜지스터에 공급하는 것을 특징으로 한다.
상기 방전회로는, 상기 게이트구동회로의 게이트하이신호(VGH) 입력단과 연결되어 상기 전원전압(VCC)이 차단될 경우에, 상기 박막트랜지스터에 방전신호를 생성하여 공급하는 것을 특징으로 한다.
상기 방전신호는 상기 게이트하이신호(VGH)보다 작고, 접지전압보다 큰 전위의 신호인 것을 특징으로 한다.
상기 방전회로는, 상기 전원전압(VCC)이 차단될 경우에 상기 게이트하이신호(VGH)의 전위저하를 지연하는 지연수단을 더욱 구비하는 것을 특징으로 한다.
상기 지연수단은, 일 전극이 접지되고 다른 전극이 상기 방전회로의 게이트하이신호(VGH) 입력단과 연결되는 캐패시터인 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 구동방법은, 게이트배선 및 데이터배선이 교차하는 지점에 구비되는 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 액정캐패시터 및 저장캐패시터를 포함하는 액정패널과, 상기 박막트랜지스터의 턴-온신호인 게이트하이신호(VGH) 및, 턴-오프신호인 게이트로우신호(VGL)를 공급하는 게이트구동회로와, 전원전압에 대응하여, 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전하는 방전회로를 포함하는 액정표시장치의 구동방법에 있어서, 상기 전원전압의 인가여부를 판단하는 단계와; 상기 전원전압이 인가될 경우, 상기 게이트배선을 통해 상기 박막트랜지스터에 상기 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 순차적으로 공급하는 단계와; 상기 전원전압이 차단될 경우, 상기 게이트하이신호(VGH)를 통해 방전신호를 생성하여 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전시키는 단계를 포함하는 것을 특징으로 한다.
상기 전원전압이 차단될 경우, 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전시키는 단계는, 상기 게이트배선을 통해 상기 방전신호를 공급하는 단계와; 상기 방전신호에 의해 상기 박막트랜지스터를 턴-온시키는 단계와; 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 상기 박막트랜지스터와 상기 데이터배선을 통해 방전하는 단계인 것을 특징으로 한다.
상기 방전신호는 상기 게이트하이신호(VGH)보다 작고, 접지전압보다 큰 전위를 가지는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 의한 방전회로를 포함하는 액정표시장치 및 이의 구동방법을 설명한다.
도 4는 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.
도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치는 크게 화상을 표시하는 액정패널(100)과, 외부시스템으로부터 공급되는 비디오(Video)신호를 시간적, 공간적으로 변환하여 각각의 신호배선을 통해 개개의 화소에 해당하는 데이터전압을 공급하는 구동회로부(120)와, 상기 액정패널(100) 및 구동회로부(120)에 구동전원을 공급하는 전원공급부(160)와, 전원-오프(power-off)시에 화소를 방전하는 방전회로(180)를 포함한다.
여기서, 상기 구동회로부(120)는 외부시스템(미도시)으로부터 비디오(video)신호를 입력받아, 다수의 제어신호를 생성하고, 화상에 대한 정보를 가지는 데이터신호를 생성하는 타이밍컨트롤러(130)와, 액정패널(100)을 수평라인단위로 인에이블하는 게이트구동회로(140)와, 상기 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 액정패널(100)에 공급하는 소스구동회로(150)로 구성된다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 액정표시장치의 구조 및 동작에 대하여 보다 상세하게 설명하면 다음과 같다.
액정패널(100)은 기판상에 일 방향으로 형성되는 게이트배선(GL1 내지 GLn)과, 이와 교차되는 소스배선(DL1 내지 DLm)이 매트릭스 형태로 배치되고, 이 교차되는 지점마다 액정캐패시터(Clc) 및 저장캐패시터(Cst)와 연결되는 스위칭소자인 박막트랜지스터(Thin Film Transistor; TFT)가 구비된다. 여기서, 상기 배선들이 교차되는 지점은 화소로 정의된다.
구동회로부(120)는 다수의 게이트배선(GL1 내지 GLn)을 통해 상기 박막트랜지스터(TFT)를 턴-온/오프하는 게이트구동회로(140)와, 타이밍컨트롤러(130)로부터 데이터신호를 입력받아 감마전압(GMA)에 대응하여 데이터전압(Vdata)을 생성하고, 이를 소스배선(DL1 내지 DLm)을 통해 상기 박막트랜지스터(TFT)의 소스전극에 공급하는 소스구동회로(150)로 구성된다.
타이밍컨트롤러(130)는 입력되는 비디오신호에 따라 상기 게이트구동회로(140) 및 소스구동회로(150)를 제어하기 위한 제어신호를 생성하는 제어신호생성수단(미도시)과, 액정패널(100)의 구동방법 및 구조에 맞게 데이터신호를 만들어내는 데이터처리수단(미도시)으로 구성된다.
전원공급부(160)는 상기 구동회로(120)를 동작하기 위한 다수의 구동전압과 상기 데이터전압의 대향전압인 공통전압신호(Vcom)를 생성하는 다수의 회로로 구성 된다.
특히, 게이트구동회로(140)에는 전원전압(VCC), 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 공급하며, 소스구동회로(150)에는 전원전압(VCC), 구동전압(VDD) 및 감마전압(GMA)을 공급한다.
방전회로(180)는 전원공급부(160)의 출력되는 일부의 신호를 공급받아 시스템의 전원-온/오프 상태를 감지하고, 이에 따라 액정패널(100)에 방전신호를 공급하며, 이를 위해 상기 전원공급부(160)의 출력단 및 게이트배선(GL1 내지 GLn)과 연결된다.
여기서, 상기 방전회로(180)는 다수개가 게이트배선(GL1 내지 GLn)에 각각 연결된다.
이와 같이 구성된 본 발명의 실시예에 의한 액정표시장치의 동작을 설명하면 다음과 같다.
먼저, 외부시스템(미도시)로부터 비디오신호가 타이밍컨트롤러(130)에 입력되면, 이에 동기하여 타이밍컨트롤러(130)는 상기 비디오신호에 대응하여 제어신호 및 데이터신호를 생성하고, 이를 게이트 및 소스구동회로(140, 150)에 공급한다.
게이트구동회로(140)는 상기 제어신호에 대응하여 게이트배선(GL1 내지 GLn)각각에 순차적으로 게이트하이신호(VGH)를 인가하여 동일 수평라인상의 박막트랜지스터(TFT)를 턴-온한다.
소스구동회로(150)는, 상기 게이트하이신호(VGH)가 인가되어 턴-온된 박막트랜지스터(TFT)에 해당하는 데이터전압(Vdata)을 데이터배선(DL1 내지 DLl)을 통해 동시에 인가하여 상기 턴-온된 박막트랜지스터(TFT)의 소스단자와 연결된 액정캐패시터(Cst)에 공급한다.
따라서, 액정캐패시터(Cst)에는 상기 데이터전압(Vdata)에 해당하는 전하가 충전된다.
다시 말하면, 상기 액정캐패시터(Cst)에는 전원공급부(160)로부터 인가된 공통전압(Vcom)과 상기 데이터전압(Vdata)의 전압차에 의한 전계가 형성되고, 이에 따라 액정의 굴절율이 영상의 계조에 해당하는 크기로 변화하게 된다.
이후, 게이트구동회로(140)는 게이트배선(GL1 내지 GLn)을 통해 순차적으로 게이트로우신호(VGL)를 인가하여 박막트랜지스터(TFT)를 턴-오프하고, 이에 따라 액정캐패시터(Clc)에 충전되어 있는 전하가 유지되게 되어 한 프레임동안 영상의 계조표시를 하게 된다. 이때, 저장캐패시터(Cst)는 액정캐패시터(Clc)와 동시에 충전되어 박막트랜지스터(TFT)가 턴-오프시에 누설전류(leakage current)에 의한 액정캐패시터(Clc)의 전압강하를 줄이는 역할을 한다.
방전회로(180)는 전원전압(VCC)의 크기를 감지하여 시스템의 전원-온/오프 상태를 파악한다.
여기서, 전원-오프 상태는 전원공급부(160)에서 출력되는 다수의 전압이 공급되지 않게 되어 일정한 시간의 경과후에 접지전압의 수준으로 전위가 변하는 것을 의미한다.
방전회로(180)의 동작을 보다 상세하게 설명하면, 시스템이 전원-온 상태일 경우에는 방전회로(180)는 동작하지 않으며, 전원-오프상태일 경우에는 전원공급 부(160)로부터 공급되는 게이트하이신호(VGH)에 의하여 생성되는 방전신호를 액정패널(100)에 공급한다.
이에 따라, 상기 방전신호가 게이트배선(GL1 내지 GLn)을 통해 액정패널(100)에 공급되고 박막트랜지스터(TFT)는 턴-온된다.
따라서, 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장된 전하는 방전경로로서 데이터배선(DL1 내지 DLm)을 통해 방전되어 보다 빠른 시간에 액정패널(100)에 표시된 잔상이 제거되게 된다.
이하, 상기 방전회로의 일 예를 상세하게 도시한 도면을 통해 전원-오프시에 본 발명의 실시예에 의한 액정표시장치의 동작을 보다 상세하게 설명하도록 한다.
도 5는 도 4에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.
도시한 바와 같이, 본 발명의 실시예에 의한 방전회로(180)는, 액정패널(100)의 게이트배선(GL1 내지 GLn) 및 전원공급부(160)의 출력단과 연결된다.
여기서, 상기 방전회로(180)는 입력단이 전원공급부(160)와 연결되고, 출력단이 게이트배선(GL1 내지 GLn)과 연결되며, 이의 구성소자는 인버터(I1)와, 제1 및 제2 트랜지스터(T1, T2)와, 저항(R1)으로 이루어져 있다.
보다 상세하게는, 인버터(I1)는 입력단이 전원공급부(160)의 전원전압(VCC)단과 연결되고, 출력단이 제1 트랜지스터(T1)의 게이트와 연결된다.
제1 트랜지스터(T1)는 소스가 접지되며, 드레인이 제1 노드(N1)와 연결된다. 이러한 제1 트랜지스터(T1)는 NMOS(N-channel Metal Oxide Transistor)인 것이 바 람직하다.
제2 트랜지스터(T2)는 게이트가 제1 노드(N1)와 연결되며, 소스가 전원공급부(160)의 게이트하이신호(VGH)단과 연결되고, 드레인이 제2 노드(N2)와 연결된다. 이러한 제2 트랜지스터(T1)는 PMOS(P-channel Metal Oxide Transistor)인 것이 바람직하다.
저항(R1)은 제2 트랜지스터(T2)의 드레인단과 제1 노드(N1)의 사이에 연결된다.
여기서, 제1 노드(N1)는 상기 제1 트랜지스터(T1)의 드레인과, 제2 트랜지스터(T2)의 게이트와 저항(R1)의 일 단과 연결되는 지점으로 정의되며, 제2 노드(N2)는 제2 트랜지스터(T2)의 드레인과, 게이트배선(GL1 내지 GLn)과 연결되는 지점으로 정의된다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 방전회로 동작을 설명하면 다음과 같다.
전원-온(power-on)시에는, 전원공급부(160)로부터 전원전압(VCC)이 논리적으로 하이레벨(High-level)로서 방전회로(180)의 인버터(I1)로 입력되며, 이는 반전되어 로우레벨(Low-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-오프상태가 되고 제1 노드(N1)는 플로팅(Floating) 상태가 된다.
그리고, 제1 노드(N1)가 플로팅 상태가 되어 제2 트랜지스터(T2) 또한 동작하지 않는다.
이후, 전원-오프(power-off)시에는, 전원공급부(160)로부터 전원전압(VCC)이 논리적으로 로우레벨(Low-level)로서 방전회로(180)의 인버터(I1)로 입력되며, 이는 반전되어 하이레벨(High-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-온상태가 되고 제1 노드(N1)는 접지전압(GND)의 전위를 가지게 된다.
따라서, 제2 트랜지스터(T2)는, 게이트와 소스에 각각 접지전압(GND) 및 게이트하이신호(VGH)가 인가되어 턴-온된다. 이에 따라 제2 트랜지스터(T2)의 드레인과 연결된 제2 노드(N2)에는 제2 트랜지스터(T2)의 문턱전압(VTH)을 감한 방전신호(VGH′)가 인가된다.
여기서, 제2 노드(N2)는 게이트배선(GL1 내지 GLn)과 연결되어 있으며, 이에 따라 모든 게이트배선(GL1 내지 GLn)에는 상기 방전신호(VGH′)가 인가되게 된다.
따라서, 액정패널(100)의 모든 박막트랜지스터(TFT)는 턴-온 되어 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장되어 있던 전하는 상기 데이터배선(DL1 내지 DLm) 통해 방전되게 된다.
이는, 접지전압(GND)레벨의 신호를 게이트배선에 공급하는 종래의 액정표시장치보다 더 높은 전위의 신호를 공급하여 박막트랜지스터(TFT)의 드레인-소스간 전류의 양이 보다 커지게 됨으로서, 보다 신속하게 방전구동을 하게 된다.
도 6은 본 발명의 제2 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 도면이다.
도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치는 크게 화상을 표시하는 액정패널(200)과, 외부시스템으로부터 공급되는 비디오(Video)신호를 시간적, 공간적으로 변환하여 각각의 신호배선을 통해 개개의 화소에 해당하는 데이터전압을 공급하는 구동회로부(220)와, 상기 액정패널(200) 및 구동회로부(220)에 구동전원을 공급하는 전원공급부(260)와, 전원-오프(power-off)시에 화소를 방전하는 방전회로(280)를 포함한다.
여기서, 상기 구동회로부(220)는 외부시스템(미도시)으로부터 비디오(video)신호를 입력받아, 다수의 제어신호를 생성하고, 화상에 대한 정보를 가지는 데이터신호를 생성하는 타이밍컨트롤러(230)와, 액정패널(200)을 수평라인단위로 인에이블하는 게이트구동회로(240)와, 상기 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 액정패널(200)에 공급하는 소스구동회로(250)로 구성된다.
이러한 구조의 본 발명의 제2 실시예에 의한 액정표시장치는, 동작에 있어 상술한 제1 실시예와 동일하며, 이하의 설명에서는 전원-오프시 방전회로(280)의 동작을 중점적으로 설명하도록 한다.
방전회로(280)는 시스템이 전원-온 상태일 경우에는 동작하지 않으며, 전원-오프상태일 경우에는 전원공급부(260)로부터 게이트구동회로(240)에 공급되는 게이트로우신호(VGL)를 게이트하이신호(VGH)와 근접한 전위로 변환하여 게이트구동회로(240)에 공급한다.
이에 따라, 게이트구동회로(240)의 출력신호는 게이트하이신호(VGH) 및 이와 근접한 전위의 게이트로우신호(VGL)로서 게이트배선(GL1 내지 GLn)을 통해 액정패널(200)에 공급되고 박막트랜지스터(TFT)는 턴-온된다.
따라서, 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장된 전하는 방전경로로서 데이터배선(DL1 내지 DLm)을 통해 방전되어 보다 빠른 시간에 액정패널(200)에 표시된 잔상이 제거되게 된다.
이하, 상기 방전회로의 일 예를 상세하게 도시한 도면을 통해 전원-오프시에 본 발명의 실시예에 의한 액정표시장치의 동작을 보다 상세하게 설명하도록 한다.
도 7은 도 6에 도시한 방전회로의 바람직한 구조의 일 예 및 이와 연결되는 구성부의 형태를 도시한 도면이다.
도시한 바와 같이, 본 발명의 실시예에 의한 방전회로(280)는, 게이트배선(GL1 내지 GLn)을 통해 액정패널(200)과 연결된 게이트구동회로(240)의 입력단 및 전원공급부(260)의 출력단과 연결된다.
여기서, 상기 방전회로(280)는 입력단이 전원공급부(260)와 연결되고, 출력단이 게이트구동회로(240)와 연결되며, 이의 구성소자는 인버터(I1)와, 제1 및 제2 트랜지스터(T1, T2)와, 저항(R1)으로 이루어져 있다.
보다 상세하게는, 인버터(I1)는 입력단이 전원공급부(260)의 전원전압(VCC)단과 연결되고, 출력단이 제1 트랜지스터(T1)의 게이트와 연결된다.
제1 트랜지스터(T1)는 소스가 접지되며, 드레인이 제1 노드(N1)와 연결된다. 이러한 제1 트랜지스터(T1)는 NMOS(N-channel Metal Oxide Transistor)인 것이 바람직하다.
제2 트랜지스터(T2)는 게이트가 제1 노드(N1)와 연결되며, 소스가 전원공급부(260)의 게이트하이신호(VGH)단과 연결되고, 드레인이 게이트구동회로(240)의 게이트로우신호(VGL)단과 연결된다. 이러한 제2 트랜지스터(T1)는 PMOS(P-channel Metal Oxide Transistor)인 것이 바람직하다.
저항(R1)은 제2 트랜지스터(T2)의 드레인단과 제1 노드(N1)의 사이에 연결된다.
여기서, 제1 노드(N1)는 상기 제1 트랜지스터(T1)의 드레인과, 제2 트랜지스터(T2)의 게이트와 저항(R1)의 일 단과 연결되는 지점으로 정의되며, 제2 노드(N2)는 제2 트랜지스터(T2)의 드레인과, 게이트구동회로(240) 및 전원공급부(260)의 게이트로우신호(VGL)단과 연결되는 지점으로 정의된다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 의한 액정표시장치의 방전회로 동작을 설명하면 다음과 같다.
전원-온(power-on)시에는, 전원공급부(260)로부터 전원전압(VCC)이 논리적으로 하이레벨(High-level)로서 방전회로(280)의 인버터(I1)로 입력되며, 이는 반전되어 로우레벨(Low-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-오프상태가 되고 제1 노드(N1)는 플로팅(Floating) 상태가 된다.
그리고, 제1 노드(N1)가 플로팅 상태가 되어 제2 트랜지스터(T2) 또한 동작하지 않는다.
이후, 전원-오프(power-off)시에는, 전원공급부(260)로부터 전원전압(VCC)이 논리적으로 로우레벨(Low-level)로서 방전회로(280)의 인버터(I1)로 입력되며, 이는 반전되어 하이레벨(High-level)로서 제1 트랜지스터(T1)의 게이트로 입력된다. 이에 따라, 제1 트랜지스터(T1)는 턴-온상태가 되고 제1 노드(N1)는 접지전압(GND)의 전위를 가지게 된다.
따라서, 제2 트랜지스터(T2)는, 게이트와 소스에 각각 접지전압(GND) 및 게이트하이신호(VGH)가 인가되어 턴-온된다. 이에 따라 제2 트랜지스터(T2)의 드레인과 연결된 제2 노드(N2)에는 제2 트랜지스터(T2)의 문턱전압(VTH)을 감한 방전신호(VGH′)가 인가된다.
여기서, 제2 노드(N2)는 게이트구동회로(240)의 게이트로우신호(VGL) 입력단과 연결되어 있으며, 이에 따라 게이트로우신호(VGL)가 인가된 상태의 게이트배선(GL1 내지 GLn)에 상기 방전신호(VGH′)가 인가되게 된다.
물론, 전원-오프 직전 게이트배선(GL1 내지 GLn) 중, 게이트하이신호(VGH)가 인가되고 있던 게이트배선에는 그대로 상기 게이트하이신호(VGH)가 인가됨은 당연하다.
따라서, 액정패널(200)의 모든 박막트랜지스터(TFT)는 턴-온 되어 상기 액정캐패시터(Clc) 및 저장캐패시터(Cst)에 저장되어 있던 전하는 상기 데이터배선(DL1 내지 DLm) 통해 방전되게 된다.
부가적으로, 도시하지는 않았지만 전원공급부와 방전회로 사이에 보다 안정적인 구동을 위해 게이트하이신호(VGH)의 지연수단을 더욱 구비할 수도 있다.
상기 지연수단이란, 액정표시장치의 전원-오프시에는 모든 전압 및 신호가 일정시간에 걸쳐 접지전압 전위로 떨어지게 되므로, 전원공급부에서 공급되는 게이트하이신호(VGH)도 시간이 갈수록 서서히 전위가 떨어지게 된다.
이에 따라, 상기 방전회로의 제2 트랜지스터의 소스단의 전위도 서서히 떨어지게 되므로, 제2 트랜지스터의 게이트-소스간 전압차도 적어지게 되어 결국 게이트배선에 인가되는 상기 방전신호(VGH′)의 전위도 떨어지게 되는 상황이 발생할 가능성이 있다.
이를 극복하기 위해, 상기 전원공급부와 방전회로 사이에 지연수단을 구비하여, 상기 게이트하이신호(VGH)의 신호변화를 지연시키는 것이 좋다.
상기 지연수단은 다양한 방법으로 구현될 수 있겠으나, 제안하는 방법으로는 상기 전원공급부와 방전회로사이에 캐패시터를 구비하는 것이다.
즉, 방전회로의 제2 트랜지스터 소스단에 일 전극이 접지된 캐패시터를 구비하게 되면, 전원-오프시에 방전하여 게이트하이신호(VGH)의 전위저하를 지연시킬 수 있다.
도 8은 도 7에 도시한 방전회로와 다른 형태의 일 예를 도시한 도면이다.
도시한 바와 같이, 본 발명의 다른 실시예에 의한 방전회로(280)는, 도시하지는 않았지만, 게이트구동회로(도 7의 240)와 전원공급부(도 7의 260) 사이에 구비된다.
여기서, 방전회로(380)는 전원공급부(도 5의 360)로부터 전원전압(VCC) 및 게이트하이신호(VGH)를 인가받고, 상기 전원전압(VCC)의 차단여부에 따라 게이트구 동회로(도 7의 240)의 게이트로우신호(VGL)입력단에 방전신호를 인가하게 된다.
방전회로(380)의 구성을 살펴보면, 인버터(I1)와, 제1 및 제2 트랜지스터(T1, T2)와, 제1 및 제2 저항(R1, R2)으로 이루어져 있다. 여기서, 구성소자의 연결형태는 상술한 제2 실시예의 방전회로(도 7의 280)와 동일하고 다만, 제1 트랜지스터(T1)의 드레인단과 제1 노드(N1)사이에 제2 저항(R2)이 더 구비된다.
이는, 제2 트랜지스터(T2)의 게이트단에 인가되는 전압을 제어하기 위한 것으로서 제1 노드(N1)에 인가되는 전압은 상기 제1 및 제2 저항(R1, R2)의 저항값의 비로서 결정된다. 따라서, 제1 및 제2 저항(R1, R2)의 저항값을 조절하는 것만으로 보다 손쉽게 제2 트랜지스터(T2)의 출력전류를 제어할 수 있다.
또한, 이러한 형태의 방전회로(380)는 상술한 제1 실시예의 방전회로에도 그대로 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 의한 방전회로를 포함하는 액정표시장치 및 이의 구동방법은, 액정표시장치의 전원-오프시에 액정패널의 각 게이트배선을 통하여, 게이트하이신호와 근접한 전위의 방전신호를 공급함으로써, 박막트랜지스터와 연결된 액정캐패시터 및 저장캐패시터에 충전된 전하를 보다 빠르게 방전하게 된다.
따라서, 액정표시장치의 전원-오프시에 화면에 잔상이 남는 현상을 방지할 수 있다.

Claims (15)

  1. 제1 내지 제3 전압단을 통해 제1 내지 제3 전압을 각각 공급하는 전원공급부와 연결되는 구동회로로서,
    입력단이 상기 제1 전압단과 연결되는 인버터와;
    게이트가 상기 인버터의 출력단과 연결되고, 소스가 접지되는 제1 스위칭소자와;
    게이트가 상기 제1 스위칭소자의 드레인과 연결되고, 소스 및 드레인이 각각 상기 제2 및 제3 전압단과 연결되는 제2 스위칭소자와;
    제1 단이 상기 제2 전압단 및 상기 제2 스위칭소자의 소스와 연결되고, 제2 단이 상기 제1 스위칭소자의 드레인 및 상기 제2 스위칭소자의 게이트와 연결되는 제1 저항
    을 포함하는 것을 특징으로 하는 액정표시장치의 방전회로.
  2. 제 1 항에 있어서,
    상기 제1 스위칭소자는 NMOS(N-channel Metal Oxide Transistor)인 것을 특징으로 하는 액정표시장치의 방전회로.
  3. 제 1 항에 있어서,
    상기 제2 스위칭소자는 PMOS(P-channel Metal Oxide Transistor)인 것을 특징으로 하는 액정표시장치의 방전회로.
  4. 제 1 항에 있어서,
    상기 제1 전압은 액정표시장치의 전원전압이고, 상기 제2 전압 및 제3 전압은 각각 액정표시장치에 구비되는 박막트랜지스터의 턴-온 및 턴-오프 전압인 것을 특징으로 하는 액정표시장치의 방전회로.
  5. 제 1 항에 있어서,
    상기 제2 스위칭소자는, 소스와 일 전극이 연결되는 캐패시터를 더욱 포함하고, 상기 캐패시터는 타 전극이 접지되는 것을 특징으로 하는 액정표시장치의 방전회로.
  6. 제 1 항에 있어서,
    제1 스위칭소자의 드레인단 및 제2 스위칭소자의 게이트 사이에 연결되는 제2 저항을 더욱 구비하는 것을 특징으로 하는 액정표시장치의 방전회로.
  7. 게이트배선 및 데이터배선이 교차하는 지점에 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 액정캐패시터 및 저장캐패시터를 포함하는 액정패널과;
    상기 박막트랜지스터의 턴-온 및 오프신호인 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 공급하는 게이트구동회로와;
    상기 액정캐패시터 및 저장캐패시터에 데이터전압을 인가하는 소스구동회로와;
    상기 전원전압(VCC)에 대응하여, 상기 박막트랜지스터를 턴-온하여 상기 데이터전압을 방전시키는 방전회로와;
    상기 전원전압(VCC), 게이트하이신호(VGH), 게이트로우신호(VGL)를 생성하는 전원공급부
    를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 방전회로는, 상기 게이트배선과 연결되고, 상기 전원전압(VCC)이 차단될 경우에 방전신호를 생성하여 상기 박막트랜지스터에 공급하는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 방전회로는, 상기 게이트구동회로의 게이트하이신호(VGH) 입력단과 연결되어 상기 전원전압(VCC)이 차단될 경우에, 상기 박막트랜지스터에 방전신호를 생성하여 공급하는 것을 특징으로 하는 액정표시장치.
  10. 제 8 항 또는 제 9 항 중 선택되는 하나의 항에 있어서,
    상기 방전신호는 상기 게이트하이신호(VGH)보다 작고, 접지전압보다 큰 전위의 신호인 것을 특징으로 하는 액정표시장치.
  11. 제 7 항에 있어서,
    상기 방전회로는, 상기 전원전압(VCC)이 차단될 경우에 상기 게이트하이신호(VGH)의 전위저하를 지연하는 지연수단을 더욱 구비하는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 지연수단은, 일 전극이 접지되고 다른 전극이 상기 방전회로의 게이트 하이신호(VGH) 입력단과 연결되는 캐패시터인 것을 특징으로 하는 액정표시장치.
  13. 게이트배선 및 데이터배선이 교차하는 지점에 구비되는 박막트랜지스터와, 상기 박막트랜지스터와 연결되는 액정캐패시터 및 저장캐패시터를 포함하는 액정패널과, 상기 박막트랜지스터의 턴-온신호인 게이트하이신호(VGH) 및, 턴-오프신호인 게이트로우신호(VGL)를 공급하는 게이트구동회로와, 전원전압에 대응하여, 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전하는 방전회로를 포함하는 액정표시장치의 구동방법에 있어서,
    상기 전원전압의 인가여부를 판단하는 단계와;
    상기 전원전압이 인가될 경우, 상기 게이트배선을 통해 상기 박막트랜지스터에 상기 게이트하이신호(VGH) 및 게이트로우신호(VGL)를 순차적으로 공급하는 단계와;
    상기 전원전압이 차단될 경우, 상기 게이트하이신호(VGH)를 통해 방전신호를 생성하여 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전시키는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  14. 제 13 항에 있어서,
    상기 전원전압이 차단될 경우, 상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 방전시키는 단계는,
    상기 게이트배선을 통해 상기 방전신호를 공급하는 단계와;
    상기 방전신호에 의해 상기 박막트랜지스터를 턴-온시키는 단계와;
    상기 액정캐패시터 및 저장캐패시터에 충전된 전압을 상기 박막트랜지스터와 상기 데이터배선을 통해 방전하는 단계
    인 것을 특징으로 하는 액정표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 방전신호는 상기 게이트하이신호(VGH)보다 작고, 접지전압보다 큰 전위를 가지는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020070048798A 2007-05-18 2007-05-18 방전회로를 포함하는 액정표시장치 및 이의 구동방법 KR101390315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048798A KR101390315B1 (ko) 2007-05-18 2007-05-18 방전회로를 포함하는 액정표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048798A KR101390315B1 (ko) 2007-05-18 2007-05-18 방전회로를 포함하는 액정표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20080101556A true KR20080101556A (ko) 2008-11-21
KR101390315B1 KR101390315B1 (ko) 2014-04-29

Family

ID=40287798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048798A KR101390315B1 (ko) 2007-05-18 2007-05-18 방전회로를 포함하는 액정표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101390315B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165091A (zh) * 2011-12-13 2013-06-19 乐金显示有限公司 具有放电电路的液晶显示装置及其驱动方法
KR20140058166A (ko) * 2012-11-06 2014-05-14 엘지디스플레이 주식회사 액정표시장치
KR20140086218A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 방전 제어 부를 포함하는 표시장치 및 이의 구동 방법
KR20140093547A (ko) * 2013-01-18 2014-07-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정표시장치
KR20150029992A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 액정표시장치
KR20160002568A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법
KR20160078760A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 표시장치와 이의 구동방법
CN110599976A (zh) * 2019-09-18 2019-12-20 广东长虹电子有限公司 一种快速掉电电路
CN114694612A (zh) * 2022-03-23 2022-07-01 Tcl华星光电技术有限公司 关机放电电路及关机放电方法
CN117275431A (zh) * 2023-11-14 2023-12-22 惠科股份有限公司 驱动电路与显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045335A (ko) 2020-10-05 2022-04-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852170B1 (ko) * 2002-03-18 2008-08-13 삼성전자주식회사 액정표시패널 구동회로 및 이의 구동 방법
KR101117983B1 (ko) * 2005-03-18 2012-03-07 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101157252B1 (ko) * 2005-06-20 2012-06-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20070000198A (ko) * 2005-06-27 2007-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165091B (zh) * 2011-12-13 2015-06-24 乐金显示有限公司 具有放电电路的液晶显示装置及其驱动方法
CN103165091A (zh) * 2011-12-13 2013-06-19 乐金显示有限公司 具有放电电路的液晶显示装置及其驱动方法
US8982115B2 (en) 2011-12-13 2015-03-17 Lg Display Co., Ltd. Liquid crystal display device having discharge circuit and method of driving thereof
KR20140058166A (ko) * 2012-11-06 2014-05-14 엘지디스플레이 주식회사 액정표시장치
KR20140086218A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 방전 제어 부를 포함하는 표시장치 및 이의 구동 방법
KR20140093547A (ko) * 2013-01-18 2014-07-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정표시장치
KR20150029992A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 액정표시장치
KR20160002568A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법
KR20160078760A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 표시장치와 이의 구동방법
CN110599976A (zh) * 2019-09-18 2019-12-20 广东长虹电子有限公司 一种快速掉电电路
CN110599976B (zh) * 2019-09-18 2024-03-26 广东长虹电子有限公司 一种快速掉电电路
CN114694612A (zh) * 2022-03-23 2022-07-01 Tcl华星光电技术有限公司 关机放电电路及关机放电方法
CN114694612B (zh) * 2022-03-23 2023-10-17 Tcl华星光电技术有限公司 关机放电电路及关机放电方法
CN117275431A (zh) * 2023-11-14 2023-12-22 惠科股份有限公司 驱动电路与显示装置
CN117275431B (zh) * 2023-11-14 2024-02-23 惠科股份有限公司 驱动电路与显示装置

Also Published As

Publication number Publication date
KR101390315B1 (ko) 2014-04-29

Similar Documents

Publication Publication Date Title
KR101390315B1 (ko) 방전회로를 포함하는 액정표시장치 및 이의 구동방법
JP5261337B2 (ja) 液晶表示装置
US20080165109A1 (en) Liquid crystal display and method for eliminating afterimage thereof
US20120242630A1 (en) Shift register
KR20080064928A (ko) 액정 표시 장치 및 액정 표시 장치의 잔상 제거 방법
US10510313B2 (en) Driving circuit outputting a chamfered wave scanning signal, driving method and display apparatus
JP4984391B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
TWI405176B (zh) 放電電路及具有其之顯示裝置
WO2018030226A1 (ja) 表示装置
KR20010077572A (ko) 엘렉트로 루미네센스 셀 구동회로
KR20170030714A (ko) 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR20060134758A (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR20150030541A (ko) 게이트 구동부를 포함하는 액정표시장치
KR101493487B1 (ko) 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
KR102015848B1 (ko) 액정표시장치
US20100007591A1 (en) Pixel unit for a display device and driving method thereof
KR101222948B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR20100074858A (ko) 액정표시장치
JP2009003207A (ja) 表示装置ならびにその駆動回路
KR101352108B1 (ko) 쉬프트 레지스터 및 이를 가지는 액정 표시 장치, 이의구동 방법
JP2011048225A (ja) 液晶表示装置
KR102045342B1 (ko) 방전 제어 부를 포함하는 표시장치 및 이의 구동 방법
KR20060023138A (ko) 액티브 매트릭스 디스플레이 디바이스 및 열 어드레스 회로
KR101862609B1 (ko) 액정 표시장치
KR102175790B1 (ko) 액정표시장치의 구동장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6