JP2011048225A - 液晶表示装置 - Google Patents

Abstract

【課題】バッテリー抜け等の急激な電源切断状態が生じても、簡潔な回路で、確実に画素
電極に残存していた電荷を放電させることができ、焼き付き現象や再駆動時のフリッカが
生じ難い液晶表示装置を提供すること。
【解決手段】通常の作動時はＨレベルであり、電源電圧の低下を検出するとＬレベルに反
転する電源切断信号を出力する電源切断検出回路と、複数の走査線ＧＬに個別に接続され
、電源切断信号と垂直制御回路１３の出力信号とを入力として出力を走査線に供給するＮ
ＯＲ回路１８と、複数の信号線ＤＬに個別に接続され、電源切断信号によって複数の信号
線ＤＬと共通電位線ＣＯＭとを短絡する短絡回路１９を備え、電源切断信号がＬレベルと
なると、ＮＯＲ回路１８の出力がＨレベルに変化すると共に、複数の信号線ＤＬの全てが
共通電位線ＣＯＭと短絡される。
【選択図】図１

Description

本発明は、液晶表示装置に関し、特にモバイル機器等に使用される液晶表示装置におい
て、バッテリー抜け等の急激な電源切断状態が生じても、簡潔な回路で、確実に画素電極
に残存していた電荷を放電させることができ、焼き付き現象や再駆動時のフリッカが生じ
難い液晶表示装置に関する。

液晶表示装置はＣＲＴ（陰極線管）と比較して軽量、薄型、低消費電力という特徴があ
るため、表示用として多くの電子機器に使用されている。液晶表示装置の液晶層に電界を
印加する方法として、縦電界方式のものと横電界方式のものとがある。縦電界方式の液晶
表示装置は、液晶層を挟んで配置される一対の透明基板上にそれぞれ電極が設けられ、こ
れら一対の電極により、概ね列方向の電界を液晶分子に印加するものである。この縦電界
方式の液晶表示装置としては、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignm
ent）モード、ＭＶＡ（Multi-domain Vertical Alignment）モード等のものが知られてい
る。

また、横電界方式の液晶表示装置は、液晶層を挟んで配設される一対の基板のうちの一
方の内面側にのみ一対の電極を絶縁して設け、概ね横方向の電界を液晶分子に対して印加
するものである。この横電界方式の液晶表示装置としては、一対の電極が平面視で重なら
ないＩＰＳ（In-Plane Switching）モードのものと、重なるＦＦＳ（Fringe Field Switc
hing）モードのものとが知られている。

これらの液晶表示装置は、いずれも液晶分子の配向を変化させるための電界を形成する
画素電極及び共通電極と、マトリクス状に整列された画素ごとに画素電極の電圧を変化さ
せるための走査線及び信号線が、アレイ基板の表示領域に形成されている。走査線及び信
号線には、それぞれ駆動用ＩＣから所定の信号が印加されて、所定の画像表示がなされる
。

一方、携帯用の液晶表示装置は、駆動電源としてのバッテリーと組み合わされて使用さ
れているが、何等かのきっかけでバッテリーが外れてしまう（以下、「バッテリー抜け」
という。）ことがある。このとき、液晶表示装置が駆動状態であって液晶に電界が印加さ
れていた場合、駆動用ＩＣが瞬時に電源切断状態となるために、画素電極に電荷が残存し
た状態となり、液晶に電界が印加された状態となってしまうために、焼き付き現象が生じ
てしまう。通常の液晶表示装置では、共通電極の電位は電源切断状態となると速やかに接
地レベルとなるよう構成されるが、後記のように画素電極の電荷は放電され難い構成であ
り、共通電極と画素電極との間に電位差が生じ、液晶に電界が印加された状態となってし
まう。また、このように液晶に電界が印加された状態に維持された後に再度正常に電源が
接続された場合には、フリッカ等の表示不良が生じてしまう。このような現象は、特にＦ
ＦＳモード等の横電界方式の液晶表示装置の場合には顕著に表れる。

携帯用の液晶表示装置において、バッテリー抜けが生じた際の画素電極の電荷の放電は
、何の対策もしていない場合、画素電極の駆動用の薄膜トランジスター（ＴＦＴ：Thin F
ilm Transistor）のＯＦＦリーク特性（Ｉ_ＤＳ特性）に依存する。しかしながら、低温ポ
リシリコン（ＬＴＰＳ：Low Temperature Poly Silicon）−ＴＦＴの場合、このリーク電
流がほとんどゼロのために、実質的に画素電極の電荷の放電は生じない。

例えば、一般的なＮチャネル型のＬＴＰＳ−ＴＦＴの電気特性の一例を図７に示す。な
お、図７はＶｄ＝＋１０Ｖの場合及びＶｄ＝＋０．１Ｖの場合のゲート電極−ソース電極
間電圧Ｖｇとドレイン電極−ソース電極間に流れる電流値Ｉｄｓを示している。ＬＴＰＳ
−ＴＦＴは、Ｖｇが閾電圧Ｖｔｈ以下の電流が実質的に流れないカットＯＦＦ領域、Ｖｇ
が閾電圧Ｖｔｈ以上でＶｇの増加とＩｄｓが急激に増加する立ち上がり領域、及び、Ｖｇ
が増加してもＩｄｓがほぼ一定となる飽和領域を有している。

図７の記載からして明らかなように、一般的なＮチャネル型のＬＴＰＳ−ＴＦＴは、ゲ
ート電極−ソース電極間電圧が０Ｖの場合、ソース電極の電位が０Ｖとしても、Ｖｄ＝＋
１０Ｖの場合であってもＶｄ＝＋０．１Ｖの場合であっても、何れもＩｄｓは１０^−１２
Ａ以下の極めて僅かな漏れ電流しか流れない。そのため、特に画素電極の駆動用のＴＦＴ
としてＬＴＰＳ−ＴＦＴを使用したＦＦＳモードの液晶表示装置においては、焼き付き現
象が生じ易くなるため、バッテリー抜け等の急速な電源切断時に何かしらの対策を施す必
要がある。

これらの問題点の解決策として、バッテリー抜けを検知して表示ＯＦＦシーケンスを駆
動することなどが考えられるが、バッテリーの抜けは瞬時に生じるので、表示ＯＦＦシー
ケンスを十分に作動させることが困難である。そこで、下記特許文献１には、これらの問
題点の解決策として、バッテリー抜けを検知した信号を受けて、全ての画素の画素電極駆
動用のＴＦＴのゲートをすべて同時にＯＮ状態とさせ、共通電位線の電位ＣＯＭを画素電
極に書き込むようにした制御回路を備えた液晶表示装置の発明が開示されている。ここで
、下記特許文献１に開示されている液晶表示装置の制御回路を図８〜図１０を用いて説明
する。なお、図８は下記特許文献１に開示されている液晶表示装置の垂直制御回路のブロ
ック図であり、図９は水平制御回路のブロック図であり、図１０は電源切断時の各部の電
位変化を示すタイミングチャートである。

垂直制御回路５０は、図８に示したように、画素部の各走査線ＧＬ毎に対応するシフト
レジスタ５１が縦続接続されている。それぞれのシフトレジスタ５１の出力パルスはＡＮ
Ｄゲート５２に各一方の入力として与えられる。また、ＡＮＤゲート５２は次段のシフト
レジスタ５１の出力パルスを他方の入力としている。ＡＮＤゲート５２の各出力パルスは
ＡＮＤゲート５３に各一方の入力として与えられる。また、ＡＮＤゲート５３は行選択を
許容するイネーブルパルスＥＮＢを他方の入力としている。ＡＮＤゲート５３の各出力パ
ルスはＯＲゲート５４に各一方の入力として与えられる。また、ＯＲゲート５４は、電源
切断検出回路(図示省略)による電源切断検出時の制御信号Ｃ１を他方の入力としている。
ＯＲゲート５４の各出力パルスは、バッファ５５を介して走査パルスとして走査線ＧＬに
与えられる。

また、水平制御回路６０は、図９に示したように、画素部の信号線ＤＬ毎に対応するシ
フトレジスタ６１が縦続接続されている。それぞれのシフトレジスタ６１の出力パルスは
ＡＮＤゲート６２に各一方の入力として与えられる。また、ＡＮＤゲート６２は次段のシ
フトレジスタ６１の出力パルスを他方の入力としている。ＡＮＤゲート６２の各出力パル
スはＯＲゲート６３に各一方の入力として与えられる。また、ＯＲゲート６３は、電源切
断検出回路からの制御信号Ｃ１を他方の入力としている。ＯＲゲート６３の各出力パルス
は、水平スイッチ６４にそのＯＮ−ＯＦＦ制御パルスとして与えられる。水平スイッチ６
４はアナログ表示信号を伝送する信号線ＤＬと画素部の信号線ＤＬの各一端との間に個別
に接続され、ＯＲゲート６３の各出力パルスが与えられることによって順次ＯＮ状態とな
り、アナログ表示信号を信号線ＤＬに供給する。

通常の画像表示時には、上述の垂直制御回路５０及び水平制御回路６０によって所定の
画像表示が行われるが、以下では電源切断時の制御手順について説明する。例えば、誤っ
てバッテリー電源を取り外してしまった場合、その取り外し時点ｔ１から電源電圧ＶＤＤ
、ＶＣＣが時間の経過につれて徐々に低下し始める。これらの電源電圧ＶＤＤ、ＶＣＣの
基となる外部電源電圧の低下、例えば外部電源電圧に基づく負側電源電圧ＨＶＳＳが上昇
して所定の基準電圧以上になった時点ｔ２、すなわち外部電源電圧が所定の基準電圧以下
になった時点で、電源切断検出回路は制御信号Ｃ１として電源断検出信号を出力し、垂直
制御回路５０及び水平制御回路６０に与える。

この制御信号Ｃ１を受けて、垂直制御回路５０は画素部の全画素について画素トランジ
スターＧＴをＯＮ状態にし、同時に水平制御回路６０は全水平スイッチ６４をＯＮ状態に
する。図８及び図９の記載から明らかなように、制御信号Ｃ１は、ＯＲゲート５４を通過
してバッファ５５を介して全ての走査線ＧＬに同時に与えられ、またＯＲゲート５４を通
過して全ての信号線に接続された水平スイッチ６４に同時に与えられる。このとき、共通
電位線及び共通電極の各電位がグラウンドレベルになるため、信号線ＤＬの電位Ｓｉｇｎ
がグラウンドレベルに設定される。その結果、走査線ＧＬの電位もグラウンドレベルにな
る。すなわち、電源切断時には走査線ＧＬの電位が画素の共通電極信号と同じ電位に設定
される。

これにより、画素部の全画素について、画素電極→画素トランジスターＧＴ→信号線Ｄ
Ｌ→水平スイッチ６４→走査線ＧＬ→共通電極の放電経路が形成される。その結果、全画
素の残留電荷、すなわち直前の書き込みデータに基づいて液晶表示装置や保持容量に残留
している電荷が、この放電経路に従って瞬時に放電される。制御信号Ｃ１のレベルも電源
電圧の低下につれて徐々に低下し、所定の電圧値まで低下した時点ｔ３で、それまで電源
電圧の低下につれて徐々にレベルが低下していたパネル内のシステムリセットパルスＲＳ
Ｔが消滅する。

上述したように、下記特許文献１に開示されている液晶表示装置では、電源切断時に画
素部の全画素について画素トランジスターＧＴを一斉にＯＮ状態とすると同時に、水平ス
イッチ６４をＯＮ状態として信号線ＤＬに全ての画素の対向電極電位と同じ電位を与える
ことで、全画素の画素電極の残留電荷の放電経路が形成されるため、全画素の画素電極の
残留電荷を瞬時に放電できるようになる。そのため、誤ってバッテリー電源を取り外すこ
とにより電源切断状態が生じても、全画素の画素電極の残留電荷に起因する悪影響を確実
に防止することができるというものである。

特開２００４−０４５７８５号公報

上記特許文献１に開示されている液晶表示装置においては、電源切断後の電圧降下を基
にＬレベル→Ｈレベルに反転する制御信号Ｃ１を生成し、このＨレベルとなった制御信号
Ｃ１に基いて全画素トランジスターＧＴ及び水平制御回路の全水平スイッチをＯＮ状態に
することによって、全信号線ＤＬの電位が画素の共通電極信号となるようにしている。し
かしながら、電源切断後にＬレベル→Ｈレベルに反転する信号を生成することはドライバ
ＩＣの構成上困難であり、しかも、画素電極の電荷の放電は、画素電極→画素トランジス
ターＧＴ→信号線ＤＬ→水平スイッチ６４→信号線６５→共通電極の放電経路を経ている
ため、完全に放電されるまで時間がかかり、画素電極の電荷が完全に放電されない場合が
生じる虞がある。

すなわち、走査線ＧＬの電位が電源切断時に全ての画素トランジスターＧＴをＯＮ状態
とするためにＨレベルになると、画素電極の電位及び共通電位線の電位ＶＣＯＭともにゲ
ート電極の電位に引っ張られて一瞬高電位になる。その後、信号線ＤＬの電位がゆっくり
と低下するに従って画素電極の電位も低下する。このとき、共通電位線の電位ＶＣＯＭは
画素電極の電位に引っ張られてマイナスになる。信号線ＤＬの電位が０Ｖに達すると、共
通電位線の電位ＶＣＯＭは徐々に０Ｖに戻るが、この影響を受けて画素電極の電位低下の
ペースは遅くなり、画素電極の電位はゆっくり０Ｖに近づく。発明者等の実験結果による
と、上記特許文献１に開示されている液晶表示装置における電圧切断時の制御回路によれ
ば、電源切断時の共通電極信号がグラウンド電位（＝０Ｖ）に戻るまでに約８０μｓ程度
の時間がかかっている。

発明者等は、モバイル機器などにおける誤った電池の取り外し等、急速な電源切断時に
おいても、簡潔な構成でありながら確実に画素電極の電荷を放電できる構成を種々検討し
てきた。その結果、発明者等は、電源切断状態の検知信号としてＨレベル→Ｌレベルに反
転する信号を生成すると共に、電源切断状態の検知時に信号線を共通電位線と短絡させる
ことにより、簡潔な回路で、画素電極に残存していた電荷を速やかに放電させることがで
きることを見出し、本発明を完成するに至ったのである。

すなわち、本発明は、バッテリー抜け等の急激な電源切断状態が生じても、簡潔な回路
で、確実に画素電極に残存していた電荷を放電させることができ、焼き付き現象や再駆動
時のフリッカが生じ難い液晶表示装置を提供することを目的とする。

上記目的を達成するため、本発明の液晶表示装置は、
液晶層を挟持して互いに対向配置される第１基板及び第２基板を有し、
前記第１基板には、複数の走査線と、複数の信号線と、共通電位線と、前記複数の走査
線及び前記複数の信号線の交差に対応して形成された画素薄膜トランジスターと、前記画
素薄膜トランジスターに電気的に接続された画素電極と、垂直制御回路と、水平制御回路
と、が形成され、
前記第１基板及び第２基板のいずれかに共通電極が形成された液晶表示装置において、
通常の作動時はＨレベルであり、電源電圧の低下を検出するとＬレベルに反転する電源
切断信号を出力する電源切断検出回路と、
前記複数の走査線に個別に接続され、前記電源切断信号と前記垂直制御回路の出力信号
とを入力として出力を走査線に供給する論理回路と、
前記複数の信号線に個別に接続され、前記電源切断信号によって前記複数の信号線と共
通電位線とを短絡する短絡回路を備え、
前記電源切断信号がＬレベルとなると、前記論理回路の出力がＨレベルになると共に、
前記複数の信号線の全てが共通電位線と短絡されることを特徴とする。

本発明の液晶表示装置においては、電源切断検出回路として通常の作動時はＨレベルで
あり、電源電圧の低下を検出するとＬレベルに反転する電源切断信号を出力するものを用
いている。電源切断時には電源電圧が急速に低下するため、特に携帯用の液晶表示装置に
おいては、電源電圧の低下を検出するとＨレベルの信号を出力する回路よりも電源切断信
号を発生させやすい。

また、本発明の液晶表示装置では、複数の走査線に個別に接続され、電源切断検出回路
の出力と垂直制御回路の出力信号とを入力とし、電源切断信号がＬレベルとなると常にＨ
レベルになる出力を走査線に供給する論理回路を用いている。この論理回路は、電源切断
信号がＬレベルになると、垂直制御回路からの出力信号がどのような状態であっても、出
力がＨレベルとなるため、全ての画素トランジスターをＯＮ状態とする。そのため、本発
明の液晶表示装置では、画素電極に残留していた電荷を短時間で信号線を介して放電させ
ることができる。

加えて、本発明の液晶表示装置は、複数の信号線に個別に接続され、電源切断検出回路
の出力によって複数の信号線と共通電位線とを短絡する短絡回路を備えている。この短絡
回路は、電源切断信号がＬレベルとなると、信号線と共通電位線とが短絡されるようにさ
れているので、信号線の電位は共通電位線の電位と同じになる。しかも、短絡回路自体の
動作速度は、単なるスイッチング作用であるため、速いので、共通電位線の電位は電源切
断後には短時間でグラウンド電位に向かって移行するから、画素電極に残留していた電荷
をより急速に信号線及び共通電位線を介して放電させることができる。従って、本発明の
液晶表示装置によれば、バッテリー抜け等の急速な電源切断が生じても、共通電極との間
の電位差が生じることが抑制され、画素電極に残留していた電荷は短時間で放電されるの
で、焼き付き現象や再起動後のフリッカが生じ難くなる。

加えて、本発明の液晶表示装置においては、画素電極に帯電していた電荷を放電させる
ために追加された回路は論理回路及び短絡回路からなるものであるため、従来例のものに
比すると回路構成が非常に簡単になるという付加的な効果も有している。

また、本発明の液晶表示装置においては、前記論理回路は、前記電源切断検出回路から
の出力信号がＮＯＴ回路を経て反転された信号と前記垂直制御回路の出力信号とが入力さ
れるＯＲ回路からなるＮＯＲ回路であることが好ましい。

一般的に、垂直制御回路は、ｎ−チャネル型半導体を用いて作製されているため、Ｈア
クティブのものが多い。一方、本発明の液晶表示装置では、電源切断検出回路として通常
の作動時はＨレベルであり、電源電圧の低下を検出するとＬレベルに反転する電源切断信
号を出力するものを用いている。そのため、本発明の液晶表示装置によれば、電源切断検
出回路の出力信号がＮＯＴ回路を経て反転された信号とされているので、電源切断信号と
垂直制御回路の出力信号とを容易にＮＯＲ回路の論理状態に合わせることができるように
なる。

また、本発明の液晶表示装置においては、前記ＯＲ回路は、ＮＯＲ回路とＮＯＴ回路が
直列接続されたものからなるものとすることができる。

ＮＯＲ回路及びＮＯＴ回路は、非常に多く使用されている回路である。そのため、本発
明の液晶表示装置によれば、ＯＲ回路をＮＯＲ回路とＮＯＴ回路の直列回路からなるもの
としているので、製造が非常に容易となる。

また、本発明の液晶表示装置においては、前記短絡回路は、ゲート電極に前記電源切断
信号がＮＯＴ回路を経て反転された信号が入力され、ソース電極及びドレイン電極がそれ
ぞれ信号線及び共通電位線に接続されたｎ−チャネル型薄膜トランジスターからなること
が好ましい。

上述したように、本発明の液晶表示装置では、電源切断検出回路として通常の作動時は
Ｈレベルであり、電源電圧の低下を検出するとＬレベルに反転する電源切断信号を出力す
るものを用いている。一方、薄膜トランジスターとしてはｎ−チャネル型薄膜トランジス
ターが各種回路に多く使用されている。ｎ−チャネル型薄膜トランジスターはゲート電極
に印加される電圧がＨレベルとなるとＯＮ状態となる。短絡回路を構成する薄膜トランジ
スターのゲート電極に電源切断検出回路からの出力信号がＮＯＴ回路を経て反転された信
号が入力されるようになっていると、電源切断検出回路から電源切断信号が検出された時
に確実に信号線及び共通電位線を短絡させることができるようになる。しかも、ｎ−チャ
ネル型薄膜トランジスターの作動時間は極めて早い。そのため、本発明の液晶表示装置に
よれば、画素電極に残留していた電荷を確実に短時間で放電させることができるようにな
る。なお、本発明の液晶表示装置においては、ＮＯＲ回路が電源切断検出回路からの出力
信号がＮＯＴ回路を経て反転された信号と垂直制御回路の出力とが入力されるＯＲ回路か
らなるものであれば、このＮＯＲ回路のＮＯＴ回路を本発明のＮＯＴ回路に兼用させるこ
とができる。

また、本発明の液晶表示装置においては、前記短絡回路は、ゲート電極に前記電源切断
信号が入力され、ソース電極及びドレイン電極がそれぞれ信号線及び共通電位線に接続さ
れたｐ−チャネル型薄膜トランジスターからなるものとすることができる。

ｐ−チャネル型薄膜トランジスターはゲート電位がＬレベルとなるとＯＮ状態となる。
本発明の液晶表示装置で用いられている電源切断検出回路は、通常の作動時はＨレベルで
あり、電源電圧の低下を検出するとＬレベルに反転する電源切断信号を出力するものであ
るから、電源切断検出回路の出力をそのまま短絡回路を構成するｐ−チャネル型薄膜トラ
ンジスターの作動用として供給することができる。しかも、ｐ−チャネル型薄膜トランジ
スターの作動時間は極めて早い。そのため、本発明の液晶表示装置によれば、画素電極に
残留していた電荷を確実に短時間で放電させることができるようになる。

また、本発明の液晶表示装置においては、前記論理回路及び前記短絡回路は、前記第１
基板又は前記第２基板の表示領域の外周部に形成されていることが好ましい。

論理回路及び短絡用薄膜トランジスターが第１基板及び第２基板とは別の箇所に形成さ
れていると、これらの論理回路及び短絡用薄膜トランジスターと第１基板又は第２基板と
の間をフレキシブルプリント配線基板で接続する必要があるが、このフレキシブルプリン
ト配線基板における信号遅延によって画素電極に帯電していた電荷を短時間で放電するこ
とができなくなる。本発明の液晶表示装置によれば、論理回路及び短絡用薄膜トランジス
ターを第１基板又は第２基板の表示領域の外周部に形成したため、画素電極に帯電してい
た電荷を短時間で放電することができるようになるので、本発明の効果が有効に奏される
ようになる。

また、本発明の液晶表示装置においては、前記画素薄膜トランジスター、前記論理回路
及び前記短絡回路は、半導体材料としてポリシリコンが用いられていることが好ましい。

半導体材料としてポリシリコン、特に低温ポリシリコン（ＬＴＰＳ：Low Temperature
Poly Silicon）を用いた薄膜トランジスターはリーク電流が小さいために画素電極と共通
電極間に残留していた電荷が放電され難い。本発明の液晶表示装置によれば、ポリシリコ
ンを用いた薄膜トランジスターであっても、バッテリー抜け等の急速な電源切断状態が生
じた際に画素電極に残留していた電荷を確実に放電させることができるようになるので、
本発明の効果が顕著に現れる。しかも、本発明の液晶表示装置では、画素薄膜トランジス
ター、論理回路及び短絡回路を同一の製造工程で同時に形成できるため、特に論理回路及
び短絡回路の形成のために製造工数が増加することがなくなる。

実施形態による液晶表示装置のレイアウト、ＮＯＲ回路及び短絡回路を示す図である。 実施形態の水平制御回路図である。 実施形態の垂直制御回路図である。 図４Ａは外部リセット信号に基く電源切断信号発生回路の例であり、図４Ｂは電源電圧低下に基く電源切断信号発生回路の例である。 図５Ａは実施形態のＮＯＲ回路の第１の変形例を示す回路図であり、図５Ｂは実施形態のＮＯＲ回路及び短絡回路の第２の変形例を示す回路図である。 本実施形態の液晶表示装置の電源切断状態各部の電圧波形の変化を示すグラフである。 一般的なＬＴＰＳ−ＴＦＴの電気特性の一例を示すグラフである。 従来例の液晶表示装置の垂直制御回路のブロック図である。 従来例の液晶表示装置の水平制御回路のブロック図である。 従来例の液晶表示装置の電源切断時の各部の電位変化を示すタイミングチャートである。

本発明の実施形態のＦＦＳモードの液晶表示装置の具体的構成を図１〜図４を用いて説
明する。なお、図１は実施形態による液晶表示装置のレイアウト、ＮＯＲ回路及び短絡回
路を示す図である。図２は実施形態の水平制御回路図である。図３は実施形態の垂直制御
回路図である。図４Ａは外部リセット信号に基く電源切断信号発生回路の例であり、図４
Ｂは電源電圧低下に基く電源切断信号発生回路の例である。

この液晶表示装置１０は、図１に示すように、アレイ基板ＡＲ側のガラス基板１１上に
水平制御回路１２、垂直制御回路１３が形成されており、画素部１４には複数の画素（図
１では８画素のみ示す）がマトリクス状に配置されている。

水平制御回路１２は、図２に示すように、水平転送クロックＣＫＨ及びその反転クロッ
クＸＣＫＨに基づき、水平スタート信号ＳＴＨを順次転送する複数のシフトレジスタＳＲ
Ｈと、各シフトレジスタＳＲＨの出力に基づいてＯＮする複数の水平スイッチＨＳＷを備
えている。各水平スイッチＨＳＷは薄膜トランジスターＴＦＴからなり、そのゲート電極
に各シフトレジスタＳＲＨの出力が印加され、そのソース電極に映像信号Ｖsigが印加さ
れ、そのドレイン電極に信号線ＤＬが接続されている。即ち、各水平スイッチＨＳＷは対
応するシフトレジスタＳＲＨの出力に基づいて順番にＯＮし、映像信号Ｖsigをサンプリ
ングして、複数の信号線ＤＬに個別に出力する。

垂直制御回路１３は、図３に示すように、垂直転送クロックＣＫＶに基づき、垂直スタ
ート信号ＳＴＶを順次転送するシフトレジスタＳＲＶとこのシフトレジスタＳＲＶの出力
に応じて複数の走査線（走査線）ＧＬに個別にゲート信号Ｖgateを供給するための垂直ス
イッチ回路ＶＳＷからなる。

また、各画素の画素トランジスターＧＴはＴＦＴからなり、そのソース電極は対応する
信号線ＤＬに接続され、そのゲート電極は対応する走査線ＧＬに接続されてゲート信号Ｖ
gateによってＯＮ・ＯＦＦが制御され、更にそのドレイン電極は画素電極１５に接続され
ている。ゲート信号Ｖgateは、画素トランジスターＧＴをＯＮ状態とする電位（選択電位
）ＶＤＤ及び画素トランジスターＧＴをＯＦＦ状態とする電圧（非選択電位）ＶＢＢから
なり、垂直スイッチ回路ＶＳＷにより切り替え供給される。

この実施形態の液晶表示装置１０では、図１に示すように、垂直制御回路１３とそれぞ
れの走査線ＧＬとの間にＮＯＲ回路１８が形成されており、また、それぞれの信号線ＤＬ
と共通電位線ＣＯＭとの間に短絡回路１９が配置されているが、このＮＯＲ回路１８及び
短絡回路１９の具体的構成及び動作原理については後述する。

また、画素電極１５に対して電極間絶縁膜（図示省略）を挟んで共通電極１６が平面視
で重畳するように形成されている。画素電極１５及び共通電極１６のうち電極間絶縁膜の
表面（液晶側）に形成されている方は、各画素毎に複数のスリット状開口が形成されてい
る。また、アレイ基板ＡＲのガラス基板１１に対向してカラーフィルター基板ＣＦのガラ
ス基板１７が設けられ、このガラス基板１７上に画素電極１５と対向して各種の色のカラ
ーフィルター層（図示省略）が形成されている。

更に、アレイ基板ＡＲのガラス基板１１とカラーフィルター基板ＣＦのガラス基板１７
との間には液晶ＬＣが封入されている。このような構成のＦＦＳモードの液晶表示装置１
０では、画素電極１５及び共通電極１６のうちの一方に形成されたスリット状開口を介し
て、画素電極１５及び共通電極１６間に印加されるほぼ横方向の電位によって液晶ＬＣが
駆動される。

なお、共通電極１６には、ライン反転駆動のために、１水平期間毎にＨレベルとＬレベ
ルを繰り返す共通電極信号ＶＣＯＭが液晶表示装置の外部または液晶表示装置のアレイ基
板ＡＲのガラス基板１１上に設けられた駆動用ＩＣから印加される。画素トランジスター
ＧＴがＮチャネル型である場合、ゲート信号がＨレベルとなると、画素トランジスターＧ
ＴがＯＮ状態となる。これにより、映像信号Ｖsigが信号線ＤＬから画素トランジスター
ＧＴを介して画素電極１５に印加され、液晶ＬＣの配向が制御されることで表示が行われ
る。なお、画素トランジスターＧＴがＰチャネル型の場合は、ゲート信号がＬレベルとな
ると画素トランジスターＧＴがＯＮ状態となる以外は画素トランジスターＧＴがＮチャネ
ル型の場合と同様に作動するが、以下においては画素トランジスターＧＴがＮチャネル型
の場合について説明する。

上述のように、共通電極信号ＶＣＯＭはＨレベルとＬレベルを繰り返すため、液晶ＬＣ
を介した容量カップリングにより、画素電極１５の電位が変動する。そこで、画素トラン
ジスターＧＴをＯＮさせるために、ゲート信号のＨレベルは昇圧された正の選択電位ＶＤ
Ｄに設定され、画素トランジスターＧＴをＯＦＦさせるために、ゲート信号のＬレベルは
負の非選択電位ＶＢＢに設定される。そのようなゲート信号を生成するために、アレイ基
板ＡＲのガラス基板１１上には昇圧された正の電位ＶＤＤ及び負の電位ＶＢＢを生成する
負電圧発生回路が形成されている(図示省略)。

また、この実施形態の液晶表示装置１０では、電源切断信号ＤＩＳＣＨＡＲＧＥはシス
テムリセット回路２４又は電源電圧低下検出回路２５によって発生される。システムリセ
ット回路２４は、図４Ａに示したように、通常の動作時にはＨレベル（ＶＤＤ）の信号を
生成しており、外部から入力されたシステムリセット信号ＲＥＳＥＴが入力された際に、
電圧変換回路２６ＡによってＬレベル（ＶＢＢ又はＶＳＳ）に変換して電源切断信号ＤＩ
ＳＣＨＡＲＧＥを出力する回路である。

また、電源電圧低下検出回路２５は、図４Ｂに示したように、電源電圧ＶＩＮを常時基
準電圧ＶＲＥＦとコンパレーター２７によって比較し、このコンパレーター２７の出力を
電圧変換回路２６Ｂによって変換し、通常の動作時にはＨレベル（ＶＤＤ）の信号を生成
し、電源電圧ＶＩＮが所定の電圧値よりも低下したことが検出された際にＬレベル（ＶＢ
Ｂ又はＶＳＳ）に変換して、電源切断信号ＤＩＳＣＨＡＲＧＥを出力する回路である。本
実施形態の液晶表示装置１０では、バッテリー抜け等の急速な電源切断状態はこの電源電
圧低下検出回路２５によって検出される。

この実施形態の液晶表示装置１０では、電源切断信号ＤＩＳＣＨＡＲＧＥとして、シス
テムリセット信号ＲＥＳＥＴが入力された際又は電源電圧ＶＩＮが所定の電圧値よりも低
下したことが検出された際にＬレベルの信号を生成するものを用いている。このような回
路を用いた理由は、特に携帯用の液晶表示装置においては電源切断時には電源電圧が急速
に低下するため、電源電圧の低下を検出するとＨレベルの信号を出力する回路よりも電源
切断信号を発生させやすいためである。

また、この実施形態の液晶表示装置１０では、垂直制御回路１３とそれぞれの走査線Ｇ
Ｌとの間にＮＯＲ回路１８が形成されている。このＮＯＲ回路１８は、ここでは電源切断
信号ＤＩＳＣＨＡＲＧＥをＮＯＴ回路(インバーター)１８ａによって反転させた信号と垂
直制御回路１３の出力とが入力されるＯＲ回路１８ｂとからなり、このＯＲ回路１８ｂの
出力が各走査線ＧＬに供給されるようになっている。

このような等価的なＮＯＲ回路を使用した理由は、垂直制御回路１３はＨアクティブの
ものであるのに対し、電源切断信号ＤＩＳＣＨＡＲＧＥはシステムリセット信号ＲＥＳＥ
Ｔが入力された際又は電源電圧ＶＩＮが所定の電圧値よりも低下したことが検出された際
にＬレベルとなる回路であるので、これらの全ての論理状態がＮＯＲ回路の論理状態と一
致するようにするためである。

なお、このＮＯＲ回路１８を、ＯＲ回路１８ｂを使用することなく比較的多用されてい
る別のＮＯＲ回路そのもので構成する場合、第１の変形例である図５Ａに示したように、
別のＮＯＲ回路１８ｃの出力を別のＮＯＴ回路１８ｄで反転させる必要がある。この場合
は、ＯＲ回路よりもＮＯＲ回路の方が多く使用されていること、及びＮＯＴ回路も非常に
多く使用されている回路であることから、製造が容易になるという利点を有する。

また、この実施形態の液晶表示装置１０では、信号線ＤＬと共通電位線ＣＯＭとの間に
短絡回路１９が配置されている。この短絡回路１９は、ここでは各信号線ＤＬ毎に配置さ
れたｎ−チャネル型薄膜トランジスター２０が用いられている。ｎ−チャネル型薄膜トラ
ンジスターは、ゲート電位がＨレベルとなるとＯＮ状態となり、ゲート電位がＬレベルと
なるとＯＦＦ状態となる。この実施形態の液晶表示装置１０においては、ｎ−チャネル型
薄膜トランジスター２０は、通常の動作時には他の構成部分に何等の影響を与えないよう
にするためにＯＦＦ状態となり、電源切断時には全ての信号線ＤＬと共通電位線ＣＯＭと
を短絡させるためにＯＮ状態となる必要がある。

一方、電源切断信号ＤＩＳＣＨＡＲＧＥは、通常の作動時はＨレベルであり、電源電圧
の低下を検出するとＬレベルに反転する信号である。そのため、ｎ−チャネル型薄膜トラ
ンジスター２０を通常の動作時にはＯＦＦ状態として電源切断時にオン状態とするために
は、電源切断信号ＤＩＳＣＨＡＲＧＥを反転した信号をｎ−チャネル型薄膜トランジスタ
ー２０のゲート電極に供給する必要がある。

そのため、この実施形態の液晶表示装置１０では、図１に示すように、ＮＯＲ回路１８
におけるＮＯＴ回路１８ａの出力をｎ−チャネル型薄膜トランジスター２０のゲート電極
に供給するようにしている。このような構成を採用すると、ｎ−チャネル型薄膜トランジ
スターは各種回路に多く使用されている素子であるし、応答速度も早いため、画素電極に
残留していた電荷を確実に短時間で放電させることができるようになると共に、別途短絡
回路１９を駆動するためのＮＯＴ回路を設ける必要がなくなるため、回路構成が簡略化さ
れ、製造が容易となる。

なお、短絡回路１９としては、第２の変形例である図５Ｂに示したように、ｐ−チャネ
ル型薄膜トランジスター２２を使用することもできる。ｐ−チャネル型薄膜トランジスタ
ー２２はゲート電位がＬレベルとなるとＯＮ状態となり、ゲート電位がＨレベルとなると
ＯＦＦ状態となる素子である。既に述べたように、電源切断信号ＤＩＳＣＨＡＲＧＥは、
通常の作動時はＨレベルであり、電源電圧の低下を検出するとＬレベルに反転する信号で
ある。そのため、短絡回路１９としてｐ−チャネル型薄膜トランジスター２２を使用する
場合は、図５Ｂに示したように、電源切断信号ＤＩＳＣＨＡＲＧＥをそのままｐ−チャネ
ル型薄膜トランジスター２２のゲート電極に供給すればよい。

この場合は、電源切断信号ＤＩＳＣＨＡＲＧＥを、ＮＯＲ回路１８をバイパスさせて直
接ｐ−チャネル型薄膜トランジスター２２のゲート電極に供給するようにすればよい。こ
の場合においても、ｐ−チャネル型薄膜トランジスター２２の作動時間は極めて早いし、
また、別途短絡回路１９を駆動するためのＮＯＴ回路を設ける必要がなくなるので、簡潔
な回路構成でありながら画素電極に残留していた電荷を確実に短時間で放電させることが
できるようになる。

ここで、本実施形態の液晶表示装置１０の電源切断状態各部の電圧波形の変化を図６を
用いて説明する。なお、図６はＴ１＝１μｓのときに電源切断状態とした際の、本実施形
態の液晶表示装置１０の信号線ＤＬ、画素電極１５及び共通電位線ＣＯＭの電位変化を示
す図である。

本実施形態の液晶表示装置１０では、電源切断状態になると、信号線ＤＬに印加されて
いた電位は徐々に低下し、電源切断状態となってから約２０μｓ後に０Ｖに戻る。また、
画素電極１５の電位は、電源切断状態となってから画素トランジスターＧＴのゲート電位
に引っ張られて一旦急上昇した後に徐々に低下し、例えば約３０μｓ後にＶＳＳ＝０Ｖに
戻る。また、共通電位線ＣＯＭの電位は約−０．５Ｖから一旦急上昇した後に約−０．５
Ｖに低下し、その後徐々に上昇し、例えば約３０μｓ後にＶＳＳ＝０Ｖに戻る。この時間
は、図７に示した上記特許文献１に開示されている液晶表示装置での画素電極の電位及び
共通電位線の電位共に約８０μｓ後にＶＳＳ＝０Ｖに戻ることを考慮すると極めて早い時
間である。

このことは、本実施形態の液晶表示装置１０では、上記特許文献１に開示されている液
晶表示装置よりも短時間に画素電極に画素電極に残留していた電荷を放電させることがで
きていることを意味する。そのため、本実施形態の液晶表示装置１０では、従来例のもの
よりも短時間で、確実に画素電極に残存していた電荷を放電させることができ、焼き付き
現象や再駆動時のフリッカが生じ難い液晶表示装置が得られることを示している。

このように、本実施形態の液晶表示装置１０によれば、バッテリー抜け等の急激な電源
切断状態が生じても、しばらくの間はＮＯＲ回路１８を介して画素トランジスターＧＴは
導通状態に維持されていると共に、短絡回路１９によって全ての信号線ＤＬは共通電位線
と短絡されるから、画素電極に残留していた電荷は極めて短時間で放電されるので、焼き
付き現象や再起動後のフリッカが生じ難くなる。しかも、本実施形態の液晶表示装置１０
で採用したＮＯＲ回路１８や短絡回路１９は簡潔な回路構成であるため、作製が容易とな
る。

なお、上記実施形態の液晶表示装置１０では実施形態はＮチャネル型のＬＴＰＳ−ＴＦ
Ｔの場合を例にとり説明したが、半導体層としてＰチャネル型のものを用いた場合につい
ても、電圧や電位の極性を考慮すればそのまま採用することができる。更に、上記実施形
態の液晶表示装置では、半導体層として、ポリシリコンを用いた例について説明したが、
アモルファスシリコンを用いた場合についても同様に適用できる。また、上記実施形態の
液晶表示装置１０では、ＦＦＳモードの液晶表示装置の場合を例にとり説明したが、本発
明は、ＩＰＳモードの液晶表示装置等、横電界方式の液晶画素電極であれば同様に適用す
ることができる。

１０…液晶表示装置 １１…ガラス基板 １２…水平制御回路 １３…垂直制御回路
１４…画素部 １５…画素電極 １６…共通電極 １７…ガラス基板 １８…ＮＯＲ回路
１８ａ…ＮＯＴ回路 １８ｂ…ＯＲ回路 １８ｃ…別のＮＯＲ回路 １８ｄ…別のＮＯ
Ｔ回路 １８ｆ…別のＮＯＴ回路 １９…短等回路 ２０…ｎ−チャネル型薄膜トランジ
スター ２２…ｐ−チャネル型薄膜トランジスター ２４…システムリセット回路 ２５
…電源電圧低下検出回路 ２６Ａ、２６Ｂ…電圧変換回路 ２７…コンパレーター ５０
…垂直制御回路 ５１…シフトレジスタ ５２…ＡＮＤゲート ５３…ＡＮＤゲート ５
４…ＯＲゲート ５５…バッファ ６０…水平制御回路 ６１…シフトレジスタ ６２…
ＡＮＤゲート ６３…ＯＲゲート ６４…水平スイッチ ＡＲ…アレイ基板 ＣＦ…カラ
ーフィルター基板 ＣＫＨ…水平転送クロック ＣＫＶ…垂直転送クロック ＸＣＫＨ…
反転垂直転送クロック ＣＯＭ…共通電位線 ＤＩＳＣＨＡＲＧＥ…電源切断信号 ＤＬ
…信号線 ＧＬ…走査線 ＧＴ…画素トランジスター ＨＳＷ…水平スイッチ ＬＣ…液
晶 ＲＥＳＥＴ…システムリセット信号 ＳＲＨ…シフトレジスタ ＳＲＶ…シフトレジ
スタ ＳＴＶ…垂直スタート信号 ＳＴＨ…水平スタート信号 ＶＢＢ…非選択電位 Ｖ
ＣＯＭ…共通電極信号 ＶＣＣ…電源電圧 ＶＤＤ…選択電位 Ｖｇ…ソース電極間電圧
Ｖgate…ゲート信号 ＶＩＮ…電源電圧 ＶＲＥＦ…基準電圧 Ｖsig…映像信号 Ｖ
ＳＷ…垂直スイッチ回路 Ｖｔｈ…閾電圧

Claims (7)

1. 液晶層を挟持して互いに対向配置される第１基板及び第２基板を有し、
   前記第１基板には、複数の走査線と、複数の信号線と、共通電位線と、前記複数の走査
   線及び前記複数の信号線の交差に対応して形成された画素薄膜トランジスターと、前記画
   素薄膜トランジスターに電気的に接続された画素電極と、垂直制御回路と、水平制御回路
   と、が形成され、
   前記第１基板及び第２基板のいずれかに共通電極が形成された液晶表示装置において、
   通常の作動時はＨレベルであり、電源電圧の低下を検出するとＬレベルに反転する電源
   切断信号を出力する電源切断検出回路と、
   前記複数の走査線に個別に接続され、前記電源切断信号と前記垂直制御回路の出力信号
   とを入力として出力を走査線に供給する論理回路と、
   前記複数の信号線に個別に接続され、前記電源切断信号によって前記複数の信号線と共
   通電位線とを短絡する短絡回路を備え、
   前記電源切断信号がＬレベルとなると、前記論理回路の出力がＨレベルになると共に、
   前記複数の信号線の全てが共通電位線と短絡されることを特徴とする液晶表示装置。
2. 前記論理回路は、前記電源切断検出回路からの出力信号がＮＯＴ回路を経て反転された
   信号と前記垂直制御回路の出力信号とが入力されるＯＲ回路からなるＮＯＲ回路であるこ
   とを特徴とする請求項１に記載の液晶表示装置。
3. 前記ＯＲ回路は、ＮＯＲ回路とＮＯＴ回路が直列接続されたものからなることを特徴と
   する請求項２に記載の液晶表示装置。
4. 前記短絡回路は、ゲート電極に前記電源切断信号がＮＯＴ回路を経て反転された信号が
   入力され、ソース電極及びドレイン電極がそれぞれ信号線及び共通電位線に接続されたｎ
   −チャネル型薄膜トランジスターからなることを特徴とする請求項１に記載の液晶表示装
   置。
5. 前記短絡回路は、ゲート電極に前記電源切断信号が入力され、ソース電極及びドレイン
   電極がそれぞれ信号線及び共通電位線に接続されたｐ−チャネル型薄膜トランジスターか
   らなることを特徴とする請求項１に記載の液晶表示装置。
6. 前記論理回路及び前記短絡回路は、前記第１基板又は前記第２基板の表示領域の外周部
   に形成されていることを特徴とする請求項１〜５のいずれかに記載の液晶表示装置。
7. 前記画素薄膜トランジスター、前記論理回路及び前記短絡回路は、半導体材料としてポ
   リシリコンが用いられていることを特徴とする請求項１〜６のいずれかに記載の液晶表示
   装置。

Images