KR20010060214A - 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈 - Google Patents

수지봉입형 반도체장치 및 이를 포함한 액정표시모듈 Download PDF

Info

Publication number
KR20010060214A
KR20010060214A KR1020000063706A KR20000063706A KR20010060214A KR 20010060214 A KR20010060214 A KR 20010060214A KR 1020000063706 A KR1020000063706 A KR 1020000063706A KR 20000063706 A KR20000063706 A KR 20000063706A KR 20010060214 A KR20010060214 A KR 20010060214A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
encapsulated semiconductor
substrate
liquid crystal
Prior art date
Application number
KR1020000063706A
Other languages
English (en)
Inventor
야마모토세이이치
후지요시미키
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010060214A publication Critical patent/KR20010060214A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

수지봉입형 반도체장치는 기판, 상기 기판에 제공된 리드(lead), 및 플립칩 본딩에 의해 리드에 제공된 반도체소자를 포함한다. 상기 반도체소자는 상기 리드에 접속된 복수의 단자들을 포함한다. 수지봉입형 반도체장치는 상기 복수의 단자들을 보호하는 수지를 포함하고, 상기 수지는 바람직하지 않는 이동의 발생을 억제하기에 충분히 낮은 탄성계수를 갖는다.

Description

수지봉입형 반도체장치 및 이를 포함한 액정표시모듈{SEALED-BY-RESIN TYPE SEMICONDUCTOR DEVICE AND LIQUID CRYSTAL DISPLAY MODULE INCLUDING THE SAME}
본 발명은 수지봉입형 반도체장치 및 이를 포함하는 액정표시모듈에 관한 것이다. 특히, 본 발명은 IC와 칩들이 플렉시블 기판에 실장된 COF(chip on flexible printed circuit), 및 이를 포함하는 액정표시모듈에 관한 것이다.
최근, 퍼스널 디지털 보조기 등의 전자장치에 사용되는 소자는 소형, 경량, 박형이 요구되고 있다. 이러한 소자들 중 하나는 전자장치의 출력부로서 사용되는 액정표시(이하 LCD라 함)모듈이다. 상기 장치들을 쉽게 내장하는 것이 강하게 요구되고 있다.
상기 요구에 부응하기 위해 COF 기술에 의한 LCD 모듈이 개발되고 있다. 이와 같은 LCD 모듈에서, 액정을 구동하기 위한 IC(이하, LC 구동형 IC라 칭함) 및 다른 칩들은 도전체 패턴으로 프린트된 폴리이미드막으로 이루어진 플렉시블 기판에 탑재되고, 상기 소자들은 이방성 도전막을 통해 LCD 소자와 결합된다.
도5는 이와 같은 COF LCD 모듈의 평면도이다. 도6은 상기 COF LCD 모듈의 측면도이다.
이하의 "봉입용 수지"는 상기 LC 구동형 IC와 플렉시블 기판 사이의 접촉면을 보호하기 위해 상기 LC 구동형 IC와 플렉시블 기판 사이를 채우는 수지를 의미한다.
도5에 나타낸 바와 같이, COF LCD 모듈(400)은 LCD 소자(8) 및 COF(300)을 포함한다. 상기 COF(300)는 LC 구동형 IC와 칩(10)이 탑재되는 플렉시블 기판(9)을 포함한다.
상기 플렉시블 기판(9)은, 예컨대, 다음 방식으로 제조된다. 약 2∼35 ㎛의 두께를 갖는 동박(copper foil)은 교대로 경화된 폴리이미드의 프리커서(precursor)로 피복된다. 그 결과, 폴리이미드막 기판은 약 10∼100 ㎛의 두께를 갖는다. 이와 같은 제조방법을 캐스팅(casting)이라 한다. 원하는 도전체 패턴을 얻기 위해 기판을 에칭한다. 기판(9)상의 LC 구동형 IC(1)와 칩(10), 및 LCD 소자(8) 및 LC 구동형 IC(1)와 칩(10)의 접촉부를 제외하고, 폴리이미드 수지 또는 에폭시 수지로 기판을 피복한다. 도전체가 노출된 도전체 패턴은 Sn, Ni, Au등으로 도금된다. 이와 같은 방식으로, 상기 플렉시블 기판(9)이 제조된다.
도전체 패턴을 형성하는 다른 방법으로서, 부가의 방법을 이용할 수 있다. 이 경우, 스퍼터링된 동판(copper)을 패터닝하고 그 후, 두껍게 도금한다.
예컨대, COF(300)는 다음 방법으로 제조된다. 상기 LC 구동형 IC(1)와 칩(10)을 플렉시블 기판(9)의 도전체 패턴상에 탑재한다. 상기 LC 구동형 IC(1)을 플립 칩 본딩한다.
상기 LC 구동형 IC(1)는 도전체 패턴과 결합되는 Au 범프(bump)(도시안함)를 포함한다. 상기 Au 범프와 상기 도전체 패턴을 결합하는 방법으로서, 예컨대, Sn-Au 합금 결합법, 즉 이방성 도전막을 사용한 결합법을 채용할 수 있다.
Sn-Au 합금 결합법은 다음 방법으로 행해진다. LC 구동형 IC(1)가 Sn으로 도금된 도전체 패턴과 접촉하도록 상기 LC 구동형 IC(1)를 상기 플렉시블 기판(9)에 제공한다. 플렉시블 기판(9)의 후측(9A)으로부터 상기 플렉시블 기판(9)을 가열 및 가압함으로써 Au 범프를 도전체 패턴과 결합한다. 그 결과, LC 구동형 IC(1)가 봉입용 수지(4)에 의해 봉입된다.
이방성 도전막을 사용하는 결합법은 다음 방법으로 행해진다. 이방성 도전막을 플렉시블 기판(9)과 LC 구동형 IC(1) 사이에 삽입한다. 이 때, 상기 플렉시블 기판(9)을 그 후측(9A)으로부터 가열 및 가압하여, 상기 Au 범프가 경화된 이방성 도전막에 의해 도전체 패턴에 고정되는 반면 상기 도전체 패턴에 전기적으로 결합되도록 한다.
그 후, 상기와 같이 제조된 COF(300)를 이방성 도전막등을 사용하여 LCD 소자(8)와 도전 결합시킨다. 이에 의해, LCD 모듈(400)을 얻을 수 있다.
최근, 액정표시장치의 고해상도와 LC 구동형 IC(1)의 소면적에 대한 요구에부응하기 위해, 상기 Au 범프의 피치가 좁아지고 있다. 상기 Au 범프는 LC 구동형 IC(1)의 부분 출력단자로서 사용될 수 있다.
COF LCD 모듈(400)을 장치에 쉽게 내장하기 위해, LC 구동형 IC(1)와 플렉시블 기판(9) 사이의 결합 강도를 증가시킬 필요가 있고, 상기 LC 구동형 IC(1)가 탑재된 COF(300)를 더욱 박형으로 할 필요가 있다.
발명자들은 더 좁은 피치의 Au 범프를 갖는 상기 LC 구동형 IC(1)가 Sn-Au 합금 결합에 의해 플렉시블 기판(9)상에 탑재된 COF(300)의 모델을 제조 및 연구했다.
그 결과, LC 구동형 IC(1)의 Au 범프의 피치를 약 70㎛ 이하로 하면(Au 범프들간의 피치가 약 30㎛ 이하), 대략 60℃, 대략 95%의 습도를 갖는 공기에서, 습기-저항 신뢰도 테스트중인 Au 범프들 사이의 누설에 의해 액정표시장치에서의 이상이 나타난다.
액정표시장치의 이상의 원인을 밝히기 위해 연구한 결과, 상기 Au 범프들 사이에 이동이 발생하는 것을 알아냈다. 이 이동이 Au에 의해 발생된다는 것이 원리 분석에 의해 발견되었다.
일반적으로, 상기 Au 이동은 할로겐 및 습기에 인가되는 전계에 의해 발생한다고 한다.
본 발명의 일 양태에 의하면, 수지봉입형 반도체장치는 기판, 상기 기판에 제공된 리드, 및 플립칩 본딩에 의해 상기 리드에 제공된 반도체소자를 포함한다. 상기 반도체소자는 상기 리드에 접속된 복수의 단자들을 포함하고, 상기 수지봉입형 반도체장치는 복수의 단자들을 보호하는 수지를 더 포함하며, 상기 수지는 바람직하지 않은 이동의 발생을 억제하는 충분히 낮은 탄성계수를 갖는다.
본 발명의 일 실시예에서, 상기 탄성계수는 약 1GPa 이하이다.
본 발명의 일 실시예에서, 상기 탄성계수는 약 0.07GPa 이상 1GPa 이하이다.
본 발명의 일 실시예에서, 상기 수지는 열경화성 수지, 에폭시 수지, 또는 변성된 폴리이미드 수지를 포함한다.
본 발명의 일 실시예에서, 상기 수지는 에폭시 수지를 포함하며, 상기 에폭시 수지는 비스페놀형 에폭시 수지를 포함한다.
본 발명의 일 실시예에서, 상기 수지는 변성된 폴리이미드 수지를 포함하며, 상기 변성된 폴리이미드 수지는 방향족 테트라카르복시산 및 방향족 디아민을 포함한다.
본 발명의 일 실시예에서, 상기 복수의 단자들은 Au 범프를 포함한다.
본 발명의 일 실시예에서, 상기 복수의 단자들의 피치는 거의 약 70㎛ 이하이다.
본 발명의 일 실시예에서, 상기 수지는 기판과 반도체소자 사이의 결합 강도가 충분하도록 충분히 높은 탄성계수를 갖는다.
본 발명의 다른 양태에 의하면, 액정표시모듈은, 기판, 상기 기판에 제공된 리드, 및 플립칩 본딩에 의해 상기 리드에 제공된 반도체소자를 포함하는 수지봉입형 반도체장치, 및 상기 기판과 결합된 액정표시소자를 포함하는 액정표시모듈을 포함한다. 상기 반도체소자는 상기 리드에 접속된 복수의 단자들을 포함한다. 상기 수지봉입형 반도체장치는 복수의 단자들을 보호하는 수지를 더 포함한다. 상기 수지는 바람직하지 않은 이동의 발생을 억제하는 충분히 낮은 탄성계수를 갖는다.
상기 발명의 일 실시예에서, 액정표시모듈은 상기 기판과 상기 액정표시소자를 결합하기 위한 이방성 도전막을 더 포함한다.
할로겐 화합물이 첨부된 Au 범프를 고온다습에 노출시키는 실험이 행해진다. 그 결과, LC 구동형 IC(1)을 봉입하는 봉입용 수지(4)의 탄성계수를 최적화했을때, 이동의 발생이 억제되었고 LC 구동형 IC(1)과 플렉시블 기판(9) 사이의 충분한 결합 강도가 얻어졌다. 이에 의해 본 발명이 실현되었다.
본 발명에 의하면, 열충격 저항, 습기 저항등의 반도체소자와 플렉시블 회로기판의 전기적 결합 신뢰도, 및 결합 강도를 증가시킬 수 있다. 에폭시 수지 또는 변성된 폴리이미드 수지를 봉입용 수지로서 사용한다.
따라서, 상기 본 발명에 의해, (1) Au 범프들간의 이동을 억제할 수 있는 수지봉입형 반도체장치를 제공하고, (2) LC 구동형 IC와 플렉시블 기판 사이의 충분한 결합강도를 갖는 수지봉입형 반도체장치를 제공하는 이점이 가능하게 된다.
본 발명의 상기 및 다른 장점들은 첨부 도면들을 참조한 하기의 상세한 설명을 이해함으로써 당업자들에게 더욱 명백하게 될 것이다.
도1은 본 발명의 실시예에 따른 COF LCD 모듈의 평면도이다.
도2는 도1에 나타낸 COF LCD 모듈의 측면도이다.
도3은 도1에 나타낸 COF LCD 모듈의 주요부 단면도이다.
도4는 도1에 나타낸 COF LCD 모듈에서 이동에 따른 표시 이상의 발생율을 나타낸 그래프이다.
도5는 종래 COF LCD 모듈의 평면도이다.
도6은 도5에 나타낸 COF LCD 모듈의 측면도이다.
본 발명의 실시예들을 첨부도면을 참조하여 설명한다.
도1은 본 발명의 실시예에 따른 COF LCD 모듈(200)의 평면도이다. 도2는 본 발명의 실시예에 따른 COF LCD 모듈(200)의 측면도이다. COF LCD 모듈(400)에 포함된 소자와 동일한 소자는 상기 COF LCD 모듈(400)에 사용한 것과 동일한 참조부호로 나타낸다. 그 구성요소에 대한 상세한 설명은 생략한다.
COF LCD 모듈(200)은 LCD 소자(8) 및 COF(100)을 포함한다. 상기 COF(100)는 LC 구동형 IC(1)와 칩(10)이 탑재된 플렉시블 기판(9)을 포함한다.
본 발명의 실시예에 따른 COF LCD 모듈(200)에서는, 봉입용 수지(4) 대신에, 탄성 계수가 적당한 봉입용 수지(12)에 의해 LC 구동형 IC가 봉입된다는 점에서 상기 COF LCD 모듈(400)과 상이하다.
도3은 본 발명의 실시예에 따른 COF(100)의 주요부의 단면도이다. 봉입용 수지(12)는 LC 구동형 IC(1)를 봉입한다.
LC 구동형 IC(1)에서, 주어진 전자회로(도시안함)와 전극패드(1B)를 상기 LC 구동형 IC(1)의 후측(1A)에 제공한다. Au 범프(3)를 전극패드(1B)에 제공한다. 예컨대, LC 구동형 IC(1)의 외부 치수는 약 2㎜ ×20㎜이다. 범프 높이(H)는 약 15㎛이다. Au 범프(3)의 최소 범프 피치(P)는 약 80 ㎛이다.
플렉시블 기판(9)은 약 20∼30㎛의 두께를 갖는 폴리이미드막(2), 상기 폴리이미드막(2)에 제공된 Cu의 도전체 패턴(5), LC 구동형 IC(1)를 탑재한 부분, 칩(10)을 탑재한 부분, LCD 소자(8)와 COF(100)를 연결하는 접속단자(9A) 이외의 부분을 커버하는 폴리이미드의 잉크 커버층(6) 및 상기 도전체 패턴(5)을 피복하는 Sn 도금층(7)을 포함한다.
플렉시블 기판(9) 및 LC 구동형 IC(1)을 상기 도전체 패턴(5)이 Au 범프(3)에 대향하도록 정합한다. Sn-Au 합금 접합점에 의해 도전체 패턴(5)이 Au 범프(3)와 결합되도록 LC 구동형 IC(1)를 그 꼭대기측으로부터(화살표 A로 지시된 방향) 가열 및 가압한다. 상기 Sn 도금층(7) 및 Au 범프(3)가 공융합금으로 형성되기에 충분한 가열온도는 약 280℃ 이상이다.
그 후, 봉입용 수지(12)를 LC 구동형 IC(1)와 플렉시블 기판(9) 사이의 갭에 주입한다. 봉입용 수지(12)를 경화하여 갭을 봉입한다. 봉입용 수지(12)는 바람직하지 않은 이동을 발생시키지 않도록 충분히 낮은 탄성계수를 갖는다.
그 후, 디스펜서를 사용하여 LC 구동형 IC(1)에 수지를 도포한다. 수지가 경화되도록, 약 100℃에서 2시간 동안 수지를 가열한 후, 약 150℃에서 1시간 동안 가열한다.
그 후, LCD 소자(8)의 투명전극 접속단자(8A)는 이방성 도전막을 통해 플렉시블 기판(9)의 접속단자(9A)와 전기적으로 결합된다. 이에 의해, LCD 모듈(200)이 완전히 제조된다.
[예]
(예 1)
예 1에서는, 비스페놀형 에폭시 수지를 봉입용 수지로 사용했다. 각각 탄성계수 0.005GPa, 0.07GPa, 0.3GPa 및 1.0GPa를 갖는 4가지의 비스페놀형 에폭시 수지를 사용했다. 다이나믹 점탄성법(약 25℃의 실내온도에서 행해짐)으로 탄성계수를 측정했다.
각각 탄성계수 0.005GPa, 0.07GPa, 0.3GPa 및 1.0GPa를 갖는 4가지의 비스페놀형 에폭시 수지에 대한 50LCD 모듈을 제조했다. 모든 LCD 모듈을 약 60℃의 온도와 약 95%의 습도를 갖는 습기-저항 신뢰성 테스트 용기에 두었다. 이동에 의한 Au 범프들 사이의 리크에 의해 발생되는 LCD 이상의 발생율을 약 1000시간이 지난 후에 측정했다.
도4는 예 1에서, 이동에 의한 Au 범프들 사이의 리크에 의해 발생되는 LCD이상의 발생율을 나타낸 그래프이다. 도4에서 보는 바와 같이, 예 1의 비스페놀형 에폭시 수지(12)를 봉입용 수지(12)로 사용하면, 이동에 의한 Au 범프들 사이의 리크에 의해 발생되는 LCD 이상이 거의 없었다.
LC 구동형 IC(1)와 플렉시블 기판(9) 사이의 결합 강도를 측정했다. 플렉시블 기판(9)을 90°각도로 구부리는 반면 LC 구동형 IC(1)를 플렉시블 기판(9)상에 고정시켰다. LC 구동형 IC(1)에 부하가 더욱 부가되는 반면 LCD 소자(8)는 표시를 하고 있었다. 이 경우, LCD 소자(8)에서의 표시 이상을 발생시키기 시작하는 부하의 값이 결정되었다.
발명자의 이전 연구에 의해, LCD 소자(8)에서의 표시 이상을 발생시키기 시작하는 부하의 값은 약 500 gf 이상이고, 장치에 상기 COF LCD 모듈을 내장하는 처리에서 불리한 문제가 거의 없다는 것이 밝혀졌다.
10 COF LCD 모듈(200)를 측정함으로써 얻어진 결과들의 평균값을 표 1에 나타낸다. 표 1은 각각의 탄셩계수를 갖는 LCD 소자(8)에서의 표시 이상을 발생시키기 시작하는 부하의 값을 나타낸다.
표1에 나타낸 바와 같이, 0.07 GPa 이상 1.0 GPa 이하의 탄성계수를 갖는 에폭시 수지의 상기 COF LCD 모듈(200)의 경우에는, 부하의 값이 500 gf 이상이다.
보다 높은 탄성계수를 갖는 종래의 봉입용 수지와 비교하여, 예 1에서 사용된 에폭시 수지는 단축된 경화시간을 갖기 때문에 생산율이 개선된다.
(예 2)
예 2에서, 봉입용 수지로서 방향족 테트라카르복시산과 방향족 디아민을 포함하는 변성된 폴리이미드가 사용되었다. 두 종류의 변성된 폴리이미드는 각각 0.45 GPa 및 0 65 GPa의 변성계수를 갖는다. 예 1과 유사하게(약 25℃의 실내온도에서 행함), 다이나믹 점탄성법으로 탄성계수를 측정했다.
50 COF LCD 모듈(200)을 예 1과 유사한 방식으로, 각각 0.45 GPa 및 0 65 GPa의 변성계수를 갖는 두 형태의 변성된 폴리이미드 각각에 대해 제조했다. 봉입용 수지를 90℃에서 두 시간동안 가열한 후 150℃에서 두 시간동안 가열했다.
이와 같이 제조된 COF LCD 모듈에 예 1과 유사한 습기-저항 신뢰성 테스트를 행하였다. 도 4에 그 결과를 나타낸다. 도4로부터 알 수 있는 바와 같이, 예 2에서의 봉입용 수지(12)로서 변성된 폴리이미드가 사용되면, 이동에 의한 Au 범프들 사이의 리크에 의해 발생되는 LCD 이상이 거의 없었다.
LC 구동형 IC(1)과 플렉시블 기판(9) 사이의 결합 강도를 예 1과 유사한 방식으로 측정했고 그 결과가 표 1에 나타나 있다. 예 2의 봉입용 수지(12)로서 사용된 변성된 폴리이미드의 경우, 얻어진 부하의 결과는 500 gf 이상이다. 0.07 GPa 이상 1.0 GPa 이하의 탄성계수를 갖는 변성된 폴리이미드는 예 1과 동일한 효과를 갖는다.
(종래예 1)
종래예 1에서, 예 1 및 2의 봉입용 수지의 탄성계수보다 높은 2.5 GPa 이상 3.1 GPa 이하의 탄성계수를 갖는 두 종류의 에폭시 수지를 사용했다.
예 1과 유사하게, 각 탄성계수에 대해 50 COF LCD 모듈을 제조했다. 봉입용 수지를 120℃에서 2시간 동안 경화한 후 150℃에서 2시간 동안 경화했다. 모든 COF LCD 모듈에 대해 예 1과 유사한 습기-저항 신뢰성 테스트를 실시했다.
도 4에 그 결과를 나타낸다. 도 4로부터 알 수 있는 바와 같이, 예 1 및 2의 봉입용 수지의 탄성 계수보다 높은 탄성계수를 갖는 종래예의 봉입용 수지의 경우에는, 이동에 의한 Au 범프간의 리크에 의해 발생된 LCD 이상이 관측된다.
(종래예 2)
종래예 2에서, 예 1 및 2의 봉입용 수지의 탄성계수보다 낮은 0.0006 GPa의 탄성계수를 갖는 실리콘 수지를 사용했다.
예 1과 유사하게, 50 COF LCD 모듈을 제조했다. 150℃에서 4시간 동안 봉입용 수지를 경화했다. 상기 COF LCD 모듈에 대해 예 1과 유사한 습기-저항 신뢰성 테스트를 실시했다.
도 4에 그 결과들을 나타낸다. 도4로부터 알 수 있는 바와 같이, 종래예 2의 봉입용 수지의 경우에는, 이동에 의한 Au 범프간의 리크에 의해 발생된 LCD 이상이 거의 없다.
LC 구동형 IC(1)와 플렉시블 기판(9) 사이의 결합 강도를 예 1과 유사한 방식으로 측정했고 그 결과들이 표 1에 나타나 있다. 종래예 2의 수지의 경우에는, 얻어진 부하의 값이 500 gf를 초과하지 않는다.
상기한 바와 같이, 본 발명은 Au 범프들 간의 이동의 발생을 억제할 수 있는 수지봉입형 반도체 장치, 및 이를 포함한 LCD 모듈을 제공할 수 있다.
또한, 본 발명은 LC 구동형 IC와 플렉시블 기판 사이의 충분한 결합 강도를 갖는 수지봉입형 반도체 장치, 및 이를 포함한 LCD 모듈을 제공할 수 있다.
본 발명의 수지봉입형 반도체 장치에서는, 0.07 GPa 이상 1.0 GPa 이하의 탄성계수를 갖는 에폭시 수지 또는 변성된 폴리이미드를 반도체 소자를 보호하는 봉입용 수지로 사용한다. 따라서, Au 범프들간의 리크의 원인인 이동의 발생을 억제할 수 있다. 또한, 반도체 소자들과 플렉시블 기판 사이의 결합 강도가 충분하며, 이는 우수하고 특징적인 효과이다.
당업자들은 본 발명의 범위 및 정신을 벗어나지 않고 각종 변경을 용이하게 실현할 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 내용으로한정되지 않고 더 넓게 해석되어야 한다.

Claims (11)

  1. 기판;
    상기 기판에 제공된 리드; 및
    플립칩 본딩에 의해 상기 리드에 제공된 반도체소자를 포함하는 수지봉입형 반도체장치로서,
    상기 반도체소자는 상기 리드에 접속된 복수의 단자들을 포함하고;
    상기 수지봉입형 반도체장치는 복수의 단자들을 보호하는 수지를 더 포함하며;
    상기 수지는 바람직하지 않은 이동의 발생을 억제하는 충분히 낮은 탄성계수를 갖는 수지봉입형 반도체장치.
  2. 제1항에 있어서, 상기 탄성계수는 약 1GPa 이하인 수지봉입형 반도체장치.
  3. 제2항에 있어서, 상기 탄성계수는 약 0.07GPa 이상 1GPa 이하인 수지봉입형 반도체장치.
  4. 제1항에 있어서, 상기 수지는 열경화성 수지, 에폭시 수지, 또는 변성된 폴리이미드 수지를 포함하는 수지봉입형 반도체장치.
  5. 제4항에 있어서, 상기 수지는 에폭시 수지를 포함하며;
    상기 에폭시 수지는 비스페놀형 에폭시 수지를 포함하는 수지봉입형 반도체장치.
  6. 제4항에 있어서, 상기 수지는 변성된 폴리이미드 수지를 포함하며;
    상기 변성된 폴리이미드 수지는 방향족 테트라카르복시산 및 방향족 디아민을 포함하는 수지봉입형 반도체장치.
  7. 제1항에 있어서, 상기 복수의 단자들은 Au 범프를 포함하는 수지봉입형 반도체장치.
  8. 제1항에 있어서, 상기 복수의 단자들의 피치는 거의 약 70㎛ 이하인 수지봉입형 반도체장치.
  9. 제1항에 있어서, 상기 수지는 기판과 반도체소자 사이의 결합 강도가 충분하도록 충분히 높은 탄성계수를 갖는 수지봉입형 반도체장치.
  10. 기판;
    상기 기판에 제공된 리드; 및
    플립칩 본딩에 의해 상기 리드에 제공된 반도체소자를 포함하는 수지봉합형 반도제장치로서,
    상기 반도체소자는 상기 리드에 접속된 복수의 단자들을 포함하고;
    상기 수지봉입형 반도체장치가 복수의 단자들을 보호하는 수지를 더 포함하며;
    상기 수지는 바람직하지 않은 이동의 발생을 억제하는 충분히 낮은 탄성계수를 갖는 수지봉입형 반도체장치; 및
    상기 기판과 결합된 액정표시소자를 포함하는 액정표시모듈.
  11. 제10항에 있어서, 상기 기판과 상기 액정표시소자를 결합하기 위한 이방성 도전막을 더 포함하는 액정표시모듈.
KR1020000063706A 1999-10-29 2000-10-28 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈 KR20010060214A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-310432 1999-10-29
JP31043299A JP3441412B2 (ja) 1999-10-29 1999-10-29 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール

Publications (1)

Publication Number Publication Date
KR20010060214A true KR20010060214A (ko) 2001-07-06

Family

ID=18005186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063706A KR20010060214A (ko) 1999-10-29 2000-10-28 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈

Country Status (7)

Country Link
US (1) US6388339B1 (ko)
EP (1) EP1096565B1 (ko)
JP (1) JP3441412B2 (ko)
KR (1) KR20010060214A (ko)
CN (1) CN1199253C (ko)
DE (1) DE60037383T2 (ko)
TW (1) TW495947B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002112B2 (ja) * 2001-03-22 2007-10-31 シチズンホールディングス株式会社 液晶表示装置
JP4880838B2 (ja) * 2001-09-05 2012-02-22 株式会社東芝 液晶表示装置の組立て方法及び組立て装置
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
US7646095B2 (en) 2003-09-30 2010-01-12 Panasonic Corporation Semiconductor device
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
JP2006216720A (ja) 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
KR101119153B1 (ko) * 2005-02-07 2012-03-19 삼성전자주식회사 표시장치
JP5057321B2 (ja) * 2006-03-14 2012-10-24 株式会社ジャパンディスプレイウェスト 表示装置の製造方法
JP5014945B2 (ja) * 2007-10-17 2012-08-29 シャープ株式会社 半導体装置
TWI400509B (zh) * 2008-06-13 2013-07-01 Prime View Int Co Ltd 可撓性顯示模組及其製作方法
TWI476738B (zh) * 2010-09-07 2015-03-11 Ind Tech Res Inst 軟性顯示面板及其組裝方法
WO2012067003A1 (ja) * 2010-11-17 2012-05-24 シャープ株式会社 回路基板とその製造方法
JP5296116B2 (ja) * 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
JP6055275B2 (ja) * 2012-11-05 2016-12-27 ローム株式会社 半導体集積回路装置および電子機器
JP6478449B2 (ja) * 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
JP6519112B2 (ja) * 2014-07-24 2019-05-29 Tdk株式会社 薄膜キャパシタ
WO2017082000A1 (ja) * 2015-11-09 2017-05-18 積水化学工業株式会社 液晶表示素子用シール剤、上下導通材料、及び、液晶表示素子
CN112909062B (zh) * 2021-02-03 2024-03-15 京东方科技集团股份有限公司 一种显示模组的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPH0193155A (ja) 1987-10-05 1989-04-12 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
JPH06236899A (ja) 1992-09-29 1994-08-23 Toshiba Corp 樹脂封止型半導体装置
JPH06224239A (ja) 1993-01-21 1994-08-12 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH0897334A (ja) 1994-09-29 1996-04-12 Hitachi Ltd 樹脂封止型半導体装置
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
EP1793421A3 (en) * 1996-10-08 2007-08-01 Hitachi Chemical Co., Ltd. Semiconductor device, substrate for mounting a semiconductor chip, process for their production, adhesive, and double-sided adhesive film
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP3689518B2 (ja) * 1997-02-18 2005-08-31 新日鐵化学株式会社 電子材料用樹脂溶液組成物
TW459032B (en) * 1998-03-18 2001-10-11 Sumitomo Bakelite Co An anisotropic conductive adhesive and method for preparation thereof and an electronic apparatus using said adhesive
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive

Also Published As

Publication number Publication date
JP2001127216A (ja) 2001-05-11
CN1199253C (zh) 2005-04-27
EP1096565B1 (en) 2007-12-12
EP1096565A3 (en) 2003-01-08
DE60037383D1 (de) 2008-01-24
CN1303086A (zh) 2001-07-11
TW495947B (en) 2002-07-21
US6388339B1 (en) 2002-05-14
EP1096565A2 (en) 2001-05-02
DE60037383T2 (de) 2008-12-04
JP3441412B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
KR20010060214A (ko) 수지봉입형 반도체장치 및 이를 포함한 액정표시모듈
KR100256293B1 (ko) 반도체장치 및 그 제조방법
KR100324708B1 (ko) 반도체장치
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US7344916B2 (en) Package for a semiconductor device
US20060131719A1 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR20020013551A (ko) 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP3278055B2 (ja) 電子回路装置
KR100370529B1 (ko) 반도체 장치
TW200534454A (en) Exposed pad module integrated a passive device therein
KR20090098076A (ko) 플립 칩 패키지
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH0340458A (ja) 半導体装置およびその製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JPH04171970A (ja) 半導体装置
JP3012753B2 (ja) Ｔａｂパッケージとその接続方法
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
JPH0936167A (ja) 半導体装置
KR20030046788A (ko) 반도체 패키지 및 그 제조방법
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
JP2712967B2 (ja) 半導体装置
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
JPH08213733A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20031204

Effective date: 20050729